JP2012084908A - Packaging method for microchip device - Google Patents

Packaging method for microchip device Download PDF

Info

Publication number
JP2012084908A
JP2012084908A JP2011274061A JP2011274061A JP2012084908A JP 2012084908 A JP2012084908 A JP 2012084908A JP 2011274061 A JP2011274061 A JP 2011274061A JP 2011274061 A JP2011274061 A JP 2011274061A JP 2012084908 A JP2012084908 A JP 2012084908A
Authority
JP
Japan
Prior art keywords
aperture
interposer
microchip device
insulating material
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011274061A
Other languages
Japanese (ja)
Inventor
Chuen Khiang Wang
ワン,チェン,キーアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Test and Assembly Center Ltd
Original Assignee
United Test and Assembly Center Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Test and Assembly Center Ltd filed Critical United Test and Assembly Center Ltd
Priority to JP2011274061A priority Critical patent/JP2012084908A/en
Publication of JP2012084908A publication Critical patent/JP2012084908A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

PROBLEM TO BE SOLVED: To provide a packaging method for a microchip device.SOLUTION: An aperture 11 is formed in a recessed shape on a surface of an interposer 7. A first aperture 15 is formed from the lower part of the recessed part forming the aperture 11 to a rear face opposite from the surface of the interposer 7. A second aperture 16 from the lower part of the recessed part forming the aperture 11 to the rear face opposite from the surface of the interposer 7 is formed on a front side of the first aperture 15 in a packaging direction of an electrical insulation material to the aperture 11. The interposer 7 is arranged in the vicinity of a microchip device 1 so that a first electric contact point is accessible from the surface side of the interposer 7 via the aperture 11 and the first aperture 15 while the second aperture 16 is positioned outside a packaging region.

Description

本発明は、一般に、半導体デバイスの製造の分野に関する。本発明は、特に、プリント回路基板などの電子アセンブリに使用される集積回路用チップを備えたマイクロチップデバイスのパッケージング方法に関する。   The present invention relates generally to the field of semiconductor device manufacturing. In particular, the present invention relates to a packaging method for a microchip device having an integrated circuit chip used in an electronic assembly such as a printed circuit board.

エレクトロニクス産業では、より低価格で性能の優れた、さらに小型の電子デバイスを追求し続けている。この傾向は、最近急成長を遂げている携帯エレクトロニクス装置及びワイヤレス通信の分野に顕著に現れている。特に、マイクロチップのサイズが減少し、チップ面積当たりの電子機能密度が向上している結果、非常に小型のマイクロチップ・パッケージを求める要望が強くなっている。   The electronics industry continues to pursue smaller electronic devices with lower cost and better performance. This trend is particularly evident in the field of mobile electronics devices and wireless communications, which have recently experienced rapid growth. In particular, as the size of microchips has decreased and the electronic functional density per chip area has improved, there is an increasing demand for very small microchip packages.

従来のマイクロチップデバイスのパーケージングの例として、薄型スモールアウトラインパッケージ(TSOP)、クアドフラップパッケージ(QFP)などが挙げられる。これらのパッケージは、実装されたマイクロチップデバイスと周辺機器とを接触させるための外部電気接点の数に対し、決められたパッケージ寸法を備えている。   Examples of conventional microchip device packaging include a thin small outline package (TSOP), a quad flap package (QFP), and the like. These packages have fixed package dimensions for the number of external electrical contacts for contacting the mounted microchip device and peripheral devices.

マイクロチップのサイズが小さくなるに連れ、マイクロチップのパッケージングに必要な技術的要求も高まってくる。特に、電気信号のパスの長さは、高速電気信号の搬送に遅延が生じるのを防ぐために、可能な限り短縮される必要がある。   As microchip sizes become smaller, the technical requirements necessary for microchip packaging also increase. In particular, the length of the electrical signal path needs to be reduced as much as possible in order to prevent delays in the transport of high-speed electrical signals.

通常、マイクロチップデバイスは、マイクロチップの表面上に非常に小さな電子パッドを有している。これらの電子パッドは、非常に小型のワイヤ(「ワイヤボンディング」)、またはリボン(例、テープ自動ボンディング(TAB))を用いてパッケージの外部接点に接続されることが知られている。いずれの場合も、これらの導体は非常に壊れやすく、構造上の欠陥が発生しないように保護される必要がある。さらに、パッケージの外部から実装されたマイクロチップまでの電気的接触を可能にするための、ピン状またはボール状の外部電気接点を提供することが知られている。   Microchip devices typically have very small electronic pads on the surface of the microchip. These electronic pads are known to be connected to external contacts of the package using very small wires ("wire bonding") or ribbons (e.g., tape automated bonding (TAB)). In any case, these conductors are very fragile and need to be protected from structural defects. Furthermore, it is known to provide pin-shaped or ball-shaped external electrical contacts to allow electrical contact from outside the package to the mounted microchip.

あるパッケージング方式では、特定のパッケージング方式に適合するよう一定のレイアウトに配置された電子パッドが、マイクロチップの表面上の接点として使われている。このような技法を含む、パッケージング方式のクラスは、チップサイズパッケージング(CSP)と呼ばれている。電子回路の相互接続およびパッケージングのための協会(Institute for Interconnecting and Packaging Electronic Circuits)(IPC)によるCSPの定義によると、最終的なパッケージの表面積は、マイクロチップの表面積の1.5倍を超えてはならない。さらに、最終的なパッケージは、パッケージの表面に露出した外部接点を介して容易に接触可能でなければならない。   In some packaging schemes, electronic pads arranged in a fixed layout to suit a particular packaging scheme are used as contacts on the surface of the microchip. A packaging class that includes such techniques is called chip size packaging (CSP). According to the definition of CSP by the Institute for Interconnecting and Packaging Electronic Circuits (IPC), the final package surface area is more than 1.5 times the surface area of the microchip. must not. Furthermore, the final package must be easily accessible via external contacts exposed on the surface of the package.

CSPの新しいサブクラスでは、複数の外部接点を備えたインターポーザーがパッケージングに使用されている。インターポーザーは、外部接点が外側に配置されて、外側からインターポーザーを貫通して延びるアパーチャを備えている。アパーチャは、特に、窓またはフレーム(ウィンドウチップスケール・パッケージング、wCSP)の形状をしているが、長手方向の一側面または複数の側面が開いた形状であっても構わない。インターポーザーは、外部からアパーチャを通してマイクロチップ表面上の電気接点に接触可能であるように、マイクロチップデバイスに隣接または近接して配置される。その後、マイクロチップ表面上の接点は、導電体を介して、インターポーザーの外側にある外部接点と電気的に接続される。少なくとも一部の導体は、アパーチャ内にまで延長されて、その後、絶縁材料でカプセル封じされる。   In a new subclass of CSP, interposers with multiple external contacts are used for packaging. The interposer includes an aperture having an external contact disposed outside and extending from the outside through the interposer. The aperture has a shape of a window or a frame (window chip scale packaging, wCSP) in particular, but may have a shape in which one side surface or a plurality of side surfaces in the longitudinal direction is open. The interposer is placed adjacent to or in close proximity to the microchip device so that it can contact electrical contacts on the microchip surface through the aperture from the outside. Thereafter, the contacts on the surface of the microchip are electrically connected to external contacts on the outside of the interposer via a conductor. At least some of the conductor is extended into the aperture and then encapsulated with an insulating material.

このCSPの新しいサブクラスには、以下のような利点がある。   This new subclass of CSP has the following advantages.

特にアパーチャの端部がマイクロチップデバイスの表面にある接点に近接して配置される場合には、マイクロチップの表面上の電気接点と、外部接点とを接続する導体の長さを非常に短く保つことができる。   Keep the length of the conductor connecting the electrical contacts on the surface of the microchip and the external contacts very short, especially when the end of the aperture is placed close to the contacts on the surface of the microchip device be able to.

配線処理中に、マイクロチップ表面上の接点と同じ側からインターポーザーの外側に位置する外部接点に接続可能である。   During the wiring process, it is possible to connect to an external contact located outside the interposer from the same side as the contact on the microchip surface.

このようにして、部品配置を非常にコンパクトに構成できる。   In this way, the component arrangement can be made very compact.

導体は、カプセル封じ用材料で保護される。   The conductor is protected with an encapsulating material.

パッケージの外部接点を基板の接点と直結可能である。さらに、周囲環境への熱放散が最大限に行われるように、マイクロチップデバイスがパッケージの反対側の表面上に配置されるか、または反対側表面に近接して配置される。   The external contact of the package can be directly connected to the contact of the substrate. In addition, the microchip device is placed on or in close proximity to the opposite surface of the package for maximum heat dissipation to the surrounding environment.

ただし、インターポーザーのマイクロチップデバイスに対する位置決めは非常に正確に実施される必要がある。それを怠ると、所定の位置からごく僅かに外れたとしても、接点障害を起こしたり、または導体が損傷されたり、あるいはその両方が発生する可能性がある。さらに、導体を絶縁材料でカプセル封じする際に、トランスファー成形を利用する場合は、トランスファー成形の準備でインターポーザー及びマイクロチップデバイスを扱うことが、接点障害や損傷の原因になる場合もある。   However, the positioning of the interposer relative to the microchip device needs to be performed very accurately. Failure to do so can result in contact failure and / or damage to the conductor, even if only slightly out of position. Furthermore, when using transfer molding when encapsulating a conductor with an insulating material, handling an interposer and a microchip device in preparation for transfer molding may cause contact failure or damage.

本発明の1つの目的は、大量生産での不合格品の割合を低く抑えることの可能なマイクロチップデバイスのパッケージング方法を提供することにある。   One object of the present invention is to provide a microchip device packaging method capable of keeping the ratio of rejected products in mass production low.

本発明の別の目的は、トランスファー成形の加工中及び加工後におけるインターポーザー及びマイクロチップデバイスの取扱いを容易にすることにある。   Another object of the present invention is to facilitate handling of interposers and microchip devices during and after transfer molding.

本発明のさらに別の目的は、対応するインターポーザー及び実装マイクロチップデバイスを提供することにある。   Yet another object of the present invention is to provide corresponding interposers and mounted microchip devices.

したがって、以下のマイクロチップデバイスのパッケージング方法を提案する。   Therefore, the following microchip device packaging method is proposed.

本発明1は、第1電気接点を有するマイクロチップデバイスを用意し、
第2電気接点と、マイクロチップデバイスの1つのパッケージ領域にカプセル封じ用材料または充填材料を供給するための通路であるアパーチャと、を備えたインターポーザーを用意し、アパーチャは、インターポーザーの表面上に凹状に形成され、
アパーチャを構成する凹状の下部からインターポーザーの表面とは反対の裏面に向かう第1開口を形成し、
アパーチャを構成する凹状の下部からインターポーザーの表面とは反対の裏面に向かって貫通した第2開口を、アパーチャへの電気絶縁材料の充填方向において第1開口の前側に形成し、
インターポーザーの表面側からアパーチャおよび第1開口を通じて第1電気接点にアクセス可能であって、第2開口がパッケージ領域外に位置するように、インターポーザーをマイクロチップデバイスの近隣に配置し、
第1電気接点を第2電気接点に電気的に接続し、
アパーチャをトランスファー成形によって電気絶縁材料で充填し、
アパーチャに電気絶縁材料を充填するとき、アパーチャにおける電気絶縁材料の線状の流れ方向は、インターポーザーの表面側とインターポーザーのマイクロチップデバイス側とでは同じであり、第2開口は、インターポーザーの表面側とインターポーザーのマイクロチップデバイス側におけるトランスファー成形を安定化させる、マイクロチップデバイスのパッケージング方法を提供する。
The present invention 1 provides a microchip device having a first electrical contact,
An interposer is provided that includes a second electrical contact and an aperture that is a passage for supplying an encapsulating or filling material to one package region of the microchip device, the aperture on the surface of the interposer Formed in a concave shape,
Forming a first opening from the concave lower part constituting the aperture toward the back surface opposite to the surface of the interposer;
Forming a second opening penetrating from the concave lower part constituting the aperture toward the back surface opposite to the surface of the interposer on the front side of the first opening in the filling direction of the electrically insulating material to the aperture;
Disposing the interposer adjacent to the microchip device such that the first electrical contact is accessible from the surface side of the interposer through the aperture and the first opening, and the second opening is located outside the package region;
Electrically connecting the first electrical contact to the second electrical contact;
The aperture is filled with electrically insulating material by transfer molding,
When the aperture is filled with the electrically insulating material, the linear flow direction of the electrically insulating material in the aperture is the same on the surface side of the interposer and the microchip device side of the interposer, and the second opening is formed on the interposer. Provided is a microchip device packaging method that stabilizes transfer molding on the surface side and the microchip device side of an interposer.

本発明2は、発明1において、第1及び第2電気接点を電気的に接続する電気接続を備え、電気接続は、マイクロチップデバイスからアパーチャを通って、インターポーザーの表面側にまでさらに延びており、電気接続は、トランスファー成形によって少なくともアパーチャにおいて電気絶縁材料によりカプセル封じされる、マイクロチップデバイスのパッケージング方法を提供する。   The present invention 2 includes the electrical connection for electrically connecting the first and second electrical contacts in the invention 1, and the electrical connection further extends from the microchip device to the surface side of the interposer through the aperture. The electrical connection provides a method for packaging a microchip device that is encapsulated with an electrically insulating material at least in the aperture by transfer molding.

本発明3は、発明2において、電気絶縁材料は、インターポーザーまたはマイクロチップデバイス、あるいはその両方の少なくとも一部をカプセル封じするために供給され、アパーチャは、マイクロチップデバイスが設けられたパッケージ領域に対応する複数のアパーチャ領域を有する、マイクロチップデバイスのパッケージング方法を提供する。   The present invention 3 is the invention 2, wherein the electrically insulating material is supplied to encapsulate at least a part of the interposer and / or the microchip device, and the aperture is provided in a package region provided with the microchip device. A method for packaging a microchip device having a corresponding plurality of aperture regions is provided.

本発明4は、発明2において、電気絶縁材料で充填されるアパーチャには、マイクロチップデバイスが設けられたパッケージ領域に対応する複数のアパーチャ領域が存在し、複数のアパーチャ領域は、トランスファー成形中に電気絶縁材料の通過する通路を形成するよう直列に整列され、第2開口は、通路に沿って2個のアパーチャ領域の間に配置される、マイクロチップデバイスのパッケージング方法を提供する。   According to a fourth aspect of the present invention, in the second aspect, the aperture filled with the electrically insulating material has a plurality of aperture regions corresponding to the package region provided with the microchip device, and the plurality of aperture regions are formed during transfer molding. A method of packaging a microchip device is provided that is aligned in series to form a passage through which an electrically insulating material passes, and wherein the second opening is disposed between two aperture regions along the passage.

本発明5は、発明1において、電気絶縁材料は、インターポーザーまたはマイクロチップデバイス、あるいはその両方の少なくとも一部をカプセル封じするために、供給され、アパーチャは、マイクロチップデバイスが設けられたパッケージ領域に対応する複数のアパーチャ領域を有する、マイクロチップデバイスのパッケージング方法を提供する。   The present invention 5 is the invention 1, wherein the electrically insulating material is supplied to encapsulate at least a part of the interposer and / or the microchip device, and the aperture is a package region provided with the microchip device. A method for packaging a microchip device having a plurality of aperture regions corresponding to.

本発明6は、発明5において、複数のアパーチャ領域は、トランスファー成形中に電気絶縁材料の通過する通路を形成するよう直列に整列され、第2開口は、通路に沿って2個のアパーチャ領域の間に配置される第2分離開口をさらに有する、マイクロチップデバイスのパッケージング方法を提供する。   According to a sixth aspect of the present invention, in the fifth aspect, the plurality of aperture regions are aligned in series so as to form a passage through which the electrically insulating material passes during transfer molding, and the second opening is formed by two aperture regions along the passage. A method for packaging a microchip device, further comprising a second isolation opening disposed therebetween.

本発明7は、発明1において、電気絶縁材料で充填されるアパーチャには、マイクロチップデバイスが設けられたパッケージ領域に対応する複数のアパーチャ領域が存在し、複数のアパーチャ領域は、トランスファー成形中に電気絶縁材料の通過する通路を形成するよう直列に整列され、第2開口は、通路に沿って2個のアパーチャ領域の間に配置される。   According to the seventh aspect of the present invention, in the first aspect, the aperture filled with the electrically insulating material includes a plurality of aperture regions corresponding to the package region provided with the microchip device, and the plurality of aperture regions are formed during transfer molding. Arranged in series to form a passage through which the electrically insulating material passes, the second opening is disposed between the two aperture regions along the passage.

本発明8は、発明1において、アパーチャは、マイクロチップデバイスが設けられたパッケージ領域に対応する複数のアパーチャ領域を有し、第2開口は、アパーチャ領域に到達する前に電気絶縁材料が通過するように配置される、マイクロチップデバイスのパッケージング方法を提供する。   According to the present invention 8, in the first invention, the aperture has a plurality of aperture regions corresponding to the package region in which the microchip device is provided, and the second opening passes through the electrically insulating material before reaching the aperture region. A packaging method for a microchip device is provided.

ここで、以下の添付図面を参照しながら、非制限例を基に本発明について説明する。
異なる実装マイクロチップデバイスの断面図。 異なる実装マイクロチップデバイスの断面図。 異なる実装マイクロチップデバイスの断面図。 複数のマイクロチップデバイスの上に配置されたインターポーザーの部分的透視図。 2個のマイクロチップデバイスの隣に配置されたインターポーザーの接触面の上面図。 図5のVI−VI線による断面図。 トランスファー成形によりマイクロチップ・パッケージを形成するカプセル封じ用材料の配置を示す概略図。 図7の配置の一部を示す部分的断面図。
The present invention will now be described based on non-limiting examples with reference to the following accompanying drawings.
Sectional drawing of a different mounting microchip device. Sectional drawing of a different mounting microchip device. Sectional drawing of a different mounting microchip device. FIG. 3 is a partial perspective view of an interposer disposed on a plurality of microchip devices. The top view of the contact surface of the interposer arrange | positioned next to two microchip devices. Sectional drawing by the VI-VI line of FIG. Schematic showing the arrangement of the encapsulating material that forms the microchip package by transfer molding. FIG. 8 is a partial cross-sectional view showing a part of the arrangement of FIG. 7.

図1から図8では、同一または同様の機能を有する部品及び特徴に対し、同一の参照番号を使用している。   1 to 8, the same reference numerals are used for parts and features having the same or similar functions.

分離開口は、インターポーザーを貫通する溝、または貫通しない溝でも構わないが、異なるアスペクトに関してトランスファー成形加工を安定化させる。まず、分離開口は、電気絶縁材料の貯蔵場所としての役割を果たす。その結果、最初の量の材料がアパーチャに注入された際に、アパーチャを充填するのに十分な材料が存在している。特に、絶縁材が凝集材料である場合には、既にアパーチャに注入されている材料が分離開口内にある材料を引き寄せることができる。このように、材料源からの流れが一時的に不十分であっても、アパーチャに十分な材料が流入する。第2に、絶縁材料が速すぎる速度で注入されたり、逆流となる方向から注入され、その結果、次の材料がアパーチャに入るまたは満たされるのを妨げる場合に、分離開口は反射シールドとして働く。最初に絶縁材料が分離開口を通過し、絶縁材料の少なくとも一部は分離開口内に一時的に貯蔵されるというのが、この効果の1つの説明である。その後、追加材料が到達すると、少なくとも一部の貯蔵材料が分離開口から逃れ、後続の材料に結合される。その結果、材料の流れは、適度な流速で十分な流束密度を持つ。その他、この一時貯蔵効果を用いて、マイクロチップデバイスの周辺のキャビティまたは空間を絶縁材料で充填することもできる。   The separation opening may be a groove that penetrates or does not penetrate the interposer, but stabilizes the transfer molding process for different aspects. First, the separation opening serves as a storage location for the electrically insulating material. As a result, there is sufficient material to fill the aperture when the initial amount of material is injected into the aperture. In particular, when the insulating material is an agglomerated material, the material already injected into the aperture can attract the material in the separation opening. Thus, even if the flow from the material source is temporarily insufficient, sufficient material will flow into the aperture. Second, the isolation aperture acts as a reflective shield when the insulating material is injected at a rate that is too fast or from the direction of backflow, thus preventing the next material from entering or filling the aperture. One explanation for this effect is that the insulating material first passes through the separation opening and at least a portion of the insulation material is temporarily stored in the separation opening. Thereafter, when the additional material arrives, at least a portion of the storage material escapes from the separation opening and is bonded to the subsequent material. As a result, the material flow has a sufficient flux density at a moderate flow rate. In addition, this temporary storage effect can be used to fill a cavity or space around the microchip device with an insulating material.

好ましい実施形態によるそのような充填用の余分なキャビティまたは空間は、インターポーザーまたはマイクロチップデバイス、あるいはその両方の外部領域、特に、インターポーザーまたはマイクロチップデバイス、あるいはその両方の外端に沿った長手領域から成る。このような構成によって、インターポーザーまたはマイクロチップデバイス、あるいはその両方の少なくとも一部をカプセル封じすることが可能になる。この場合、トランスファー成形中、絶縁材料がアパーチャに到達する前に、インターポーザーまたはマイクロチップデバイス、あるいはその両方の外面に沿って流れるよう、分離開口が寸法決め及び配置決めされるのが望ましい。   Such extra cavities or spaces for filling according to a preferred embodiment are longitudinal along the outer edges of the interposer and / or microchip device, or both, especially the interposer and / or microchip device, or both. Consists of regions. Such a configuration makes it possible to encapsulate at least part of the interposer and / or the microchip device. In this case, it is desirable that the isolation opening be sized and positioned so that during transfer molding, the insulating material flows along the outer surface of the interposer and / or the microchip device before reaching the aperture.

分離開口の断面は、例えば、円形、スロット、正方形、長方形など、どのような形状であってもよい。さらに、分離開口は、部分的に分割されるか、または複数の分離開口で構成されるか、あるいはその両方の構成を有していても構わない。   The cross section of the separation opening may have any shape such as, for example, a circle, a slot, a square, or a rectangle. Furthermore, the separation opening may be partially divided, or may be constituted by a plurality of separation openings, or both.

アパーチャおよび、望ましくは充填されるキャビティの隣接部分も含めた領域が絶縁材料で完全に満たされるように、分離開口または複数の開口の形状及び配置が決定されるのが望ましい。   It is desirable to determine the shape and arrangement of the separation opening or openings so that the aperture and, preferably, the region including the adjacent portion of the cavity to be filled is completely filled with insulating material.

この分離開口を設けるという提案された方法の2つの主な利点は、分離開口が絶縁材料の流れを安定化させることから、トランスファー成形の実施、したがってインターポーザー及びマイクロチップデバイスの取扱いが容易になる点と、満足なトランスファー成形が得られる結果、最終的なパッケージが損傷から保護されて、容易に扱える点である。   The two main advantages of the proposed method of providing this separation opening are that the separation opening stabilizes the flow of the insulating material, thus facilitating transfer molding and thus handling of the interposer and microchip devices. And, as a result of satisfactory transfer molding, the final package is protected from damage and can be handled easily.

好ましい実施形態は、第1接点と、第2接点とを電気的に接続するために、少なくとも1個の導電体を備えている。この導体は、マイクロチップデバイスからアパーチャを通って、インターポーザーの外側にあたるアパーチャの外側にまで延びている。本実施形態による導体は、少なくともアパーチャの外側で、トランスファー成形によってカプセル封じされる。トランスファー成形中、インターポーザーは、絶縁材料が注入されるキャビティが形成されるように、少なくとも部分的にモールドによって包囲される。キャビティは、少なくとも1つの導体を完全にカプセル封じするのに十分な空間を与えるために、開口と、前記開口の外側に位置する空間とを備えるのが望ましい。   Preferred embodiments include at least one electrical conductor to electrically connect the first contact and the second contact. This conductor extends from the microchip device through the aperture to the outside of the aperture which is outside the interposer. The conductor according to this embodiment is encapsulated by transfer molding at least outside the aperture. During transfer molding, the interposer is at least partially surrounded by the mold so that a cavity into which the insulating material is injected is formed. The cavity preferably includes an opening and a space located outside the opening to provide sufficient space to completely encapsulate the at least one conductor.

好ましい実施形態は、電気絶縁材料で充填される複数の分離アパーチャまたは分離アパーチャ領域を備え、アパーチャまたはアパーチャ領域は、トランスファー成形中に電気絶縁材料を通過させる通路を形成するように直列に整列され、2つのアパーチャまたはアパーチャ領域の間に前記通路に沿って分離開口がさらに配置される。さらなる分離開口は、前述の説明と同様の方法で、絶縁材料の第2アパーチャへの流入を安定化させる。   A preferred embodiment comprises a plurality of separation apertures or separation aperture regions filled with an electrically insulating material, the apertures or aperture regions aligned in series to form a passage through which the electrically insulating material passes during transfer molding, A separation opening is further arranged along the passage between two apertures or aperture regions. The further separation opening stabilizes the inflow of the insulating material into the second aperture in the same way as described above.

さらに別の好ましい実施形態によるアパーチャは、インターポーザーの外側(すなわち、アパーチャがインターポーザーを通って延びる側)に沿って延びる通路を少なくとも1本形成している。この通路によって、絶縁材料がアパーチャの内部に供給されるか、またはアパーチャの内部を通過することが可能になる。本実施形態による分離開口は、通路の開始位置に隣接して配置される。この配置によって、アパーチャへの流れが特に安定する。   The aperture according to yet another preferred embodiment forms at least one passage extending along the outside of the interposer (ie, the side on which the aperture extends through the interposer). This passage allows the insulating material to be supplied to the interior of the aperture or to pass through the interior of the aperture. The separation opening according to this embodiment is arranged adjacent to the start position of the passage. This arrangement makes the flow to the aperture particularly stable.

さらに別の実施形態は、各々1本の通路または複数の通路の開始位置または終端位置に隣接して配置された、複数の分離開口を備えている。   Yet another embodiment includes a plurality of separation openings, each positioned adjacent to the start or end position of a passage or passages.

通路の終端位置に隣接する分離開口もまた、アパーチャまたはキャビティが完全に充填されるのに役立っている。分離開口は貯蔵場所として働き、そこに流入した材料が、後から注入された材料を偏向させるというのが、その1つの説明である。このように、後から注入された材料の流速は、通路の終端位置で減少し、その領域での材料の蓄積が促進される。   A separation opening adjacent to the end of the passage also helps to completely fill the aperture or cavity. One explanation is that the separation opening serves as a storage location, and the material that flows into it deflects the material that was injected later. In this way, the flow rate of the subsequently injected material decreases at the end of the passageway, facilitating the accumulation of material in that region.

さらに、以下の工程の実行を提案してもよい。   Furthermore, execution of the following steps may be proposed.

複数の第1電気接点を有するマイクロチップデバイスを提供し、
外側に複数の第2電気接点と、外側から貫通して延びるアパーチャとを備え、前記アパーチャは、アパーチャの対向する両端部を接続するブリッジによって、少なくとも2つの開口に分割されるインターポーザーを提供し、
外側から少なくとも最初の開口を通じて第1電気接点にアクセス可能なように、インターポーザーをマイクロチップデバイスの近隣に配置し、
複数の第1電気接点及び第2電気接点の中から、対応する各々1個の接点を互いに電気的に接続する工程。
Providing a microchip device having a plurality of first electrical contacts;
A plurality of second electrical contacts on the outside and an aperture extending through from the outside, the aperture providing an interposer divided into at least two openings by a bridge connecting opposite ends of the aperture ,
Placing the interposer in the vicinity of the microchip device so that the first electrical contact is accessible from the outside through at least the first opening;
A step of electrically connecting each corresponding one of the plurality of first electric contacts and second electric contacts to each other.

ここでは、ブリッジがインターポーザーのアパーチャの領域を強化するので、インターポーザー及びマイクロチップデバイスの取扱いが容易になる。少なくともブリッジに隣接する領域では、インターポーザーの扱いに依らず、少なくとも2つの開口の寸法が安定である。特に、両方の開口を使用して第1電気接点を第2電気接点に接続する場合は、同一または同様の断面積または断面寸法を有する非分割アパーチャと比較して、安定度が著しく高くなる。また、インターポーザーの外側に位置する第2電気接点の寸法も安定に保たれる。したがって、実装マイクロチップデバイスを電子基板などの外部装置に接触させる際の障害発生率を低下させることができる。   Here, the bridge reinforces the area of the interposer aperture, making it easier to handle the interposer and the microchip device. At least in the region adjacent to the bridge, the dimensions of the at least two openings are stable regardless of the handling of the interposer. In particular, when both openings are used to connect the first electrical contact to the second electrical contact, the stability is significantly higher compared to undivided apertures having the same or similar cross-sectional area or cross-sectional dimensions. Moreover, the dimension of the 2nd electrical contact located in the outer side of an interposer is also maintained stably. Therefore, the failure occurrence rate when the mounted microchip device is brought into contact with an external device such as an electronic substrate can be reduced.

ブリッジは、第1電気接点のできるだけ近くに位置するのが望ましい。したがって、第1開口が、導電体の位置決めに使われる接続領域を定める優先実施形態では、ブリッジと、接続領域の導電体のうち最も近い導電体とは、その距離が接続領域の導電体間の平均距離の3倍、望ましくは2倍以下になるように配置されるのが望ましい。   The bridge is preferably located as close as possible to the first electrical contact. Thus, in a preferred embodiment in which the first opening defines the connection area used for positioning the conductor, the distance between the bridge and the nearest conductor among the conductors in the connection area is between the conductors in the connection area. It is desirable to arrange it so that it is 3 times the average distance, preferably 2 times or less.

第1電気接点のコンタクトを付けた後、トランスファー成形によって、少なくとも第1開口が電気絶縁材料で充填されるのが望ましい。   After applying the contact of the first electrical contact, it is desirable that at least the first opening is filled with an electrically insulating material by transfer molding.

また、マイクロチップデバイスのパッケージング用に以下のインターポーザーを提供することがさらに提案されてもよい。   It may also be proposed to provide the following interposer for packaging microchip devices.

実装マイクロチップデバイスと電気的に接触し、マイクロチップデバイスに電気的に接続される、インターポーザーの外側に配置された複数の電気接点と、
外側からインターポーザーの内部にまで延び、少なくとも2つの開口に分割されるアパーチャとから成り、
少なくとも最初の開口は、マイクロチップデバイスヘの接続を可能にするように、外側から前記インターポーザーを貫通して延びる、インターポーザー。
A plurality of electrical contacts disposed on the outside of the interposer in electrical contact with and electrically connected to the mounted microchip device;
An aperture extending from the outside to the interior of the interposer and divided into at least two openings,
An interposer, wherein at least the first opening extends from the outside through the interposer to allow connection to a microchip device.

アパーチャは、アパーチャの対向する端部を互いに接続するブリッジによって分割されるのが望ましい。   The aperture is preferably divided by a bridge that connects opposite ends of the aperture to each other.

トランスファー成形加工中に電気絶縁材料を通過させる通路を形成するように、直列に整列された複数のアパーチャを備えるのがさらに望ましい。2つのアパーチャの間に、通路に沿って、外側からインターポーザーの内側にまで延びる開口を配置してもよい。   It is further desirable to have a plurality of apertures aligned in series so as to form passages through which the electrically insulating material passes during the transfer molding process. An opening extending from the outside to the inside of the interposer may be disposed between the two apertures along the passage.

また、以下の実装マイクロチップデバイスを提供することがさらに提案されてもよい。   It may also be proposed to provide the following mounted microchip devices.

複数の第1電気接点を備えたマイクロチップデバイスと、
複数の第2電気接点と、外部からインターポーザーを貫通して延びるアパーチャと、外側からインターポーザーの内部にまで延びる分離開口とを備えたインターポーザーと、
第1電気接点と、対応する第2電気接点とを電気的に接続する導電体とを備え、
インターポーザーは、マイクロチップデバイスに付着され、
少なくとも1つの導電体はアパーチャ内にまで延び、
アパーチャ及び分離開口は、少なくとも部分的に電気絶縁材料で充填され、それによって、少なくとも1つの導電体はインターポーザーに固定される、実装マイクロチップデバイス。
A microchip device comprising a plurality of first electrical contacts;
An interposer comprising a plurality of second electrical contacts, an aperture extending through the interposer from the outside, and a separation opening extending from the outside to the inside of the interposer;
A conductor that electrically connects the first electrical contact and the corresponding second electrical contact;
The interposer is attached to the microchip device,
At least one conductor extends into the aperture;
The mounted microchip device, wherein the aperture and the separation opening are at least partially filled with an electrically insulating material, whereby the at least one conductor is secured to the interposer.

さらに、以下のマイクロチップデバイスのパッケージング方法が提案されてもよい。   Further, the following microchip device packaging method may be proposed.

第1電気接点(3)を有するマイクロチップデバイス(1)を用意し、
第2電気接点(9)と、インターポーザー(7)を通って外側から貫通して延びるアパーチャ(11)を用意し、
外側からアパーチャ(11)を通じて第1電気接点(3)にアクセス可能なように、インターポーザー(7)をマイクロチップデバイス(1)の近隣に配置し、
第1電気接点(3)を第2電気接点(9)に電気的に接続し、
マイクロチップデバイス(1)の少なくとも一部をカプセル封じするためのトランスファー成形によって電気絶縁材料(25)でアパーチャ(11)を充填する、
マイクロチップデバイス(1)のパッケージング方法。
Preparing a microchip device (1) having a first electrical contact (3);
Preparing a second electrical contact (9) and an aperture (11) extending from the outside through the interposer (7);
An interposer (7) is placed in the vicinity of the microchip device (1) so that the first electrical contact (3) can be accessed from the outside through the aperture (11),
Electrically connecting the first electrical contact (3) to the second electrical contact (9);
Filling the aperture (11) with an electrically insulating material (25) by transfer molding to encapsulate at least a portion of the microchip device (1);
A packaging method of the microchip device (1).

アパーチャ(11)はアパーチャ(11)を通って通路を形成するためにマイクロチップデバイスの端部を越えて広がっており、
電気絶縁材料(25)は、少なくとも部分的にマイクロチップデバイス(1)をカプセル封じする、
マイクロチップデバイス(1)のパッケージング方法。
さらに、以下のマイクロチップデバイスのパッケージング用インターポーザーが提案されている。
The aperture (11) extends beyond the end of the microchip device to form a passage through the aperture (11);
The electrically insulating material (25) at least partially encapsulates the microchip device (1);
A packaging method of the microchip device (1).
Further, the following interposers for packaging microchip devices have been proposed.

マイクロチップデバイス(1)をパッケージングするためのインターポーザー(7)であって、
実装マイクロチップデバイスと電気的に接触し、マイクロチップデバイス(1)に電気的に接続されるインターポーザー(7)の外側に配置された複数の電気接点(9)と、
外側からインターポーザー(7)の内部にまで延び、マイクロチップデバイス(1)ヘの接続を可能なアパーチャ(11)と、
マイクロチップデバイス(1)を受け入れるためのパッケージ領域とを備え、
パッケージング領域は、インターポーザー(7)上に存在するマイクロチップデバイス(1)の付属品の上に設けられたアパーチャ(11)を通った通路を形成するためにアパーチャ(11)を横切っており、通路は少なくとも部分的にマイクロチップデバイス(1)をカプセル封じするために電気絶縁材料(25)を通り抜けることが可能としている、
パッケージング用インターポーザー(7)。
An interposer (7) for packaging the microchip device (1),
A plurality of electrical contacts (9) disposed outside the interposer (7) in electrical contact with the mounted microchip device and electrically connected to the microchip device (1);
An aperture (11) extending from the outside to the inside of the interposer (7) and capable of being connected to the microchip device (1);
A package area for receiving the microchip device (1),
The packaging area crosses the aperture (11) to form a passage through the aperture (11) provided on the attachment of the microchip device (1) present on the interposer (7). The passageway allows the electrical insulating material (25) to pass through to at least partially encapsulate the microchip device (1),
Interposer for packaging (7).

さらに、以下の実装マイクロチップデバイスが提案されてもよい。   Furthermore, the following mounted microchip devices may be proposed.

複数の第1電気接点(3)を備えたマイクロチップデバイス(1)と、
複数の第2電気接点(9)と、外部からインターポーザー(7)を貫通して延びるアパーチャ(11)とを備えたインターポーザー(7)と、
第1電気接点(3)と、対応する第2電気接点(9)とを電気的に接続する導電体(5)とを備え、
インターポーザー(7)は、マイクロチップデバイス(1)に付着され、
少なくとも1つの導電体(5)はアパーチャ(11)内にまで延び、
アパーチャ(11)は、少なくとも部分的に電気絶縁材料(25)で充填され、それによって、少なくとも1つの導電体(5)はインターポーザー(7)に固定される、
実装マイクロチップデバイス。
A microchip device (1) comprising a plurality of first electrical contacts (3);
An interposer (7) comprising a plurality of second electrical contacts (9) and an aperture (11) extending from the outside through the interposer (7);
A first electrical contact (3) and a conductor (5) electrically connecting the corresponding second electrical contact (9);
The interposer (7) is attached to the microchip device (1),
At least one conductor (5) extends into the aperture (11);
The aperture (11) is at least partially filled with an electrically insulating material (25), whereby at least one conductor (5) is fixed to the interposer (7).
Mounting microchip device.

アパーチャ(11)はアパーチャ(11)を通って通路を形成するためにマイクロチップデバイスの端部を越えて伸びており、
通路は少なくとも一部に電気絶縁材料(25)を充たされている、
実装マイクロチップデバイス。
The aperture (11) extends beyond the end of the microchip device to form a passage through the aperture (11),
The passage is at least partially filled with an electrically insulating material (25),
Mounting microchip device.

図1に、マイクロチップデバイス1と、インターポーザー7と、カプセル封じ用樹脂25とによる配置の断面を示している。インターポーザー7は、一層の接着剤27によってマイクロチップデバイス1に固定される。マイクロチップデバイス1の幅は、マイクロチップデバイス1の縁がマイクロチップデバイス/インターポーザー配置の両側から外向きに突き出るように、インターポーザー7の幅よりも広くなっている。インターポーザー7に面するマイクロチップデバイス1の表面は、インターポーザー7に覆われない領域にチップバッド3を備えている。チップバッド3は、マイクロチップデバイス1と、インターポーザー7との間の接触及び電気接続を可能にする電気接点としての役割を果たす。インターポーザーの表面上(インターポーザー7の外側10)には、各々のチップバッド3に対し、少なくとも1個の電気接点(図示せず)が存在する。これらの接点は、図1の下方を向くインターポーザーの表面上に位置している。すなわち、チップバッド3と、インターポーザーの表面上の接点とは、同じ方向に面している。各チップバッド3は、導線5によって、これらの接点の1つに電気的に接続される。さらに、各接点は、電気接続(図示せず)によって、同じインターポーザー表面上の接点ボール9に電気的に接続される。これらの電気接続は、インターポーザー7の部分である。接点ボール9は、実装マイクロチップデバイス1の電気接続を可能にする電気接点である。導線5は、特にポッティング、ディスペンシング、ダイレクト印刷、トランスファー成形のいずれか、あるいはこれらの手法を組み合わせた適切な加工によって、樹脂25内にカプセル封じされる。パッケージを機械的に安定化させ、インターポーザーの側端部に隣接する表面上の接点(図示せず)だけでなく、チップバッド3を覆って電気的に絶縁するために、樹脂25は導線5だけでなく、マイクロチップデバイス1の端部もカプセル封じしている。   FIG. 1 shows a cross section of the arrangement of the microchip device 1, the interposer 7, and the encapsulating resin 25. The interposer 7 is fixed to the microchip device 1 with a single layer of adhesive 27. The width of the microchip device 1 is wider than the width of the interposer 7 so that the edges of the microchip device 1 protrude outward from both sides of the microchip device / interposer arrangement. The surface of the microchip device 1 facing the interposer 7 includes a chip pad 3 in a region not covered by the interposer 7. The chip pad 3 serves as an electrical contact that enables contact and electrical connection between the microchip device 1 and the interposer 7. There is at least one electrical contact (not shown) for each chip pad 3 on the surface of the interposer (outside 10 of the interposer 7). These contacts are located on the surface of the interposer facing downward in FIG. That is, the chip pad 3 and the contact on the surface of the interposer face in the same direction. Each chip pad 3 is electrically connected to one of these contacts by a conductor 5. Furthermore, each contact is electrically connected to a contact ball 9 on the same interposer surface by an electrical connection (not shown). These electrical connections are part of the interposer 7. The contact ball 9 is an electrical contact that enables electrical connection of the mounted microchip device 1. The conductive wire 5 is encapsulated in the resin 25 by any one of potting, dispensing, direct printing, transfer molding, or an appropriate process combining these techniques. In order to mechanically stabilize the package and electrically insulate over the chip pad 3 as well as the contacts (not shown) on the surface adjacent to the side edges of the interposer, the resin 25 is a conductive wire 5. In addition, the end of the microchip device 1 is encapsulated.

図1のパッケージ設計は、ファンイン設計と呼ばれるCSP(チップスケール・パッケージング)クラスを表している。図2の配置による設計は、ファンアウト設計と呼ばれる別のCSPクラスを表している。ファンイン設計は、導線5またはその他の適切な手段によって電気的に接続される、マイクロチップデバイス1及びインターポーザー7の表面上にある接点の配置に関して、ファンアウト設計とは異なっている。ファンイン設計では、両方の接点グループは、マイクロチップデバイス1またはインターポーザー7の側端部に隣接する表面領域上に分配される。ファンアウト設計では、断面図の中央領域に位置するインターポーザー7またはマイクロチップデバイス1の表面領域上にこれらの接点が配置される。ファンイン設計と、ファンアウト設計とを組み合わせることも可能である。   The package design of FIG. 1 represents a CSP (chip scale packaging) class called fan-in design. The design according to the arrangement of FIG. 2 represents another CSP class called fanout design. The fan-in design differs from the fan-out design with respect to the arrangement of contacts on the surface of the microchip device 1 and the interposer 7 that are electrically connected by the conductor 5 or other suitable means. In the fan-in design, both contact groups are distributed over the surface area adjacent to the side edge of the microchip device 1 or interposer 7. In the fan-out design, these contacts are arranged on the surface area of the interposer 7 or microchip device 1 located in the central area of the cross-sectional view. It is also possible to combine fan-in and fan-out designs.

図3に、マイクロチップデバイス1の側端部と背面(図3では上向き)の両方が樹脂25に覆われるファンアウト設計の変形を示している。したがって、マイクロチップデバイス1は、樹脂25によってカプセル封じされる。この設計によって、特に安定なパッケージが生成される。この設計と比較して、図2の設計による樹脂25は、マイクロチップデバイス1の背面を被覆しない。さらに、図2の実施形態による周辺樹脂25の側端部は、インターポーザー7の側端部に整列される。   FIG. 3 shows a variation of the fan-out design in which both the side end portion and the back surface (upward in FIG. 3) of the microchip device 1 are covered with the resin 25. Therefore, the microchip device 1 is encapsulated by the resin 25. This design produces a particularly stable package. Compared with this design, the resin 25 according to the design of FIG. 2 does not cover the back surface of the microchip device 1. Furthermore, the side end portion of the peripheral resin 25 according to the embodiment of FIG. 2 is aligned with the side end portion of the interposer 7.

本発明は、図1から図3に関して説明された設計のみに限定されるものではない。   The present invention is not limited to only the design described with respect to FIGS.

図4に、複数のマイクロチップデバイス1を同時または並列に1回の加工でパッケージング可能であるように、複数のマイクロチップデバイス1に隣接して配置されたインターポーザー7の透視図を示している。図4の配置は、点線のパッケージ輪郭8によって示されるように、パッケージングされる少なくとも9個のマイクロチップデバイス1を備えている。この配置のプロファイルを示すために、配置の右側の一部が切り取られている。   FIG. 4 shows a perspective view of the interposer 7 arranged adjacent to the plurality of microchip devices 1 so that the plurality of microchip devices 1 can be packaged simultaneously or in parallel in a single process. Yes. The arrangement of FIG. 4 comprises at least nine microchip devices 1 to be packaged, as indicated by the dotted package outline 8. To show the profile of this arrangement, a part of the arrangement on the right side is cut off.

図4の配置のインターポーザー7は、単一の部品である。それによって、インターポーザーの取扱いが容易になり、複数のパッケージの量産が加速化される。ただし、複数の部品から成るインターポーザー7を代わりに使用することもできる。インターポーザー7は、複数のアパーチャ領域を備えたアパーチャ11を有し、各アパーチャ領域は、マイクロチップデバイス1の1つのパッケージ領域に対応する。各パッケージ領域には、丸コーナーを備えた長手長方形の断面を有する長手第1開口15が存在する。第1開口15は、外側(図4の上側)からインターポーザー7を通って、対応するマイクロチップデバイス1の表面にまで延びている。すべてのマイクロチップデバイス1及びこの特定のマイクロチップデバイス1の表面上におけるその他の領域の一例として、図4の中央パッケージにおける実装領域の左側に8個のチップパッド3が示されている。インターポーザー7は、外側(上側)から第1開口15を通じて、チップパッド3にアクセス可能であるように、マイクロチップデバイスの表面上に配置される。インターポーザー7をマイクロチップデバイス1の隣に配置した後、各々のチップパッド3がインターポーザーパッド6の1つに電気的に接続されるように、導線5またはその他の適切な電導手段を、チップパッド3と、対応する電子インターポーザーパッド6とに提供及び接続する。インターポーザーパッド6は、前記外側に向くインターポーザー7の表面領域の上に配置される。各々のインターポーザーパッド6は、インターポーザーの表面に設置された接点ボール9の1つに電気的に接続(接続は図示せず)される。   The interposer 7 having the arrangement shown in FIG. 4 is a single component. This facilitates the handling of the interposer and accelerates the mass production of a plurality of packages. However, an interposer 7 composed of a plurality of parts can be used instead. The interposer 7 has an aperture 11 having a plurality of aperture regions, and each aperture region corresponds to one package region of the microchip device 1. Each package region has a first longitudinal opening 15 having a longitudinal rectangular cross section with round corners. The first opening 15 extends from the outside (upper side in FIG. 4) through the interposer 7 to the surface of the corresponding microchip device 1. As an example of all the microchip devices 1 and other areas on the surface of this particular microchip device 1, eight chip pads 3 are shown on the left side of the mounting area in the central package of FIG. The interposer 7 is disposed on the surface of the microchip device so that the chip pad 3 can be accessed from the outside (upper side) through the first opening 15. After placing the interposer 7 next to the microchip device 1, the conductor 5 or other suitable conducting means is connected to the chip so that each chip pad 3 is electrically connected to one of the interposer pads 6. Provide and connect to pad 3 and corresponding electronic interposer pad 6. The interposer pad 6 is disposed on the surface area of the interposer 7 facing outward. Each interposer pad 6 is electrically connected to one of the contact balls 9 installed on the surface of the interposer (connection is not shown).

図4の実施形態によるアパーチャ11またはアパーチャ領域は、インターポーザーパッド6の位置する表面領域と、接点ボール9の位置する表面領域との高さが異なるように、段状に形成される。特に、アパーチャ11が、接点ボール9の表面領域の高さにまで充填可能なように、インターポーザーパッド6の高さは低くなっている。ただし、本発明はこの特定の実施形態のみに限定されるものではない。寧ろ、異なる表面の高さを与えるための異なったインターポーザーの段状プロファイルも可能である。また、インターポーザーパッドまたは接点が接点ボールまたはその他の種類の外部接点(図1から図3の設計に示された例のように)と同じ高さの表面に配置されるインターポーザーを提供することもできる。   The aperture 11 or the aperture region according to the embodiment of FIG. 4 is formed in a step shape so that the surface region where the interposer pad 6 is located and the surface region where the contact ball 9 is located are different. In particular, the height of the interposer pad 6 is low so that the aperture 11 can be filled up to the height of the surface area of the contact ball 9. However, the present invention is not limited to this specific embodiment. Rather, different interposer step profiles to give different surface heights are possible. Also, providing an interposer where the interposer pad or contact is located on the same height as the contact ball or other type of external contact (as in the example shown in the design of FIGS. 1-3) You can also.

アパーチャ領域の異なる第1開口15は、各々2つの第1開口15の間に設置されたブリッジ18によって分離されている。各ブリッジ18は、第1開口15に沿って延び、互いに対向するアパーチャ側端部13を接続するよう、アパーチャ11の片側から反対側にまで延びる2本のタイバー19を有している。各ブリッジ18の2本のタイバー19の間には、インターポーザー7の外側から、インターポーザー7を貫通して、マイクロチップデバイス1の表面の高さにまで延びる第2開口16が設けられている。代替の実施形態では、これらの第2開口の中の少なくとも1つは、インターポーザーの外側から、インターポーザーを貫通せずに、インターポーザーの内部にまで部分的に延びている。両方の実施形態による第2開口16は、アパーチャ11またはアパーチャ領域を少なくとも部分的に充填するよう流し込まれる、液体または溶融絶縁材料の流れを安定化させるための安定化手段としての役割を果たしている。したがって、第1開口15の寸法およびアパーチャ11の両側の対向する位置に配置された接点ボール9の間の距離Dが安定に保たれ、インターポーザー7の取扱いが容易になる。   The first openings 15 having different aperture regions are separated from each other by a bridge 18 installed between the two first openings 15. Each bridge 18 has two tie bars 19 that extend along the first opening 15 and extend from one side of the aperture 11 to the opposite side so as to connect the aperture-side ends 13 that face each other. Between the two tie bars 19 of each bridge 18, a second opening 16 extending from the outside of the interposer 7 through the interposer 7 to the height of the surface of the microchip device 1 is provided. . In an alternative embodiment, at least one of these second openings extends partially from the outside of the interposer to the interior of the interposer without penetrating the interposer. The second opening 16 according to both embodiments serves as a stabilizing means for stabilizing the flow of liquid or molten insulating material that is poured to at least partially fill the aperture 11 or aperture region. Therefore, the dimension of the first opening 15 and the distance D between the contact balls 9 arranged at opposite positions on both sides of the aperture 11 are kept stable, and handling of the interposer 7 is facilitated.

アパーチャ11は、アパーチャ領域にカプセル封じ用材料または充填材料を供給するための通路を形成している。図4の実施形態による通路は、長手形状を有し、一連の後続するアパーチャにより構成されている。   The aperture 11 forms a passage for supplying an encapsulating material or filling material to the aperture region. The passage according to the embodiment of FIG. 4 has a longitudinal shape and is constituted by a series of subsequent apertures.

図5及び図6に、インターポーザー及びマイクロチップデバイスの別の配置を示している。図5に、接点ボール9の配置された接触面の上面図を示している。インターポーザー7は、単一部分から成り、2つのマイクロチップデバイス1のパッケージングに用いられる。この配置は、ファンイン設計に類似しているが、結果的に生成されるマイクロチップデバイス1の2個のパッケージは、パッケージ輪郭8に沿って分離されることによって、パッケージング後に分割される。アパーチャ11は長手形状を有し、インターポーザーパッド6の位置するインターポーザー7の中央領域において、インターポーザーの側端部に沿って延びている。アパーチャ11は、両方の開端(図5の上下及び図6の前後)の中間に位置するタイバー19によって細分化されている。タイバー19は、(図6から最も明らかなように)マイクロチップデバイス1の表面の高さから、接点ボール9の位置するインターポーザー7の外側の表面の高さにまで延びてはいない。寧ろ、タイバー19は、マイクロチップデバイス1の表面の高さから、インターポーザー7の外側表面の高さとの差の約3分の2の高さにまで延びている。これによって、絶縁材料またはその他の充填材料あるいはカプセル封じ材料が、アパーチャ11の一方の開端から供給された際に、材料がタイバー19を通過可能になる。さらに、アパーチャ11の材料の供給される開端部の領域は、図4の実施形態による第2開口16の1つのように働き、すなわちタイバー19の反対側のアパーチャ領域への材料の流れを安定化させる。   5 and 6 show another arrangement of the interposer and the microchip device. FIG. 5 shows a top view of the contact surface on which the contact ball 9 is arranged. The interposer 7 consists of a single part and is used for packaging two microchip devices 1. This arrangement is similar to a fan-in design, but the resulting two packages of the microchip device 1 are split after packaging by being separated along the package contour 8. The aperture 11 has a longitudinal shape, and extends along the side end portion of the interposer in the central region of the interposer 7 where the interposer pad 6 is located. The aperture 11 is subdivided by a tie bar 19 located in the middle between both open ends (up and down in FIG. 5 and front and rear in FIG. 6). The tie bar 19 does not extend from the height of the surface of the microchip device 1 (as is most apparent from FIG. 6) to the height of the outer surface of the interposer 7 where the contact ball 9 is located. Rather, the tie bar 19 extends from the height of the surface of the microchip device 1 to a height of about two thirds of the difference from the height of the outer surface of the interposer 7. This allows the material to pass through the tie bar 19 when an insulating material or other filling material or encapsulating material is supplied from one open end of the aperture 11. Furthermore, the area of the open end where the material of the aperture 11 is supplied acts like one of the second openings 16 according to the embodiment of FIG. 4, ie stabilizes the flow of material to the aperture area on the opposite side of the tie bar 19. Let

図7に、4個のマイクロチップデバイス1をパッケージングするためのトランスファー成形加工の概略図を示している。図7の右側と左側において、各々2個のマイクロチップデバイス1が、トランスファー成形中に供給される材料の供給経路に一列に整列される。図7に示すように、供給材料の流れ方向は、複数の矢印で示されている。材料は、材料源22から2本の供給経路23を通じて供給されて、各々2個のマイクロチップデバイス1が一列に整列されている2つの領域の一方へと導かれる。   FIG. 7 shows a schematic diagram of a transfer molding process for packaging four microchip devices 1. On the right and left sides of FIG. 7, each two microchip devices 1 are aligned in a line with the material feed path that is fed during transfer molding. As shown in FIG. 7, the flow direction of the feed material is indicated by a plurality of arrows. The material is supplied from the material source 22 through the two supply paths 23 and led to one of the two regions where each of the two microchip devices 1 is aligned.

図8に、供給経路23の終わる領域の一部の詳細を含んだ、そのような領域の部分的な断面を示している。この配置は、カプセル封じ用材料で完全に充填される複数のキャビティを含んでいる。それらのキャビティは、図4の実施形態と同様に細分化されるが、段状輪郭を有していないアパーチャ11と、図1及び図2の実施形態と同様にパッケージの長手方向側端部のカプセル封じを可能にする、各パッケージの両端の周辺キャビティ21と、供給される材料の供給方向に対して、パッケージの前方及び後方に位置する前部及び後部キャビティ24,26とである。前部及び後部キャビティ24,26は、パッケージの前部及び後部のカプセル封じを可能にする。トランスファー成形加工用に、パッケージの外部接点として接点ボール9が配置される、インターポーザー7の表面領域を最低限覆う1つまたは複数のモールド(図示せず)を提供することもできる。各インターポーザー7は、長手形状を有し、供給経路23の終端領域から、整列された2個のマイクロチップデバイスの第1及び第2パッケージ領域を通って延びている。インターポーザー7は、マイクロチップデバイスの各パッケージにつき各々1個の第1開口15を有している。第1開口は、インターポーザー7の外側から、インターポーザー7を貫通して、対応するマイクロチップデバイス1の表面にまで延びている。さらに、インターポーザー7は、供給方向に、最初のマイクロチップデバイス・パッケージの前方と、2つのマイクロチップデバイス・パッケージの間と、2番目のマイクロチップデバイス・パッケージの後方とに位置する合計3つの分離開口17を有している。すべての分離開口17は、インターポーザー7の外側からインターポーザー7を貫通して延びている。分離開口17は、材料源22から供給経路23を通じて供給される材料の流れを安定化させる。さらに、インターポーザー7の取扱い及び寸法は、第1開口15の1つと、分離開口17の1つとの間に配置された、合計4本のタイバー19によっても安定化される。   FIG. 8 shows a partial cross-section of such a region, including details of a portion of the region where supply path 23 ends. This arrangement includes a plurality of cavities that are completely filled with an encapsulating material. These cavities are subdivided as in the embodiment of FIG. 4, but with an aperture 11 that does not have a stepped profile and the longitudinal end of the package as in the embodiments of FIGS. Peripheral cavities 21 at each end of each package that allow encapsulation, and front and rear cavities 24, 26 located at the front and rear of the package relative to the supply direction of the material to be supplied. Front and rear cavities 24, 26 allow for encapsulation of the front and rear of the package. It is also possible to provide one or more molds (not shown) that at least cover the surface area of the interposer 7 in which the contact balls 9 are arranged as external contacts of the package for the transfer molding process. Each interposer 7 has a longitudinal shape and extends from the termination region of the supply path 23 through the first and second package regions of the two aligned microchip devices. The interposer 7 has one first opening 15 for each package of the microchip device. The first opening extends from the outside of the interposer 7 to the surface of the corresponding microchip device 1 through the interposer 7. Furthermore, the interposer 7 has a total of three in the supply direction, located in front of the first microchip device package, between the two microchip device packages, and behind the second microchip device package. A separation opening 17 is provided. All the separation openings 17 extend through the interposer 7 from the outside of the interposer 7. The separation opening 17 stabilizes the flow of the material supplied from the material source 22 through the supply path 23. Furthermore, the handling and dimensions of the interposer 7 are also stabilized by a total of four tie bars 19 arranged between one of the first openings 15 and one of the separation openings 17.

材料が材料源22から供給経路23を通って供給される際、材料は、第1前方キャビティ24及び第1開口15に到達する前に、供給経路23の終端に隣接して配置された分離開口17に到達する。したがって、充填材料がこの分離開口17を部分的に充填し、第1開口15が完全に充填される前に、他の充填材料が周辺キャビティ21に到達可能になる。したがって、トランスファー成形加工中にマイクロチップデバイス1及びインターポーザー7の長手方向側端部をカプセル封じするのに十分な材料が周辺キャビティ21に提供される。整列された2個のマイクロチップデバイス1の間にある分離開口17によっても同様の効果が達成される。ただし、特にこの分離開口17の長さは、第1マイクロチップデバイス1の前方及び第2マイクロチップデバイス1の後方にある分離開口17の長さよりも長いことに注意する必要がある。分離開口17の長さと、必要に応じて第1開口15の長さとを適切に変更するか、または分離開口17の長さの代わりに第1開口15の長さを適切に変更することで、充填すべき全てのキャビティ15,21,24,26の充填を制御して、満足な充填結果を達成することができる。   When material is supplied from the material source 22 through the supply path 23, the material is separated from the end of the supply path 23 before reaching the first front cavity 24 and the first opening 15. 17 is reached. Thus, the filling material partially fills this separation opening 17 and other filling material can reach the peripheral cavity 21 before the first opening 15 is completely filled. Thus, sufficient material is provided in the peripheral cavity 21 to encapsulate the longitudinal ends of the microchip device 1 and interposer 7 during the transfer molding process. A similar effect is achieved by a separation opening 17 between two aligned microchip devices 1. However, it should be noted that the length of the separation opening 17 is particularly longer than the length of the separation opening 17 in front of the first microchip device 1 and behind the second microchip device 1. By appropriately changing the length of the separation opening 17 and the length of the first opening 15 as necessary, or appropriately changing the length of the first opening 15 instead of the length of the separation opening 17, Satisfactory filling results can be achieved by controlling the filling of all cavities 15, 21, 24, 26 to be filled.

Claims (8)

第1電気接点を有するマイクロチップデバイスを用意し、
第2電気接点と、前記マイクロチップデバイスの1つのパッケージ領域にカプセル封じ用材料または充填材料を供給するための通路であるアパーチャと、を備えたインターポーザーを用意し、前記アパーチャは、前記インターポーザーの表面上に凹状に形成され、
前記アパーチャを構成する凹状の下部から前記インターポーザーの表面とは反対の裏面に向かう第1開口を形成し、
前記アパーチャを構成する凹状の下部から前記インターポーザーの表面とは反対の裏面に向かって貫通した第2開口を、前記アパーチャへの電気絶縁材料の充填方向において前記第1開口の前側に形成し、
前記インターポーザーの表面側から前記アパーチャおよび前記第1開口を通じて前記第1電気接点にアクセス可能であって、前記第2開口が前記パッケージ領域外に位置するように、前記インターポーザーを前記マイクロチップデバイスの近隣に配置し、
前記第1電気接点を前記第2電気接点に電気的に接続し、
前記アパーチャをトランスファー成形によって電気絶縁材料で充填し、
前記アパーチャに前記電気絶縁材料を充填するとき、前記電気絶縁材料の線状の流れ方向は、前記インターポーザーの表面側と前記インターポーザーの前記マイクロチップデバイス側とでは同じであり、前記第2開口は、前記インターポーザーの表面側および前記インターポーザーの前記マイクロチップデバイス側におけるトランスファー成形を安定化させる、
マイクロチップデバイスのパッケージング方法。
Preparing a microchip device having a first electrical contact;
An interposer comprising a second electrical contact and an aperture serving as a passage for supplying an encapsulating material or a filling material to one package region of the microchip device, the aperture comprising the interposer Formed in a concave shape on the surface of
Forming a first opening from the concave lower part constituting the aperture toward the back surface opposite to the surface of the interposer;
Forming a second opening penetrating from a concave lower part constituting the aperture toward the back surface opposite to the front surface of the interposer on the front side of the first opening in the filling direction of the electrically insulating material to the aperture;
The interposer is connected to the microchip device so that the first electrical contact can be accessed from the surface side of the interposer through the aperture and the first opening, and the second opening is located outside the package region. Placed in the vicinity of
Electrically connecting the first electrical contact to the second electrical contact;
Filling the aperture with an electrically insulating material by transfer molding;
When filling the aperture with the electrically insulating material, the linear flow direction of the electrically insulating material is the same on the surface side of the interposer and the microchip device side of the interposer, and the second opening Stabilizes transfer molding on the surface side of the interposer and on the microchip device side of the interposer,
Microchip device packaging method.
前記第1及び第2電気接点を電気的に接続する電気接続を備え、前記電気接続は、前記マイクロチップデバイスから前記アパーチャを通って、前記インターポーザーの表面側にまでさらに延びており、前記電気接続は、トランスファー成形によって少なくとも前記アパーチャにおいて前記電気絶縁材料によりカプセル封じされる、請求項1に記載の方法。   An electrical connection electrically connecting the first and second electrical contacts, the electrical connection extending further from the microchip device through the aperture to the surface side of the interposer, The method of claim 1, wherein a connection is encapsulated by the electrically insulating material at least in the aperture by transfer molding. 前記電気絶縁材料は、前記インターポーザーまたは前記マイクロチップデバイス、あるいはその両方の少なくとも一部をカプセル封じするために供給され、
前記アパーチャは、前記マイクロチップデバイスが設けられたパッケージ領域に対応する複数のアパーチャ領域を有する
請求項2に記載の方法。
The electrically insulating material is provided to encapsulate at least a portion of the interposer or the microchip device, or both;
The method according to claim 2, wherein the aperture has a plurality of aperture regions corresponding to a package region in which the microchip device is provided.
電気絶縁材料で充填される前記アパーチャには、前記マイクロチップデバイスが設けられたパッケージ領域に対応する複数のアパーチャ領域が存在し、
前記複数のアパーチャ領域は、前記トランスファー成形中に前記電気絶縁材料の通過する通路を形成するよう直列に整列され、
前記第2開口は、前記通路に沿って2個のアパーチャ領域の間に配置される請求項2に記載の方法。
In the aperture filled with the electrically insulating material, there are a plurality of aperture regions corresponding to the package region in which the microchip device is provided,
The plurality of aperture regions are aligned in series to form a passage through which the electrically insulating material passes during the transfer molding;
The method of claim 2, wherein the second opening is disposed between two aperture regions along the passage.
前記電気絶縁材料は、前記インターポーザーまたは前記マイクロチップデバイス、あるいはその両方の少なくとも一部をカプセル封じするために供給され、
前記アパーチャは、前記マイクロチップデバイスが設けられたパッケージ領域に対応する複数のアパーチャ領域を有する請求項1に記載の方法。
The electrically insulating material is provided to encapsulate at least a portion of the interposer or the microchip device, or both;
The method according to claim 1, wherein the aperture has a plurality of aperture regions corresponding to a package region in which the microchip device is provided.
前記複数のアパーチャ領域は、前記トランスファー成形中に前記電気絶縁材料の通過する通路を形成するよう直列に整列され、
前記第2開口は、前記通路に沿って2個の前記アパーチャ領域の間に配置される、請求項5に記載の方法。
The plurality of aperture regions are aligned in series to form a passage through which the electrically insulating material passes during the transfer molding;
The method of claim 5, wherein the second opening is disposed between two aperture regions along the passage.
前記電気絶縁材料で充填される前記アパーチャには、前記マイクロチップデバイスが設けられたパッケージ領域に対応する複数のアパーチャ領域が存在し、
前記複数のアパーチャ領域は、前記トランスファー成形中に前記電気絶縁材料の通過する通路を形成するよう直列に整列され、
前記第2開口は、前記通路に沿って2個のアパーチャ領域の間に配置される、請求項1に記載の方法。
The aperture filled with the electrically insulating material has a plurality of aperture regions corresponding to a package region in which the microchip device is provided,
The plurality of aperture regions are aligned in series to form a passage through which the electrically insulating material passes during the transfer molding;
The method of claim 1, wherein the second opening is disposed between two aperture regions along the passage.
前記アパーチャは、前記マイクロチップデバイスが設けられたパッケージ領域に対応する複数のアパーチャ領域を有し、
前記第2開口は、前記アパーチャ領域に到達する前に前記電気絶縁材料が通過するように配置される請求項1に記載の方法。
The aperture has a plurality of aperture regions corresponding to a package region in which the microchip device is provided,
The method of claim 1, wherein the second opening is arranged to allow the electrically insulating material to pass before reaching the aperture region.
JP2011274061A 2011-12-15 2011-12-15 Packaging method for microchip device Pending JP2012084908A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011274061A JP2012084908A (en) 2011-12-15 2011-12-15 Packaging method for microchip device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011274061A JP2012084908A (en) 2011-12-15 2011-12-15 Packaging method for microchip device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004515340A Division JP2005530358A (en) 2002-06-19 2002-06-19 Packaging for microchip devices

Publications (1)

Publication Number Publication Date
JP2012084908A true JP2012084908A (en) 2012-04-26

Family

ID=46243376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011274061A Pending JP2012084908A (en) 2011-12-15 2011-12-15 Packaging method for microchip device

Country Status (1)

Country Link
JP (1) JP2012084908A (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04355939A (en) * 1991-06-10 1992-12-09 Toowa Kk Film carrier and molding method using same
JPH06252217A (en) * 1993-02-23 1994-09-09 Apic Yamada Kk Tab tape or lead frame, and resin mold
JPH08306817A (en) * 1995-04-28 1996-11-22 Oki Electric Ind Co Ltd Semiconductor device and its manufacture
JP2000156435A (en) * 1998-06-22 2000-06-06 Fujitsu Ltd Semiconductor device and manufacture thereof
JP2001053094A (en) * 1999-08-10 2001-02-23 Towa Corp Resin sealing method and device
JP2003197660A (en) * 2001-12-27 2003-07-11 Shinko Electric Ind Co Ltd Wiring board and manufacturing method for semiconductor device using the same
JP2003234436A (en) * 2002-02-12 2003-08-22 Apic Yamada Corp Matrix board and resin molding method
JP2005530358A (en) * 2002-06-19 2005-10-06 ワン,チェン,キーアン Packaging for microchip devices

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04355939A (en) * 1991-06-10 1992-12-09 Toowa Kk Film carrier and molding method using same
JPH06252217A (en) * 1993-02-23 1994-09-09 Apic Yamada Kk Tab tape or lead frame, and resin mold
JPH08306817A (en) * 1995-04-28 1996-11-22 Oki Electric Ind Co Ltd Semiconductor device and its manufacture
JP2000156435A (en) * 1998-06-22 2000-06-06 Fujitsu Ltd Semiconductor device and manufacture thereof
JP2001053094A (en) * 1999-08-10 2001-02-23 Towa Corp Resin sealing method and device
JP2003197660A (en) * 2001-12-27 2003-07-11 Shinko Electric Ind Co Ltd Wiring board and manufacturing method for semiconductor device using the same
JP2003234436A (en) * 2002-02-12 2003-08-22 Apic Yamada Corp Matrix board and resin molding method
JP2005530358A (en) * 2002-06-19 2005-10-06 ワン,チェン,キーアン Packaging for microchip devices

Similar Documents

Publication Publication Date Title
US7667338B2 (en) Package with solder-filled via holes in molding layers
US7727817B2 (en) Semiconductor integrated circuit package and method of packaging semiconductor integrated circuit
KR101530687B1 (en) Integrated circuit package system for package stacking
US6630729B2 (en) Low-profile semiconductor package with strengthening structure
US8018072B1 (en) Semiconductor package having a heat spreader with an exposed exterion surface and a top mold gate
US20070164407A1 (en) Double encapsulated semiconductor package and manufacturing method thereof
US8125063B2 (en) COL package having small chip hidden between leads
US8368192B1 (en) Multi-chip memory package with a small substrate
US9196470B1 (en) Molded leadframe substrate semiconductor package
US9236331B2 (en) Multiple die lead frame
US20110084374A1 (en) Semiconductor package with sectioned bonding wire scheme
US20140091479A1 (en) Semiconductor device with stacked semiconductor chips
US9362194B2 (en) Semiconductor chip covered with sealing resin having a filler material
US7763983B2 (en) Stackable microelectronic device carriers, stacked device carriers and methods of making the same
JP2014204082A (en) Semiconductor device manufacturing method
US7504715B2 (en) Packaging of a microchip device
CN115995440A (en) Semiconductor packaging structure and manufacturing method thereof
TW201308548A (en) Multi-chip memory package having a small substrate
US7443041B2 (en) Packaging of a microchip device
JP4376781B2 (en) Microchip package
JP2009182004A (en) Semiconductor device
JP2012084908A (en) Packaging method for microchip device
US20090096070A1 (en) Semiconductor package and substrate for the same
US20180342441A1 (en) Semiconductor device, corresponding circuit and method
KR100922372B1 (en) Method for manufacturing semiconductor package

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130910