KR100922372B1 - Method for manufacturing semiconductor package - Google Patents

Method for manufacturing semiconductor package Download PDF

Info

Publication number
KR100922372B1
KR100922372B1 KR1020080006877A KR20080006877A KR100922372B1 KR 100922372 B1 KR100922372 B1 KR 100922372B1 KR 1020080006877 A KR1020080006877 A KR 1020080006877A KR 20080006877 A KR20080006877 A KR 20080006877A KR 100922372 B1 KR100922372 B1 KR 100922372B1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor
semiconductor package
semiconductor chip
manufacturing
Prior art date
Application number
KR1020080006877A
Other languages
Korean (ko)
Other versions
KR20090081036A (en
Inventor
정지영
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020080006877A priority Critical patent/KR100922372B1/en
Publication of KR20090081036A publication Critical patent/KR20090081036A/en
Application granted granted Critical
Publication of KR100922372B1 publication Critical patent/KR100922372B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지 제조 방법에 관한 것으로서, 더욱 상세하게는 프리-기판상에 안착된 반도체 칩에 와이어 본더 장비를 이용하여 범프 볼을 형성하는 공정 및, 범프 볼이 부착된 반도체 칩을 기판상에 부착시키는 공정 등을 통하여, 별도의 범핑장비없이 범프 볼을 갖는 반도체 패키지를 용이하게 제조할 수 있도록 한 반도체 패키지 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor package, and more particularly, to a process of forming a bump ball using a wire bonder device on a semiconductor chip seated on a pre-substrate, and a semiconductor chip having a bump ball attached thereto on a substrate. The present invention relates to a method for manufacturing a semiconductor package, which enables to easily manufacture a semiconductor package having a bump ball without a separate bumping device.

즉, 본 발명은 기판과 반도체 칩을 전기적으로 접속시키는 범프 볼을 별도의 범핑용 장비가 아닌 기존의 와이어 본더 장비를 이용하여 실시하되, 실제 기판이 아닌 몰딩 컴파운드 수지로 성형된 프리-기판, 히트 스프레더로 구비된 프리-기판, 필름 형태의 프리-기판중 선택된 어느 하나에 반도체 칩을 부착시킨 후, 와이어 본더 장비를 이용하여 반도체 칩의 본딩패드에 범프 볼을 용이하게 형성시켜, 반도체 패키지를 보다 손쉽게 그리고 저렴한 비용으로 제조할 수 있도록 한 반도체 패키지 제조 방법을 제공하고자 한 것이다.That is, the present invention is carried out by using a conventional wire bonder equipment, not a separate bumping equipment for the bump ball that electrically connects the substrate and the semiconductor chip, but pre-substrate, heat molded with a molding compound resin, not the actual substrate After attaching the semiconductor chip to any one of a pre-substrate provided by a spreader and a film-type pre-substrate, bump balls are easily formed on the bonding pad of the semiconductor chip by using a wire bonder device, thereby providing a semiconductor package. It is to provide a method of manufacturing a semiconductor package that can be manufactured easily and at low cost.

반도체 패키지, 제조 방법, 프리-기판, 범프 볼, 와이어 본더 Semiconductor package, manufacturing method, pre-substrate, bump ball, wire bonder

Description

반도체 패키지 제조 방법{Method for manufacturing semiconductor package}Method for manufacturing semiconductor package

본 발명은 반도체 패키지 제조 방법에 관한 것으로서, 더욱 상세하게는 프리-기판상에 안착된 반도체 칩에 와이어 본더 장비를 이용하여 범프 볼을 형성하는 공정 및, 범프 볼이 부착된 반도체 칩을 기판상에 부착시키는 공정 등을 통하여, 별도의 범핑장비없이 범프 볼을 갖는 반도체 패키지를 용이하게 제조할 수 있도록 한 반도체 패키지 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor package, and more particularly, to a process of forming a bump ball using a wire bonder device on a semiconductor chip seated on a pre-substrate, and a semiconductor chip having a bump ball attached thereto on a substrate. The present invention relates to a method for manufacturing a semiconductor package, which enables to easily manufacture a semiconductor package having a bump ball without a separate bumping device.

잘 알려진 바와 같이, 반도체 패키지는 그 실장 방법에 따라 삽입형과 표면실장형으로 분류하며, 표면실장형으로서 대표적인 것은 QFP(Quad Flat Package), BGA(Ball Grid Array) 등이 있다.As is well known, semiconductor packages are classified into an insert type and a surface mount type according to the mounting method, and typical examples of the surface mount types include a quad flat package (QFP) and a ball grid array (BGA).

상기 BGA(Ball Grid Array) 패키지는 첨부한 도 6에 도시된 바와 같이 인쇄회로기판(10), 및 이 인쇄회로기판의 중앙 위치에 부착되는 반도체 칩(6)과, 인쇄회로기판(10)상의 와이어 본딩용 전도성패턴(2)과 반도체 칩(6)의 본딩패드간에 연결되는 와이어(7)와, 상기 반도체 칩(6)과 와이어(7) 등을 외부로부터 보호하기 위 하여 몰딩된 몰딩 컴파운드 수지(8)와, 상기 인쇄회로기판(10)의 배면에 형성된 볼랜드(3)에 융착되어 상기 전도성패턴(2)과 비아홀(4)을 통해 전기적으로 접속되는 솔더볼(9) 등을 포함하여 구성된다.The BGA package includes a printed circuit board 10, a semiconductor chip 6 attached to a central position of the printed circuit board, and a printed circuit board 10 as illustrated in FIG. 6. A wire 7 connected between the wire bonding conductive pattern 2 and the bonding pad of the semiconductor chip 6, and a molding compound resin molded to protect the semiconductor chip 6 and the wire 7 from the outside. (8) and a solder ball (9) fused to the ball land (3) formed on the back of the printed circuit board 10 and electrically connected through the conductive pattern (2) and the via hole (4). .

한편, 상기 인쇄회로기판(10)은 통상 개별 패키지 단위로 작업되지 않고, 첨부한 도 6의 가장 위쪽 평면도에서 보듯이, 생산성 향상을 위하여 대략 4~7개의 반도체 패키지 유닛이 일방향으로 나열된 스트립 단위의 인쇄회로기판(10)이 주로 사용되며, 이러한 스트립 단위의 인쇄회로기판에서 반도체 칩 부착, 와이어 본딩, 솔더볼 범핑 등의 공정이 싱귤레이션(개별 분리)되기 전까지 행하여진다.On the other hand, the printed circuit board 10 is not usually worked in a separate package unit, as shown in the top plan view of the accompanying Figure 6, in order to improve the productivity of about 4 to 7 semiconductor package units in a strip unit arranged in one direction The printed circuit board 10 is mainly used, and in such a strip unit printed circuit board, a process such as semiconductor chip attachment, wire bonding, solder ball bumping, or the like is performed until singulation (individual separation).

최근에는 인쇄회로기판과 반도체 칩을 전기적으로 연결하는 수단으로서, 와이어 대신에 미세한 볼 알갱이 형태인 범프 볼을 사용하기도 한다.Recently, as a means for electrically connecting a printed circuit board and a semiconductor chip, bump balls in the form of fine ball grains may be used instead of wires.

그러나, 인쇄회로기판과 반도체 칩을 전기적으로 연결하는 범프 볼은 범핑 장비를 이용하여 실장되는 바, 이 범핑용 장비는 웨이퍼 상태의 반도체 칩에 범프 볼을 부착시키는 핸들링 장비로서 매우 고가이어서 반도체 패키지를 제조하는데 큰 비용을 차지하는 단점이 있다.However, bump balls electrically connecting printed circuit boards and semiconductor chips are mounted using bumping equipment, and the bumping equipment is a very expensive handling equipment for attaching bump balls to semiconductor chips in a wafer state. The disadvantage is that it takes a large cost to manufacture.

또한, 범핑용 장비를 이용하여 범프 볼을 범핑할 때 작업자는 매번 범핑용 장치에서 상부 블록과 하부 블록 등을 모두 교체해야 하는 작업 공정상 불편함이 있다.In addition, when bumping the bump ball by using the equipment for bumping, there is inconvenience in the work process in which the operator has to replace both the upper block and the lower block in the bumping device every time.

본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 기판과 반도체 칩을 전기적으로 접속시키는 범프 볼을 별도의 범핑용 장비가 아닌 기존의 와이어 본더 장비를 이용하여 실시하되, 실제 기판이 아닌 몰딩 컴파운드 수지로 성형된 프리-기판, 히트 스프레더로 구비된 프리-기판, 필름 형태의 프리-기판중 선택된 어느 하나에 반도체 칩을 부착시킨 후, 와이어 본더 장비를 이용하여 반도체 칩의 본딩패드에 범프 볼을 용이하게 형성시켜, 반도체 패키지를 보다 손쉽게 그리고 저렴한 비용으로 제조할 수 있도록 한 반도체 패키지 제조 방법 및 이 방법으로 제조된 반도체 패키지를 제공하는데 그 목적이 있다.The present invention has been made in view of the above, but the bump ball for electrically connecting the substrate and the semiconductor chip using a conventional wire bonder rather than a separate bumping equipment, but not a real compound molding compound After attaching the semiconductor chip to any one of a pre-substrate molded of resin, a pre-substrate provided with a heat spreader, and a pre-substrate in a film form, the bump ball is attached to the bonding pad of the semiconductor chip using a wire bonder device. SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor package manufacturing method and a semiconductor package manufactured by the method, which are easily formed to enable a semiconductor package to be manufactured more easily and at low cost.

상기한 목적을 달성하기 위한 본 발명의 일 구현예는: 몰딩 컴파운드 수지를 이용하여 스트립 단위의 기판과 동일한 크기를 갖는 제1프리-기판을 구비하는 단계와; 상기 제1프리-기판의 표면에 복수개의 반도체 칩을 등간격으로 부착하는 단계와; 상기 제1프리-기판상에 부착된 각 반도체 칩의 본딩패드에 와이어 본더 장비를 이용하여 범프 볼을 형성하는 단계와; 상기 제1프리-기판을 뒤집어서, 실제 스트립 단위의 기판에 부착하되, 상기 각 반도체 칩의 본딩패드에 형성된 범프 볼이 상기 기판의 전기적 접속을 위한 전도성패턴에 부착되도록 하여, 반도체 칩과 기판간이 전기적으로 연결되는 단계와; 상기 제1프리-기판과 실제 기판의 각 반도체 패키지 영역을 따라 소잉하여 개개의 반도체 패키지로 분리하는 단계; 를 포함하여 이루어진 것을 특징으로 하는 반도체 패키지 제조 방법을 제공한다.One embodiment of the present invention for achieving the above object comprises the steps of: providing a first pre-substrate having the same size as the substrate in strip units using a molding compound resin; Attaching a plurality of semiconductor chips at equal intervals to a surface of the first pre-substrate; Forming bump balls on a bonding pad of each semiconductor chip attached to the first pre-substrate using wire bonder equipment; The first pre-substrate is inverted and attached to a substrate in an actual strip unit, and the bump balls formed on the bonding pads of the respective semiconductor chips are attached to a conductive pattern for electrical connection of the substrates. Connected with; Sawing along each semiconductor package region of the first pre-substrate and the actual substrate to separate the individual semiconductor packages; It provides a method for manufacturing a semiconductor package comprising a.

상기한 목적을 달성하기 위한 본 발명의 다른 구현예는: 몰딩 컴파운드 수지를 이용하여 스트립 단위의 기판과 동일한 크기를 갖는 제1프리-기판을 구비하는 단계와; 상기 제1프리-기판의 표면에 복수개의 반도체 칩을 등간격으로 부착하는 단계와; 상기 제1프리-기판상에 부착된 각 반도체 칩의 본딩패드에 와이어 본더 장비를 이용하여 범프 볼을 형성하는 단계와; 상기 제1프리-기판을 각 반도체 패키지 영역을 따라 소잉하여 개개의 상태로 분리하는 단계와; 개개로 분리된 제1프리-기판을 뒤집어서, 실제 스트립 단위의 기판상에 구획된 각 반도체 패키지 영역에 부착하되, 상기 각 반도체 칩의 본딩패드에 형성된 범프 볼이 상기 기판의 전기적 접속을 위한 전도성패턴에 부착되도록 하여, 반도체 칩과 기판간이 전기적으로 연결되는 단계와; 상기 실제 기판의 각 반도체 패키지 영역을 따라 소잉하여 개개의 반도체 패키지로 분리하는 단계; 를 포함하여 이루어진 것을 특징으로 하는 반도체 패키지 제조 방법을 제공한다.Another embodiment of the present invention for achieving the above object comprises the steps of: providing a first pre-substrate having the same size as a strip unit substrate using a molding compound resin; Attaching a plurality of semiconductor chips at equal intervals to a surface of the first pre-substrate; Forming bump balls on a bonding pad of each semiconductor chip attached to the first pre-substrate using wire bonder equipment; Sawing the first pre-substrate along each semiconductor package region and separating the first pre-substrate into individual states; Each of the first pre-substrates separated separately is inverted and attached to each semiconductor package region partitioned on a substrate in an actual strip unit, wherein bump balls formed on the bonding pads of the respective semiconductor chips have conductive patterns for electrical connection of the substrates. Electrically attached between the semiconductor chip and the substrate so as to be attached thereto; Sawing along each semiconductor package region of the actual substrate to separate the individual semiconductor packages; It provides a method for manufacturing a semiconductor package comprising a.

바람직한 구현예로서, 상기 제1프리-기판의 구비 단계에서, 반도체 칩이 부착되지 않은 표면에 마킹 공정이 더 진행되는 것을 특징으로 한다.In a preferred embodiment, in the step of providing the first pre-substrate, the marking process is further performed on the surface where the semiconductor chip is not attached.

상기한 목적을 달성하기 위한 본 발명의 또 다른 구현예는: 복수의 히트 스프레더가 고정틀 프레임내에 타이바에 의하여 일체로 연결된 제2프리-기판을 구비하는 단계와; 상기 제2프리-기판의 각 히트 스프레더에 반도체 칩을 부착하는 단계와; 상기 각 반도체 칩의 본딩패드에 와이어 본더 장비를 이용하여 범프 볼을 형성하는 단계와; 상기 반도체 칩이 부착된 각 히트 스프레더를 타이바를 절단하여 개개 단위로 분리하는 단계와; 개개 단위로 분리된 히트 스프레더를 뒤집어서, 상기 각 반도체 칩의 본딩패드에 형성된 범프 볼이 상기 기판의 전기적 접속을 위한 전도성패턴에 부착되도록 하여, 반도체 칩과 기판간이 전기적으로 연결되는 단계와; 상기 실제 기판의 각 반도체 패키지 영역을 따라 소잉하여 개개의 반도체 패키지로 분리하는 단계; 를 포함하여 이루어진 것을 특징으로 하는 반도체 패키지 제조 방법을 제공한다.Another embodiment of the present invention for achieving the above object comprises the steps of: a plurality of heat spreaders having a second pre-substrate integrally connected by tie bars in a fixed frame frame; Attaching a semiconductor chip to each heat spreader of the second pre-substrate; Forming bump balls on the bonding pads of the semiconductor chips using wire bonder equipment; Separating each heat spreader to which the semiconductor chip is attached by cutting a tie bar into individual units; Inverting the heat spreaders separated into individual units so that bump balls formed on bonding pads of the semiconductor chips are attached to conductive patterns for electrical connection of the substrates, thereby electrically connecting the semiconductor chips to the substrates; Sawing along each semiconductor package region of the actual substrate to separate the individual semiconductor packages; It provides a method for manufacturing a semiconductor package comprising a.

바람직한 구현예로서, 상기 제2프리-기판의 구비 단계에서, 반도체 칩이 부착되지 않은 히트 스프레더의 표면에 마킹 공정이 더 진행되는 것을 특징으로 한다.In a preferred embodiment, in the step of providing the second pre-substrate, the marking process is further performed on the surface of the heat spreader to which the semiconductor chip is not attached.

바람직한 구현예로서, 상기 제2프리-기판의 구비 단계에서, 상기 히트 스프레더 표면에 상기 반도체 칩이 삽입될 수 있는 안착홈이 더 형성되는 것을 특징으로 한다.In a preferred embodiment, in the step of providing the second pre-substrate, a mounting groove into which the semiconductor chip can be inserted is further formed on a surface of the heat spreader.

상기한 목적을 달성하기 위한 본 발명의 또 다른 구현예는: 스트립 단위의 기판과 동일한 크기를 갖는 필름 형태의 제3프리-기판을 구비하는 단계와; 상기 제3프리-기판의 표면에 복수개의 반도체 칩을 등간격으로 부착하는 단계와; 상기 제3프리-기판상에 부착된 각 반도체 칩의 본딩패드에 와이어 본더 장비를 이용하여 범프 볼을 형성하는 단계와; 상기 제3프리-기판을 뒤집어서, 실제 스트립 단위의 기판에 부착하되, 상기 각 반도체 칩의 본딩패드에 형성된 범프 볼이 상기 기판의 전기적 접속을 위한 전도성패턴에 부착되도록 하여, 반도체 칩과 기판간이 전기적으로 연결되는 단계와; 상기 기판에 연결된 각 반도체 칩으로부터 상기 제3프리-기판을 떼어내어 분리하는 단계와; 상기 기판의 반도체 패키지 영역을 따라 소잉 하여 개개의 반도체 패키지로 분리하는 단계; 를 포함하여 이루어진 것을 특징으로 하는 반도체 패키지 제조 방법을 제공한다.Another embodiment of the present invention for achieving the above object comprises the steps of: providing a third pre-substrate in the form of a film having the same size as the substrate in strip units; Attaching a plurality of semiconductor chips to the surface of the third pre-substrate at equal intervals; Forming bump balls on a bonding pad of each semiconductor chip attached to the third pre-substrate using wire bonder equipment; The third pre-substrate is inverted and attached to the substrate in the actual strip unit, and the bump balls formed on the bonding pads of the respective semiconductor chips are attached to the conductive patterns for electrical connection of the substrates. Connected with; Removing and separating the third pre-substrate from each semiconductor chip connected to the substrate; Sawing along the semiconductor package region of the substrate to separate the individual semiconductor packages; It provides a method for manufacturing a semiconductor package comprising a.

바람직한 구현예로서, 상기 범프 볼을 포함하는 상기 각 반도체 칩과 상기 기판간의 상하 사이공간에 절연성 충진재를 채우는 언더필 공정이 더 진행되는 것을 특징으로 한다.In a preferred embodiment, the underfill process of filling the insulating filler in the upper and lower spaces between the semiconductor chip and the substrate including the bump balls is further performed.

상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공할 수 있다.Through the above problem solving means, the present invention can provide the following effects.

1) 기존에는 기판과 반도체 칩간을 전기적으로 연결하는 범프 볼을 별도의 고가 장비인 범핑용 장비를 이용하여 실시하였지만, 본 발명에 따르면 범프 볼을 별도의 범핑용 장비가 아닌 기존의 와이어 본더 장비를 이용하여 범핑함으로써, 보다 간단한 공정과 더불어 저렴한 비용으로 반도체 패키지를 제조할 수 있다.1) Conventionally, the bump ball for electrically connecting the substrate and the semiconductor chip was performed using a bumping device, which is a separate expensive device. By bumping, the semiconductor package can be manufactured at a lower cost with a simpler process.

2) 실제 기판이 아닌 몰딩 컴파운드 수지로 성형된 프리-기판, 히트 스프레더로 구비된 프리-기판, 필름 형태의 프리-기판중 선택된 어느 하나에 반도체 칩을 부착시킨 후, 와이어 본더 장비를 이용하여 반도체 칩의 본딩패드에 범프 볼을 용이하게 형성시켜, 반도체 패키지를 제조함에 따라, 별도의 몰딩 공정을 생략할 수 있고, 반도체 칩의 외부 노출 면적을 최대화시켜 열방출 효과를 극대화시킬 수 있다.2) After attaching the semiconductor chip to any one selected from a pre-substrate molded of a molding compound resin, a pre-substrate provided with a heat spreader, and a film-type pre-substrate, not a real substrate, and then using a wire bonder device, As the bump ball is easily formed on the bonding pad of the chip to manufacture the semiconductor package, a separate molding process may be omitted and the heat dissipation effect may be maximized by maximizing the external exposure area of the semiconductor chip.

이하, 본 발명의 바람직한 실시예들을 첨부도면을 참조로 상세하게 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 제1실시예에 따른 반도체 패키지 제조 방법을 첨부한 도 1을 참조로 설명하면 다음과 같다.A semiconductor package manufacturing method according to a first embodiment of the present invention will be described with reference to FIG. 1.

첨부한 도 1은 본 발명에 따른 반도체 패키지 제조 방법의 제1실시예를 순서대로 설명하는 단면도이다.1 is a cross-sectional view sequentially illustrating a first embodiment of a method of manufacturing a semiconductor package according to the present invention.

먼저, 제1프리-기판(10a)을 구비하는 단계가 선행되는 바, 스트립 단위의 실제 기판(10: 복수의 반도체 패키지 영역이 그 길이방향을 따라 등간격으로 구획된 인쇄회로기판)과 동일한 높이 및 면적을 갖는 제1프리-기판(10a)을 구비하는 단계가 선행된다.First, the step of providing the first pre-substrate 10a is preceded by the same height as that of the actual substrate 10 in a strip unit (a printed circuit board in which a plurality of semiconductor package regions are divided at equal intervals along the longitudinal direction). And having a first pre-substrate 10a having an area.

즉, 통상의 반도체 패키지 몰딩재료인 몰딩 컴파운드 수지를 소정의 형틀에 부어서 경화시킴으로써, 실제 인쇄회로기판과 동일한 크기를 갖는 직사각형의 제1프리-기판(10a)이 구비될 수 있다.That is, by pouring a molding compound resin, which is a conventional semiconductor package molding material, into a predetermined mold and curing, a rectangular first pre-substrate 10a having the same size as an actual printed circuit board may be provided.

이때, 상기 제1프리-기판(10a)의 표면(반도체 칩이 부착되지 않은 표면)에 제품명, 모델명, 제품번호 등을 각인시키는 마킹 공정을 미리 진행할 수 있다.In this case, a marking process of imprinting a product name, a model name, a product number, etc. on the surface of the first pre-substrate 10a (the surface on which the semiconductor chip is not attached) may be performed in advance.

다음으로, 상기 제1프리-기판(10a)의 일표면에 복수개의 반도체 칩(20)을 접착수단을 이용하여 등간격으로 부착하는 바, 실제 스트립 단위의 인쇄회로기판(40)에 반도체 칩(20)이 부착되는 간격과 동일한 간격으로 부착되도록 한다.Next, the plurality of semiconductor chips 20 are attached to one surface of the first pre-substrate 10a at equal intervals by using an adhesive means, and the semiconductor chips 20 may be attached to the printed circuit board 40 in the actual strip unit. 20) to be attached at the same interval as the interval.

이어서, 와이어 본더 장비(미도시됨) 즉, 반도체 칩(20)의 본딩패드와 기 판(40)의 와이어 본딩 영역간을 와이어로 연결시키는 장비를 이용하여, 상기 제1프리-기판(10a)상에 부착된 각 반도체 칩(20)의 본딩패드에 범프 볼(30)을 형성한다.Subsequently, a wire bonder (not shown), that is, a device for connecting a wire between the bonding pad of the semiconductor chip 20 and the wire bonding region of the substrate 40 by wire, is used on the first pre-substrate 10a. Bump balls 30 are formed on the bonding pads of the semiconductor chips 20 attached thereto.

보다 상세하게는, 와이어 본더 장비의 기판 안착부에 상기 제1프리-기판(10a)을 안착시킨 후, 와이어 본더 장비의 캐필러리(미도시됨)가 반도체 칩(20)의 본딩패드에 볼 본딩을 하는 것으로 전도성의 범프 볼(30)을 형성할 수 있다.More specifically, after the first pre-substrate 10a is seated on the substrate mounting portion of the wire bonder equipment, a capillary (not shown) of the wire bonder equipment is viewed on the bonding pad of the semiconductor chip 20. By bonding, the conductive bump balls 30 may be formed.

참고로, 와이어 본더 장비의 캐필러리에 의한 와이어 본딩은 반도체 칩의 본딩패드에 볼 형상으로 본딩하는 볼 본딩(1차 본딩)과, 기판의 와이어 본딩 영역에 본딩하는 스티치 본딩(2차 본딩)으로 구분되며, 상기 볼 본딩은 반도체 칩의 본딩패드에 볼 형상으로 본딩되므로 이를 전도성의 범프 볼(30)로 대체 형성할 수 있다.For reference, wire bonding by capillary of the wire bonder equipment includes ball bonding (primary bonding) for bonding in a ball shape to a bonding pad of a semiconductor chip, and stitch bonding (secondary bonding) for bonding in a wire bonding region of a substrate. Since the ball bonding is bonded in a ball shape to the bonding pad of the semiconductor chip, the ball bonding may be replaced with a conductive bump ball 30.

다음으로, 상기 반도체 칩(20)의 본딩패드에 범프 볼(30)이 형성된 상태에서 상기 제1프리-기판(10a)을 뒤집은 다음, 실제 스트립 단위의 인쇄회로기판(40)에 부착한다.Next, the first pre-substrate 10a is inverted while the bump ball 30 is formed on the bonding pad of the semiconductor chip 20, and then attached to the printed circuit board 40 in an actual strip unit.

즉, 상기 각 반도체 칩(20)의 본딩패드에 형성된 범프 볼(30)이 상기 인쇄회로기판(40)의 전기적 접속을 위한 전도성패턴에 융착되도록 함으로써, 상기 제1프리-기판(10a)상에 부착되어 있던 각 반도체 칩(20)과 실제 인쇄회로기판(40)간의 전기적 접속 연결이 이루어지게 된다.That is, the bump balls 30 formed on the bonding pads of the semiconductor chips 20 may be fused to the conductive patterns for electrical connection of the printed circuit board 40, thereby forming a bond on the first pre-substrate 10a. Electrical connection is made between each semiconductor chip 20 and the actual printed circuit board 40 attached thereto.

마지막으로, 상기 제1프리-기판(10a)과 실제 인쇄회로기판(40)의 각 반도체 패키지 영역을 따라 소잉수단에 의한 소잉(sawing)이 이루어져, 결국 개개의 반도체 패키지(100)로 분리되어진다.Finally, sawing is performed by sawing means along each of the semiconductor package regions of the first pre-substrate 10a and the actual printed circuit board 40, and is finally separated into individual semiconductor packages 100. .

한편, 상기 범프 볼(30)을 포함하는 상기 각 반도체 칩(20)과 상기 인쇄회로기판(40)간의 상하 사이공간에 범프 볼(30)을 보호하기 위한 공정으로서, 절연성 충진재(50)를 채우는 언더필 공정이 더 진행될 수 있으며, 이 언더필 공정은 소정의 주입수단(미도시됨)을 이용하여 상기 반도체 칩(20)과 상기 인쇄회로기판(40)간의 상하 사이공간에 절연성 충진재(50)를 주입하여 이루어진다.On the other hand, as a process for protecting the bump ball 30 in the upper and lower spaces between the semiconductor chip 20 and the printed circuit board 40 including the bump ball 30, filling the insulating filler (50) The underfill process may be further performed, and the underfill process injects the insulating filler 50 into the space between the semiconductor chip 20 and the printed circuit board 40 by using a predetermined injection means (not shown). It is done by

이렇게 제조된 본 발명의 제1실시예에 따른 반도체 패키지의 구조를 살펴보면, 가장 아래쪽에 인쇄회로기판(40)이 배치되고, 그 위에 반도체 칩(20)이 범프 볼(30)에 의하여 탑재되며, 반도체 칩(20)의 상면에는 상기 제1프리-기판(10a)이 마치 커버와 같이 적층 부착된 상태를 보이게 된다.Looking at the structure of the semiconductor package according to the first embodiment of the present invention manufactured as described above, the printed circuit board 40 is disposed on the bottom, the semiconductor chip 20 is mounted on the bump ball 30, The first pre-substrate 10a is stacked on the upper surface of the semiconductor chip 20 like a cover.

여기서, 본 발명의 제2실시예에 따른 반도체 패키지 제조 방법을 설명하면 다음과 같다.Herein, the semiconductor package manufacturing method according to the second embodiment of the present invention will be described.

첨부한 도 2는 본 발명에 따른 반도체 패키지 제조 방법의 제2실시예를 순서대로 설명하는 단면도이다.2 is a cross-sectional view sequentially illustrating a second embodiment of a method of manufacturing a semiconductor package according to the present invention.

본 발명의 제2실시예에 따른 반도체 패키지 제조 방법은 상기한 제1실시예와 동일하되, 단지 소잉 공정에서 차이가 있다.The method of manufacturing a semiconductor package according to the second embodiment of the present invention is the same as that of the first embodiment described above, but differs only in the sawing process.

일단, 제2실시예에 따른 제조 방법도 제1실시예와 같이, 몰딩 컴파운드 수지를 이용하여 스트립 단위의 기판과 동일한 크기를 갖는 제1프리-기판(10a)을 구비하고, 상기 제1프리-기판(10a)의 표면에 복수개의 반도체 칩(20)을 등간격으로 부착하며, 상기 제1프리-기판(10a)상에 부착된 각 반도체 칩(20)의 본딩패드에 와이어 본더 장비를 이용하여 범프 볼(30)을 형성하는 과정이 동일하게 진행된다.First, the manufacturing method according to the second embodiment also has a first pre-substrate 10a having the same size as that of the strip unit substrate using the molding compound resin, and the first pre- A plurality of semiconductor chips 20 are attached to the surface of the substrate 10a at equal intervals, and a wire bonder is used to bond pads of the semiconductor chips 20 attached to the first pre-substrate 10a. The process of forming the bump balls 30 proceeds in the same manner.

이후, 상기 제1프리-기판(10a)의 각 반도체 패키지 영역을 따라 소잉수단에 의한 소잉이 이루어져, 제1프리-기판(10a)은 개개의 반도체 패키기 단위 즉, 낱개 단위로 분리된다.Thereafter, sawing is performed by sawing means along each semiconductor package region of the first pre-substrate 10a, so that the first pre-substrate 10a is separated into individual semiconductor package units, that is, individual units.

이어서, 개개로 분리된 제1프리-기판(10a)을 뒤집어서, 실제 스트립 단위의 인쇄회로기판(40)상에 구획된 각 반도체 패키지 영역에 부착한다.The first separated pre-substrates 10a are then inverted and attached to each semiconductor package region partitioned on the printed circuit board 40 in actual strip units.

즉, 상기 각 반도체 칩(20)의 본딩패드에 형성된 범프 볼(30)이 상기 인쇄회로기판(40)에 전기적 접속을 위해 형성된 각 전도성패턴에 융착되도록 함으로써, 상기 반도체 칩(20)과 인쇄회로기판(40)간의 전기적 접속이 이루어지게 된다.That is, the bump balls 30 formed on the bonding pads of the semiconductor chips 20 are fused to the conductive patterns formed for the electrical connection to the printed circuit board 40, whereby the semiconductor chips 20 and the printed circuits are fused. Electrical connections between the substrates 40 are made.

마지막으로, 상기 인쇄회로기판(40)의 각 반도체 패키지 영역을 따라 소잉수단에 의한 소잉이 이루어져, 개개의 반도체 패키지(200)로 최종 분리되며, 이렇게 최종 제조된 제2실시예에 따른 반도체 패키지(200)는 상기한 제1실시예에 따른 반도체 패키지(100)와 동일한 구조를 이루게 된다.Finally, sawing is performed by sawing means along each semiconductor package region of the printed circuit board 40, and finally separated into individual semiconductor packages 200. Thus, the semiconductor package according to the second embodiment of the present invention ( 200 has the same structure as the semiconductor package 100 according to the first embodiment.

한편, 제2실시예에 따른 반도체 패키지(200)도 제1실시예와 같이, 상기 범프 볼(30)을 포함하는 상기 각 반도체 칩(20)과 상기 인쇄회로기판(40)간의 상하 사이공간에 범프 볼(30)을 보호하기 위한 공정으로서, 절연성 충진재(50)를 채우는 언더필 공정이 더 진행될 수 있다.Meanwhile, like the first embodiment, the semiconductor package 200 according to the second embodiment also includes a space between the semiconductor chips 20 including the bump balls 30 and the printed circuit board 40. As a process for protecting the bump ball 30, an underfill process of filling the insulating filler 50 may be further performed.

여기서, 본 발명의 제3실시예에 따른 반도체 패키지 제조 방법을 설명하면 다음과 같다.Here, a semiconductor package manufacturing method according to a third embodiment of the present invention will be described.

첨부한 도 3은 본 발명에 따른 반도체 패키지 제조 방법의 제3실시예를 순서대로 설명하는 단면도이다.3 is a cross-sectional view sequentially illustrating a third embodiment of a method of manufacturing a semiconductor package according to the present invention.

먼저, 금속 재질의 고정틀 프레임(60) 및 히트 스프레더(70)로 구성되는 제2프리-기판(10b)을 구비하는 단계가 진행된다.First, a step of providing a second pre-substrate 10b composed of a metal frame 60 and a heat spreader 70 is performed.

상기 고정틀 프레임(60)은 직사각형의 틀 형상이고, 상기 히트 스프레더(70)는 고정틀 프레임(60)내에 일렬로 고정 배열되며 그 크기는 실제 인쇄회로기판의 반도체 패키지 영역과 동일한 크기로 구비된다.The fixing frame 60 has a rectangular frame shape, and the heat spreader 70 is fixedly arranged in a line in the fixing frame 60, and the size of the heat spreader 70 is the same as that of the semiconductor package area of the actual printed circuit board.

보다 상세하게는, 상기 고정틀 프레임(60) 내면과 히트 스프레더(70)의 바깥쪽 측면이 타이바(80)에 의하여 일체로 연결되고, 각 히트 스프레더(70)도 그 측면끼리 타이바(80)에 의하여 일체로 연결된 상태가 되며, 이때 타이바(80)는 소정의 힘에 의하여 쉽게 끊어지는 부분이 된다.More specifically, the inner surface of the fixing frame frame 60 and the outer side of the heat spreader 70 are integrally connected by the tie bars 80, and each heat spreader 70 also has the tie bars 80 between the sides thereof. By being integrally connected by the state, the tie bar 80 is a part easily broken by a predetermined force.

이때, 상기 제2프리-기판(10b)의 각 히트 스프레더(70) 표면(반도체 칩이 부착되지 않은 표면)에 제품명, 모델명, 제품번호 등을 각인시키는 마킹 공정을 미리 진행할 수 있다.In this case, a marking process of marking a product name, a model name, a product number, etc. on the surface of each heat spreader 70 (the surface on which the semiconductor chip is not attached) of the second pre-substrate 10b may be performed in advance.

이어서, 상기와 같이 구비된 상기 제2프리-기판(10b)의 각 히트 스프레더(70) 표면에 반도체 칩(20)을 접착수단으로 부착한다.Subsequently, the semiconductor chip 20 is attached to the surface of each heat spreader 70 of the second pre-substrate 10b provided as above by an adhesive means.

다음으로, 제1 및 제2실시예와 같이, 상기 제2프리-기판(10b)을 와이어 본더 장비에 기판 안착부에 안착시킨 다음, 상기 각 반도체 칩(20)의 본딩패드에 범프 볼(30)을 형성하는 바, 이러한 와이어 본더 장비를 이용한 범프 볼 형성 방법은 제1실시예에서 설명된 바와 같은 방법과 동일하게 진행된다.Next, as in the first and second embodiments, the second pre-substrate 10b is placed on the substrate seating portion in the wire bonder, and then the bump balls 30 are attached to the bonding pads of the semiconductor chips 20. ), The bump ball forming method using the wire bonder equipment is the same as the method described in the first embodiment.

이어서, 상기 반도체 칩(20)이 부착된 각 히트 스프레더(70)를 고정틀 프레임(60)으로부터 분리하고자, 각 타이바(80)를 절단하게 되며, 이에 반도체 칩(20) 을 포함하는 각 히트 스프레더(70)는 개개 단위로 분리되어진다.Subsequently, in order to separate each heat spreader 70 to which the semiconductor chip 20 is attached from the fixing frame frame 60, each tie bar 80 is cut, and each heat spreader including the semiconductor chip 20 is cut. 70 is separated into individual units.

다음으로, 개개 단위로 분리된 히트 스프레더(70)를 뒤집어서, 상기 각 반도체 칩(20)의 본딩패드에 형성된 범프 볼(30)이 스트립 단위의 인쇄회로기판(40)의 각 반도체 패키지 영역의 전도성패턴에 부착되도록 한다.Next, the heat spreader 70 separated into individual units is turned upside down, so that the bump balls 30 formed on the bonding pads of the semiconductor chips 20 are conductive in each semiconductor package region of the printed circuit board 40 in strip units. Make sure to attach to the pattern.

즉, 상기 각 반도체 칩(20)의 본딩패드에 형성된 범프 볼(30)이 상기 인쇄회로기판(40)의 전기적 접속을 위해 형성된 전도성패턴에 융착되도록 함으로써, 상기 히트 스프레더(70)에 부착되어 있던 반도체 칩(20)과 실제 인쇄회로기판(40)간의 전기적 접속 연결이 이루어지게 된다.That is, the bump balls 30 formed on the bonding pads of the semiconductor chips 20 are fused to the conductive patterns formed for the electrical connection of the printed circuit board 40, thereby being attached to the heat spreader 70. Electrical connection between the semiconductor chip 20 and the actual printed circuit board 40 is made.

마지막으로, 상기 인쇄회로기판(40)의 각 반도체 패키지 영역을 따라 소잉수단에 의한 소잉(sawing)이 이루어져, 결국 개개의 반도체 패키지(300)로 분리되어진다.Finally, sawing is performed by sawing means along each semiconductor package region of the printed circuit board 40, and is finally separated into individual semiconductor packages 300.

한편, 제1 및 제2실시예와 마찬가지로, 상기 범프 볼(30)을 포함하는 상기 각 반도체 칩(20)과 상기 인쇄회로기판(40)간의 상하 사이공간에 범프 볼(30)을 보호하기 위한 공정으로서, 절연성 충진재(50)를 채우는 언더필 공정이 더 진행될 수 있다.On the other hand, as in the first and second embodiments, for protecting the bump ball 30 in the space between the upper and lower spaces between the semiconductor chip 20 and the printed circuit board 40 including the bump ball 30 As a process, an underfill process for filling the insulating filler 50 may be further performed.

이렇게 제조된 본 발명의 제3실시예에 따른 반도체 패키지의 구조를 살펴보면, 가장 아래쪽에 인쇄회로기판(40)이 배치되고, 그 위에 반도체 칩(20)이 범프 볼(30)에 의하여 탑재되며, 반도체 칩(20)의 상면에는 히트 스프레더(70)가 밀착 배열되는 구조를 갖게 되며, 반도체 칩(20)과 히트 스프레더(70)가 서로 밀착됨에 따라 반도체 칩(20)에서 발생되는 열을 용이하게 방출시키는 열방출 효과를 크게 얻어낼 수 있다.Looking at the structure of the semiconductor package according to the third embodiment of the present invention manufactured as described above, the printed circuit board 40 is disposed on the bottom, the semiconductor chip 20 is mounted on the bump ball 30, The upper surface of the semiconductor chip 20 has a structure in which the heat spreader 70 is arranged in close contact with each other, and as the semiconductor chip 20 and the heat spreader 70 are in close contact with each other, heat generated in the semiconductor chip 20 may be easily formed. The heat release effect to release | release can be acquired large.

여기서, 본 발명의 제4실시예에 따른 반도체 패키지 제조 방법을 설명하면 다음과 같다.Herein, the semiconductor package manufacturing method according to the fourth embodiment of the present invention will be described.

첨부한 도 4는 본 발명에 따른 반도체 패키지 제조 방법의 제4실시예를 순서대로 설명하는 단면도이다.4 is a cross-sectional view sequentially illustrating a fourth embodiment of a method of manufacturing a semiconductor package according to the present invention.

본 발명의 제4실시예에 따른 반도체 패키지(400)는 상기한 제3실시예와 동일하고, 단지 히트 스프레더(70)의 구조가 다르게 형성된 점에 특징이 있다.The semiconductor package 400 according to the fourth embodiment of the present invention is the same as the third embodiment described above, and is characterized in that the heat spreader 70 has a different structure.

즉, 상기 제2프리-기판(10b)의 구비 단계에서, 각 히트 스프레더(70) 표면(반도체 칩이 부착되는 표면)에 반도체 칩(20)이 삽입될 수 있는 안착홈(90)을 더 형성한 점에 주안점이 있다.That is, in the step of providing the second pre-substrate 10b, a mounting groove 90 into which the semiconductor chip 20 can be inserted is further formed on the surface of each heat spreader 70 (the surface on which the semiconductor chip is attached). At one point is the point.

이에, 반도체 칩(20)이 히트 스프레더(70)의 안착홈(90)내에 삽입 보호된 상태가 되어, 언더필 공정을 생략할 수도 있고, 반도체 칩(20)과 히트 스프레더(70)간의 접촉면적이 증대되어 열방출 효과를 더욱 크게 얻어낼 수 있다.As a result, the semiconductor chip 20 is inserted into and protected in the seating groove 90 of the heat spreader 70, so that the underfill process can be omitted, and the contact area between the semiconductor chip 20 and the heat spreader 70 is reduced. It is possible to increase the heat release effect even more.

여기서, 본 발명의 제5실시예에 따른 반도체 패키지 제조 방법을 설명하면 다음과 같다.Herein, the semiconductor package manufacturing method according to the fifth embodiment of the present invention will be described.

첨부한 도 5는 본 발명에 따른 반도체 패키지 제조 방법의 제4실시예를 순서대로 설명하는 단면도이다.5 is a cross-sectional view sequentially illustrating a fourth embodiment of the method of manufacturing a semiconductor package according to the present invention.

먼저, 스트립 단위의 실제 인쇄회로기판(40)과 동일한 크기를 갖는 필름 형태의 제3프리-기판(10c)을 구비한다.First, a third pre-substrate 10c in the form of a film having the same size as the actual printed circuit board 40 in a strip unit is provided.

상기 제3프리-기판(10c)에 사용될 수 있는 필름으로서, 반도체 패키지 제조 용 기판의 한 종류인 회로필름(필름 표면에 전도성 패턴이 식각 형성된 것)에 사용되는 것을 채택할 수 있다.As the film that can be used for the third pre-substrate 10c, one that is used for a circuit film (which has a conductive pattern etched on the surface of the film), which is a kind of substrate for manufacturing a semiconductor package, may be adopted.

다음으로, 상기 제3프리-기판(10c)의 표면에 복수개의 반도체 칩(20)을 등간격으로 부착하되, 실제 스트립 단위의 인쇄회로기판에 반도체 칩이 부착되는 간격과 동일한 간격으로 부착되도록 한다.Next, the plurality of semiconductor chips 20 are attached to the surface of the third pre-substrate 10c at equal intervals, but are attached to the printed circuit board in the actual strip unit at the same interval as the interval at which the semiconductor chips are attached. .

이어서, 제1내지 제4실시예와 같이 와이어 본더 장비를 이용하여, 상기 제3프리-기판(10c)상에 부착된 각 반도체 칩(20)의 본딩패드에 범프 볼(30)을 형성하며, 이때의 범프 볼 형성 방법은 제1실시예에서 설명된 바와 같이 동일하게 실시된다.Subsequently, bump bumps 30 are formed on the bonding pads of the semiconductor chips 20 attached to the third pre-substrate 10c by using wire bonder equipment as in the first to fourth embodiments. The bump ball forming method at this time is carried out in the same manner as described in the first embodiment.

다음으로, 상기 제3프리-기판(10c)을 뒤집어서, 실제 스트립 단위의 인쇄회로기판(40)에 부착하되, 상기 각 반도체 칩(20)의 본딩패드에 형성된 범프 볼(30)이 상기 인쇄회로기판(40)의 전기적 접속을 위해 형성된 전도성패턴에 융착되도록 함으로써, 각 반도체 칩(20)과 인쇄회로기판(40)간의 전기적 접속이 이루어지는 상태가 된다.Next, the third pre-substrate 10c is turned upside down and attached to the printed circuit board 40 in the actual strip unit, and the bump balls 30 formed on the bonding pads of the semiconductor chips 20 are the printed circuits. By fusion to the conductive pattern formed for the electrical connection of the substrate 40, the electrical connection between each semiconductor chip 20 and the printed circuit board 40 is made.

연이어, 상기 인쇄회로기판(40)에 범프볼(30)에 의하여 탑재된 각 반도체 칩(20)으로부터 상기 필름 형태의 제3프리-기판(10c)을 떼어내어 분리시킴으로써, 각 반도체 칩(20)의 상면이 외부로 노출되도록 한다.Subsequently, the third pre-substrate 10c in the form of the film is separated and separated from each semiconductor chip 20 mounted on the printed circuit board 40 by the bump balls 30, thereby separating each semiconductor chip 20. Let the top of the be exposed to the outside.

마지막으로, 상기 인쇄회로기판(40)의 각 반도체 패키지 영역을 따라 소잉수단에 의한 소잉이 이루어져, 개개의 반도체 패키지(500)로 분리된다.Finally, sawing is performed by sawing means along each semiconductor package region of the printed circuit board 40 and separated into individual semiconductor packages 500.

마찬가지로, 제5실시예에 따른 반도체 패키지(500)도 상기 범프 볼(30)을 포 함하는 상기 각 반도체 칩(20)과 상기 인쇄회로기판(40)간의 상하 사이공간에 범프 볼(30)을 보호하기 위한 공정으로서, 절연성 충진재(50)를 채우는 언더필 공정이 더 진행될 수 있다.Similarly, in the semiconductor package 500 according to the fifth embodiment, the bump balls 30 are disposed in the space between the semiconductor chips 20 including the bump balls 30 and the printed circuit board 40. As a process for protecting, the underfill process of filling the insulating filler 50 may be further performed.

이렇게 제조된 본 발명의 제5실시예에 따른 반도체 패키지의 구조를 살펴보면, 가장 아래쪽에 인쇄회로기판(40)이 배치되고, 그 위에 반도체 칩(20)이 범프 볼(30)에 의하여 탑재되며, 반도체 칩(20)의 측면 및 상면은 외부로 완전 노출되는 상태가 된다.Looking at the structure of the semiconductor package according to the fifth embodiment of the present invention, the printed circuit board 40 is disposed on the bottom, the semiconductor chip 20 is mounted on the bump ball 30, Side and top surfaces of the semiconductor chip 20 are in a state of being completely exposed to the outside.

따라서, 추후 전자기기의 마더보드 등에 실장되어 반도체 칩이 구동될 때, 반도체 칩에서 발생되는 열이 외부로 신속하게 방출될 수 있어, 열방출 효과를 극대화시킬 수 있다.Therefore, when the semiconductor chip is driven after being mounted on a motherboard of the electronic device, heat generated in the semiconductor chip can be quickly released to the outside, thereby maximizing the heat dissipation effect.

도 1은 본 발명에 따른 반도체 패키지 제조 방법의 제1실시예를 순서대로 설명하는 단면도,1 is a cross-sectional view sequentially illustrating a first embodiment of a method of manufacturing a semiconductor package according to the present invention;

도 2는 본 발명에 따른 반도체 패키지 제조 방법의 제2실시예를 순서대로 설명하는 단면도,2 is a cross-sectional view illustrating a second embodiment of the semiconductor package manufacturing method according to the present invention in order;

도 3은 본 발명에 따른 반도체 패키지 제조 방법의 제3실시예를 순서대로 설명하는 단면도,3 is a cross-sectional view sequentially illustrating a third embodiment of a method of manufacturing a semiconductor package according to the present invention;

도 4는 본 발명에 따른 반도체 패키지 제조 방법의 제4실시예를 순서대로 설명하는 단면도,4 is a cross-sectional view sequentially illustrating a fourth embodiment of a method of manufacturing a semiconductor package according to the present invention;

도 5는 본 발명에 따른 반도체 패키지 제조 방법의 제5실시예를 순서대로 설명하는 단면도,5 is a cross-sectional view for explaining a fifth embodiment of the semiconductor package manufacturing method according to the present invention in order;

도 6은 통상의 BGA 반도체 패키지를 설명하는 단면도,6 is a cross-sectional view illustrating a conventional BGA semiconductor package;

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10a : 제1프리-기판 10b : 제2프리-기판10a: first pre-substrate 10b: second pre-substrate

10c : 제3프리-기판 20 : 반도체 칩10c: third pre-substrate 20: semiconductor chip

30 : 범프 볼 40 : 인쇄회로기판30: bump ball 40: printed circuit board

50 : 절연성 충진재 60 : 고정틀 프레임50: insulating filler 60: fixed frame

70 : 히트 스프레더 80 : 타이바70: heat spreader 80: tie bar

90 : 안착홈 100,200,300,400,500 : 반도체 패키지90: seating groove 100,200,300,400,500: semiconductor package

Claims (8)

삭제delete 삭제delete 삭제delete 복수의 히트 스프레더(70)가 고정틀 프레임(60)내에 타이바(80)에 의하여 일체로 연결된 제2프리-기판(10b)을 구비하는 단계와;A plurality of heat spreaders (70) having a second pre-substrate (10b) integrally connected by a tie bar (80) in the fixing frame (60); 상기 제2프리-기판(10b)의 각 히트 스프레더(70)에 반도체 칩(20)을 부착하는 단계와;Attaching a semiconductor chip (20) to each heat spreader (70) of said second pre-substrate (10b); 상기 각 반도체 칩(20)의 본딩패드에 와이어 본더 장비를 이용하여 범프 볼(30)을 형성하는 단계와;Forming bump balls (30) on the bonding pads of the semiconductor chips (20) using wire bonder equipment; 상기 반도체 칩(20)이 부착된 각 히트 스프레더(70)를 타이바(80)를 절단하여 개개 단위로 분리하는 단계와;Cutting each of the heat spreaders (70) to which the semiconductor chip (20) is attached and cutting the tie bars (80) into individual units; 개개 단위로 분리된 히트 스프레더(70)를 뒤집어서, 상기 각 반도체 칩(20)의 본딩패드에 형성된 범프 볼(30)이 스트립 단위의 인쇄회로기판(40)의 전도성패턴에 부착되도록 하여, 각 반도체 칩(20)과 상기 스트립 단위의 인쇄회로기판(40)간이 전기적으로 연결되는 단계와;Inverting the heat spreader 70 separated into individual units so that the bump balls 30 formed on the bonding pads of the semiconductor chips 20 are attached to the conductive patterns of the printed circuit board 40 in a strip unit. Electrically connecting the chip 20 and the printed circuit board 40 in the strip unit; 상기 인쇄회로기판(40)의 각 반도체 패키지 영역을 따라 소잉하여 개개의 반도체 패키지로 분리하는 단계;Sawing along each semiconductor package region of the printed circuit board 40 to separate the semiconductor packages into individual semiconductor packages; 를 포함하여 이루어진 것을 특징으로 하는 반도체 패키지 제조 방법.Method for manufacturing a semiconductor package comprising a. 청구항 4에 있어서,The method according to claim 4, 상기 제2프리-기판(10b)의 구비 단계에서, 반도체 칩(20)이 부착되지 않는 히트 스프레더(70)의 표면에 마킹 공정이 더 진행되는 것을 특징으로 하는 반도체 패키지 제조 방법.In the step of providing the second pre-substrate (10b), the semiconductor package manufacturing method characterized in that the marking process is further carried out on the surface of the heat spreader (70) to which the semiconductor chip (20) is not attached. 청구항 4에 있어서, 상기 제2프리-기판(10b)의 구비 단계에서, 상기 히트 스프레더(70) 표면에 상기 반도체 칩(20)이 삽입될 수 있는 안착홈(90)이 더 형성되는 것을 특징으로 하는 반도체 패키지 제조 방법.The method of claim 4, wherein in the step of providing the second pre-substrate (10b), a mounting groove 90 through which the semiconductor chip 20 can be inserted is further formed on the surface of the heat spreader (70). A semiconductor package manufacturing method. 삭제delete 삭제delete
KR1020080006877A 2008-01-23 2008-01-23 Method for manufacturing semiconductor package KR100922372B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080006877A KR100922372B1 (en) 2008-01-23 2008-01-23 Method for manufacturing semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080006877A KR100922372B1 (en) 2008-01-23 2008-01-23 Method for manufacturing semiconductor package

Publications (2)

Publication Number Publication Date
KR20090081036A KR20090081036A (en) 2009-07-28
KR100922372B1 true KR100922372B1 (en) 2009-10-19

Family

ID=41292065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080006877A KR100922372B1 (en) 2008-01-23 2008-01-23 Method for manufacturing semiconductor package

Country Status (1)

Country Link
KR (1) KR100922372B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8980689B2 (en) 2013-03-15 2015-03-17 Samsung Electronics Co., Ltd. Method of fabricating semiconductor multi-chip stack packages

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831867A (en) * 1994-07-20 1996-02-02 Hitachi Ltd Connection method of semiconductor element
KR100192758B1 (en) * 1996-03-11 1999-06-15 황인길 Method of manufacturing semiconductor package and structure of the same
JPH11214596A (en) * 1998-01-28 1999-08-06 Seiko Epson Corp Semiconductor device and its manufacturing method and electronic apparatus
JP2003243720A (en) * 2002-02-14 2003-08-29 Citizen Electronics Co Ltd Method of manufacturing light emitting diode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831867A (en) * 1994-07-20 1996-02-02 Hitachi Ltd Connection method of semiconductor element
KR100192758B1 (en) * 1996-03-11 1999-06-15 황인길 Method of manufacturing semiconductor package and structure of the same
JPH11214596A (en) * 1998-01-28 1999-08-06 Seiko Epson Corp Semiconductor device and its manufacturing method and electronic apparatus
JP2003243720A (en) * 2002-02-14 2003-08-29 Citizen Electronics Co Ltd Method of manufacturing light emitting diode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8980689B2 (en) 2013-03-15 2015-03-17 Samsung Electronics Co., Ltd. Method of fabricating semiconductor multi-chip stack packages

Also Published As

Publication number Publication date
KR20090081036A (en) 2009-07-28

Similar Documents

Publication Publication Date Title
US7618849B2 (en) Integrated circuit package with etched leadframe for package-on-package interconnects
US7960827B1 (en) Thermal via heat spreader package and method
US7399658B2 (en) Pre-molded leadframe and method therefor
TWI495082B (en) Multi-layer semiconductor package
KR101476894B1 (en) Multiple die packaging interposer structure and method
US7893547B2 (en) Semiconductor package with a support structure and fabrication method thereof
US7253508B2 (en) Semiconductor package with a flip chip on a solder-resist leadframe
US6918178B2 (en) Method of attaching a heat sink to an IC package
US20070093000A1 (en) Pre-molded leadframe and method therefor
US7489044B2 (en) Semiconductor package and fabrication method thereof
JP2000200859A (en) Chip size semiconductor package, aggregate thereof and manufacture thereof
US9899208B2 (en) Molded leadframe substrate semiconductor package
US20070181997A1 (en) Semiconductor device package with heat sink leadframe and method for producing it
JP2011155203A (en) Semiconductor device
US8592962B2 (en) Semiconductor device packages with protective layer and related methods
US20060063306A1 (en) Semiconductor package having a heat slug and manufacturing method thereof
US6373125B1 (en) Chip scale package with direct attachment of chip to lead frame
JP2012028513A (en) Semiconductor device and manufacturing method of the same
KR101162503B1 (en) Heat slug and semiconductor package using the same
KR100922372B1 (en) Method for manufacturing semiconductor package
TW201436146A (en) Lead frame array package with flip chip die attach
KR100206880B1 (en) Culumn type package, having heatsink
JP4207791B2 (en) Semiconductor device
JP4030363B2 (en) Semiconductor device
JPH0846091A (en) Ball grid array semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121008

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131002

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141002

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161005

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181008

Year of fee payment: 10