KR101162503B1 - Heat slug and semiconductor package using the same - Google Patents

Heat slug and semiconductor package using the same Download PDF

Info

Publication number
KR101162503B1
KR101162503B1 KR1020100087835A KR20100087835A KR101162503B1 KR 101162503 B1 KR101162503 B1 KR 101162503B1 KR 1020100087835 A KR1020100087835 A KR 1020100087835A KR 20100087835 A KR20100087835 A KR 20100087835A KR 101162503 B1 KR101162503 B1 KR 101162503B1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chip
heat dissipation
dissipation unit
contact
Prior art date
Application number
KR1020100087835A
Other languages
Korean (ko)
Other versions
KR20120025751A (en
Inventor
방원배
김병진
전형일
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020100087835A priority Critical patent/KR101162503B1/en
Publication of KR20120025751A publication Critical patent/KR20120025751A/en
Application granted granted Critical
Publication of KR101162503B1 publication Critical patent/KR101162503B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 히트슬러그 및 이를 이용한 반도체 패키지에 관한 것으로서, 더욱 상세하게는 칩 또는 기판과 접촉되는 동시에 일부분이 외부로 노출되는 구조로 제작되어 매트릭스 배열을 이루는 히트슬러그와, 이를 이용하여 제조된 반도체 패키지에 관한 것이다.
즉, 본 발명은 반도체 패키지를 구성하는 반도체 칩 또는 기판과 직간접적으로 접촉하는 접촉패드와, 몰딩 컴파운드 수지를 통해 외부로 노출되는 외부 노출링을 포함하는 구조로 제작되는 히트 슬러그를 제공하고, 또한 히트슬러그의 일부를 반도체 칩 또 기판에 직간접적으로 접촉시키는 동시에 또 다른 일부를 외부로 노출시키고, 기판에 히트슬러그와 접촉하는 써멀비아를 형성하여, 열방출 효과를 극대화시킬 수 있도록 한 반도체 패키지를 제공하고자 한 것이다.The present invention relates to a heat slug and a semiconductor package using the same, and more particularly, to a heat slug made of a structure in which a part is exposed to the outside while being in contact with a chip or a substrate to form a matrix array, and a semiconductor package manufactured using the same. It is about.
That is, the present invention provides a heat slug made of a structure including a contact pad in direct and indirect contact with a semiconductor chip or substrate constituting a semiconductor package, and an external exposure ring exposed to the outside through the molding compound resin. A semiconductor package is formed in which a part of the heat slug is directly or indirectly contacted with a semiconductor chip or a substrate, and a part of the heat slug is exposed to the outside, and a thermal via is formed in contact with the heat slug to maximize the heat dissipation effect. It is intended to provide.

Description

히트 슬러그 및 이를 이용한 반도체 패키지{Heat slug and semiconductor package using the same}Heat slug and semiconductor package using the same}

본 발명은 히트슬러그 및 이를 이용한 반도체 패키지에 관한 것으로서, 더욱 상세하게는 칩 또는 기판과 접촉되는 동시에 일부분이 외부로 노출되는 구조로 제작되어 매트릭스 배열을 이루는 히트슬러그와, 이를 이용하여 제조된 반도체 패키지에 관한 것이다.
The present invention relates to a heat slug and a semiconductor package using the same, and more particularly, to a heat slug made of a structure in which a part is exposed to the outside while being in contact with a chip or a substrate to form a matrix array, and a semiconductor package manufactured using the same. It is about.

일반적으로, 반도체 패키지는 반도체 칩을 기판에 부착하는 칩 부착 공정과, 반도체 칩의 각 본딩패드(입출력 패드)와 기판의 도전성패턴간을 전기적으로 연결시키는 와이어 본딩 공정과, 반도체 칩, 와이어 등을 몰딩 컴파운드 수지로 봉지하는 몰딩 공정 등을 통해 제조되고 있다.In general, a semiconductor package includes a chip attaching process for attaching a semiconductor chip to a substrate, a wire bonding process for electrically connecting each bonding pad (input and output pad) of the semiconductor chip to a conductive pattern of the substrate, and a semiconductor chip, a wire, or the like. It is manufactured by the molding process etc. which are encapsulated with molding compound resin.

이러한 반도체 패키지의 구성중 집적회로를 갖는 반도체 칩은 외부력으로부터의 보호를 위하여 열경화성의 몰딩 컴파운드 수지에 의하여 감싸여진 상태가 됨에 따라, 실제 마더보드에 반도체 패키지를 탑재하여 구동시키는 도중에 반도체 칩에서 발생하는 열이 외부로 원활하게 방출되지 않는 단점이 있다.Since the semiconductor chip having an integrated circuit in the semiconductor package is wrapped by a thermosetting molding compound resin for protection from external forces, the semiconductor chip is generated in the semiconductor chip while the semiconductor package is mounted and driven on the actual motherboard. The disadvantage is that the heat is not released to the outside smoothly.

이에, 고집적화된 반도체 칩의 경우는 고열을 발생시키기 때문에, 이 열을 신속하게 외부로 발산시킴에 따라 반도체 칩의 성능이 제대로 발휘될 수 있고, 반도체 패키지의 신뢰성을 향상시킬 수 있게 된다.In the case of the highly integrated semiconductor chip, high heat is generated, and thus the heat is rapidly dissipated to the outside, whereby the performance of the semiconductor chip can be properly exhibited and the reliability of the semiconductor package can be improved.

이와 같은 반도체 패키지내 반도체 칩의 발생 열을 효율적으로 방열시켜 주기 위한 일환으로, 반도체 패키지내에 열전도성이 양호한 금속 재질(구리 또는 알루미늄)의 방열부재(히트 싱크, 히트 슬러그, 히트 스프레더)를 반도체 칩과 직간접적으로 접촉시키는 방식을 적용하여 반도체 패키지의 열방출 성능 향상을 도모하고 있다.
In order to efficiently dissipate the heat generated by the semiconductor chip in the semiconductor package, a heat dissipation member (heat sink, heat slug, heat spreader) made of metal (copper or aluminum) having good thermal conductivity is provided in the semiconductor package. The heat dissipation performance of the semiconductor package is improved by applying a direct or indirect contact method.

본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 반도체 패키지를 구성하는 반도체 칩 또는 기판과 직간접적으로 접촉하는 접촉패드와, 몰딩 컴파운드 수지를 통해 외부로 노출되는 외부 노출링을 포함하는 구조로 제작되는 히트 슬러그를 제공하는데 그 목적이 있다.The present invention has been made in view of the above, and has a structure including a contact pad in direct or indirect contact with a semiconductor chip or substrate constituting a semiconductor package, and an external exposure ring exposed to the outside through a molding compound resin. The purpose is to provide a heat slug produced.

본 발명의 다른 목적은 히트슬러그의 일부를 반도체 칩 또 기판에 직간접적으로 접촉시키는 동시에 또 다른 일부를 외부로 노출시키고, 기판에 히트슬러그와 접촉하는 써멀비아를 형성하여, 열방출 효과를 극대화시킬 수 있도록 한 반도체 패키지를 제공하는데 있다.
Another object of the present invention is to contact a portion of the heat slug directly or indirectly with a semiconductor chip or substrate, while exposing another portion to the outside, and forming a thermal via in contact with the heat slug on the substrate, thereby maximizing the heat dissipation effect. It is to provide a semiconductor package.

상기한 목적을 달성하기 위한 본 발명의 히트 슬러그는: 반도체 칩과 직간접적으로 접촉하는 부분과, 기판과 직접 접촉하는 부분이 하나의 열방출 유니트를 이루고, 각 열방출 유니트들이 가로 및 세로방향을 따라 일체로 연결되어 매트릭스 배열을 이루도록 제작된 것을 특징으로 한다.The heat slug of the present invention for achieving the above object is: a portion directly or indirectly in contact with the semiconductor chip, and a portion in direct contact with the substrate constitutes one heat dissipation unit, each of the heat dissipation units in the horizontal and vertical directions It is characterized in that it is integrally connected to form a matrix arrangement.

본 발명의 바람직한 일 구현예로서, 상기 열방출 유니트는: 반도체 패키지내에서 반도체 칩의 상면에 직접 접촉하는 접촉패드와; 반도체 패키지의 몰딩 컴파운드 수지를 통해 외부로 노출되는 외부노출링과; 접촉패드의 각 모서리와 외부노출링의 내측쪽 각 모서리간에 연결되는 제1다운셋부와; 반도체 패키지의 기판 표면에 밀착되는 접촉단과; 외부노출링의 외측쪽 각 모서리와 접촉단간에 연결되는 제2다운셋부; 로 구성된 것을 특징으로 한다.In a preferred embodiment of the present invention, the heat dissipation unit comprises: a contact pad in direct contact with an upper surface of the semiconductor chip in the semiconductor package; An external exposure ring exposed to the outside through the molding compound resin of the semiconductor package; A first downset part connected between each corner of the contact pad and each corner of the inner side of the outer exposure ring; A contact end in close contact with the substrate surface of the semiconductor package; A second downset part connected between each outer edge of the outer exposure ring and the contact end; Characterized in that consisting of.

본 발명의 바람직한 다른 구현예로서, 상기 열방출 유니트는: 상면에는 반도체 패키지의 반도체 칩이 탑재되는 소정 깊이의 칩탑재홈이 형성되고, 저면이 기판의 상면에 안착되는 탑재패드와; 상기 탑재패드와 동일 수평면을 이루면서 탑재패드의 각 모서리에 일체로 형성되어, 기판의 상면에 밀착되는 접촉단; 으로 구성된 것을 특징으로 한다.In another preferred embodiment of the present invention, the heat dissipation unit includes: a mounting pad having a chip mounting groove having a predetermined depth in which a semiconductor chip of a semiconductor package is mounted on an upper surface thereof, and a bottom surface of which is mounted on an upper surface of a substrate; A contact end formed integrally with each corner of the mounting pad while forming the same horizontal surface as the mounting pad, and being in close contact with the upper surface of the substrate; .

본 발명의 바람직한 또 다른 구현예로서, 상기 열방출 유니트는: 반도체 패키지의 반도체 칩의 상면으로부터 이격되는 동시에 몰딩 컴파운드 수지를 통해 외부로 노출되는 노출패드와; 반도체 패키지의 기판 표면에 밀착되는 접촉단과; 상기 노출패드의 각 모서리와 접촉단간에 연결되는 다운셋부; 로 구성된 것을 특징으로 한다.In another preferred embodiment of the present invention, the heat dissipation unit comprises: an exposure pad spaced apart from an upper surface of a semiconductor chip of a semiconductor package and exposed to the outside through a molding compound resin; A contact end in close contact with the substrate surface of the semiconductor package; A downset part connected between each edge of the exposure pad and a contact end; Characterized in that consisting of.

상기한 목적을 달성하기 위한 본 발명의 제1구현예에 따른 반도체 패키지는: 상면 테두리 영역에 써멀비아홀이 형성된 기판과; 상기 기판의 중앙쪽 칩탑재영역에 플립칩을 매개로 전기적 신호 교환 가능하게 부착되는 반도체 칩과; 반도체 칩의 상면 및 기판의 테두리 상면에 밀착되는 매트릭스 배열을 갖는 히트슬러그의 열방출 유니트와; 기판의 상면에 걸쳐 몰딩되어, 반도체 칩과 열방출 유니트를 봉지시키는 몰딩 컴파운드 수지; 기판의 저면에 융착되어 반도체 칩의 전기적 신호를 입출력시키는 입출력단자; 을 포함하여 구성하되, 상기 열방출 유니트는 반도체 칩의 상면에 직접 접촉하는 접촉패드와, 몰딩 컴파운드 수지를 통해 상면이 외부로 노출되는 외부노출링과, 접촉패드의 각 모서리와 외부노출링의 내측쪽 각 모서리간에 연결되는 제1다운셋부와, 기판 표면에 밀착되면서 써멀비아홀에 접촉되는 접촉단과, 외부노출링의 외측쪽 각 모서리와 접촉단간에 연결되는 제2다운셋부를 포함하여 구성된 것을 특징으로 한다.A semiconductor package according to a first embodiment of the present invention for achieving the above object comprises: a substrate having a thermal via hole formed in an upper edge region; A semiconductor chip attached to the center chip mounting region of the substrate so as to be electrically exchanged via flip chips; A heat dissipation unit of a heat slug having a matrix arrangement in close contact with the upper surface of the semiconductor chip and the upper surface of the edge of the substrate; A molding compound resin molded over the upper surface of the substrate to seal the semiconductor chip and the heat dissipation unit; An input / output terminal fused to a bottom surface of the substrate to input and output an electrical signal of the semiconductor chip; The heat dissipation unit includes a contact pad directly contacting the upper surface of the semiconductor chip, an outer exposure ring to which the upper surface is exposed to the outside through the molding compound resin, and each corner of the contact pad and the inner side of the outer exposure ring. A first downset part connected between each corner of the side, a contact end contacting the thermal via hole while being in close contact with the substrate surface, and a second downset part connected between each outer edge and the contact end of the outer exposure ring do.

상기한 목적을 달성하기 위한 본 발명의 제2구현예에 따른 반도체 패키지는: 상면 테두리 영역에 써멀비아홀이 형성된 기판과; 상기 기판의 상면 중앙영역 및 테두리 영역에 걸쳐 부착되는 매트릭스 배열을 갖는 히트슬러그의 열방출 유니트와; 열방출 유니트의 상면에 부착되어, 도전성 와이어를 매개로 기판과 전기적 신호 교환 가능하게 연결되는 반도체 칩과; 기판의 상면에 걸쳐 소정의 두께로 몰딩되어 반도체 칩 및 와이어, 열방출 유니트를 봉지시키는 몰딩 컴파운드 수지; 기판의 저면에 융착되어 반도체 칩의 전기적 신호를 입출력시키는 입출력단자; 을 포함하여 구성하되, 상기 열방출 유니트는 상면에 반도체 칩이 탑재되는 소정 깊이의 칩탑재홈이 형성되고, 저면이 기판의 중앙영역에 안착되는 탑재패드와, 이 탑재패드의 사방 모서리에서 동일 수평면을 이루면서 연장되어 기판의 테두리 영역에 밀착되는 동시에 기판의 써멀비아홀과 접촉하는 접촉단으로 구성된 것을 특징으로 한다.A semiconductor package according to a second embodiment of the present invention for achieving the above object comprises: a substrate having a thermal via hole formed in an upper edge region; A heat dissipation unit of a heat slug having a matrix arrangement attached over an upper surface center region and an edge region of the substrate; A semiconductor chip attached to an upper surface of the heat dissipation unit, the semiconductor chip being connected to the substrate so as to exchange electrical signals with a conductive wire; A molding compound resin molded to a predetermined thickness over the upper surface of the substrate to seal the semiconductor chip, the wire, and the heat dissipation unit; An input / output terminal fused to a bottom surface of the substrate to input and output an electrical signal of the semiconductor chip; The heat dissipation unit includes a mounting pad having a predetermined depth in which a semiconductor chip is mounted on an upper surface thereof, and a mounting pad having a bottom surface seated in a central region of the substrate, and a horizontal plane at four corners of the mounting pad. And a contact end extending in contact with the edge region of the substrate and in contact with the thermal via hole of the substrate.

상기한 목적을 달성하기 위한 본 발명의 제3구현예에 따른 반도체 패키지는: 상면 테두리 영역에 써멀비아홀이 형성된 기판과; 상기 기판의 중앙쪽 칩탑재영역에 플립칩 또는 와이어를 매개로 전기적 신호 교환 가능하게 부착되는 반도체 칩과; 반도체 칩의 상면 및 기판의 테두리 상면에 밀착되는 매트릭스 배열을 갖는 히트슬러그의 열방출 유니트와; 기판의 상면에 걸쳐 몰딩되어, 반도체 칩과 열방출 유니트를 봉지시키는 몰딩 컴파운드 수지; 기판의 저면에 융착되어 반도체 칩의 전기적 신호를 입출력시키는 입출력단자; 을 포함하여 구성하되, 상기 열방출 유니트는 반도체 칩의 상면으로부터 이격되는 동시에 몰딩 컴파운드 수지를 통해 상면이 외부로 노출되는 노출패드와, 기판의 테두리 표면에 밀착되면서 써멀비아홀과 접촉하는 접촉단과, 노출패드의 각 모서리와 접촉단을 일체로 연결하는 다운셋부로 구성된 것을 특징으로 한다.
A semiconductor package according to a third embodiment of the present invention for achieving the above object comprises: a substrate having a thermal via hole formed in an upper edge region; A semiconductor chip attached to the center chip mounting region of the substrate such that electrical signals can be exchanged via flip chips or wires; A heat dissipation unit of a heat slug having a matrix arrangement in close contact with the upper surface of the semiconductor chip and the upper surface of the edge of the substrate; A molding compound resin molded over the upper surface of the substrate to seal the semiconductor chip and the heat dissipation unit; An input / output terminal fused to a bottom surface of the substrate to input and output an electrical signal of the semiconductor chip; The heat dissipation unit may include an exposure pad spaced apart from an upper surface of the semiconductor chip and exposed to the outside through a molding compound resin, and a contact end contacting the thermal via hole while being in close contact with the edge surface of the substrate. Characterized in that it consists of a downset unit for integrally connecting each edge and the contact end of the pad.

상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.Through the above-mentioned means for solving the problems, the present invention provides the following effects.

본 발명에 따르면, 열방출 유니트가 가로 및 세로방향을 따라 매트릭스 배열을 이루는 히트 슬러그를 구비하여, 반도체 패키지 영역이 가로 및 세로방향을 따라 매트릭스 배열을 이루는 스트립 타입의 기판에 한 번에 탑재시킬 수 있고, 또한 반도체 패키지 제조후 기판을 개개의 반도체 패키지 단위로 소잉할 때, 각 열방출 유니트도 함께 소잉되면서 개개의 반도체 패키지내에 용이하게 탑재되어 열방출 성능을 발휘할 수 있다.According to the present invention, the heat dissipation unit includes heat slugs in a matrix arrangement along the horizontal and longitudinal directions, so that the semiconductor package region can be mounted on a strip-type substrate in a matrix arrangement along the transverse and longitudinal directions at one time. In addition, when the substrate is sawed into individual semiconductor package units after the manufacture of the semiconductor package, the heat dissipation units are also sawed together and are easily mounted in the individual semiconductor packages to exhibit heat dissipation performance.

본 발명의 히트슬러그를 구성하는 각 열방출 유니트가 개개의 반도체 패키지내에 탑재될 때, 반도체 칩과 직간접적으로 접촉하거나 기판의 써멀비아홀과 접촉되도록 함으로써, 반도체 칩에서 발생된 열이 열방출 유니트를 통해 외부로 신속하면서도 효과적으로 방출되므로 열방출 효과를 극대화시킬 수 있다.
When each heat dissipation unit constituting the heat slug of the present invention is mounted in an individual semiconductor package, the heat generated from the semiconductor chip can be directly or indirectly contacted with the semiconductor chip or the thermal via hole of the substrate. This allows for quick and effective release to the outside, maximizing heat dissipation.

도 1a는 본 발명의 제1실시예에 따른 히트 슬러그를 나타내는 평면도,
도 1b는 도 1a의 히트 슬러그를 이용하여 제조된 반도체 패키지를 나타내는 단면도,
도 2a는 본 발명의 제2실시예에 따른 히트 슬러그를 나타내는 평면도,
도 2b 및 도 2c는 도 2a의 히트 슬러그를 이용하여 제조되는 반도체 패키지를 나타내는 평면도 및 단면도,
도 3a는 본 발명의 제3실시예에 따른 히트 슬러그를 나타내는 평면도,
도 3b 및 도 3c는 도 3a의 히트 슬러그를 이용하여 제조된 반도체 패키지를 나타내는 단면도.1A is a plan view illustrating a heat slug according to a first embodiment of the present invention;
1B is a cross-sectional view illustrating a semiconductor package manufactured using the heat slug of FIG. 1A;
2A is a plan view illustrating a heat slug according to a second embodiment of the present invention;
2B and 2C are plan and cross-sectional views illustrating a semiconductor package manufactured using the heat slug of FIG. 2A;
3A is a plan view illustrating a heat slug according to a third embodiment of the present invention;
3B and 3C are cross-sectional views illustrating a semiconductor package manufactured using the heat slug of FIG. 3A.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명은 반도체 패키지 영역이 가로 및 세로방향을 따라 매트릭스 배열을 이루는 기판을 이용하여 반도체 패키지를 제조할 때, 다수의 열방출 유니트가 매트릭스 배열을 이루는 히트 슬러그를 기판에 함께 탑재시켜 제조한 후, 반도체 패키지를 개개의 단위로 분리시키는 소잉 공정시 히트 슬러그의 열방출 유니트도 함께 개개 단위로 분리되면서 각 반도체 패키지내에 내재되도록 한 점에 주안점이 있다.According to the present invention, when a semiconductor package is manufactured using a substrate in which a semiconductor package region forms a matrix array along the horizontal and vertical directions, the heat slugs in which the plurality of heat dissipation units form a matrix array are mounted together on the substrate, and then manufactured. In the sawing process of separating the semiconductor packages into individual units, the heat-slugging heat dissipation unit is also separated into individual units, and the main point is to be embedded in each semiconductor package.

즉, 본 발명은 열방출 유니트가 가로 및 세로방향을 따라 매트릭스 배열을 이루는 히트 슬러그를 구비하여, 반도체 패키지 영역이 가로 및 세로방향을 따라 매트릭스 배열을 이루는 스트립 타입의 기판에 용이하게 탑재시킨 후, 개개의 반도체 패키지로 소잉될 때, 각 열방출 유니트도 함께 소잉되면서 개개의 반도체 패키지내에 용이하게 탑재되도록 한 점에 특징이 있다.That is, in the present invention, the heat dissipation unit includes heat slugs having a matrix arrangement along the horizontal and vertical directions, and the semiconductor package region is easily mounted on a strip type substrate having a matrix arrangement along the horizontal and vertical directions. When sawed into individual semiconductor packages, each heat dissipation unit is also sawed together so that it is easily mounted in the individual semiconductor packages.

이를 위해, 본 발명에 따른 히트 슬러그는 도 1a, 2a, 3a에서 보는 바와 같이, 반도체 칩(10)과 직간접적으로 접촉하는 부분과, 기판(12)과 직접 접촉하는 부분이 하나의 열방출 유니트(20)를 이루고, 각 열방출 유니트(20)들이 가로 및 세로방향을 따라 일체로 연결되면서 매트릭스 배열을 이루도록 제작된다.To this end, in the heat slug according to the present invention, as shown in FIGS. 1A, 2A, and 3A, a heat dissipation unit includes a portion in direct or indirect contact with the semiconductor chip 10 and a portion in direct contact with the substrate 12. 20, each of the heat dissipation units 20 are manufactured to form a matrix arrangement while being integrally connected along the horizontal and vertical directions.

여기서, 본 발명의 제1실시예에 따른 히트 슬러그와, 이를 이용한 반도체 패키지 구조를 설명하면 다음과 같다.Here, the heat slug and the semiconductor package structure using the same according to the first embodiment of the present invention will be described.

도 1a 및 도 1b에서 보듯이, 본 발명의 제1실시예에 따른 히트 슬러그(100)는 열방출 유니트(20)가 가로 및 세로 방향을 따라 매트릭스 배열을 이루는 구조로 제작되며, 각각의 열방출 유니트(20)는 반도체 패키지내에서 반도체 칩(10)의 상면에 직접 접촉하는 소정 면적의 금속 사각판으로 된 접촉패드(21)와, 반도체 패키지의 몰딩 컴파운드 수지(15)를 통해 상면이 외부로 노출되는 사각 고리 형상의 외부노출링(22)을 포함한다.1A and 1B, the heat slug 100 according to the first embodiment of the present invention is manufactured in a structure in which the heat dissipation unit 20 forms a matrix arrangement along the horizontal and vertical directions, and the heat dissipation is performed. The unit 20 has a contact pad 21 made of a rectangular metal plate having a predetermined area in direct contact with the upper surface of the semiconductor chip 10 in the semiconductor package, and the upper surface of the unit 20 is externally formed through the molding compound resin 15 of the semiconductor package. It includes a rectangular ring-shaped outer exposure ring 22 to be exposed.

보다 상세하게는, 상기 접촉패드(21)의 사방 위치에 외부노출링(22)이 인접 배열되는 동시에 서로 높이편차를 갖게 되는 바, 접촉패드(21)는 외부노출링(22)에 비하여 아래쪽에 위치하며 반도체 칩(10)의 상면에 밀착되고, 외부노출링(22)은 접촉패드(21)에 비하여 위쪽에 위치하며 그 상면이 외부로 노출되는 상태가 된다.In more detail, the outer exposure rings 22 are arranged adjacent to the four sides of the contact pads 21 and have height deviations from each other. The contact pads 21 are lower than the outer exposure rings 22. It is positioned and in close contact with the upper surface of the semiconductor chip 10, the outer exposure ring 22 is positioned above the contact pad 21, the upper surface is exposed to the outside.

또한, 상기 접촉패드(21)와 외부노출링(22)을 일체로 연결하기 위하여, 접촉패드(21)의 각 모서리와 외부노출링(22)의 내측쪽 각 모서리간에 바 형태의 제1다운셋부(23)가 연결되며, 이 다운셋부(23)는 외부노출링(22)에서 접촉패드(21)를 향하여 하향 경사지게 형성된다.In addition, in order to integrally connect the contact pad 21 and the external exposure ring 22, a first downset part having a bar shape between each corner of the contact pad 21 and each inner side edge of the external exposure ring 22. 23 is connected, and the downset portion 23 is formed to be inclined downward from the outer exposure ring 22 toward the contact pad 21.

또한, 본 발명의 제1실시예에 따른 히트슬러그(100)의 열방출 유니트(20)는 반도체 패키지의 기판(12) 표면에 밀착되는 접촉단(24)과, 외부노출링(22)의 외측쪽 각 모서리와 접촉단(24)간에 연결되는 제2다운셋부(25)를 더 포함한다.In addition, the heat dissipation unit 20 of the heat slug 100 according to the first embodiment of the present invention is the contact end 24 in close contact with the surface of the substrate 12 of the semiconductor package and the outer side of the outer exposure ring 22. It further includes a second downset portion 25 connected between each corner and the contact end 24.

이때, 상기 접촉단(24)은 기판(12)의 모서리쪽 표면에 밀착되고, 제2다운셋부(25)는 외부노출링(22)에서 접촉단(22)을 향하여 하향 경사지게 형성된다.At this time, the contact end 24 is in close contact with the edge surface of the substrate 12, the second downset portion 25 is formed to be inclined downward toward the contact end 22 in the outer exposure ring (22).

이렇게 제작 구비된 본 발명의 제1실시예에 따른 히트슬러그(100)의 열방출 유니트(20)가 탑재되는 반도체 패키지는 상면 테두리 영역에 써멀비아홀(14)이 형성된 기판(12)과, 기판(12)의 중앙쪽 칩탑재영역에 플립칩(13)을 매개로 전기적 신호 교환 가능하게 부착되는 반도체 칩(10)을 포함한다.The semiconductor package in which the heat dissipation unit 20 of the heat slug 100 is mounted according to the first embodiment of the present invention may include a substrate 12 having a thermal via hole 14 formed on an upper edge thereof, and a substrate ( The semiconductor chip 10 is attached to the central chip mounting region of the base 12 so that electrical signals can be exchanged via the flip chip 13.

상기 써멀비아홀(14)은 기판(12)에 상하로 관통된 홀내에 열전달 물질을 충진시켜 이루어진 것이다.The thermal via hole 14 is formed by filling a heat transfer material in a hole penetrated vertically through the substrate 12.

이러한 상태에서, 반도체 칩(10)의 상면 및 기판(12)의 테두리 상면에 매트릭스 배열을 갖는 히트슬러그(100)의 열방출 유니트(20)를 안착시키게 된다.In this state, the heat dissipation unit 20 of the heat slug 100 having the matrix arrangement is mounted on the top surface of the semiconductor chip 10 and the edge top surface of the substrate 12.

보다 상세하게는, 상기 열방출 유니트(20)의 접촉패드(21)를 반도체 칩(10)의 상면에 직접 접촉되게 안착시키고, 접촉단(24)을 기판(12)의 모서리쪽 표면에 안착시켜 써멀비아홀(14)과 직접 접촉되도록 한다.More specifically, the contact pads 21 of the heat dissipation unit 20 are seated in direct contact with the upper surface of the semiconductor chip 10, and the contact ends 24 are seated on the edge surface of the substrate 12. Direct contact with the thermal via hole 14.

이어서, 상기 반도체 칩(10)과, 열방출 유니트(20)를 포함하는 기판(12)의 상면, 즉 가로 및 세로방향을 따라 매트릭스 배열을 이루는 기판의 각 반도체 패키기 영역이 한꺼번에 몰딩 컴파운드 수지(15)로 몰딩됨으로써, 반도체 칩(10)과 열방출 유니트(20)가 몰딩 컴파운드 수지(15)에 의하여 감싸여지며 봉지되는 상태가 된다.Subsequently, each of the semiconductor package regions of the semiconductor chip 10 and the upper surface of the substrate 12 including the heat dissipation unit 20, that is, the substrates in a matrix arrangement along the horizontal and vertical directions, are molded at once. By molding to 15), the semiconductor chip 10 and the heat dissipation unit 20 are surrounded by the molding compound resin 15 and sealed.

이때, 상기 열방출 유니트(20)의 외부노출링(22)의 상면은 몰딩 컴파운드 수지(15)의 상면과 수평을 이루면서 외부로 노출되는 상태가 되고, 제1다운셋부(23)및 제2다운셋부(25)는 몰딩 컴파운드 수지(15)내에 내재되는 상태가 된다.At this time, the upper surface of the outer exposure ring 22 of the heat dissipation unit 20 is exposed to the outside while being horizontal with the upper surface of the molding compound resin 15, the first downset portion 23 and the second down The set portion 25 is in a state embedded in the molding compound resin 15.

최종적으로, 기판(12)의 저면에 형성된 볼랜드에 반도체 칩(10)의 전기적 신호를 입출력시키는 입출력단자(16)로서 솔더볼을 융착시키게 된다.Finally, the solder ball is fused as an input / output terminal 16 for inputting and outputting an electrical signal of the semiconductor chip 10 to the ball land formed on the bottom surface of the substrate 12.

이와 같은 본 발명의 제1실시예에 따른 히트 슬러그가 탑재된 반도체 패키지의 열방출 과정을 살펴보면, 반도체 칩(10)에서 발생되는 열이 직접 접촉하고 있는 접촉패드(21)를 통해 전달되는 동시에 제1다운셋부(23)를 경유하여 외부노출링(22)을 통해 외부로 발산되고, 또한 나머지 열이 제2다운셋부(25)를 경유하여 기판(12)의 써멀비아홀(14)에 접촉하고 있는 접촉단(24)으로 전달된 후, 써멀비아홀(14)을 통해 방출됨으로써, 결국 반도체 칩에서 발생된 열이 신속하면서도 효과적으로 외부로 방출되어 열방출 효과를 극대화시킬 수 있다.Referring to the heat dissipation process of the semiconductor package in which the heat slug is mounted according to the first embodiment of the present invention, heat generated from the semiconductor chip 10 is transferred through the contact pads 21 which are in direct contact with each other. The external heat dissipates through the external exposure ring 22 via the first downset 23, and the remaining heat is in contact with the thermal via hole 14 of the substrate 12 via the second downset 25. After being transferred to the contact end 24, the heat is discharged through the thermal via hole 14, so that heat generated in the semiconductor chip is rapidly and effectively released to the outside to maximize the heat dissipation effect.

여기서, 본 발명의 제2실시예에 따른 히트 슬러그와, 이를 이용한 반도체 패키지 구조를 설명하면 다음과 같다.Here, the heat slug and the semiconductor package structure using the same according to the second embodiment of the present invention will be described.

도 2a 내지 도 2c에서 보듯이, 본 발명의 제2실시예에 따른 히트 슬러그(100)도 열방출 유니트(20)가 가로 및 세로 방향을 따라 매트릭스 배열을 이루는 구조로 제작되며, 각각의 열방출 유니트(20)는 반도체 패키지내에서 기판(12)의 중앙영역에 부착되는 탑재패드(27)와, 이 탑재패드(27)와 동일 수평면을 이루면서 탑재패드(27)의 각 모서리에서 일체로 연결되어 기판(12)의 상면 모서리쪽 영역에 밀착되는 접촉단(24)을 포함하여 구성된다,2A to 2C, the heat slug 100 according to the second embodiment of the present invention is also manufactured in a structure in which the heat dissipation unit 20 forms a matrix arrangement along the horizontal and vertical directions, and each heat dissipation. The unit 20 is integrally connected at each corner of the mounting pad 27 with the mounting pad 27 attached to the center area of the substrate 12 in the semiconductor package and forming the same horizontal plane as the mounting pad 27. It comprises a contact end 24 in close contact with the upper edge region of the substrate 12,

특히, 상기 탑재패드(27)는 기판(12)의 중앙영역에 부착되는 사각판체 형상으로서, 그 상면에는 반도체 칩(10)이 삽입 안착되는 소정 깊이의 칩탑재홈(26)이 형성된다.In particular, the mounting pad 27 has a rectangular plate shape attached to the center region of the substrate 12, and a chip mounting groove 26 having a predetermined depth is formed on the upper surface of the mounting pad 27.

이렇게 제작 구비된 본 발명의 제2실시예에 따른 히트슬러그(100)의 열방출 유니트(20)가 탑재되는 반도체 패키지는 상면 테두리 영역에 써멀비아홀(14)이 형성된 기판(12)을 포함한다.The semiconductor package in which the heat dissipation unit 20 of the heat slug 100 is mounted according to the second embodiment of the present invention includes a substrate 12 having a thermal via hole 14 formed on an upper edge thereof.

이러한 상태에서, 상기 기판(12)의 상면 중앙영역 및 테두리 영역에 걸쳐 매트릭스 배열을 갖는 히트슬러그(100)의 열방출 유니트(20)를 안착시키게 된다.In this state, the heat dissipation unit 20 of the heat slug 100 having the matrix arrangement is mounted over the upper center region and the edge region of the substrate 12.

즉, 기판(12)의 상면 중앙영역에 열방출 유니트(20)의 탑재패드(27)를 부착하는 동시에 접촉단(24)을 기판(12)의 상면 테두리영역중 모서리쪽 영역에 밀착시키되, 접촉단(24)이 기판(12)의 써멀비아홀(14)과 접촉되도록 한다.That is, while attaching the mounting pad 27 of the heat dissipation unit 20 to the central region of the upper surface of the substrate 12, the contact end 24 is in close contact with the corner region of the upper border region of the substrate 12, The stage 24 is in contact with the thermal via hole 14 of the substrate 12.

바람직하게는, 상기 탑재패드(27)의 저면과 밀착되는 기판(12)의 상면 중앙영역에도 써멀비아홀(14)을 형성하여, 탑재패드(27)와 써멀비아홀(14)이 접촉되도록 한다.Preferably, the thermal via hole 14 is also formed in the central region of the upper surface of the substrate 12 in close contact with the bottom surface of the mounting pad 27 so that the mounting pad 27 and the thermal via hole 14 contact each other.

이어서, 상기 탑재패드(27)의 칩탑재홈(26)내에 반도체 칩(10)을 안착시켜 부착한 다음, 반도체 칩(10)과 기판(12)간을 전기적 신호 교환 가능하게 도전성 와이어(17)로 연결하는 동시에 반도체 칩(10)과 탑재패드(27)의 테두리면간을 접지를 위한 도전성 와이어(17)로 연결한다.Subsequently, the semiconductor chip 10 is seated and attached to the chip mounting groove 26 of the mounting pad 27, and then the conductive wire 17 is capable of electrical signal exchange between the semiconductor chip 10 and the substrate 12. At the same time, the edges of the semiconductor chip 10 and the mounting pad 27 are connected to each other with a conductive wire 17 for grounding.

다음으로, 상기 반도체 칩(10) 및 와이어(17), 열방출 유니트(20)를 포함하는 기판(12)의 상면, 즉 가로 및 세로방향을 따라 매트릭스 배열을 이루는 기판의 각 반도체 패키기 영역이 한꺼번에 몰딩 컴파운드 수지(15)로 몰딩됨으로써, 반도체 칩(10)과 열방출 유니트(20)가 몰딩 컴파운드 수지(15)에 의하여 완전하게 감싸여지며 봉지되는 상태가 된다.Next, each semiconductor package region of the substrate forming a matrix array along the upper surface of the substrate 12 including the semiconductor chip 10, the wire 17, and the heat dissipation unit 20, ie, the horizontal and vertical directions, may be formed. By molding with the molding compound resin 15 at a time, the semiconductor chip 10 and the heat dissipation unit 20 are completely wrapped and sealed by the molding compound resin 15.

최종적으로, 기판(12)의 저면에 형성된 볼랜드에 반도체 칩(10)의 전기적 신호를 입출력시키는 입출력단자(16)로서 솔더볼을 융착시키게 된다.Finally, the solder ball is fused as an input / output terminal 16 for inputting and outputting an electrical signal of the semiconductor chip 10 to the ball land formed on the bottom surface of the substrate 12.

이와 같은 본 발명의 제2실시예에 따른 히트 슬러그가 탑재된 반도체 패키지의 열방출 과정을 살펴보면, 반도체 칩(10)에서 발생된 열이 탑재패드(27)를 경유하여 기판(12)의 중앙영역에 형성된 써멀비아홀(14)을 통해 외부로 방출되는 동시에 접촉단(24)을 통해 기판(12)의 모서리 영역에 형성된 써멀비아홀(14)을 통해 외부로 방출됨으로써, 결국 반도체 칩에서 발생된 열이 신속하면서도 효과적으로 외부로 방출되어 열방출 효과를 극대화시킬 수 있다.Referring to the heat dissipation process of the semiconductor package in which the heat slug is mounted according to the second embodiment of the present invention, heat generated in the semiconductor chip 10 is transferred to the center region of the substrate 12 via the mounting pad 27. Is discharged to the outside through the thermal via hole 14 formed at the same time, and is also discharged to the outside through the thermal via hole 14 formed at the corner region of the substrate 12 through the contact end 24. It can be released quickly and effectively to maximize the heat dissipation effect.

여기서, 본 발명의 제3실시예에 따른 히트 슬러그와, 이를 이용한 반도체 패키지 구조를 설명하면 다음과 같다.Here, the heat slug and the semiconductor package structure using the same according to the third embodiment of the present invention will be described.

도 3a 내지 도 3c에서 보듯이, 본 발명의 제3실시예에 따른 히트 슬러그(100)도 열방출 유니트(20)가 가로 및 세로 방향을 따라 매트릭스 배열을 이루는 구조로 제작되며, 각각의 열방출 유니트(20)는 반도체 칩의 상면으로부터 이격되는 동시에 몰딩 컴파운드 수지(15)를 통해 외부로 노출되는 노출패드(28)와, 기판 표면에 밀착되는 접촉단(24)과, 노출패드(28)의 각 모서리와 접촉단(24)간에 연결되는 다운셋부(29)를 포함하여 구성된다.3A to 3C, the heat slug 100 according to the third embodiment of the present invention is also manufactured in a structure in which the heat dissipation unit 20 forms a matrix arrangement along the horizontal and vertical directions, and the heat dissipation is performed. The unit 20 is exposed from the upper surface of the semiconductor chip and exposed to the outside through the molding compound resin 15, the contact end 24 in close contact with the substrate surface, and the exposure pad 28 It comprises a downset portion 29 connected between each corner and the contact end 24.

보다 상세하게는, 상기 노출패드(28)는 반도체 칩(10)의 면적보다 더 큰 면적을 갖는 사각판체로 구비된 것으로서, 반도체 칩(10)과 직접적으로 접촉하지 않지만 외부로 노출되는 면적이 크기 때문에 열방출 효과를 용이하게 발휘할 수 있다.More specifically, the exposed pad 28 is provided as a rectangular plate having an area larger than that of the semiconductor chip 10, and does not directly contact the semiconductor chip 10 but has a large area exposed to the outside. Therefore, the heat dissipation effect can be easily exhibited.

이때, 상기 접촉단(24)은 기판(12)의 모서리쪽 표면에 밀착되고, 다운셋부(29)는 노출패드(28)에서 접촉단(22)을 향하여 하향 경사지게 형성된다.At this time, the contact end 24 is in close contact with the edge surface of the substrate 12, the downset portion 29 is formed to be inclined downward toward the contact end 22 in the exposed pad (28).

이렇게 제작 구비된 본 발명의 제3실시예에 따른 히트슬러그(100)의 열방출 유니트(20)가 탑재되는 반도체 패키지는 상면 테두리 영역에 써멀비아홀(14)이 형성된 기판(12)과, 기판(12)의 중앙쪽 칩탑재영역에 플립칩(13, 도 3b 참조) 또는 도전성 와이어(17, 도 3c 참조)를 매개로 전기적 신호 교환 가능하게 부착되는 반도체 칩(10)을 포함한다.The semiconductor package in which the heat dissipation unit 20 of the heat slug 100 according to the third embodiment of the present invention is mounted is mounted on the substrate 12 and the substrate (with the thermal via hole 14 formed in the upper edge region). The semiconductor chip 10 is attached to the center chip mounting region of the base 12 so as to be electrically exchangeable via flip chips 13 (see FIG. 3B) or conductive wires 17 (see FIG. 3C).

이러한 상태에서, 반도체 칩(10)의 상면 위쪽 및 기판(12)의 테두리 상면에 매트릭스 배열을 갖는 히트슬러그(100)의 열방출 유니트(20)를 배열시키게 된다.In this state, the heat dissipation unit 20 of the heat slug 100 having the matrix arrangement is arranged above the upper surface of the semiconductor chip 10 and the upper surface of the edge of the substrate 12.

보다 상세하게는, 상기 열방출 유니트(20)의 노출패드(28)는 반도체 칩(10)의 상면으로부터 위쪽으로 이격되며 배열되는 상태가 되고, 접촉단(24)은 기판(12)의 모서리쪽 표면에 안착시켜 써멀비아홀(14)과 직접 접촉되도록 한다.In more detail, the exposed pad 28 of the heat dissipation unit 20 is spaced apart from the top surface of the semiconductor chip 10 to be arranged, and the contact end 24 is at the edge of the substrate 12. It is placed on the surface so that it is in direct contact with the thermal via hole 14.

이어서, 상기 반도체 칩(10)과, 열방출 유니트(20)를 포함하는 기판(12)의 상면, 즉 가로 및 세로방향을 따라 매트릭스 배열을 이루는 기판의 각 반도체 패키기 영역이 한꺼번에 몰딩 컴파운드 수지(15)로 몰딩됨으로써, 반도체 칩(10)과 열방출 유니트(20)가 몰딩 컴파운드 수지(15)에 의하여 감싸여지며 봉지되는 상태가 된다.Subsequently, each of the semiconductor package regions of the semiconductor chip 10 and the upper surface of the substrate 12 including the heat dissipation unit 20, that is, the substrates in a matrix arrangement along the horizontal and vertical directions, are molded at once. By molding to 15), the semiconductor chip 10 and the heat dissipation unit 20 are surrounded by the molding compound resin 15 and sealed.

이때, 상기 열방출 유니트(20)의 노출패드(28)의 상면은 몰딩 컴파운드 수지(15)의 상면과 수평을 이루면서 외부로 노출되는 상태가 되고, 다운셋부(29) 및 접촉단(24)은 몰딩 컴파운드 수지(15)내에 내재되는 상태가 된다.At this time, the upper surface of the exposed pad 28 of the heat dissipation unit 20 is exposed to the outside while being horizontal with the upper surface of the molding compound resin 15, the downset portion 29 and the contact end 24 It becomes the state which is inherent in the molding compound resin 15.

최종적으로, 기판(12)의 저면에 형성된 볼랜드에 반도체 칩(10)의 전기적 신호를 입출력시키는 입출력단자(16)로서 솔더볼을 융착시키게 된다.Finally, the solder ball is fused as an input / output terminal 16 for inputting and outputting an electrical signal of the semiconductor chip 10 to the ball land formed on the bottom surface of the substrate 12.

이와 같은 본 발명의 제3실시예에 따른 히트 슬러그가 탑재된 반도체 패키지의 열방출 과정을 살펴보면, 반도체 칩(10)에서 발생된 열이 몰딩 컴파운드 수지(15)를 경유하여 대면적의 노출패드(28)를 통해 외부로 방출되고, 동시에 나머지 열이 다운셋부(29)를 경유하여 기판(12)의 써멀비아홀(14)에 접촉하고 있는 접촉단(24)으로 전달된 후, 써멀비아홀(14)을 통해 외부로 방출됨으로써, 결국 반도체 칩에서 발생된 열이 신속하면서도 효과적으로 외부로 방출되어 열방출 효과를 극대화시킬 수 있다.
Referring to the heat dissipation process of the semiconductor package in which the heat slug is mounted according to the third embodiment of the present invention, the heat generated from the semiconductor chip 10 is exposed to the large-area exposed pad (via the molding compound resin 15). 28 is discharged to the outside and at the same time the remaining heat is transferred to the contact end 24 which is in contact with the thermal via hole 14 of the substrate 12 via the downset portion 29, and then the thermal via hole 14 By being discharged to the outside through the heat, the heat generated from the semiconductor chip is released to the outside quickly and effectively to maximize the heat dissipation effect.

10 : 반도체 칩 12 : 기판
13 : 플립칩 14 : 써멀비아홀
15 : 몰딩 컴파운드 수지 16 : 입출력단자
17 : 와이어 20 : 열방출 유니트
21 : 접촉패드 22 : 외부노출링
23 : 제1다운셋부 24 : 접촉단
25 : 제2다운셋부 26 : 칩탑재홈
27 : 탑재패드 28 : 노출패드
29 : 다운셋부 100 : 히트 슬러그10 semiconductor chip 12 substrate
13: flip chip 14: thermal via hole
15: molding compound resin 16: input and output terminal
17 wire 20 heat dissipation unit
21: contact pad 22: external exposure ring
23: first downset portion 24: contact end
25: second downset 26: chip mounting groove
27: mounting pad 28: exposure pad
29: downset 100: heat slug

Claims (7)

삭제delete 삭제delete 반도체 칩(10)과 직간접적으로 접촉하는 부분과, 기판(12)과 직접 접촉하는 부분이 하나의 열방출 유니트(20)를 이루고, 각 열방출 유니트(20)들이 가로 및 세로방향을 따라 일체로 연결되어 매트릭스 배열을 이루도록 제작되고,
상기 열방출 유니트(20)는:
상면에는 반도체 패키지의 반도체 칩이 탑재되는 소정 깊이의 칩탑재홈(26)이 형성되고, 저면이 기판의 상면에 안착되는 탑재패드(27)와;
상기 탑재패드(27)와 동일 수평면을 이루면서 탑재패드(27)의 각 모서리에 일체로 형성되어, 기판의 상면에 밀착되는 접촉단(24);
으로 구성된 것을 특징으로 하는 히트 슬러그.
The part directly or indirectly contacting the semiconductor chip 10 and the part directly contacting the substrate 12 constitute one heat dissipation unit 20, and each heat dissipation unit 20 is integrated along the horizontal and vertical directions. To form a matrix array
The heat dissipation unit 20 is:
A chip mounting groove 26 having a predetermined depth on which a semiconductor chip of a semiconductor package is mounted is formed on an upper surface thereof, and a mounting pad 27 on which a bottom surface thereof is seated on an upper surface of the substrate;
A contact end 24 formed integrally with each corner of the mounting pad 27 while forming the same horizontal surface as the mounting pad 27 and in close contact with the upper surface of the substrate;
Heat slug, characterized in that consisting of.
삭제delete 상면 테두리 영역에 써멀비아홀(14)이 형성된 기판(12)과;
상기 기판(12)의 중앙쪽 칩탑재영역에 플립칩(13)을 매개로 전기적 신호 교환 가능하게 부착되는 반도체 칩(10)과;
반도체 칩(10)의 상면 및 기판의 테두리 상면에 밀착되는 매트릭스 배열을 갖는 히트슬러그(100)의 열방출 유니트(20)와;
기판(12)의 상면에 걸쳐 몰딩되어, 반도체 칩(10)과 열방출 유니트(20)를 봉지시키는 몰딩 컴파운드 수지(15);
기판(12)의 저면에 융착되어 반도체 칩(10)의 전기적 신호를 입출력시키는 입출력단자(16);
을 포함하여 구성하되,
상기 열방출 유니트(20)는 반도체 칩의 상면에 직접 접촉하는 접촉패드(21)와, 몰딩 컴파운드 수지(15)의 상면과 수평을 이루면서 외부로 노출되는 외부노출링(22)과, 접촉패드(21)의 각 모서리와 외부노출링(22)의 내측쪽 각 모서리간에 연결되는 제1다운셋부(23)와, 기판(12)의 표면에 밀착되면서 써멀비아홀(14)에 접촉되는 접촉단(24)과, 외부노출링(22)의 외측쪽 각 모서리와 접촉단(24)간에 연결되는 제2다운셋부(25)를 포함하여 구성된 것을 특징으로 하는 반도체 패키지.
A substrate 12 having a thermal via hole 14 formed in an upper edge region thereof;
A semiconductor chip (10) attached to the center chip mounting region of the substrate (12) so as to be electrically exchanged via a flip chip (13);
A heat dissipation unit 20 of the heat slug 100 having a matrix arrangement in close contact with the upper surface of the semiconductor chip 10 and the upper surface of the edge of the substrate;
A molding compound resin 15 molded over the upper surface of the substrate 12 to seal the semiconductor chip 10 and the heat dissipation unit 20;
An input / output terminal 16 fused to a bottom surface of the substrate 12 to input and output an electrical signal of the semiconductor chip 10;
Including but not limited to
The heat dissipation unit 20 includes a contact pad 21 directly contacting an upper surface of the semiconductor chip, an external exposure ring 22 exposed to the outside while being horizontal with the upper surface of the molding compound resin 15, and a contact pad ( The first downset part 23 connected between each corner of the edge 21 and each inner edge of the outer exposure ring 22, and the contact end 24 contacting the thermal via hole 14 while being in close contact with the surface of the substrate 12. And a second downset portion (25) connected between each outer edge of the outer exposure ring (22) and the contact end (24).
상면 테두리 영역 및 중앙영역에 써멀비아홀(14)이 형성된 기판(12)과;
상기 기판(12)의 상면 중앙영역 및 테두리 영역에 걸쳐 부착되는 매트릭스 배열을 갖는 히트슬러그(100)의 열방출 유니트(20)와;
열방출 유니트(20)의 상면에 부착되어, 도전성 와이어(17)를 매개로 기판(12)과 전기적 신호 교환 가능하게 연결되는 반도체 칩(10)과;
기판(12)의 상면에 걸쳐 소정의 두께로 몰딩되어 반도체 칩(10) 및 와이어(17), 열방출 유니트(20)를 봉지시키는 몰딩 컴파운드 수지(15);
기판(12)의 저면에 융착되어 반도체 칩(10)의 전기적 신호를 입출력시키는 입출력단자(16);
을 포함하여 구성하되,
상기 열방출 유니트(20)는
상면에 반도체 칩(10)이 탑재되는 소정 깊이의 칩탑재홈(26)이 형성되고 저면이 기판(12)의 중앙영역에 밀착되면서 써멀비아홀(14)과 접촉하는 탑재패드(27)와, 이 탑재패드(27)의 사방 모서리에서 동일 수평면을 이루면서 연장되어 기판(12)의 테두리 영역에 밀착되는 동시에 기판(12)의 써멀비아홀(14)과 접촉하는 접촉단(24)으로 구성된 것을 특징으로 하는 반도체 패키지.
A substrate 12 having a thermal via hole 14 formed in an upper edge region and a central region thereof;
A heat dissipation unit (20) of the heat slug (100) having a matrix arrangement attached over an upper surface center region and an edge region of the substrate (12);
A semiconductor chip 10 attached to the top surface of the heat dissipation unit 20 and connected to the substrate 12 via an conductive wire 17 so as to be capable of electrical signal exchange;
A molding compound resin 15 molded to a predetermined thickness over the upper surface of the substrate 12 to encapsulate the semiconductor chip 10, the wire 17, and the heat dissipation unit 20;
An input / output terminal 16 fused to a bottom surface of the substrate 12 to input and output an electrical signal of the semiconductor chip 10;
Including but not limited to
The heat dissipation unit 20
A chip mounting groove 26 having a predetermined depth in which the semiconductor chip 10 is mounted on an upper surface thereof, and a mounting pad 27 contacting the thermal via hole 14 while the bottom surface is in close contact with the center region of the substrate 12. It is characterized in that it consists of a contact end 24 extending from the four corners of the mounting pad 27 to form the same horizontal plane and in close contact with the edge region of the substrate 12 and in contact with the thermal via hole 14 of the substrate 12. Semiconductor package.
상면 테두리 영역에 써멀비아홀(14)이 형성된 기판(12)과;
상기 기판(12)의 중앙쪽 칩탑재영역에 플립칩(13) 또는 와이어(17)를 매개로 전기적 신호 교환 가능하게 부착되는 반도체 칩(10)과;
반도체 칩(10)의 상면 및 기판(12)의 테두리 상면에 밀착되는 매트릭스 배열을 갖는 히트슬러그(100)의 열방출 유니트(20)와;
기판(12)의 상면에 걸쳐 몰딩되어, 반도체 칩(10)과 열방출 유니트(20)를 봉지시키는 몰딩 컴파운드 수지(15);
기판(12)의 저면에 융착되어 반도체 칩(10)의 전기적 신호를 입출력시키는 입출력단자(16);
을 포함하여 구성하되,
상기 열방출 유니트(20)는 반도체 칩(10)의 상면으로부터 이격되는 동시에 몰딩 컴파운드 수지(15)의 상면과 수평을 이루면서 외부로 노출되는 노출패드(28)와, 기판(12)의 테두리 표면에 밀착되면서 써멀비아홀(14)과 접촉하는 접촉단(24)과, 노출패드(28)의 각 모서리와 접촉단(24)을 일체로 연결하는 다운셋부(29)로 구성된 것을 특징으로 하는 반도체 패키지.A substrate 12 having a thermal via hole 14 formed in an upper edge region thereof;
A semiconductor chip (10) attached to the center chip mounting region of the substrate (12) so as to be electrically exchanged via a flip chip (13) or a wire (17);
A heat dissipation unit 20 of the heat slug 100 having a matrix arrangement in close contact with the upper surface of the semiconductor chip 10 and the upper surface of the edge of the substrate 12;
A molding compound resin 15 molded over the upper surface of the substrate 12 to seal the semiconductor chip 10 and the heat dissipation unit 20;
An input / output terminal 16 fused to a bottom surface of the substrate 12 to input and output an electrical signal of the semiconductor chip 10;
Including but not limited to
The heat dissipation unit 20 may be spaced apart from the top surface of the semiconductor chip 10 and may be exposed to the outside while being horizontal with the top surface of the molding compound resin 15, and the edge surface of the substrate 12. A semiconductor package comprising a contact end 24 which is in close contact with the thermal via hole 14 and a downset unit 29 which integrally connects each edge of the exposure pad 28 with the contact end 24.
KR1020100087835A 2010-09-08 2010-09-08 Heat slug and semiconductor package using the same KR101162503B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100087835A KR101162503B1 (en) 2010-09-08 2010-09-08 Heat slug and semiconductor package using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100087835A KR101162503B1 (en) 2010-09-08 2010-09-08 Heat slug and semiconductor package using the same

Publications (2)

Publication Number Publication Date
KR20120025751A KR20120025751A (en) 2012-03-16
KR101162503B1 true KR101162503B1 (en) 2012-07-05

Family

ID=46131922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100087835A KR101162503B1 (en) 2010-09-08 2010-09-08 Heat slug and semiconductor package using the same

Country Status (1)

Country Link
KR (1) KR101162503B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101458755B1 (en) * 2013-06-13 2014-11-07 에스티에스반도체통신 주식회사 wafer level package with the heat spreader and the manufacturing method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102005234B1 (en) 2012-09-25 2019-07-30 삼성전자주식회사 Semiconductor Package Having a Guide Wall

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101458755B1 (en) * 2013-06-13 2014-11-07 에스티에스반도체통신 주식회사 wafer level package with the heat spreader and the manufacturing method thereof

Also Published As

Publication number Publication date
KR20120025751A (en) 2012-03-16

Similar Documents

Publication Publication Date Title
US6737750B1 (en) Structures for improving heat dissipation in stacked semiconductor packages
KR102609445B1 (en) Semiconductor package
US7339278B2 (en) Cavity chip package
US8269323B2 (en) Integrated circuit package with etched leadframe for package-on-package interconnects
KR101037246B1 (en) Multi Chip Leadframe Package
KR101146973B1 (en) Package frame and semiconductor package using the same
US7489044B2 (en) Semiconductor package and fabrication method thereof
US7902649B2 (en) Leadframe for leadless package, structure and manufacturing method using the same
KR20080080347A (en) Packaged semiconductor device with dual exposed surfaces and method of manufacturing
US9899208B2 (en) Molded leadframe substrate semiconductor package
JP2016503240A (en) Integrated circuit module
US20070284715A1 (en) System-in-package device
KR20060136262A (en) Package frame and semiconductor package using the same
US6700783B1 (en) Three-dimensional stacked heat spreader assembly for electronic package and method for assembling
US9666506B2 (en) Heat spreader with wiring substrate for reduced thickness
US20060063306A1 (en) Semiconductor package having a heat slug and manufacturing method thereof
KR101162503B1 (en) Heat slug and semiconductor package using the same
US9362212B1 (en) Integrated circuit package having side and bottom contact pads
KR101459566B1 (en) Heatslug, semiconductor package comprising the same heatslug, and method for fabricating the same semiconductor package
CN107123633B (en) Packaging structure
KR100922372B1 (en) Method for manufacturing semiconductor package
US20060012031A1 (en) Heat dissipation device for integrated circuits
KR100576889B1 (en) Semiconductor package and its manufacturing method
US8836105B2 (en) Semiconductor device package with cap element
US20080246142A1 (en) Heat dissipation unit and a semiconductor package that has the heat dissipation unit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150603

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160602

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170612

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180612

Year of fee payment: 7