JP4043646B2 - 基板処理方法 - Google Patents
基板処理方法 Download PDFInfo
- Publication number
- JP4043646B2 JP4043646B2 JP17139199A JP17139199A JP4043646B2 JP 4043646 B2 JP4043646 B2 JP 4043646B2 JP 17139199 A JP17139199 A JP 17139199A JP 17139199 A JP17139199 A JP 17139199A JP 4043646 B2 JP4043646 B2 JP 4043646B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- layer
- wiring
- film forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【０００１】
【発明の属する技術の分野】
本発明は、プラズマビームを用いて配線用金属膜の成膜等の処理を行う基板処理装置及び基板処理方法に関する。
【０００２】
【従来の技術】
成膜を行うための装置として、例えば圧力勾配型のプラズマガンからのプラズマビームをハースに導き、ハース上の蒸発ルツボ中の蒸着物質を蒸発・イオン化し、このように蒸発・イオン化した蒸着物質をハースと対向して配置された基板の表面に付着させるイオンプレーティング装置が知られている（特開平７−１３８７４３号公報参照）。
【０００３】
【発明が解決しようとする課題】
しかし、上記のようなイオンプレーティング装置では、高い結晶配向性を有し電気特性に優れた金属材料からなる配線膜が得られていない。
【０００４】
そこで、本発明は、高い結晶配向性を有し電気特性に優れる金属配線材料膜からなる配線体等を提供することを目的とし、特に斯かる配線体を簡易に形成することができる基板処理装置及び基板処理方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明の基板処理方法は、基板上にバリア膜を形成する第１工程と、材料蒸発源に向けてプラズマビームを供給して前記材料蒸発源の金属配線材料を蒸発させることにより、前記第１工程でバリア膜を形成したままの前記基板上に膜を付着させる第２工程とを備え、前記第２工程は、前記第１工程でバリア膜を形成したままの前記基板のバイアス電圧をゼロとした状態で、前記材料蒸発源の金属配線材料を蒸発させて基板上に膜を付着させる予備工程と、当該予備工程を完了した前記基板に所定のバイアス電圧を印加した状態で、前記材料蒸発源の金属配線材料を蒸発させて基板上に膜を付着させる本工程とを含む。
【００２０】
上記の場合、第１工程でバリア膜を形成したままの前記基板上に、第２工程で金属配線材料の膜を迅速に付着させることができる。ここで、第２工程の成膜は、プラズマビームを用いたものであり、前記予備工程と前記本工程とを含んでいる。従って、成膜が迅速なだけでなく、成膜に際して基板に入射する粒子によって下地であるバリア膜の表面に付着した汚染物質等を除去してバリア膜の表面を浄化する働きを有するので、下地のバリア膜を敢えてクリーニングする必要もない。つまり、バリア膜と金属配線材料膜とを個別の装置で順次形成する場合、金属配線材料膜の形成直前に通常はバリア膜表面をスパッタ等によってクリーニングする必要が生じると考えられるにも拘わらず、上記のような第２工程での成膜の下地浄化機能（以下、「セルフサーフェスクリーニング」と称する）を利用することによって、第１工程と第２工程との間の表面クリーニングの工程を省略することができる。よって、工程の減少及びフットプリントの減少を図ることができるとともに、スループット増大を図ることができる。さらに、第２工程の成膜のセルフサーフェスクリーニング効果により、バリア膜上には、ステップカバレージが良くボイド等が形成されにくく、かつ、結晶配向性の良い金属配線材料膜が形成される。
【００２１】
上記方法の好ましい態様では、当該本工程の後、前記基板のバイアス電圧をゼロとした状態で、前記材料蒸発源の金属配線材料を蒸発させて基板上に膜を付着させる仕上げ工程と含むことを特徴とする。
【００２２】
上記の場合、当該仕上げ工程により、金属配線材料層をある程度の厚さで平坦に仕上げることができる。
【００２３】
上記方法の好ましい態様では、前記材料蒸発源の金属配線材料を蒸発させて基板上に膜を付着させることによって形成した配線金属層及び前記バリア膜を配線形成する第３工程をさらに含むことを特徴とする
【００２４】
上記の場合、高密度で結晶配向性が良い金属配線が形成される。このような金属配線は、高い導電性を示すだけでなく、エレクトロマイグレーションに対する耐性が高い。
【００２５】
また、上記方法の好ましい態様では、前記第１工程で、パターニングした絶縁層を上層に形成した基板上にバリア膜を形成し、前記第３工程では、前記絶縁層上の前記バリア膜及び前記配線金属層を部分的に除去することを特徴とする。
【００３４】
【発明の具体的説明】
近年、半導体集積回路の集積度は飛躍的に増加しているが、集積度向上に対するニーズはますます増大しており、半導体製造技術を構成する各要素技術の分野で集積度向上に向けて多くの研究がなされている。特に、半導体集積回路を構成する配線については、さらなる細線化、多層化が大きな課題となって来ており、既存の手法の改良でなく、飛躍的に細線化、多層化を達成できる新たな技術の開発に多大の努力が払われている。具体的には、低抵抗で、迅速な成膜が可能で、ステップカバレージがよく、エレクトロマイグレーション等の特性劣化に対する耐性がある配線膜の形成が強く望まれている。
【００３５】
ここで、最近高い導電性によって注目を集めているＣｕ配線パターンに関する従来の形成方法について具体的に説明しておく。まず、Ｓｉ基板上には、半導体素子や絶縁層（ＳｉＯ2）パターンが形成される。次に、このＳｉＯ2パターン等の表面をスパッタ等を利用したエッチングによってクリーニングした後、ＴａＮ、ＴｉＮ、Ｔａ等のバリア膜をＣＶＤ等の成膜装置でクリーニング直後のＳｉＯ2パターン等の表面に形成する。次に、このバリア膜の表面をスパッタ等のエッチングによってクリーニングした後、ＰＶＤ等の別の成膜装置でＣｕのシード層を形成してバリア膜をコートする。次に、このＣｕシード層の表面に湿式のＣｕめっき層を形成する。次に、ＣＭＰによってＣｕ等からなる金属配線膜を除去し、バイアホールやトレンチに埋め込まれた配線パターンを形成する。その後、再度ＳｉＯ2パターンを基板上に形成し、上記と同様の方法で金属配線膜を再度ＳｉＯ2パターン等の上に形成し、ＣＭＰによって金属配線膜を除去して配線パターンを形成する。以上のような工程を繰り返すことにより、三次元の配線網を形成することができる。
【００３６】
しかしながら、上記のような方法では、Ｃｕシード層やバリア膜の形成前にこれらの下地層を表面クリーニングする工程を介在させているため、工程が複雑となっていた。表面クリーニングの工程自体は、実用的な配線用成膜装置において、良好な配線膜を形成するために不可避のものであると考えられていたが、発明者らは、鋭意研究の結果、上記のような表面クリーニングの工程を特別に設けることなく、低抵抗率で、成膜速度、ステップカバレージ、エレクトロマイグレーション耐性等を飛躍的に向上させた配線膜の可能性を拓く新たな成膜装置及び方法の発明に至った。すなわち、本発明者らは、プラズマを利用した圧力勾配型のイオンプレーティング装置による配線用金属の成膜について様々な実験を行った結果、圧力勾配型のイオンプレーティング装置による成膜自体に下地層表面の浄化機能、すなわちセルフサーフェスクリーニング効果があることを発見した。つまり、このセルフサーフェスクリーニングを利用すれば、配線用金属の成膜の前に基板をエッチング等して表面クリーニングを行う特別の工程の必要がなくなり、工程を簡単化し、全体的な装置のフットプリントを減少させることができるとともに、配線工程のスループット向上を図ることができる。
【００３７】
以下、セルフサーフェスクリーニングの具体的内容について説明する。圧力勾配型の電子銃を用いたイオンプレーティング装置によって配線用金属（例えばＣｕ）をバリア膜上に堆積する場合、成膜に際して基板に入射するアルゴン等の雰囲気ガス粒子、配線用金属の粒子等によって下地であるバリア膜の表面に付着した汚染物質等が除去されてバリア膜の表面が浄化されるものと考えられる。このようなセルフサーフェスクリーニングにより、バリア膜上には、極めて結晶配向性が良くバリア膜との間で付着性がよい配線用金属膜が形成される。この配線用金属膜は、最も密度が高い（１１１）結晶配向を示し、高いエレクトロマイグレーション耐性を有することが分かった。しかも、上記のようなイオンプレーティング装置によって配線用金属膜を形成する場合、下地のバリア膜の表面状態である、凹凸形状や結晶性・非結晶性とは無関係に、（１１１）結晶配向を有する配線用金属膜を形成できることを確認した。
【００３８】
図１は、イオンプレーティング装置によってＣｕをバリア膜上に堆積した段階のウェハ断面を示す。なお、図示のウェハは、Ｓｉ基板上にＳｉＯ2パターンを有するパターンウェハである。
【００３９】
図１（ａ）の場合、Ｓｉ基板２上に通常の半導体製造工程を用いてＳｉＯ2パターン層３を形成し、このＳｉＯ2パターン層３上に、ＣＶＤ装置を用いてＴａＮのバリア層４を形成するとともに、ＴａＮのバリア層４上にＰＶＤ装置を用いてＣｕのシード層５を形成したものを予め準備した。次に、大気にさらされたシード層５の表面を洗浄することなく、このシード層５上に圧力勾配型のイオンプレーティング装置を利用してＣｕからなる配線本体層６を形成した。
【００４０】
一方、図１（ｂ）の場合、Ｓｉ基板２上に通常の半導体製造工程を用いてＳｉＯ2パターン層３を形成し、このＳｉＯ2パターン層３上に、ＣＶＤ装置を用いてＴａＮのバリア層４を形成したものを予め準備した。次に、大気にさらされたバリア層４の表面を洗浄することなく、このバリア層４上に圧力勾配型のイオンプレーティング装置を利用してＣｕからなる配線本体層６を形成した。
【００４１】
以上において、ＳｉＯ2パターン層３は８００ｎｍ、ＴａＮのバリア層４は２５ｎｍ、シード層５は１００ｎｍの厚さを有するものとした。
【００４２】
図２は、ブランケットウェハの成膜を示し、平坦な絶縁膜上に形成されたバリア膜上にＣｕを堆積した段階のウェハ断面を示す。
【００４３】
図２（ａ）の場合、Ｓｉ基板２上に平坦なＳｉＯ2ブランケット層３’を形成し、このＳｉＯ2ブランケット層３’上に、ＣＶＤ装置を用いてＴａＮのバリア層４を形成するとともに、ＴａＮのバリア層４上にＰＶＤ装置を用いてＣｕのシード層５を形成したものを予め準備した。次に、大気に一旦さらされたシード層５の表面を洗浄することなく、このシード層５上に圧力勾配型のイオンプレーティング装置を利用してＣｕからなる配線本体層６を形成した。
【００４４】
一方、図２（ｂ）の場合、Ｓｉ基板２上に平坦なＳｉＯ2ブランケット層３’を形成し、このＳｉＯ2ブランケット層３’上に、ＣＶＤ装置を用いてＴａＮのバリア層４を形成したものを予め準備した。次に、大気に一旦さらされたバリア層４の表面を洗浄することなく、このバリア層４上に圧力勾配型のイオンプレーティング装置を利用してＣｕからなる配線本体層６を形成した。
【００４５】
図３は、図１及び図２に示すウェハ表面のＸ線回折スペクトルを示すグラフである。図３（ａ）は、図１（ａ）や図２（ａ）に対応するもので、Ｃｕのシード層５を設けた場合における配線本体層６表面からのＸ線回折パターンを示し、図３（ｂ）は、図１（ｂ）や図２（ｂ）に対応するもので、Ｃｕのシード層５を設けない場合における配線本体層６表面からのＸ線回折パターンを示す。いずれの場合にも、（１１１）結晶配向を表す鋭いピークが得られているが、他の（２００）結晶配向を示すピーク（図３では、その他よりも１００倍のスケールで描かれている）は、１／１０００程度以下の小さなレベルとなっている。このことからも明らかなように、このイオンプレーティング装置によって形成した配線本体層６は、いずれも（１１１）方向に極めて高い結晶配向性を有している。特に、図１（ｂ）や図２（ｂ）に示すようにＣｕのシード層５を設けることなくバリア層４上に直接配線本体層６を形成する場合であっても、結果的に得られる配線本体層６は高い結晶配向性を示す。また、図２（ａ）に示すようにブランケットウェハに設けたシード層５上に配線本体層６を形成する場合、シード層５が（１１１）結晶配向性を有するとともに、このシード層５上に配線本体層６がエピタキシャル成長する。さらに、図１（ａ）に示すようにパターンウェハに設けたシード層５上に配線本体層６を形成する場合においても、図２（ａ）の場合と同様に、（１１１）結晶配向性を示すシード層５上に配線本体層６がエピタキシャル成長する。
【００４６】
図４は、図１及び図２に示すウェハをＳＩＭＳで分析したデプスプロファイルである。図４（ａ）は、図１（ａ）や図２（ａ）に対応するもので、Ｃｕのシード層５を設けた場合における深さ方向の成分変化を示し、図４（ｂ）は、図１（ｂ）や図２（ｂ）に対応するもので、Ｃｕのシード層５を設けない場合における深さ方向の成分変化を示す。グラフからも明らかなように、シード層５と配線本体層６の間、若しくはバリア層４と配線本体層６の間には、特に汚染層が観察されない。つまり、バリア層４やシード層５を大気にさらすことによってその表面に付着したカーボンを主成分とする有機物の吸着物、水酸化物、酸化物等を除去できる。このことは、圧力勾配型のイオンプレーティング装置を利用してＣｕの配線本体層６を形成する場合、特別のクリーニング工程を設けることなく、配線本体層６の下地表面を自動的に洗浄するという、セルフサーフェスクリーニング効果があることを意味する。
【００４７】
以上をまとめると、セルフサーフェスクリーニングにより、バリア層４上には、バリア層４の凹凸や結晶状態の如何に拘わらず、極めて結晶配向性が良くバリア層４との間で付着性がよいＣｕ配線層が形成されることが分かる。このＣｕ配線層は、最も密度が高い（１１１）結晶配向を示し、高いエレクトロマイグレーション耐性を有する。
【００４８】
【発明の実施の形態】
［第１実施形態］
図５は、本発明の第１実施形態に係る基板処理装置の全体構造を示す平面図である。この基板処理装置は、半導体ウェハ等の基板に一連の処理工程を一括して行うクラスタツールタイプの半導体処理装置であり、基板Ｗに所定の処理を施す複数の処理装置として、搬送装置１０を中心として、Ｓｉ基板Ｗに設けたＳｉＯ2パターン層上にイオンプレーティングを利用してＴａＮバリア層を形成する第１成膜ユニット１２と、ＴａＮバリア層を設けたＳｉ基板Ｗ上にイオンプレーティングを利用してＣｕ配線層を形成する第２成膜ユニット１３と、２つの搬出入室１４、１５とを備える。
【００４９】
第１成膜ユニット１２は、バリア膜の材料であるＴａを収容する材料蒸発源に向けてプラズマビームを供給することにより、窒素雰囲気下で材料蒸発源のＴａを蒸発させて基板Ｗ上にＴａＮ膜を付着させるためのものである。
【００５０】
第２成膜ユニット１３は、配線膜の材料であるＣｕを収容する材料蒸発源に向けてプラズマビームを供給することにより、材料蒸発源のＣｕを蒸発させて基板Ｗ上にＣｕ膜を付着させるためのものである。
【００５１】
搬出入室１４、１５は、基板処理装置の外部との間で基板Ｗをやりとりするためのもので、複数の基板Ｗを収納するカセットＣＡを載置するカセットステージ、このカセットステージを昇降移動させるステージ駆動装置等を備える。
【００５２】
なお、搬送装置１０と各成膜ユニット１２、１３は、ゲート弁２４を介して開閉可能に接続されており、搬送装置１０と各搬出入室１４、１５も、ゲート弁２５を介して搬送装置１０と開閉可能に接続されている。なお、搬送装置１０を構成する搬送室の中央には多関節型の搬送手段である搬送用真空ロボット２６が配置されており、この搬送装置１０の周囲に固定された成膜ユニット１２、１３や搬出入室１４、１５との間で基板Ｗの受け渡しが可能になっている。
【００５３】
以下、図５に示す基板処理装置の動作について説明する。この基板処理装置で処理すべき未処理の基板Ｗを収納するカセットＣＡは、一旦搬出入室１４、１５のいずれかに搬入され、ここで一時的に保管される。その後、搬送装置１０に設けた搬送用真空ロボット２６によって、搬出入室１４、１５中に配置したカセットＣＡ中の基板Ｗを一枚一枚搬送装置１０内部に取り込み、続いて各成膜ユニット１２、１３の内部に順次搬送する。各成膜ユニット１２、１３では、基板Ｗ上にＴａＮバリア層とＣｕ配線層とを順次形成する。ＴａＮバリア層及びＣｕ配線層の成膜が終了した基板Ｗは、搬送装置１０を経て、搬出入室１４、１５中に配置したカセットＣＡ中に順次収納される。処理済みの基板Ｗを収容したカセットＣＡは、基板処理装置の外部に搬出される。
【００５４】
図６は、図５に示す搬送装置１０及び第２成膜ユニット１３の構造を説明する図である。
【００５５】
搬送用真空ロボット２６は、伸縮するとともに中心軸ＣＸの回りに回転可能であるアーム２６ａと、アーム２６ａの先端に固定されて基板Ｗを支持するハンド２６ｂとを備える。基板Ｗを支持するハンド２６ｂは、アーム２６ａに送られて、周囲の成膜ユニット１２、１３等の内部に基板Ｗを進退させることができる。
【００５６】
第２成膜ユニット１３は、真空気密を保ち得る密閉構造の成膜室４１で構成される。成膜室４１内部の下方には、蒸発物質を収容する凹部を有する蒸発物質源でありかつ陽極であるハース４２ａと、このハース４２ａを中心としてその周囲に環状に配置される環状補助陽極４２ｂとからなる陽極部材４２のほか、磁場制御部材として環状補助陽極４２ｂの直下に配置される環状磁石４２ｃが配置されている。成膜室４１の下部側壁の一側面には、成膜室４１の内部を臨むようにプラズマ源であるプラズマガン４３が設けられている。このプラズマガン４３は、特開平８−２３２０６０号公報等に開示されている圧力勾配型のプラズマガンであり、モリブデン製の外筒とキャリアガスを導入するタンタル製の内パイプとからなる２重円筒の一端を円盤状の陰極で固定し他端にＬａＢ6製の円盤を配置することによって形成したガン本体４３ａと、ガン本体４３ａから出射するプラズマビームを引き出す電極としての役割とともにプラズマビームを収束させる役割を有する環状の電磁極部４３ｂと、電磁極部４３ｂを成膜室４１に連結する筒状部４３ｃとを備える。また、プラズマガン４３は、筒状部４３ｃの周囲にプラズマビームを成膜室４１内に導くための環状のステアリングコイル４３ｄを有している。
【００５７】
成膜室４１の上部であってプラズマガン４３上方には、成膜室４１中を適当な真空度に維持する排気系４５が設けられている。この排気系４５は、排気室４５ａと、排気遮断弁４５ｂと、高真空用排気ポンプ４５ｃとから構成される。
【００５８】
成膜室４１の中間部であってプラズマガン４３と排気系４５との間の側壁には、成膜室４１中で基板Ｗを保持するチャック５０を必要なタイミングで動作させるチャック駆動機構５１が設けられている。このチャック駆動機構５１は、チャック５０を基板Ｗを保持する保持状態と基板Ｗの保持を解除する解除状態との間で開閉動作させることができるとともに、基板Ｗを保持した保持状態のチャック５０をその場で基板Ｗの中心線の回りに回転させることができる。なお、チャック５０は、一対の開閉可能なハンド（図示を省略）からなり、これらが閉状態にあるとき上記の保持状態となり、開状態にあるとき上記の解除状態となる。
【００５９】
成膜室４１内部の上方には、成膜中における基板Ｗの温度と電位を調節する調節部材５３が配置されている。この調節部材５３は、駆動機構５４によって上下に駆動され、チャック５０に保持された基板Ｗの上面（裏面）に接して基板Ｗの温度及び電位を調節する下方の動作位置と、チャック駆動機構５１による基板Ｗの反転を許容する上方の待避位置（図示の状態）との間で進退可能である。
【００６０】
以下、動作について説明する。搬送用真空ロボット２６のハンド２６ｂは、第２成膜ユニット１３中に基板Ｗを被処理面すなわち成膜面を上向きにして搬入し、この基板Ｗを水平状態のチャック５０の直下に配置する。この状態で、チャック５０が離間して解除状態となると、ハンド２６ｂは、基板Ｗとともに上昇し、基板Ｗをチャック５０の高さまで上昇させる。この状態で、チャック５０が閉じて保持状態となると、チャック５０によって基板Ｗの縁が支持される。その後、アーム２６ａは、一旦わずかに降下し、第２成膜ユニット１３外に退出する。
【００６１】
次に、調節部材５３が最上端の待避位置まで移動しているか否かを確認し、調節部材５３が待避位置にないときは駆動機構５４を駆動して調節部材５３を最上端の待避位置まで移動させ、被処理面すなわち成膜面が上となってチャック５０に保持された状態の基板Ｗを水平軸回りに回転させる。これにより、基板Ｗは反転し、成膜面が下向きとなる。次に、調節部材５３が最下端の動作位置に移動し、成膜面を下向きとして配置された基板Ｗの上面（裏面）に調節部材５３の下面が一様に接して基板Ｗの温度や電位が調節される。
【００６２】
イオンプレーティングによる成膜は、このように成膜面を下向きとし所望の温度及び電位に調節された状態の基板Ｗに対して行われる。具体的な成膜について説明すると、ハース４２ａの凹部には、Ｃｕ等の蒸発物質金属が加熱され溶融状態で溜まっている。この状態で、プラズマガン４３からのプラズマビームを環状補助陽極４２ｂに入射させている待機状態からハース４２ａに入射させる成膜状態にスイッチする。これにより、基板Ｗの下面すなわち被処理面に金属被膜が形成され成長する。基板Ｗの被処理面に形成された膜が所定の膜厚になった段階で、プラズマビームを環状補助陽極４２ｂに入射さる待機状態にスイッチする。以上により、基板Ｗの被処理面への薄膜形成処理は終了する。なお、本実施形態のプラズマガン４３を用いることにより、強力なプラズマビームを連続的に安定して供給することができ、基板Ｗ上に高品質の膜が迅速に形成されることになる。また、環状磁石４２ｃによってハース４２ａの上方にカスプ磁場を形成しハース４２ａに入射するプラズマビームを修正するので、基板Ｗ上により均一な厚さの膜が形成されることになる。さらに、成膜中における基板Ｗの電位を当初ゼロにほぼ等しい状態とすることで、下地のＴａＮバリア層にダメージを与えない程度にＴａＮバリア層上に付着した汚染物質を除去できる。また、このような予備工程を完了した段階で基板Ｗの電位をゼロでない所定の状態とすることで、ＴａＮバリア層上に（１１１）結晶配向性を有するＣｕ配線層を迅速に形成することができ、トレンチ等を効果的に埋め込むことができる。さらに、このような本工程の後に、基板Ｗにほぼゼロに等しいバイアス電圧を印加した状態でＣｕ膜の形成を継続する。このような仕上げ工程により、Ｃｕ配線層をある程度の厚さを有し、かつ、平坦なものとすることができる。
【００６３】
次に、駆動機構５４は、調節部材５３を最上端の待避位置に移動させる。チャック駆動機構５１は、チャック５０を回転させて基板Ｗを反転させ成膜面を上側にする。この状態で、アーム２６ａは、第２成膜ユニット１３内に進入し、基板Ｗを支持するチャック５０の直下に移動する。次に、アーム２６ａは、基板Ｗの裏面にほとんど接するまで上昇する。この状態で、チャック５０が解除状態となると、チャック５０からアーム２６ａに基板Ｗが渡される。アーム２６ａは、成膜後の被処理面を上側にした基板Ｗを第２成膜ユニット１３外に搬出する。
【００６４】
なお、図５に示す第１成膜ユニット１２については、図６に示す第２成膜ユニット１３とほぼ同一の構造を有するので、具体的な構造の説明は省略する。ただし、第１成膜ユニット１２では、基板Ｗ上に、Ｃｕ配線層ではなくＴａＮバリア層を形成するので、ハース４２ａの凹部には、Ｃｕの代わりにＴａを収容し、成膜室４１中に窒素ガスを導入する。このため、窒素ガス等を導入するための窒素ガス用の導入ポートや窒素ガス用の流量調節機構等が必須となる。
【００６５】
図７は、図５及び図６に示す基板処理装置における具体的な処理手順について説明する図である。
【００６６】
予め、Ｓｉ基板１０２上に通常の半導体製造工程を用いて複数のトレンチＴＲ等を備える厚さ約８００ｎｍのＰＥＴＥＯＳ（プラズマエンハンスＴＥＯＳ）ＳｉＯ2パターン層１０３を形成する（図７（ａ））。なお、ＳｉＯ2パターン層１０３の形成には、ＣＶＤを利用した。また、Ｓｉ基板１０２上には、ＳｉＯ2パターン層１０３の他に、ＦＥＴ等の半導体素子を形成してあるが、ここでは図示を省略している。
【００６７】
次に、ＳｉＯ2パターン層１０３を形成した基板Ｗを、図５に示す基板処理装置に搬入し、搬送装置１０を介して第１成膜ユニット１２中にセットする。
【００６８】
次に、第１成膜ユニット１２中にセットされた基板ＷのＳｉＯ2パターン層１０３上に、ＴａＮからなる厚さ約２５ｎｍのバリア層１０４を形成する（図７（ｂ））。すなわち、プラズマガン４３からのプラズマビームをハース４２ａに入射させて、窒素ガスの雰囲気下でＴａを昇華させることにより、ＳｉＯ2パターン層１０３の上面と、これに形成されたトレンチＴＲの内面とにＴａＮが堆積してほぼ一様な厚さのバリア層１０４が形成される。この際、セルフサーフェスクリーニングにより、ＳｉＯ2パターン層１０３等の表面に付着した汚染物質層が除去され、ＳｉＯ2パターン層１０３との間で付着性がよいバリア層１０４が形成される。
【００６９】
次に、バリア層１０４を形成した基板Ｗを、搬送装置１０を介して第１成膜ユニット１２から第２成膜ユニット１３に搬送する。
【００７０】
次に、第２成膜ユニット１３中にセットされた基板Ｗのバリア層１０４上に、Ｃｕからなる厚さ約１μｍの配線本体層１０６を形成する（図７（ｃ））。すなわち、プラズマガン４３からのプラズマビームをハース４２ａに入射させて、Ｃｕを溶融蒸発させることにより、バリア層４の上面と、トレンチＴＲの内部とにＣｕが堆積してほぼ平坦な配線本体層１０６が形成される。この際、セルフサーフェスクリーニングにより、バリア層１０４の表面に付着した汚染物質層が除去され、バリア層１０４の表面には、極めて（１１１）結晶配向性が良くバリア層１０４との間で付着性がよい配線本体層１０６が形成されるとともにトレンチＴＲが効果的に埋められる。
【００７１】
次に、配線本体層１０６を形成した基板Ｗを、搬送装置１０を介して図５に示す基板処理装置の外部に搬出する。
【００７２】
次に、基板ＷをＣＭＰ装置に搬入し、配線本体層１０６の上部を研磨して除去する。これにより、ＳｉＯ2パターン層１０３を構成する凸部上の配線本体層１０６やバリア層１０４が除去される。つまり、ＳｉＯ2パターン層１０３のトレンチＴＲにバリア層１０４で包まれた配線体からなるＣｕ配線パターン２０６が形成される。
【００７３】
このようにして得たＣｕ配線パターン２０６は、幅約０．３５μｍで、深さ約０．８μｍで、ボイドの形成がなかった。さらに、このＣｕ配線パターン２０６は、結晶性が良く、良好な（１１１）結晶配向を示し、１．８〜１．９μΩ程度の低い抵抗率を示すものであった。
【００７４】
図８は、図７の半導体装置に多層構造の配線を設けた３次集積元回路装置の構造を概念的に説明する図である。
【００７５】
基板Ｗを構成するＳｉ基板１０２上には、複数の配線組み込み層ａ〜ｄが形成されており、最上層にパッシベーション膜ｅが形成されている。各配線組み込み層ａ〜ｄは、図７で説明したと同様の工程で製造され、ＳｉＯ2パターン層３０３の間にＣｕ配線パターン３０６を埋め込んだ構造を有する。この場合、Ｃｕ配線パターン３０６が低抵抗で、ボイド等の発生がないので、配線密度を高めることができる。さらに、Ｃｕ配線パターン３０６が（１１１）結晶配向を有することから、エレクトロマイグレーションの発生を効果的に防止できる。
【００７６】
以上の実施形態では、第１成膜ユニット１２で、ＳｉＯ2パターン層１０３上にイオンプレーティングを利用してバリア層１０４を形成しているが、第１成膜ユニット１２をＣＶＤ成膜装置として、ＳｉＯ2パターン層１０３上にＣＶＤを利用してＴａＮバリア層を形成することもできる。通常、成膜装置ＣＶＤにはセルフサーフェスクリーニング効果が期待できないので、ＣＶＤを利用してＴａＮバリア層を形成する前には、アニーリングやスパッタリングといった表面クリーニングが必要となる。したがって、図５の基板処理装置には、成膜ユニット１２、１３とともに搬送装置１０に接続されるクリーニングユニットを設ける必要がある。
【００７７】
また、以上の実施形態では、第２成膜ユニット１３でバリア層１０４上に、Ｃｕからなる配線本体層１０６を形成しているが、第２成膜ユニット１３で、バリア層１０４上にこれを薄く覆うように、１００ｎｍ程度のＣｕからなるシード層を形成することもできる。この場合、図５の基板処理装置で処理を終わった基板Ｗを湿式の銅メッキ装置等に搬入して厚い銅配線膜を形成する。この場合においても、下地のシード層の存在によって銅配線膜も良好な（１１１）結晶配向性を示すことになる。
【００７８】
［第２実施形態］
図９は、本発明の第２実施形態に係る基板処理装置の全体構造を示す平面図である。
【００７９】
この基板処理装置は、半導体ウェハ等の基板に一連の処理工程を一括して行う半導体処理装置であり、基板Ｗ上にイオンプレーティングを利用したバリア層を形成する第１成膜ユニット４１２と、基板Ｗ上にイオンプレーティングを利用した金属配線層を形成する第２成膜ユニット４１３とを備える。
【００８０】
これらの成膜ユニット４１２、４１３の正面には、通路状の搬送装置４２７が配置されている。この搬送装置４２７は、基板ホルダ４２７ａを設けたベルトコンベア４２７ｂと、このベルトコンベア４２７ｂを動作させて基板Ｗを水平なｘ軸方向に搬送する駆動装置４２７ｃとを有する。搬送装置４２７は、各成膜ユニット４１２、４１３にそれぞれ設けた各搬出入口４１２ａ、４１３ａの正面位置に基板Ｗを移動させることができ、これにより、搬送装置４２７と各成膜ユニット４１２、４１３との間で基板Ｗの受け渡しが可能になる。ここで、基板ホルダ４２７ａは、被処理面を上側にして基板Ｗを支持する構造となっているが、各成膜ユニット４１２、４１３は、基板ホルダ４２７ａから受け取った基板Ｗを裏返す機構（図示を省略）をそれぞれ有しているので、これらにおいて基板Ｗの被処理面を下側にした成膜が可能となる。
【００８１】
また、搬送装置４２７の一端には、基板Ｗを基板処理装置中に搬入したり基板Ｗを基板処理装置外に搬出したりするインターフェイス装置４１４が設置されている。このインターフェイス装置４１４は、複数の基板Ｗを収容したカセットを外部との間で受け渡すことができるようになっており、これに設けた基板移載ロボット４１４ａは、受け取ったカセットから基板Ｗを一枚ずつ取り出してベルトコンベア４２７ｂに設けた基板ホルダ４２７ａに渡すことができ、逆に基板ホルダ４２７ａから基板Ｗを受け取ってカセットに収納することができる。
【００８２】
なお、各成膜ユニット４１２、４１３の構造は、第１実施形態の図６で説明したものとそれぞれほぼ同様の構造を有するので、説明を省略する。
【００８３】
以下、図９の基板処理装置の動作について説明する。インターフェイス装置４１４に搬入したカセットからは、基板移載ロボット４１４ａによって未処理の基板Ｗが取り出され、搬送装置４２７に渡される。搬送装置４２７は、基板Ｗをｘ方向に適宜移動させて、各成膜ユニット４１２、４１３の各搬出入口４１２ａ、４１３ａの正面位置に基板Ｗを移動させる。各成膜ユニット４１２、４１３は、基板Ｗをｙ方向に適宜移動させて、基板Ｗを装置内部に取り込むとともに、必要な成膜処理を行う。必要な処理が終了した基板Ｗは、搬送装置４２７を経てインターフェイス装置４１４のカセットに収納される。
【００８４】
この第２実施形態の場合、図６に示す気密型の搬送装置１０の代わりに、開放型の搬送装置４２７を用いているので、第１成膜ユニット４１２を用いたバリア層の形成前と、第２成膜ユニット４１３を用いた金属配線層の形成前に、基板Ｗが大気にさらされる。このため、両成膜ユニット４１２、４１３に搬入した直後の基板Ｗの表面には、汚染物質層が形成されるが、いずれも、本実施形態の基板処理装置のセルフサーフェスクリーニング効果によって成膜の初期段階で除去されるので、清浄なバリア層や良好な（１１１）結晶配向性を示す金属配線層が形成される。
【００８５】
以上の第２実施形態では、第１成膜ユニット４１２で、イオンプレーティングを利用してバリア層を形成しているが、第１成膜ユニット４１２をＣＶＤ成膜装置として、ＣＶＤを利用してＴａＮバリア層を形成することもできる。なお、ＣＶＤにはセルフサーフェスクリーニング効果が期待できないので、ＣＶＤを利用してＴａＮバリア層を形成する前には、アニーリングやスパッタリングといった表面クリーニングが必要となる。したがって、図９の基板処理装置には、成膜ユニット４１２、４１３とともに搬送装置４２７に対面して接続されるクリーニングユニットを設ける必要がある。
【００８６】
また、以上の第２実施形態では、第２成膜ユニット４１３でバリア層上に金属配線層を形成しているが、第２成膜ユニット１３で、バリア層上にこれを薄く覆うようにＣｕからなるシード層を形成することもできる。この場合、図９の基板処理装置で処理を終わった基板Ｗを湿式の銅メッキ装置等に搬入して厚い銅配線膜を形成する。この場合においても、下地のシード層の存在によって金属配線層も良好な（１１１）結晶配向性を示すことになる。
【００８７】
また、上記第１及び第２実施形態では、金属配線膜の材料として、Ｃｕを用いているが、これに代えてＡｌやＡｌ合金を用いることができる。この場合、下地のバリア膜の材料としては、ＴｉＮが好適に用いられるが、ＴａＮ、Ｔａ等を用いてもよい。また、金属配線膜の材料としては、金属配線膜の材料としてＣｕあるいはＣｕ合金を用いる場合にも、下地のバリア膜の材料としては、ＴａＮの他に、ＴｉＮ、Ｔａ等を用いることができる。さらに、金属配線膜の材料として、ＡｕやＡｇを用いることができ、下地のバリア膜の材料としてはＴｉＮ、Ｔａ、ＴａＮ等を用いることができる。
【００８８】
【発明の効果】
以上の説明から明らかなように、本発明の基板処理装置によれば、第２成膜ユニットで前記材料蒸発源に向けてプラズマビームを供給して前記材料蒸発源の金属配線材料を蒸発させるので、第１成膜ユニットでバリア膜を形成したままの前記基板上に金属配線材料の膜を迅速に付着させることができるだけでなく、成膜に際して下地であるバリア膜の表面に付着した汚染物質等を除去するセルフサーフェスクリーニングが達成される。よって、事前の表面クリーニングの工程を省略することができ、スループットの増加とフットプリントの減少とを図ることができるとともに、バリア膜上には、ステップカバレージが良くボイド等が形成されにくく、かつ、結晶配向性の良い金属配線材料膜が形成される。
【００８９】
また、本発明の基板処理方法によれば、第１工程でバリア膜を形成したままの前記基板上に、第２工程で金属配線材料の膜を迅速に付着させることができる。
この第２工程の成膜は、成膜が迅速なだけでなく、成膜に際して基板に入射する粒子によって下地であるバリア膜の表面に付着した汚染物質等を除去するセルフサーフェスクリーニング効果を有する。よって、スループットの増加とフットプリントの減少とを図ることができるとともに、バリア膜上には、ステップカバレージが良くボイド等が形成されにくく、かつ、結晶配向性の良い金属配線材料膜が形成される。
【００９０】
また、本発明の配線体によれば、これがプラズマビームを用いた成膜によって形成されるので、その形成が迅速であり、下地のバリア膜の表面がセルフサーフェスクリーニングによって浄化され、配線体を構成する金属配線材料が（１１１）結晶配向を有することになり、エレクトロマイグレーションに対する耐性が高くなる。
【図面の簡単な説明】
【図１】本発明の基本的概念を説明するためのもので、（ａ）、（ｂ）ともにウェハの断面構造を示す。
【図２】本発明の基本的概念を説明するためのもので、（ａ）、（ｂ）ともにウェハの断面構造を示す。
【図３】（ａ）、（ｂ）は、図１及び図２に示すウェハ表面の金属配線膜の結晶配向性を示すＸ線回折パターンのグラフである。
【図４】（ａ）、（ｂ）は、図１及び図２に示すウェハのＳＩＭＳ分析によるデプスプロファイルを示すグラフである。
【図５】第１実施形態の基板処理装置の全体構造を説明する平面図である。
【図６】図５の装置を構成する成膜ユニット等の構造の説明図である。
【図７】図５の装置等によって形成される半導体集積回路の部分断面図である。
【図８】図７に示す半導体集積回路の変形例であり、Ｓｉウェハ上には、３次元的な配線構造体が形成されている。
【図９】第２実施形態の基板処理装置の全体構造を説明する平面図である。
【符号の説明】
６ 配線本体層
１０ 搬送装置
１２ 第１成膜ユニット
１３ 第２成膜ユニット
１４,１５ 搬出入室
２６ 搬送用真空ロボット
４１ 成膜室
４２ 陽極部材
４２ａ ハース
４２ｂ 環状補助陽極
４２ｃ 環状磁石
４３ プラズマガン
４５ 排気系
５０ チャック
５３ 調節部材
１０２ Ｓｉ基板
１０３ パターン層
１０４ バリア層
１０６ 配線本体層
ＣＡ カセット
Ｗ 基板
【発明の属する技術の分野】
本発明は、プラズマビームを用いて配線用金属膜の成膜等の処理を行う基板処理装置及び基板処理方法に関する。
【０００２】
【従来の技術】
成膜を行うための装置として、例えば圧力勾配型のプラズマガンからのプラズマビームをハースに導き、ハース上の蒸発ルツボ中の蒸着物質を蒸発・イオン化し、このように蒸発・イオン化した蒸着物質をハースと対向して配置された基板の表面に付着させるイオンプレーティング装置が知られている（特開平７−１３８７４３号公報参照）。
【０００３】
【発明が解決しようとする課題】
しかし、上記のようなイオンプレーティング装置では、高い結晶配向性を有し電気特性に優れた金属材料からなる配線膜が得られていない。
【０００４】
そこで、本発明は、高い結晶配向性を有し電気特性に優れる金属配線材料膜からなる配線体等を提供することを目的とし、特に斯かる配線体を簡易に形成することができる基板処理装置及び基板処理方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明の基板処理方法は、基板上にバリア膜を形成する第１工程と、材料蒸発源に向けてプラズマビームを供給して前記材料蒸発源の金属配線材料を蒸発させることにより、前記第１工程でバリア膜を形成したままの前記基板上に膜を付着させる第２工程とを備え、前記第２工程は、前記第１工程でバリア膜を形成したままの前記基板のバイアス電圧をゼロとした状態で、前記材料蒸発源の金属配線材料を蒸発させて基板上に膜を付着させる予備工程と、当該予備工程を完了した前記基板に所定のバイアス電圧を印加した状態で、前記材料蒸発源の金属配線材料を蒸発させて基板上に膜を付着させる本工程とを含む。
【００２０】
上記の場合、第１工程でバリア膜を形成したままの前記基板上に、第２工程で金属配線材料の膜を迅速に付着させることができる。ここで、第２工程の成膜は、プラズマビームを用いたものであり、前記予備工程と前記本工程とを含んでいる。従って、成膜が迅速なだけでなく、成膜に際して基板に入射する粒子によって下地であるバリア膜の表面に付着した汚染物質等を除去してバリア膜の表面を浄化する働きを有するので、下地のバリア膜を敢えてクリーニングする必要もない。つまり、バリア膜と金属配線材料膜とを個別の装置で順次形成する場合、金属配線材料膜の形成直前に通常はバリア膜表面をスパッタ等によってクリーニングする必要が生じると考えられるにも拘わらず、上記のような第２工程での成膜の下地浄化機能（以下、「セルフサーフェスクリーニング」と称する）を利用することによって、第１工程と第２工程との間の表面クリーニングの工程を省略することができる。よって、工程の減少及びフットプリントの減少を図ることができるとともに、スループット増大を図ることができる。さらに、第２工程の成膜のセルフサーフェスクリーニング効果により、バリア膜上には、ステップカバレージが良くボイド等が形成されにくく、かつ、結晶配向性の良い金属配線材料膜が形成される。
【００２１】
上記方法の好ましい態様では、当該本工程の後、前記基板のバイアス電圧をゼロとした状態で、前記材料蒸発源の金属配線材料を蒸発させて基板上に膜を付着させる仕上げ工程と含むことを特徴とする。
【００２２】
上記の場合、当該仕上げ工程により、金属配線材料層をある程度の厚さで平坦に仕上げることができる。
【００２３】
上記方法の好ましい態様では、前記材料蒸発源の金属配線材料を蒸発させて基板上に膜を付着させることによって形成した配線金属層及び前記バリア膜を配線形成する第３工程をさらに含むことを特徴とする
【００２４】
上記の場合、高密度で結晶配向性が良い金属配線が形成される。このような金属配線は、高い導電性を示すだけでなく、エレクトロマイグレーションに対する耐性が高い。
【００２５】
また、上記方法の好ましい態様では、前記第１工程で、パターニングした絶縁層を上層に形成した基板上にバリア膜を形成し、前記第３工程では、前記絶縁層上の前記バリア膜及び前記配線金属層を部分的に除去することを特徴とする。
【００３４】
【発明の具体的説明】
近年、半導体集積回路の集積度は飛躍的に増加しているが、集積度向上に対するニーズはますます増大しており、半導体製造技術を構成する各要素技術の分野で集積度向上に向けて多くの研究がなされている。特に、半導体集積回路を構成する配線については、さらなる細線化、多層化が大きな課題となって来ており、既存の手法の改良でなく、飛躍的に細線化、多層化を達成できる新たな技術の開発に多大の努力が払われている。具体的には、低抵抗で、迅速な成膜が可能で、ステップカバレージがよく、エレクトロマイグレーション等の特性劣化に対する耐性がある配線膜の形成が強く望まれている。
【００３５】
ここで、最近高い導電性によって注目を集めているＣｕ配線パターンに関する従来の形成方法について具体的に説明しておく。まず、Ｓｉ基板上には、半導体素子や絶縁層（ＳｉＯ2）パターンが形成される。次に、このＳｉＯ2パターン等の表面をスパッタ等を利用したエッチングによってクリーニングした後、ＴａＮ、ＴｉＮ、Ｔａ等のバリア膜をＣＶＤ等の成膜装置でクリーニング直後のＳｉＯ2パターン等の表面に形成する。次に、このバリア膜の表面をスパッタ等のエッチングによってクリーニングした後、ＰＶＤ等の別の成膜装置でＣｕのシード層を形成してバリア膜をコートする。次に、このＣｕシード層の表面に湿式のＣｕめっき層を形成する。次に、ＣＭＰによってＣｕ等からなる金属配線膜を除去し、バイアホールやトレンチに埋め込まれた配線パターンを形成する。その後、再度ＳｉＯ2パターンを基板上に形成し、上記と同様の方法で金属配線膜を再度ＳｉＯ2パターン等の上に形成し、ＣＭＰによって金属配線膜を除去して配線パターンを形成する。以上のような工程を繰り返すことにより、三次元の配線網を形成することができる。
【００３６】
しかしながら、上記のような方法では、Ｃｕシード層やバリア膜の形成前にこれらの下地層を表面クリーニングする工程を介在させているため、工程が複雑となっていた。表面クリーニングの工程自体は、実用的な配線用成膜装置において、良好な配線膜を形成するために不可避のものであると考えられていたが、発明者らは、鋭意研究の結果、上記のような表面クリーニングの工程を特別に設けることなく、低抵抗率で、成膜速度、ステップカバレージ、エレクトロマイグレーション耐性等を飛躍的に向上させた配線膜の可能性を拓く新たな成膜装置及び方法の発明に至った。すなわち、本発明者らは、プラズマを利用した圧力勾配型のイオンプレーティング装置による配線用金属の成膜について様々な実験を行った結果、圧力勾配型のイオンプレーティング装置による成膜自体に下地層表面の浄化機能、すなわちセルフサーフェスクリーニング効果があることを発見した。つまり、このセルフサーフェスクリーニングを利用すれば、配線用金属の成膜の前に基板をエッチング等して表面クリーニングを行う特別の工程の必要がなくなり、工程を簡単化し、全体的な装置のフットプリントを減少させることができるとともに、配線工程のスループット向上を図ることができる。
【００３７】
以下、セルフサーフェスクリーニングの具体的内容について説明する。圧力勾配型の電子銃を用いたイオンプレーティング装置によって配線用金属（例えばＣｕ）をバリア膜上に堆積する場合、成膜に際して基板に入射するアルゴン等の雰囲気ガス粒子、配線用金属の粒子等によって下地であるバリア膜の表面に付着した汚染物質等が除去されてバリア膜の表面が浄化されるものと考えられる。このようなセルフサーフェスクリーニングにより、バリア膜上には、極めて結晶配向性が良くバリア膜との間で付着性がよい配線用金属膜が形成される。この配線用金属膜は、最も密度が高い（１１１）結晶配向を示し、高いエレクトロマイグレーション耐性を有することが分かった。しかも、上記のようなイオンプレーティング装置によって配線用金属膜を形成する場合、下地のバリア膜の表面状態である、凹凸形状や結晶性・非結晶性とは無関係に、（１１１）結晶配向を有する配線用金属膜を形成できることを確認した。
【００３８】
図１は、イオンプレーティング装置によってＣｕをバリア膜上に堆積した段階のウェハ断面を示す。なお、図示のウェハは、Ｓｉ基板上にＳｉＯ2パターンを有するパターンウェハである。
【００３９】
図１（ａ）の場合、Ｓｉ基板２上に通常の半導体製造工程を用いてＳｉＯ2パターン層３を形成し、このＳｉＯ2パターン層３上に、ＣＶＤ装置を用いてＴａＮのバリア層４を形成するとともに、ＴａＮのバリア層４上にＰＶＤ装置を用いてＣｕのシード層５を形成したものを予め準備した。次に、大気にさらされたシード層５の表面を洗浄することなく、このシード層５上に圧力勾配型のイオンプレーティング装置を利用してＣｕからなる配線本体層６を形成した。
【００４０】
一方、図１（ｂ）の場合、Ｓｉ基板２上に通常の半導体製造工程を用いてＳｉＯ2パターン層３を形成し、このＳｉＯ2パターン層３上に、ＣＶＤ装置を用いてＴａＮのバリア層４を形成したものを予め準備した。次に、大気にさらされたバリア層４の表面を洗浄することなく、このバリア層４上に圧力勾配型のイオンプレーティング装置を利用してＣｕからなる配線本体層６を形成した。
【００４１】
以上において、ＳｉＯ2パターン層３は８００ｎｍ、ＴａＮのバリア層４は２５ｎｍ、シード層５は１００ｎｍの厚さを有するものとした。
【００４２】
図２は、ブランケットウェハの成膜を示し、平坦な絶縁膜上に形成されたバリア膜上にＣｕを堆積した段階のウェハ断面を示す。
【００４３】
図２（ａ）の場合、Ｓｉ基板２上に平坦なＳｉＯ2ブランケット層３’を形成し、このＳｉＯ2ブランケット層３’上に、ＣＶＤ装置を用いてＴａＮのバリア層４を形成するとともに、ＴａＮのバリア層４上にＰＶＤ装置を用いてＣｕのシード層５を形成したものを予め準備した。次に、大気に一旦さらされたシード層５の表面を洗浄することなく、このシード層５上に圧力勾配型のイオンプレーティング装置を利用してＣｕからなる配線本体層６を形成した。
【００４４】
一方、図２（ｂ）の場合、Ｓｉ基板２上に平坦なＳｉＯ2ブランケット層３’を形成し、このＳｉＯ2ブランケット層３’上に、ＣＶＤ装置を用いてＴａＮのバリア層４を形成したものを予め準備した。次に、大気に一旦さらされたバリア層４の表面を洗浄することなく、このバリア層４上に圧力勾配型のイオンプレーティング装置を利用してＣｕからなる配線本体層６を形成した。
【００４５】
図３は、図１及び図２に示すウェハ表面のＸ線回折スペクトルを示すグラフである。図３（ａ）は、図１（ａ）や図２（ａ）に対応するもので、Ｃｕのシード層５を設けた場合における配線本体層６表面からのＸ線回折パターンを示し、図３（ｂ）は、図１（ｂ）や図２（ｂ）に対応するもので、Ｃｕのシード層５を設けない場合における配線本体層６表面からのＸ線回折パターンを示す。いずれの場合にも、（１１１）結晶配向を表す鋭いピークが得られているが、他の（２００）結晶配向を示すピーク（図３では、その他よりも１００倍のスケールで描かれている）は、１／１０００程度以下の小さなレベルとなっている。このことからも明らかなように、このイオンプレーティング装置によって形成した配線本体層６は、いずれも（１１１）方向に極めて高い結晶配向性を有している。特に、図１（ｂ）や図２（ｂ）に示すようにＣｕのシード層５を設けることなくバリア層４上に直接配線本体層６を形成する場合であっても、結果的に得られる配線本体層６は高い結晶配向性を示す。また、図２（ａ）に示すようにブランケットウェハに設けたシード層５上に配線本体層６を形成する場合、シード層５が（１１１）結晶配向性を有するとともに、このシード層５上に配線本体層６がエピタキシャル成長する。さらに、図１（ａ）に示すようにパターンウェハに設けたシード層５上に配線本体層６を形成する場合においても、図２（ａ）の場合と同様に、（１１１）結晶配向性を示すシード層５上に配線本体層６がエピタキシャル成長する。
【００４６】
図４は、図１及び図２に示すウェハをＳＩＭＳで分析したデプスプロファイルである。図４（ａ）は、図１（ａ）や図２（ａ）に対応するもので、Ｃｕのシード層５を設けた場合における深さ方向の成分変化を示し、図４（ｂ）は、図１（ｂ）や図２（ｂ）に対応するもので、Ｃｕのシード層５を設けない場合における深さ方向の成分変化を示す。グラフからも明らかなように、シード層５と配線本体層６の間、若しくはバリア層４と配線本体層６の間には、特に汚染層が観察されない。つまり、バリア層４やシード層５を大気にさらすことによってその表面に付着したカーボンを主成分とする有機物の吸着物、水酸化物、酸化物等を除去できる。このことは、圧力勾配型のイオンプレーティング装置を利用してＣｕの配線本体層６を形成する場合、特別のクリーニング工程を設けることなく、配線本体層６の下地表面を自動的に洗浄するという、セルフサーフェスクリーニング効果があることを意味する。
【００４７】
以上をまとめると、セルフサーフェスクリーニングにより、バリア層４上には、バリア層４の凹凸や結晶状態の如何に拘わらず、極めて結晶配向性が良くバリア層４との間で付着性がよいＣｕ配線層が形成されることが分かる。このＣｕ配線層は、最も密度が高い（１１１）結晶配向を示し、高いエレクトロマイグレーション耐性を有する。
【００４８】
【発明の実施の形態】
［第１実施形態］
図５は、本発明の第１実施形態に係る基板処理装置の全体構造を示す平面図である。この基板処理装置は、半導体ウェハ等の基板に一連の処理工程を一括して行うクラスタツールタイプの半導体処理装置であり、基板Ｗに所定の処理を施す複数の処理装置として、搬送装置１０を中心として、Ｓｉ基板Ｗに設けたＳｉＯ2パターン層上にイオンプレーティングを利用してＴａＮバリア層を形成する第１成膜ユニット１２と、ＴａＮバリア層を設けたＳｉ基板Ｗ上にイオンプレーティングを利用してＣｕ配線層を形成する第２成膜ユニット１３と、２つの搬出入室１４、１５とを備える。
【００４９】
第１成膜ユニット１２は、バリア膜の材料であるＴａを収容する材料蒸発源に向けてプラズマビームを供給することにより、窒素雰囲気下で材料蒸発源のＴａを蒸発させて基板Ｗ上にＴａＮ膜を付着させるためのものである。
【００５０】
第２成膜ユニット１３は、配線膜の材料であるＣｕを収容する材料蒸発源に向けてプラズマビームを供給することにより、材料蒸発源のＣｕを蒸発させて基板Ｗ上にＣｕ膜を付着させるためのものである。
【００５１】
搬出入室１４、１５は、基板処理装置の外部との間で基板Ｗをやりとりするためのもので、複数の基板Ｗを収納するカセットＣＡを載置するカセットステージ、このカセットステージを昇降移動させるステージ駆動装置等を備える。
【００５２】
なお、搬送装置１０と各成膜ユニット１２、１３は、ゲート弁２４を介して開閉可能に接続されており、搬送装置１０と各搬出入室１４、１５も、ゲート弁２５を介して搬送装置１０と開閉可能に接続されている。なお、搬送装置１０を構成する搬送室の中央には多関節型の搬送手段である搬送用真空ロボット２６が配置されており、この搬送装置１０の周囲に固定された成膜ユニット１２、１３や搬出入室１４、１５との間で基板Ｗの受け渡しが可能になっている。
【００５３】
以下、図５に示す基板処理装置の動作について説明する。この基板処理装置で処理すべき未処理の基板Ｗを収納するカセットＣＡは、一旦搬出入室１４、１５のいずれかに搬入され、ここで一時的に保管される。その後、搬送装置１０に設けた搬送用真空ロボット２６によって、搬出入室１４、１５中に配置したカセットＣＡ中の基板Ｗを一枚一枚搬送装置１０内部に取り込み、続いて各成膜ユニット１２、１３の内部に順次搬送する。各成膜ユニット１２、１３では、基板Ｗ上にＴａＮバリア層とＣｕ配線層とを順次形成する。ＴａＮバリア層及びＣｕ配線層の成膜が終了した基板Ｗは、搬送装置１０を経て、搬出入室１４、１５中に配置したカセットＣＡ中に順次収納される。処理済みの基板Ｗを収容したカセットＣＡは、基板処理装置の外部に搬出される。
【００５４】
図６は、図５に示す搬送装置１０及び第２成膜ユニット１３の構造を説明する図である。
【００５５】
搬送用真空ロボット２６は、伸縮するとともに中心軸ＣＸの回りに回転可能であるアーム２６ａと、アーム２６ａの先端に固定されて基板Ｗを支持するハンド２６ｂとを備える。基板Ｗを支持するハンド２６ｂは、アーム２６ａに送られて、周囲の成膜ユニット１２、１３等の内部に基板Ｗを進退させることができる。
【００５６】
第２成膜ユニット１３は、真空気密を保ち得る密閉構造の成膜室４１で構成される。成膜室４１内部の下方には、蒸発物質を収容する凹部を有する蒸発物質源でありかつ陽極であるハース４２ａと、このハース４２ａを中心としてその周囲に環状に配置される環状補助陽極４２ｂとからなる陽極部材４２のほか、磁場制御部材として環状補助陽極４２ｂの直下に配置される環状磁石４２ｃが配置されている。成膜室４１の下部側壁の一側面には、成膜室４１の内部を臨むようにプラズマ源であるプラズマガン４３が設けられている。このプラズマガン４３は、特開平８−２３２０６０号公報等に開示されている圧力勾配型のプラズマガンであり、モリブデン製の外筒とキャリアガスを導入するタンタル製の内パイプとからなる２重円筒の一端を円盤状の陰極で固定し他端にＬａＢ6製の円盤を配置することによって形成したガン本体４３ａと、ガン本体４３ａから出射するプラズマビームを引き出す電極としての役割とともにプラズマビームを収束させる役割を有する環状の電磁極部４３ｂと、電磁極部４３ｂを成膜室４１に連結する筒状部４３ｃとを備える。また、プラズマガン４３は、筒状部４３ｃの周囲にプラズマビームを成膜室４１内に導くための環状のステアリングコイル４３ｄを有している。
【００５７】
成膜室４１の上部であってプラズマガン４３上方には、成膜室４１中を適当な真空度に維持する排気系４５が設けられている。この排気系４５は、排気室４５ａと、排気遮断弁４５ｂと、高真空用排気ポンプ４５ｃとから構成される。
【００５８】
成膜室４１の中間部であってプラズマガン４３と排気系４５との間の側壁には、成膜室４１中で基板Ｗを保持するチャック５０を必要なタイミングで動作させるチャック駆動機構５１が設けられている。このチャック駆動機構５１は、チャック５０を基板Ｗを保持する保持状態と基板Ｗの保持を解除する解除状態との間で開閉動作させることができるとともに、基板Ｗを保持した保持状態のチャック５０をその場で基板Ｗの中心線の回りに回転させることができる。なお、チャック５０は、一対の開閉可能なハンド（図示を省略）からなり、これらが閉状態にあるとき上記の保持状態となり、開状態にあるとき上記の解除状態となる。
【００５９】
成膜室４１内部の上方には、成膜中における基板Ｗの温度と電位を調節する調節部材５３が配置されている。この調節部材５３は、駆動機構５４によって上下に駆動され、チャック５０に保持された基板Ｗの上面（裏面）に接して基板Ｗの温度及び電位を調節する下方の動作位置と、チャック駆動機構５１による基板Ｗの反転を許容する上方の待避位置（図示の状態）との間で進退可能である。
【００６０】
以下、動作について説明する。搬送用真空ロボット２６のハンド２６ｂは、第２成膜ユニット１３中に基板Ｗを被処理面すなわち成膜面を上向きにして搬入し、この基板Ｗを水平状態のチャック５０の直下に配置する。この状態で、チャック５０が離間して解除状態となると、ハンド２６ｂは、基板Ｗとともに上昇し、基板Ｗをチャック５０の高さまで上昇させる。この状態で、チャック５０が閉じて保持状態となると、チャック５０によって基板Ｗの縁が支持される。その後、アーム２６ａは、一旦わずかに降下し、第２成膜ユニット１３外に退出する。
【００６１】
次に、調節部材５３が最上端の待避位置まで移動しているか否かを確認し、調節部材５３が待避位置にないときは駆動機構５４を駆動して調節部材５３を最上端の待避位置まで移動させ、被処理面すなわち成膜面が上となってチャック５０に保持された状態の基板Ｗを水平軸回りに回転させる。これにより、基板Ｗは反転し、成膜面が下向きとなる。次に、調節部材５３が最下端の動作位置に移動し、成膜面を下向きとして配置された基板Ｗの上面（裏面）に調節部材５３の下面が一様に接して基板Ｗの温度や電位が調節される。
【００６２】
イオンプレーティングによる成膜は、このように成膜面を下向きとし所望の温度及び電位に調節された状態の基板Ｗに対して行われる。具体的な成膜について説明すると、ハース４２ａの凹部には、Ｃｕ等の蒸発物質金属が加熱され溶融状態で溜まっている。この状態で、プラズマガン４３からのプラズマビームを環状補助陽極４２ｂに入射させている待機状態からハース４２ａに入射させる成膜状態にスイッチする。これにより、基板Ｗの下面すなわち被処理面に金属被膜が形成され成長する。基板Ｗの被処理面に形成された膜が所定の膜厚になった段階で、プラズマビームを環状補助陽極４２ｂに入射さる待機状態にスイッチする。以上により、基板Ｗの被処理面への薄膜形成処理は終了する。なお、本実施形態のプラズマガン４３を用いることにより、強力なプラズマビームを連続的に安定して供給することができ、基板Ｗ上に高品質の膜が迅速に形成されることになる。また、環状磁石４２ｃによってハース４２ａの上方にカスプ磁場を形成しハース４２ａに入射するプラズマビームを修正するので、基板Ｗ上により均一な厚さの膜が形成されることになる。さらに、成膜中における基板Ｗの電位を当初ゼロにほぼ等しい状態とすることで、下地のＴａＮバリア層にダメージを与えない程度にＴａＮバリア層上に付着した汚染物質を除去できる。また、このような予備工程を完了した段階で基板Ｗの電位をゼロでない所定の状態とすることで、ＴａＮバリア層上に（１１１）結晶配向性を有するＣｕ配線層を迅速に形成することができ、トレンチ等を効果的に埋め込むことができる。さらに、このような本工程の後に、基板Ｗにほぼゼロに等しいバイアス電圧を印加した状態でＣｕ膜の形成を継続する。このような仕上げ工程により、Ｃｕ配線層をある程度の厚さを有し、かつ、平坦なものとすることができる。
【００６３】
次に、駆動機構５４は、調節部材５３を最上端の待避位置に移動させる。チャック駆動機構５１は、チャック５０を回転させて基板Ｗを反転させ成膜面を上側にする。この状態で、アーム２６ａは、第２成膜ユニット１３内に進入し、基板Ｗを支持するチャック５０の直下に移動する。次に、アーム２６ａは、基板Ｗの裏面にほとんど接するまで上昇する。この状態で、チャック５０が解除状態となると、チャック５０からアーム２６ａに基板Ｗが渡される。アーム２６ａは、成膜後の被処理面を上側にした基板Ｗを第２成膜ユニット１３外に搬出する。
【００６４】
なお、図５に示す第１成膜ユニット１２については、図６に示す第２成膜ユニット１３とほぼ同一の構造を有するので、具体的な構造の説明は省略する。ただし、第１成膜ユニット１２では、基板Ｗ上に、Ｃｕ配線層ではなくＴａＮバリア層を形成するので、ハース４２ａの凹部には、Ｃｕの代わりにＴａを収容し、成膜室４１中に窒素ガスを導入する。このため、窒素ガス等を導入するための窒素ガス用の導入ポートや窒素ガス用の流量調節機構等が必須となる。
【００６５】
図７は、図５及び図６に示す基板処理装置における具体的な処理手順について説明する図である。
【００６６】
予め、Ｓｉ基板１０２上に通常の半導体製造工程を用いて複数のトレンチＴＲ等を備える厚さ約８００ｎｍのＰＥＴＥＯＳ（プラズマエンハンスＴＥＯＳ）ＳｉＯ2パターン層１０３を形成する（図７（ａ））。なお、ＳｉＯ2パターン層１０３の形成には、ＣＶＤを利用した。また、Ｓｉ基板１０２上には、ＳｉＯ2パターン層１０３の他に、ＦＥＴ等の半導体素子を形成してあるが、ここでは図示を省略している。
【００６７】
次に、ＳｉＯ2パターン層１０３を形成した基板Ｗを、図５に示す基板処理装置に搬入し、搬送装置１０を介して第１成膜ユニット１２中にセットする。
【００６８】
次に、第１成膜ユニット１２中にセットされた基板ＷのＳｉＯ2パターン層１０３上に、ＴａＮからなる厚さ約２５ｎｍのバリア層１０４を形成する（図７（ｂ））。すなわち、プラズマガン４３からのプラズマビームをハース４２ａに入射させて、窒素ガスの雰囲気下でＴａを昇華させることにより、ＳｉＯ2パターン層１０３の上面と、これに形成されたトレンチＴＲの内面とにＴａＮが堆積してほぼ一様な厚さのバリア層１０４が形成される。この際、セルフサーフェスクリーニングにより、ＳｉＯ2パターン層１０３等の表面に付着した汚染物質層が除去され、ＳｉＯ2パターン層１０３との間で付着性がよいバリア層１０４が形成される。
【００６９】
次に、バリア層１０４を形成した基板Ｗを、搬送装置１０を介して第１成膜ユニット１２から第２成膜ユニット１３に搬送する。
【００７０】
次に、第２成膜ユニット１３中にセットされた基板Ｗのバリア層１０４上に、Ｃｕからなる厚さ約１μｍの配線本体層１０６を形成する（図７（ｃ））。すなわち、プラズマガン４３からのプラズマビームをハース４２ａに入射させて、Ｃｕを溶融蒸発させることにより、バリア層４の上面と、トレンチＴＲの内部とにＣｕが堆積してほぼ平坦な配線本体層１０６が形成される。この際、セルフサーフェスクリーニングにより、バリア層１０４の表面に付着した汚染物質層が除去され、バリア層１０４の表面には、極めて（１１１）結晶配向性が良くバリア層１０４との間で付着性がよい配線本体層１０６が形成されるとともにトレンチＴＲが効果的に埋められる。
【００７１】
次に、配線本体層１０６を形成した基板Ｗを、搬送装置１０を介して図５に示す基板処理装置の外部に搬出する。
【００７２】
次に、基板ＷをＣＭＰ装置に搬入し、配線本体層１０６の上部を研磨して除去する。これにより、ＳｉＯ2パターン層１０３を構成する凸部上の配線本体層１０６やバリア層１０４が除去される。つまり、ＳｉＯ2パターン層１０３のトレンチＴＲにバリア層１０４で包まれた配線体からなるＣｕ配線パターン２０６が形成される。
【００７３】
このようにして得たＣｕ配線パターン２０６は、幅約０．３５μｍで、深さ約０．８μｍで、ボイドの形成がなかった。さらに、このＣｕ配線パターン２０６は、結晶性が良く、良好な（１１１）結晶配向を示し、１．８〜１．９μΩ程度の低い抵抗率を示すものであった。
【００７４】
図８は、図７の半導体装置に多層構造の配線を設けた３次集積元回路装置の構造を概念的に説明する図である。
【００７５】
基板Ｗを構成するＳｉ基板１０２上には、複数の配線組み込み層ａ〜ｄが形成されており、最上層にパッシベーション膜ｅが形成されている。各配線組み込み層ａ〜ｄは、図７で説明したと同様の工程で製造され、ＳｉＯ2パターン層３０３の間にＣｕ配線パターン３０６を埋め込んだ構造を有する。この場合、Ｃｕ配線パターン３０６が低抵抗で、ボイド等の発生がないので、配線密度を高めることができる。さらに、Ｃｕ配線パターン３０６が（１１１）結晶配向を有することから、エレクトロマイグレーションの発生を効果的に防止できる。
【００７６】
以上の実施形態では、第１成膜ユニット１２で、ＳｉＯ2パターン層１０３上にイオンプレーティングを利用してバリア層１０４を形成しているが、第１成膜ユニット１２をＣＶＤ成膜装置として、ＳｉＯ2パターン層１０３上にＣＶＤを利用してＴａＮバリア層を形成することもできる。通常、成膜装置ＣＶＤにはセルフサーフェスクリーニング効果が期待できないので、ＣＶＤを利用してＴａＮバリア層を形成する前には、アニーリングやスパッタリングといった表面クリーニングが必要となる。したがって、図５の基板処理装置には、成膜ユニット１２、１３とともに搬送装置１０に接続されるクリーニングユニットを設ける必要がある。
【００７７】
また、以上の実施形態では、第２成膜ユニット１３でバリア層１０４上に、Ｃｕからなる配線本体層１０６を形成しているが、第２成膜ユニット１３で、バリア層１０４上にこれを薄く覆うように、１００ｎｍ程度のＣｕからなるシード層を形成することもできる。この場合、図５の基板処理装置で処理を終わった基板Ｗを湿式の銅メッキ装置等に搬入して厚い銅配線膜を形成する。この場合においても、下地のシード層の存在によって銅配線膜も良好な（１１１）結晶配向性を示すことになる。
【００７８】
［第２実施形態］
図９は、本発明の第２実施形態に係る基板処理装置の全体構造を示す平面図である。
【００７９】
この基板処理装置は、半導体ウェハ等の基板に一連の処理工程を一括して行う半導体処理装置であり、基板Ｗ上にイオンプレーティングを利用したバリア層を形成する第１成膜ユニット４１２と、基板Ｗ上にイオンプレーティングを利用した金属配線層を形成する第２成膜ユニット４１３とを備える。
【００８０】
これらの成膜ユニット４１２、４１３の正面には、通路状の搬送装置４２７が配置されている。この搬送装置４２７は、基板ホルダ４２７ａを設けたベルトコンベア４２７ｂと、このベルトコンベア４２７ｂを動作させて基板Ｗを水平なｘ軸方向に搬送する駆動装置４２７ｃとを有する。搬送装置４２７は、各成膜ユニット４１２、４１３にそれぞれ設けた各搬出入口４１２ａ、４１３ａの正面位置に基板Ｗを移動させることができ、これにより、搬送装置４２７と各成膜ユニット４１２、４１３との間で基板Ｗの受け渡しが可能になる。ここで、基板ホルダ４２７ａは、被処理面を上側にして基板Ｗを支持する構造となっているが、各成膜ユニット４１２、４１３は、基板ホルダ４２７ａから受け取った基板Ｗを裏返す機構（図示を省略）をそれぞれ有しているので、これらにおいて基板Ｗの被処理面を下側にした成膜が可能となる。
【００８１】
また、搬送装置４２７の一端には、基板Ｗを基板処理装置中に搬入したり基板Ｗを基板処理装置外に搬出したりするインターフェイス装置４１４が設置されている。このインターフェイス装置４１４は、複数の基板Ｗを収容したカセットを外部との間で受け渡すことができるようになっており、これに設けた基板移載ロボット４１４ａは、受け取ったカセットから基板Ｗを一枚ずつ取り出してベルトコンベア４２７ｂに設けた基板ホルダ４２７ａに渡すことができ、逆に基板ホルダ４２７ａから基板Ｗを受け取ってカセットに収納することができる。
【００８２】
なお、各成膜ユニット４１２、４１３の構造は、第１実施形態の図６で説明したものとそれぞれほぼ同様の構造を有するので、説明を省略する。
【００８３】
以下、図９の基板処理装置の動作について説明する。インターフェイス装置４１４に搬入したカセットからは、基板移載ロボット４１４ａによって未処理の基板Ｗが取り出され、搬送装置４２７に渡される。搬送装置４２７は、基板Ｗをｘ方向に適宜移動させて、各成膜ユニット４１２、４１３の各搬出入口４１２ａ、４１３ａの正面位置に基板Ｗを移動させる。各成膜ユニット４１２、４１３は、基板Ｗをｙ方向に適宜移動させて、基板Ｗを装置内部に取り込むとともに、必要な成膜処理を行う。必要な処理が終了した基板Ｗは、搬送装置４２７を経てインターフェイス装置４１４のカセットに収納される。
【００８４】
この第２実施形態の場合、図６に示す気密型の搬送装置１０の代わりに、開放型の搬送装置４２７を用いているので、第１成膜ユニット４１２を用いたバリア層の形成前と、第２成膜ユニット４１３を用いた金属配線層の形成前に、基板Ｗが大気にさらされる。このため、両成膜ユニット４１２、４１３に搬入した直後の基板Ｗの表面には、汚染物質層が形成されるが、いずれも、本実施形態の基板処理装置のセルフサーフェスクリーニング効果によって成膜の初期段階で除去されるので、清浄なバリア層や良好な（１１１）結晶配向性を示す金属配線層が形成される。
【００８５】
以上の第２実施形態では、第１成膜ユニット４１２で、イオンプレーティングを利用してバリア層を形成しているが、第１成膜ユニット４１２をＣＶＤ成膜装置として、ＣＶＤを利用してＴａＮバリア層を形成することもできる。なお、ＣＶＤにはセルフサーフェスクリーニング効果が期待できないので、ＣＶＤを利用してＴａＮバリア層を形成する前には、アニーリングやスパッタリングといった表面クリーニングが必要となる。したがって、図９の基板処理装置には、成膜ユニット４１２、４１３とともに搬送装置４２７に対面して接続されるクリーニングユニットを設ける必要がある。
【００８６】
また、以上の第２実施形態では、第２成膜ユニット４１３でバリア層上に金属配線層を形成しているが、第２成膜ユニット１３で、バリア層上にこれを薄く覆うようにＣｕからなるシード層を形成することもできる。この場合、図９の基板処理装置で処理を終わった基板Ｗを湿式の銅メッキ装置等に搬入して厚い銅配線膜を形成する。この場合においても、下地のシード層の存在によって金属配線層も良好な（１１１）結晶配向性を示すことになる。
【００８７】
また、上記第１及び第２実施形態では、金属配線膜の材料として、Ｃｕを用いているが、これに代えてＡｌやＡｌ合金を用いることができる。この場合、下地のバリア膜の材料としては、ＴｉＮが好適に用いられるが、ＴａＮ、Ｔａ等を用いてもよい。また、金属配線膜の材料としては、金属配線膜の材料としてＣｕあるいはＣｕ合金を用いる場合にも、下地のバリア膜の材料としては、ＴａＮの他に、ＴｉＮ、Ｔａ等を用いることができる。さらに、金属配線膜の材料として、ＡｕやＡｇを用いることができ、下地のバリア膜の材料としてはＴｉＮ、Ｔａ、ＴａＮ等を用いることができる。
【００８８】
【発明の効果】
以上の説明から明らかなように、本発明の基板処理装置によれば、第２成膜ユニットで前記材料蒸発源に向けてプラズマビームを供給して前記材料蒸発源の金属配線材料を蒸発させるので、第１成膜ユニットでバリア膜を形成したままの前記基板上に金属配線材料の膜を迅速に付着させることができるだけでなく、成膜に際して下地であるバリア膜の表面に付着した汚染物質等を除去するセルフサーフェスクリーニングが達成される。よって、事前の表面クリーニングの工程を省略することができ、スループットの増加とフットプリントの減少とを図ることができるとともに、バリア膜上には、ステップカバレージが良くボイド等が形成されにくく、かつ、結晶配向性の良い金属配線材料膜が形成される。
【００８９】
また、本発明の基板処理方法によれば、第１工程でバリア膜を形成したままの前記基板上に、第２工程で金属配線材料の膜を迅速に付着させることができる。
この第２工程の成膜は、成膜が迅速なだけでなく、成膜に際して基板に入射する粒子によって下地であるバリア膜の表面に付着した汚染物質等を除去するセルフサーフェスクリーニング効果を有する。よって、スループットの増加とフットプリントの減少とを図ることができるとともに、バリア膜上には、ステップカバレージが良くボイド等が形成されにくく、かつ、結晶配向性の良い金属配線材料膜が形成される。
【００９０】
また、本発明の配線体によれば、これがプラズマビームを用いた成膜によって形成されるので、その形成が迅速であり、下地のバリア膜の表面がセルフサーフェスクリーニングによって浄化され、配線体を構成する金属配線材料が（１１１）結晶配向を有することになり、エレクトロマイグレーションに対する耐性が高くなる。
【図面の簡単な説明】
【図１】本発明の基本的概念を説明するためのもので、（ａ）、（ｂ）ともにウェハの断面構造を示す。
【図２】本発明の基本的概念を説明するためのもので、（ａ）、（ｂ）ともにウェハの断面構造を示す。
【図３】（ａ）、（ｂ）は、図１及び図２に示すウェハ表面の金属配線膜の結晶配向性を示すＸ線回折パターンのグラフである。
【図４】（ａ）、（ｂ）は、図１及び図２に示すウェハのＳＩＭＳ分析によるデプスプロファイルを示すグラフである。
【図５】第１実施形態の基板処理装置の全体構造を説明する平面図である。
【図６】図５の装置を構成する成膜ユニット等の構造の説明図である。
【図７】図５の装置等によって形成される半導体集積回路の部分断面図である。
【図８】図７に示す半導体集積回路の変形例であり、Ｓｉウェハ上には、３次元的な配線構造体が形成されている。
【図９】第２実施形態の基板処理装置の全体構造を説明する平面図である。
【符号の説明】
６ 配線本体層
１０ 搬送装置
１２ 第１成膜ユニット
１３ 第２成膜ユニット
１４,１５ 搬出入室
２６ 搬送用真空ロボット
４１ 成膜室
４２ 陽極部材
４２ａ ハース
４２ｂ 環状補助陽極
４２ｃ 環状磁石
４３ プラズマガン
４５ 排気系
５０ チャック
５３ 調節部材
１０２ Ｓｉ基板
１０３ パターン層
１０４ バリア層
１０６ 配線本体層
ＣＡ カセット
Ｗ 基板
Claims (4)
- 基板上にバリア膜を形成する第１工程と、
材料蒸発源に向けてプラズマビームを供給して前記材料蒸発源の金属配線材料を蒸発させることにより、前記第１工程でバリア膜を形成したままの前記基板上に膜を付着させる第２工程とを備え、
前記第２工程は、前記第１工程でバリア膜を形成したままの前記基板のバイアス電圧をゼロとした状態で、前記材料蒸発源の金属配線材料を蒸発させて基板上に膜を付着させる予備工程と、当該予備工程を完了した前記基板に所定のバイアス電圧を印加した状態で、前記材料蒸発源の金属配線材料を蒸発させて基板上に膜を付着させる本工程とを含むことを特徴とする基板処理方法。 - 前記第２工程は、前記本工程の後、前記基板のバイアス電圧をゼロとした状態で、前記材料蒸発源の金属配線材料を蒸発させて基板上に膜を付着させる仕上げ工程と含むことを特徴とする請求項１記載の基板処理方法。
- 前記材料蒸発源の金属配線材料を蒸発させて基板上に膜を付着させることによって形成した配線金属層及び前記バリア膜を配線形成する第３工程をさらに含むことを特徴とする請求項１記載の基板処理方法。
- 前記第１工程では、パターニングした絶縁層を上層に形成した基板上にバリア膜を形成し、前記第３工程では、前記絶縁層上の前記バリア膜及び前記配線金属層を部分的に除去することを特徴とする請求項３記載の基板処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17139199A JP4043646B2 (ja) | 1999-06-17 | 1999-06-17 | 基板処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17139199A JP4043646B2 (ja) | 1999-06-17 | 1999-06-17 | 基板処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001007047A JP2001007047A (ja) | 2001-01-12 |
| JP4043646B2 true JP4043646B2 (ja) | 2008-02-06 |
Family
ID=15922303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17139199A Expired - Fee Related JP4043646B2 (ja) | 1999-06-17 | 1999-06-17 | 基板処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4043646B2 (ja) |
-
1999
- 1999-06-17 JP JP17139199A patent/JP4043646B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001007047A (ja) | 2001-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9991157B2 (en) | Method for depositing a diffusion barrier layer and a metal conductive layer | |
| US5925227A (en) | Multichamber sputtering apparatus | |
| US4985372A (en) | Method of forming conductive layer including removal of native oxide | |
| US6596133B1 (en) | Method and system for physically-assisted chemical-vapor deposition | |
| US20080254619A1 (en) | Method of fabricating a semiconductor device | |
| TWI602263B (zh) | Cu wiring formation method and memory medium | |
| JP2002525437A (ja) | スパッタ蒸着装置 | |
| KR101739613B1 (ko) | Cu 배선의 형성 방법 | |
| KR100297971B1 (ko) | 스퍼터화학증착복합장치 | |
| US9150969B2 (en) | Method of etching metal layer | |
| US6908865B2 (en) | Method and apparatus for cleaning substrates | |
| TW201703148A (zh) | Ｃｕ配線形成方法及半導體裝置之製造方法、記憶媒體 | |
| JP4833088B2 (ja) | 高温リフロースパッタリング装置 | |
| TW201542854A (zh) | 釕膜之成膜方法及成膜裝置，以及半導體裝置之製造方法 | |
| TWI651807B (zh) | Ｃｕ配線之製造方法 | |
| KR100408543B1 (ko) | 2층 확산 장벽 증착 방법 | |
| KR20170026165A (ko) | 반도체 장치의 제조 방법 및 기억 매체 | |
| JP4043646B2 (ja) | 基板処理方法 | |
| JP3683460B2 (ja) | 基板処理方法 | |
| KR100540188B1 (ko) | 반도체장치의 제조방법 | |
| JP3793273B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2009141230A (ja) | 半導体装置の製造方法および半導体装置製造用スパッタ装置 | |
| US20050189075A1 (en) | Pre-clean chamber with wafer heating apparatus and method of use | |
| US20060048706A1 (en) | Apparatus for manufacturing semiconductor device and method for manufacturing semiconductor device by using the same | |
| JP2002016018A (ja) | 基板処理装置及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040921 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041020 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041116 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071001 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071114 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |