JP4041491B2 - 半導体集積回路装置，データ記憶検証装置およびデータ記憶検証方法 - Google Patents
半導体集積回路装置，データ記憶検証装置およびデータ記憶検証方法 Download PDFInfo
- Publication number
- JP4041491B2 JP4041491B2 JP2004513943A JP2004513943A JP4041491B2 JP 4041491 B2 JP4041491 B2 JP 4041491B2 JP 2004513943 A JP2004513943 A JP 2004513943A JP 2004513943 A JP2004513943 A JP 2004513943A JP 4041491 B2 JP4041491 B2 JP 4041491B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- data
- stored
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
- G06F21/572—Secure firmware programming, e.g. of basic input output system [BIOS]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/51—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems at application loading time, e.g. accepting, rejecting, starting or inhibiting executable software based on integrity or source reliability
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Description
本発明は半導体集積回路装置，データ記憶検証装置およびデータ記憶検証方法に関するものであり、特に、内容が第三者へ漏洩したくない機密情報であるプログラムの保護、すなわちその機密性を維持しながら、ダウンロードが確実に実行できたか否かを容易に確認できるようにしたものに関する。
ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）やＣＰＵなどの演算処理ユニットを含む半導体集積回路において、演算処理ユニットのプログラムは、コスト面やプログラムの機密性を保つという点においてはＲＯＭとしてプログラムを格納することが有利となる。しかしながら、ＲＯＭなどの書き換え不可能な手段でプログラムを保持した場合、仕様変更やプログラム自身の不具合に柔軟な対応が取りにくい。このような回路の開発における容易さなどの点から、プログラムを半導体集積回路内部に格納する手段を、ＲＡＭなどの書き換え可能な手段として所有することがある。このような構成を持つ回路においては、ＤＳＰやＣＰＵのような信号処理・機器の制御を担う演算処理ユニットなどに必要なプログラムを事前に書き換え可能なＲＡＭなどの指定領域にダウンロードする必要があった。なお、本明細書において、ダウンロードとは、データやプログラムを、半導体集積回路の内部にロードする、ことを意味するものとする。
しかし、ＤＳＰやＣＰＵなどの演算処理ユニットのプログラムを外部からＲＡＭにダウンロードする半導体集積回路においては、プログラムを半導体集積回路内部にＲＯＭで持っている場合よりもプログラムの内容が第三者に漏洩する危険が高いという欠点を有していた。
例えば、半導体集積回路外部に保持するプログラムが、著作権保護を目的として策定されたウォーターマーク（電子透かし）を検出するためのプログラムのような場合、プログラムの内容が悪意を持った第三者に漏洩したことによって、著作権保護のための仕組みを無効化される恐れがあるため、プログラム自身を保護する必要がある。
この場合、半導体集積回路内にダウンロードするプログラムを予め暗号化させて、該半導体集積回路内で復号化させることにより、プログラム自身を保護することが考えられる。
しかしながら、この予め暗号化したデータ、及び非暗号化データも含めて半導体集積回路内の書き換え可能な領域にダウンロードしたプログラムデータが正しく格納できたか否かを、機密性を保持しながら確認することは困難である。
本発明はこのような問題を解決するためになされたものであり、機密性を要するプログラムデータを外部に漏らすことなく、正しくダウンロードできたか否かを確認できる半導体集積回路装置，データ記憶検証装置およびデータ記憶検証方法を提供することを目的とする。
上記問題を解決するために、本発明の請求項１に記載の半導体集積回路装置は、半導体集積回路内の演算処理ユニットにコンテンツを処理する動作をさせるためのプログラムを、書き換え可能に格納する第２の格納手段を半導体集積回路内に有し、該第２の格納手段に格納されたプログラムに対し、上記演算処理ユニットにコンテンツを処理する動作をさせるための、書き換え用である書き換えプログラムを格納する第１の格納手段を用いて書き換えを行うようにした半導体集積回路装置において、上記半導体集積回路内に、上記第１の格納手段から上記第２の格納手段に転送される上記書き換えプログラムの転送エラーを監視する転送監視手段を備えたものである。
これにより、第三者に漏洩したくない機密情報である書き換えプログラムが半導体集積回路内に正しくダウンロードできたか否かを、該書き換えプログラムの機密性を保持しながら確認することができる。
また、本発明の請求項２に記載の半導体集積回路装置は、半導体集積回路内の演算処理ユニットにコンテンツを処理する動作をさせるためのプログラムを、書き換え可能に格納する第２の格納手段を半導体集積回路内に有し、該第２の格納手段に格納されたプログラムに対し、上記演算処理ユニットにコンテンツを処理する動作をさせるための、書き換え用である書き換えプログラムを格納する第１の格納手段を用いて書き換えを行うようにした半導体集積回路装置において、上記書き換えプログラムは、プログラムの正誤の判定を行うチェックプログラムが含まれたものであり、上記半導体集積回路内に、上記演算処理ユニットのワークメモリと、上記第２の格納手段または上記ワークメモリと、上記演算処理ユニットのプログラム入力またはデータ入力との接続を切り替える接続切り替え手段とを備え、上記第２の格納手段に格納された上記書き換えプログラムから抽出した上記チェックプログラムを上記ワークメモリに格納し、該ワークメモリに格納したチェックプログラムにより、上記演算処理ユニットを動作させ、上記書き換えプログラムの正誤チェックを行うものである。
これにより、接続切り換え手段にて演算処理ユニットのプログラム入力またはデータ入力を切り替えて、上記書き換えプログラムのデータを取り込んで、例えば該書き換えプログラムデータのチェックサムなどをとって、予め決めておいた値と比較することが可能になるので、第三者に漏洩したくない機密情報である書き換えプログラムが半導体集積回路内に正しくダウンロードできたか否かを、該書き換えプログラムの機密を保持しながら確認することができる。
また、本発明の請求項３に記載の半導体集積回路装置は、請求項２に記載の半導体集積回路装置において、上記第２の格納手段は、上記書き換えプログラムを格納するとともに、該書き換えプログラムのうち、ある決められたかたまりから所定の法則に従い一意に得られるデータを格納するものとしたものである。
これにより、第三者に漏洩したくない機密情報である書き換えプログラムが半導体集積回路内に正しくダウンロードできたか否かを、該書き換えプログラムの機密性を保持しながら確認することができるとともに、上記第２の格納手段に正しく格納できなかった場合、正しく格納できていない場所の情報を得ることができる。
また、本発明の請求項４に記載の半導体集積回路装置は、請求項３に記載の半導体集積回路装置において、上記一意に得られるデータを、上記プログラムの正誤チェックをするためのチェックコードとして使用するものである。
これにより、第三者に漏洩したくない機密情報である書き換えプログラムが半導体集積回路内に正しくダウンロードできたか否かを、該書き換えプログラムの機密性を保持しながら確認することができるとともに、上記第２の格納手段に正しく格納できなかった場合、正しく格納できていない場所の情報を得ることができる。
また、本発明の請求項５に記載の半導体集積回路装置は、請求項２に記載の半導体集積回路装置において、上記第２の格納手段は、その構成を、上記書き換えプログラムが格納されていない領域を順次２分割した構成とし、該２分割した各々の領域に同じプログラムデータを格納するものであり、上記チェックプログラムは、上記２分割した両領域の各々に格納された同じプログラムデータを比較して正誤を判定するプログラムと、前回の判定結果が正しいと判定されたときに、前回２分割した領域の一方の領域を、プログラムが格納されていない領域としてさらに２分割し、該分割した領域の各々に同じプログラムデータを格納する動作を繰り返すプログラムとを有し、上記第２の格納手段に格納すべきプログラムすべてを順次格納するものである。
これにより、第三者に漏洩したくない機密情報である書き換えプログラムが半導体集積回路内に正しくダウンロードできたか否かを、該書き換えプログラムの機密性を保持しながら確認することができるとともに、上記第２の格納手段に正しく格納できなかった場合、正しく格納できていない場所の情報を得ることができる。
また、本発明の請求項６に記載の半導体集積回路装置は、請求項５に記載の半導体集積回路装置において、上記第２の格納手段は、該第２の格納手段の上記書き換えプログラムが格納されていない領域を順次２分割した各々の領域に、上記書き換えプログラムデータと、該プログラムデータから所定の法則に従い一意に得られるデータとを格納するものとしたものである。
これにより、例えば、第２の格納手段の前段に復号化回路を備えて、該復号化回路の不具合により出力が固定値になり、排他的論理和をとってもデータが一致し、上記第２の格納手段に格納した書き換えプログラムが正しく格納できたか否かの確認が困難になる場合においても、第２の格納手段に格納した書き換えプログラムの誤りを容易に見つけ出すことができる。
また、本発明の請求項７に記載の半導体集積回路装置は、請求項６に記載の半導体集積回路装置において、上記一意に得られるデータが、該プログラムデータの反転データであるものとしたものである。
これにより、例えば、第２の格納手段の前段に復号化回路を備えて、該復号化回路の不具合により出力が固定値になり、排他的論理和をとってもデータが一致し、上記第２の格納手段に格納した書き換えプログラムが正しく格納できたか否かの確認が困難になる場合においても、第２の格納手段に格納した書き換えプログラムの誤りを容易に見つけ出すことができる。
また、本発明の請求項８に記載の半導体集積回路装置は、請求項２ないし請求項７のいずれかに記載の半導体集積回路装置において、上記チェックプログラムを予め格納したＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）を備え、上記ＲＯＭにより上記演算処理ユニットを動作させて、上記書き換えプログラムの正誤チェックを行うものである。
これにより、上記チェックプログラムの転送誤り等により、チェックプログラムが機能しなくなるのを防ぎ、上記第２の格納手段に上記書き換えプログラムが正しく格納できたか否かを確認するチェックプログラムを安定的に提供することができる効果がある。
また、本発明の請求項９に記載の半導体集積回路装置は、半導体集積回路内の演算処理ユニットにコンテンツを処理する動作をさせるためのプログラムを、書き換え可能に格納する第２の格納手段を半導体集積回路内に有し、該第２の格納手段に格納されたプログラムに対し、上記演算処理ユニットにコンテンツを処理する動作をさせるための、書き換え用である、予め暗号化された書き換えプログラムを格納する第１の格納手段を用いて書き換えを行うようにした半導体集積回路装置において、上記半導体集積回路内に、上記第１の格納手段からの上記暗号化された書き換えプログラムを復号化し、該復号化した書き換えプログラムを上記第２の格納手段に転送する復号化手段と、上記第２の格納手段に格納した書き換えプログラムを再度暗号化する暗号化手段とを備え、上記暗号化手段で暗号化された書き換えプログラムと上記第１の格納手段に保持している暗号化された書き換えプログラムとを比較するものである。
これにより、第三者に漏洩したくない機密情報であり、また、予め暗号化されている書き換えプログラムが半導体集積回路内に正しくダウンロードできたか否かを、該書き換えプログラムの機密性を保持しながら確認することができる。
また、本発明の請求項１０に記載の半導体集積回路装置は、請求項９に記載の半導体集積回路装置において、上記第２の格納手段にデータが正しく格納されていない場合、不良箇所を検出し、上記第１の格納手段に保持した書き換えプログラムを修正可能としたものである。
これにより、第２の格納手段において正しく格納できなかった箇所を使用しないように書き換えプログラムを修正して書き込むので、メモリを有効に活用することができる。
また、本発明の請求項１１に記載のデータ記憶検証装置は、機密データを外部からアクセス不可能な第１の領域を有する記憶手段に記憶させる第４の手段と、機密データの一部であり、前記第１の領域に記憶されている検査プログラムを第２の領域を有する記憶手段に記憶させる第５の手段と、前記第２の領域に記憶されている検査プログラムを実行して、前記第１の領域の機密データの正当性を検査する第６の手段とを備えた、ことを特徴とするものである。
これにより、機密データを外部からアクセス不可能な第１の領域に格納するとともに、その機密データの一部である検査プログラムを第２の領域に格納し、この検査プログラムを用いて検査を行い、その検査結果を外部に出力して、第１の領域の機密データの正当性を検証することにより、上記機密データが正しくダウンロードできたか否かを、該機密データの機密性を保持しながら確認することができる。
また、本発明の請求項１２に記載のデータ記憶検証装置は、請求項１１に記載のデータ記憶検証装置において、前記第６の手段の終了後に前記第１の領域の命令に制御を移す第７の手段をさらに備えた、ことを特徴とするものである。
これにより、前記機密データが正しくダウンロードできたか否かを、該機密データの機密性を保持しながら確認した後に、本来の機密データに含まれる命令の実行に移ることができる。
また、本発明の請求項１３に記載のデータ記憶検証装置は、請求項１１に記載のデータ記憶検証装置において、前記第５の手段は、前記第１の領域に記憶されている機密データ内に存在する命令により前記検査プログラムの記憶を実行する、ことを特徴とするものである。
これにより、前記機密データが正しくダウンロードできたか否かを、該機密データの機密性を保持しながら確認するための検査プログラムの格納を、機密データ内に存在する命令により行うことができる。
また、本発明の請求項１４に記載のデータ記憶検証装置は、請求項１１に記載のデータ記憶検証装置において、前記第５の手段は、第３の領域に前記第４の手段による記憶の実行以前に記憶された命令により前記検査プログラムの記憶を実行する、ことを特徴とするものである。
これにより、前記機密データが正しくダウンロードできたか否かを、該機密データの機密性を保持しながら確認するための検査プログラムの格納を、機密データを格納するより前に格納した命令により行うことができる。
また、本発明の請求項１５に記載のデータ記憶検証装置は、機密データを復号する手段と、前記復号されたデータを外部からアクセス不可能な領域を有する記憶手段に記憶させる手段と、前記記憶されたデータを暗号化する手段と、前記暗号化されたデータと前記機密データとを比較して前記記憶されたデータが正しく記憶されたか否かを判定する手段とを備えた、ことを特徴とするものである。
これにより、いったん復号して外部からアクセス不可能な領域に格納した機密データを暗号化して、予め暗号化されている元の機密データと比較することで、前記機密データが正しくダウンロードできたか否かを、該機密データの機密性を保持しながら確認することができる。
また、本発明の請求項１６に記載のデータ記憶検証方法は、機密データを外部からアクセス不可能な第１の領域を有する記憶手段に記憶させる第４の工程と、機密データの一部であり、前記第１の領域に記憶されている検査プログラムを第２の領域を有する記憶手段に記憶させる第５の工程と、前記第２の領域に記憶されている検査プログラムを実行して、前記第１の領域の機密データの正当性を検査する第６の工程とを含む、ことを特徴とするものである。
これにより、機密データを外部からアクセス不可能な第１の領域に格納するとともに、その機密データの一部である検査プログラムを第２の領域に格納し、この検査プログラムを用いて検査を行い、その検査結果を外部に出力して、第１の領域の機密データの正当性を検証することにより、前記機密データが正しくダウンロードできたか否かを、該機密データの機密性を保持しながら確認することができる。
また、本発明の請求項１７に記載のデータ記憶検証方法は、請求項１６に記載のデータ記憶検証方法において、前記第６の工程の終了後に前記第１の領域の命令に制御を移す第７の工程をさらに含む、ことを特徴とするものである。
これにより、前記機密データが正しくダウンロードできたか否かを、該機密データの機密性を保持しながら確認した後に、本来の機密データに含まれる命令の実行に移ることができる。
また、本発明の請求項１８に記載のデータ記憶検証方法は、請求項１６に記載のデータ記憶検証方法において、前記第５の工程は、前記第１の領域に記憶されている機密データ内に存在する命令により前記検査プログラムの記憶を実行する、ことを特徴とするものである。
これにより、前記機密データが正しくダウンロードできたか否かを、該機密データの機密性を保持しながら確認するための検査プログラムの格納を、機密データ内に存在する命令により行うことができる。
また、本発明の請求項１９に記載のデータ記憶検証方法は、請求項１６に記載のデータ記憶検証方法において、前記第５の工程は、前記第３の領域に前記第４の工程による記憶の実行以前に記憶された命令により前記検査プログラムの記憶を実行する、ことを特徴とするものである。
これにより、前記機密データが正しくダウンロードできたか否かを、該機密データの機密性を保持しながら確認するための検査プログラムの格納を、機密データを格納するより前に格納した命令により行うことができる。
また、本発明の請求項２０に記載のデータ記憶検証方法は、機密データを復号する工程と、前記復号されたデータを外部からアクセス不可能な領域を有する記憶手段に記憶させる工程と、前記記憶されたデータを暗号化する工程と、前記暗号化されたデータと前記機密データとを比較して前記記憶されたデータが正しく記憶されたか否かを判定する工程とを含む、ことを特徴とするものである。
これにより、いったん復号して外部からアクセス不可能な領域に格納した機密データを暗号化して、予め暗号化されている元の機密データと比較することで、前記機密データが正しくダウンロードできたか否かを、該機密データの機密性を保持しながら確認することができる。
以下、本発明の実施の形態について、図を用いて説明する。
（実施の形態１）
図１は、本発明の実施の形態１に係る半導体集積回路装置を示す図であり、暗号化された書き換えプログラムをダウンロードする例を示す。
（実施の形態１）
図１は、本発明の実施の形態１に係る半導体集積回路装置を示す図であり、暗号化された書き換えプログラムをダウンロードする例を示す。
図において、１００は、暗号化された書き換えプログラムをダウンロードしてなる半導体集積回路装置であり、例えば１０５は制御用マイコン、１０１はあらかじめ暗号化された書き換えプログラムが格納されているメモリ（第１の格納手段）である。半導体集積回路１０９は、暗号化された書き換えプログラムを復号化するための復号化回路（復号化手段）１０２と、書き換え可能なＲＡＭ（第２の格納手段）１０８と、復号化されたプログラムの制御手順に従って動作し、コンテンツデータ１０７の処理を行う演算処理回路（演算処理ユニット）１０６とから構成される。なお、書き換えプログラムは例えばこれを変更することで演算処理回路１０６に異なる機能を実現させるものである。
また、本発明の実施の形態１に係る半導体集積回路装置において、書き換え可能なＲＡＭ１０８は、半導体集積回路１０９の外部から読み出し可能な外部読出し可能領域１０３と、半導体集積回路１０９の外部から読み出し不可能な外部読出し不可能領域１０４とから構成される。この外部読出し不可能領域１０４は、例えば、外部からのアドレスバスは外部読出し可能領域１０３と同様外部読出し不可能領域１０４に接続するが、外部にデータを読み出す場合はデータバスは外部読出し不可能領域１０４には接続しないスイッチを設けること等で実現できる。
以上のように構成された半導体集積回路装置１００について、図２のフローチャートを用いてその動作を説明する。
制御用マイコン１０５の制御にしたがい、暗号化されていないデータを書き換え可能なＲＡＭ１０８の外部読出し可能領域１０３に入力する（ステップＳ２０１）。次に、外部読出し可能領域１０３に入力したデータが正しいかを半導体集積回路１０９外部に読み出して制御用マイコン１０５等でチェックする（ステップＳ２０２）。ステップＳ２０２でチェックした結果が正しい場合は、制御用マイコン１０５の制御にしたがいメモリ１０１の暗号化された書き換えプログラムを復号化回路１０２に入力し（ステップＳ２０３）、復号化回路１０２は、暗号化された書き換えプログラムを復号する（ステップＳ２０４）。次に、ステップＳ２０４で復号化された書き換えプログラムを書き換え可能なＲＡＭ１０８の外部読出し不可能領域１０４に入力する（ステップＳ２０５）。以上の処理により、第三者に漏洩したくない書き換えプログラムの機密性を保ちながら、該書き換えプログラムが正しく格納されているか否かをチェックすることができる。
制御用マイコン１０５の制御にしたがい、暗号化されていないデータを書き換え可能なＲＡＭ１０８の外部読出し可能領域１０３に入力する（ステップＳ２０１）。次に、外部読出し可能領域１０３に入力したデータが正しいかを半導体集積回路１０９外部に読み出して制御用マイコン１０５等でチェックする（ステップＳ２０２）。ステップＳ２０２でチェックした結果が正しい場合は、制御用マイコン１０５の制御にしたがいメモリ１０１の暗号化された書き換えプログラムを復号化回路１０２に入力し（ステップＳ２０３）、復号化回路１０２は、暗号化された書き換えプログラムを復号する（ステップＳ２０４）。次に、ステップＳ２０４で復号化された書き換えプログラムを書き換え可能なＲＡＭ１０８の外部読出し不可能領域１０４に入力する（ステップＳ２０５）。以上の処理により、第三者に漏洩したくない書き換えプログラムの機密性を保ちながら、該書き換えプログラムが正しく格納されているか否かをチェックすることができる。
これは、上述のように暗号化されていないデータを外部から書き込み正しく読み出せたことは、これらを実行する回路に故障が生じていないと考えられるので、書き換えプログラムを外部読出し不可能領域１０４に格納する際にもこれを支障なく行えていると考えられるからである。
なお、書き換え可能なＲＡＭ１０９の外部読出し可能領域１０３に格納するデータは、半導体集積回路装置の内部、及び外部のどちらに用意してもよく、チェック用のデータであればよい。
以上のような、本発明の実施の形態１に係る半導体集積回路装置は、第三者に漏洩したくない機密情報である書き換えプログラムを書き換え可能なＲＡＭ１０８に入力する場合に、該ＲＡＭ１０８に設けた外部読出し可能領域１０３、及び外部読出し不可能領域１０４のうち、外部読み出し可能領域１０３にチェック用のデータを格納し、該データのチェックの結果が正しいと判定された後、外部読出し不可能領域１０４に該機密情報のプログラムを格納することにより、第三者に漏洩したくない機密情報である書き換えプログラムを格納したＲＡＭ１０８の製造上の欠陥、及び入力するまでの経路のチェックをすることができる。
（実施の形態２）
本発明の実施の形態２に係る半導体集積回路装置は、第三者に漏洩したくない機密情報である書き換えプログラムの機密性を保ちながら、該書き換えプログラムが半導体集積回路内の書き換え可能なＲＡＭに正しく格納されているかを確認するために、格納した書き換えプログラムの特定部分のみを半導体集積回路に読み出すように制御する制御回路を備えたものである。
本発明の実施の形態２に係る半導体集積回路装置は、第三者に漏洩したくない機密情報である書き換えプログラムの機密性を保ちながら、該書き換えプログラムが半導体集積回路内の書き換え可能なＲＡＭに正しく格納されているかを確認するために、格納した書き換えプログラムの特定部分のみを半導体集積回路に読み出すように制御する制御回路を備えたものである。
図３は、本発明の実施の形態２に係る半導体集積回路装置を示す図であり、暗号化された書き換えプログラムをダウンロードする例を示す。
図において、３００は、暗号化された書き換えプログラムをダウンロードしてなる半導体集積回路装置であり、３０１は制御用マイコン、３０３はあらかじめ暗号化された書き換えプログラムを格納しているメモリ（第１の格納手段）である。半導体集積回路３０８は、暗号化された書き換えプログラムを復号化するための復号化回路（復号化手段）３０２と、復号化回路３０２で復号した書き換えプログラムを格納するための書き換え可能なＲＡＭ（第２の格納手段）３０４と、復号化されたプログラムの制御手順に従って動作し、コンテンツデータ３０７の処理を行う演算処理回路（演算処理ユニット）３０５と、ＲＡＭ３０４に格納された書き換えプログラムのうち特定アドレスのみ出力するように制御する制御回路３０６とから構成される。制御回路３０６はＲＡＭ３０４の特定のアドレスのみを外部に読み出す機能を有する。
図において、３００は、暗号化された書き換えプログラムをダウンロードしてなる半導体集積回路装置であり、３０１は制御用マイコン、３０３はあらかじめ暗号化された書き換えプログラムを格納しているメモリ（第１の格納手段）である。半導体集積回路３０８は、暗号化された書き換えプログラムを復号化するための復号化回路（復号化手段）３０２と、復号化回路３０２で復号した書き換えプログラムを格納するための書き換え可能なＲＡＭ（第２の格納手段）３０４と、復号化されたプログラムの制御手順に従って動作し、コンテンツデータ３０７の処理を行う演算処理回路（演算処理ユニット）３０５と、ＲＡＭ３０４に格納された書き換えプログラムのうち特定アドレスのみ出力するように制御する制御回路３０６とから構成される。制御回路３０６はＲＡＭ３０４の特定のアドレスのみを外部に読み出す機能を有する。
次に、以上のように構成された半導体集積回路装置３００について、図４のフローチャートを用いて動作を説明する。
暗号化された書き換えプログラムを格納するメモリ３０３からの該書き換えプログラムを復号化回路３０２で復号し（ステップＳ４０１）、該復号化した書き換えプログラムをＲＡＭ３０４に入力する（ステップＳ４０２）。次に、制御回路３０６から、ＲＡＭ３０４に格納されている書き換えプログラムの特定アドレスの読み出しを行い（ステップＳ４０３）、該特定アドレスのプログラムを半導体集積回路３０８外部に読み出してチェックする（ステップＳ４０４）。
暗号化された書き換えプログラムを格納するメモリ３０３からの該書き換えプログラムを復号化回路３０２で復号し（ステップＳ４０１）、該復号化した書き換えプログラムをＲＡＭ３０４に入力する（ステップＳ４０２）。次に、制御回路３０６から、ＲＡＭ３０４に格納されている書き換えプログラムの特定アドレスの読み出しを行い（ステップＳ４０３）、該特定アドレスのプログラムを半導体集積回路３０８外部に読み出してチェックする（ステップＳ４０４）。
以上のような本発明の実施の形態２に係る半導体集積回路装置は、書き換えプログラムをＲＡＭ３０４に格納した後、特定のアドレスのみを半導体集積回路外部に読み出すように制御する制御回路を備え、該読み出された特定アドレスをチェックすることにより、第三者に漏洩したくない機密情報である書き換えプログラムがＲＡＭ３０４に正しく格納されたかどうかを、該書き換えプログラムの機密性を保持しながら判断することができる。
これは、外部に読み出したのが特定アドレスであっても、それが正しい値であれば、書き換えプログラム全体が正しく格納されていると考えられるからである。
これは、外部に読み出したのが特定アドレスであっても、それが正しい値であれば、書き換えプログラム全体が正しく格納されていると考えられるからである。
なお、本実施の形態２では特定アドレスのみを読み出し可能としたが、特定ビットのみを半導体集積回路外部に読み出すように制御し、該読み出した特定ビットをチェックしても、書き換えプログラムがＲＡＭに格納されたかどうか判断することができる。
（実施の形態３）
本発明の実施の形態３に係る半導体集積回路装置は、第三者に漏洩したくない機密情報の書き換えプログラムが半導体集積回路内の書き換え可能なＲＡＭに正しく格納されているかを判断するために、該半導体集積回路のＲＡＭに格納した書き換えプログラムの一部を実行するものである。
本発明の実施の形態３に係る半導体集積回路装置は、第三者に漏洩したくない機密情報の書き換えプログラムが半導体集積回路内の書き換え可能なＲＡＭに正しく格納されているかを判断するために、該半導体集積回路のＲＡＭに格納した書き換えプログラムの一部を実行するものである。
図５は、本発明の実施の形態３に係る半導体集積回路装置を示す図であり、暗号化された書き換えプログラムをダウンロードする例を示す。
図において、５００は、暗号化された書き換えプログラムをダウンロードしてなる半導体集積回路装置であって、５０１は制御用マイコン、５０３は、あらかじめ暗号化された書き換えプログラムを格納しているメモリ（第１の格納手段）である。半導体集積回路５０７は、暗号化された書き換えプログラムを復号化するための復号化回路（復号化手段）５０２と、復号化回路５０２で復号化された書き換えプログラムを格納するための書き換え可能なＲＡＭ（第２の格納手段）５０４と、復号化されたプログラムの制御手順に従って動作し、コンテンツデータ５０６の処理を行う演算処理回路（演算処理ユニット）５０５とから構成される。
図において、５００は、暗号化された書き換えプログラムをダウンロードしてなる半導体集積回路装置であって、５０１は制御用マイコン、５０３は、あらかじめ暗号化された書き換えプログラムを格納しているメモリ（第１の格納手段）である。半導体集積回路５０７は、暗号化された書き換えプログラムを復号化するための復号化回路（復号化手段）５０２と、復号化回路５０２で復号化された書き換えプログラムを格納するための書き換え可能なＲＡＭ（第２の格納手段）５０４と、復号化されたプログラムの制御手順に従って動作し、コンテンツデータ５０６の処理を行う演算処理回路（演算処理ユニット）５０５とから構成される。
本実施の形態３において、上記あらかじめ暗号化された書き換えプログラムには、ダウンロード後に該書き換えプログラムの一部を実行するプログラム（チェックプログラム）が含まれているものとする。また、チェックプログラムは復号化の際に書換えプログラムに挿入されてもよい。
次に、以上のように構成された半導体集積回路５００について、図６のフローチャートを用いてその動作を説明する。
メモリ５０３からの暗号化した書き換えプログラムを復号化回路５０２で復号し（ステップＳ６０１）、該復号した書き換えプログラムをＲＡＭ５０４に入力する（ステップＳ６０２）。次に、ＲＡＭ５０４に格納した書き換えプログラムの一部を実行させ（ステップＳ６０３）、正しいか否かが判断されたら、半導体集積回路５０７外部に正しいか否かを通知する信号を出力する（ステップＳ６０４）。
メモリ５０３からの暗号化した書き換えプログラムを復号化回路５０２で復号し（ステップＳ６０１）、該復号した書き換えプログラムをＲＡＭ５０４に入力する（ステップＳ６０２）。次に、ＲＡＭ５０４に格納した書き換えプログラムの一部を実行させ（ステップＳ６０３）、正しいか否かが判断されたら、半導体集積回路５０７外部に正しいか否かを通知する信号を出力する（ステップＳ６０４）。
このとき、実行するプログラムの内容を例えばメモリチェックなどのプログラムにし、該メモリチェックを実行させ、そのチェックの結果が得られたならば、ＲＡＭ５０４に正しくプログラムが格納されているかの判断をより確実に行える。
また、図７のように、実行するプログラムの内容を、ＪＵＭＰ命令などを実行して非連続領域のプログラムを実行するプログラムにし、例えば、先頭プログラムでメモリチェックのプログラムのアドレスＸＸにＪＵＭＰする命令を実行するとする。そして、先頭プログラムからメモリチェックのプログラムのアドレスＸＸにＪＵＭＰして、メモリチェックを行うようにすることにより、ＲＡＭ５０４に正しくプログラムが格納されているかの判断をより確実に行える。また、先頭プログラムで最終プログラムのアドレスＹＹにＪＵＭＰする命令を実行するとする。そして先頭プログラムから最終プログラムのアドレスＹＹにＪＵＭＰして、該最終プログラムは、該最終プログラムを実行後にアドレス０１に戻るようなプログラムにして、その結果、プログラムが正しく実行されたことを確認することにより、書き換えプログラムがＲＡＭの最後まで書きこまれているかどうかを判断することができ、特に、復号化を１つでも間違うと後段のデータに影響を及ぼす暗号化方式においては、書き換えプログラムが正しく格納されているかをより一層確実に判断できる。
以上のような本発明の実施の形態３に係る半導体集積回路装置は、書き換えプログラムをＲＡＭ５０４に格納した後、該書き換えプログラムの一部を実行し、正しく実行できた場合に信号を出力することによって、書き換えプログラムがＲＡＭに正しく格納できたかどうかを判断することができる。
また、書き換えプログラムを格納したＲＡＭ５０４から、非連続なプログラム領域を順次実行することにより、書き換えプログラムが最後までＲＡＭに正しく格納されたかを確認することが可能になり、ＲＡＭに格納した書き換えプログラムの正誤チェックを、より確実に行うことができる。
（実施の形態４）
本発明の実施の形態４に係る半導体集積回路装置は、第三者に漏洩したくない機密情報である書き換えプログラムが半導体集積回路内に正しく格納されているかを確認するために、半導体集積回路内のＲＡＭに書き換えプログラムを書き込む際に、転送データを監視する転送監視回路を備え、転送されるデータ単位ごとの算術和をとって結果を保持し、チェックサムなどをとるようにしたものである。
本発明の実施の形態４に係る半導体集積回路装置は、第三者に漏洩したくない機密情報である書き換えプログラムが半導体集積回路内に正しく格納されているかを確認するために、半導体集積回路内のＲＡＭに書き換えプログラムを書き込む際に、転送データを監視する転送監視回路を備え、転送されるデータ単位ごとの算術和をとって結果を保持し、チェックサムなどをとるようにしたものである。
図８は、本発明の実施の形態４に係る半導体集積回路装置を示す図であり、暗号化された書き換えプログラムを半導体集積回路内に格納する例を示す。
図において、８０１は、暗号化された書き換えプログラムをダウンロードしてなる半導体集積回路装置であって、８０２はあらかじめ暗号化された書き換えプログラムが格納されているメモリ（第１の格納手段）であり、８０３は制御用のマイコンである。半導体集積回路８１０は、暗号化された書き換えプログラムを復号化するための復号化回路（復号化手段）８０５と、復号化回路８０５で復号化された書き換えプログラムを格納するためのＲＡＭ（第２の格納手段）８０６と、復号化されたプログラムの制御手順に従って動作し、コンテンツデータ８０７の処理を行う演算処理回路（演算処理ユニット）８０８と、復号化回路８０５から転送されるデータ単位ごとの算術和をとる転送監視回路（転送監視手段）８０９とから構成される。
図において、８０１は、暗号化された書き換えプログラムをダウンロードしてなる半導体集積回路装置であって、８０２はあらかじめ暗号化された書き換えプログラムが格納されているメモリ（第１の格納手段）であり、８０３は制御用のマイコンである。半導体集積回路８１０は、暗号化された書き換えプログラムを復号化するための復号化回路（復号化手段）８０５と、復号化回路８０５で復号化された書き換えプログラムを格納するためのＲＡＭ（第２の格納手段）８０６と、復号化されたプログラムの制御手順に従って動作し、コンテンツデータ８０７の処理を行う演算処理回路（演算処理ユニット）８０８と、復号化回路８０５から転送されるデータ単位ごとの算術和をとる転送監視回路（転送監視手段）８０９とから構成される。
次に、本発明の実施の形態４に係る半導体集積回路装置の動作を説明する。
以上のように構成された半導体集積回路装置８０１において、あらかじめ暗号化されメモリ８０２に格納された書き換えプログラムを、制御用マイコン８０３の制御のもと、復号化回路８０５をとおして復号しながらＲＡＭ８０６に格納する。この時、同時に、データ転送用のデータパスの一部である復号化回路８０５からＲＡＭ８０６への信号線を転送監視回路８０９が常に監視し、転送されるデータ単位ごとの算術和をとって結果を保持していく。そして、メモリ８０２に格納されたデータのうちあらかじめ決められたデータ量の転送が終了した時点で、転送監視回路８０９に保持されている算術和のデータを読み出し、制御用マイコン８０３において、あらかじめ計算しておいた正しく転送がおこなわれたときのデータの算術和と比較し、同じ値であれば転送が正しくおこなわれたと判断し、その後、本来実行すべき処理を行う。もし、この両者の値が異なっていれば、正しく転送がおこなわれなかったと判断し、メモリ８０２に入っているデータを再度転送し直すなど、しかるべき処置を施す。
以上のように構成された半導体集積回路装置８０１において、あらかじめ暗号化されメモリ８０２に格納された書き換えプログラムを、制御用マイコン８０３の制御のもと、復号化回路８０５をとおして復号しながらＲＡＭ８０６に格納する。この時、同時に、データ転送用のデータパスの一部である復号化回路８０５からＲＡＭ８０６への信号線を転送監視回路８０９が常に監視し、転送されるデータ単位ごとの算術和をとって結果を保持していく。そして、メモリ８０２に格納されたデータのうちあらかじめ決められたデータ量の転送が終了した時点で、転送監視回路８０９に保持されている算術和のデータを読み出し、制御用マイコン８０３において、あらかじめ計算しておいた正しく転送がおこなわれたときのデータの算術和と比較し、同じ値であれば転送が正しくおこなわれたと判断し、その後、本来実行すべき処理を行う。もし、この両者の値が異なっていれば、正しく転送がおこなわれなかったと判断し、メモリ８０２に入っているデータを再度転送し直すなど、しかるべき処置を施す。
以上のような本発明の実施の形態４に係る半導体集積回路装置は、書き換えるための書き換えプログラムの転送データを監視し、転送されるデータ単位ごとの算術和をとる転送監視回路を備え、該転送監視回路でとった算術和と、あらかじめ計算しておいた正しく転送が行われたときのデータの算術和とを比較するので、第三者に漏洩したくない機密情報である書き換えプログラムを読み出すことなく、正しくダウンロードされたか否かを判断することができる。
なお、本実施の形態４では、データ転送監視回路を用いてチェックサムをとる例を説明したが、チェックサムの代わりにＣＲＣチェック回路、ＥＣＣチェック回路など、データのあるかたまり単位でビット誤りがあるか否かが判定できるものであれば同様の効果を得ることができ、特にこの監視方式を限定するものではない。
（実施の形態５）
本発明の実施の形態５に係る半導体集積回路装置は、第三者に漏洩したくない機密情報である書き換えプログラムが、半導体集積回路に正しく格納されているか否かを確認するために、演算処理回路のワークメモリから該演算処理回路を動作させることと、ＲＡＭに格納されたプログラムデータを演算処理回路に入力させることとを可能にし、演算処理回路にて、チェックサムなどをとるようにしたものである。
本発明の実施の形態５に係る半導体集積回路装置は、第三者に漏洩したくない機密情報である書き換えプログラムが、半導体集積回路に正しく格納されているか否かを確認するために、演算処理回路のワークメモリから該演算処理回路を動作させることと、ＲＡＭに格納されたプログラムデータを演算処理回路に入力させることとを可能にし、演算処理回路にて、チェックサムなどをとるようにしたものである。
図９は、本発明の実施の形態５に係る半導体集積回路装置を示す図であり、暗号化された書き換えプログラムを半導体集積回路内に格納する例を示す。
図において、９０１は、暗号化された書き換えプログラムをもつ半導体集積回路装置であって、９０２はあらかじめ暗号化された書き換えプログラムが格納されているメモリ（第１の格納手段）であり、９０３は制御用のマイコンである。半導体集積回路９１５は、暗号化された書き換えプログラムを復号化するための復号化回路（復号化手段）９０５と、復号化回路９０５で復号化された書き換えプログラムを格納するためのＲＡＭ（第２の格納手段）９０６と、復号化されたプログラムの制御手順に従って動作し、コンテンツデータ９０７の処理を行う演算処理回路（演算処理ユニット）９０８と、演算処理回路９０８のワークメモリ９１１と、ＲＡＭ９０６、及びワークメモリ９１１のそれぞれを、演算処理回路９０８の命令プログラムを読み込むバス９１３、及びデータを入出力するバス９１４に接続できるように切り替える接続切り替え回路（接続切り替え手段）９１２とから構成されている。また、本実施の形態５において、ＲＡＭ９０６と演算処理回路９０８の命令プログラムを読み込むバス９１３とが接続され、ワークメモリ９１１とデータを入出力するバス９１４とが接続される形態を第１の形態とし、また、ＲＡＭ９０６とデータを入出力するバス９１４とが接続され、ワークメモリ９１１と演算処理回路９０８の命令プログラムを読み込むバス９１３とが接続される形態を第２の形態とし、接続切り替え回路９１２は、上記第１、及び第２の形態のいずれかの形態に切り替えるものである。通常の状態では、上記第１の形態を取るものとし、これらの構成により、演算処理回路９０８は、自分自身の命令プログラムを読み込むバス９１３とデータを読み込むバス９１４とは独立しているいわゆるハーバードアーキテクチュアを取ることができ、より高速にコンテンツデータ９０７に対するデータ処理が実行できるものである。
図において、９０１は、暗号化された書き換えプログラムをもつ半導体集積回路装置であって、９０２はあらかじめ暗号化された書き換えプログラムが格納されているメモリ（第１の格納手段）であり、９０３は制御用のマイコンである。半導体集積回路９１５は、暗号化された書き換えプログラムを復号化するための復号化回路（復号化手段）９０５と、復号化回路９０５で復号化された書き換えプログラムを格納するためのＲＡＭ（第２の格納手段）９０６と、復号化されたプログラムの制御手順に従って動作し、コンテンツデータ９０７の処理を行う演算処理回路（演算処理ユニット）９０８と、演算処理回路９０８のワークメモリ９１１と、ＲＡＭ９０６、及びワークメモリ９１１のそれぞれを、演算処理回路９０８の命令プログラムを読み込むバス９１３、及びデータを入出力するバス９１４に接続できるように切り替える接続切り替え回路（接続切り替え手段）９１２とから構成されている。また、本実施の形態５において、ＲＡＭ９０６と演算処理回路９０８の命令プログラムを読み込むバス９１３とが接続され、ワークメモリ９１１とデータを入出力するバス９１４とが接続される形態を第１の形態とし、また、ＲＡＭ９０６とデータを入出力するバス９１４とが接続され、ワークメモリ９１１と演算処理回路９０８の命令プログラムを読み込むバス９１３とが接続される形態を第２の形態とし、接続切り替え回路９１２は、上記第１、及び第２の形態のいずれかの形態に切り替えるものである。通常の状態では、上記第１の形態を取るものとし、これらの構成により、演算処理回路９０８は、自分自身の命令プログラムを読み込むバス９１３とデータを読み込むバス９１４とは独立しているいわゆるハーバードアーキテクチュアを取ることができ、より高速にコンテンツデータ９０７に対するデータ処理が実行できるものである。
次に、本発明の実施の形態５に係る半導体集積回路装置９０１の動作を説明する。
あらかじめ暗号化されメモリ９０２に格納された書き換えプログラムを制御用マイコン９０３の制御のもと、復号化回路９０５をとおして復号しながらＲＡＭ９０６に格納する。その後、演算処理回路９０８の動作を開始する。このとき演算処理回路９０８は、ＲＡＭ９０６の中の書き換えプログラムに組み込まれた実行ステップに応じて動作する。
あらかじめ暗号化されメモリ９０２に格納された書き換えプログラムを制御用マイコン９０３の制御のもと、復号化回路９０５をとおして復号しながらＲＡＭ９０６に格納する。その後、演算処理回路９０８の動作を開始する。このとき演算処理回路９０８は、ＲＡＭ９０６の中の書き換えプログラムに組み込まれた実行ステップに応じて動作する。
また、このＲＡＭ９０６に格納された書き換えプログラムの中に、書き換えプログラムがＲＡＭ９０６に正しく格納できたか否かをチェックするプログラム（チェックプログラム）を予め組み込んでおく。本実施の形態５では、データを入出力するバス９１４上のＲＡＭ９０６のデータを読み込み、たとえばチェックサムをとってあらかじめ決められた値と比較することによりＲＡＭ９０６に格納されているデータが正しいことを判定するようなプログラムと、正しいと判断された後に接続切り替え回路９１２を第１の形態に戻すように切り替えるプログラムとの上記２つのプログラムをマシン語データとして組み込んでおき、さらに、該組み込んだマシン語データを直接ワークメモリ９１１に展開するプログラムと、上記マシン語データをワークメモリに展開した後、接続切り替え回路９１２を第２の形態に切り替えるプログラムとを書き換えプログラムの中に予め組み込んでおく。
そして、動作を開始した後、まず、上記予め組み込んでおいたマシン語データを直接ワークメモリ９１１に展開するプログラムにより、上記マシン語データである、上記ＲＡＭ９０６に格納されたプログラムが正しいか否かを判定するための上記２つのプログラムがワークメモリ９１１に展開される。その後、上記接続切り替え回路９１２を第２の形態に切り替えるプログラムによって、接続切り替え回路９１２を第２の形態に切り替える。これにより、ワークメモリ９１１と、演算処理回路９０８の命令プログラムを読み込むバス９１３とが接続されるため、演算処理回路９０８はワークメモリ９１１に先ほど展開した上記２つのプログラムのうち、データを入出力するバス９１４上のＲＡＭ９０６のデータを読み込み、たとえばチェックサムをとってあらかじめ決められた値と比較することによりＲＡＭ９０６に格納されているデータが正しいことを判定するようなプログラムを実行する。これにより、ＲＡＭ９０６に格納されている書き換えプログラムが正しいと判定されれば、上記ワークメモリ９１１に展開した２つのプログラムの残りのプログラムである、接続切り替え回路９１２を第１の形態に戻すように切り替えるプログラムを実行することによって、接続切り替え回路９１２は第１の形態に切り替えられ、以後本来実行すべきプログラムを実行する。
次に、ＲＡＭ９０６を図１０のような構成にした例を説明する。
このＲＡＭ９０６は、図１０に示すような論理的構成をとるものである。ａ２４００、ａ２４０１、ａ２４０２は、メモリアドレスを示しており、右上がり斜線ハッチをつけたアドレスａ２４００で始まり、アドレスａ２４０１で終わる空間に書き換えプログラムを格納する。また、アドレスａ２４０１で始まり、アドレスａ２４０２で終わる空間には、上記右上がり斜線ハッチをつけたアドレスａ２４００で始まりアドレスａ２４０１で終わる空間に格納されたデータの、たとえばメモリアドレスごとなどのように、あらかじめ決められた単位ごとに対する、たとえばパリティフラグを格納するものとする。
このＲＡＭ９０６は、図１０に示すような論理的構成をとるものである。ａ２４００、ａ２４０１、ａ２４０２は、メモリアドレスを示しており、右上がり斜線ハッチをつけたアドレスａ２４００で始まり、アドレスａ２４０１で終わる空間に書き換えプログラムを格納する。また、アドレスａ２４０１で始まり、アドレスａ２４０２で終わる空間には、上記右上がり斜線ハッチをつけたアドレスａ２４００で始まりアドレスａ２４０１で終わる空間に格納されたデータの、たとえばメモリアドレスごとなどのように、あらかじめ決められた単位ごとに対する、たとえばパリティフラグを格納するものとする。
そして、ＲＡＭ９０６に格納する書き換えプログラムの中にあらかじめ組み込んでおくチェックプログラムとして、データを入出力するバス９１４上のＲＡＭ９０６のデータを読み込み、該読み込んだデータの中の１のビットが奇数個あるか偶数個あるかということを数えるいわゆるパリティ演算をおこなうプログラムと、さらに前記読み込んだデータに対応するアドレスａ２４０１からａ２４０２の空間に格納されているパリティフラグの情報を読み込んだ後に、該パリティフラグの情報、及び上記パリティ演算結果の両者を比較してメモリ２４０６に格納された書き換えが正しいか否かを判断するプログラムと、正しいと判断された後に接続切り替え回路９１２を第１の形態に戻すように切り替えるプログラムとの上記３つのプログラムをマシン語データとして組み込んでおき、さらに、該組み込んだマシン語データを直接ワークメモリ９１１に展開するプログラムと、上記マシン語データをワークメモリに展開した後、接続切り替え回路９１２を第２の形態に切り替えるプログラムとを予め組み込んでおく。
動作を開始した後、まず、上記予め組み込んでおいたマシン語データを直接ワークメモリ９１１に展開するプログラムにより、上記マシン語データである、上記３つのプログラムがワークメモリ９１１に展開される。その後、上記接続切り替え回路９１２を第２の形態に切り替えるプログラムによって、接続切り替え回路９１２を第２の形態に切り替える。これにより、ワークメモリ９１１と演算処理回路９０８の命令プログラムを読み込むバス９１３とが接続されるため、演算処理回路９０８はワークメモリ９１１に先ほど展開した上記３つのプログラムのうち、データを入出力するバス９１４上のメモリのデータを読み込み、該読み込んだデータの中の１のビットが奇数個あるか偶数個あるかということを数えるいわゆるパリティ演算をおこなうプログラムを実行し、次に、前記読み込んだデータに対応するアドレスａ２４０１からａ２４０２の空間に格納されているパリティフラグの情報を読み込んだ後に、該パリティフラグの情報、及び上記パリティ演算結果の両者を比較してＲＡＭ９０６に格納された書き換えプログラムが正しいか否かを判断するプログラムを実行する。これにより正しいと判断されれば、上記ワークメモリ９１１に展開した３つのプログラムの残りのプログラムである、接続切り替え回路９１２を第１の形態に戻すように切り替えるプログラムによって、接続切り替え回路９１２は第１の状態に切り替られ、以後本来実行すべきプログラムを実行する。
このように、ＲＡＭ９０６を上記構成にすることにより、ＲＡＭ９０６に格納した書き換えプログラムが正しく格納されたか否かを確認することができるとともに、書き換えプログラムが正しく格納できていない場合、該正しく格納できていない場所の情報を得ることができる。
なお、ＲＡＭ９０６のアドレスａ２４０１からａ２４０２までの空間に入れるデータは、パリティフラグに限らず、データのあるかたまりで正しいか否かが判定できるものであればよく、現在よく知られているものにＣＲＣチェックやＥＣＣチェックなどがあり、これらを使用しても同様の効果が得られる。
以上のような本発明の実施の形態５に係る半導体集積回路装置は、ＲＡＭ９０６に格納された書き換えプログラムが正しく格納されているかを確認するためのチェックプログラムを演算処理回路のワークメモリ９１１に展開し、接続切り替え回路９１２を切り替えて、ワークメモリ９１１からの命令を可能にし、該ワークメモリ９１１からの命令を受けた演算処理回路にて、チェックサムなどをとることにより、第三者に漏洩したくない機密情報である書き換えプログラムがＲＡＭ９０６に正しく格納されているか否かを、機密性を保持しながら確認することができる。
なお、本発明の実施の形態５に係る半導体集積回路装置では、演算処理回路でチェックサムをとる例を説明したが、チェックサムの代わりにＣＲＣチェック回路、ＥＣＣチェック回路など、データのあるかたまり単位でビットに誤りがあるか否かが判定できるものであれば同様の効果を得ることができる。
（実施の形態６）
本発明の実施の形態６に係る半導体集積回路装置は、第三者に漏洩したくない機密情報である書き換えプログラムが半導体集積回路に正しく格納されたか否かの確認を安定して行うために、ＲＡＭに格納された書き換えプログラムが正しいか否かの確認をするためのチェックプログラムを予めＲＯＭに格納して、該ＲＯＭに格納したチェックプログラムによって、上記書き換えプログラムの確認動作を行うものである。
本発明の実施の形態６に係る半導体集積回路装置は、第三者に漏洩したくない機密情報である書き換えプログラムが半導体集積回路に正しく格納されたか否かの確認を安定して行うために、ＲＡＭに格納された書き換えプログラムが正しいか否かの確認をするためのチェックプログラムを予めＲＯＭに格納して、該ＲＯＭに格納したチェックプログラムによって、上記書き換えプログラムの確認動作を行うものである。
図１１は、本発明の実施の形態６に係る半導体集積回路装置を示す図であり、暗号化された書き換えプログラムを半導体集積回路内にダウンロードする例を示す。
図において、１１０１は暗号化された書き換えプログラムをもつ半導体集積回路装置であって、１１０２はあらかじめ暗号化された書き換えプログラムが格納されているメモリ（第１の格納手段）であり、半導体集積回路１１１６は、制御用のマイコン１１０３と、暗号化された書き換えプログラムを復号化するための復号化回路（復号化手段）１１０５と、復号化回路１１０５で復号化した書き換えプログラムを格納するためのＲＡＭ（第２の格納手段）１１０６と、復号化したプログラムの制御手順に従って動作し、コンテンツデータ１１０７の処理を行う演算処理回路（演算処理ユニット）１１０８と、演算処理回路１１０８のワークメモリ１１１１と、ＲＡＭ１１０６、及びワークメモリ１１１１のそれぞれを、演算処理回路１１０８の命令プログラムを読み込むバス１１１３、及びデータを入出力するバス１１１４に接続できるように切り替える接続切り替え回路（接続切り替え手段）１１１２と、演算処理回路１１０８によって実行できるＲＡＭ１１０６に展開された書き換えプログラムが正しいか否かを判定するためのプログラム（チェックプログラム）を格納したＲＯＭ１１１５とから構成され、ＲＯＭ１１１５は、常に演算処理回路１１０８の命令プログラムを読み込むバス１１１３に接続される。また、接続切り替え回路１１１２によって切り替える第１、及び第２の形態は実施の形態５と同様なので説明を省略する。また、実施の形態５と同様、通常の状態では、上記第１の形態を取るものとする。
図において、１１０１は暗号化された書き換えプログラムをもつ半導体集積回路装置であって、１１０２はあらかじめ暗号化された書き換えプログラムが格納されているメモリ（第１の格納手段）であり、半導体集積回路１１１６は、制御用のマイコン１１０３と、暗号化された書き換えプログラムを復号化するための復号化回路（復号化手段）１１０５と、復号化回路１１０５で復号化した書き換えプログラムを格納するためのＲＡＭ（第２の格納手段）１１０６と、復号化したプログラムの制御手順に従って動作し、コンテンツデータ１１０７の処理を行う演算処理回路（演算処理ユニット）１１０８と、演算処理回路１１０８のワークメモリ１１１１と、ＲＡＭ１１０６、及びワークメモリ１１１１のそれぞれを、演算処理回路１１０８の命令プログラムを読み込むバス１１１３、及びデータを入出力するバス１１１４に接続できるように切り替える接続切り替え回路（接続切り替え手段）１１１２と、演算処理回路１１０８によって実行できるＲＡＭ１１０６に展開された書き換えプログラムが正しいか否かを判定するためのプログラム（チェックプログラム）を格納したＲＯＭ１１１５とから構成され、ＲＯＭ１１１５は、常に演算処理回路１１０８の命令プログラムを読み込むバス１１１３に接続される。また、接続切り替え回路１１１２によって切り替える第１、及び第２の形態は実施の形態５と同様なので説明を省略する。また、実施の形態５と同様、通常の状態では、上記第１の形態を取るものとする。
次に、本発明の実施の形態６に係る半導体集積回路装置の動作を説明する。
まず最初に、あらかじめ暗号化されメモリ１１０２に格納された書き換えプログラムを制御用マイコン１１０３の制御のもと、復号化回路１１０５をとおして復号しながらＲＡＭ１１０６に格納する。その後、演算処理回路１１０８の動作を開始する。この時、切り替え回路１１１２は、第１の形態になるよう接続されているものとする。演算処理回路１１０８は、ＲＡＭ１１０６の中に展開された書き換えプログラムの実行ステップに応じて動作する。この書き換えプログラムの中に、ＲＯＭ１１１５の中にあるデータチェック用のプログラムに制御を移すようなプログラムがあり、これを実行する。そして、演算処理回路１１０８の実行プログラムがＲＯＭ１１１５に移った後、接続切り替え回路１１１２を第２の形態になるように切り替える。
まず最初に、あらかじめ暗号化されメモリ１１０２に格納された書き換えプログラムを制御用マイコン１１０３の制御のもと、復号化回路１１０５をとおして復号しながらＲＡＭ１１０６に格納する。その後、演算処理回路１１０８の動作を開始する。この時、切り替え回路１１１２は、第１の形態になるよう接続されているものとする。演算処理回路１１０８は、ＲＡＭ１１０６の中に展開された書き換えプログラムの実行ステップに応じて動作する。この書き換えプログラムの中に、ＲＯＭ１１１５の中にあるデータチェック用のプログラムに制御を移すようなプログラムがあり、これを実行する。そして、演算処理回路１１０８の実行プログラムがＲＯＭ１１１５に移った後、接続切り替え回路１１１２を第２の形態になるように切り替える。
これにより、ＲＡＭ１１０６とデータを入出力するバス１１１４とが接続されるため、演算処理回路１１０８は、ＲＯＭ１１１５に格納されている、ＲＡＭ１１０６に展開された書き換えプログラムが正しいか否かを判断するプログラムに従い、ＲＡＭ１１０６のデータを読み込み、かつ正しいかどうかの判断をする。
正しいと判断されれば、ＲＯＭ１１１５に組み込まれている接続切り替え回路１１１２を第１の形態に戻すように切り替えるプログラムによって、接続切り替え回路１１１２は第１の状態に切り替られ、以後本来実行すべきプログラムを実行する。
なお、ＲＡＭ１１０６に格納されている書き換えプログラムが正しいか否かを確認する方法は、ＲＯＭ１１１５に実装されている方式によるが、この方式には、たとえばチェックサムなどが用いられる。しかしながら、必ずしも方式を限定するものではなく、データのある決められた固まり単位で正しいことが判定できればよいことは言うまでもない。
次に、ＲＡＭ１１０６を図１２のような構成にした場合について説明する。
図１２は、本発明の実施の形態６に係る半導体集積回路装置のＲＡＭ１１０６の例を示したものである。
図１２は、本発明の実施の形態６に係る半導体集積回路装置のＲＡＭ１１０６の例を示したものである。
図において、ａ２６００、ａ２６０１、ａ２６０２、ａ２６０３、ａ２６０４は、メモリアドレスを示しており、ａ２６００はＲＡＭ１１０６におけるスタートアドレスを示し、ａ２６０４はエンドアドレスを示す。また、右上がり斜線ハッチをつけて示すように、ａ２６０１はＲＡＭ１１０６の全容量のちょうど半分に位置する場所のアドレスを示している。また、右下がり斜線をつけて示すように、ａ２６０２はアドレスａ２６０１とエンドアドレスａ２６０４とであらわされた容量のちょうど半分に位置する場所のアドレスを示す。同様に、ａ２６０３はアドレスａ２６０２とエンドアドレスａ２６０４とであらわされる容量のちょうど半分に位置するアドレスを示している。
以上のようなＲＡＭ１１０６を用いた半導体集積回路装置１１０１の動作について説明する。
まず最初に、ＲＡＭ１１０６のアドレスａ２６００からａ２６０１までの部分にメモリ１１０２から復号化回路１１０５を通してデータをダウンロードする。そのあと、アドレスａ２６０１からａ２６０４までの領域にも、ＲＡＭ１１０２に格納されている先に展開したアドレスａ２６００からａ２６０１までのデータと全く同じデータを、これも同様に復号化しながらダウンロードする。この後、接続切り替え回路１１１２を切り替えてＲＡＭ１１０６のデータを読み出す。この読み出し時に、アドレスａ２６００からとアドレスａ２６０１からとのそれぞれ等距離にあるものを順次アクセスし、得られたデータのビットごとの排他的論理和を取る。暗号が正しく解け、データパスに異常がなく、かつ、ＲＡＭ１１０６の格納域ビットに異常がなければ、この排他的論理和の結果は、あるデータと同じデータとの排他的論理和となるため、０になる。したがって、この手順を準次繰り返し、各排他的論理和が０であることを確かめれば、メモリ１１０２から復号化回路１１０５を通してＲＡＭ１１０６に正しく展開できているという判断ができる。上記手順を残り領域の１／２ずつ繰り返し実行することで、ＲＡＭ１１０６には、演算処理回路１１０８のプログラムが復号化されてダウンロードされ、同時に、そのデータ内容が期待どおりであることが確かめられる。
まず最初に、ＲＡＭ１１０６のアドレスａ２６００からａ２６０１までの部分にメモリ１１０２から復号化回路１１０５を通してデータをダウンロードする。そのあと、アドレスａ２６０１からａ２６０４までの領域にも、ＲＡＭ１１０２に格納されている先に展開したアドレスａ２６００からａ２６０１までのデータと全く同じデータを、これも同様に復号化しながらダウンロードする。この後、接続切り替え回路１１１２を切り替えてＲＡＭ１１０６のデータを読み出す。この読み出し時に、アドレスａ２６００からとアドレスａ２６０１からとのそれぞれ等距離にあるものを順次アクセスし、得られたデータのビットごとの排他的論理和を取る。暗号が正しく解け、データパスに異常がなく、かつ、ＲＡＭ１１０６の格納域ビットに異常がなければ、この排他的論理和の結果は、あるデータと同じデータとの排他的論理和となるため、０になる。したがって、この手順を準次繰り返し、各排他的論理和が０であることを確かめれば、メモリ１１０２から復号化回路１１０５を通してＲＡＭ１１０６に正しく展開できているという判断ができる。上記手順を残り領域の１／２ずつ繰り返し実行することで、ＲＡＭ１１０６には、演算処理回路１１０８のプログラムが復号化されてダウンロードされ、同時に、そのデータ内容が期待どおりであることが確かめられる。
このように、ＲＡＭ１１０６を上記構成にすることにより、何らかの不具合のために、上記手順の排他的論理和が０とならない場合には、ＲＡＭ１１０６に格納されているデータに不具合があると判断できるとともに、不具合発生アドレスも知ることができる。
なお、メモリ１１０２からＲＡＭ１１０６に展開するデータ量は、ＲＡＭ１１０６の書き換えプログラムが格納されていない領域の１／２以下ずつであればよいが、排他的論理和をとる上記方法においては、１／２が読み出し可能な最大データ量であるので、１／２とすることで書き込み効率を大きくとれる。
また、本実施の形態６において、このように構成されたＲＡＭ１１０６を用いて、データチェックプログラムＲＯＭ１１１５に格納されたプログラムに基づいてデータチェックを行う例を説明したが、データチェックプログラムＲＯＭ１１１５がない場合でも、実施の形態５のように、ダウンロードするプログラムに予めデータチェックプログラムを組み込むようにすることにより同様の効果を得ることができる。
次に、メモリ１１０２の構成を図１３のような構成にした場合について説明する。
図１３は、本発明の実施の形態６に係る半導体集積回路装置におけるメモリ１１０２の例を示したものである。
図１３は、本発明の実施の形態６に係る半導体集積回路装置におけるメモリ１１０２の例を示したものである。
図において、ａ２７１０、ａ２７１１、ａ２７１２、ａ２７１３、ａ２７１４、ａ２７１５、ａ２７１６、ａ２７１７は、メモリ１１０２におけるアドレスを示している。アドレスａ２７１０は、メモリ１１０２のスタートアドレスを示し、アドレスａ２７１７は、メモリ１１０２のエンドアドレスを示す。また、アドレスａ２７１０とアドレスａ２７１１に囲まれた空間には、図１２で示したＲＡＭ１１０６のアドレスａ２６００からａ２６０１に入るべきデータを暗号化して格納する。便宜上これを「データＡ」と呼ぶ。また、アドレスａ２７１１とアドレスａ２７１２に囲まれた空間には、復号化回路１１０５によって復号化するとＲＡＭ１１０６のアドレスａ２６００からａ２６０１に入るべきデータ、即ち「データＡ」を各ビットごとに反転したものが得られるようなデータが格納される。これを便宜上「データＡ´」と呼ぶ。同様に、アドレスａ２７１２とアドレスａ２７１３に囲まれた空間には、ＲＡＭ１１０６のアドレスａ２６０１からａ２６０２に入るべきデータを暗号化したものを格納し、アドレスａ２７１３とアドレスａ２７１４に囲まれた空間には、復号化回路１１０５によって復号化するとＲＡＭ１１０６のアドレスａ２６０１からａ２６０２に入るべきデータを各ビットごとに反転したものが得られるようなデータが格納される。これらを便宜上それぞれ、「データＢ」「データＢ´」と呼ぶ。「データＣ」及び「データＣ´」も同様の対応である。このような手順を繰り返し、ＲＡＭ１１０６に格納すべき全てのプログラム及びその反転データを上記手順に従って、暗号化してメモリ１１０２に格納する。
以上のように構成されたメモリ１１０２、及びＲＡＭ１１０６を使った半導体集積回路装置１１０１の動作について説明する。
まず、ＲＡＭ１１０６のアドレスａ２６００からａ２６０１までの部分にメモリ１１０２から復号化回路１１０５を通して「データＡ」をダウンロードする。そのあと、上記手順にて述べたメモリ１１０２に格納されている今ダウンロードしたデータの反転データを暗号化したものである「データＡ´」を、これも同様に復号化しながらダウンロードする。この後、接続切り替え回路１１１２を切り替えてＲＡＭ１１０６のデータを読み出す。この読み出し時に、アドレスａ２６００からとアドレスａ２６０１からとのそれぞれ等距離にあるものを順次アクセスし、得られたデータのビットごとの論理積を取る。暗号が正しく解け、データパスに異常がなく、かつ、ＲＡＭ１１０６の格納域ビットに異常がなければ、この論理積の結果は、あるデータとその反転データとの論理積となるため、０になる。したがって、この手順を順次繰り返し、各論理積が０であることをたしかめれば、メモリ１１０２から復号化回路１１０５を通してＲＡＭ１１０６に正しく展開できているということになる。メモリ１１０２には、ＲＡＭ１１０６の各手順における残りの領域の１／２ずつのデータとその反転データが暗号化されて「データＢ」「データＢ´」「データＣ」「データＣ´」などのように対になって必要な量だけ格納されており、上記手順を残り領域の１／２づつデータがなくなるまで繰り返し実行することで、ＲＡＭ１１０６には、演算処理回路１１０８のプログラムが復号化されてダウンロードされ、同時に、そのデータ内容が期待どおりであることが確かめられる。
まず、ＲＡＭ１１０６のアドレスａ２６００からａ２６０１までの部分にメモリ１１０２から復号化回路１１０５を通して「データＡ」をダウンロードする。そのあと、上記手順にて述べたメモリ１１０２に格納されている今ダウンロードしたデータの反転データを暗号化したものである「データＡ´」を、これも同様に復号化しながらダウンロードする。この後、接続切り替え回路１１１２を切り替えてＲＡＭ１１０６のデータを読み出す。この読み出し時に、アドレスａ２６００からとアドレスａ２６０１からとのそれぞれ等距離にあるものを順次アクセスし、得られたデータのビットごとの論理積を取る。暗号が正しく解け、データパスに異常がなく、かつ、ＲＡＭ１１０６の格納域ビットに異常がなければ、この論理積の結果は、あるデータとその反転データとの論理積となるため、０になる。したがって、この手順を順次繰り返し、各論理積が０であることをたしかめれば、メモリ１１０２から復号化回路１１０５を通してＲＡＭ１１０６に正しく展開できているということになる。メモリ１１０２には、ＲＡＭ１１０６の各手順における残りの領域の１／２ずつのデータとその反転データが暗号化されて「データＢ」「データＢ´」「データＣ」「データＣ´」などのように対になって必要な量だけ格納されており、上記手順を残り領域の１／２づつデータがなくなるまで繰り返し実行することで、ＲＡＭ１１０６には、演算処理回路１１０８のプログラムが復号化されてダウンロードされ、同時に、そのデータ内容が期待どおりであることが確かめられる。
これにより、もしも何らかの不具合のために、上記手順の論理積が０とならない場合に、ＲＡＭ１１０６に格納されているデータに不具合があると判断できるとともに、不具合発生アドレスも知ることができる。また、何らかの理由により、復号化回路１１０５に不具合がありＲＡＭ１１０６への出力が固定値になっていても、ＲＡＭ２５０６に格納されているデータを上記手順で論理積をとれば、あるデータと同じデータの論理積であるため、０にはならない。このことで、正しくデータが格納されてはいないと判断できる。
なお、メモリ１１０２からＲＡＭ１１０６に展開するデータ量は、該ＲＡＭ１１０６の残り領域の１／２以下ずつであってもよいが、論理積をとる上記方法においてはＲＡＭ１１０６の残り領域の１／２が読み出し可能な最大データ量であるので、１／２とすることで書き込み効率を大きくとれる。
また、本実施の形態６において、このように構成されたメモリ１１０２を用いて、データチェックプログラムＲＯＭ１１１５に格納されたプログラムに基づいてデータチェックを行う例を説明したが、データチェックプログラムＲＯＭ１１１５がない場合でも、実施の形態５のように、ダウンロードする書き換えプログラムに予めチェックプログラムを組み込むようにすることにより同様の効果を得ることができる。
以上のような本発明の実施の形態６に係る半導体集積回路装置は、ＲＡＭ１１０６に格納されている書き換えプログラムが正しく格納されているか否かを確認するためのチェックプログラムをＲＯＭ化したメモリ１１１５に格納したので、チェックプログラムの転送や、展開に誤りが発生しても、ＲＡＭ１１０６に格納された書き換えプログラムが正しく格納できたか否かの確認を、容易に、かつ、安定して行うことができる。
また、ＲＡＭ１１０６の書き換えプログラムが格納されていない領域を２分割した各々の領域に、該書き換えプログラムが格納されていない領域の１／２に相当するプログラムデータと、該１／２の領域に読み出したプログラムデータと同じデータとを順次読み出し、該読み出したそれぞれのデータから排他的論理和をとる手順を繰り返し行うようにしたので、ＲＡＭ１１０６に格納された書き換えプログラムが正しく格納されたかを確認することができるとともに、書き換えプログラムがＲＡＭ１１０６に正しく格納できていない場合に、ＲＡＭ１１０６における正しく格納できていない場所の情報を得ることができる。
また、ＲＡＭ１１０６の書き換えプログラムが格納されていない領域を２分割した各々の領域に、該書き換えプログラムが格納されていない領域の１／２に相当するプログラムデータと、該１／２の領域に読み出したプログラムデータを反転したデータとを順次読み出し、該読み出したそれぞれのデータから論理積をとる手順を繰り返し行うようにしたので、ＲＡＭ１１０６に格納された書き換えプログラムが正しく格納されたかを確認することができるとともに、何らかの理由により復号化回路１１０５の不具合でＲＡＭ１１０６への出力が固定値になり、排他的論理和をとってもデータが一致し、上記第２の格納手段に格納した書き換えプログラムが正しく格納できたか否かの確認が困難になる場合においても、ＲＡＭ１１０６に格納したプログラムの正誤を正しく判別できる。
なお、本発明の実施の形態１〜６に係る半導体集積回路装置では、予め暗号化した書き換えプログラムを、半導体集積回路内にダウンロードする例を説明したが、暗号化されていない書き換えプログラムを半導体集積回路内にダウンロードしても同様の効果が得られるのはいうまでもない。
（実施の形態７）
本発明の実施の形態７に係る半導体集積回路装置は、予め暗号化された書き換えプログラムをメモリに格納した半導体集積回路装置において、第三者に漏洩したくない機密情報である書き換えプログラムが正しく格納されたか否かを、該書き換えプログラムの機密性を保持しながら確認するために、上記暗号化された書き換えプログラムを復号してＲＡＭに格納した後、該書き換えプログラムを再度暗号化し、該再度暗号化したプログラムデータと、上記予め暗号化されたプログラムデータとを比較するようにしたものである。
本発明の実施の形態７に係る半導体集積回路装置は、予め暗号化された書き換えプログラムをメモリに格納した半導体集積回路装置において、第三者に漏洩したくない機密情報である書き換えプログラムが正しく格納されたか否かを、該書き換えプログラムの機密性を保持しながら確認するために、上記暗号化された書き換えプログラムを復号してＲＡＭに格納した後、該書き換えプログラムを再度暗号化し、該再度暗号化したプログラムデータと、上記予め暗号化されたプログラムデータとを比較するようにしたものである。
図１４は、本発明の実施の形態７に係る半導体集積回路装置の構成を示す図である。
図において、１４０１は暗号化された書き換えプログラムをもつ半導体集積回路装置であり、１４０２はあらかじめ暗号化された書き換えプログラムが格納されているメモリ（第１の格納手段）であり、１４０３は制御用のマイコンである。半導体集積回路１４１１は、暗号化された書き換えプログラムを復号化するための復号化回路（復号化手段）１４０５と、復号化回路で復号された書き換えプログラムを格納するためのＲＡＭ（第２の格納手段）１４０６と、復号化されたプログラムの制御手順に従って動作し、コンテンツデータ１４０７の処理を行う演算処理回路（演算処理ユニット）１４０８と、上記ＲＡＭ１４０６に転送されたデータを再度暗号化する暗号化回路（暗号化手段）１４１０とから構成される。
図において、１４０１は暗号化された書き換えプログラムをもつ半導体集積回路装置であり、１４０２はあらかじめ暗号化された書き換えプログラムが格納されているメモリ（第１の格納手段）であり、１４０３は制御用のマイコンである。半導体集積回路１４１１は、暗号化された書き換えプログラムを復号化するための復号化回路（復号化手段）１４０５と、復号化回路で復号された書き換えプログラムを格納するためのＲＡＭ（第２の格納手段）１４０６と、復号化されたプログラムの制御手順に従って動作し、コンテンツデータ１４０７の処理を行う演算処理回路（演算処理ユニット）１４０８と、上記ＲＡＭ１４０６に転送されたデータを再度暗号化する暗号化回路（暗号化手段）１４１０とから構成される。
次に、以上のように構成された半導体集積回路装置１４０１の動作を説明する。
まず、あらかじめ暗号化されメモリ１４０２に格納された書き換えプログラムを制御用マイコン１４０３の制御のもと、復号化回路１４０５をとおして復号しながらＲＡＭ１４０６に格納する。そして、メモリ１４０２に格納されたデータのうち、あらかじめ決められたデータ量の転送が終了した時点で、今度は、制御用マイコン１４０３の制御のもと、今復号化してメモリ１４０６に格納した書き換えプログラムを読み出し、暗号化回路１４１０を通して再度暗号化し、該再度暗号化したプログラムデータとメモリ１４０２に格納されている予め暗号化したプログラムデータとを比較する。この両者のデータが一致すれば、最初にメモリ１４０２から読み出し、復号化回路１４０５にて復号化し、ＲＡＭ１４０６に格納した書き換えプログラムが、正しいと判断できる。
まず、あらかじめ暗号化されメモリ１４０２に格納された書き換えプログラムを制御用マイコン１４０３の制御のもと、復号化回路１４０５をとおして復号しながらＲＡＭ１４０６に格納する。そして、メモリ１４０２に格納されたデータのうち、あらかじめ決められたデータ量の転送が終了した時点で、今度は、制御用マイコン１４０３の制御のもと、今復号化してメモリ１４０６に格納した書き換えプログラムを読み出し、暗号化回路１４１０を通して再度暗号化し、該再度暗号化したプログラムデータとメモリ１４０２に格納されている予め暗号化したプログラムデータとを比較する。この両者のデータが一致すれば、最初にメモリ１４０２から読み出し、復号化回路１４０５にて復号化し、ＲＡＭ１４０６に格納した書き換えプログラムが、正しいと判断できる。
以上のような、本発明の実施の形態７に係る半導体集積回路装置は、予め暗号化したプログラムを半導体集積回路１４１１にダウンロードする半導体集積回路装置において、暗号化した書き換えプログラムを復号化し、ＲＡＭ１４０６に格納した後、暗号化回路１４１０で再度暗号化し、予め暗号化した書き換えプログラムと再度暗号化した書き換えプログラムとを比較するようにしたので、第三者に漏洩したくない機密情報の書き換えプログラムをそのまま外部に読み出すことなく、ＲＡＭ１４０６に格納した書き換えプログラムが正しく格納できたか否かを確認することができる。
（実施の形態８）
本発明の実施の形態８に係る半導体集積回路装置は、ＲＡＭに格納した書き換えプログラムが正しくないと判定された場合、該書き換えプログラムの修正箇所を検出して書き換えプログラムを修正可能にしたものである。
以下、本発明の実施の形態８に係る半導体集積回路装置を、図１５、図１６、及び図１７を用いて説明する。
本発明の実施の形態８に係る半導体集積回路装置は、ＲＡＭに格納した書き換えプログラムが正しくないと判定された場合、該書き換えプログラムの修正箇所を検出して書き換えプログラムを修正可能にしたものである。
以下、本発明の実施の形態８に係る半導体集積回路装置を、図１５、図１６、及び図１７を用いて説明する。
図１５は、本発明の実施の形態８に係る半導体集積回路装置の構成を示した図であり、実施の形態７で説明した半導体集積回路装置において、ＲＡＭに格納されたプログラムが正しくないと判断された場合、プログラムを修正可能とする例を示したものである。
図において、１５００は、暗号化された書き換えプログラムをダウンロードしてなる半導体集積回路装置であって、１５０３はあらかじめ暗号化された書き換えプログラムが格納されているメモリ（第１の格納手段）であり、１５０１は制御用のマイコンである。半導体集積回路１５０９は、暗号化された書き換えプログラムを復号化するための復号化回路（復号化手段）１５０２と、復号化回路１５０２で復号された書き換えプログラムを格納するためのＲＡＭ（第２の格納手段）１５０４と、復号化されたプログラムの制御手順に従って動作し、コンテンツデータ１５０８の処理を行う演算処理回路（演算処理ユニット）１５０５と、ＲＡＭ１５０４に格納された書き換えプログラムを再度暗号化する暗号化回路１５０６とから構成される。ここまでの構成は図１４の半導体集積回路装置１４０１と同じであるが、半導体集積回路装置１５００においては、暗号化回路１５０６の出力Ｓ１５０６とあらかじめ暗号化された書き換えプログラムが格納されているメモリ１５０３の出力Ｓ１５０３とを比較し、ＲＡＭ１５０４に正しく格納されなかった場所を検出する比較器１５０７を備えている。
以上のように構成された半導体集積回路装置１５００について、以下にその動作を説明する。図１６は、実施の形態８に係る半導体回路１５００の動作フローを示す。
まず、暗号化した書き換えプログラムを復号化回路１５０２で復号し（ステップＳ１６０１）、制御用マイコン１５０１にしたがい、復号化した書き換えプログラムをＲＡＭ１５０４に入力する（ステップＳ１６０２）。ステップＳ１６０２でＲＡＭ１５０４に入力した書き換えプログラムを暗号化回路１５０６で再度、暗号化し（ステップＳ１６０３）、ステップＳ１６０３で暗号化した書き換えプログラムとメモリ１５０３に保持している書き換えプログラムとを比較する（ステップＳ１６０４）。ステップＳ１６０４でのチェックで正しくない場合、制御用マイコン１５０１に従って、正しくない部分のＲＡＭのビットを使用しないように書き換えプログラムを修正する（ステップＳ１６０５）。そして、ステップＳ１６０５で修正したプログラムを復号化し（ステップＳ１６０６）、該復号化したプログラムをＲＡＭ１５０４に入力する（ステップＳ１６０７）。
まず、暗号化した書き換えプログラムを復号化回路１５０２で復号し（ステップＳ１６０１）、制御用マイコン１５０１にしたがい、復号化した書き換えプログラムをＲＡＭ１５０４に入力する（ステップＳ１６０２）。ステップＳ１６０２でＲＡＭ１５０４に入力した書き換えプログラムを暗号化回路１５０６で再度、暗号化し（ステップＳ１６０３）、ステップＳ１６０３で暗号化した書き換えプログラムとメモリ１５０３に保持している書き換えプログラムとを比較する（ステップＳ１６０４）。ステップＳ１６０４でのチェックで正しくない場合、制御用マイコン１５０１に従って、正しくない部分のＲＡＭのビットを使用しないように書き換えプログラムを修正する（ステップＳ１６０５）。そして、ステップＳ１６０５で修正したプログラムを復号化し（ステップＳ１６０６）、該復号化したプログラムをＲＡＭ１５０４に入力する（ステップＳ１６０７）。
また、ステップＳ１６０５の書き換えプログラム修正の動作は、例えば、図１７のように、ＲＡＭ１５０４に格納された書き換えプログラムの正しくない部分が、例えばマシン語単位などあらかじめ決められた単位のアドレスＸＸからアドレスＸＸ´とすると、アドレスＸＸからアドレスＸＸ´に格納されるべきデータを修正プログラムとしてアドレスＹＹからアドレスＹＹ´に格納するようにする。このとき、修正プログラムに、アドレスＸＸまで読み出したときにアドレスＹＹにＪＵＭＰする命令プログラムと、次にアドレスＹＹ´まで読み出したときにアドレスＸＸ´にＪＵＭＰする命令プログラムとを組み込むように修正を行えばよく、このように修正を行うことにより、ＲＡＭ１５０４に格納されたプログラムの読み出しを正常に行うことができる。
これにより、上記方法によると、修正プログラムをＲＡＭ１５０４に入力した後、読み出してチェックすることによりＲＡＭ１５０４内の欠陥のあるビットを使わないようにできるため、ＲＡＭの有効活用ができる。
なお、本実施の形態８では、予め暗号化した書き換えプログラムを格納するメモリ１５０３からの出力Ｓ１５０３と復号した書き換えプログラムを再度暗号化する暗号化回路１５０６からの出力Ｓ１５０６とを比較した結果から、ＲＡＭ１５０４に正しく格納できなかった場所を検出して、書き換えプログラムを修正したが、上述した書き換えプログラムの修正は、ＲＡＭの欠陥位置を検出できれば可能であるので、実施の形態６で説明したメモリ、及びＲＡＭの構成により読み出したデータの排他的論理和、及び論理積をとってデータをチェックする例においても適用可能である。
以上のような、実施の形態８に係る半導体集積回路装置は、書き換えプログラムがＲＡＭに正しく格納されたか否かを確認した結果、ＲＡＭに正しく格納されなかった場合に、正しく書き込めていないＲＡＭのビットを使用しないように書き換えプログラムを修正して、ＲＡＭにダウンロードするので、ＲＡＭの一部のビットが正しく生成できていなくても、その他の部分に書き込んで、書き換えプログラムを正しく動作させることができ、ＲＡＭを有効に活用することができる。
なお、本発明の実施の形態１〜８の半導体集積回路装置では、書き換えプログラムをメモリ（第１の格納手段）に格納して、半導体集積回路内にダウンロードしたが、半導体集積回路装置外部に書き換えプログラムを保持し、例えば、インターネット等の通信手段を用いて、半導体集積回路内にダウンロードしても同様の効果を得ることができるのはいうまでもない。
また、本発明の実施の形態１〜８では、半導体集積回路装置を例にとって説明したが、半導体集積回路装置に相当するものが、外部からアクセス不可能な領域（格納手段）を有する半導体集積回路を搭載したシステムであってもよく、該システムのアクセス不可能な領域（格納手段）に対し機密データのダウンロードが成功したか否かを検証するデータ記憶検証装置（方法）であってもよく、同様の効果を得ることができるのはいうまでもない。
また、本発明の実施の形態２〜８の半導体集積回路装置では、プログラムを格納するＲＡＭは外部からの読み出しが不可のものであることはいうまでもない。
以上のように、本発明にかかる半導体集積回路装置，データ記憶検証装置およびデータ記憶検証方法は、機密性を要するプログラムデータを外部に漏らすことなく、正しく半導体集積回路内にダウンロードできたか否かを確認でき、特に著作権保護が必要なプログラム等のダウンロードが成功したか否かを確認するのに適する。
Claims (20)
- 半導体集積回路内の演算処理ユニットにコンテンツを処理する動作をさせるためのプログラムを、書き換え可能に格納する第２の格納手段を半導体集積回路内に有し、該第２の格納手段に格納されたプログラムに対し、上記演算処理ユニットにコンテンツを処理する動作をさせるための、書き換え用である書き換えプログラムを格納する第１の格納手段を用いて書き換えを行うようにした半導体集積回路装置において、
上記半導体集積回路内に、上記第１の格納手段から上記第２の格納手段に転送される上記書き換えプログラムの転送エラーを監視する転送監視手段を備えた、
ことを特徴とする半導体集積回路装置。 - 半導体集積回路内の演算処理ユニットにコンテンツを処理する動作をさせるためのプログラムを、書き換え可能に格納する第２の格納手段を半導体集積回路内に有し、該第２の格納手段に格納されたプログラムに対し、上記演算処理ユニットにコンテンツを処理する動作をさせるための、書き換え用である書き換えプログラムを格納する第１の格納手段を用いて書き換えを行うようにした半導体集積回路装置において、
上記書き換えプログラムは、プログラムの正誤の判定を行うチェックプログラムが含まれたものであり、
上記半導体集積回路内に、上記演算処理ユニットのワークメモリと、
上記第２の格納手段または上記ワークメモリと、上記演算処理ユニットのプログラム入力またはデータ入力との接続を切り替える接続切り替え手段とを備え、
上記第２の格納手段に格納された上記書き換えプログラムから抽出した上記チェックプログラムを上記ワークメモリに格納し、該ワークメモリに格納したチェックプログラムにより、上記演算処理ユニットを動作させ、上記書き換えプログラムの正誤チェックを行う、
ことを特徴とする半導体集積回路装置。 - 請求項２に記載の半導体集積回路装置において、
上記第２の格納手段は、上記書き換えプログラムを格納するとともに、該書き換えプログラムのうち、ある決められたかたまりから所定の法則に従い一意に得られるデータを格納するものとした、
ことを特徴とする半導体集積回路装置。 - 請求項３に記載の半導体集積回路装置において、
上記一意に得られるデータを、上記プログラムの正誤チェックをするためのチェックコードとして使用する、
ことを特徴とする半導体集積回路装置。 - 請求項２に記載の半導体集積回路装置において、
上記第２の格納手段は、その構成を、上記書き換えプログラムが格納されていない領域を順次２分割した構成とし、該２分割した各々の領域に同じプログラムデータを格納するものであり、
上記チェックプログラムは、上記２分割した両領域の各々に格納された同じプログラムデータを比較して正誤を判定するプログラムと、
前回の判定結果が正しいと判定されたときに、前回２分割した領域の一方の領域を、プログラムが格納されていない領域としてさらに２分割し、該分割した領域の各々に同じプログラムデータを格納する動作を繰り返すプログラムとを有し、
上記第２の格納手段に格納すべきプログラムすべてを順次格納する、
ことを特徴とする半導体集積回路装置。 - 請求項５に記載の半導体集積回路装置において、
上記第２の格納手段は、該第２の格納手段の上記書き換えプログラムが格納されていない領域を順次２分割した各々の領域に、上記書き換えプログラムデータと、該プログラムデータから所定の法則に従い一意に得られるデータとを格納するものとした、
ことを特徴とする半導体集積回路装置。 - 請求項６に記載の半導体集積回路装置において、
上記一意に得られるデータが、該プログラムデータの反転データである、
ことを特徴とする半導体集積回路装置。 - 請求項２ないし請求項７のいずれかに記載の半導体集積回路装置において、
上記チェックプログラムを予め格納したＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）を備え、
上記ＲＯＭにより上記演算処理ユニットを動作させて、上記書き換えプログラムの正誤チェックを行う、
ことを特徴とした半導体集積回路装置。 - 半導体集積回路内の演算処理ユニットにコンテンツを処理する動作をさせるためのプログラムを、書き換え可能に格納する第２の格納手段を半導体集積回路内に有し、該第２の格納手段に格納されたプログラムに対し、上記演算処理ユニットにコンテンツを処理する動作をさせるための、書き換え用である、予め暗号化された書き換えプログラムを格納する第１の格納手段を用いて書き換えを行うようにした半導体集積回路装置において、
上記半導体集積回路内に、上記第１の格納手段からの上記暗号化された書き換えプログラムを復号化し、該復号化した書き換えプログラムを上記第２の格納手段に転送する復号化手段と、
上記第２の格納手段に格納した書き換えプログラムを再度暗号化する暗号化手段とを備え、
上記暗号化手段で暗号化された書き換えプログラムと上記第１の格納手段に保持している暗号化された書き換えプログラムとを比較する、
ことを特徴とする半導体集積回路装置。 - 請求項９に記載の半導体集積回路装置において、
上記第２の格納手段にデータが正しく格納されていない場合、不良箇所を検出し、上記第１の格納手段に保持した書き換えプログラムを修正可能とした、
ことを特徴とする半導体集積回路装置。 - 機密データを外部からアクセス不可能な第１の領域を有する記憶手段に記憶させる第４の手段と、
機密データの一部であり、前記第１の領域に記憶されている検査プログラムを第２の領域を有する記憶手段に記憶させる第５の手段と、
前記第２の領域に記憶されている検査プログラムを実行して、前記第１の領域の機密データの正当性を検査する第６の手段とを備えた、
ことを特徴とするデータ記憶検証装置。 - 請求項１１に記載のデータ記憶検証装置において、
前記第６の手段の終了後に前記第１の領域の命令に制御を移す第７の手段をさらに備えた、
ことを特徴とするデータ記憶検証装置。 - 請求項１１に記載のデータ記憶検証装置において、
前記第５の手段は、前記第１の領域に記憶されている機密データ内に存在する命令により前記検査プログラムの記憶を実行する、
ことを特徴とするデータ記憶検証装置。 - 請求項１１に記載のデータ記憶検証装置において、
前記第５の手段は、第３の領域に前記第４の手段による記憶の実行以前に記憶された命令により前記検査プログラムの記憶を実行する、
ことを特徴とするデータ記憶検証装置。 - 機密データを復号する手段と、
前記復号されたデータを外部からアクセス不可能な領域を有する記憶手段に記憶させる手段と、
前記記憶されたデータを暗号化する手段と、
前記暗号化されたデータと前記機密データとを比較して前記記憶されたデータが正しく記憶されたか否かを判定する手段とを備えた、
ことを特徴とするデータ記憶検証装置。 - 機密データを外部からアクセス不可能な第１の領域を有する記憶手段に記憶させる第４の工程と、
機密データの一部であり、前記第１の領域に記憶されている検査プログラムを第２の領域を有する記憶手段に記憶させる第５の工程と、
前記第２の領域に記憶されている検査プログラムを実行して、前記第１の領域の機密データの正当性を検査する第６の工程とを含む、
ことを特徴とするデータ記憶検証方法。 - 請求項１６に記載のデータ記憶検証方法において、
前記第６の工程の終了後に前記第１の領域の命令に制御を移す第７の工程をさらに含む、
ことを特徴とするデータ記憶検証方法。 - 請求項１６に記載のデータ記憶検証方法において、
前記第５の工程は、前記第１の領域に記憶されている機密データ内に存在する命令により前記検査プログラムの記憶を実行する、
ことを特徴とするデータ記憶検証方法。 - 請求項１６に記載のデータ記憶検証方法において、
前記第５の工程は、前記第３の領域に前記第４の工程による記憶の実行以前に記憶された命令により前記検査プログラムの記憶を実行する、
ことを特徴とするデータ記憶検証方法。 - 機密データを復号する工程と、
前記復号されたデータを外部からアクセス不可能な領域を有する記憶手段に記憶させる工程と、
前記記憶されたデータを暗号化する工程と、
前記暗号化されたデータと前記機密データとを比較して前記記憶されたデータが正しく記憶されたか否かを判定する工程とを含む、
ことを特徴とするデータ記憶検証方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002174883 | 2002-06-14 | ||
| JP2002174883 | 2002-06-14 | ||
| PCT/JP2003/007541 WO2003107193A1 (ja) | 2002-06-14 | 2003-06-13 | 半導体集積回路装置、データ記憶検証装置およびデータ記憶検証方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2003107193A1 JPWO2003107193A1 (ja) | 2005-10-20 |
| JP4041491B2 true JP4041491B2 (ja) | 2008-01-30 |
Family
ID=29727997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004513943A Expired - Fee Related JP4041491B2 (ja) | 2002-06-14 | 2003-06-13 | 半導体集積回路装置，データ記憶検証装置およびデータ記憶検証方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20050223241A1 (ja) |
| JP (1) | JP4041491B2 (ja) |
| WO (1) | WO2003107193A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007239673A (ja) * | 2006-03-10 | 2007-09-20 | Honda Motor Co Ltd | 制御装置およびそのプログラム |
| JP2008009798A (ja) * | 2006-06-30 | 2008-01-17 | Matsushita Electric Ind Co Ltd | ソフトウェア修正装置 |
| JP5124244B2 (ja) * | 2007-11-16 | 2013-01-23 | 株式会社リコー | 半導体集積回路、機密保護方法、機密保護プログラム及び記録媒体 |
| JP5171300B2 (ja) * | 2008-02-18 | 2013-03-27 | エヌ・ティ・ティ・ソフトウェア株式会社 | 仕様適合性検証装置 |
| JP2010049559A (ja) * | 2008-08-22 | 2010-03-04 | Toshiba Corp | 記憶装置及び記録再生システム |
| GB201314231D0 (en) | 2013-08-08 | 2013-09-25 | Harwood William T | Data Comparator Store |
| KR102078853B1 (ko) * | 2013-11-27 | 2020-02-18 | 삼성전자 주식회사 | 메모리 시스템, 호스트 시스템 및 메모리 시스템에서의 라이트 동작 수행 방법 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6267800A (ja) * | 1985-09-20 | 1987-03-27 | Hitachi Ltd | 半導体集積回路装置 |
| JPH0658627B2 (ja) * | 1987-01-28 | 1994-08-03 | アンリツ株式会社 | 電子機器 |
| US5224160A (en) * | 1987-02-23 | 1993-06-29 | Siemens Nixdorf Informationssysteme Ag | Process for securing and for checking the integrity of the secured programs |
| DE3705736A1 (de) * | 1987-02-23 | 1988-09-01 | Nixdorf Computer Ag | Verfahren zum sichern von programmen und zur integritaetskontrolle gesicherter programme |
| JPH0566937A (ja) * | 1991-02-12 | 1993-03-19 | Oki Electric Ind Co Ltd | データ処理装置及びその処理変更方法 |
| JPH06259242A (ja) * | 1993-03-03 | 1994-09-16 | Hitachi Ltd | 基本制御プログラムの修正方法および装置 |
| JP2586805B2 (ja) * | 1993-10-06 | 1997-03-05 | 日本電気株式会社 | シングルチップマイクロコンピュータ |
| US5734819A (en) * | 1994-10-12 | 1998-03-31 | International Business Machines Corporation | Method and apparatus for validating system operation |
| JPH1011279A (ja) * | 1996-06-24 | 1998-01-16 | Tamura Electric Works Ltd | 電子機器 |
| US6230267B1 (en) * | 1997-05-15 | 2001-05-08 | Mondex International Limited | IC card transportation key set |
| JPH11282756A (ja) * | 1998-03-31 | 1999-10-15 | Nakamichi Corp | 秘密デ−タ管理方法 |
| JP3305667B2 (ja) * | 1998-11-11 | 2002-07-24 | 日本電気株式会社 | ファームウェアデータの書込み方法 |
| US7000115B2 (en) * | 2001-06-19 | 2006-02-14 | International Business Machines Corporation | Method and apparatus for uniquely and authoritatively identifying tangible objects |
| US6641050B2 (en) * | 2001-11-06 | 2003-11-04 | International Business Machines Corporation | Secure credit card |
| JP3971941B2 (ja) * | 2002-03-05 | 2007-09-05 | 三洋電機株式会社 | データ記憶装置 |
| US7299364B2 (en) * | 2002-04-09 | 2007-11-20 | The Regents Of The University Of Michigan | Method and system to maintain application data secure and authentication token for use therein |
-
2003
- 2003-06-13 WO PCT/JP2003/007541 patent/WO2003107193A1/ja active Application Filing
- 2003-06-13 JP JP2004513943A patent/JP4041491B2/ja not_active Expired - Fee Related
- 2003-06-13 US US10/517,258 patent/US20050223241A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003107193A1 (ja) | 2003-12-24 |
| US20050223241A1 (en) | 2005-10-06 |
| JPWO2003107193A1 (ja) | 2005-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7461268B2 (en) | E-fuses for storing security version data | |
| JP4851182B2 (ja) | マイクロコンピュータ、マイクロコンピュータに対するプログラム書込み方法、及び書込み処理システム | |
| JP4568196B2 (ja) | プロセッサ、コンピュータシステムおよび認証方法 | |
| US8127144B2 (en) | Program loader operable to verify if load-destination information has been tampered with, processor including the program loader, data processing device including the processor, promgram loading method, and integrated circuit | |
| US8909941B1 (en) | Programmable integrated circuit and a method of enabling the detection of tampering with data provided to a programmable integrated circuit | |
| CN100559486C (zh) | 信息处理装置和程序加载方法 | |
| CN112699383B (zh) | 数据密码设备、存储器系统及其操作方法 | |
| WO2003065225A1 (fr) | Dispositif de memoire, appareil terminal et systeme de reparation de donnees | |
| US11455115B2 (en) | Storage device | |
| JP4041491B2 (ja) | 半導体集積回路装置，データ記憶検証装置およびデータ記憶検証方法 | |
| CN115562565A (zh) | 存储器装置及维持其数据镜像完整性的方法 | |
| US11461476B2 (en) | Method for executing a binary code of a function secured by a microprocessor | |
| KR101954439B1 (ko) | 이중보안기능을 가지는 SoC 및 SoC의 이중보안방법 | |
| JP2006523870A (ja) | 制御装置内のソフトウェアのデータ整合性を検査する方法 | |
| JP3106947B2 (ja) | 不揮発性半導体記憶装置 | |
| US20150249467A1 (en) | Storage device, controller, and data writing method | |
| JP4135413B2 (ja) | メモリチェックシステムおよびメモリチェック方法、信号処理装置および信号処理装置のメモリチェック方法、ならびに、メモリチェックプログラム | |
| JP2018194948A (ja) | 半導体記憶装置、メモリコントローラ及びメモリの監視方法 | |
| JP5298791B2 (ja) | 情報処理装置 | |
| JP4937365B2 (ja) | プロセッサ、コンピュータシステムおよび認証方法 | |
| US8943327B2 (en) | Apparatus and method to enable operation between a main assembly and a sub-assembly that are cryptographically related | |
| JP2008123160A (ja) | メモリ管理方法 | |
| JP4104998B2 (ja) | データダウンロード方法 | |
| JP2023016643A (ja) | 電子制御装置 | |
| JP2004252852A (ja) | 情報処理装置及び情報処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070808 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071109 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |