JP4039930B2 - Semiconductor device - Google Patents

Description

【００４９】
まず、信号電流Ｉ_dataと、ＥＬ素子を流れる電流Ｉ_ELの関係について考える。アナログ階調方式の半導体装置においては、階調が電流値で表されるため、高階調のときは大きい電流が流れ、低階調のときは小さい電流が流れる。つまり、階調によって、信号電流を書き込む信号電流の大きさが異なることになる。その場合、低階調の信号を画素に書き込む場合には、高階調の信号を画素に書き込む場合よりも長い時間を要することになってしまう。また、低階調の信号は、電流が小さいため、ノイズの影響を極めて受けやすくなってしまう。
【００５０】
続いて、電流−電圧変換用ＴＦＴと駆動用ＴＦＴとの関係について考える。ここで、電流−電圧変換用ＴＦＴとは、ソース信号線から入力される信号電流を、電圧信号に変換するのに用いているＴＦＴであり、駆動用ＴＦＴとは、保持容量に保持された電圧に従って電流を流すためのＴＦＴである。表１には、各構成における電流−電圧変換用ＴＦＴ(変換用ＴＦＴと表記)と、駆動用ＴＦＴの図番を示している。
【００５１】
変換用ＴＦＴと、駆動用ＴＦＴとが共通であるとはすなわち、書き込み動作と発光動作を共通のＴＦＴが担当するということである。よって、ＴＦＴのばらつきの影響が少ない。一方、第３の構成のように、変換用ＴＦＴと駆動用ＴＦＴとが別である場合、画素内の特性ばらつきの影響を受けることになってしまう。
【００５２】
続いて、信号電流の書き込み時の経路について考える。第１の構成および第３の構成においては、信号電流は、電流源から電流供給線、あるいは電流供給線から電流源へと流れる。一方、第２の構成によると、信号電流の書き込み時に、信号電流は電流源から、ＥＬ素子を通って流れている。このような構成においては、低階調の信号が書き込まれた後に高階調の信号を書き込む場合、あるいはその逆の動作において、ＥＬ素子自体が負荷となるため、書き込み時間を長くする必要が生ずる。
【００５３】
また、第１の構成および第２の構成の場合、１行あたり３本のゲート信号線を用いて画素の制御を行っているため、従来の半導体装置と比較して、開口率が大きく低下することになる。
【００５４】
本発明は、信号線を増やすことなく上述の様々な問題点を解決することの出来る半導体装置を提供するものである。
【００５５】
【課題を解決するための手段】
従来の電流書き込み型の問題点の１つに、信号の書き込みを行うために流れる電流と、発光時にＥＬ素子を流れる電流とが等しい点があった。つまり、この問題を解決するためには、信号の書き込みを行うために流れる電流が、常に発光時にＥＬ素子を流れる電流よりも大きくすることが出来れば良い。
【００５６】
電流の大きさに差を付けるには、トランジスタを流れる電流の大きさに差を与えてやれば良い。そこで本発明では、トランジスタのゲート長Ｌに注目し、信号電流の書き込み時に電流が流れるトランジスタのゲート長Ｌを、発光時にＥＬ素子に供給する電流が流れるトランジスタのゲート長Ｌよりも小さくし、本来ＥＬ素子に流れる電流よりも大きな電流によって書き込みを行うようにする。これにより、低階調の場合に書き込み時間が長くなる点を解決し、さらに信号電流自体がノイズの影響を受けにくくすることが出来る。
【００５７】
また、書き込み時と発光時で、一部共通のトランジスタを用いているため、書き込み動作と発光動作に別のトランジスタを用いる構成よりも、トランジスタの特性ばらつきが輝度に影響しにくくすることが出来る。
【００５８】
本発明の構成を以下に記す。
【００５９】
本発明の半導体装置は、
入力された信号電流を電圧に変換し、前記変換された電圧に応じた電流を電源より負荷に供給する第１の手段と、
前記変換された電圧を保持する第２の手段と、
前記第２の手段において、前記電圧の保持もしくは解放を選択する第３の手段と、
前記信号電流が入力されている期間においては、前記電源から前記負荷への電流の供給を遮断し、前記負荷を駆動する期間においては、前記変換された電圧に応じて、前記電源より前記負荷に電流を供給する第４の手段とを有することを特徴とする。
【００６０】
本発明の半導体装置は、
入力された信号電流を電圧に変換し、前記変換された電圧に応じた電流を電源より負荷に供給する第１の手段と、
前記変換
された電圧を保持する第２の手段と、
前記第２の手段において、前記電圧の保持もしくは解放を選択する第３の手段と、
前記信号電流が入力されている期間においては、前記電源から前記負荷への電流の供給を遮断し、前記負荷を駆動する期間においては、前記変換された電圧に応じて、前記電源より前記負荷に電流を供給する第４の手段と、
前記第１の手段への、前記信号電流の入力を制御する第５の手段とを有することを特徴とする。
【００６１】
本発明の半導体装置は、
入力された信号電流を電圧に変換し、前記変換された電圧に応じた電流を電源より負荷に供給する第１の手段と、
前記変換された電圧を保持する第２の手段と、
前記第２の手段において、前記電圧の保持もしくは解放を選択する第３の手段と、
前記信号電流が入力されている期間においては、前記電源から前記負荷への電流の供給を遮断し、前記負荷を駆動する期間においては、前記変換された電圧に応じて、前記電源より前記負荷に電流を供給する、並列接続された第４の手段と、
前記第１の手段への、前記信号電流の入力を制御する第５の手段と、
前記複数の第４の手段のうち少なくとも１つを選択して、前記電源から前記負荷への電流供給経路とする複数の第６の手段とを有することを特徴とする。
【００６２】
本発明の半導体装置は、
入力された信号電流を電圧に変換し、前記変換された電圧に応じた電流を電源より負荷に供給する、並列接続された第１の手段と、
前記変換された電圧を保持する第２の手段と、
前記第２の手段において、前記電圧の保持もしくは解放を選択する第３の手段と、
前記信号電流が入力されている期間においては、前記電源から前記負荷への電流の供給を遮断し、前記負荷を駆動する期間においては、前記変換された電圧に応じて、前記電源より前記負荷に電流を供給する第４の手段と、
前記第１の手段への、前記信号電流の入力を制御する第５の手段と、
前記複数の第１の手段のうち少なくとも１つを選択して、前記電源から前記負荷への電流供給経路とする複数の第６の手段とを有することを特徴とする。
【００６３】
本発明の半導体装置は、
入力された信号電流を電圧に変換し、前記変換された電圧に応じた電流を電源より負荷に供給する変換・駆動用トランジスタと、
前記変換された電圧を保持する保持容量手段と、
前記保持容量手段において、前記電圧の保持もしくは解放を選択する保持用トランジスタと、
前記信号電流が入力されている期間においては、前記電源から前記負荷への電流の供給を遮断し、前記負荷を駆動する期間においては、前記変換された電圧に応じて、前記電源より前記負荷に電流を供給する駆動用トランジスタとを有することを特徴とする。
【００６４】
本発明の半導体装置は、
入力された信号電流を電圧に変換し、前記変換された電圧に応じた電流を電源より負荷に供給する変換・駆動用トランジスタと、
前記変換された電圧を保持する保持容量手段と、
前記保持容量手段において、前記電圧の保持もしくは解放を選択する保持用トランジスタと、
前記信号電流が入力されている期間においては、前記電源から前記負荷への電流の供給を遮断し、前記負荷を駆動する期間においては、前記変換された電圧に応じて、前記電源より前記負荷に電流を供給する駆動用トランジスタと、
前記変換・駆動用トランジスタへの、前記信号電流の入力を制御するスイッチング用トランジスタとを有することを特徴とする。
【００６５】
本発明の半導体装置は、
入力された信号電流を電圧に変換し、前記変換された電圧に応じた電流を電源より負荷に供給する変換・駆動用トランジスタと、
前記変換された電圧を保持する保持容量手段と、
前記保持容量手段において、前記電圧の保持もしくは解放を選択する保持用トランジスタと、
前記信号電流が入力されている期間においては、前記電源から前記負荷への電流の供給を遮断し、前記負荷を駆動する期間においては、前記変換された電圧に応じて、前記電源より前記負荷に電流を供給する、並列接続された複数の駆動用トランジスタと、
前記変換・駆動用トランジスタへの、前記信号電流の入力を制御するスイッチング用トランジスタと、
前記複数の駆動用トランジスタのうち少なくとも１つを選択して、前記電源から前記負荷への電流供給経路とする複数の電流選択用トランジスタとを有することを特徴とする。
【００６６】
本発明の半導体装置は、
入力された信号電流を電圧に変換し、前記変換された電圧に応じた電流を電源より負荷に供給する、並列接続された変換・駆動用トランジスタと、
前記変換された電圧を保持する保持容量手段と、
前記保持容量手段において、前記電圧の保持もしくは解放を選択する保持用トランジスタと、
前記信号電流が入力されている期間においては、前記電源から前記負荷への電流の供給を遮断し、前記負荷を駆動する期間においては、前記変換された電圧に応じて、前記電源より前記負荷に電流を供給する駆動用トランジスタと、
前記変換・駆動用トランジスタへの、前記信号電流の入力を制御するスイッチング用トランジスタと、
前記複数の変換・駆動用トランジスタのうち少なくとも１つを選択して、前記電源から前記負荷への電流供給経路とする複数の電流選択用トランジスタとを有することを特徴とする。
【００６７】
本発明の半導体装置は、
前記電源から前記負荷への電流供給経路は、複数が並列に配置され、そのうち少なくとも１つを用いて前記負荷に電流を供給することを特徴とする。
【００６８】
本発明の半導体装置は、
前記発光素子への電流供給は、複数の前記電流供給経路を時間的に切り替え、時間的に異なる経路によってなされることを特徴とする。
【００６９】
本発明の半導体装置は、
前記保持容量手段は、前記変換・駆動用トランジスタの前記変換・駆動用トランジスタのゲート・ソース間電圧を保持し、
前記保持用トランジスタは、そのＯＮ、ＯＦＦによって前記変換・駆動用トランジスタのゲート電極とドレイン領域とを導通、もしくは非導通の状態とすることを特徴とする。
【００７０】
本発明の半導体装置は、
前記変換・駆動用トランジスタと、前記駆動用トランジスタとは同一極性であることを特徴とする。
【００７１】
本発明の半導体装置は、
前記変換・駆動用トランジスタと、前記駆動用トランジスタとは、前記電源から前記負荷への電流供給経路において直列に配置され、それぞれのゲート電極が電気的に接続されていることを特徴とする。
【００７２】
本発明の半導体装置は、
前記信号電流の経路は、前記第１の手段を少なくとも経由し、
前記負荷の駆動時に前記電源から前記負荷に供給される電流の経路は、前記第１の手段と、前記第４の手段とを少なくとも経由することを特徴とする。
【００７３】
本発明の半導体装置は、
前記信号電流の経路は、前記変換・駆動用トランジスタのソース・ドレイン間を少なくとも経由し、
前記負荷の駆動時に前記電源から前記負荷に供給される電流の経路は、前記変換・駆動用トランジスタのソース・ドレイン間と、前記駆動用トランジスタのソース・ドレイン間を少なくとも経由することを特徴とする。
【００７４】
本発明の半導体装置は、
前記信号電流Ｉ_Dataと、前記電源から前記負荷に供給される電流Ｉ_ELとの関係が
Ｉ_Data≧Ｉ_EL
となることを特徴とする。
【００７５】
本発明の半導体装置において、
前記負荷は、エレクトロルミネッセンス素子を含む発光素子であることを特徴とする。
【００７６】
【発明の実施の形態】
[実施の形態１]
図１(Ａ)に、本発明の一構成について示す。図１(Ａ)の画素は、ソース信号線１０１、第１および第２のゲート信号線１０２、１０３、電流供給線１０４、第１のスイッチ素子１０５、第２のスイッチ素子１０６、駆動用ＴＦＴ１０７、変換・駆動用ＴＦＴ１０８、保持容量１０９、ＥＬ素子１１０、信号電流入力用電流源１１１とを有する。
【００７７】
なお、保持容量１０９は、配線、活性層、ゲート材料等とその間の絶縁層とによって容量素子として形成しても良いし、トランジスタのゲート容量を用いて省略しても良い。つまり、必要な期間、変換・駆動用ＴＦＴ１０８のゲート・ソース間電圧を保持出来るだけの能力があれば良い。
【００７８】
第１のスイッチ素子１０５は、第１のゲート信号線１０２によって制御される。その第１の電極はソース信号線１０１に接続され、第２の電極は駆動用ＴＦＴ１０７の第１の電極と、変換・駆動用ＴＦＴ１０８の第１の電極とに接続されている。第２のスイッチ素子１０６は、第２のゲート信号線１０３によって制御される。その第１の電極は、駆動用ＴＦＴ１０７のゲート電極と、変換・駆動用ＴＦＴ１０８のゲート電極とに接続され、第２の電極はソース信号線１０１に接続されている。駆動用ＴＦＴ１０７の第２の電極は、ＥＬ素子１１０の陽極に接続されている。変換・駆動用ＴＦＴ１０８の第２の電極は、電流供給線１０４に接続されている。保持容量１０９は、変換・駆動用ＴＦＴ１０８のゲート電極と第２の電極との間に接続され、変換・駆動用ＴＦＴ１０８のゲート・ソース間電圧を保持する。電流供給線１０４およびＥＬ素子１１０の陰極には、それぞれ所定の電位が入力され、互いに電位差を有する。
【００７９】
なお、保持容量１０９は、変換・駆動用ＴＦＴ１０８のゲート・ソース間に接続されていることが望ましい。
【００８０】
第１、第２のスイッチ素子は、他のＴＦＴと同様の構成を有するＴＦＴを用いて形成すれば良い。第１のスイッチ素子１０５、第２のスイッチ素子１０６をそれぞれ、スイッチング用ＴＦＴ１５５、保持用ＴＦＴ１５６として形成する例を図１(Ｂ)に示す。ここで、スイッチング用ＴＦＴ１５５、保持用ＴＦＴ１５６に関しては、ＯＮ、ＯＦＦによって導通、非導通を選択するスイッチとしてのみ働くので、ここではその極性を問わない。
【００８１】
本実施形態に限らず、スイッチ素子にＴＦＴを用いる場合、その極性は問わない。さらに、ここではトランジスタ、特にＴＦＴを用いているが、単結晶シリコンやＳＯＩ上に形成されるトランジスタを用いても構わない。
【００８２】
図２を用いて、信号電流の書き込みから発光までの動作について説明する。図中、各部を示す図番は、図１(Ａ)(Ｂ)に準ずる。図２(Ａ)〜(Ｃ)は、それぞれ、信号入力時、信号入力完了時、および発光時における電流の流れを模式的に示したものである。図２(Ｄ)は、信号電流の書き込み時における各経路を流れる電流の関係を、図２(Ｅ)は、同じく信号電流の書き込み時に、保持容量に蓄積される電圧、つまりＴＦＴ１０８のゲート・ソース間電圧について示している。
【００８３】
まず、第１のゲート信号線１０２および第２のゲート信号線１０３にパルスが入力され、スイッチング用ＴＦＴ１５５、保持用ＴＦＴ１５６がＯＮする。このとき、ソース信号線を流れる電流をＩ_dataとする。
【００８４】
ソース信号線には、電流Ｉ_dataが流れているので、図２(Ａ)に示すように、画素内では、電流の経路はＩ₁とＩ₂とに分かれて流れる。これらの関係を図２(Ｄ)に示している。なお、Ｉ_data＝Ｉ₁＋Ｉ₂であることは言うまでもない。またこのとき、駆動用ＴＦＴ１０７に関しては、スイッチング用ＴＦＴ１５６と、保持用ＴＦＴ１５５とが共にＯＮすることによって、ゲート電極の電位と入力電極の電位は等しくなる。つまりゲート・ソース間電圧が０となっているため、自らＯＦＦしている。仮に、この状態で駆動用ＴＦＴ１０７がＯＮしていると、ＥＬ素子１１１に電流が流れるため、正確に電流Ｉ_Dataの設定が出来なくなる。
【００８５】
スイッチング用ＴＦＴ１５５がＯＮした瞬間には、まだ保持容量１０９には電荷が保持されていないため、変換・駆動用ＴＦＴ１０８はＯＦＦしている。よって、Ｉ₂＝０となり、Ｉ_data＝Ｉ₁となる。すなわちこの間は、保持容量１０９における電荷の蓄積による電流のみが流れている。
【００８６】
その後、徐々に保持容量１０９に電荷が蓄積され、両電極間に電位差が生じ始める(図２(Ｄ))。両電極の電位差がＶｔｈを上回ると(図２(Ｅ) Ａ点)、変換・駆動用ＴＦＴ１０８がＯＮして、Ｉ₂が生ずる。先に述べたように、Ｉ_data＝Ｉ₁＋Ｉ₂であるので、Ｉ₁は次第に減少するが、依然電流は流れており、さらに保持容量には電荷の蓄積が行われる。
保持容量１０９においては、その両電極間の電位差、つまり変換・駆動用ＴＦＴ１０８のゲート・ソース間電圧ＶＧＳが所望の電圧、つまり変換・駆動用ＴＦＴがＩ_dataを流すことが出来るだけの電圧(ＶＧＳ)になるまで電荷の蓄積が続く。やがて電荷の蓄積が終了する(図２(Ｅ) Ｂ点)と、電流Ｉ₁は流れなくなり、さらに変換・駆動用ＴＦＴ１０８はそのときのＶＧＳに見合った電流が流れ、Ｉ_data＝Ｉ₂となる(図２(Ｂ))。次いで、第２のゲート信号線１０３の選択が終了し、保持用ＴＦＴ１５６がＯＦＦして、信号の書き込み動作が完了する。
【００８７】
続いて、発光動作に移る。第１のゲート信号線１０２の選択が終了すると、スイッチング用ＴＦＴ１５５がＯＦＦする。すると、電流供給線→スイッチング用ＴＦＴ１０５→電流源の電流パスが遮断されるため、今まで変換・駆動用ＴＦＴ１０８にＩ_dataを流すために保持容量１０９に蓄積されていた電荷の一部が、駆動用ＴＦＴ１０７のゲート電極へと移動する。これにより、駆動用ＴＦＴ１０７が自動的にＯＮする。よって、図２(Ｃ)に示すように、電流供給線→変換・駆動用ＴＦＴ１０８→駆動用ＴＦＴ１０７→ＥＬ素子１１０という電流パスが生じ、電流Ｉ_ELが流れる。よってＥＬ素子１１０が発光する。
【００８８】
このとき、変換・駆動用ＴＦＴ１０８のゲート電極と、駆動用ＴＦＴ１０７のゲート電極とは接続されているため、変換・駆動用ＴＦＴ１０８と、駆動用ＴＦＴ１０７とは１つのマルチゲート型ＴＦＴとして機能することになる。一般に、ＴＦＴにおいてはゲート長Ｌが大きくなると、ドレイン電流は小さくなる。この場合、信号の書き込み動作においては、電流_Idataは最終的に変換・駆動用ＴＦＴ１０８のみを流れていたのに対し、発光時には変換・駆動用ＴＦＴ１０８および駆動用ＴＦＴ１０７を、電流Ｉ_ELが流れている。よって、発光時の方が、ゲート電極の本数が多くなり、結果としてゲート長Ｌが大きくなっていることから、電流の大きさは、Ｉ_data＞Ｉ_ELとなる。
【００８９】
なお、駆動用ＴＦＴ１０７のチャネル幅Ｗと、変換・駆動用ＴＦＴ１０８のチャネル幅Ｗとは、同じ大きさとしても良いし、異なっていても良い。ゲート長Ｌに関しても同様である。
【００９０】
以上の手順により、信号の書き込みから発光までを行う。本発明によると、ＥＬ素子を低階調で発光させたい場合の信号書き込み時にも、ＥＬ素子を流す電流Ｉ_ELよりも大きな電流Ｉ_dataを用いて書き込むことが出来る。よって、信号電流がノイズに埋もれる等のトラブルを回避し、かつ迅速な書き込み動作が可能となる。
【００９１】
また、発光時に、駆動用ＴＦＴ１０７と変換・駆動用ＴＦＴ１０８とがマルチゲート型ＴＦＴとして動作するため、これらのＴＦＴは同極性とすることが望ましい。さらに、図２の方向に電流が流れる場合には、その極性をＰチャネル型とするのが望ましい。
【００９２】
なお、ＥＬ素子１１０に流れる電流の向きが図２と逆の方向に流れる場合の構成へも容易に変形出来る。この場合の構成を図３６に示す。ここでは、変換・駆動用ＴＦＴと駆動用ＴＦＴの極性は、図２と逆の極性としている。信号電流書き込み時と発光時における電流経路は、図３６(Ｂ)(Ｃ)に示すとおりである。
【００９３】
さらに、変換・駆動用ＴＦＴ１０８は、信号の書き込み時においても、発光時においても用いられている。つまり、信号の書き込みと発光で、一部共通のＴＦＴを用いていることによって、ＴＦＴの特性ばらつきが、信号の書き込み動作や発光に影響しにくくなっている。
【００９４】
また、図２(Ｂ)→(Ｃ)の状態に移る際、すなわち発光動作に移る瞬間に、保持容量１０９に蓄積された電荷の一部は、駆動用ＴＦＴ１０７のゲート電極に移動する。そのため、実際に保持容量１０９に保持されたＴＦＴ１０８のゲート・ソース間電圧は、書き込み時の所望の値よりも、発光時にはわずかに小さくなっている。よって、ＴＦＴ１０７、１０８の特性ばらつきが生じた場合にも、ＴＦＴのゲート・ソース間電圧は、わずかながら流れにくい方向にいくことになり、ＴＦＴのオフリーク電流によって黒表示の際に素子が発光することを防ぐことが出来る。
【００９５】
なお、本実施形態では、スイッチング用ＴＦＴ１５５および保持用ＴＦＴ１５６はそれぞれ、第１のゲート信号線１０２と第２のゲート信号線１０３によってＯＮ、ＯＦＦが制御されているが、信号書き込みが完了した後、直ちにＥＬ素子が発光する場合は、同時にＯＮ、ＯＦＦの制御が行われても良い。よって、スイッチング用ＴＦＴ１５５と、保持用ＴＦＴ１５６の極性が同じである場合には、互いのゲート電極を同一のゲート信号線に接続して制御することにより、ゲート信号線の本数を減らすことも出来る。
【００９６】
なおここでは、駆動用ＴＦＴ１０７と変換・駆動用ＴＦＴ１０８とが駆動する負荷として、ＥＬ素子１１０を用い、発光装置の画素への適用を前提として説明したが、本発明の用途はこれに限定されない。つまり、負荷としてダイオード、トランジスタ、容量、抵抗等、またそれらを組み合わせた回路を負荷として駆動することが可能である。これは、他の実施形態、実施例についても同様である。
【００９７】
[実施の形態２]
図２８(Ａ)に、本発明の第２の形態について示す。図２８(Ａ)の画素は、ソース信号線２８０１、第１および第２のゲート信号線２８０２、２８０３、電流供給線２８０４、第１のスイッチ素子２８０５、第２のスイッチ素子２８０６、駆動用ＴＦＴ２８０７、変換・駆動用ＴＦＴ２８０８、保持容量２８０９、ＥＬ素子２８１０とを有する。各ソース信号線は、信号電流入力用電流源２８１１を有する。
【００９８】
なお、保持容量２８０９は、配線、活性層、ゲート材料等とその間の絶縁層とによって容量素子として形成しても良いし、トランジスタのゲート容量を用いて省略しても良い。つまり、必要な期間、変換・駆動用ＴＦＴ２８０８のゲート・ソース間電圧を保持出来るだけの能力があれば良い。
【００９９】
第１のスイッチ素子２８０５は、第１のゲート信号線２８０２によって制御される。その第１の電極はソース信号線２８０１に接続され、第２の電極は変換・駆動用ＴＦＴ２８０８の第１の電極と、駆動用ＴＦＴ２８０７の第１の電極とに接続されている。第２のスイッチ素子２８０６は、第２のゲート信号線２８０３によって制御される。その第１の電極はソース信号線２８０１に接続され、第２の電極は変換・駆動用ＴＦＴ２８０８のゲート電極と、駆動用ＴＦＴ２８０７のゲート電極とに接続されている。駆動用ＴＦＴ２８０７の第２の電極は、電流供給線２８０４に接続され、変換・駆動用ＴＦＴ２８０８の第２の電極は、ＥＬ素子２８１０の一方の電極に接続されている。保持容量２８０９は、変換・駆動用ＴＦＴ２８０８のゲート電極と第２の電極との間に接続され、変換・駆動用ＴＦＴ２８０８のゲート・ソース間電圧を保持する。電流供給線２８０４およびＥＬ素子２８１０の他方の電極には、それぞれ所定の電位が入力され、互いに電位差を有する。
【０１００】
なお、保持容量２８０９は、変換・駆動用ＴＦＴ２８０８のゲート・ソース間に接続されていることが望ましい。
【０１０１】
第１、第２のスイッチ素子は、他のＴＦＴと同様の構成を有するＴＦＴを用いて形成すれば良い。第１のスイッチ素子２８０５、第２のスイッチ素子２８０６をそれぞれ、スイッチング用ＴＦＴ２８５５、保持用ＴＦＴ２８５６として形成する例を図２８(Ｂ)に示す。ここで、スイッチング用ＴＦＴ２８５５、保持用ＴＦＴ２８５６に関しては、ＯＮ、ＯＦＦによって導通、非導通を選択するスイッチとしてのみ働くので、ここではその極性を問わない。
【０１０２】
図２９を用いて、信号電流の書き込みから発光までの動作について説明する。図中、各部を示す図番は、図２８(Ａ)に準ずる。図２９(Ａ)〜(Ｃ)はそれぞれ、信号入力時、信号入力完了時、および発光時における電流の経路を模式的に示したものである。図２９(Ｄ)は、信号電流の書き込み時における各経路を流れる電流の関係を、図２９(Ｅ)は、同じく信号電流の書き込み時に、保持容量に蓄積される電圧、つまり変換・駆動用ＴＦＴ２８０８のゲート・ソース間電圧について示している。
【０１０３】
まず、第１のゲート信号線２８０２および第２のゲート信号線２８０３にパルスが入力され、スイッチング用ＴＦＴ２８５５と保持用ＴＦＴ２８５６がＯＮする。このとき、ソース信号線２８０１には、信号電流が入力されており、これをＩ_dataとする。
【０１０４】
ソース信号線２８０１には、電流Ｉ_dataが流れている。今、画素内には、図２９(Ａ)に示すような電流経路があり、Ｉ_dataはこの経路を通って、Ｉ₁とＩ₂とに分かれる。これらの関係を図２９(Ｄ)に示している。なお、Ｉ_data＝Ｉ₁＋Ｉ₂である。またこのとき、駆動用ＴＦＴ２８０７に関しては、スイッチング用ＴＦＴ２８５５および保持用ＴＦＴ２８５６がＯＮしているので、ゲート電極の電位と第２の電極の電位が等しくなる。つまりゲート・ソース間電圧が０であるため、駆動用ＴＦＴ２８０７は自らＯＦＦしている。仮に、この状態で駆動用ＴＦＴ２８０７がＯＮしていると、ＥＬ素子２８１０に電流が流れるため、正確に電流Ｉ_Dataの設定が出来なくなる。
【０１０５】
スイッチング用ＴＦＴ２８５５がＯＮした瞬間には、まだ保持容量２８０９には電荷が蓄積されていないため、変換・駆動用ＴＦＴ２８０８はＯＦＦしている。よって、Ｉ₂＝０となり、Ｉ_data＝Ｉ₁となる。つまりここでは、容量２８０９に電荷が蓄積するため、その分の電流が生じている。
【０１０６】
その後、徐々に保持容量２８０９に電荷が蓄積され、両電極間に電位差が生じ始める。両電極の電位差がＶｔｈ、すなわち変換・駆動用ＴＦＴ２８０８のしきい値に到達する(図２９(Ｅ) Ａ点)と、変換・駆動用ＴＦＴ２８０８がＯＮして、Ｉ₂が生ずる。先に述べたように、Ｉ_data＝Ｉ₁＋Ｉ₂であるので、Ｉ₁は次第に減少するが、保持容量２８０９への電荷の蓄積が完了するまでは０にはならず、依然電流が生じている。
【０１０７】
保持容量２８０９においては、その両電極間の電位差、つまり変換・駆動用ＴＦＴ２８０８のゲート・ソース間電圧が所望の電圧、つまり変換・駆動用ＴＦＴ２８０８がＩ_dataを流すだけの電圧(ＶＧＳ)になるまで電荷が蓄積される。やがて電荷の蓄積が終了する(図２９(Ｅ) Ｂ点)と、電流Ｉ₁は流れなくなり、かつ変換・駆動用ＴＦＴ２８０８はそのときのＶＧＳに見合った電流が流れ、Ｉ_data＝Ｉ₂となる(図２９(Ｂ))。次いで、第２のゲート信号線２８０３の選択が終了し、保持用ＴＦＴ２８５６がＯＦＦする。その後、第１のゲート信号線２８０２の選択が終了し、スイッチング用ＴＦＴ２８５５がＯＦＦして、信号の書き込み動作が完了する。
【０１０８】
続いて、発光動作に移る。第１のゲート信号線２８０２の選択が終了すると、スイッチング用ＴＦＴ２８５５がＯＦＦする。すると、ソース信号線２８０１→スイッチング用ＴＦＴ２８５５→変換・駆動用ＴＦＴ２８０８→ＥＬ素子２８１０の電流パスが遮断されるため、今まで変換・駆動用ＴＦＴ２８０８にＩ_dataを流すために保持容量２８０９に蓄積されていた電荷の一部が、駆動用ＴＦＴ２８０７のゲート電極へと移動する。これによって、駆動用ＴＦＴ２８０７が自動的にＯＮする。よって、図２９(Ｃ)に示すように、電流供給線２８０４→駆動用ＴＦＴ２８０７→変換・駆動用ＴＦＴ２８０８→ＥＬ素子２８１０という電流パスが生じ、発光電流Ｉ_ELが流れる。よってＥＬ素子２８１０が発光する。
【０１０９】
このとき、駆動用ＴＦＴ２８０７のゲート電極と変換・駆動用ＴＦＴ２８０８のゲート電極とは接続されているため、この２つのＴＦＴはマルチゲート型ＴＦＴとして機能することになる。一般に、ＴＦＴにおいてはゲート長Ｌが大きくなると、ドレイン電流は小さくなる。この場合、信号電流の書き込み動作においては、信号電流は最終的に変換・駆動用ＴＦＴ２８０８のみを流れていたのに対し、発光時には、発光電流は駆動用ＴＦＴ２８０７および変換・駆動用ＴＦＴ２８０８を流れている。よって、発光時の方がゲート電極の本数が多いことになり、結果としてゲート長Ｌが大きくなっていることから、電流の大きさはＩ_data＞Ｉ_ELとなる。
【０１１０】
なお、駆動用ＴＦＴ２８０７のチャネル幅Ｗと、変換・駆動用ＴＦＴ２８０８のチャネル幅Ｗとは、同じ大きさとしても良いし、異なっていても良い。ゲート長Ｌに関しても同様である。
【０１１１】
以上の手順により、信号電流の書き込みから発光までを行う。本発明によると、ＥＬ素子を低階調で発光させたい場合の信号書き込み時にも、発光電流Ｉ_ELよりも大きな信号電流Ｉ_dataを用いて書き込みを行うことが出来る。さらに、ＥＬ素子が負荷となっていても、十分に大きな電流での書き込みを行うことにより、書き込み時間の短縮が可能となる。
【０１１２】
また、発光時に、駆動用ＴＦＴ２８０７と変換・駆動用ＴＦＴ２８０８とがマルチゲート型ＴＦＴとして動作するため、これらのＴＦＴは同極性とすることが望ましい。さらに、図２９の方向に電流が流れる場合には、その極性をＮチャネル型とするのが望ましい。
【０１１３】
また、実施形態１で説明したように、ＥＬ素子に流れる電流の向きが逆になる場合にも容易に構成が変形出来る。この場合の構成を図３７(Ａ)に示す。ここでは、変換・駆動用ＴＦＴと駆動用ＴＦＴの極性は、図２９と逆の極性としている。信号電流書き込み時、発光時の電流経路は、図３７(Ｂ)(Ｃ)に示すとおりである。その他、以後の実施例においても同様の変形が可能であるので、以降は説明を省略する。
【０１１４】
さらに、変換・駆動用ＴＦＴ２８０８は、信号の書き込み時においても、発光時においても用いられている。つまり、信号の書き込みと発光で、一部共通のＴＦＴを用いていることによって、ＴＦＴの特性ばらつきが、信号の書き込み動作や発光に影響しにくくなっている。
【０１１５】
また、図２９(Ｂ)→(Ｃ)の状態に移る際、すなわち発光動作に移る瞬間に、保持容量２８０９に蓄積された電荷の一部は、駆動用ＴＦＴ２８０７のゲート電極に移動する。そのため、実際に保持容量２８０９に保持されたＴＦＴ２８０８のゲート・ソース間電圧は、書き込み時の所望の値よりも、発光時にはわずかに小さくなっている。よって、ＴＦＴ２８０７、２８０８の特性ばらつきが生じた場合にも、ＴＦＴのゲート・ソース間電圧は、わずかながら流れにくい方向にいくことになり、ＴＦＴのオフリーク電流によって黒表示の際に素子が発光することを防ぐことが出来る。
【０１１６】
なお、本実施形態では、スイッチング用ＴＦＴ２８５５および保持用ＴＦＴ２８５６はそれぞれ、第１のゲート信号線２８０２と第２のゲート信号線２８０３によってＯＮ、ＯＦＦが制御されているが、信号書き込みが完了した後、直ちにＥＬ素子が発光する場合は、同時にＯＮ、ＯＦＦの制御が行われても良い。よって、スイッチング用ＴＦＴ２８５５と、保持用ＴＦＴ２８５６の極性が同じである場合には、互いのゲート電極を同一のゲート信号線に接続して制御することにより、ゲート信号線の本数を減らすことも出来る。
【０１１７】
前出の表１に、本発明の第１の形態および第２の形態にて示した構成を加え、比較したものを表２に示す。
【０１１８】
【表２】

【０１１９】
また、本発明の主旨は、信号電流の入力を受けて、任意のタイミングでこの電流の保持を行い、出力するというサンプル・ホールド動作において、電流経路となるＴＦＴをマルチゲート化して用いる点にある。本明細書においては、代表的にはＥＬ素子を用いた発光装置の画素における実施形態を挙げてきたが、特に用途はこれに限られず、振幅変換回路等をはじめとしたアナログ回路に適用しても有効である。
【０１２０】
【実施例】
以下に、本発明の実施例について記載する。
【０１２１】
[実施例１]
本実施例においては、映像信号にアナログ映像信号を用いて表示を行う半導体装置の構成について説明する。図３(Ａ)に、半導体装置の構成例を示す。基板３０１上に、複数の画素がマトリクス状に配置された画素部３０２を有し、画素部周辺には、ソース信号線駆動回路３０３および、第１、第２のゲート信号線駆動回路３０４、３０５を有している。図３(Ａ)においては、２組のゲート信号線駆動回路を用いているが、実施形態の項で説明したように、画素の駆動に複数のゲート信号線の選択を必要としない場合には、いずれか一方のみの配置でも良い。また、ゲート信号線の両端に対称配置し、両側からゲート信号線を駆動する構成としても良い。
【０１２２】
ソース信号線駆動回路３０３、第１のゲート信号線駆動回路３０４、および第２のゲート信号線駆動回路３０５に入力される信号は、フレキシブルプリント基板(Flexible Print Circuit：ＦＰＣ)３０６を介して外部より供給される。
【０１２３】
図３(Ｂ)に、ソース信号線駆動回路の構成例を示す。これは、映像信号にアナログ映像信号を用いて表示を行うためのソース信号線駆動回路であり、シフトレジスタ３１１、バッファ３１２、サンプリング回路３１３、電流変換回路３１４を有している。特に図示していないが、必要に応じてレベルシフタ等を追加しても良い。
【０１２４】
ソース信号線駆動回路の動作について説明する。図８に、より詳細な構成を示したので、そちらを参照する。
【０１２５】
シフトレジスタ８０１は、フリップフロップ回路(ＦＦ)等を複数段用いてなり、クロック信号(Ｓ−ＣＬＫ)、クロック反転信号(Ｓ−ＣＬＫｂ)、スタートパルス(Ｓ−ＳＰ)が入力される。これらの信号のタイミングに従って、順次サンプリングパルスが出力される。
【０１２６】
シフトレジスタ８０１より出力されたサンプリングパルスは、バッファ８０２等を通って増幅された後、サンプリング回路へと入力される。サンプリング回路８０３は、サンプリングスイッチ(ＳＷ)を複数段用いてなり、サンプリングパルスが入力されるタイミングに従って、ある列で映像信号のサンプリングを行う。具体的には、サンプリングスイッチにサンプリングパルスが入力されると、サンプリングスイッチがＯＮし、そのときに映像信号が有する電位が、サンプリングスイッチを介して電流変換回路８０４に入力される。
【０１２７】
電流変換回路８０４は、電流設定回路８１０を複数段用いてなり、サンプリングされた映像信号に従って、ソース信号線(Ｓ_i：１≦ｉ≦ｎ)に所定の電流を出力する。電流設定回路８１０の動作について、図１０を用いて以下に説明する。
【０１２８】
図１０は、サンプリング回路および電流変換回路についてその構成を示したものである。サンプリング回路１００１の動作については上述の通りである。ここでは、サンプリングスイッチ１００２は、１個のＴＦＴを用いているが、Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴとを用いて構成したアナログスイッチ等を用いても良い。
【０１２９】
電流変換回路１００３は、電流出力回路１００４と、リセット回路１００５とを有し、サンプリングされた電圧信号を、電流信号に変換する。電流出力回路１００４には、映像信号が入力され、その電位に従って、所定の信号電流(Ｉ_data)を出力する。図１０においては、電流出力回路はオペアンプおよびＴＦＴを用いて構成されているが、特にこの構成には限定しない。入力される信号の電位に従って、所定の信号電流を出力できるものであれば良い。
【０１３０】
電流出力回路１００４から出力された信号電流は、リセット回路１００５に入力される。リセット回路１００５は、アナログスイッチ１００６、１００７と、インバータ１００８、電源１００９とを有する。
【０１３１】
アナログスイッチ１００６、１００７は、ともにリセット信号(Ｒｅｓ．)と、インバータ１００８によって反転されたリセット信号とを用いて制御され、一方がＯＮのとき、他方はＯＦＦといった動作をする。
【０１３２】
通常の書き込みの際には、リセット信号は入力されておらず、従って、アナログスイッチ１００６がＯＮし、アナログスイッチ１００７はＯＦＦしている。このとき、ソース信号線には、電流出力回路１００４から出力された信号電流が出力されていく。一方、リセット信号が入力されると、アナログスイッチ１００６がＯＦＦし、アナログスイッチ１００７がＯＮする。このとき、ソース信号線の電位は、電源１００９で与えられる電位が印加され、ソース信号線がリセットされる。なお、このリセット動作は、水平帰線期間等で行われる。なお、この電源１００９の与える電位は、画素部における電流供給線にほぼ等しい電位であることが望ましい。すなわち、ソース信号線がリセットされた時、ソース信号線に流れる電流を０と出来ることが望ましい。
【０１３３】
図３(Ｃ)に、ゲート信号線駆動回路の構成例を示す。シフトレジスタ３２１、バッファ３２２を有する。回路の動作はソース信号線駆動回路と同様であり、クロック信号とスタートパルスに従って、シフトレジスタ３２１は順次パルスを出力する。その後、バッファ３２２で増幅された後、ゲート信号線に入力されて、１行づつ選択状態としていく。選択されたゲート信号線によって制御される画素列に、順にソース信号線から信号電流が画素に書き込まれる。
【０１３４】
なお、ここではシフトレジスタの一例として、フリップフロップを複数段用いてなるものを図示したが、デコーダ等によって、信号線を選択出来るような構成としていても良い。
【０１３５】
[実施例２]
本実施例においては、映像信号にデジタル映像信号を用いて表示を行う半導体装置の構成について説明する。図４(Ａ)に、半導体装置の構成例を示す。基板４０１上に、複数の画素がマトリクス状に配置された画素部４０２を有し、画素部周辺には、ソース信号線駆動回路４０３および、第１、第２のゲート信号線駆動回路４０４、４０５を有している。図４(Ａ)においては、２組のゲート信号線駆動回路を用いているが、実施形態の項で説明したように、画素の駆動に複数のゲート信号線の選択を必要としない場合には、いずれか一方のみの配置でも良い。また、ゲート信号線の両端に対称配置し、両側からゲート信号線を駆動する構成としても良い。
【０１３６】
ソース信号線駆動回路４０３、第１のゲート信号線駆動回路４０４、および第２のゲート信号線駆動回路４０５に入力される信号は、フレキシブルプリント基板(Flexible Print Circuit：ＦＰＣ)４０６を介して外部より供給される。
【０１３７】
図４(Ｂ)に、ソース信号線駆動回路の構成例を示す。これは、映像信号にデジタル映像信号を用いて表示を行うためのソース信号線駆動回路であり、シフトレジスタ４１１、第１のラッチ回路４１２、第２のラッチ回路４１３、定電流回路４１４を有している。特に図示していないが、必要に応じてレベルシフタ等を追加しても良い。
【０１３８】
ゲート信号線駆動回路４０４、４０５については、実施例１にて示したものと同様で良いので、ここでは図示および説明を省略する。
【０１３９】
ソース信号線駆動回路の動作について説明する。図９に、より詳細な構成を示したので、そちらを参照する。
【０１４０】
シフトレジスタ９０１は、フリップフロップ回路(ＦＦ)等を複数段用いてなり、クロック信号(Ｓ−ＣＬＫ)、クロック反転信号(Ｓ−ＣＬＫｂ)、スタートパルス(Ｓ−ＳＰ)が入力される。これらの信号のタイミングに従って、順次サンプリングパルスが出力される。
【０１４１】
シフトレジスタ９０１より出力されたサンプリングパルスは、第１のラッチ回路９０２に入力される。第１のラッチ回路９０２には、デジタル映像信号が入力されており、サンプリングパルスが入力されるタイミングに従って、各段でデジタル映像信号を保持していく。
【０１４２】
第１のラッチ回路９０２において、最終段までデジタル映像信号の保持が完了すると、水平帰線期間中に、第２のラッチ回路９０３にラッチパルス(Ｌａｔｃｈ Ｐｕｌｓｅ)が入力され、第１のラッチ回路９０２に保持されていたデジタル映像信号は、一斉に第２のラッチ回路９０３に転送される。その後、第２のラッチ回路９０３に保持されたデジタル映像信号は、１行分が同時に、定電流回路９０４へと入力される。
【０１４３】
第２のラッチ回路９０３に保持されたデジタル映像信号が定電流回路９０４に入力されている間、シフトレジスタ９０１においては再びサンプリングパルスが出力される。以後、この動作を繰り返し、１フレーム分の映像信号の処理を行う。
【０１４４】
図１１は、定電流回路についてその構成を示したものである。定電流回路は、電流設定回路１１０１を複数段用いてなる。各段に設けられた電流設定回路１１０１は、第２のラッチ回路から入力されてくるデジタル映像信号が有する１または０の情報によって、ソース信号線に所定の信号電流(Ｉ_data)を出力する。
【０１４５】
電流設定回路１１０１は、信号電流を供給する定電流源１１０２、アナログスイッチ１１０３〜１１０６、インバータ１１０７、１１０８および電源１１０９を有する。図１１においては、定電流源１１０２はオペアンプおよびＴＦＴを用いて構成されているが、特にこの構成には限定しない。
【０１４６】
第２のラッチ回路９０３から出力されてくるデジタル映像信号によって、アナログスイッチ１１０３〜１１０６のＯＮ、ＯＦＦが制御される。アナログスイッチ１１０３と１１０４とは、互いに排他的に動作し、一方がＯＮのとき、他方がＯＦＦとなる。同様に、アナログスイッチ１１０５と１１０６もまた、排他的に動作する。
【０１４７】
第２のラッチ回路９０３に保持されたデジタル映像信号が１、すなわちここではＨレベルのとき、アナログスイッチ１１０３、１１０５がＯＮし、アナログスイッチ１１０４、１１０６はＯＦＦする。よって、定電流源１１０２より、所定の信号電流が、アナログスイッチ１１０３、１１０５を介してソース信号線に出力される。
【０１４８】
一方、第２のラッチ回路９０３に保持されたデジタル映像信号が０、すなわちここではＬレベルのとき、アナログスイッチ１１０４、１１０６がＯＮし、アナログスイッチ１１０３、１１０５はＯＦＦする。よって、定電流源１１０２より出力される信号電流は、ソース信号線には出力されず、アナログスイッチ１１０４を介してグラウンド側に落とされる。一方、電源１１０９の電位が、アナログスイッチ１１０６を介してソース信号線に与えられる。なお、この電源１１０９の電位は、画素部における電流供給線にほぼ等しい電位であることが望ましい。すなわち、デジタル映像信号がＬレベルの時、ソース信号線に流れる電流を０と出来ることが望ましい。
【０１４９】
前記の動作が、１水平期間内に、全段にわたって同時に行われる。よって、全てのソース信号線に出力される信号電流の値が決定する。
【０１５０】
なお、電流設定回路においては、スイッチとしてアナログスイッチを用いていたが、トランスミッションゲート等、他の型式のものを用いても良い。また、実施例１においても述べたとおり、シフトレジスタの代わりにデコーダ等を用いて、信号線を選択出来るような構成としていても良い。
【０１５１】
[実施例３]
実施例２に示した、デジタル映像信号を用いた表示装置においては、表示は白、黒の２階調となる。本実施例においては、同様にデジタル映像信号を用いて多階調を表示するための駆動回路について説明する。
【０１５２】
図１２は、３ビットデジタル階調表示を行うためのソース信号線駆動回路の構成例を示している。動作に関しては、実施例２に示した１ビットのものと同様、シフトレジスタ１２０１、第１のラッチ回路１２０２、第２のラッチ回路１２０３、定電流回路１２０４を有する。定電流回路１２０４は、実施例２と同様、電流設定回路１２１０を複数段用いてなる。
【０１５３】
３ビットのデジタル映像信号は、ビット毎に入力され(Ｄｉｇｉｔａｌ Ｄａｔａ １〜３)、第１のラッチ回路１２０２、第２のラッチ回路１２０３は、３ビット分並列に配置され、シフトレジスタから出力されるサンプリングパルスによって、３ビット分のデジタル映像信号が同時に保持動作を行う。第２のラッチ回路１２０３に保持された３ビットデジタル映像信号は、定電流回路１２０４へと入力される。
【０１５４】
図１３は、本実施例の定電流回路を構成する電流設定回路の構成例を示している。電流設定回路１３００は、ＴＦＴ１３０１〜１３０３、アナログスイッチ１３０４、１３０５、インバータ１３０６、１３０７、ＮＯＲ回路１３０８、電源１３０９、１３１０を有する。
【０１５５】
３ビットデジタル映像信号はそれぞれ、ＴＦＴ１３０１〜１３０３のゲート電極と、ＮＯＲ回路１３０８に入力される。ＴＦＴ１３０１〜１３０３は、それぞれ異なるチャネル幅Ｗを有し、それぞれのＯＮ電流が４：２：１となるようにしている。
【０１５６】
ＴＦＴ１３０１〜１３０３のゲート電極に入力されるデジタル映像信号が１、すなわちＨレベルのとき、そのＴＦＴがＯＮし、所定の電流がソース信号線に供給される。ソース信号線に供給される電流は、ＴＦＴ１３０１〜１３０３を介して供給される電流の総和となり、各ＴＦＴのＯＮ電流は、前述の通り４：２：１となっているので、２³、すなわち８段階で電流の大きさを制御出来る。
【０１５７】
ＴＦＴ１３０１〜１３０３のゲート電極に入力されるデジタル映像信号がいずれも０、すなわちＬレベルのときは、ＴＦＴ１３０１〜１３０３は全てＯＦＦする。一方、ＮＯＲからＨレベルが出力され、アナログスイッチ１３０５がＯＮし、電源１３１０の電源電位がソース信号線に与えられる。
【０１５８】
また、水平帰線期間中に、リセット信号(Ｒｅｓ．)が入力されると、アナログスイッチ１３０４がＯＮし、電源１３０９の電源電位がソース信号線に与えられる。
【０１５９】
ここで、電源１３０９、１３１０の電位はそれぞれ、画素部の電流供給線と同電位としておき、ソース信号線に電源電位が与えられた時、ソース信号線に流れる電流を０と出来ることが望ましい。
【０１６０】
以上のようにして、階調表示を行うことが出来る。なお、本実施例では３ビットデジタル階調の場合を例に挙げたが、特にこれに限定するものではなく、さらに高階調の表示をしたい場合にも同様の方法での実施が可能である。
【０１６１】
[実施例４]
図１に示した構成においては、保持ＴＦＴ１５６の第２の電極は、ソース信号線１０１に接続されていた。この保持ＴＦＴ１５６は、図１４(Ａ)に示すように、スイッチング用ＴＦＴ１４０１の出力電極、駆動用ＴＦＴ１４０３の入力電極に接続しても良い。
【０１６２】
信号の書き込み、発光動作については図１４(Ｂ)〜(Ｄ)に示すが、Ｉ₂の電流経路がやや異なる以外は、同様の動作であるので、ここでは説明は省略する。
【０１６３】
また、保持ＴＦＴ１４０２の接続を本実施例のようにすることで、デジタル映像信号を用いて、時間階調方式によって駆動される半導体装置においては、この保持ＴＦＴ１４０２を、リセット用ＴＦＴとして用いることが出来る。発光期間の終了後、保持ＴＦＴ１４０２がＯＮすることにより、駆動用ＴＦＴ１４０３のゲート・ソース間電圧が０となってＯＦＦする。その結果、ＥＬ素子の発光が停止する。
【０１６４】
なお、ここでは特に時間階調方式について詳細な説明は省略するが、２００１−５４２６号、特願２０００−８６９６８号等に記載されている方法によれば良い。
【０１６５】
この構成を、アクティブマトリクス型の表示装置に適用した例を図３４(Ａ)(Ｂ)に示す。図３４(Ｂ)は、実際に素子、配線類をレイアウトした例であり、図３４(Ａ)は各素子の位置関係を反映して表現した等価回路図である。図中の番号は、図１４に準ずる。
【０１６６】
なお、図１４以外の構成でも同様の動作が可能である。要は、信号電流の入力時には図３８(Ａ)のような経路が確立し、発光時には図３８(Ｂ)のような経路が確立していれば良い。従って、スイッチ素子の位置等は前記経路に矛盾のないように配置すれば良いので、図３８(Ｃ)のような接続も可能である。
【０１６７】
[実施例５]
本実施例では、半導体装置の作製方法について示す。なお、ここでは代表的に、駆動回路部を構成するＮチャネル型ＴＦＴおよびＰチャネル型ＴＦＴと、画素部に設けられるＴＦＴを示す。なお画素を構成するＴＦＴの一部については特に図示しないが、本実施例の作製方法に従って作製することが可能である。
【０１６８】
まず、図２１(Ａ)に示すように、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスから成る基板５００１上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜５００２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃、Ｎ₂Ｏから作製される酸化窒化シリコン膜５００２ａを１０〜２００[nm](好ましくは５０〜１００[nm])形成し、同様にＳｉＨ₄、Ｎ₂Ｏから作製される酸化窒化水素化シリコン膜５００２ｂを５０〜２００[nm](好ましくは１００〜１５０[nm])の厚さに積層形成する。本実施例では下地膜５００２を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させた構造として形成しても良い。
【０１６９】
島状半導体層５００３〜５００６は、非晶質構造を有する半導体膜をレーザー結晶化法や公知の熱結晶化法を用いて作製した結晶質半導体膜で形成する。この島状半導体層５００３〜５００６の厚さは２５〜８０[nm](好ましくは３０〜６０[nm])の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム(ＳｉＧｅ)合金などで形成すると良い。
【０１７０】
レーザー結晶化法で結晶質半導体膜を作製する場合は、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ₄レーザーを用いる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し、半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３００[Hz]とし、レーザーエネルギー密度を１００〜４００[mJ/cm²](代表的には２００〜３００[mJ/cm²])とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数３０〜３００[kHz]とし、レーザーエネルギー密度を３００〜６００[mJ/cm²](代表的には３５０〜５００[mJ/cm²])とすると良い。そして幅１００〜１０００[μm]、例えば４００[μm]で線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率(オーバーラップ率)を５０〜９０[％]として行う。
【０１７１】
なお、レーザーは連続発振またはパルス発振の気体レーザーもしくは固体レーザーを用いることができる。気体レーザーとして、エキシマレーザー、Ａｒレーザ、Ｋｒレーザなどがあり、固体レーザーとして、ＹＡＧレーザー、ＹＶＯ₄レーザ、ＹＬＦレーザー、ＹＡｌＯ₃レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザなどが挙げられる。固体レーザーとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ₄、ＹＬＦ、ＹＡｌＯ₃などの結晶を使ったレーザー等も使用可能である。当該レーザーの基本波はドーピングする材料によって異なり、１[μm]前後の基本波を有するレーザー光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得ることができる。
【０１７２】
非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザーを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ:ＹＶＯ₄レーザー(基本波１０６４[nm])の第２高調波(５３２[nm])や第３高調波(３５５[nm])を適用するのが望ましい。具体的には、出力１０Ｗの連続発振のＹＶＯ₄レーザから射出されたレーザー光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ₄結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザー光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００[MW/cm²]程度(好ましくは０．１〜１０[MW/cm²])が必要である。そして、１０〜２０００[cm/s]程度の速度でレーザー光に対して相対的に半導体膜を移動させて照射する。
【０１７３】
次いで、島状半導体層５００３〜５００６を覆うゲート絶縁膜５００７を形成する。ゲート絶縁膜５００７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０[nm]としてシリコンを含む絶縁膜で形成する。本実施例では、１２０[nm]の厚さで酸化窒化シリコン膜で形成する。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ(Tetraethyl Orthosilicate)とＯ₂とを混合し、反応圧力４０[Pa]、基板温度３００〜４００[℃]とし、高周波(１３．５６[MHz])、電力密度０．５〜０．８[W/cm²]で放電させて形成することが出来る。このようにして作製される酸化シリコン膜は、その後４００〜５００[℃]の熱アニールによりゲート絶縁膜として良好な特性を得ることが出来る。
【０１７４】
そして、ゲート絶縁膜５００７上にゲート電極(ゲート)を形成するための第１の導電膜５００８と第２の導電膜５００９とを形成する。本実施例では、第１の導電膜５００８をＴａで５０〜１００[nm]の厚さに形成し、第２の導電膜５００９をＷで１００〜３００[nm]の厚さに形成する。
【０１７５】
Ｔａ膜はスパッタ法で、ＴａのターゲットをＡｒでスパッタすることにより形成する。この場合、Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力を緩和して膜の剥離を防止することが出来る。また、α相のＴａ膜の抵抗率は２０[μΩcm]程度でありゲート電極に使用することが出来るが、β相のＴａ膜の抵抗率は１８０[μΩcm]程度でありゲート電極とするには不向きである。α相のＴａ膜を形成するために、Ｔａのα相に近い結晶構造をもつ窒化タンタルを１０〜５０[nm]程度の厚さでＴａの下地に形成しておくとα相のＴａ膜を容易に得ることが出来る。
【０１７６】
Ｗ膜を形成する場合には、Ｗをターゲットとしたスパッタ法で形成する。その他に６フッ化タングステン(ＷＦ₆)を用いる熱ＣＶＤ法で形成することも出来る。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０[μΩcm]以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることが出来るが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９または９９．９９[％]のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０[μΩcm]を実現することが出来る。
【０１７７】
なお、本実施例では、第１の導電膜５００８をＴａ、第２の導電膜５００９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕなどから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングしたポリシリコン膜に代表される半導体膜を用いてもよい。本実施例以外の他の組み合わせの一例で望ましいものとしては、第１の導電膜５００８を窒化タンタル(ＴａＮ)で形成し、第２の導電膜５００９をＷとする組み合わせ、第１の導電膜５００８を窒化タンタル(ＴａＮ)で形成し、第２の導電膜５００９をＡｌとする組み合わせ、第１の導電膜５００８を窒化タンタル(ＴａＮ)で形成し、第２の導電膜５００９をＣｕとする組み合わせが挙げられる。
【０１７８】
次に、レジストによるマスク５０１０を形成し、電極及び配線を形成するための第１のエッチング処理を行う。本実施例ではＩＣＰ(Inductively Coupled Plasma：誘導結合型プラズマ)エッチング法を用い、エッチング用ガスにＣＦ₄とＣｌ₂を混合し、１[Pa]の圧力でコイル型の電極に５００[W]のＲＦ(１３．５６[MHz])電力を投入してプラズマを生成して行う。基板側(試料ステージ)にも１００[W]のＲＦ(１３．５６[MHz])電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ₄とＣｌ₂を混合した場合にはＷ膜及びＴａ膜とも同程度にエッチングされる。
【０１７９】
上記エッチング条件では、レジストによるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。テーパー部の角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０[％]程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４(代表的には３)であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０[nm]程度エッチングされることになる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層５０１１〜５０１６(第１の導電層５０１１ａ〜５０１６ａと第２の導電層５０１１ｂ〜５０１６ｂ)を形成する。このとき、ゲート絶縁膜５００７においては、第１の形状の導電層５０１１〜５０１６で覆われない領域は２０〜５０[nm]程度エッチングされ薄くなった領域が形成される。(図２１(Ｂ))
【０１８０】
そして、第１のドーピング処理を行いＮ型を付与する不純物元素を添加する。ドーピングの方法はイオンドープ法もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０¹³〜５×１０¹⁴[atoms/cm²]とし、加速電圧を６０〜１００[keV]として行う。Ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン(Ｐ)または砒素(Ａｓ)を用いるが、ここではリン(Ｐ)を用いる。この場合、導電層５０１１〜５０１４がＮ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域５０１７〜５０２４が形成される。第１の不純物領域５０１７〜５０２４には１×１０²⁰〜１×１０²¹[atoms/cm³]の濃度範囲でＮ型を付与する不純物元素を添加する。(図２１(Ｂ))
【０１８１】
次に、図２１(Ｃ)に示すように、レジストマスクは除去しないまま、第２のエッチング処理を行う。エッチングガスにＣＦ₄とＣｌ₂とＯ₂とを用い、Ｗ膜を選択的にエッチングする。この時、第２のエッチング処理により第２の形状の導電層５０２６〜５０３１(第１の導電層５０２６ａ〜５０３１ａと第２の導電層５０２６ｂ〜５０３１ｂ)を形成する。このとき、ゲート絶縁膜５００７においては、第２の形状の導電層５０２６〜５０３１で覆われない領域はさらに２０〜５０[nm]程度エッチングされ薄くなった領域が形成される。
【０１８２】
Ｗ膜やＴａ膜のＣＦ₄とＣｌ₂の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することが出来る。ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗのフッ化物であるＷＦ₆が極端に高く、その他のＷＣｌ₅、ＴａＦ₅、ＴａＣｌ₅は同程度である。従って、ＣＦ₄とＣｌ₂の混合ガスではＷ膜及びＴａ膜共にエッチングされる。しかし、この混合ガスに適量のＯ₂を添加するとＣＦ₄とＯ₂が反応してＣＯとＦになり、ＦラジカルまたはＦイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いＷ膜のエッチング速度が増大する。一方、ＴａはＦが増大しても相対的にエッチング速度の増加は少ない。また、ＴａはＷに比較して酸化されやすいので、Ｏ₂を添加することでＴａの表面が酸化される。Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ膜とのエッチング速度に差を作ることが可能となりＷ膜のエッチング速度をＴａ膜よりも大きくすることが可能となる。
【０１８３】
そして、図２２(Ａ)に示すように第２のドーピング処理を行う。この場合、第１のドーピング処理よりもドーズ量を下げて高い加速電圧の条件としてＮ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０[keV]とし、１×１０¹³[atoms/cm²]のドーズ量で行い、図２１(Ｂ)で島状半導体層に形成された第１の不純物領域の内側に新たな不純物領域を形成する。ドーピングは、第２の形状の導電層５０２６〜５０２９を不純物元素に対するマスクとして用い、第１の導電層５０２６ａ〜５０２９ａの下側の領域にも不純物元素が添加されるようにドーピングする。こうして、第３の不純物領域５０３２〜５０３５が形成される。この第３の不純物領域５０３２〜５０３５に添加されたリン(Ｐ)の濃度は、第１の導電層５０２６ａ〜５０２９ａのテーパー部の膜厚に従って緩やかな濃度勾配を有している。なお、第１の導電層５０２６ａ〜５０２９ａのテーパー部と重なる半導体層において、第１の導電層５０２６ａ〜５０２９ａのテーパー部の端部から内側に向かって若干、不純物濃度が低くなっているものの、ほぼ同程度の濃度である。
【０１８４】
図２２(Ｂ)に示すように第３のエッチング処理を行う。エッチングガスにＣＨＦ₆を用い、反応性イオンエッチング法(ＲＩＥ法)を用いて行う。第３のエッチング処理により、第１の導電層５０２６ａ〜５０３１ａのテーパー部を部分的にエッチングして、第１の導電層が半導体層と重なる領域が縮小される。第３のエッチング処理によって、第３の形状の導電層５０３７〜５０４２(第１の導電層５０３７ａ〜５０４２ａと第２の導電層５０３７ｂ〜５０４２ｂ)を形成する。このとき、ゲート絶縁膜５００７においては、第３の形状の導電層５０３７〜５０４２で覆われない領域はさらに２０〜５０[nm]程度エッチングされ薄くなった領域が形成される。
【０１８５】
第３のエッチング処理によって、第３の不純物領域５０３２〜５０３５においては、第１の導電層５０３７ａ〜５０４０ａと重なる第３の不純物領域５０３２ａ〜５０３５ａと、第１の不純物領域と第３の不純物領域との間の第２の不純物領域５０３２ｂ〜５０３５ｂとが形成される。
【０１８６】
そして、図２２(Ｃ)に示すように、Ｐチャネル型ＴＦＴを形成する島状半導体層５００４、５００６に第1の導電型とは逆の導電型の第４の不純物領域５０４３〜５０５４を形成する。第３の形状の導電層５０３８ｂ、５０４０ｂを不純物元素に対するマスクとして用い、自己整合的に不純物領域を形成する。このとき、Ｎチャネル型ＴＦＴを形成する島状半導体層５００３、５００５および配線部５０４１、５０４２はレジストマスク５２００で全面を被覆しておく。不純物領域５０４３〜５０５４にはそれぞれ異なる濃度でリンが添加されているが、ジボラン(Ｂ₂Ｈ₆)を用いたイオンドープ法で形成し、そのいずれの領域においても不純物濃度が２×１０²⁰〜２×１０²¹[atoms/cm³]となるようにする。
【０１８７】
以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。島状半導体層と重なる第３の形状の導電層５０３７〜５０４０がゲート電極として機能する。また、５０４２は島状の第１走査線として機能する。５０４１は島状の第３走査線と第３の形状の導電層５０４０を接続する配線として機能する。
【０１８８】
レジストマスク５２００を除去した後、導電型の制御を目的として、それぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法(ＲＴＡ法)を適用することが出来る。熱アニール法では酸素濃度が１[ppm]以下、好ましくは０．１[ppm]以下の窒素雰囲気中で４００〜７００[℃]、代表的には５００〜６００[℃]で行うものであり、本実施例では５００[℃]で４時間の熱処理を行う。ただし、第３の形状の導電層５０３７〜５０４２に用いた配線材料が熱に弱い場合には、配線等を保護するため層間絶縁膜(シリコンを主成分とする)を形成した後で活性化を行うことが好ましい。レーザーアニール法を用いる場合、結晶化の際に用いたレーザーを使用することが可能である。活性化の場合は、移動速度は結晶化と同じにし、０．０１〜１００[MW/cm²]程度(好ましくは０．０１〜１０[MW/cm²])のエネルギー密度が必要となる。
【０１８９】
さらに、３〜１００[％]の水素を含む雰囲気中で、３００〜４５０[℃]で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。
【０１９０】
次いで、図２３(Ａ)に示すように、第１の層間絶縁膜５０５５を酸化窒化シリコン膜から１００〜２００[nm]の厚さで形成する。その上に有機絶縁物材料から成る第２の層間絶縁膜５０５６を形成した後、第１の層間絶縁膜５０５５、第２の層間絶縁膜５０５６、およびゲート絶縁膜５００７に対してコンタクトホールを形成し、配線５０５７、電流供給線５０５８、接続配線５０５９をパターニング形成した後、接続配線５０６２に接する画素電極５０６４をパターニング形成する。
【０１９１】
第２の層間絶縁膜５０５６としては、有機樹脂を材料とする膜を用い、その有機樹脂としてはポリイミド、ポリアミド、アクリル、ＢＣＢ(ベンゾシクロブテン)等を使用することが出来る。特に、第２の層間絶縁膜５０５６は平坦化の意味合いが強いので、平坦性に優れたアクリルが好ましい。本実施例ではＴＦＴによって形成される段差を十分に平坦化しうる膜厚でアクリル膜を形成する。好ましくは１〜５[μm](さらに好ましくは２〜４[μm])とすれば良い。
【０１９２】
コンタクトホールの形成は、ドライエッチングまたはウエットエッチングを用い、Ｎ型の不純物領域５０１７、５０１８、５０２１、５０２２またはＰ型の不純物領域５０４３、５０４８、５０４９、５０５４に達するコンタクトホール、配線５０４２に達するコンタクトホール（図示せず）、電源供給線に達するコンタクトホール(図示せず)、およびゲート電極に達するコンタクトホール(図示せず)をそれぞれ形成する。
【０１９３】
また、配線(接続配線、信号線を含む)５０５７〜５０６２として、Ｔｉ膜を１００[nm]、Ｔｉを含むアルミニウム膜を３００[nm]、Ｔｉ膜１５０[nm]をスパッタ法で連続形成した３層構造の積層膜を所望の形状にパターニングしたものを用いる。勿論、他の導電膜を用いても良い。
【０１９４】
また、本実施例では、画素電極５０６４としてＩＴＯ膜を１１０[nm]の厚さに形成し、パターニングを行った。画素電極５０６４を接続配線５０６２と接して重なるように配置することでコンタクトを取っている。また、酸化インジウムに２〜２０[％]の酸化亜鉛(ＺｎＯ)を混合した透明導電膜を用いても良い。この画素電極５０６４が発光素子の陽極となる。(図２３(Ａ))
【０１９５】
次に、図２３(Ｂ)に示すように、珪素を含む絶縁膜(本実施例では酸化珪素膜)を５００[nm]の厚さに形成し、画素電極５０６４に対応する位置に開口部を形成して、バンクとして機能する第３の層間絶縁膜５０６５を形成する。開口部を形成する際、ウエットエッチング法を用いることで容易にテーパー形状の側壁とすることが出来る。開口部の側壁が十分になだらかでないと段差に起因する有機発光層の劣化が顕著な問題となってしまうため、注意が必要である。
【０１９６】
次に、有機発光層５０６６および陰極(ＭｇＡｇ電極)５０６７を、真空蒸着法を用いて大気解放しないで連続形成する。なお、有機発光層５０６６の膜厚は８０〜２００[nm](典型的には１００〜１２０[nm])、陰極５０６７の厚さは１８０〜３００[nm](典型的には２００〜２５０[nm])とすれば良い。
【０１９７】
この工程では、赤色に対応する画素、緑色に対応する画素および青色に対応する画素に対して順次、有機発光層を形成する。但し、有機発光層は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的に有機発光層を形成するのが好ましい。
【０１９８】
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて赤色発光の有機発光層を選択的に形成する。次いで、緑色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて緑色発光の有機発光層を選択的に形成する。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青色発光の有機発光層を選択的に形成する。なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使いまわしても構わない。
【０１９９】
ここではＲＧＢに対応した３種類の発光素子を形成する方式を用いたが、白色発光の発光素子とカラーフィルタを組み合わせた方式、青色または青緑発光の発光素子と蛍光体(蛍光性の色変換層：ＣＣＭ)とを組み合わせた方式、陰極(対向電極)に透明電極を利用してＲＧＢに対応した発光素子を重ねる方式などを用いても良い。
【０２００】
なお、有機発光層５０６６としては公知の材料を用いることが出来る。公知の材料としては、駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層、発光層および電子注入層でなる４層構造を有機発光層とすれば良い。
【０２０１】
次に、メタルマスクを用いて陰極５０６７を形成する。なお本実施例では陰極５０６７としてＭｇＡｇを用いたが、本発明はこれに限定されない。陰極５０６７として他の公知の材料を用いても良い。
【０２０２】
最後に、窒化珪素膜でなるパッシベーション膜５０６８を３００[nm]の厚さに形成する。パッシベーション膜５０６８を形成しておくことで、有機発光層５０６６を水分等から保護することができ、発光素子の信頼性をさらに高めることが出来る。
【０２０３】
こうして図２３(Ｂ)に示すような構造の半導体装置が完成する。
【０２０４】
ところで、本実施例の半導体装置は、画素部だけでなく駆動回路部にも最適な構造のＴＦＴを配置することにより、非常に高い信頼性を示し、動作特性も向上しうる。また結晶化工程においてＮｉ等の金属触媒を添加し、結晶性を高めることも可能である。それによって、信号線駆動回路の駆動周波数を１０[MHz]以上にすることが可能である。
【０２０５】
まず、極力動作速度を落とさないようにホットキャリア注入を低減させる構造を有するＴＦＴを、駆動回路部を形成するＣＭＯＳ回路のＮチャネル型ＴＦＴとして用いる。なお、ここでいう駆動回路としては、シフトレジスタ、バッファ、レベルシフタ、線順次駆動におけるラッチ、点順次駆動におけるトランスミッションゲートなどが含まれる。
【０２０６】
本実施例の場合、Ｎチャネル型ＴＦＴの活性層は、ソース領域(ソース)、ドレイン領域(ドレイン)、ゲート絶縁膜を間に挟んでゲート電極と重なるオーバーラップＬＤＤ領域(Ｌ_OV領域)、ゲート絶縁膜を間に挟んでゲート電極と重ならないオフセットＬＤＤ領域(Ｌ_OFF領域)およびチャネル形成領域を含む。
【０２０７】
また、ＣＭＯＳ回路のＰチャネル型ＴＦＴは、ホットキャリア注入による劣化が殆ど気にならないので、特にＬＤＤ領域を設けなくても良い。勿論、Ｎチャネル型ＴＦＴと同様にＬＤＤ領域を設け、ホットキャリア対策を講じることも可能である。
【０２０８】
その他、駆動回路において、チャネル形成領域を双方向に電流が流れるようなＣＭＯＳ回路、即ち、ソース領域とドレイン領域の役割が入れ替わるようなＣＭＯＳ回路が用いられる場合、ＣＭＯＳ回路を形成するＮチャネル型ＴＦＴは、チャネル形成領域の両サイドにチャネル形成領域を挟む形でＬＤＤ領域を形成することが好ましい。このような例としては、点順次駆動に用いられるトランスミッションゲートなどが挙げられる。また駆動回路において、オフ電流を極力低く抑える必要のあるＣＭＯＳ回路が用いられる場合、ＣＭＯＳ回路を形成するＮチャネル型ＴＦＴは、Ｌ_OV領域を有していることが好ましい。このような例としては、やはり、点順次駆動に用いられるトランスミッションゲートなどが挙げられる。
【０２０９】
なお、実際には図２３(Ｂ)の状態まで完成したら、さらに外気に曝されないように、気密性が高く、脱ガスの少ない保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィルム等)や透光性のシーリング材でパッケージング(封入)することが好ましい。その際、シーリング材の内部を不活性雰囲気にしたり、内部に吸湿性材料(例えば酸化バリウム)を配置したりすると発光素子の信頼性が向上する。
【０２１０】
また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのＦＰＣを取り付けて製品として完成する。このような出荷出来る状態にまでした状態を本明細書中では半導体装置という。
【０２１１】
また、本実施例で示す工程に従えば、半導体装置の作製に必要なフォトマスクの数を抑えることが出来る。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与することが出来る。
【０２１２】
[実施例６]
本実施例では、本発明を用いて半導体装置を作製した例について、図１５を用いて説明する。
【０２１３】
図１５（Ａ）は、ＴＦＴが形成された素子基板をシーリング材によって封止することによって形成された半導体装置の上面図であり、図１５(Ｂ)は、図１５(Ａ)のＡ−Ａ’における断面図、図１５(Ｃ)は図１５(Ａ)のＢ−Ｂ’における断面図である。
【０２１４】
基板４００１上に設けられた画素部４００２と、ソース信号線駆動回路４００３と、第１及び第２のゲート信号線駆動回路４００４ａ、ｂとを囲むようにして、シール材４００９が設けられている。また画素部４００２と、ソース信号線駆動回路４００３と、第１及び第２のゲート信号線駆動回路４００４ａ、ｂとの上にシーリング材４００８が設けられている。よって画素部４００２と、ソース信号線駆動回路４００３と、第１及び第２のゲート信号線駆動回路４００４ａ、ｂとは、基板４００１とシール材４００９とシーリング材４００８とによって、充填材４２１０で密封されている。
【０２１５】
また基板４００１上に設けられた画素部４００２と、ソース信号線駆動回路４００３と、第１及び第２のゲート信号線駆動回路４００４ａ、ｂとは、複数のＴＦＴを有している。図１５(Ｂ)では代表的に、下地膜４０１０上に形成された、ソース信号線駆動回路４００３に含まれるＴＦＴ(但し、ここではＮチャネル型ＴＦＴとＰチャネル型ＴＦＴを図示する)４２０１及び画素部４００２に含まれるＴＦＴ４２０２を図示した。
【０２１６】
ＴＦＴ４２０１及び４２０２上には層間絶縁膜(平坦化膜)４３０１が形成され、その上にＴＦＴ４２０２のドレインと電気的に接続する画素電極(陽極)４２０３が形成される。画素電極４２０３としては仕事関数の大きい透明導電膜が用いられる。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。
【０２１７】
そして、画素電極４２０３の上には絶縁膜４３０２が形成され、絶縁膜４３０２は画素電極４２０３の上に開口部が形成されている。この開口部において、画素電極４２０３の上には有機発光層４２０４が形成される。有機発光層４２０４は公知の有機発光材料または無機発光材料を用いることができる。また、有機発光材料には低分子系(モノマー系)材料と高分子系(ポリマー系)材料があるがどちらを用いても良い。
【０２１８】
有機発光層４２０４の形成方法は公知の蒸着技術もしくは塗布法技術を用いれば良い。また、有機発光層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層を自由に組み合わせて積層構造または単層構造とすれば良い。
【０２１９】
有機発光層４２０４の上には遮光性を有する導電膜(代表的にはアルミニウム、銅もしくは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜)からなる陰極４２０５が形成される。また、陰極４２０５と有機発光層４２０４の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、有機発光層４２０４を窒素または希ガス雰囲気で形成し、酸素や水分に触れさせないまま陰極４２０５を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式(クラスターツール方式)の成膜装置を用いることで上述のような成膜を可能とする。そして陰極４２０５は所定の電圧が与えられている。
【０２２０】
以上のようにして、画素電極(陽極)４２０３、有機発光層４２０４及び陰極４２０５からなる発光素子４３０３が形成される。そして発光素子４３０３を覆うように、絶縁膜４３０２上に保護膜４２０９が形成されている。保護膜４２０９は、発光素子４３０３に酸素や水分等が入り込むのを防ぐのに効果的である。
【０２２１】
４００５ａは電源線に接続された引き回し配線であり、ＴＦＴ４２０２の入力電極に接続されている。引き回し配線４００５ａはシール材４００９と基板４００１との間を通り、異方導電性フィルム４３００を介してＦＰＣ４００６が有するＦＰＣ用配線４３０１に電気的に接続される。
【０２２２】
シーリング材４００８としては、ガラス材、金属材(代表的にはステンレス材)、セラミックス材、プラスチック材(プラスチックフィルムも含む)を用いることができる。プラスチック材としては、ＦＲＰ(Fiberglass‐Reinforced‐Plastics)板、ＰＶＦ(ポリビニルフルオライド)フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。
【０２２３】
但し、発光素子からの光の放射方向がカバー材側に向かう場合にはカバー材は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透明物質を用いる。
【０２２４】
また、充填材４２１０としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ(ポリビニルクロライド)、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ(ポリビニルブチラル)またはＥＶＡ(エチレンビニルアセテート)を用いることができる。本実施例では充填材として窒素を用いた。
【０２２５】
また充填材４２１０を吸湿性物質(好ましくは酸化バリウム)もしくは酸素を吸着しうる物質にさらしておくために、シーリング材４００８の基板４００１側の面に凹部４００７を設けて吸湿性物質または酸素を吸着しうる物質４２０７を配置する。そして、吸湿性物質または酸素を吸着しうる物質４２０７が飛び散らないように、凹部カバー材４２０８によって吸湿性物質または酸素を吸着しうる物質４２０７は凹部４００７に保持されている。なお凹部カバー材４２０８は目の細かいメッシュ状になっており、空気や水分は通し、吸湿性物質または酸素を吸着しうる物質４２０７は通さない構成になっている。吸湿性物質または酸素を吸着しうる物質４２０７を設けることで、発光素子４３０３の劣化を抑制できる。
【０２２６】
図１５(Ｃ)に示すように、画素電極４２０３が形成されると同時に、引き回し配線４００５ａ上に接するように導電性膜４２０３ａが形成される。
【０２２７】
また、異方導電性フィルム４３００は導電性フィラー４３００ａを有している。基板４００１とＦＰＣ４００６とを熱圧着することで、基板４００１上の導電性膜４２０３ａとＦＰＣ４００６上のＦＰＣ用配線４３０１とが、導電性フィラー４３００ａによって電気的に接続される。
【０２２８】
[実施例７]
図２８(Ｂ)に示した構成では、保持用ＴＦＴ２８５６の第１の電極は、ソース信号線２８０１に接続されていた。この保持用ＴＦＴ２８５６の接続を変更した例を図３０(Ａ)に示す。ここでは、保持用ＴＦＴ３００６の第１の電極は、スイッチング用ＴＦＴ３００５の第２の電極と、駆動用ＴＦＴ３００７の第１の電極とに接続されている。
【０２２９】
信号電流の書き込み、および発光動作については図３０(Ｂ)〜(Ｄ)に示すが、Ｉ₁の電流経路がやや異なる以外は同様の動作であるので、ここでは説明を省略する。
【０２３０】
また、保持用ＴＦＴ３００６の接続を本実施例のようにすることで、デジタル映像信号を用いて、時間階調方式によって駆動される発光装置においては、この保持用ＴＦＴ３００６を、リセット用ＴＦＴとして用いることが出来る。発光期間の終了後、保持用ＴＦＴ３００６がＯＮすることにより、駆動用ＴＦＴ３００７のゲート・ソース間電圧が０となってＯＦＦする。その結果、ＥＬ素子３０１０への電流経路が遮断される。また、保持容量３００９に蓄積されていた電荷も、保持容量３００９→保持用ＴＦＴ３００６→変換・駆動用ＴＦＴ３００８という経路をたどって放電される。以上の結果、発光期間が終了する。
【０２３１】
なお、ここでは特に時間階調方式について詳細な説明は省略するが、特開２００１−５４２６号、特願２０００−８６９６８号等に記載されている方法によれば良い。
【０２３２】
なお、図３０以外の構成でも同様の動作が可能である。要は、信号電流の入力時には図３９(Ａ)のような経路が確立し、発光時には図３９(Ｂ)のような経路が確立していれば良い。従って、スイッチ素子の位置等は前記経路に矛盾のないように配置すれば良い。
【０２３３】
[実施例８]
まず、実施形態２で示した画素について考える。信号電流の書き込み時には、スイッチング用ＴＦＴ２８５５および保持用ＴＦＴ２８５６がＯＮしているため、駆動用ＴＦＴ２８０７はゲート電極と第２の電極とが同電位となっている。つまりゲート・ソース間電圧が０となってＯＦＦしている。
【０２３４】
しかし、製造プロセス不良等の原因によってＴＦＴのゲート・ソース間電圧が０であってもドレイン電流が流れてしまう場合(ノーマリーオン)がある。このような場合、駆動用ＴＦＴ２８０７は信号電流の書き込み時にもＯＮしてしまうことになる。
【０２３５】
スイッチング用ＴＦＴ２８５５や保持用ＴＦＴ２８５６に関しては、仮にノーマリーオンとなった場合にも、ゲート信号線の電位を変更することによって正常動作は可能であるが、駆動用ＴＦＴ２８０７に関しては、そのゲート・ソース間電圧は保持用ＴＦＴ２８５６のＯＮ、ＯＦＦに依存する部分があり、信号線の電位を変更しても解決出来ない。よって、図３１(Ａ)に示すように、発光用ＴＦＴ３１１２を、電流供給線３１０５と駆動用ＴＦＴ３１０８との間に配置することによって、このような問題を解決しても良い。
【０２３６】
なお、発光用ＴＦＴ３１１２は、駆動用ＴＦＴ３１０８と直列に接続し、駆動用ＴＦＴ３１０８から漏れてくる電流を遮断出来る場所であればどこに挿入しても良い。また、発光用ＴＦＴ３１１２は単なるスイッチ素子として用いられるため、その極性は問わない。
【０２３７】
動作について、図３１(Ｂ)〜(Ｄ)に示す。信号電流の書き込み時には、発光用ＴＦＴ３１１２をＯＦＦするようにしておき、発光時にＯＮするようにする。それ以外の動作は実施形態に示したものと同様で良い。
【０２３８】
また、前述のように、スイッチング用ＴＦＴ３１０６と保持用ＴＦＴ３１０７とは、同一のゲート信号線によって制御されるようにしても良い。このようにすることで、ゲート信号線の本数を減らし、開口率を高めることが出来る。
【０２３９】
また、実施例７でも述べたように、スイッチング用ＴＦＴ３１０６や保持用ＴＦＴ３１０７の接続を変更しても良い。実施形態１や実施例４に対しても同様の変更が可能である。
【０２４０】
[実施例９]
実施形態２にて、図２８で示した構成の場合、信号電流の書き込み時においては、駆動用ＴＦＴ２８０７はゲート・ソース間電圧が０であるため、ＯＦＦしていた。その後、スイッチング用ＴＦＴ２８５５がＯＦＦすると、保持容量２８０９に蓄積されていた電荷の一部が、駆動用ＴＦＴ２８０７のゲート電極に移動することによって、駆動用ＴＦＴ２８０７がＯＮして発光する。
【０２４１】
ここで、駆動用ＴＦＴ２８０７のゲート電極に寄生する容量を考慮した場合、信号電流の書き込み時には、駆動用ＴＦＴ２８０７のゲート電極には電荷が蓄積されず、発光時には駆動用ＴＦＴ２８０７のゲート電極に電荷が移動していることになる。その電荷の供給元は保持容量２８０９であるから、この電荷の移動により、本来保持容量２８０９にて保持されているべき電圧(ＶＧＳ)は、駆動用ＴＦＴ２８０７のゲート寄生容量分だけ小さくなる。
【０２４２】
これを解決するためには、あらかじめ駆動用ＴＦＴ２８０７がＯＮしていれば良い。本実施例においては、そのような動作を行う場合の構成について示す。
【０２４３】
図３２(Ａ)に構成を示す。図２８に示した構成に加えて、第３のゲート信号線３２０４、発光用ＴＦＴ３２１０、補正用ＴＦＴ３２１１が追加されている。第３のゲート信号線３２０４によって、発光用ＴＦＴ３２１０が制御され、補正用ＴＦＴ３２１１は、スイッチング用ＴＦＴ３２０６と同じく第１のゲート信号線３２０２によって制御される。発光用ＴＦＴ３２１０は、スイッチング用ＴＦＴ３２０６の第２の電極と、駆動用ＴＦＴ３２０８の第１の電極との間に配置され、補正用ＴＦＴ３２１１は、駆動用ＴＦＴ３２０８の第１の電極と、ＥＬ素子３２１３の一方の電極との間に配置されている。なお、ここで追加したＴＦＴは、単なるスイッチ素子として用いるので、その極性は問わない。
【０２４４】
まず、信号電流の書き込み動作から説明する。第１のゲート信号線３２０２および第２のゲート信号線３２０３が選択され、スイッチング用ＴＦＴ３２０６、保持用ＴＦＴ３２０７、および補正用ＴＦＴ３２１１がＯＮし、ソース信号線３２０１より信号電流が入力される。
【０２４５】
ここで、信号電流Ｉ_dataは、Ｉ₁とＩ₂とに分かれて流れる。書き込み開始直後は、保持容量３２１２にはまだ電荷の蓄積がないため、駆動用ＴＦＴ３２０８および変換・駆動用ＴＦＴ３２０９はいずれもＯＦＦしており、この時点ではＩ₂＝０である。よって、Ｉ_data＝Ｉ₁となり、この期間は、保持容量への電荷の蓄積に伴う電荷の移動による電流が生ずるのみである。
【０２４６】
その後、徐々に保持容量３２１２に電荷が蓄積され、両電極間に電位差が生じ始める。両電極間の電位差が変換・駆動用ＴＦＴ３２０９のしきい値に到達すると、変換・駆動用ＴＦＴ３２０９がＯＮして、Ｉ₂が生ずる。先に述べたように、Ｉ_data＝Ｉ₁＋Ｉ₂であるので、Ｉ₁は次第に減少するが、保持容量３２１２への電荷の蓄積が完了するまでは０にはならず、依然電流が生じている。
【０２４７】
一方、駆動用ＴＦＴ３２０８のゲート・ソース間電圧は、実施形態等においては信号電流の書き込み中は０となっていたが、本実施例の場合には発光用ＴＦＴ３２１０が配置され、これがＯＦＦしていることから、駆動用ＴＦＴ３２０８のゲート・ソース間には電位差が生じてＯＮする。かつ、補正用ＴＦＴ３２１１がＯＮしているため、図３２(Ｂ)に示すように、電流供給線３２０５→駆動用ＴＦＴ３２０８→補正用ＴＦＴ３２１１→ＥＬ素子３２１３という電流パスが生じ、電流Ｉ₃が生ずる。なお、Ｉ₃はＩ_data、Ｉ₁、Ｉ₂には影響しない、独立した電流である。
【０２４８】
保持容量３２１２においては、その両電極間の電位差、つまり変換・駆動用ＴＦＴ３２０９のゲート・ソース間電圧が所望の電圧、つまり変換・駆動用ＴＦＴ３２０９がＩ_dataを流すだけの電圧(ＶＧＳ)になるまで電荷が蓄積される。やがて電荷の蓄積が終了すると、電流Ｉ₁は流れなくなり、かつ変換・駆動用ＴＦＴ３２０９はそのときのＶＧＳに見合った電流が流れ、Ｉ_data＝Ｉ₂となる(図３２(Ｂ))。次いで、第２のゲート信号線３２０３の選択が終了し、保持用ＴＦＴ３２０７がＯＦＦして、信号の書き込み動作が完了する。
【０２４９】
続いて、発光動作に移る。第１のゲート信号線３２０２の選択が終了し、スイッチング用ＴＦＴ３２０６、補正用ＴＦＴ３２１１がＯＦＦする。一方、第３のゲート信号線３２０４が選択され、発光用ＴＦＴ３２１０がＯＮする。今、保持容量３２１２には、変換・駆動用ＴＦＴ３２０９のゲート・ソース間電圧が保持されており、かつ駆動用ＴＦＴ３２０８のゲート電極には、既に電荷が流入した状態となっているため、電流供給線→駆動用ＴＦＴ３２０８→発光用ＴＦＴ３２１０→変換・駆動用ＴＦＴ３２０９→ＥＬ素子という電流パスが生じ、発光電流Ｉ_ELが流れる。よってＥＬ素子３２１３が発光する。
【０２５０】
このとき、駆動用ＴＦＴ３２０８のゲート電極と変換・駆動用ＴＦＴ３２０９のゲート電極とは接続されているため、この２つのＴＦＴはマルチゲート型ＴＦＴとして機能することになる。一般に、ＴＦＴにおいてはゲート長Ｌが大きくなると、ドレイン電流は小さくなる。この場合、信号電流の書き込み動作においては、信号電流は最終的に変換・駆動用ＴＦＴ３２０９のみを流れていたのに対し、発光時には、駆動用ＴＦＴ３２０８および変換・駆動用ＴＦＴ３２０９を流れている。よって、発光時の方がゲート電極の本数が多いことになり、結果としてゲート長Ｌが大きくなっていることから、電流の大きさはＩ_data＞Ｉ_ELとなる。
【０２５１】
本実施例によると、信号電流の書き込み時にも駆動用ＴＦＴ３２０８はＯＮしているため、そのゲート電極には電荷が流入しており、発光時に保持容量３２１２からの電荷の移動が生じないため、駆動用ＴＦＴ３２０８のゲート寄生容量が階調に影響を及ぼすことがない。
【０２５２】
また、前述のように、スイッチング用ＴＦＴ３２０６と保持用ＴＦＴ３２０７とは、同一のゲート信号線によって制御されるようにしても良い。このようにすることで、ゲート信号線の本数を減らし、開口率を高めることが出来る。
【０２５３】
また、実施例７でも述べたように、スイッチング用ＴＦＴ３２０６や保持用ＴＦＴ３２０７の接続を変更しても良い。実施形態１や実施例４に対しても同様の変更が可能である。
【０２５４】
[実施例１０]
本実施例においては、変換・駆動用ＴＦＴおよび駆動用ＴＦＴにＰチャネル型ＴＦＴを用い、実施形態１とは異なる構成について説明する。なお、変換・駆動用ＴＦＴおよび駆動用ＴＦＴ以外のＴＦＴは、単なるスイッチ素子として用いるので、その極性は問わない。
【０２５５】
図３３(Ａ)に構成を示す。図３３(Ａ)の画素は、ソース信号線３３０１、第１〜第３のゲート信号線３３０２〜３３０４、電流供給線３３０５、スイッチング用ＴＦＴ３３０６、保持用ＴＦＴ３３０７、駆動用ＴＦＴ３３０８、変換・駆動用ＴＦＴ３３０９、発光用ＴＦＴ３３１０、制御用ＴＦＴ３３１１、保持容量３３１２、ＥＬ素子３３１３とを有する。
【０２５６】
スイッチング用ＴＦＴ３３０６のゲート電極は、第１のゲート信号線３３０２に接続され、第１の電極は、ソース信号線３３０１に接続され、第２の電極は、変換・駆動用ＴＦＴ３３０９の第１の電極と、発光用ＴＦＴ３３１０の第１の電極とに接続されている。変換・駆動用ＴＦＴ３３０９の第２の電極は、駆動用ＴＦＴ３３０８の第１の電極に接続され、変換・駆動用ＴＦＴ３３０９および駆動用ＴＦＴ３３０８のゲート電極は互いに接続されている。駆動用ＴＦＴ３３０８の第２の電極は、ＥＬ素子３３１３の一方の電極に接続されている。保持用ＴＦＴ３３０７のゲート電極は、第２のゲート信号線３３０３に接続され、第１の電極は、変換・駆動用ＴＦＴ３３０９のゲート電極と、駆動用ＴＦＴ３３０８のゲート電極とに接続され、第２の電極は、変換・駆動用ＴＦＴ３３０９の第２の電極と、駆動用ＴＦＴ３３０８の第１の電極とに接続されている。発光用ＴＦＴ３３１０のゲート電極は、第３のゲート信号線３３０４に接続され、第２の電極は電流供給線３３０５に接続されている。制御用ＴＦＴ３３１１のゲート電極は、第１のゲート信号線３３０２に接続され、第１の電極は、変換・駆動用ＴＦＴ３３０９の第２の電極と、駆動用ＴＦＴ３３０８の第１の電極と、保持用ＴＦＴ３３０７の第２の電極に接続されている。電流供給線３３０５およびＥＬ素子３３１３の第２の電極には、それぞれ所定の電位が入力され、互いに電位差を有する。また、制御用ＴＦＴ３３１１の第２の電極には、ある一定電位が入力されている。この電位は、ソース信号線３３０１の電位よりも常に低くなっていれば良く、特に限定はしない。また、保持用ＴＦＴ３３０７の第２の電極は、駆動用ＴＦＴ３３０８の第１の電極および変換・駆動用ＴＦＴ３３０９の第２の電極に接続されているが、制御用ＴＦＴ３３１１の第２の電極、つまりある一定電位に接続していても良い。
【０２５７】
図３３(Ｂ)〜(Ｄ)を用いて、信号電流の書き込みから発光までの動作について説明する。まず、第１および第２のゲート信号線が選択され、スイッチング用ＴＦＴ３３０６、制御用ＴＦＴ３３１１、および保持用ＴＦＴ３３０７がＯＮし、ソース信号線３３０１より信号電流が入力される(図３３(Ｂ))。
【０２５８】
ここで、映像信号電流Ｉ_dataは、Ｉ₁とＩ₂とに分かれて流れる。書き込み開始直後は、保持容量３３１２にはまだ電荷の蓄積がないため、駆動用ＴＦＴ３３０８および変換・駆動用ＴＦＴ３３０９はいずれもＯＦＦしており、この時点ではＩ₂＝０である。駆動用ＴＦＴ３３０８は、保持用ＴＦＴ３３０７がＯＮしているため、ゲート・ソース間電圧が０となり、自らＯＦＦしている。よって、Ｉ_data＝Ｉ₁となり、この期間は、保持容量への電荷の蓄積に伴う電荷の移動による電流が生ずるのみである。
【０２５９】
その後、徐々に保持容量３３１２に電荷が蓄積され、両電極間に電位差が生じ始める。両電極間の電位差が変換・駆動用ＴＦＴ３３０９のしきい値に到達すると、変換・駆動用ＴＦＴ３３０９がＯＮして、Ｉ₂が生ずる。先に述べたように、Ｉ_data＝Ｉ₁＋Ｉ₂であるので、Ｉ₁は次第に減少するが、保持容量３３１２への電荷の蓄積が完了するまでは０にはならず、依然電流が生じている。
【０２６０】
また、駆動用ＴＦＴ３３０８は、保持用ＴＦＴ３３０７がＯＮしていることによってゲート・ソース間電圧が０となっているため、ＯＦＦしている。よって信号電流Ｉ_dataは、制御用ＴＦＴ３３１１を通って流れ、ＥＬ素子３３１３には流れ込まない。
【０２６１】
保持容量３３１２においては、その両電極間の電位差、つまり変換・駆動用ＴＦＴ３３０９のゲート・ソース間電圧が所望の電圧、つまり変換・駆動用ＴＦＴ３３０９がＩ_dataを流すだけの電圧(ＶＧＳ)になるまで電荷が蓄積される。やがて電荷の蓄積が終了すると、電流Ｉ₁は流れなくなり、かつ変換・駆動用ＴＦＴ３３０９はそのときのＶＧＳに見合った電流が流れ、Ｉ_data＝Ｉ₂となる(図３３(Ｃ))。次いで、第２のゲート信号線３３０３の選択が終了し、保持用ＴＦＴ３３０７がＯＦＦする。その後、第１のゲート信号線３３０２の選択が終了し、スイッチング用ＴＦＴ３３０６および制御用ＴＦＴ３３１１がＯＦＦして、信号の書き込み動作が完了する。
【０２６２】
続いて、発光動作に移る。信号電流の書き込み動作が終了すると、ソース信号線３３０１→スイッチング用ＴＦＴ３３０６→変換・駆動用ＴＦＴ３３０９→制御用ＴＦＴ３３１１→電源の電流パスが遮断されるため、今まで変換・駆動用ＴＦＴ３３０９にＩ_dataを流すために保持容量３３１２に蓄積されていた電荷の一部が、駆動用ＴＦＴ３３０８のゲート電極へと移動する。これによって、駆動用ＴＦＴ３３０８が自動的にＯＮする。続いて、第３のゲート信号線が選択されて発光用ＴＦＴ３３１０がＯＮすると、図３３(Ｄ)に示すように、電流供給線３３０５→発光用ＴＦＴ３３１０→変換・駆動用ＴＦＴ３３０９→駆動用ＴＦＴ３３０８→ＥＬ素子３３１３という電流パスが生じ、発光電流Ｉ_ELが流れる。よってＥＬ素子３３１３が発光する。
【０２６３】
このとき、駆動用ＴＦＴ３３０８のゲート電極と変換・駆動用ＴＦＴ３３０９のゲート電極とは接続されているため、この２つのＴＦＴはマルチゲート型ＴＦＴとして機能することになる。一般に、ＴＦＴにおいてはゲート長Ｌが大きくなると、ドレイン電流は小さくなる。この場合、信号電流の書き込み動作においては、信号電流は最終的に変換・駆動用ＴＦＴ３３０９のみを流れていたのに対し、発光時には、駆動用ＴＦＴ３３０８および変換・駆動用ＴＦＴ３３０９を流れている。よって、発光時の方がゲート電極の本数が多いことになり、結果としてゲート長Ｌが大きくなっていることから、電流の大きさはＩ_data＞Ｉ_ELとなる。
【０２６４】
なお、信号電流の入力時には図３９(Ａ)のような経路が確立し、発光時には図３９(Ｂ)のような経路が確立していれば良い。従って、スイッチ素子の位置等は前記経路に矛盾のないように配置すれば良い。
【０２６５】
本実施例によると、信号電流の書き込み時には、信号電流Ｉ_dataはＥＬ素子３３１３に流れ込まない。よって、ＥＬ素子３３１３が負荷として影響することがないため、信号電流の書き込みをより高速にすることが出来る。
【０２６６】
また、前述のように、スイッチング用ＴＦＴ３３０６と保持用ＴＦＴ３３０７とは、同一のゲート信号線によって制御されるようにしても良い。このようにすることで、ゲート信号線の本数を減らし、開口率を高めることが出来る。
【０２６７】
また、実施形態や他の実施例における構成においても、本実施例を適用して、変換・駆動用ＴＦＴおよび駆動用ＴＦＴをＰチャネル型として構成することが出来る。
【０２６８】
また、同様に図２８に示した構成において、変換・駆動用ＴＦＴおよび駆動用ＴＦＴをＰチャネル型として構成することも可能である。その場合の一構成例を図３７(Ａ)に示す。変換・駆動用ＴＦＴおよび駆動用ＴＦＴを除く、スイッチ素子として用いるＴＦＴの位置は、信号電流入力時に図３７(Ｂ)のような経路が確立し、発光時には図３７(Ｃ)のような経路が確立するように配置されていれば良い。
【０２６９】
なお、本実施例では、信号電流Ｉ_DataはＥＬ素子に流れ込まない。もし、信号電流Ｉ_DataがＥＬ素子に流れ込むと、ＥＬ素子が定常状態となるまでの時間が、保持容量への電荷の書き込み時間、つまり本来の電流設定の時間に加わることになり、結果として信号書き込み期間が長く必要になってしまう。そこで、これまでの実施例で挙げてきた回路において、信号電流Ｉ_DataがＥＬ素子に流れる構成をとっているもの、例えば図２８、図３０等においても、信号の書き込み時間を短くしたい場合には、図４０のようにすれば良い。
【０２７０】
図４０(Ａ)は、図２８の回路に上記の手段を適用した例である。ＥＬ素子の共通電極と接続されていない方の端子と、ある電位を持ったノード(電源線等が望ましい)を、ＴＦＴを介して接続する。信号電流の書き込み時にＴＦＴはＯＮし、発光時にはＯＦＦする。信号電流書き込み時と発光時のそれぞれにおける電流経路は、図４０(Ｂ)(Ｃ)に示すとおりである。
【０２７１】
信号電流書き込み時にＴＦＴをＯＮすると、点Ａの電位はすばやく点Ｂの電位に固定される。そのため、すばやく定常状態とすることが出来、信号電流書き込みが短い時間で完了出来る。
【０２７２】
点Ｂの電位は任意であるが、表示に影響を与えないようにするには、ＥＬ素子が発光しないような電位とすることが望ましい。また、点Ｃの電位、つまりＥＬ素子の一方の電極(図４０の場合は陰極)よりも低くしておけば、信号電流の書き込み時には、ＥＬ素子に逆バイアスを印加することも可能である。
【０２７３】
[実施例１１]
ＴＦＴを用いて回路を構成する場合の１つの問題として、素子間の特性ばらつきがある。通常、近接配置された素子においては、その特性ばらつきは比較的小さく出来るが、画素部の素子特性のばらつきを考えた場合、例えば、隣接した画素間での特性ばらつきが生じていると、そのばらつきがわずかであっても、表示ムラとして認識されてしまう。
【０２７４】
そこで、このような隣接間ばらつきによる表示ムラを改善する方法として、使用するＴＦＴをある期間ごとに切り替えて使用するようにする。このようにすると、ＴＦＴの特性ばらつきが時間的に平均化され、表示ムラを認識されにくくすることが出来る。ここで、切り替えの対象となるＴＦＴは、表示ムラに影響を与える可能性のあるものとする。つまり、単なるスイッチ素子として用いるＴＦＴは、特に切り替えを行う必要はない。
【０２７５】
例として、図２４に示すような構成を提案する。図２４(Ａ)は、図１(Ａ)に示した構成に対して適用した例である。図１(Ａ)の回路では、変換・駆動用ＴＦＴ１０８と、駆動用ＴＦＴ１０７の特性に違いがあると、表示ムラが生ずる可能性がある。そこで、駆動用ＴＦＴ１０７を、図２４(Ａ)で２４０７で示すように複数個(図では例として３個)並列に配置し、そのそれぞれに電流が流れるようにしている。さらにスイッチ素子２４１３によって、各経路の導通、遮断の制御を行うようにしている。ただし、スイッチ素子２４１３は、並列接続したＴＦＴの電流経路を選択、制御出来る部位であるならば図２４の位置には限定しない。
【０２７６】
駆動方法の基本的な部分は図１に示したものと同様であるが、発光時には、スイッチ素子２４１３のうち少なくとも１つがＯＮし、その経路を通って発光素子２４１０に電流が供給される。
【０２７７】
なお、スイッチ素子２４１３のうち複数を同時にＯＮし、複数の経路を通って発光素子２４１０に電流が供給されても良い。
【０２７８】
例えば、１フレーム期間、あるいは１サブフレーム期間ごとにスイッチ素子２４１３によって電流経路を変える。このようにすることで、ＴＦＴに隣接間ばらつきがあったとしても、それぞれ異なるばらつきを持ったＴＦＴを経時的に切り替えて用いているため、表示ムラが時間的に平均化される。これにより、表示ムラが認識されにくくなるという効果が得られる。
【０２７９】
図２４(Ｂ)は、駆動用ＴＦＴ２４０７は１つのみであるが、変換・駆動用ＴＦＴ２４０８が複数個(図では例として３個)並列に配置され、スイッチ素子２４１３によって電流の経路の切り替えを行うようにしたものである。図２４(Ａ)と回路構成は異なっているが、時間的に異なる電流経路を切り替えて用いることによって、表示ムラを平均化出来るという効果は同様である。ここでは、電流書込み時には、スイッチ素子２４１３を全て導通し、発光時には少なくとも１つを導通する。
【０２８０】
なお、電流書込み時に、スイッチ素子２４１３のうち一部のみを導通するようにしても良いが、全て導通することによって書込み時の電流経路が増え、より短い期間での書込み動作が可能となるため、より望ましい。
【０２８１】
なお発光時には、スイッチ素子２４１３のうち複数を同時にＯＮし、複数の経路を通って発光素子２４１０に電流が供給されても良い。
【０２８２】
電流経路を切り替えるためのスイッチ素子２４１３は、電流選択用ゲート信号線２４１２に入力されるパルスのタイミングによって制御される。このパルスは、例えば図２５に示すように、書込用ゲート信号線駆動回路によって生成されるゲート信号線選択パルスをラッチ回路２５０１等で保持しておき、外部から電流選択用信号線２５０２にタイミングパルスを入力して、所望のタイミングでいずれかのスイッチ素子が導通するようにすれば良い。あるいは全画素におけるスイッチ素子２４１３が一斉に切り替わるような動作であっても良い。
【０２８３】
また、ここで設けられたスイッチ素子２４１３は、発光素子に供給される電流の値を制御するものではなく、あくまで複数の電流経路のうち１つを選択するためのスイッチとしてのみの機能を有するものであり、その極性は問わない。
【０２８４】
なお、ここで提案した構成は、他の構成の画素においても容易に適用が可能である。図２６(Ａ)に示した構成は、図５に示した構成に本実施例で提案した構成を適用したものであり、スイッチ素子２６０６によって、電流経路が選択され、複数個(図では例として３個)並列に配置された駆動用ＴＦＴ２６０５のうち少なくとも１つを経由して発光素子２６０８に電流が供給される。
【０２８５】
図２６(Ｂ)は、図６に示した構成に本実施例で提案した構成を適用したものであり、ＴＦＴ６０８を複数個(図では例として３個)並列に配置した変換用ＴＦＴ２６１７とスイッチ素子２６１８とを有する。スイッチ素子２６１８によって電流経路が選択され、変換用ＴＦＴ２６１７のいずれか１つを経由して発光素子２６２１に電流が供給される。
【０２８６】
なお、電流書込み時には、スイッチ素子２６１８をより多く導通し、発光時にはより少なく導通することにより、書込み動作のための映像信号電流をより大きく出来る。よって、より短い期間で書込み動作が行える。
【０２８７】
図２７(Ａ)は、図１７に示した構成に本実施例で提案した構成を適用したものであり、ＴＦＴ１７０９を複数個(図では例として３個)並列に配置した変換用ＴＦＴ２７０８とスイッチ素子２７０９とを有する。スイッチ素子２７０９によって電流経路が選択され、変換用ＴＦＴ２７０８の少なくとも１つを経由して発光素子２７１２に電流が供給される。
【０２８８】
なお、電流書込み時には、スイッチ素子２７０９をより多く導通し、発光時にはより少なく導通することにより、書込み動作のための映像信号電流をより大きく出来る。よって、より短い期間で書込み動作が行える。
【０２８９】
図２７(Ｂ)は、図１９に示した構成に本実施例で提案した構成を適用したものであり、ＴＦＴ１９０８を複数個(図では例として３個)並列に配置した変換用ＴＦＴ２７２８とスイッチ素子２７２９とを有する。スイッチ素子２７２９によって電流経路が選択され、変換用ＴＦＴ２７２８のいずれか１つを経由して発光素子２７３１に電流が供給される。
【０２９０】
なお、図２７(Ｂ)では、駆動用ＴＦＴの方に対して切り替えを適用したが、変換・駆動用ＴＦＴの方に適用しても良い。
【０２９１】
図３５は、図３０に示した構成に本実施例で提案した構成を適用したものであり、ＴＦＴ３００７を複数個(図では例として３個)並列に配置した駆動用ＴＦＴ３５０８と第３のスイッチ素子３５０９とを有する。第３のスイッチ素子３５０９によって電流経路が選択され、駆動用ＴＦＴ３５０８のいずれか１つを経由して発光素子３５１１に電流が供給される。
【０２９２】
本実施例では、数例の構成の画素においてのみ例示してきたが、並列配置したＴＦＴを時間的に切り替えて用いることによって、特性ばらつきを平均化するといった手法は、他の回路にも容易に適用が可能である。
【０２９３】
[実施例１２]
本発明において、三重項励起子からの燐光を発光に利用できる有機発光材料を用いることで、外部発光量子効率を飛躍的に向上させることができる。これにより、発光素子の低消費電力化、長寿命化、および軽量化が可能になる。
【０２９４】
ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。
(T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo,1991) p.437.)
【０２９５】
上記の論文により報告された有機発光材料(クマリン色素)の分子式を以下に示す。
【０２９６】
【化１】

【０２９７】
(M.A.Baldo, D.F.O’Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.Forrest, Nature 395 (1998) p.151.)
【０２９８】
上記の論文により報告された有機発光材料(Ｐｔ錯体)の分子式を以下に示す。
【０２９９】
【化２】

【０３００】
(M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (1999) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.)
【０３０１】
上記の論文により報告された有機発光材料(Ｉｒ錯体)の分子式を以下に示す。
【０３０２】
【化３】

【０３０３】
以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子からの蛍光発光を用いる場合より３〜４倍の高い外部発光量子効率の実現が可能となる。
【０３０４】
[実施例１３]
発光素子を用いた半導体装置は自発光型であるため、液晶ディスプレイに比べ、明るい場所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることができる。
【０３０５】
本発明の半導体装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(ＤＶＤ)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、自発光型の半導体装置を用いることが望ましい。それら電子機器の具体例を図１６に示す。
【０３０６】
図１６(Ａ)は発光素子表示装置であり、筐体３００１、支持台３００２、表示部３００３、スピーカー部３００４、ビデオ入力端子３００５等を含む。本発明の半導体装置は表示部３００３に用いることができる。半導体装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光素子表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０３０７】
図１６(Ｂ)はデジタルスチルカメラであり、本体３１０１、表示部３１０２、受像部３１０３、操作キー３１０４、外部接続ポート３１０５、シャッター３１０６等を含む。本発明の半導体装置は表示部３１０２に用いることができる。
【０３０８】
図１６(Ｃ)はノート型パーソナルコンピュータであり、本体３２０１、筐体３２０２、表示部３２０３、キーボード３２０４、外部接続ポート３２０５、ポインティングマウス３２０６等を含む。本発明の半導体装置は表示部３２０３に用いることができる。
【０３０９】
図１６(Ｄ)はモバイルコンピュータであり、本体３３０１、表示部３３０２、スイッチ３３０３、操作キー３３０４、赤外線ポート３３０５等を含む。本発明の半導体装置は表示部３３０２に用いることができる。
【０３１０】
図１６(Ｅ)は記録媒体を備えた携帯型の画像再生装置(具体的にはＤＶＤ再生装置)であり、本体３４０１、筐体３４０２、表示部Ａ３４０３、表示部Ｂ３４０４、記録媒体(ＤＶＤ等)読込部３４０５、操作キー３４０６、スピーカー部３４０７等を含む。表示部Ａ３４０３は主として画像情報を表示し、表示部Ｂ３４０４は主として文字情報を表示するが、本発明の半導体装置はこれら表示部Ａ、Ｂ３４０３、３４０４に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０３１１】
図１６(Ｆ)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体３５０１、表示部３５０２、アーム部３５０３を含む。本発明の半導体装置は表示部３５０２に用いることができる。
【０３１２】
図１６(Ｇ)はビデオカメラであり、本体３６０１、表示部３６０２、筐体３６０３、外部接続ポート３６０４、リモコン受信部３６０５、受像部３６０６、バッテリー３６０７、音声入力部３６０８、操作キー３６０９、接眼部３６１０等を含む。本発明の半導体装置は表示部３６０２に用いることができる。
【０３１３】
図１６(Ｈ)は携帯電話であり、本体３７０１、筐体３７０２、表示部３７０３、音声入力部３７０４、音声出力部３７０５、操作キー３７０６、外部接続ポート３７０７、アンテナ３７０８等を含む。本発明の半導体装置は表示部３７０３に用いることができる。なお、表示部３７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。
【０３１４】
なお、将来的に有機発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【０３１５】
また、上記電子機器はインターネットやＣＡＴＶ(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。有機発光材料の応答速度は非常に高いため、自発光型の半導体装置は動画表示に好ましい。
【０３１６】
また、自発光型の半導体装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に半導体装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【０３１７】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例１〜１２に示したいずれの構成の半導体装置を用いても良い。
【発明の効果】
本発明によって、低階調時にも大きな電流によって書き込み動作を行うことにより、書き込み時間を高速にすることが出来る。また、信号書き込み時には変換用ＴＦＴを用い、発光時には駆動用ＴＦＴに加えて、さらに変換用ＴＦＴを用いて発光素子への電流供給を行うため、書き込み時と発光時におけるＴＦＴの特性ばらつきの影響を低減することが出来る。さらに、１行の画素を駆動するのに必要なゲート信号線は２本、あるいは１本であるため、従来代表的であった電流書き込み型の画素に比較して、高開口率を実現することが出来る。
【図面の簡単な説明】
【図１】 本発明の一実施形態を示す図。
【図２】 図１に示した画素の、信号書き込み時および発光時の動作と電流の経路について説明する図。
【図３】 本発明の一実施例であるアナログ映像信号入力方式の半導体装置の構成例を示す図。
【図４】 本発明の一実施例であるデジタル映像信号入力方式の半導体装置の構成例を示す図。
【図５】 一般的な半導体装置における画素の構成を示す図。
【図６】 代表的な電流書き込み型の半導体装置の画素構成を示す図。
【図７】 図６に示した画素の、信号書き込み時および発光時の動作と電流の経路について示す図。
【図８】 図３に示した半導体装置におけるソース信号線駆動回路の構成例を示す図。
【図９】 図４に示した半導体装置におけるソース信号線駆動回路の構成例を示す図。
【図１０】 図３に示した半導体装置におけるサンプリング回路および電流変換回路の構成例を示す図。
【図１１】 図４に示した半導体装置における定電流回路の構成例を示す図。
【図１２】 図４に示した半導体装置におけるソース信号線駆動回路の構成例を示す図。
【図１３】 ３ビットデジタル階調に対応した電流設定回路の構成例を示す図。
【図１４】 実施形態１とは異なる構成とした画素と、その動作および電流の経路について示す図。
【図１５】 半導体装置の外観図および断面図。
【図１６】 本発明が適用可能な電子機器の例を示す図。
【図１７】 代表的な電流書き込み型の半導体装置の画素構成を示す図。
【図１８】 図１７に示した画素の、信号書き込み時および発光時の動作と電流の経路について示す図。
【図１９】 代表的な電流書き込み型の半導体装置の画素構成を示す図。
【図２０】 図１９に示した画素の、信号書き込み時および発光時の動作と電流の経路について示す図。
【図２１】 半導体装置の作製工程を説明する図。
【図２２】 半導体装置の作製工程を説明する図。
【図２３】 半導体装置の作製工程を説明する図。
【図２４】 ＴＦＴの隣接間ばらつきによる表示ムラを平均化する構成を有する一例を示す図。
【図２５】 図２４に示した画素の駆動方法とその駆動回路の構成を簡略に説明する図。
【図２６】 ＴＦＴの隣接間ばらつきによる表示ムラを平均化する構成を有する一例を示す図。
【図２７】 ＴＦＴの隣接間ばらつきによる表示ムラを平均化する構成を有する一例を示す図。
【図２８】 本発明の他の一実施形態を示す図。
【図２９】 図２８に示した画素の、信号書き込み時および発光時の動作と電流の経路について説明する図。
【図３０】 実施形態２とは異なる構成とした画素と、その動作および電流の経路について示す図。
【図３１】 実施形態２とは異なる構成とした画素と、その動作および電流の経路について示す図。
【図３２】 実施形態２とは異なる構成とした画素と、その動作および電流の経路について示す図。
【図３３】 実施形態２とは異なる構成とした画素と、その動作および電流の経路について示す図。
【図３４】 素子のレイアウト例とその等価回路を示す図。
【図３５】 ＴＦＴの隣接間ばらつきによる表示ムラを平均化する構成を有する一例を示す図。
【図３６】 図１に示した画素の構成を一部変更した場合の図。
【図３７】 図２８に示した画素の構成を一部変更した場合の図。
【図３８】 図１４に示した画素の電流経路と、構成を一部変更した例を示す図。
【図３９】 図３３に示した画素の電流経路を示す図。
【図４０】 図２８に示した画素の構成を一部変更した例を示す図。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a configuration of a semiconductor device. The present invention particularly relates to a configuration of an active matrix semiconductor device having a thin film transistor (hereinafter referred to as TFT) manufactured on an insulator such as glass or plastic. Further, the present invention relates to an electronic device using such a semiconductor device for a display portion.
[0002]
[Prior art]
In recent years, development of self-luminous display devices such as an electroluminescence (EL) display device and a field emission display (FED) has been activated. As an advantage of the self-luminous display device, it has high visibility and is suitable for thinning because it does not require a backlight necessary for a liquid crystal display device (LCD) etc., and there is almost no restriction on the viewing angle. A point is mentioned.
[0003]
Here, the EL element refers to an element having a light emitting layer from which luminescence generated by applying an electric field can be obtained. In this light emitting layer, there are light emission (fluorescence) when returning from the singlet excited state to the ground state, and light emission (phosphorescence) when returning from the triplet excited state to the ground state. Any of the light emission forms described above may be used.
[0004]
An EL element is configured such that a light emitting layer is sandwiched between a pair of electrodes (anode and cathode), and usually has a laminated structure. A typical example is a stacked structure of “anode / hole transport layer / light emitting layer / electron transport layer / cathode” proposed by Tang et al. Of Eastman Kodak Company. This structure has a very high luminous efficiency, and this structure is employed in many EL devices that are currently being studied.
[0005]
In addition to this, between the anode and the cathode, “hole injection layer / hole transport layer / light emitting layer / electron transport layer” or “hole injection layer / hole transport layer / light emitting layer / electron transport”. There is a structure of stacking in the order of “layer / electron injection layer”. Any of the above-described structures may be adopted as the structure of the EL element used in the semiconductor device of the present invention. Further, a fluorescent pigment or the like may be doped into the light emitting layer.
[0006]
In this specification, in the EL element, all layers provided between the anode and the cathode are collectively referred to as an EL layer. Therefore, the above-described hole injection layer, hole transport layer, light emitting layer, electron transport layer, and electron injection layer are all included in the EL layer, and a light emitting element including an anode, an EL layer, and a cathode is referred to as an EL element. Call.
[0007]
[Problems to be solved by the invention]
FIG. 5 shows a structure of a pixel in a general semiconductor device. Note that an EL display device is taken as an example of a typical semiconductor device. The pixel illustrated in FIG. 5 includes a source signal line 501, a gate signal line 502, a switching TFT 503, a driving TFT 504, a storage capacitor 505, an EL element 506, and power supplies 507 and 508.
[0008]
The connection relationship of each part will be described. Here, the TFT has three terminals of a gate, a source, and a drain. However, the source and drain cannot be clearly distinguished because of the structure of the TFT. Therefore, when describing connection between elements, one of a source and a drain is referred to as a first electrode, and the other is referred to as a second electrode. Regarding the ON / OFF of the TFT, when describing the potential of each terminal, it is expressed as a source, a drain, or the like.
[0009]
The gate electrode of the switching TFT 503 is connected to the gate signal line 502, the first electrode is connected to the source signal line 501, and the second electrode is connected to the gate electrode of the driving TFT 504. A first electrode of the driving TFT 504 is connected to the power source 507, and a second electrode is connected to one electrode of the EL element 506. The other electrode of the EL element 506 is connected to the power source 508. The storage capacitor 505 is connected between the gate electrode of the driving TFT 504 and the first electrode, and holds the gate-source voltage of the driving TFT 504.
[0010]
When the potential of the gate signal line 502 changes and the switching TFT 503 is turned on, the video signal input to the source signal line 501 is input to the gate electrode of the driving TFT 504. The gate-source voltage of the driving TFT 504 is determined in accordance with the potential of the input video signal, and the current flowing between the source and drain of the driving TFT 504 (hereinafter referred to as drain current) is determined. This current is supplied to the EL element 506 to emit light.
[0011]
By the way, a TFT formed of polycrystalline silicon (polysilicon, hereinafter referred to as P-Si) has higher field effect mobility and a higher ON current than a TFT formed of amorphous silicon (amorphous silicon, hereinafter referred to as A-Si). Therefore, it is more suitable as a transistor used for a semiconductor device.
[0012]
On the other hand, TFTs formed of polysilicon have a problem that electrical characteristics are likely to vary due to defects in crystal grain boundaries.
[0013]
In the pixel shown in FIG. 5, if the characteristics of the TFTs constituting the pixel, such as threshold values and ON currents, vary from pixel to pixel, even when the same video signal is input, the magnitude of the drain current of the TFTs accordingly. Therefore, the luminance of the EL element 506 varies.
[0014]
In order to solve such a problem, a desired current may be supplied to the EL element regardless of the characteristics of the TFT. In view of the above, various types of current writing type pixels have been proposed that can control the magnitude of the current flowing in the EL element regardless of the TFT characteristics.
[0015]
The current writing type refers to a method in which a video signal input to a pixel from a source signal line is normally input as analog or digital voltage information, but is input as a current. This method has an advantage that a current value to be supplied to the EL element is set as a signal current externally, and an equal current flows in the pixel, so that it is not affected by variations in TFT characteristics.
[0016]
Hereinafter, several typical current writing type pixels will be exemplified, and their configurations, operations, and features will be described.
[0017]
FIG. 6 shows a first configuration example. 6 includes a source signal line 601, first to third gate signal lines 602 to 604, a current supply line 605, TFTs 606 to 609, a storage capacitor 610, an EL element 611, and a signal current input current source 612. .
[0018]
The gate electrode of the TFT 606 is connected to the first gate signal line 602, the first electrode is connected to the source signal line 601, the second electrode is the first electrode of the TFT 607, the first electrode of the TFT 608, And connected to the first electrode of the TFT 609. The gate electrode of the TFT 607 is connected to the second gate signal line 603, and the second electrode is connected to the gate electrode of the TFT 608. A second electrode of the TFT 608 is connected to the current supply line 605. The gate electrode of the TFT 609 is connected to the third gate signal line 604, and the second electrode is connected to the anode of the EL element 611. The storage capacitor 610 is connected between the gate electrode of the TFT 608 and the input electrode, and holds the gate-source voltage of the TFT 608. A predetermined potential is input to each of the current supply line 605 and the cathode of the EL element 611 and has a potential difference.
[0019]
The operation from signal current writing to light emission will be described with reference to FIG. In the figure, the figure numbers indicating the respective parts are the same as those in FIG. 7A to 7C schematically show the current flow. FIG. 7D shows the relationship between the currents flowing through the respective paths when signal current is written. FIG. 7E shows the voltage accumulated in the storage capacitor 610 when signal current is written, that is, TFT 608. This shows the gate-source voltage.
[0020]
First, a pulse is input to the first gate signal line 602 and the second gate signal line 603, and the TFTs 606 and 607 are turned on. At this time, the current flowing through the source signal line, that is, the signal current is expressed as I_dataAnd
[0021]
The source signal line has a current I_dataAs shown in FIG. 7A, the current path is I in the pixel.₁And I₂It is divided into and flows. These relationships are shown in FIG. I_data= I₁+ I₂Needless to say.
[0022]
At the moment when the TFT 606 is turned on, since the charge is not held in the holding capacitor 610, the TFT 608 is turned off. Therefore, I₂= 0 and I_data= I₁It becomes. That is, during this time, only a current due to charge accumulation in the storage capacitor 610 flows.
[0023]
Thereafter, electric charges are gradually accumulated in the storage capacitor 610, and a potential difference starts to occur between the two electrodes (FIG. 7E). When the potential difference between both electrodes becomes Vth (FIG. 7E, point A), the TFT 608 is turned on and I₂Will occur. As mentioned earlier, I_data= I₁+ I₂So I₁However, the current still flows, and charge is accumulated in the storage capacitor.
[0024]
In the storage capacitor 610, the potential difference between the two electrodes, that is, the gate-source voltage of the TFT 608 is a desired voltage, that is, the TFT 608 has I_dataAccumulation of charges continues until the voltage (VGS) is high enough to allow the current to flow. Eventually, when the charge accumulation is completed (point B in FIG. 7E), the current I₂No current flows, and further, a current corresponding to the VGS flows through the TFT 608, and I_data= I₂(FIG. 7B). Thus, the signal writing operation is completed. Finally, selection of the first gate signal line 602 and the second gate signal line 603 is completed, and the TFTs 606 and 607 are turned off.
[0025]
Subsequently, the light emission operation is started. A pulse is input to the third gate signal line 604, and the TFT 609 is turned on. Since the VGS written earlier is held in the holding capacitor 610, the TFT 608 is turned on, and the current supply line 605 receives I_dataCurrent flows. As a result, the EL element 611 emits light. At this time, if the TFT 608 operates in the saturation region, even if the source-drain voltage of the TFT 608 changes, I_dataCan flow unchanged.
[0026]
FIG. 17 shows a second configuration example. 17 includes a source signal line 1701, first to third gate signal lines 1702 to 1704, a current supply line 1705, TFTs 1706 to 1709, a holding capacitor 1710, an EL element 1711, and a signal current input current source 1712. .
[0027]
The gate electrode of the TFT 1706 is connected to the first gate signal line 1702, the first electrode is connected to the source signal line 1701, and the second electrode is the first electrode of the TFT 1708, the first electrode of the TFT 1709, and It is connected to the. The gate electrode of the TFT 1708 is connected to the second gate signal line 1703, and the second electrode is connected to the current supply line 1705. The gate electrode of the TFT 1707 is connected to the third gate signal line 1704, the first electrode is connected to the gate electrode of the TFT 1709, the second electrode is the second electrode of the TFT 1709, and one of the EL elements 1711. It is connected to the electrode. The storage capacitor 1710 is connected between the gate electrode of the TFT 1709 and the first electrode, and holds the gate-source voltage of the TFT 1709. A predetermined potential is input to each of the current supply line 1705 and the other electrode of the EL element 1711 and has a potential difference from each other.
[0028]
The operation from signal current writing to light emission will be described with reference to FIG. In the figure, the figure numbers indicating the respective parts are the same as those in FIG. 18A to 18C schematically show the flow of current. FIG. 18D shows the relationship between currents flowing through the respective paths when signal current is written. FIG. 18E shows the voltage accumulated in the storage capacitor 1710 when signal current is written, that is, the TFT 1709. This shows the gate-source voltage.
[0029]
First, a pulse is input to the first gate signal line 1702 and the third gate signal line 1704, and the TFTs 1706 and 1707 are turned on. At this time, the current flowing through the source signal line 1701, that is, the signal current is expressed as I_dataAnd
[0030]
Current I flowing through the source signal line 1701_dataAs shown in FIG. 18A, the current path is I in the pixel.₁And I₂It is divided into and flows. These relationships are shown in FIG. I_data= I₁+ I₂Needless to say.
[0031]
At the moment when the TFT 1706 is turned on, since the charge is not held in the holding capacitor 1710, the TFT 1709 is turned off. Therefore, I₂= 0 and I_data= I₁It becomes. That is, during this time, only current due to charge accumulation in the storage capacitor 1710 flows.
[0032]
After that, electric charges are gradually accumulated in the storage capacitor 1710, and a potential difference starts to occur between both electrodes (FIG. 18E). When the potential difference between the two electrodes becomes Vth (FIG. 18E, point A), the TFT 1709 is turned on and I₂Will occur. As mentioned earlier, I_data= I₁+ I₂So I₁However, the current still flows, and charge is accumulated in the storage capacitor.
[0033]
In the storage capacitor 1710, the potential difference between both electrodes, that is, the gate-source voltage of the TFT 1709 is a desired voltage, that is, the TFT 1709 is I_dataAccumulation of charges continues until the voltage (VGS) is high enough to allow the current to flow. Eventually, when the charge accumulation is completed (point B in FIG. 18E), the current I₁No current flows, and further, a current corresponding to the VGS flows through the TFT 1709, and I_data= I₂(FIG. 18B). Thus, the signal writing operation is completed. Finally, selection of the first gate signal line 1702 and the third gate signal line 1704 is completed, and the TFTs 1706 and 1707 are turned off.
[0034]
Subsequently, a pulse is input to the second gate signal line 1703, and the TFT 1708 is turned on. Now, since the VGS written earlier is held in the holding capacitor 1710, the TFT 1709 is turned on, and the current supply line 1705 is connected to the IGS._dataCurrent flows. As a result, the EL element 1711 emits light. At this time, if the TFT 1709 operates in the saturation region, even if the source-drain voltage of the TFT 1709 slightly changes, I_dataCan flow unchanged.
[0035]
FIG. 19 shows a third configuration example. The pixel in FIG. 19 includes a source signal line 1901, first and second gate signal lines 1902 and 1903, a current supply line 1704, TFTs 1905 to 1908, a storage capacitor 1909, an EL element 1910, and a signal current input current source 1911. .
[0036]
The gate electrode of the TFT 1905 is connected to the first gate signal line 1902, the first electrode is connected to the source signal line 1901, the second electrode is the first electrode of the TFT 1906, the first electrode of the TFT 1907, It is connected to the. The gate electrode of the TFT 1906 is connected to the second gate signal line 1903, and the second electrode is connected to the gate electrode of the TFT 1907 and the gate electrode of the TFT 1908. The second electrode of the TFT 1907 and the first electrode of 1908 are both connected to the current supply line 1904, and the second electrode of the TFT 1908 is connected to the anode of the EL element 1910. The storage capacitor 1909 is connected between the gate electrodes of the TFTs 1907 and 1908, the second electrode of the TFT 1907, and the first electrode of the TFT 1908, and holds the gate-source voltage of the TFTs 1907 and 1908. A predetermined potential is input to each of the current supply line 1904 and the cathode of the EL element 1910 and has a potential difference from each other.
[0037]
The operation from signal current writing to light emission will be described with reference to FIG. In the figure, the figure numbers indicating the respective parts are the same as those in FIG. 20A to 20C schematically show the flow of current. FIG. 20D shows the relationship between currents flowing through the respective paths when signal current is written. FIG. 20E shows the voltage accumulated in the storage capacitor 1909 when the signal current is written, that is, the TFT 1907. , 1908 shows the gate-source voltage.
[0038]
First, a pulse is input to the first gate signal line 1902 and the second gate signal line 1903, and the TFTs 1905 and 1906 are turned on. At this time, the current flowing through the source signal line 1901, that is, the signal current is expressed as I_dataAnd
[0039]
Current I flowing through the source signal line 1901_dataAs shown in FIG. 20A, in the pixel, the current path is I₁And I₂It is divided and flows. These relationships are shown in FIG. I_data= I₁+ I₂Needless to say.
[0040]
At the moment when the TFT 1905 is turned on, since the charge is not held in the holding capacitor 1909, the TFTs 1907 and 1908 are turned off. Therefore, I₂= 0 and I_data= I₁It becomes. That is, during this time, only a current due to charge accumulation in the storage capacitor 1909 flows.
[0041]
Thereafter, electric charges are gradually accumulated in the storage capacitor 1909, and a potential difference starts to occur between both electrodes (FIG. 20E). When the potential difference between the two electrodes becomes Vth (FIG. 20E, point A), the TFT 1907
Turns on and I₂Will occur. As mentioned earlier, I_data= I₁+ I₂So I₁However, the current still flows, and charge is accumulated in the storage capacitor.
[0042]
Here, while the TFT 1907 is turned on, the TFT 1908 is also turned on, and current starts to flow. However, this current flows through an independent path as shown in FIG._dataThe value of I remains unchanged, I₁, I₂Does not affect.
[0043]
In the storage capacitor 1909, the potential difference between the two electrodes, that is, the gate-source voltage of the TFTs 1907 and 1908 is a desired voltage, that is, the TFT 1907 is I_dataAccumulation of charges continues until the voltage (VGS) is high enough to allow the current to flow. Eventually, when the charge accumulation is completed (point B in FIG. 20E), the current I₂No current flows, and further, a current corresponding to the VGS flows through the TFT 1907, and I_data= I₂(FIG. 20B). Thus, the signal writing operation is completed. Finally, selection of the first gate signal line 1902 and the second gate signal line 1903 is completed, and the TFTs 1905 and 1906 are turned OFF.
[0044]
Now, the storage capacitor 1909 holds a charge enough to apply a voltage between the gate and the source so that an Idata current can flow through the TFT 1907. Since the TFTs 1907 and 1908 form a current mirror, the voltage is also applied to the TFT 1908 and current flows through the TFT 1908. In FIG. 20, this current is represented by I_ELIt is represented by
[0045]
If the gate length and channel width of TFT 1907 and TFT 1908 are equal, I_EL= I_dataIt becomes. In other words, depending on how the sizes of the TFTs 1907 and 1908 constituting the current mirror are determined, the signal current I_dataAnd the current I flowing through the EL element_ELCan be determined.
[0046]
As an advantage of the current writing type as described above, even if the characteristics of the TFT 608 vary, the storage capacitor 610 has a current I_dataSince the gate-source voltage necessary to flow the current is maintained, a desired current can be supplied to the EL element accurately, and thus it is possible to suppress luminance variations due to TFT characteristic variations. There is.
[0047]
Here, Table 1 shows the characteristics of each component.
[0048]
[Table 1]

[0049]
First, the signal current I_dataAnd the current I flowing through the EL element_ELThink about the relationship. In an analog gray scale semiconductor device, a gray scale is represented by a current value, so that a large current flows when the gray scale is high, and a small current flows when the gray scale is low. That is, the magnitude of the signal current for writing the signal current differs depending on the gradation. In that case, writing a low gradation signal to the pixel requires a longer time than writing a high gradation signal to the pixel. In addition, a low gradation signal is extremely susceptible to noise because of a small current.
[0050]
Next, the relationship between the current-voltage conversion TFT and the driving TFT will be considered. Here, the current-voltage conversion TFT is a TFT used to convert a signal current input from the source signal line into a voltage signal, and the driving TFT is a voltage held in a storage capacitor. This is a TFT for passing a current according to Table 1 shows the numbers of current-voltage conversion TFTs (noted as conversion TFTs) and drive TFTs in each configuration.
[0051]
That the conversion TFT and the driving TFT are common means that the common TFT is in charge of the writing operation and the light emitting operation. Therefore, the influence of TFT variation is small. On the other hand, when the conversion TFT and the driving TFT are different as in the third configuration, it is affected by the characteristic variation in the pixel.
[0052]
Next, a path for writing signal current will be considered. In the first configuration and the third configuration, the signal current flows from the current source to the current supply line or from the current supply line to the current source. On the other hand, according to the second configuration, when the signal current is written, the signal current flows from the current source through the EL element. In such a configuration, when the high gradation signal is written after the low gradation signal is written, or in the reverse operation, the EL element itself becomes a load, so that it is necessary to lengthen the writing time.
[0053]
In the case of the first configuration and the second configuration, since the pixels are controlled using three gate signal lines per row, the aperture ratio is greatly reduced as compared with the conventional semiconductor device. It will be.
[0054]
The present invention provides a semiconductor device that can solve the various problems described above without increasing the number of signal lines.
[0055]
[Means for Solving the Problems]
One of the problems of the conventional current writing type is that the current flowing for signal writing is equal to the current flowing through the EL element during light emission. In other words, in order to solve this problem, it is only necessary that the current flowing for signal writing can be always larger than the current flowing through the EL element during light emission.
[0056]
In order to make a difference in the magnitude of the current, a difference may be given to the magnitude of the current flowing through the transistor. Therefore, in the present invention, paying attention to the gate length L of the transistor, the gate length L of the transistor through which the current flows when writing the signal current is made smaller than the gate length L of the transistor through which the current supplied to the EL element during the light emission flows. Writing is performed with a current larger than the current flowing through the EL element. As a result, it is possible to solve the problem that the writing time becomes long in the case of low gradation, and it is possible to make the signal current itself less susceptible to noise.
[0057]
In addition, since partially shared transistors are used for writing and light emission, transistor characteristic variations can make it less likely to affect luminance than in the case of using different transistors for writing operation and light emitting operation.
[0058]
The configuration of the present invention will be described below.
[0059]
The semiconductor device of the present invention is
First means for converting an input signal current into a voltage, and supplying a current corresponding to the converted voltage from a power source to a load;
A second means for holding the converted voltage;
A third means for selecting to hold or release the voltage in the second means;
During the period when the signal current is input, the supply of current from the power source to the load is cut off, and during the period during which the load is driven, the load is supplied from the power source to the load according to the converted voltage. And a fourth means for supplying current.
[0060]
The semiconductor device of the present invention is
First means for converting an input signal current into a voltage, and supplying a current corresponding to the converted voltage from a power source to a load;
Transformation
A second means for holding the measured voltage;
A third means for selecting to hold or release the voltage in the second means;
During the period when the signal current is input, the supply of current from the power source to the load is cut off, and during the period during which the load is driven, the load is supplied from the power source to the load according to the converted voltage. A fourth means for supplying current;
And a fifth means for controlling the input of the signal current to the first means.
[0061]
The semiconductor device of the present invention is
First means for converting an input signal current into a voltage, and supplying a current corresponding to the converted voltage from a power source to a load;
A second means for holding the converted voltage;
A third means for selecting to hold or release the voltage in the second means;
During the period when the signal current is input, the supply of current from the power source to the load is cut off, and during the period during which the load is driven, the load is supplied from the power source to the load according to the converted voltage. A fourth means connected in parallel for supplying current;
Fifth means for controlling input of the signal current to the first means;
And a plurality of sixth means for selecting a current supply path from the power source to the load by selecting at least one of the plurality of fourth means.
[0062]
The semiconductor device of the present invention is
A first means connected in parallel for converting an input signal current into a voltage and supplying a current corresponding to the converted voltage from a power source to a load;
A second means for holding the converted voltage;
A third means for selecting to hold or release the voltage in the second means;
During the period when the signal current is input, the supply of current from the power source to the load is cut off, and during the period during which the load is driven, the load is supplied from the power source to the load according to the converted voltage. A fourth means for supplying current;
Fifth means for controlling input of the signal current to the first means;
And a plurality of sixth means for selecting a current supply path from the power source to the load by selecting at least one of the plurality of first means.
[0063]
The semiconductor device of the present invention is
A conversion / drive transistor that converts an input signal current into a voltage and supplies a current corresponding to the converted voltage from a power source to a load; and
Holding capacity means for holding the converted voltage;
In the holding capacitor means, a holding transistor that selects holding or releasing of the voltage; and
During the period when the signal current is input, the supply of current from the power source to the load is cut off, and during the period during which the load is driven, the load is supplied from the power source to the load according to the converted voltage. And a driving transistor for supplying current.
[0064]
The semiconductor device of the present invention is
A conversion / drive transistor that converts an input signal current into a voltage and supplies a current corresponding to the converted voltage from a power source to a load; and
Holding capacity means for holding the converted voltage;
In the holding capacitor means, a holding transistor that selects holding or releasing of the voltage; and
During the period when the signal current is input, the supply of current from the power source to the load is cut off, and during the period during which the load is driven, the load is supplied from the power source to the load according to the converted voltage. A driving transistor for supplying current;
And a switching transistor for controlling the input of the signal current to the conversion / drive transistor.
[0065]
The semiconductor device of the present invention is
A conversion / drive transistor that converts an input signal current into a voltage and supplies a current corresponding to the converted voltage from a power source to a load; and
Holding capacity means for holding the converted voltage;
In the holding capacitor means, a holding transistor that selects holding or releasing of the voltage; and
During the period when the signal current is input, the supply of current from the power source to the load is cut off, and during the period during which the load is driven, the load is supplied from the power source to the load according to the converted voltage. A plurality of driving transistors connected in parallel for supplying current;
A switching transistor for controlling the input of the signal current to the conversion / drive transistor;
And a plurality of current selection transistors which select at least one of the plurality of driving transistors and serve as a current supply path from the power source to the load.
[0066]
The semiconductor device of the present invention is
A conversion / drive transistor connected in parallel, which converts an input signal current into a voltage and supplies a current corresponding to the converted voltage from a power supply to a load; and
Holding capacity means for holding the converted voltage;
In the holding capacitor means, a holding transistor that selects holding or releasing of the voltage; and
During the period when the signal current is input, the supply of current from the power source to the load is cut off, and during the period during which the load is driven, the load is supplied from the power source to the load according to the converted voltage. A driving transistor for supplying current;
A switching transistor for controlling the input of the signal current to the conversion / drive transistor;
It has a plurality of current selection transistors that select at least one of the plurality of conversion / drive transistors and use as a current supply path from the power source to the load.
[0067]
The semiconductor device of the present invention is
A plurality of current supply paths from the power source to the load are arranged in parallel, and at least one of them is used to supply current to the load.
[0068]
The semiconductor device of the present invention is
The current supply to the light emitting element is characterized in that a plurality of the current supply paths are switched over time, and the paths are temporally different.
[0069]
The semiconductor device of the present invention is
The holding capacitor means holds a gate-source voltage of the conversion / drive transistor of the conversion / drive transistor,
The holding transistor makes the gate electrode and the drain region of the conversion / drive transistor conductive or non-conductive by turning on and off.
[0070]
The semiconductor device of the present invention is
The conversion / drive transistor and the drive transistor have the same polarity.
[0071]
The semiconductor device of the present invention is
The conversion / drive transistor and the drive transistor are arranged in series in a current supply path from the power source to the load, and each gate electrode is electrically connected.
[0072]
The semiconductor device of the present invention is
The signal current path passes through at least the first means,
A path of a current supplied from the power source to the load when the load is driven passes through at least the first means and the fourth means.
[0073]
The semiconductor device of the present invention is
The path of the signal current passes at least between the source and drain of the conversion / drive transistor,
A path of a current supplied from the power source to the load when the load is driven passes at least between the source and drain of the conversion / drive transistor and between the source and drain of the drive transistor. .
[0074]
The semiconductor device of the present invention is
The signal current I_DataCurrent I supplied from the power source to the load_ELRelationship with
I_Data≧ I_EL
It is characterized by becoming.
[0075]
In the semiconductor device of the present invention,
The load is a light emitting element including an electroluminescence element.
[0076]
DETAILED DESCRIPTION OF THE INVENTION
[Embodiment 1]
FIG. 1A illustrates one structure of the present invention. 1A includes a source signal line 101, first and second gate signal lines 102 and 103, a current supply line 104, a first switch element 105, a second switch element 106, a driving TFT 107, It has a conversion / drive TFT 108, a storage capacitor 109, an EL element 110, and a signal current input current source 111.
[0077]
Note that the storage capacitor 109 may be formed as a capacitor element using a wiring, an active layer, a gate material, and the like and an insulating layer therebetween, or may be omitted by using a gate capacitor of a transistor. That is, it is only necessary to have an ability to hold the gate-source voltage of the conversion / drive TFT 108 for a necessary period.
[0078]
The first switch element 105 is controlled by the first gate signal line 102. The first electrode is connected to the source signal line 101, and the second electrode is connected to the first electrode of the driving TFT 107 and the first electrode of the conversion / driving TFT 108. The second switch element 106 is controlled by the second gate signal line 103. The first electrode is connected to the gate electrode of the driving TFT 107 and the gate electrode of the conversion / driving TFT 108, and the second electrode is connected to the source signal line 101. The second electrode of the driving TFT 107 is connected to the anode of the EL element 110. The second electrode of the conversion / drive TFT 108 is connected to the current supply line 104. The storage capacitor 109 is connected between the gate electrode and the second electrode of the conversion / drive TFT 108 and holds the gate-source voltage of the conversion / drive TFT 108. A predetermined potential is input to each of the current supply line 104 and the cathode of the EL element 110 and has a potential difference from each other.
[0079]
The storage capacitor 109 is preferably connected between the gate and source of the conversion / drive TFT 108.
[0080]
The first and second switch elements may be formed using TFTs having the same structure as other TFTs. FIG. 1B shows an example in which the first switch element 105 and the second switch element 106 are formed as a switching TFT 155 and a holding TFT 156, respectively. Here, the switching TFT 155 and the holding TFT 156 function only as a switch for selecting conduction or non-conduction depending on ON or OFF, and therefore the polarity is not limited here.
[0081]
Not only in this embodiment, but when using a TFT for the switch element, the polarity is not limited. Further, although a transistor, particularly a TFT is used here, a transistor formed over single crystal silicon or SOI may be used.
[0082]
The operation from signal current writing to light emission will be described with reference to FIG. In the figure, the figure numbers indicating the respective parts are the same as those in FIGS. 2A to 2C schematically show the flow of current when a signal is input, when signal input is completed, and when light is emitted, respectively. FIG. 2D shows the relationship between the currents flowing through the respective paths at the time of writing the signal current, and FIG. 2E shows the voltage accumulated in the storage capacitor when writing the signal current, that is, the gate and source of the TFT 108. This shows the inter-voltage.
[0083]
First, a pulse is input to the first gate signal line 102 and the second gate signal line 103, and the switching TFT 155 and the holding TFT 156 are turned on. At this time, the current flowing through the source signal line is expressed as I_dataAnd
[0084]
The source signal line has a current I_dataAs shown in FIG. 2A, the current path is I in the pixel.₁And I₂It is divided and flows. These relationships are shown in FIG. I_data= I₁+ I₂Needless to say. At this time, with respect to the driving TFT 107, when the switching TFT 156 and the holding TFT 155 are both turned ON, the potential of the gate electrode becomes equal to the potential of the input electrode. That is, since the gate-source voltage is 0, it is turned off by itself. If the driving TFT 107 is ON in this state, a current flows through the EL element 111._DataCannot be set.
[0085]
At the moment when the switching TFT 155 is turned ON, since the electric charge is not held in the holding capacitor 109 yet, the conversion / driving TFT 108 is turned OFF. Therefore, I₂= 0 and I_data= I₁It becomes. That is, during this time, only a current due to charge accumulation in the storage capacitor 109 flows.
[0086]
After that, charges are gradually accumulated in the storage capacitor 109, and a potential difference starts to occur between both electrodes (FIG. 2D). When the potential difference between both electrodes exceeds Vth (FIG. 2 (E), point A), the conversion / drive TFT 108 is turned on, and I₂Will occur. As mentioned earlier, I_data= I₁+ I₂So I₁However, the current still flows, and charge is accumulated in the storage capacitor.
In the storage capacitor 109, the potential difference between the electrodes, that is, the gate-source voltage VGS of the conversion / drive TFT 108 is a desired voltage, that is, the conversion / drive TFT is I_dataAccumulation of charge continues until the voltage (VGS) is high enough to flow. Eventually, when charge accumulation is completed (point B in FIG. 2E), current I₁And the conversion / drive TFT 108 flows a current corresponding to the VGS at that time._data= I₂(FIG. 2B). Next, the selection of the second gate signal line 103 is completed, the holding TFT 156 is turned off, and the signal writing operation is completed.
[0087]
Subsequently, the light emission operation is started. When the selection of the first gate signal line 102 is completed, the switching TFT 155 is turned off. Then, since the current path of the current supply line → the switching TFT 105 → the current source is interrupted, the conversion / driving TFT 108 has been treated as I_dataA part of the charge accumulated in the storage capacitor 109 to flow is moved to the gate electrode of the driving TFT 107. As a result, the driving TFT 107 is automatically turned on. Therefore, as shown in FIG. 2C, a current path of current supply line → conversion / drive TFT 108 → drive TFT 107 → EL element 110 is generated, and current I_ELFlows. Therefore, the EL element 110 emits light.
[0088]
At this time, since the gate electrode of the conversion / drive TFT 108 and the gate electrode of the drive TFT 107 are connected, the conversion / drive TFT 108 and the drive TFT 107 function as one multi-gate TFT. Become. In general, in a TFT, as the gate length L increases, the drain current decreases. In this case, in the signal write operation, the current_IdataIn the end, only the conversion / driving TFT 108 flows, but at the time of light emission, the conversion / driving TFT 108 and the driving TFT 107 are connected to the current I_ELIs flowing. Therefore, the number of gate electrodes is increased during light emission, and as a result, the gate length L is increased._data> I_ELIt becomes.
[0089]
Note that the channel width W of the driving TFT 107 and the channel width W of the conversion / driving TFT 108 may be the same or different. The same applies to the gate length L.
[0090]
From the above procedure, signal writing to light emission are performed. According to the present invention, the current I flowing through the EL element is also written at the time of signal writing when the EL element is desired to emit light at a low gradation._ELLarger current I_dataCan be written using. Therefore, troubles such as the signal current being buried in noise can be avoided, and a rapid write operation can be performed.
[0091]
In addition, since the driving TFT 107 and the conversion / driving TFT 108 operate as multi-gate TFTs during light emission, it is desirable that these TFTs have the same polarity. Furthermore, when a current flows in the direction of FIG. 2, it is desirable that the polarity be a P-channel type.
[0092]
It should be noted that the configuration in which the direction of the current flowing in the EL element 110 flows in the direction opposite to that in FIG. 2 can be easily modified. The configuration in this case is shown in FIG. Here, the polarities of the conversion / drive TFT and the drive TFT are opposite to those in FIG. Current paths during signal current writing and light emission are as shown in FIGS.
[0093]
Further, the conversion / drive TFT 108 is used both during signal writing and during light emission. That is, by using partially common TFTs for signal writing and light emission, variations in TFT characteristics are less likely to affect the signal writing operation and light emission.
[0094]
2B to 2C, that is, at the moment of shifting to the light emitting operation, part of the charge accumulated in the storage capacitor 109 moves to the gate electrode of the driving TFT 107. Therefore, the gate-source voltage of the TFT 108 actually held in the holding capacitor 109 is slightly smaller at the time of light emission than the desired value at the time of writing. Therefore, even when the characteristics of the TFTs 107 and 108 vary, the voltage between the gate and the source of the TFT is slightly difficult to flow, and the element emits light during black display due to the off-leakage current of the TFT. Can be prevented.
[0095]
In this embodiment, the switching TFT 155 and the holding TFT 156 are controlled to be turned on and off by the first gate signal line 102 and the second gate signal line 103, respectively. However, after the signal writing is completed, When the EL element emits light immediately, ON / OFF control may be performed at the same time. Therefore, when the switching TFT 155 and the holding TFT 156 have the same polarity, the number of gate signal lines can be reduced by controlling the gate electrodes connected to the same gate signal line.
[0096]
Here, the EL element 110 is used as a load to be driven by the driving TFT 107 and the conversion / driving TFT 108, and the application to the pixel of the light-emitting device is assumed. However, the application of the present invention is not limited to this. That is, it is possible to drive a diode, a transistor, a capacitor, a resistor, or the like as a load, or a circuit combining them as a load. The same applies to other embodiments and examples.
[0097]
[Embodiment 2]
FIG. 28A shows a second embodiment of the present invention. A pixel in FIG. 28A includes a source signal line 2801, first and second gate signal lines 2802, 2803, a current supply line 2804, a first switch element 2805, a second switch element 2806, a driving TFT 2807, A conversion / drive TFT 2808, a storage capacitor 2809, and an EL element 2810 are included. Each source signal line has a signal current input current source 2811.
[0098]
Note that the storage capacitor 2809 may be formed as a capacitor element using a wiring, an active layer, a gate material, and the like, and an insulating layer therebetween, or may be omitted using the gate capacitance of the transistor. In other words, it is sufficient if it has an ability to hold the gate-source voltage of the conversion / drive TFT 2808 for a necessary period.
[0099]
The first switch element 2805 is controlled by the first gate signal line 2802. The first electrode is connected to the source signal line 2801, and the second electrode is connected to the first electrode of the conversion / drive TFT 2808 and the first electrode of the drive TFT 2807. The second switch element 2806 is controlled by the second gate signal line 2803. The first electrode is connected to the source signal line 2801, and the second electrode is connected to the gate electrode of the conversion / drive TFT 2808 and the gate electrode of the drive TFT 2807. A second electrode of the driving TFT 2807 is connected to the current supply line 2804, and a second electrode of the conversion / driving TFT 2808 is connected to one electrode of the EL element 2810. The storage capacitor 2809 is connected between the gate electrode and the second electrode of the conversion / drive TFT 2808 and holds the gate-source voltage of the conversion / drive TFT 2808. A predetermined potential is input to each of the current supply line 2804 and the other electrode of the EL element 2810 and has a potential difference from each other.
[0100]
Note that the storage capacitor 2809 is preferably connected between the gate and source of the conversion / drive TFT 2808.
[0101]
The first and second switch elements may be formed using TFTs having the same structure as other TFTs. An example in which the first switch element 2805 and the second switch element 2806 are formed as a switching TFT 2855 and a holding TFT 2856, respectively, is shown in FIG. Here, the switching TFT 2855 and the holding TFT 2856 function only as a switch for selecting conduction or non-conduction depending on ON or OFF, and therefore the polarity thereof does not matter.
[0102]
The operation from signal current writing to light emission will be described with reference to FIG. In the figure, the figure numbers indicating the respective parts are the same as those in FIG. FIGS. 29A to 29C schematically show current paths at the time of signal input, completion of signal input, and light emission, respectively. FIG. 29D shows the relationship between the currents flowing through the respective paths when signal current is written, and FIG. 29E shows the voltage accumulated in the storage capacitor when writing signal current, that is, the conversion / drive TFT 2808. This shows the gate-source voltage.
[0103]
First, a pulse is input to the first gate signal line 2802 and the second gate signal line 2803, and the switching TFT 2855 and the holding TFT 2856 are turned on. At this time, a signal current is input to the source signal line 2801, and this is expressed as I_dataAnd
[0104]
The source signal line 2801 has a current I_dataIs flowing. Now, there is a current path in the pixel as shown in FIG._dataTake this route and I₁And I₂And divided. These relationships are shown in FIG. I_data= I₁+ I₂It is. At this time, regarding the driving TFT 2807, since the switching TFT 2855 and the holding TFT 2856 are ON, the potential of the gate electrode is equal to the potential of the second electrode. That is, since the gate-source voltage is 0, the driving TFT 2807 is turned off by itself. If the driving TFT 2807 is ON in this state, a current flows through the EL element 2810._DataCannot be set.
[0105]
At the moment when the switching TFT 2855 is turned on, since the charge is not yet accumulated in the storage capacitor 2809, the conversion / drive TFT 2808 is turned off. Therefore, I₂= 0 and I_data= I₁It becomes. That is, here, since electric charge is accumulated in the capacitor 2809, a corresponding amount of current is generated.
[0106]
Thereafter, electric charges are gradually accumulated in the storage capacitor 2809, and a potential difference starts to occur between both electrodes. When the potential difference between the two electrodes reaches Vth, that is, the threshold value of the conversion / drive TFT 2808 (point A in FIG. 29E), the conversion / drive TFT 2808 is turned on, and I₂Will occur. As mentioned earlier, I_data= I₁+ I₂So I₁Gradually decreases, but does not reach zero until the accumulation of charge in the storage capacitor 2809 is completed, and a current is still generated.
[0107]
In the storage capacitor 2809, the potential difference between the electrodes, that is, the gate-source voltage of the conversion / drive TFT 2808 is a desired voltage, that is, the conversion / drive TFT 2808 is I._dataThe charge is accumulated until the voltage (VGS) is sufficient to pass the current. Eventually, when the charge accumulation is completed (point B in FIG. 29E), the current I₁Does not flow, and the current corresponding to the VGS flows through the conversion / drive TFT 2808, and I_data= I₂(FIG. 29B). Next, the selection of the second gate signal line 2803 is completed, and the holding TFT 2856 is turned off. After that, selection of the first gate signal line 2802 is completed, the switching TFT 2855 is turned OFF, and the signal writing operation is completed.
[0108]
Subsequently, the light emission operation is started. When selection of the first gate signal line 2802 is completed, the switching TFT 2855 is turned OFF. Then, since the current path of the source signal line 2801 → the switching TFT 2855 → the conversion / driving TFT 2808 → the EL element 2810 is cut off, the conversion / driving TFT 2808 has been connected to the current I_dataPart of the charge accumulated in the storage capacitor 2809 moves to the gate electrode of the driving TFT 2807. As a result, the driving TFT 2807 is automatically turned ON. Therefore, as shown in FIG. 29C, a current path of the current supply line 2804 → the driving TFT 2807 → the conversion / driving TFT 2808 → the EL element 2810 is generated, and the light emission current I_ELFlows. Therefore, the EL element 2810 emits light.
[0109]
At this time, since the gate electrode of the driving TFT 2807 and the gate electrode of the conversion / driving TFT 2808 are connected, the two TFTs function as a multi-gate TFT. In general, in a TFT, as the gate length L increases, the drain current decreases. In this case, in the write operation of the signal current, the signal current finally flows only through the conversion / drive TFT 2808, while the light emission current flows through the drive TFT 2807 and the conversion / drive TFT 2808 during light emission. . Therefore, the number of gate electrodes is larger during light emission, and as a result, the gate length L is increased._data> I_ELIt becomes.
[0110]
Note that the channel width W of the driving TFT 2807 and the channel width W of the conversion / driving TFT 2808 may be the same or different. The same applies to the gate length L.
[0111]
Through the above procedure, signal current writing to light emission are performed. According to the present invention, even when a signal is written when it is desired to cause the EL element to emit light at a low gradation, the light emission current I_ELLarger signal current I_dataCan be written using. Furthermore, even when the EL element is a load, writing time can be shortened by writing with a sufficiently large current.
[0112]
Further, since the driving TFT 2807 and the conversion / driving TFT 2808 operate as a multi-gate TFT during light emission, it is desirable that these TFTs have the same polarity. Furthermore, when a current flows in the direction of FIG. 29, it is desirable that the polarity be an N-channel type.
[0113]
Further, as described in the first embodiment, the configuration can be easily modified even when the direction of the current flowing through the EL element is reversed. A structure in this case is shown in FIG. Here, the polarities of the conversion / drive TFT and the drive TFT are opposite to those shown in FIG. The current paths during signal light writing and light emission are as shown in FIGS. In addition, since the same deformation | transformation is possible also in subsequent examples, description is abbreviate | omitted hereafter.
[0114]
Further, the conversion / drive TFT 2808 is used both during signal writing and during light emission. That is, by using partially common TFTs for signal writing and light emission, variations in TFT characteristics are less likely to affect the signal writing operation and light emission.
[0115]
29B to 29C, that is, at the moment of shifting to the light emission operation, part of the charge accumulated in the storage capacitor 2809 moves to the gate electrode of the driving TFT 2807. Therefore, the gate-source voltage of the TFT 2808 actually held in the storage capacitor 2809 is slightly smaller at the time of light emission than the desired value at the time of writing. Therefore, even when the characteristics of the TFTs 2807 and 2808 vary, the voltage between the gate and the source of the TFT is slightly difficult to flow, and the element emits light during black display due to the off-leakage current of the TFT. Can be prevented.
[0116]
In this embodiment, the switching TFT 2855 and the holding TFT 2856 are controlled to be turned on and off by the first gate signal line 2802 and the second gate signal line 2803, respectively. When the EL element emits light immediately, ON / OFF control may be performed at the same time. Therefore, when the switching TFT 2855 and the holding TFT 2856 have the same polarity, the number of gate signal lines can be reduced by connecting the gate electrodes to the same gate signal line for control.
[0117]
Table 2 shows a comparison of the configurations shown in the first embodiment and the second embodiment of the present invention in Table 1 and the comparison.
[0118]
[Table 2]

[0119]
Also, the gist of the present invention is to use a multi-gate TFT as a current path in a sample-and-hold operation in which a signal current is received, this current is held and output at an arbitrary timing. . In this specification, embodiments of a pixel of a light-emitting device using an EL element are typically given. However, the application is not limited to this, and the present invention is applied to an analog circuit such as an amplitude conversion circuit. Is also effective.
[0120]
【Example】
Examples of the present invention will be described below.
[0121]
[Example 1]
In this embodiment, a structure of a semiconductor device that performs display using an analog video signal as a video signal will be described. FIG. 3A illustrates a configuration example of the semiconductor device. A pixel portion 302 in which a plurality of pixels are arranged in a matrix is provided over a substrate 301. Around the pixel portion, a source signal line driver circuit 303 and first and second gate signal line driver circuits 304 and 305 are provided. have. In FIG. 3A, two sets of gate signal line driver circuits are used. However, as described in the section of the embodiment, when selection of a plurality of gate signal lines is not necessary for driving a pixel. Any one of the arrangements may be used. Alternatively, the gate signal lines may be arranged symmetrically at both ends, and the gate signal lines may be driven from both sides.
[0122]
Signals input to the source signal line driver circuit 303, the first gate signal line driver circuit 304, and the second gate signal line driver circuit 305 are input from the outside through a flexible printed circuit (FPC) 306. Supplied.
[0123]
FIG. 3B illustrates a configuration example of the source signal line driver circuit. This is a source signal line driver circuit for performing display using an analog video signal as a video signal, and includes a shift register 311, a buffer 312, a sampling circuit 313, and a current conversion circuit 314. Although not particularly shown, a level shifter or the like may be added as necessary.
[0124]
The operation of the source signal line driver circuit will be described. FIG. 8 shows a more detailed configuration, so that reference will be made thereto.
[0125]
The shift register 801 uses a plurality of stages of flip-flop circuits (FF) and the like, and receives a clock signal (S-CLK), a clock inversion signal (S-CLKb), and a start pulse (S-SP). Sampling pulses are sequentially output according to the timing of these signals.
[0126]
The sampling pulse output from the shift register 801 is amplified through the buffer 802 and the like and then input to the sampling circuit. The sampling circuit 803 uses a plurality of sampling switches (SW), and samples a video signal in a certain column according to the timing at which the sampling pulse is input. Specifically, when a sampling pulse is input to the sampling switch, the sampling switch is turned on, and the potential of the video signal at that time is input to the current conversion circuit 804 via the sampling switch.
[0127]
The current conversion circuit 804 includes a plurality of stages of current setting circuits 810, and in accordance with the sampled video signal, the source signal line (S_i: 1 ≦ i ≦ n), a predetermined current is output. The operation of the current setting circuit 810 will be described below with reference to FIG.
[0128]
FIG. 10 shows the configuration of the sampling circuit and the current conversion circuit. The operation of the sampling circuit 1001 is as described above. Here, the sampling switch 1002 uses a single TFT, but an analog switch or the like configured using an N-channel TFT and a P-channel TFT may be used.
[0129]
The current conversion circuit 1003 includes a current output circuit 1004 and a reset circuit 1005, and converts the sampled voltage signal into a current signal. A video signal is input to the current output circuit 1004, and a predetermined signal current (I_data) Is output. In FIG. 10, the current output circuit is configured using an operational amplifier and a TFT, but is not limited to this configuration. Any device capable of outputting a predetermined signal current according to the potential of the input signal may be used.
[0130]
The signal current output from the current output circuit 1004 is input to the reset circuit 1005. The reset circuit 1005 includes analog switches 1006 and 1007, an inverter 1008, and a power source 1009.
[0131]
The analog switches 1006 and 1007 are both controlled using a reset signal (Res.) And a reset signal inverted by the inverter 1008. When one is ON, the other is OFF.
[0132]
During normal writing, no reset signal is input, and therefore the analog switch 1006 is ON and the analog switch 1007 is OFF. At this time, the signal current output from the current output circuit 1004 is output to the source signal line. On the other hand, when a reset signal is input, the analog switch 1006 is turned off and the analog switch 1007 is turned on. At this time, as the potential of the source signal line, the potential given by the power supply 1009 is applied, and the source signal line is reset. This reset operation is performed in a horizontal blanking period or the like. Note that the potential supplied from the power source 1009 is desirably substantially equal to the current supply line in the pixel portion. That is, it is desirable that when the source signal line is reset, the current flowing through the source signal line can be zero.
[0133]
FIG. 3C illustrates a configuration example of the gate signal line driver circuit. A shift register 321 and a buffer 322 are included. The operation of the circuit is the same as that of the source signal line driver circuit, and the shift register 321 sequentially outputs pulses in accordance with the clock signal and the start pulse. After that, after being amplified by the buffer 322, it is input to the gate signal line and selected one row at a time. A signal current is sequentially written from the source signal line to the pixel in the pixel column controlled by the selected gate signal line.
[0134]
Note that although a shift register using a plurality of stages is illustrated here as an example of a shift register, a signal line may be selected by a decoder or the like.
[0135]
[Example 2]
In this embodiment, a structure of a semiconductor device that performs display using a digital video signal as a video signal will be described. FIG. 4A illustrates a configuration example of a semiconductor device. A pixel portion 402 in which a plurality of pixels are arranged in a matrix is provided over a substrate 401, and a source signal line driver circuit 403 and first and second gate signal line driver circuits 404 and 405 are provided around the pixel portion. have. In FIG. 4A, two sets of gate signal line driver circuits are used. However, as described in the embodiment, when a plurality of gate signal lines need not be selected for driving a pixel. Any one of the arrangements may be used. Alternatively, the gate signal lines may be arranged symmetrically at both ends, and the gate signal lines may be driven from both sides.
[0136]
Signals input to the source signal line driver circuit 403, the first gate signal line driver circuit 404, and the second gate signal line driver circuit 405 are input from the outside via a flexible printed circuit (FPC) 406. Supplied.
[0137]
FIG. 4B illustrates a configuration example of the source signal line driver circuit. This is a source signal line driver circuit for performing display using a digital video signal as a video signal, and includes a shift register 411, a first latch circuit 412, a second latch circuit 413, and a constant current circuit 414. ing. Although not particularly shown, a level shifter or the like may be added as necessary.
[0138]
Since the gate signal line driving circuits 404 and 405 may be the same as those shown in the first embodiment, illustration and description thereof are omitted here.
[0139]
The operation of the source signal line driver circuit will be described. FIG. 9 shows a more detailed configuration, so reference is made to it.
[0140]
The shift register 901 uses a plurality of stages of flip-flop circuits (FF) and the like, and receives a clock signal (S-CLK), a clock inversion signal (S-CLKb), and a start pulse (S-SP). Sampling pulses are sequentially output according to the timing of these signals.
[0141]
The sampling pulse output from the shift register 901 is input to the first latch circuit 902. A digital video signal is input to the first latch circuit 902, and the digital video signal is held in each stage in accordance with the timing at which the sampling pulse is input.
[0142]
When the first latch circuit 902 completes holding of the digital video signal up to the final stage, a latch pulse (Latch Pulse) is input to the second latch circuit 903 during the horizontal blanking period, and the first latch circuit 902 The digital video signals held in are transferred to the second latch circuit 903 all at once. After that, the digital video signal held in the second latch circuit 903 is input to the constant current circuit 904 for one row at the same time.
[0143]
While the digital video signal held in the second latch circuit 903 is being input to the constant current circuit 904, the sampling pulse is output again in the shift register 901. Thereafter, this operation is repeated to process a video signal for one frame.
[0144]
FIG. 11 shows the configuration of the constant current circuit. The constant current circuit uses a plurality of stages of current setting circuits 1101. The current setting circuit 1101 provided in each stage has a predetermined signal current (I) applied to the source signal line according to 1 or 0 information included in the digital video signal input from the second latch circuit._data) Is output.
[0145]
The current setting circuit 1101 includes a constant current source 1102 that supplies a signal current, analog switches 1103 to 1106, inverters 1107 and 1108, and a power source 1109. In FIG. 11, the constant current source 1102 is configured using an operational amplifier and a TFT, but is not particularly limited to this configuration.
[0146]
On and off of the analog switches 1103 to 1106 are controlled by the digital video signal output from the second latch circuit 903. The analog switches 1103 and 1104 operate exclusively from each other, and when one is ON, the other is OFF. Similarly, analog switches 1105 and 1106 also operate exclusively.
[0147]
When the digital video signal held in the second latch circuit 903 is 1, that is, here, at the H level, the analog switches 1103 and 1105 are turned on, and the analog switches 1104 and 1106 are turned off. Therefore, a predetermined signal current is output from the constant current source 1102 to the source signal line via the analog switches 1103 and 1105.
[0148]
On the other hand, when the digital video signal held in the second latch circuit 903 is 0, that is, in this case, the L level, the analog switches 1104 and 1106 are turned on, and the analog switches 1103 and 1105 are turned off. Therefore, the signal current output from the constant current source 1102 is not output to the source signal line, but is dropped to the ground side via the analog switch 1104. On the other hand, the potential of the power source 1109 is applied to the source signal line through the analog switch 1106. Note that the potential of the power source 1109 is preferably substantially equal to the current supply line in the pixel portion. That is, it is desirable that the current flowing through the source signal line can be zero when the digital video signal is at the L level.
[0149]
The above operation is performed simultaneously over all stages within one horizontal period. Therefore, the value of the signal current output to all the source signal lines is determined.
[0150]
In the current setting circuit, an analog switch is used as a switch, but another type such as a transmission gate may be used. Further, as described in the first embodiment, the signal line may be selected using a decoder or the like instead of the shift register.
[0151]
[Example 3]
In the display device using the digital video signal shown in the second embodiment, the display has two gradations of white and black. In this embodiment, a driving circuit for displaying multi-gradation using a digital video signal will be described.
[0152]
FIG. 12 shows a configuration example of a source signal line driver circuit for performing 3-bit digital gradation display. As for the operation, the shift register 1201, the first latch circuit 1202, the second latch circuit 1203, and the constant current circuit 1204 are provided in the same manner as the one-bit one shown in the second embodiment. The constant current circuit 1204 includes a plurality of stages of current setting circuits 1210 as in the second embodiment.
[0153]
The 3-bit digital video signal is input bit by bit (Digital Data 1 to 3), and the first latch circuit 1202 and the second latch circuit 1203 are arranged in parallel for 3 bits and output from the shift register. With the sampling pulse, a digital video signal for 3 bits is simultaneously held. The 3-bit digital video signal held in the second latch circuit 1203 is input to the constant current circuit 1204.
[0154]
FIG. 13 shows a configuration example of a current setting circuit constituting the constant current circuit of this embodiment. The current setting circuit 1300 includes TFTs 1301 to 1303, analog switches 1304 and 1305, inverters 1306 and 1307, a NOR circuit 1308, and power supplies 1309 and 1310.
[0155]
The 3-bit digital video signals are input to the gate electrodes of the TFTs 1301 to 1303 and the NOR circuit 1308, respectively. The TFTs 1301 to 1303 have different channel widths W, and the respective ON currents are set to 4: 2: 1.
[0156]
When the digital video signal input to the gate electrodes of the TFTs 1301 to 1303 is 1, that is, at the H level, the TFT is turned on, and a predetermined current is supplied to the source signal line. The current supplied to the source signal line is the sum of the currents supplied via the TFTs 1301 to 1303, and the ON current of each TFT is 4: 2: 1 as described above.^ThreeThat is, the magnitude of the current can be controlled in 8 steps.
[0157]
When the digital video signals input to the gate electrodes of the TFTs 1301 to 1303 are all 0, that is, at the L level, the TFTs 1301 to 1303 are all turned off. On the other hand, the H level is output from NOR, the analog switch 1305 is turned on, and the power supply potential of the power supply 1310 is applied to the source signal line.
[0158]
Further, when a reset signal (Res.) Is input during the horizontal blanking period, the analog switch 1304 is turned ON, and the power supply potential of the power supply 1309 is applied to the source signal line.
[0159]
Here, it is desirable that the potentials of the power supplies 1309 and 1310 be the same as that of the current supply line of the pixel portion, and the current flowing through the source signal line can be set to 0 when the power supply potential is applied to the source signal line.
[0160]
As described above, gradation display can be performed. In this embodiment, the case of 3-bit digital gradation has been described as an example. However, the present invention is not particularly limited to this, and the same method can be used when higher gradation display is desired.
[0161]
[Example 4]
In the configuration shown in FIG. 1, the second electrode of the holding TFT 156 is connected to the source signal line 101. The holding TFT 156 may be connected to the output electrode of the switching TFT 1401 and the input electrode of the driving TFT 1403 as shown in FIG.
[0162]
Signal writing and light emission operations are shown in FIGS. 14B to 14D.₂Since the operation is the same except that the current paths are slightly different, description thereof is omitted here.
[0163]
Further, by connecting the holding TFT 1402 as in this embodiment, the holding TFT 1402 can be used as a reset TFT in a semiconductor device driven by a time gray scale method using a digital video signal. . After the light emission period ends, the holding TFT 1402 is turned on, whereby the gate-source voltage of the driving TFT 1403 is 0 and turned off. As a result, the light emission of the EL element stops.
[0164]
Here, detailed description of the time gray scale method is omitted here, but a method described in Japanese Patent Application No. 2001-5426, Japanese Patent Application No. 2000-86968 may be used.
[0165]
An example in which this structure is applied to an active matrix display device is shown in FIGS. FIG. 34B is an example in which elements and wirings are actually laid out, and FIG. 34A is an equivalent circuit diagram that reflects the positional relationship of each element. The numbers in the figure are the same as those in FIG.
[0166]
Note that the same operation is possible with configurations other than those shown in FIG. The point is that a path as shown in FIG. 38A is established when a signal current is input, and a path as shown in FIG. Therefore, the position of the switch element and the like may be arranged so that there is no contradiction in the path, and connection as shown in FIG. 38C is also possible.
[0167]
[Example 5]
In this embodiment, a method for manufacturing a semiconductor device is described. Note that here, typically, an N-channel TFT and a P-channel TFT which form a driver circuit portion, and a TFT provided in the pixel portion are shown. Note that a part of the TFT constituting the pixel is not particularly illustrated, but can be manufactured according to the manufacturing method of this embodiment.
[0168]
First, as shown in FIG. 21A, a silicon oxide film is formed on a substrate 5001 made of glass such as barium borosilicate glass represented by Corning # 7059 glass or # 1737 glass, or aluminoborosilicate glass. A base film 5002 made of an insulating film such as a silicon nitride film or a silicon oxynitride film is formed. For example, SiH by plasma CVD method_Four, NH_Three, N₂A silicon oxynitride film 5002a made of O is formed to 10 to 200 [nm] (preferably 50 to 100 [nm]), and similarly SiH_Four, N₂A silicon oxynitride silicon film 5002b formed from O is stacked to a thickness of 50 to 200 [nm] (preferably 100 to 150 [nm]). Although the base film 5002 is shown as a two-layer structure in this embodiment, it may be formed as a single-layer film of the insulating film or a structure in which two or more layers are stacked.
[0169]
The island-shaped semiconductor layers 5003 to 5006 are formed using a crystalline semiconductor film in which a semiconductor film having an amorphous structure is formed using a laser crystallization method or a known thermal crystallization method. The island-like semiconductor layers 5003 to 5006 are formed to a thickness of 25 to 80 [nm] (preferably 30 to 60 [nm]). There is no limitation on the material of the crystalline semiconductor film, but it is preferably formed of silicon or a silicon germanium (SiGe) alloy.
[0170]
When a crystalline semiconductor film is formed by laser crystallization, a pulse oscillation type or continuous emission type excimer laser, YAG laser, YVO_FourUse a laser. In the case of using these lasers, it is preferable to use a method in which laser light emitted from a laser oscillator is linearly collected by an optical system and irradiated onto a semiconductor film. Crystallization conditions are appropriately selected by the practitioner. When an excimer laser is used, the pulse oscillation frequency is 300 [Hz] and the laser energy density is 100 to 400 [mJ / cm.²] (Typically 200-300 [mJ / cm²]). When using a YAG laser, the second harmonic is used and the pulse oscillation frequency is set to 30 to 300 [kHz], and the laser energy density is set to 300 to 600 [mJ / cm.²] (Typically 350-500 [mJ / cm²]) Then, a laser beam condensed in a linear shape with a width of 100 to 1000 [μm], for example, 400 [μm] is irradiated over the entire surface of the substrate, and the superposition ratio (overlap ratio) of the linear laser light at this time is 50. Perform as ~ 90 [%].
[0171]
As the laser, a continuous wave or pulsed gas laser or solid laser can be used. There are excimer laser, Ar laser, Kr laser, etc. as gas laser, and YAG laser, YVO as solid laser._FourLaser, YLF laser, YAlO_ThreeA laser, a glass laser, a ruby laser, an alexandride laser, a Ti: sapphire laser, and the like can be given. Solid lasers include YAG, YVO doped with Cr, Nd, Er, Ho, Ce, Co, Ti or Tm._Four, YLF, YAlO_ThreeLasers using crystals such as can also be used. The fundamental wave of the laser differs depending on the material to be doped, and a laser beam having a fundamental wave around 1 [μm] can be obtained. The harmonic with respect to the fundamental wave can be obtained by using a nonlinear optical element.
[0172]
In crystallization of the amorphous semiconductor film, in order to obtain a crystal with a large grain size, it is preferable to apply a second to fourth harmonic of the fundamental wave using a solid-state laser capable of continuous oscillation. Typically, Nd: YVO_FourIt is desirable to apply the second harmonic (532 [nm]) or the third harmonic (355 [nm]) of the laser (fundamental wave 1064 [nm]). Specifically, continuous output YVO with an output of 10 W_FourLaser light emitted from the laser is converted into a harmonic by a non-linear optical element. Also, YVO in the resonator_FourThere is also a method of emitting harmonics by inserting a crystal and a nonlinear optical element. Preferably, the laser beam is shaped into a rectangular or elliptical shape on the irradiation surface by an optical system, and the object to be processed is irradiated. The energy density at this time is 0.01-100 [MW / cm²] Grade (preferably 0.1-10 [MW / cm²])is required. Then, irradiation is performed by moving the semiconductor film relative to the laser light at a speed of about 10 to 2000 [cm / s].
[0173]
Next, a gate insulating film 5007 is formed to cover the island-shaped semiconductor layers 5003 to 5006. The gate insulating film 5007 is formed of an insulating film containing silicon with a thickness of 40 to 150 [nm] by using a plasma CVD method or a sputtering method. In this embodiment, a silicon oxynitride film is formed with a thickness of 120 [nm]. Needless to say, the gate insulating film is not limited to such a silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure. For example, when a silicon oxide film is used, TEOS (Tetraethyl Orthosilicate) and O₂And a reaction pressure of 40 [Pa], a substrate temperature of 300 to 400 [° C.], a high frequency (13.56 [MHz]), and a power density of 0.5 to 0.8 [W / cm].²] Can be formed by discharging. The silicon oxide film thus produced can obtain good characteristics as a gate insulating film by subsequent thermal annealing at 400 to 500 [° C.].
[0174]
Then, a first conductive film 5008 and a second conductive film 5009 for forming a gate electrode (gate) are formed over the gate insulating film 5007. In this embodiment, the first conductive film 5008 is formed with Ta to a thickness of 50 to 100 [nm], and the second conductive film 5009 is formed with W to a thickness of 100 to 300 [nm].
[0175]
The Ta film is formed by sputtering, and a Ta target is sputtered with Ar. In this case, when an appropriate amount of Xe or Kr is added to Ar, the internal stress of the Ta film can be relieved and peeling of the film can be prevented. The resistivity of the α-phase Ta film is about 20 [μΩcm] and can be used for the gate electrode, but the resistivity of the β-phase Ta film is about 180 [μΩcm] and is used as the gate electrode. It is unsuitable. In order to form an α-phase Ta film, tantalum nitride having a crystal structure close to Ta's α-phase is formed on a Ta base with a thickness of about 10 to 50 nm. It can be easily obtained.
[0176]
When forming a W film, it is formed by sputtering using W as a target. In addition, tungsten hexafluoride (WF₆It is also possible to form it by a thermal CVD method using). In any case, in order to use as a gate electrode, it is necessary to reduce the resistance, and it is desirable that the resistivity of the W film be 20 [μΩcm] or less. Although the resistivity of the W film can be reduced by increasing the crystal grains, if the impurity element such as oxygen is large in W, the crystallization is hindered and the resistance is increased. Therefore, in the case of sputtering, a W target having a purity of 99.9999 or 99.99 [%] is used, and a W film is formed with sufficient consideration to prevent impurities from entering the gas phase during film formation. Thus, a resistivity of 9 to 20 [μΩcm] can be realized.
[0177]
Note that in this embodiment, the first conductive film 5008 is Ta and the second conductive film 5009 is W, but there is no particular limitation, and any of them is selected from Ta, W, Ti, Mo, Al, Cu, and the like. Or an alloy material or a compound material containing the element as a main component. Alternatively, a semiconductor film typified by a polysilicon film doped with an impurity element such as phosphorus may be used. As another example of a combination other than this embodiment, a combination in which the first conductive film 5008 is formed of tantalum nitride (TaN) and the second conductive film 5009 is W is used. Is made of tantalum nitride (TaN), the second conductive film 5009 is made of Al, the first conductive film 5008 is made of tantalum nitride (TaN), and the second conductive film 5009 is made of Cu. Can be mentioned.
[0178]
Next, a resist mask 5010 is formed, and a first etching process is performed to form electrodes and wirings. In this embodiment, an ICP (Inductively Coupled Plasma) etching method is used, and the etching gas is CF._FourAnd Cl₂And 500 [W] RF (13.56 [MHz]) power is applied to the coil-type electrode at a pressure of 1 [Pa] to generate plasma. 100 [W] RF (13.56 [MHz]) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. CF_FourAnd Cl₂When W is mixed, the W film and the Ta film are etched to the same extent.
[0179]
Under the above etching conditions, by making the shape of the resist mask suitable, the end portions of the first conductive layer and the second conductive layer are tapered due to the effect of the bias voltage applied to the substrate side. The angle of the tapered portion is 15 to 45 °. In order to perform etching without leaving a residue on the gate insulating film, it is preferable to increase the etching time at a rate of about 10 to 20%. Since the selection ratio of the silicon oxynitride film to the W film is 2 to 4 (typically 3), the surface where the silicon oxynitride film is exposed is etched by about 20 to 50 [nm] by the over-etching process. become. Thus, the first shape conductive layers 5011 to 5016 (the first conductive layers 5011a to 5016a and the second conductive layers 5011b to 5016b) formed of the first conductive layer and the second conductive layer by the first etching treatment. Form. At this time, in the gate insulating film 5007, a region which is not covered with the first shape conductive layers 5011 to 5016 is etched and thinned by about 20 to 50 [nm]. (Fig. 21 (B))
[0180]
Then, an impurity element imparting N-type is added by performing a first doping process. As a doping method, an ion doping method or an ion implantation method may be used. The condition of the ion doping method is a dose of 1 × 10¹³~ 5x10¹⁴[atoms / cm²The acceleration voltage is set to 60 to 100 [keV]. An element belonging to Group 15, typically phosphorus (P) or arsenic (As), is used as the impurity element imparting N-type, and phosphorus (P) is used here. In this case, the conductive layers 5011 to 5014 serve as a mask for the impurity element imparting N-type, and the first impurity regions 5017 to 5024 are formed in a self-aligning manner. The first impurity regions 5017 to 5024 have 1 × 10²⁰~ 1x10^{twenty one}[atoms / cm^ThreeAn impurity element imparting N-type is added in a concentration range of (Fig. 21 (B))
[0181]
Next, as shown in FIG. 21C, a second etching process is performed without removing the resist mask. CF as etching gas_FourAnd Cl₂And O₂Then, the W film is selectively etched. At this time, second shape conductive layers 5026 to 5031 (first conductive layers 5026a to 5031a and second conductive layers 5026b to 5031b) are formed by the second etching process. At this time, in the gate insulating film 5007, a region that is not covered with the second shape conductive layers 5026 to 5031 is further etched and thinned by about 20 to 50 [nm].
[0182]
CF of W film and Ta film_FourAnd Cl₂The etching reaction by the mixed gas can be estimated from the generated radical or ion species and the vapor pressure of the reaction product. Comparing the vapor pressure of fluoride and chloride of W and Ta, WF, which is fluoride of W₆Is extremely high, other WCl_Five, TaF_Five, TaCl_FiveAre comparable. Therefore, CF_FourAnd Cl₂With this mixed gas, both the W film and the Ta film are etched. However, an appropriate amount of O is added to this mixed gas.₂When CF is added_FourAnd O₂Reacts to CO and F, and a large amount of F radicals or F ions are generated. As a result, the etching rate of the W film having a high fluoride vapor pressure is increased. On the other hand, the increase in etching rate of Ta is relatively small even when F increases. Further, since Ta is more easily oxidized than W, O₂When Ta is added, the surface of Ta is oxidized. Since the Ta oxide does not react with fluorine or chlorine, the etching rate of the Ta film further decreases. Therefore, it is possible to make a difference in the etching rate between the W film and the Ta film, and the etching rate of the W film can be made larger than that of the Ta film.
[0183]
Then, a second doping process is performed as shown in FIG. In this case, the impurity amount imparting N-type is doped as a condition of a high acceleration voltage by lowering the dose than the first doping treatment. For example, the acceleration voltage is set to 70 to 120 [keV] and 1 × 10¹³[atoms / cm²A new impurity region is formed inside the first impurity region formed in the island-shaped semiconductor layer in FIG. 21B. Doping is performed using the second shape conductive layers 5026 to 5029 as masks against the impurity elements so that the impurity elements are also added to the regions below the first conductive layers 5026a to 5029a. Thus, third impurity regions 5032 to 5035 are formed. The concentration of phosphorus (P) added to the third impurity regions 5032 to 5035 has a gradual concentration gradient according to the film thickness of the tapered portions of the first conductive layers 5026a to 5029a. Note that in the semiconductor layer overlapping the tapered portions of the first conductive layers 5026a to 5029a, although the impurity concentration is slightly lower from the end of the tapered portions of the first conductive layers 5026a to 5029a to the inside, The concentration is similar.
[0184]
A third etching process is performed as shown in FIG. CHF as etching gas₆And using a reactive ion etching method (RIE method). By the third etching treatment, the tapered portions of the first conductive layers 5026a to 5031a are partially etched, and a region where the first conductive layer overlaps with the semiconductor layer is reduced. By the third etching process, third shape conductive layers 5037 to 5042 (first conductive layers 5037a to 5042a and second conductive layers 5037b to 5042b) are formed. At this time, in the gate insulating film 5007, regions that are not covered with the third shape conductive layers 5037 to 5042 are further etched by about 20 to 50 [nm] to form thin regions.
[0185]
By the third etching process, in the third impurity regions 5032 to 5035, the third impurity regions 5032a to 5035a overlapping with the first conductive layers 5037a to 5040a, the first impurity regions, and the third impurity regions Second impurity regions 5032b to 5035b are formed.
[0186]
Then, as shown in FIG. 22C, fourth impurity regions 5043 to 5054 having a conductivity type opposite to the first conductivity type are formed in the island-like semiconductor layers 5004 and 5006 forming the P-channel TFT. . Using the third shape conductive layers 5038b and 5040b as masks against the impurity element, impurity regions are formed in a self-aligning manner. At this time, the island-like semiconductor layers 5003 and 5005 and the wiring portions 5041 and 5042 forming the N-channel TFT are entirely covered with a resist mask 5200. Phosphorus is added to the impurity regions 5043 to 5054 at different concentrations, but diborane (B₂H₆), And the impurity concentration in each region is 2 × 10²⁰~ 2x10^{twenty one}[atoms / cm^Three] To be.
[0187]
Through the above steps, impurity regions are formed in each island-like semiconductor layer. The third shape conductive layers 5037 to 5040 overlapping with the island-shaped semiconductor layers function as gate electrodes. Reference numeral 5042 functions as an island-shaped first scanning line. Reference numeral 5041 functions as a wiring connecting the island-shaped third scanning line and the third shape conductive layer 5040.
[0188]
After removing the resist mask 5200, a process of activating the impurity element added to each island-like semiconductor layer is performed for the purpose of controlling the conductivity type. This step is performed by a thermal annealing method using a furnace annealing furnace. In addition, a laser annealing method or a rapid thermal annealing method (RTA method) can be applied. In the thermal annealing method, oxygen concentration is 1 [ppm] or less, preferably 0.1 [ppm] or less in a nitrogen atmosphere at 400 to 700 [° C.], typically 500 to 600 [° C.], In this embodiment, heat treatment is performed at 500 [° C.] for 4 hours. However, when the wiring material used for the third shape conductive layers 5037 to 5042 is weak against heat, activation is performed after an interlayer insulating film (mainly composed of silicon) is formed to protect the wiring and the like. Preferably it is done. When the laser annealing method is used, it is possible to use a laser used for crystallization. In the case of activation, the moving speed is the same as that of crystallization, and 0.01-100 [MW / cm²] Grade (preferably 0.01 to 10 [MW / cm²]) Energy density is required.
[0189]
Further, a heat treatment is performed at 300 to 450 [° C.] for 1 to 12 hours in an atmosphere containing 3 to 100 [%] hydrogen to perform a step of hydrogenating the island-shaped semiconductor layer. This step is a step of terminating dangling bonds in the semiconductor layer with thermally excited hydrogen. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed.
[0190]
Next, as shown in FIG. 23A, a first interlayer insulating film 5055 is formed from a silicon oxynitride film to a thickness of 100 to 200 [nm]. A second interlayer insulating film 5056 made of an organic insulating material is formed thereon, and then contact holes are formed in the first interlayer insulating film 5055, the second interlayer insulating film 5056, and the gate insulating film 5007. After the wiring 5057, the current supply line 5058, and the connection wiring 5059 are formed by patterning, the pixel electrode 5064 in contact with the connection wiring 5062 is formed by patterning.
[0191]
As the second interlayer insulating film 5056, a film made of an organic resin is used. As the organic resin, polyimide, polyamide, acrylic, BCB (benzocyclobutene), or the like can be used. In particular, since the second interlayer insulating film 5056 has a strong meaning of flattening, acrylic having excellent flatness is preferable. In this embodiment, the acrylic film is formed with a film thickness that can sufficiently flatten the step formed by the TFT. Preferably, it may be 1 to 5 [μm] (more preferably 2 to 4 [μm]).
[0192]
The contact holes are formed by dry etching or wet etching. The contact holes reach N-type impurity regions 5017, 5018, 5021, and 5022 or P-type impurity regions 5043, 5048, 5049, and 5054, and contact holes reach the wiring 5042. (Not shown), a contact hole (not shown) reaching the power supply line, and a contact hole (not shown) reaching the gate electrode are formed.
[0193]
Further, as wirings (including connection wirings and signal lines) 5057 to 5062, a Ti film of 100 [nm], an aluminum film containing Ti of 300 [nm], and a Ti film of 150 [nm] were continuously formed by sputtering 3 A layered film having a layer structure patterned into a desired shape is used. Of course, other conductive films may be used.
[0194]
In this example, an ITO film having a thickness of 110 [nm] was formed as the pixel electrode 5064 and patterned. A contact is made by arranging the pixel electrode 5064 so as to be in contact with and overlapping with the connection wiring 5062. Alternatively, a transparent conductive film in which indium oxide is mixed with 2 to 20% zinc oxide (ZnO) may be used. This pixel electrode 5064 becomes the anode of the light emitting element. (Fig. 23 (A))
[0195]
Next, as shown in FIG. 23B, an insulating film containing silicon (in this embodiment, a silicon oxide film) is formed to a thickness of 500 [nm], and an opening is formed at a position corresponding to the pixel electrode 5064. Then, a third interlayer insulating film 5065 functioning as a bank is formed. When the opening is formed, a tapered sidewall can be easily formed by using a wet etching method. If the side wall of the opening is not sufficiently gentle, the deterioration of the organic light emitting layer due to the step becomes a significant problem, so care must be taken.
[0196]
Next, the organic light emitting layer 5066 and the cathode (MgAg electrode) 5067 are continuously formed by using a vacuum evaporation method without being released to the atmosphere. The thickness of the organic light emitting layer 5066 is 80 to 200 [nm] (typically 100 to 120 [nm]), and the thickness of the cathode 5067 is 180 to 300 [nm] (typically 200 to 250 [nm]. nm]).
[0197]
In this step, the organic light emitting layer is sequentially formed on the pixel corresponding to red, the pixel corresponding to green, and the pixel corresponding to blue. However, since the organic light emitting layer has poor resistance to a solution, it must be formed for each color individually without using a photolithography technique. Therefore, it is preferable to use a metal mask to hide other than the desired pixels and to selectively form the organic light emitting layer only at necessary portions.
[0198]
That is, first, a mask that hides all pixels other than those corresponding to red is set, and an organic light emitting layer that emits red light is selectively formed using the mask. Next, a mask that hides all but the pixels corresponding to green is set, and an organic light emitting layer that emits green light is selectively formed using the mask. Next, similarly, a mask for hiding all but the pixels corresponding to blue is set, and a blue light emitting organic light emitting layer is selectively formed using the mask. Note that although all the different masks are described here, the same mask may be used.
[0199]
Here, a method of forming three types of light emitting elements corresponding to RGB is used, but a method of combining a white light emitting element and a color filter, a blue or blue green light emitting element and a phosphor (fluorescent color conversion). Layer: CCM), a method of superimposing light emitting elements corresponding to RGB using a transparent electrode as a cathode (counter electrode), or the like may be used.
[0200]
A known material can be used for the organic light emitting layer 5066. As the known material, it is preferable to use an organic material in consideration of the driving voltage. For example, a four-layer structure including a hole injection layer, a hole transport layer, a light emitting layer, and an electron injection layer may be used as the organic light emitting layer.
[0201]
Next, a cathode 5067 is formed using a metal mask. In this embodiment, MgAg is used as the cathode 5067, but the present invention is not limited to this. Other known materials may be used for the cathode 5067.
[0202]
Finally, a passivation film 5068 made of a silicon nitride film is formed to a thickness of 300 [nm]. By forming the passivation film 5068, the organic light emitting layer 5066 can be protected from moisture and the like, and the reliability of the light emitting element can be further improved.
[0203]
Thus, a semiconductor device having a structure as shown in FIG. 23B is completed.
[0204]
By the way, in the semiconductor device of this embodiment, the TFT having the optimum structure is arranged not only in the pixel portion but also in the driving circuit portion, so that it can show very high reliability and improve the operating characteristics. In addition, it is possible to increase the crystallinity by adding a metal catalyst such as Ni in the crystallization step. Thereby, the driving frequency of the signal line driving circuit can be increased to 10 [MHz] or more.
[0205]
First, a TFT having a structure that reduces hot carrier injection so as not to decrease the operating speed as much as possible is used as an N-channel TFT of a CMOS circuit that forms a drive circuit portion. Note that the driving circuit here includes a shift register, a buffer, a level shifter, a latch in line sequential driving, a transmission gate in dot sequential driving, and the like.
[0206]
In this embodiment, the active layer of the N-channel TFT has an overlap LDD region (L that overlaps the gate electrode with a source region (source), a drain region (drain), and a gate insulating film interposed therebetween._OVRegion), an offset LDD region (L_OFFRegion) and a channel formation region.
[0207]
In addition, since the P-channel TFT of the CMOS circuit is hardly concerned about deterioration due to hot carrier injection, it is not particularly necessary to provide an LDD region. Of course, it is also possible to provide an LDD region as in the case of the N-channel TFT and take measures against hot carriers.
[0208]
In addition, when the driving circuit uses a CMOS circuit in which a current flows bidirectionally in the channel formation region, that is, a CMOS circuit in which the roles of the source region and the drain region are switched, an N-channel TFT that forms the CMOS circuit In this case, it is preferable to form the LDD region in such a manner that the channel formation region is sandwiched between both sides of the channel formation region. An example of this is a transmission gate used for dot sequential driving. When a CMOS circuit that needs to keep off current as low as possible is used in the driver circuit, an N-channel TFT that forms the CMOS circuit is L_OVIt is preferable to have a region. As such an example, there is a transmission gate used for dot sequential driving.
[0209]
In actuality, when the state shown in FIG. 23 (B) is completed, a protective film (laminate film, ultraviolet curable resin film, etc.) having high airtightness and less degassing or a translucent film is used so as not to be exposed to the outside air. It is preferable to package (enclose) with a sealing material. At that time, if the inside of the sealing material is made an inert atmosphere or a hygroscopic material (for example, barium oxide) is arranged inside, the reliability of the light emitting element is improved.
[0210]
Further, when the airtightness is improved by a process such as packaging, an FPC for connecting a terminal drawn from an element or circuit formed on the substrate and an external signal terminal is attached to complete the product. In this specification, such a state that can be shipped is referred to as a semiconductor device.
[0211]
Further, according to the steps shown in this embodiment, the number of photomasks necessary for manufacturing a semiconductor device can be suppressed. As a result, the process can be shortened, and the manufacturing cost can be reduced and the yield can be improved.
[0212]
[Example 6]
In this embodiment, an example in which a semiconductor device is manufactured using the present invention will be described with reference to FIGS.
[0213]
FIG. 15A is a top view of a semiconductor device formed by sealing an element substrate on which a TFT is formed with a sealing material. FIG. 15B is a cross-sectional view taken along line AA in FIG. FIG. 15C is a cross-sectional view taken along the line BB ′ of FIG. 15A.
[0214]
A sealant 4009 is provided so as to surround the pixel portion 4002, the source signal line driver circuit 4003, and the first and second gate signal line driver circuits 4004a and 4004b provided over the substrate 4001. Further, a sealing material 4008 is provided over the pixel portion 4002, the source signal line driver circuit 4003, and the first and second gate signal line driver circuits 4004a and 4004b. Therefore, the pixel portion 4002, the source signal line driver circuit 4003, and the first and second gate signal line driver circuits 4004 a and 400 b are sealed with the filler 4210 by the substrate 4001, the sealant 4009, and the sealant 4008. ing.
[0215]
The pixel portion 4002, the source signal line driver circuit 4003, and the first and second gate signal line driver circuits 4004a and 4004b provided over the substrate 4001 include a plurality of TFTs. In FIG. 15B, a TFT (note that an N-channel TFT and a P-channel TFT are illustrated here) 4201 and a pixel included in the source signal line driver circuit 4003 formed over the base film 4010 are typically shown. A TFT 4202 included in the portion 4002 is illustrated.
[0216]
An interlayer insulating film (planarization film) 4301 is formed on the TFTs 4201 and 4202, and a pixel electrode (anode) 4203 electrically connected to the drain of the TFT 4202 is formed thereon. As the pixel electrode 4203, a transparent conductive film having a large work function is used. As the transparent conductive film, a compound of indium oxide and tin oxide, a compound of indium oxide and zinc oxide, zinc oxide, tin oxide, or indium oxide can be used. Moreover, you may use what added the gallium to the said transparent conductive film.
[0217]
An insulating film 4302 is formed over the pixel electrode 4203, and an opening is formed over the pixel electrode 4203 in the insulating film 4302. In this opening, an organic light emitting layer 4204 is formed on the pixel electrode 4203. A known organic light emitting material or inorganic light emitting material can be used for the organic light emitting layer 4204. The organic light emitting material includes a low molecular (monomer) material and a high molecular (polymer) material, either of which may be used.
[0218]
As a method for forming the organic light emitting layer 4204, a known vapor deposition technique or coating technique may be used. The structure of the organic light emitting layer may be a laminated structure or a single layer structure by freely combining a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, or an electron injection layer.
[0219]
On the organic light emitting layer 4204, a cathode 4205 made of a light-shielding conductive film (typically a conductive film containing aluminum, copper or silver as a main component or a laminated film of these with another conductive film) is formed. The In addition, it is desirable to remove moisture and oxygen present at the interface between the cathode 4205 and the organic light emitting layer 4204 as much as possible. Therefore, it is necessary to devise a method in which the organic light emitting layer 4204 is formed in a nitrogen or rare gas atmosphere and the cathode 4205 is formed without being exposed to oxygen or moisture. In this embodiment, the above-described film formation can be performed by using a multi-chamber type (cluster tool type) film formation apparatus. The cathode 4205 is given a predetermined voltage.
[0220]
As described above, the light emitting element 4303 including the pixel electrode (anode) 4203, the organic light emitting layer 4204, and the cathode 4205 is formed. A protective film 4209 is formed over the insulating film 4302 so as to cover the light emitting element 4303. The protective film 4209 is effective in preventing oxygen, moisture, and the like from entering the light emitting element 4303.
[0221]
Reference numeral 4005a denotes a routing wiring connected to the power supply line, which is connected to the input electrode of the TFT 4202. The lead wiring 4005 a passes between the sealant 4009 and the substrate 4001 and is electrically connected to the FPC wiring 4301 included in the FPC 4006 through the anisotropic conductive film 4300.
[0222]
As the sealing material 4008, a glass material, a metal material (typically a stainless steel material), a ceramic material, or a plastic material (including a plastic film) can be used. As the plastic material, an FRP (Fiberglass-Reinforced-Plastics) plate, a PVF (polyvinyl fluoride) film, a mylar film, a polyester film, or an acrylic resin film can be used. A sheet having a structure in which an aluminum foil is sandwiched between PVF films or mylar films can also be used.
[0223]
However, when the light emission direction from the light emitting element is directed toward the cover material, the cover material must be transparent. In that case, a transparent material such as a glass plate, a plastic plate, a polyester film or an acrylic film is used.
[0224]
Further, as the filler 4210, in addition to an inert gas such as nitrogen or argon, an ultraviolet curable resin or a thermosetting resin can be used. PVC (polyvinyl chloride), acrylic, polyimide, epoxy resin, silicon resin, PVB (Polyvinyl butyral) or EVA (ethylene vinyl acetate) can be used. In this example, nitrogen was used as the filler.
[0225]
In order to expose the filler 4210 to a hygroscopic substance (preferably barium oxide) or a substance capable of adsorbing oxygen, a recess 4007 is provided on the surface of the sealing material 4008 on the substrate 4001 side to adsorb the hygroscopic substance or oxygen. A possible substance 4207 is placed. In order to prevent the hygroscopic substance or the substance 4207 capable of adsorbing oxygen from scattering, the concave part cover material 4208 holds the hygroscopic substance or the substance 4207 capable of adsorbing oxygen in the concave part 4007. Note that the concave cover material 4208 has a fine mesh shape, and is configured to allow air and moisture to pass therethrough but not a hygroscopic substance or a substance 4207 capable of adsorbing oxygen. By providing the hygroscopic substance or the substance 4207 capable of adsorbing oxygen, deterioration of the light-emitting element 4303 can be suppressed.
[0226]
As shown in FIG. 15C, the conductive film 4203a is formed so as to be in contact with the lead wiring 4005a at the same time as the pixel electrode 4203 is formed.
[0227]
The anisotropic conductive film 4300 has a conductive filler 4300a. By thermally pressing the substrate 4001 and the FPC 4006, the conductive film 4203a on the substrate 4001 and the FPC wiring 4301 on the FPC 4006 are electrically connected by the conductive filler 4300a.
[0228]
[Example 7]
In the structure shown in FIG. 28B, the first electrode of the holding TFT 2856 is connected to the source signal line 2801. An example in which the connection of the holding TFT 2856 is changed is shown in FIG. Here, the first electrode of the holding TFT 3006 is connected to the second electrode of the switching TFT 3005 and the first electrode of the driving TFT 3007.
[0229]
Signal current writing and light emission operations are shown in FIGS. 30B to 30D.₁Since the operation is the same except that the current paths are slightly different, description thereof is omitted here.
[0230]
Further, by connecting the holding TFT 3006 as in this embodiment, the holding TFT 3006 is used as a reset TFT in a light emitting device driven by a time gray scale method using a digital video signal. I can do it. After the light emission period ends, the holding TFT 3006 is turned on, so that the gate-source voltage of the driving TFT 3007 becomes 0 and is turned off. As a result, the current path to the EL element 3010 is interrupted. Also, the electric charge accumulated in the storage capacitor 3009 is discharged along a path of the storage capacitor 3009 → the holding TFT 3006 → the conversion / driving TFT 3008. As a result, the light emission period ends.
[0231]
Here, a detailed description of the time gray scale method is omitted here, but a method described in Japanese Patent Application Laid-Open No. 2001-5426, Japanese Patent Application No. 2000-86968 may be used.
[0232]
The same operation is possible with configurations other than FIG. In short, it is sufficient that a path as shown in FIG. 39A is established when a signal current is input and a path as shown in FIG. 39B is established when light is emitted. Therefore, the position of the switch element and the like may be arranged so as not to contradict the path.
[0233]
[Example 8]
First, consider the pixel shown in the second embodiment. At the time of writing the signal current, the switching TFT 2855 and the holding TFT 2856 are ON, so that the gate electrode and the second electrode of the driving TFT 2807 have the same potential. That is, the voltage between the gate and the source is 0 and it is turned off.
[0234]
However, the drain current may flow (normally on) even when the gate-source voltage of the TFT is 0 due to a manufacturing process defect or the like. In such a case, the driving TFT 2807 is turned on even when a signal current is written.
[0235]
With regard to the switching TFT 2855 and the holding TFT 2856, normal operation is possible by changing the potential of the gate signal line even if it is normally on. However, with regard to the driving TFT 2807, between the gate and the source. The voltage depends on whether the holding TFT 2856 is turned on or off, and cannot be solved by changing the potential of the signal line. Therefore, as shown in FIG. 31A, such a problem may be solved by disposing the light emitting TFT 3112 between the current supply line 3105 and the driving TFT 3108.
[0236]
Note that the light emitting TFT 3112 may be inserted anywhere as long as it is connected in series with the driving TFT 3108 and can block the current leaking from the driving TFT 3108. Further, since the light emitting TFT 3112 is used as a mere switching element, its polarity is not limited.
[0237]
The operation is shown in FIGS. 31 (B) to (D). When the signal current is written, the light emitting TFT 3112 is turned off, and is turned on at the time of light emission. Other operations may be the same as those shown in the embodiment.
[0238]
Further, as described above, the switching TFT 3106 and the holding TFT 3107 may be controlled by the same gate signal line. By doing so, the number of gate signal lines can be reduced and the aperture ratio can be increased.
[0239]
Further, as described in Embodiment 7, the connection of the switching TFT 3106 and the holding TFT 3107 may be changed. Similar changes can be made to the first embodiment and the fourth embodiment.
[0240]
[Example 9]
In the second embodiment, in the case of the configuration shown in FIG. 28, the drive TFT 2807 is OFF because the gate-source voltage is 0 when the signal current is written. After that, when the switching TFT 2855 is turned off, a part of the electric charge accumulated in the storage capacitor 2809 moves to the gate electrode of the driving TFT 2807, so that the driving TFT 2807 is turned on and emits light.
[0241]
Here, when the parasitic capacitance of the gate electrode of the driving TFT 2807 is taken into consideration, no charge is accumulated in the gate electrode of the driving TFT 2807 when signal current is written, and the electric charge moves to the gate electrode of the driving TFT 2807 during light emission. Will be. Since the supply source of the charge is the storage capacitor 2809, the voltage (VGS) that should originally be held in the storage capacitor 2809 is reduced by the gate parasitic capacitance of the driving TFT 2807 due to the movement of this charge.
[0242]
In order to solve this, the driving TFT 2807 may be turned on in advance. In this embodiment, a configuration for performing such an operation will be described.
[0243]
FIG. 32A shows the configuration. In addition to the configuration shown in FIG. 28, a third gate signal line 3204, a light emitting TFT 3210, and a correction TFT 3211 are added. The light emitting TFT 3210 is controlled by the third gate signal line 3204, and the correction TFT 3211 is controlled by the first gate signal line 3202, similarly to the switching TFT 3206. The light emitting TFT 3210 is arranged between the second electrode of the switching TFT 3206 and the first electrode of the driving TFT 3208, and the correction TFT 3211 is one of the EL element 3213 and the first electrode of the driving TFT 3208. Between the two electrodes. Note that the TFT added here is used as a mere switching element, and therefore its polarity is not limited.
[0244]
First, the signal current writing operation will be described. The first gate signal line 3202 and the second gate signal line 3203 are selected, the switching TFT 3206, the holding TFT 3207, and the correction TFT 3211 are turned on, and a signal current is input from the source signal line 3201.
[0245]
Where the signal current I_dataI₁And I₂It is divided and flows. Immediately after the start of writing, since the storage capacitor 3212 has not yet accumulated charges, both the driving TFT 3208 and the conversion / driving TFT 3209 are OFF.₂= 0. Therefore, I_data= I₁Thus, during this period, only a current is generated due to the movement of charges accompanying the accumulation of charges in the storage capacitor.
[0246]
Thereafter, charges are gradually accumulated in the storage capacitor 3212, and a potential difference starts to occur between both electrodes. When the potential difference between the two electrodes reaches the threshold value of the conversion / driving TFT 3209, the conversion / driving TFT 3209 is turned on and I₂Will occur. As mentioned earlier, I_data= I₁+ I₂So I₁Gradually decreases, but does not reach zero until the accumulation of charge in the storage capacitor 3212 is completed, and a current is still generated.
[0247]
On the other hand, the gate-source voltage of the driving TFT 3208 was 0 during the writing of the signal current in the embodiment or the like, but in the case of this example, the light-emitting TFT 3210 is disposed and is turned off. Therefore, a potential difference is generated between the gate and the source of the driving TFT 3208 and the transistor is turned on. In addition, since the correction TFT 3211 is ON, as shown in FIG. 32B, a current path of the current supply line 3205 → the driving TFT 3208 → the correction TFT 3211 → the EL element 3213 is generated, and the current I_ThreeWill occur. I_ThreeIs I_data, I₁, I₂It is an independent current that does not affect the current.
[0248]
In the storage capacitor 3212, the potential difference between the electrodes, that is, the gate-source voltage of the conversion / drive TFT 3209 is a desired voltage, that is, the conversion / drive TFT 3209 is I._dataThe charge is accumulated until the voltage (VGS) is sufficient to pass the current. When the charge accumulation ends, the current I₁Does not flow, and the current corresponding to the VGS flows through the conversion / drive TFT 3209, and I_data= I₂(FIG. 32B). Next, the selection of the second gate signal line 3203 is completed, the holding TFT 3207 is turned OFF, and the signal writing operation is completed.
[0249]
Subsequently, the light emission operation is started. Selection of the first gate signal line 3202 is completed, and the switching TFT 3206 and the correction TFT 3211 are turned OFF. On the other hand, the third gate signal line 3204 is selected, and the light emitting TFT 3210 is turned ON. Now, since the storage capacitor 3212 holds the gate-source voltage of the conversion / drive TFT 3209 and the gate electrode of the drive TFT 3208 has already been charged, the current supply line → TFT 3208 for driving → TFT 3210 for light emission → TFT 3209 for conversion / drive → EL element is generated, and the light emission current I_ELFlows. Therefore, the EL element 3213 emits light.
[0250]
At this time, since the gate electrode of the driving TFT 3208 and the gate electrode of the conversion / driving TFT 3209 are connected, the two TFTs function as a multi-gate TFT. In general, in a TFT, as the gate length L increases, the drain current decreases. In this case, in the signal current writing operation, the signal current finally flows only through the conversion / drive TFT 3209, whereas it flows through the drive TFT 3208 and the conversion / drive TFT 3209 during light emission. Therefore, the number of gate electrodes is larger during light emission, and as a result, the gate length L is increased._data> I_ELIt becomes.
[0251]
According to this embodiment, since the driving TFT 3208 is ON even when the signal current is written, the charge flows into the gate electrode, and the charge does not move from the storage capacitor 3212 at the time of light emission. The gate parasitic capacitance of the TFT 3208 does not affect the gradation.
[0252]
Further, as described above, the switching TFT 3206 and the holding TFT 3207 may be controlled by the same gate signal line. By doing so, the number of gate signal lines can be reduced and the aperture ratio can be increased.
[0253]
Further, as described in Embodiment 7, the connection of the switching TFT 3206 and the holding TFT 3207 may be changed. Similar changes can be made to the first embodiment and the fourth embodiment.
[0254]
[Example 10]
In this example, a P-channel TFT is used for the conversion / drive TFT and the drive TFT, and a configuration different from that of the first embodiment will be described. Note that the TFTs other than the conversion / driving TFT and the driving TFT are used as mere switching elements, and therefore their polarity is not limited.
[0255]
FIG. 33A shows the configuration. 33A includes a source signal line 3301, first to third gate signal lines 3302 to 3304, a current supply line 3305, a switching TFT 3306, a holding TFT 3307, a driving TFT 3308, a conversion / driving TFT 3309, The pixel includes a light emitting TFT 3310, a control TFT 3311, a storage capacitor 3312, and an EL element 3313.
[0256]
The gate electrode of the switching TFT 3306 is connected to the first gate signal line 3302, the first electrode is connected to the source signal line 3301, and the second electrode is connected to the first electrode of the conversion / drive TFT 3309. And connected to the first electrode of the light emitting TFT 3310. The second electrode of the conversion / drive TFT 3309 is connected to the first electrode of the drive TFT 3308, and the gate electrodes of the conversion / drive TFT 3309 and the drive TFT 3308 are connected to each other. A second electrode of the driving TFT 3308 is connected to one electrode of the EL element 3313. The gate electrode of the holding TFT 3307 is connected to the second gate signal line 3303, and the first electrode is connected to the gate electrode of the conversion / drive TFT 3309 and the gate electrode of the drive TFT 3308, and the second electrode Are connected to the second electrode of the conversion / drive TFT 3309 and the first electrode of the drive TFT 3308. A gate electrode of the light emitting TFT 3310 is connected to the third gate signal line 3304, and the second electrode is connected to the current supply line 3305. The gate electrode of the control TFT 3311 is connected to the first gate signal line 3302. The first electrode includes the second electrode of the conversion / drive TFT 3309, the first electrode of the drive TFT 3308, and the holding TFT 3307. Connected to the second electrode. A predetermined potential is input to each of the current supply line 3305 and the second electrode of the EL element 3313 and has a potential difference from each other. A certain potential is input to the second electrode of the control TFT 3311. This potential is not particularly limited as long as it is always lower than the potential of the source signal line 3301. Further, the second electrode of the holding TFT 3307 is connected to the first electrode of the driving TFT 3308 and the second electrode of the conversion / driving TFT 3309, but the second electrode of the control TFT 3311, that is, a certain constant It may be connected to a potential.
[0257]
The operation from signal current writing to light emission will be described with reference to FIGS. First, the first and second gate signal lines are selected, the switching TFT 3306, the control TFT 3311, and the holding TFT 3307 are turned on, and a signal current is input from the source signal line 3301 (FIG. 33B).
[0258]
Here, the video signal current I_dataI₁And I₂It is divided and flows. Immediately after the start of writing, since the storage capacitor 3312 has not yet accumulated charges, both the driving TFT 3308 and the conversion / driving TFT 3309 are OFF.₂= 0. Since the holding TFT 3307 is ON, the driving TFT 3308 has a gate-source voltage of 0 and is OFF by itself. Therefore, I_data= I₁Thus, during this period, only a current is generated due to the movement of charges accompanying the accumulation of charges in the storage capacitor.
[0259]
Thereafter, electric charges are gradually accumulated in the storage capacitor 3312, and a potential difference starts to occur between both electrodes. When the potential difference between the two electrodes reaches the threshold value of the conversion / drive TFT 3309, the conversion / drive TFT 3309 is turned on and I₂Will occur. As mentioned earlier, I_data= I₁+ I₂So I₁Gradually decreases, but does not reach zero until the accumulation of charges in the storage capacitor 3312 is completed, and a current is still generated.
[0260]
Further, the driving TFT 3308 is turned off because the gate-source voltage is 0 because the holding TFT 3307 is turned on. Therefore, the signal current I_dataFlows through the control TFT 3311 and does not flow into the EL element 3313.
[0261]
In the storage capacitor 3312, the potential difference between the electrodes, that is, the gate-source voltage of the conversion / drive TFT 3309 is a desired voltage, that is, the conversion / drive TFT 3309 is I._dataThe charge is accumulated until the voltage (VGS) is sufficient to pass the current. When the charge accumulation ends, the current I₁Does not flow, and the current corresponding to the VGS flows through the conversion / drive TFT 3309, and I_data= I₂(FIG. 33C). Next, the selection of the second gate signal line 3303 is completed, and the holding TFT 3307 is turned off. After that, the selection of the first gate signal line 3302 is finished, the switching TFT 3306 and the control TFT 3311 are turned OFF, and the signal writing operation is completed.
[0262]
Subsequently, the light emission operation is started. When the signal current writing operation is completed, the source signal line 3301 → the switching TFT 3306 → the conversion / drive TFT 3309 → the control TFT 3311 → the current path of the power source is cut off, so_dataPart of the charge accumulated in the storage capacitor 3312 moves to the gate electrode of the driving TFT 3308. As a result, the driving TFT 3308 is automatically turned ON. Subsequently, when the third gate signal line is selected and the light emitting TFT 3310 is turned on, as shown in FIG. 33D, the current supply line 3305 → the light emitting TFT 3310 → the conversion / driving TFT 3309 → the driving TFT 3308 → EL A current path of the element 3313 is generated, and the light emission current I_ELFlows. Therefore, the EL element 3313 emits light.
[0263]
At this time, since the gate electrode of the driving TFT 3308 and the gate electrode of the conversion / driving TFT 3309 are connected, the two TFTs function as a multi-gate TFT. In general, in a TFT, as the gate length L increases, the drain current decreases. In this case, in the signal current writing operation, the signal current finally flows only through the conversion / driving TFT 3309, whereas during light emission, it flows through the driving TFT 3308 and the conversion / driving TFT 3309. Therefore, the number of gate electrodes is larger during light emission, and as a result, the gate length L is increased._data> I_ELIt becomes.
[0264]
Note that a path as shown in FIG. 39 (A) is established when a signal current is input, and a path as shown in FIG. 39 (B) may be established during light emission. Therefore, the position of the switch element and the like may be arranged so as not to contradict the path.
[0265]
According to the present embodiment, when the signal current is written, the signal current I_dataDoes not flow into the EL element 3313. Therefore, the EL element 3313 does not affect the load, so that signal current can be written at higher speed.
[0266]
Further, as described above, the switching TFT 3306 and the holding TFT 3307 may be controlled by the same gate signal line. By doing so, the number of gate signal lines can be reduced and the aperture ratio can be increased.
[0267]
Also in the configuration of the embodiment and other examples, this example can be applied to configure the conversion / drive TFT and the drive TFT as a P-channel type.
[0268]
Similarly, in the configuration shown in FIG. 28, the conversion / drive TFT and the drive TFT can be configured as a P-channel type. One structural example in that case is shown in FIG. The positions of TFTs used as switching elements, excluding the conversion / drive TFT and the drive TFT, are established as shown in FIG. 37B when a signal current is input, and as shown in FIG. 37C when light is emitted. It only has to be arranged to establish.
[0269]
In this embodiment, the signal current I_DataDoes not flow into the EL element. If the signal current I_DataWhen the EL element flows into the EL element, the time until the EL element reaches a steady state is added to the charge writing time to the storage capacitor, that is, the original current setting time. As a result, the signal writing period needs to be long. turn into. Therefore, in the circuits described in the above embodiments, the signal current I_DataIn the case where the signal is written in the EL element, for example, in FIG. 28, FIG. 30, etc., if it is desired to shorten the signal writing time, the configuration shown in FIG.
[0270]
FIG. 40A shows an example in which the above means is applied to the circuit of FIG. A terminal that is not connected to the common electrode of the EL element is connected to a node having a certain potential (preferably a power supply line or the like) via a TFT. The TFT is turned on when signal current is written and turned off when light is emitted. Current paths at the time of signal current writing and at the time of light emission are as shown in FIGS.
[0271]
When the TFT is turned on during signal current writing, the potential at point A is quickly fixed to the potential at point B. Therefore, the steady state can be quickly achieved, and the signal current writing can be completed in a short time.
[0272]
Although the potential at the point B is arbitrary, it is desirable to set the potential so that the EL element does not emit light so as not to affect the display. Further, if the potential at point C, that is, one electrode of the EL element (the cathode in the case of FIG. 40) is set lower, it is possible to apply a reverse bias to the EL element when writing a signal current.
[0273]
[Example 11]
One problem in configuring a circuit using TFTs is variation in characteristics between elements. Normally, the characteristics of the closely arranged elements can be made relatively small. However, if the characteristics of the pixel part are considered to be uneven, for example, if the characteristics vary between adjacent pixels, the dispersion Even if it is slight, it will be recognized as display unevenness.
[0274]
Therefore, as a method for improving the display unevenness due to the variation between adjacent regions, the TFT to be used is switched and used every certain period. In this way, variations in TFT characteristics are averaged over time, and display unevenness can be made difficult to recognize. Here, it is assumed that the TFT to be switched may affect display unevenness. That is, the TFT used as a simple switch element does not need to be switched.
[0275]
As an example, a configuration as shown in FIG. 24 is proposed. FIG. 24A shows an example applied to the structure shown in FIG. In the circuit of FIG. 1A, display unevenness may occur if there is a difference in characteristics between the conversion / drive TFT 108 and the drive TFT 107. Therefore, a plurality of driving TFTs 107 (three as an example in the figure) are arranged in parallel as indicated by 2407 in FIG. 24A so that a current flows through each of them. Furthermore, the switch element 2413 controls conduction and interruption of each path. However, the switch element 2413 is not limited to the position shown in FIG. 24 as long as it can select and control the current path of the TFTs connected in parallel.
[0276]
The basic part of the driving method is the same as that shown in FIG. 1, but at the time of light emission, at least one of the switch elements 2413 is turned on, and current is supplied to the light emitting element 2410 through the path.
[0277]
Note that a plurality of the switch elements 2413 may be simultaneously turned ON, and current may be supplied to the light emitting element 2410 through a plurality of paths.
[0278]
For example, the current path is changed by the switch element 2413 every frame period or every subframe period. By doing so, even if there is a variation between adjacent TFTs, since TFTs having different variations are used by switching over time, display unevenness is temporally averaged. Thereby, the effect that display unevenness becomes difficult to be recognized is obtained.
[0279]
In FIG. 24B, only one driving TFT 2407 is provided, but a plurality of conversion / driving TFTs 2408 (three as an example in the figure) are arranged in parallel, and the current path is switched by the switch element 2413. It is what I did. Although the circuit configuration is different from that in FIG. 24A, the effect that the display unevenness can be averaged by switching and using different current paths is the same. Here, all the switch elements 2413 are turned on when writing current, and at least one is turned on when emitting light.
[0280]
Note that only part of the switch element 2413 may be turned on at the time of current writing. However, since all of the switch elements 2413 are turned on, a current path at the time of writing increases, and a writing operation can be performed in a shorter period. More desirable.
[0281]
Note that at the time of light emission, a plurality of the switch elements 2413 may be simultaneously turned on, and current may be supplied to the light-emitting element 2410 through a plurality of paths.
[0282]
The switch element 2413 for switching the current path is controlled by the timing of the pulse input to the current selection gate signal line 2412. For example, as shown in FIG. 25, the gate signal line selection pulse generated by the write gate signal line driving circuit is held in the latch circuit 2501 and the like, and this pulse is sent to the current selection signal line 2502 from the outside. A pulse may be input so that one of the switch elements is turned on at a desired timing. Alternatively, the operation may be such that the switch elements 2413 in all the pixels are switched at once.
[0283]
The switch element 2413 provided here does not control the value of the current supplied to the light emitting element, but has a function only as a switch for selecting one of a plurality of current paths. The polarity is not limited.
[0284]
Note that the configuration proposed here can be easily applied to pixels having other configurations. The configuration shown in FIG. 26A is obtained by applying the configuration proposed in this embodiment to the configuration shown in FIG. 5. A current path is selected by the switch element 2606, and a plurality of (in the figure, as an example) 3) A current is supplied to the light emitting element 2608 via at least one of the driving TFTs 2605 arranged in parallel.
[0285]
FIG. 26B is obtained by applying the configuration proposed in this embodiment to the configuration shown in FIG. 6, and a plurality of TFTs 608 (three in the figure as an example) arranged in parallel and a switching TFT 2617 and a switching element. 2618. A current path is selected by the switch element 2618, and a current is supplied to the light emitting element 2621 via any one of the conversion TFTs 2617.
[0286]
Note that the video signal current for the write operation can be increased by conducting more switching element 2618 during current writing and less conducting during light emission. Therefore, the write operation can be performed in a shorter period.
[0287]
FIG. 27A shows a configuration in which the configuration proposed in this embodiment is applied to the configuration shown in FIG. 17, and a plurality of TFTs 1709 (three in the figure as examples) arranged in parallel and a switching TFT 2708 and a switching element. 2709. A current path is selected by the switch element 2709, and current is supplied to the light emitting element 2712 via at least one of the conversion TFTs 2708.
[0288]
Note that the video signal current for the writing operation can be increased by conducting more switching element 2709 during current writing and less conducting during light emission. Therefore, the write operation can be performed in a shorter period.
[0289]
FIG. 27B is obtained by applying the configuration proposed in this embodiment to the configuration shown in FIG. 19, and a plurality of TFTs 1908 (three in the figure as examples) arranged in parallel and a switching TFT 2728 and a switching element. 2729. A current path is selected by the switch element 2729, and current is supplied to the light emitting element 2731 via any one of the conversion TFTs 2728.
[0290]
In FIG. 27B, switching is applied to the driving TFT, but it may be applied to the conversion / driving TFT.
[0291]
FIG. 35 is obtained by applying the configuration proposed in this embodiment to the configuration shown in FIG. 30, and a driving TFT 3508 and a third switch element in which a plurality of TFTs 3007 (three as an example in the figure) are arranged in parallel. 3509. A current path is selected by the third switch element 3509, and current is supplied to the light emitting element 3511 through any one of the driving TFTs 3508.
[0292]
In this embodiment, only a few examples of pixels have been exemplified. However, a technique of averaging characteristic variation by switching and using TFTs arranged in parallel can be easily applied to other circuits. Is possible.
[0293]
[Example 12]
In the present invention, by using an organic light emitting material that can utilize phosphorescence from triplet excitons for light emission, the external light emission quantum efficiency can be dramatically improved. This makes it possible to reduce the power consumption, extend the life, and reduce the weight of the light emitting element.
[0294]
Here, a report of using triplet excitons to improve the external emission quantum efficiency is shown.
(T. Tsutsui, C. Adachi, S. Saito, Photochemical Processes in Organized Molecular Systems, ed. K. Honda, (Elsevier Sci. Pub., Tokyo, 1991) p.437.)
[0295]
The molecular formula of the organic light-emitting material (coumarin dye) reported by the above paper is shown below.
[0296]
[Chemical 1]

[0297]
(M.A.Baldo, D.F.O'Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.Forrest, Nature 395 (1998) p.151.)
[0298]
The molecular formula of the organic light-emitting material (Pt complex) reported by the above paper is shown below.
[0299]
[Chemical formula 2]

[0300]
(MABaldo, S. Lamansky, PEBurrrows, METhompson, SRForrest, Appl.Phys.Lett., 75 (1999) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K .Nakamura, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.)
[0301]
The molecular formula of the organic light emitting material (Ir complex) reported by the above paper is shown below.
[0302]
[Chemical Formula 3]

[0303]
As described above, if phosphorescence emission from triplet excitons can be used, in principle, it is possible to realize an external emission quantum efficiency that is 3 to 4 times higher than that in the case of using fluorescence emission from singlet excitons.
[0304]
[Example 13]
Since a semiconductor device using a light-emitting element is a self-luminous type, it has excellent visibility in a bright place and a wide viewing angle compared to a liquid crystal display. Therefore, it can be used for display portions of various electronic devices.
[0305]
As an electronic device using the semiconductor device of the present invention, a video camera, a digital camera, a goggle type display (head mounted display), a navigation system, a sound reproduction device (car audio, audio component, etc.), a notebook type personal computer, a game device, A portable information terminal (mobile computer, mobile phone, portable game machine, electronic book, etc.), an image playback device equipped with a recording medium (specifically, a recording medium such as a Digital Versatile Disc (DVD), etc.) A device provided with a display capable of displaying). In particular, a portable information terminal that often has an opportunity to see a screen from an oblique direction emphasizes a wide viewing angle, and thus it is desirable to use a self-luminous semiconductor device. Specific examples of these electronic devices are shown in FIGS.
[0306]
FIG. 16A illustrates a light-emitting element display device which includes a housing 3001, a support base 3002, a display portion 3003, a speaker portion 3004, a video input terminal 3005, and the like. The semiconductor device of the present invention can be used for the display portion 3003. Since the semiconductor device is a self-luminous type, a backlight is not necessary and a display portion thinner than a liquid crystal display can be obtained. The light emitting element display device includes all information display devices such as a personal computer, a TV broadcast receiver, and an advertisement display.
[0307]
FIG. 16B illustrates a digital still camera, which includes a main body 3101, a display portion 3102, an image receiving portion 3103, operation keys 3104, an external connection port 3105, a shutter 3106, and the like. The semiconductor device of the present invention can be used for the display portion 3102.
[0308]
FIG. 16C shows a laptop personal computer, which includes a main body 3201, a housing 3202, a display portion 3203, a keyboard 3204, an external connection port 3205, a pointing mouse 3206, and the like. The semiconductor device of the present invention can be used for the display portion 3203.
[0309]
FIG. 16D illustrates a mobile computer, which includes a main body 3301, a display portion 3302, a switch 3303, operation keys 3304, an infrared port 3305, and the like. The semiconductor device of the present invention can be used for the display portion 3302.
[0310]
FIG. 16E illustrates a portable image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a main body 3401, a housing 3402, a display portion A 3403, a display portion B 3404, and a recording medium (DVD or the like). A reading unit 3405, operation keys 3406, a speaker unit 3407, and the like are included. Although the display portion A 3403 mainly displays image information and the display portion B 3404 mainly displays character information, the semiconductor device of the present invention can be used for the display portions A, B 3403, and 3404. Note that an image reproducing device provided with a recording medium includes a home game machine and the like.
[0311]
FIG. 16F illustrates a goggle type display (head mounted display), which includes a main body 3501, a display portion 3502, and an arm portion 3503. The semiconductor device of the present invention can be used for the display portion 3502.
[0312]
FIG. 16G illustrates a video camera, which includes a main body 3601, a display portion 3602, a housing 3603, an external connection port 3604, a remote control receiving portion 3605, an image receiving portion 3606, a battery 3607, an audio input portion 3608, operation keys 3609, an eyepiece Part 3610 and the like. The semiconductor device of the present invention can be used for the display portion 3602.
[0313]
FIG. 16H illustrates a mobile phone, which includes a main body 3701, a housing 3702, a display portion 3703, an audio input portion 3704, an audio output portion 3705, operation keys 3706, an external connection port 3707, an antenna 3708, and the like. The semiconductor device of the present invention can be used for the display portion 3703. Note that the display portion 3703 can suppress current consumption of the mobile phone by displaying white characters on a black background.
[0314]
If the light emission luminance of the organic light emitting material is increased in the future, the light including the output image information can be enlarged and projected by a lens or the like and used in a front type or rear type projector.
[0315]
In addition, the electronic devices often display information distributed through electronic communication lines such as the Internet and CATV (cable television), and in particular, opportunities to display moving image information are increasing. Since the organic light emitting material has a very high response speed, a self-luminous semiconductor device is preferable for displaying moving images.
[0316]
In addition, since the light emitting portion of the self-luminous semiconductor device consumes power, it is desirable to display information so that the light emitting portion is minimized. Therefore, when a semiconductor device is used for a display unit mainly including character information such as a portable information terminal, particularly a mobile phone or a sound reproduction device, it is driven so that the character information is formed by the light emitting part with the non-light emitting part as the background. It is desirable to do.
[0317]
As described above, the applicable range of the present invention is so wide that it can be used for electronic devices in various fields. Further, the electronic device of this embodiment may use the semiconductor device having any structure shown in Embodiments 1 to 12.
【The invention's effect】
According to the present invention, the writing time can be increased by performing the writing operation with a large current even at a low gradation. In addition, since a conversion TFT is used for signal writing and current is supplied to the light emitting element using a conversion TFT in addition to a driving TFT for light emission, the influence of variations in TFT characteristics during writing and light emission is affected. It can be reduced. Furthermore, since two or one gate signal line is required to drive one row of pixels, a high aperture ratio can be realized as compared with a current writing type pixel which has been typical in the past. I can do it.
[Brief description of the drawings]
FIG. 1 is a diagram showing an embodiment of the present invention.
2 is a diagram illustrating an operation and a current path during signal writing and light emission of the pixel illustrated in FIG. 1. FIG.
FIG. 3 is a diagram showing a configuration example of an analog video signal input type semiconductor device according to an embodiment of the present invention.
FIG. 4 is a diagram illustrating a configuration example of a digital video signal input type semiconductor device according to an embodiment of the present invention.
FIG. 5 illustrates a structure of a pixel in a general semiconductor device.
FIG. 6 is a diagram showing a pixel configuration of a typical current writing type semiconductor device.
7 is a diagram showing an operation and a current path during signal writing and light emission of the pixel shown in FIG. 6;
8 is a diagram showing a configuration example of a source signal line driver circuit in the semiconductor device shown in FIG. 3;
9 is a diagram showing a configuration example of a source signal line driver circuit in the semiconductor device shown in FIG. 4;
10 is a diagram showing a configuration example of a sampling circuit and a current conversion circuit in the semiconductor device shown in FIG. 3;
11 is a diagram illustrating a configuration example of a constant current circuit in the semiconductor device illustrated in FIG. 4;
12 is a diagram showing a configuration example of a source signal line driver circuit in the semiconductor device shown in FIG. 4;
FIG. 13 is a diagram showing a configuration example of a current setting circuit corresponding to 3-bit digital gradation.
FIG. 14 is a diagram showing a pixel having a configuration different from that of Embodiment 1, an operation thereof, and a current path;
15A and 15B are an external view and a cross-sectional view of a semiconductor device.
FIG. 16 is a diagram showing an example of an electronic apparatus to which the invention can be applied.
FIG 17 illustrates a pixel structure of a typical current writing type semiconductor device;
18 is a diagram showing an operation and a current path at the time of signal writing and light emission of the pixel shown in FIG. 17;
FIG 19 illustrates a pixel structure of a typical current writing type semiconductor device.
20 is a diagram showing an operation and a current path during signal writing and light emission of the pixel shown in FIG. 19;
FIG. 21 illustrates a manufacturing process of a semiconductor device.
FIG. 22 illustrates a manufacturing process of a semiconductor device.
FIG. 23 illustrates a manufacturing process of a semiconductor device.
FIG. 24 is a diagram showing an example having a configuration that averages display unevenness due to variation between adjacent TFTs.
FIG. 25 is a diagram for simply explaining a method of driving the pixel shown in FIG. 24 and a structure of a driving circuit thereof.
FIG. 26 is a diagram showing an example having a configuration for averaging display unevenness due to variation between adjacent TFTs.
FIG. 27 is a diagram showing an example having a configuration for averaging display unevenness due to variation between adjacent TFTs;
FIG. 28 is a diagram showing another embodiment of the present invention.
29 is a diagram illustrating an operation and a current path during signal writing and light emission of the pixel illustrated in FIG. 28;
30 is a diagram showing a pixel having a configuration different from that of Embodiment 2, an operation thereof, and a current path; FIG.
FIG. 31 is a diagram showing a pixel having a configuration different from that of Embodiment 2, its operation, and a current path;
32 is a diagram showing a pixel having a configuration different from that of Embodiment 2, an operation thereof, and a current path; FIG.
FIG. 33 is a diagram showing a pixel having a configuration different from that of Embodiment 2, its operation, and a current path;
FIG. 34 is a diagram showing a layout example of an element and an equivalent circuit thereof.
FIG. 35 is a diagram showing an example having a configuration that averages display unevenness due to variation between adjacent TFTs;
36 is a diagram in a case where the configuration of the pixel illustrated in FIG. 1 is partially changed.
FIG. 37 is a diagram in a case where a part of the pixel configuration illustrated in FIG. 28 is changed.
38 is a diagram showing an example in which the current path and configuration of the pixel shown in FIG. 14 are partially changed.
FIG. 39 is a diagram showing a current path of the pixel shown in FIG. 33;
40 is a diagram showing an example in which the configuration of the pixel shown in FIG. 28 is partially changed.

Claims (10)

A first transistor having a first signal input to the gate;
A second transistor having a second signal input to the gate;
A third transistor having a first terminal electrically connected to the load;
A gate electrically connected to a gate of said third transistor, a second terminal electrically connected to the first wiring, electrical to the second terminal of the first terminal is said third transistor A fourth transistor connected to
One of a source and a drain of the first transistor is electrically connected to a gate of the fourth transistor;
The other of the source and the drain of the first transistor is electrically connected to a second wiring or the first terminal of the fourth transistor;
One of a source and a drain of the second transistor is electrically connected to the second wiring;
The other of the source and the drain of the second transistor is electrically connected to the first terminal of the fourth transistor or the gate of the fourth transistor ;
The first terminal of the third transistor and the first terminal of the fourth transistor are sources, or the second terminal of the third transistor and the second terminal of the fourth transistor are sources. wherein a is. In claim 1,
The semiconductor device, wherein the first signal and the second signal are input from the same wiring. In claim 1,
The semiconductor device, wherein the first signal and the second signal are input from different wirings. In claim 1 or claim 2,
The gate of the first transistor, wherein a Rukoto be electrically connected to the third wiring. In claim 1 or claim 2,
The gate of the second transistor, wherein a Rukoto is electrically connected to the third wiring. In claim 1 or claim 2,
A semiconductor device, wherein the gate of the first transistor is electrically connected to a third wiring, and the gate of the second transistor is electrically connected to the third wiring . In claim 1 or claim 3,
A gate of the first transistor is electrically connected to a third wiring;
The semiconductor device is characterized in that the gate of the second transistor is electrically connected to a fourth wiring. A first transistor;
A second transistor;
A third transistor having a first terminal electrically connected to the load;
The gate is electrically connected to the gate of the third transistor, and the second terminal is the first wiring. A fourth transistor electrically connected to the line and having a first terminal electrically connected to a second terminal of the third transistor;
One of a source and a drain of the first transistor is electrically connected to a gate of the fourth transistor;
The other of the source and the drain of the first transistor is electrically connected to a second wiring or the first terminal of the fourth transistor;
A gate of the first transistor is electrically connected to a third wiring;
A gate of the second transistor is electrically connected to the third wiring;
One of a source and a drain of the second transistor is electrically connected to the second wiring;
The other of the source and the drain of the second transistor is electrically connected to the first terminal of the fourth transistor or the gate of the fourth transistor;
The first terminal of the third transistor and the first terminal of the fourth transistor are sources, or the second terminal of the third transistor and the second terminal of the fourth transistor are sources. A semiconductor device characterized by the above. A first transistor;
A second transistor;
A third transistor having a first terminal electrically connected to the load;
The gate is electrically connected to the gate of the third transistor, the second terminal is electrically connected to the first wiring, and the first terminal is electrically connected to the second terminal of the third transistor. A fourth transistor connected to
One of a source and a drain of the first transistor is electrically connected to a gate of the fourth transistor;
The other of the source and the drain of the first transistor is electrically connected to a second wiring or the first terminal of the fourth transistor;
A gate of the first transistor is electrically connected to a third wiring;
A gate of the second transistor is electrically connected to a fourth wiring;
One of a source and a drain of the second transistor is electrically connected to the second wiring;
The other of the source and the drain of the second transistor is electrically connected to the first terminal of the fourth transistor or the gate of the fourth transistor;
The first terminal of the third transistor and the first terminal of the fourth transistor are sources, or the second terminal of the third transistor and the second terminal of the fourth transistor are sources. A semiconductor device characterized by the above. In any one of Claims 1 thru | or 9 ,
The load includes an electroluminescence element.

Images