JP4036070B2 - ヒステリシス特性設定装置 - Google Patents
ヒステリシス特性設定装置 Download PDFInfo
- Publication number
- JP4036070B2 JP4036070B2 JP2002281262A JP2002281262A JP4036070B2 JP 4036070 B2 JP4036070 B2 JP 4036070B2 JP 2002281262 A JP2002281262 A JP 2002281262A JP 2002281262 A JP2002281262 A JP 2002281262A JP 4036070 B2 JP4036070 B2 JP 4036070B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- port
- input signal
- resistor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0233—Bistable circuits
- H03K3/02337—Bistables with hysteresis, e.g. Schmitt trigger
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0377—Bistables with hysteresis, e.g. Schmitt trigger
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
- H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
- H03K5/088—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback modified by switching, e.g. by a periodic signal or by a signal in synchronism with the transitions of the output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ヒステリシス特性設定装置に関し、より詳細には、例えばノイズを入力信号として検出しないようにするために、入力信号に対してヒステリシス特性を設定する装置に関する。
【０００２】
【従来の技術】
従来から、ノイズを入力信号として検出しないように入力信号に対してヒステリシス特性を設定する回路としては、シュミットトリガ回路に代表されるようなヒステリシス特性を有するロジック回路やコンパレータ回路が知られている。
【０００３】
図５は、演算増幅器および複数の抵抗器からなるシュミットトリガ回路の構成を例示した図である。このシュミットトリガ回路は、入力信号電圧が予め設定される（ヒステリシス電圧の）上限値より低い場合にはＨレベルの信号を出力し、入力信号電圧が上限値より高くなるとＬレベルの信号を出力する。その後、入力信号電圧が予め設定される（ヒステリシス電圧の）下限値より高い場合にはＬレベルの信号を出力し続け、入力信号電圧が下限値より低くなるとＨレベルの信号を出力する。このようにシュミットトリガ回路では、入力信号電圧がいったん上限値を上回ると、次に下限値を下回らない限り出力信号のレベルは変化せず、同様に、入力信号電圧がいったん下限値を下回ると、次に上限値を上回らない限り出力信号のレベルは変化しない。本明細書ではこの動作を入力信号に対してヒステリシス特性を設定する動作といい、この動作を行う装置をヒステリシス特性設定装置という。このヒステリシス特性を設定する動作により、ノイズによる入力信号の電圧変化（具体的には、入力信号の電圧が増加するときには上限値までの電圧変化、減少するときには下限値までの電圧変化）による影響が生じないため、入力信号からノイズが除去される。なお、上記動作により入力信号を方形波に整形することもできる。
【０００４】
【特許文献１】
実公平５−２８５２１号公報
【０００５】
【発明が解決しようとする課題】
このようにシュミットトリガ回路に代表されるようなヒステリシス特性を設定するロジック回路やコンパレータ回路は、演算増幅器またはトランジスタと抵抗器とにより構成されるため、部品の点数が多くなる。このことによりコストがかかり、また必要な配置スペースが大きくなる。
【０００６】
そこで、本発明の目的は、ヒステリシス特性を設定するロジック回路やコンパレータ回路よりも少ない部品点数で構成されるヒステリシス特性設定装置を提供することである。
【０００７】
【課題を解決するための手段および発明の効果】
第１の発明は、入力信号に対してヒステリシス特性を設定する装置であって、
前記入力信号の電圧を、第１の電圧と当該第１の電圧より小さい第２の電圧とに分圧する分圧回路と、
所定の閾値を有しており前記第１の電圧が与えられる第１のポートと前記閾値を有しており前記第２の電圧が与えられる第２のポートとを含み、所定のソフトウェア処理を行うことによりヒステリシス特性を設定するコンピュータと
を備え、
前記コンピュータは、前記第１および第２のポートに与えられる電圧が共に前記閾値以上である場合には前記入力信号がハイレベルであると判定し、前記第１のポートに与えられる電圧が前記閾値以上であってかつ前記第２のポートに与えられる電圧が前記閾値未満である場合には直前になされた判定内容と同一の判定を行い、前記第１および第２のポートに与えられる電圧が共に前記閾値未満である場合には前記入力信号がローレベルであると判定するソフトウェア処理を行うことを特徴とする。
【０００８】
このような第１の発明によれば、入力信号の電圧が分圧回路により分圧されることにより、ヒステリシス電圧の上限値および下限値となる閾電圧に対応する入力電圧値が設定され、コンピュータのソフトウェア処理により上記上限値および下限値に基づくヒステリシス特性が設定される構成である。この構成により、シュミットトリガ回路に代表されるような部品点数の多い回路によることなく、少ない部品点数でヒステリシス特性を設定することができる。
【０００９】
第２の発明は、第１の発明において、
前記分圧回路は、直列に接続される第１および第２の抵抗器を含み、前記第１の抵抗器の一端には前記入力信号が与えられかつ前記第１のポートが接続されており、前記第１の抵抗器の他端には前記第２の抵抗器の一端および前記第２のポートが接続されており、前記第２の抵抗器の他端は接地されることを特徴とする。
【００１０】
このような第２の発明によれば、分圧回路が２つの抵抗器のみで構成されるため、コンピュータに２つの部品のみを追加することにより入力信号にヒステリシス特性を設定することができる。
【００１１】
【発明の実施の形態】
以下、添付図面を参照して本発明の一実施形態について説明する。
＜１．全体構成＞
図１は、本発明の一実施形態に係るヒステリシス特性設定装置およびローパスフィルタ回路の構成を示す図である。このヒステリシス特性設定装置は、抵抗分圧回路２０と、入力用ポートである第１ポートＩ１および第２ポートＩ２を含むマイクロコンピュータ（以下「マイコン」と略称する）３０とを備えており、ローパスフィルタ回路１０からの出力信号が与えられる。
【００１２】
ローパスフィルタ回路１０は、抵抗器Ｒ３およびコンデンサＣ１によって構成されており、抵抗器Ｒ３の一端（図中のＡ点）には入力信号が与えられ、その他端（図中のＢ点）から出力信号が上記ヒステリシス特性設定装置に与えられる。また、上記抵抗器Ｒ３の他端はコンデンサＣ１を介して接地されている。この構成により、入力信号に含まれる周波数の高い信号成分が除去される。なお、上記ローパスフィルタ回路１０の構成は典型例にすぎず、周波数の高い信号成分が除去される回路であれば、上記回路構成に限定されない。以下、具体的な信号波形図を参照して説明する。
【００１３】
図２は、上記Ａ点およびＢ点における信号波形を示す図である。図２（ａ）に示すＡ点における入力信号にはチャタリングによるノイズが含まれる。このチャタリングによるノイズとは、例えば有接点のスイッチや有接点の速度センサに含まれる２つの接点が付いたり離れたりする際（すなわちＯＮ／ＯＦＦが切り替わる際）に生じるノイズ信号である。このノイズ信号は短い時間に激しく電圧が変動するため周波数の高い信号成分を含む。したがって、上記ローパスフィルタ回路１０（のＡ点）に上記入力信号が与えられる場合、出力される信号は図２（ｂ）に示すＢ点における信号波形のように周波数の高い信号成分を含まない信号となる。この出力信号がヒステリシス特性設定装置の抵抗分圧回路２０に与えられる。
【００１４】
抵抗分圧回路２０は、抵抗器Ｒ１，Ｒ２によって構成されており、抵抗器Ｒ２の一端にはローパスフィルタ回路１０からの信号が与えられる。また、この抵抗器Ｒ２の一端はマイコン３０の第１ポートＩ１に接続され、抵抗器Ｒ２の他端は抵抗器Ｒ１の一端およびマイコン３０の第２ポートＩ２に接続され、抵抗器Ｒ１の他端は接地されている。この構成により、第１ポートＩ１にはローパスフィルタ回路１０からの信号電圧（以下「入力電圧」という）がそのまま印加され、第２ポートＩ２には分圧されて印加される。すなわち、入力電圧をＶｉとするとき、第１ポートＩ１に与えられる電圧はＶｉであり、第２ポートＩ２に与えられる電圧は（Ｒ１／（Ｒ１＋Ｒ２））・Ｖｉである。したがって、第１ポートＩ１および第２ポートＩ２の固有の入力閾値（スレッショルド・レベル）である閾電圧値をＶｔｈとするとき、第１ポートＩ１の閾電圧値に対応する入力電圧値は閾電圧値と同じＶｔｈとなり、第２ポートＩ２の閾電圧値に対応する入力電圧値は分圧されていることから（１＋（Ｒ２／Ｒ１））・Ｖｔｈとなる。ここで、Ｒ１，Ｒ２は抵抗器Ｒ１，Ｒ２の抵抗値を示すものとし、閾電圧値とは入力されるデジタル信号がハイレベル（以下「Ｈｉ」と略記する）であるかまたはローレベル（以下「Ｌｏ」と略記する）であるかを区別するための閾値となる電圧値である。よって、上記第１ポートＩ１および第２ポートＩ２では、与えられる電圧が閾電圧値以上である場合にはＨｉであり、閾電圧値未満である場合にはＬｏであるものとして検出される。
【００１５】
マイコン３０は、例えば車載電子制御ユニット（ＥＣＵ）に含まれるマイクロコンピュータなどの、内蔵されるプログラムに基づくソフトウェア処理を行うコンピュータであり、ここでは上記第１ポートＩ１および第２ポートＩ２により検出されるＨｉまたはＬｏの組み合わせに基づきヒステリシス特性を設定するソフトウェア処理を行う。このソフトウェア処理につき、図を参照して説明する。
【００１６】
＜２．マイコンのソフトウェア処理＞
図３は、入力電圧に対応する第１ポートＩ１および第２ポートＩ２の検出結果と、上記ソフトウェア処理の結果とを表として示す図である。図示されるように、ここでは入力電圧の値に応じて、３つの場合に対応するソフトウェア処理が行われる。以下、これら３つの場合に分けてソフトウェア処理の内容を説明する。
【００１７】
第１に、入力電圧Ｖｉが（１＋（Ｒ２／Ｒ１））・Ｖｔｈ以上である場合、入力電圧は第１ポートＩ１および第２ポートＩ２の閾電圧値に対応する入力電圧値以上であるため、第１ポートＩ１および第２ポートＩ２ではそれぞれＨｉが検出される。マイコン３０は、第１ポートＩ１および第２ポートＩ２でそれぞれＨｉが検出される場合、処理結果としてＨｉを出力するようにソフトウェア処理を行う。この処理は簡単な条件式または論理式により行われる。なお、ここでの処理結果は所定のメモリ領域に保存されるものとする。
【００１８】
第２に、入力電圧ＶｉがＶｔｈ以上であってかつ（１＋（Ｒ２／Ｒ１））・Ｖｔｈ未満である場合、入力電圧は第１ポートＩ１の閾電圧値に対応する入力電圧値以上であってかつ第２ポートＩ２の閾電圧値に対応する入力電圧値未満であるため、第１ポートＩ１ではＨｉが検出され、第２ポートＩ２ではＬｏが検出される。マイコン３０は、第１ポートＩ１でＨｉが検出され第２ポートＩ２でＬｏが検出される場合、処理結果として直前の処理結果（ＨｉまたはＬｏの値）を保持するようにソフトウェア処理を行う。すなわち、マイコン３０は所定のメモリ領域に保存されるＨｉまたはＬｏの値を変更することなくそのまま出力する。
【００１９】
第３に、入力電圧ＶｉがＶｔｈ未満である場合、入力電圧は第１ポートＩ１および第２ポートＩ２の閾電圧値に対応する入力電圧値未満であるため、第１ポートＩ１および第２ポートＩ２ではそれぞれＬｏが検出される。ここで、マイコン３０は、第１ポートＩ１および第２ポートＩ２でそれぞれＬｏが検出される場合、処理結果としてＬｏを出力するようにソフトウェア処理を行う。この処理は簡単な条件式または論理式により行われる。なお、ここでの処理結果も所定のメモリ領域に保存されるものとする。
【００２０】
このように、上記抵抗分圧回路２０により分圧された電圧を第２ポートＩ２に与え、上記ソフトウェア処理を行うことにより、上限値を（１＋（Ｒ２／Ｒ１））・Ｖｔｈとし、下限値をＶｔｈとして、（Ｒ２／Ｒ１）・Ｖｔｈの範囲をヒステリシス電圧とするヒステリシス特性設定装置が構成される。さらに、このヒステリシス特性設定装置の動作について、具体的な数値を例示して詳説する。
【００２１】
図４は、ヒステリシス特性設定装置の動作を説明するための図であり、図４（ａ）は、第１ポートＩ１および第２ポートＩ２に入力される電圧（以下「ポート電圧」という）と入力電圧との関係をグラフとして示す図である。ここで、抵抗分圧回路２０に含まれる抵抗器Ｒ１の抵抗値は２．５ＫΩ、抵抗器Ｒ２の抵抗値は１ＫΩ、各ポートの閾電圧値Ｖｔｈは２．５Ｖであるものとする。図４（ａ）に示されるように、入力電圧が３．５Ｖであるときに第２ポートＩ２に与えられる電圧値は分圧されることにより２．５Ｖとなるため、第２ポートＩ２の閾電圧値に対応する入力電圧値は３．５Ｖとなる。なお、第１ポートＩ１の閾電圧値に対応する入力電圧値が２．５Ｖとなり、第２ポートＩ２の閾電圧値に対応する入力電圧値が３．５Ｖとなることは、上述した関係式からも導くことができる。
【００２２】
図４（ｂ）は、第１ポートＩ１および第２ポートＩ２により検出されるＨｉまたはＬｏの値と入力電圧との関係を示す図である。第１ポートＩ１の閾電圧値に対応する入力電圧値は２．５Ｖとなり、第２ポートＩ２の閾電圧値に対応する入力電圧値は３．５Ｖとなるため、これらの値の間には１Ｖのずれが生じ、各ポートでＨｉまたはＬｏが検出される範囲も同様に１Ｖのずれが生じる。この範囲がヒステリシス電圧と等しくなるように、上限値を３．５Ｖとし、下限値を２．５Ｖとして上記ソフトウェア処理が行われる。
【００２３】
図４（ｃ）は、上記ソフトウェア処理の処理結果と入力電圧との関係を示す図である。このように、入力電圧が増加する場合、上限値である３．５Ｖ以上になるまで処理結果はＬｏであり、入力電圧が減少する場合、下限値である２．５Ｖ未満になるまで処理結果はＨｉであるため、１Ｖのヒステリシス電圧を有するヒステリシス特性設定装置が構成される。
【００２４】
以上のように、本ヒステリシス特性設定装置は、抵抗分圧回路２０によりヒステリシス特性の上限値および下限値となる閾電圧に対応する入力電圧値が設定され、マイコン３０のソフトウェア処理により上記上限値および下限値に基づくヒステリシス特性が設定される構成である。この構成により、ノイズによる入力信号の（電圧が増加するときには上限値までの、減少するときには下限値までの）電圧変化による影響が生じないため、入力信号からノイズが除去される。
【００２５】
＜３．変形例＞
上記一実施形態に係るヒステリシス特性設定装置では、入力側前段にローパスフィルタ回路１０が設けられる構成であるが、例えば入力信号に接地電位の変動によるノイズが含まれる場合には、周波数の高い信号成分を取り除く必要がないため、ローパスフィルタ回路１０は省略される。この接地電位の変動によるノイズは、例えば車載電装装置の接地電位と車両用センサの接地電位とが通常異なることから、車載電装装置のＯＮ／ＯＦＦ動作により瞬時的に車両センサの接地電位が変動することにより発生する。
【００２６】
上記一実施形態に係るヒステリシス特性設定装置では、抵抗分圧回路２０が２つの抵抗器Ｒ１，Ｒ２により構成されるが、互いに直列に接続される３つの抵抗器により構成されてもよい。この場合、抵抗器間の２つの接続点からそれぞれ第１ポートＩ１および第２ポートＩ２に電圧を与える構成とすれば、各抵抗器の抵抗値を適宜な値に設定することにより各ポートに対して適宜の電圧を与えることができる。また、抵抗分圧回路２０は抵抗器により構成されるが、分圧することができる構成であれば、抵抗器以外の直流抵抗を有する部材により構成されてもよく、さらにはトランジスタにより増幅される信号が分圧される構成であってもよい。
【００２７】
＜４．効果＞
上記実施形態によれば、ローパスフィルタ回路１０からの信号が抵抗分圧回路２０により分圧されることにより、ヒステリシス特性の上限値および下限値となる閾電圧に対応する入力電圧値が設定され、マイコン３０のソフトウェア処理により上記上限値および下限値に基づくヒステリシス特性が設定される構成である。この構成により、シュミットトリガ回路に代表されるような部品点数の多い回路によることなく、少ない部品点数（具体的には２つの抵抗器のみ）でヒステリシス特性を設定することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るヒステリシス特性設定装置およびローパスフィルタ回路の構成を示す図である。
【図２】上記実施形態における図１のＡ点およびＢ点での信号波形を示す図である。
【図３】上記実施形態における入力電圧に対応する第１および第２ポートの検出結果とソフトウェア処理の結果とを表として示す図である。
【図４】上記実施形態に係るヒステリシス特性設定装置の動作を説明するための図である。
【図５】従来のシュミットトリガ回路の構成を例示した図である。
【符号の説明】
１０ …ローパスフィルタ回路
２０ …抵抗分圧回路
３０ …マイクロコンピュータ
Ｉ１ …第１ポート
Ｉ２ …第２ポート
Ｒ１〜Ｒ３ …抵抗器
Ｃ１ …コンデンサ
【発明の属する技術分野】
本発明は、ヒステリシス特性設定装置に関し、より詳細には、例えばノイズを入力信号として検出しないようにするために、入力信号に対してヒステリシス特性を設定する装置に関する。
【０００２】
【従来の技術】
従来から、ノイズを入力信号として検出しないように入力信号に対してヒステリシス特性を設定する回路としては、シュミットトリガ回路に代表されるようなヒステリシス特性を有するロジック回路やコンパレータ回路が知られている。
【０００３】
図５は、演算増幅器および複数の抵抗器からなるシュミットトリガ回路の構成を例示した図である。このシュミットトリガ回路は、入力信号電圧が予め設定される（ヒステリシス電圧の）上限値より低い場合にはＨレベルの信号を出力し、入力信号電圧が上限値より高くなるとＬレベルの信号を出力する。その後、入力信号電圧が予め設定される（ヒステリシス電圧の）下限値より高い場合にはＬレベルの信号を出力し続け、入力信号電圧が下限値より低くなるとＨレベルの信号を出力する。このようにシュミットトリガ回路では、入力信号電圧がいったん上限値を上回ると、次に下限値を下回らない限り出力信号のレベルは変化せず、同様に、入力信号電圧がいったん下限値を下回ると、次に上限値を上回らない限り出力信号のレベルは変化しない。本明細書ではこの動作を入力信号に対してヒステリシス特性を設定する動作といい、この動作を行う装置をヒステリシス特性設定装置という。このヒステリシス特性を設定する動作により、ノイズによる入力信号の電圧変化（具体的には、入力信号の電圧が増加するときには上限値までの電圧変化、減少するときには下限値までの電圧変化）による影響が生じないため、入力信号からノイズが除去される。なお、上記動作により入力信号を方形波に整形することもできる。
【０００４】
【特許文献１】
実公平５−２８５２１号公報
【０００５】
【発明が解決しようとする課題】
このようにシュミットトリガ回路に代表されるようなヒステリシス特性を設定するロジック回路やコンパレータ回路は、演算増幅器またはトランジスタと抵抗器とにより構成されるため、部品の点数が多くなる。このことによりコストがかかり、また必要な配置スペースが大きくなる。
【０００６】
そこで、本発明の目的は、ヒステリシス特性を設定するロジック回路やコンパレータ回路よりも少ない部品点数で構成されるヒステリシス特性設定装置を提供することである。
【０００７】
【課題を解決するための手段および発明の効果】
第１の発明は、入力信号に対してヒステリシス特性を設定する装置であって、
前記入力信号の電圧を、第１の電圧と当該第１の電圧より小さい第２の電圧とに分圧する分圧回路と、
所定の閾値を有しており前記第１の電圧が与えられる第１のポートと前記閾値を有しており前記第２の電圧が与えられる第２のポートとを含み、所定のソフトウェア処理を行うことによりヒステリシス特性を設定するコンピュータと
を備え、
前記コンピュータは、前記第１および第２のポートに与えられる電圧が共に前記閾値以上である場合には前記入力信号がハイレベルであると判定し、前記第１のポートに与えられる電圧が前記閾値以上であってかつ前記第２のポートに与えられる電圧が前記閾値未満である場合には直前になされた判定内容と同一の判定を行い、前記第１および第２のポートに与えられる電圧が共に前記閾値未満である場合には前記入力信号がローレベルであると判定するソフトウェア処理を行うことを特徴とする。
【０００８】
このような第１の発明によれば、入力信号の電圧が分圧回路により分圧されることにより、ヒステリシス電圧の上限値および下限値となる閾電圧に対応する入力電圧値が設定され、コンピュータのソフトウェア処理により上記上限値および下限値に基づくヒステリシス特性が設定される構成である。この構成により、シュミットトリガ回路に代表されるような部品点数の多い回路によることなく、少ない部品点数でヒステリシス特性を設定することができる。
【０００９】
第２の発明は、第１の発明において、
前記分圧回路は、直列に接続される第１および第２の抵抗器を含み、前記第１の抵抗器の一端には前記入力信号が与えられかつ前記第１のポートが接続されており、前記第１の抵抗器の他端には前記第２の抵抗器の一端および前記第２のポートが接続されており、前記第２の抵抗器の他端は接地されることを特徴とする。
【００１０】
このような第２の発明によれば、分圧回路が２つの抵抗器のみで構成されるため、コンピュータに２つの部品のみを追加することにより入力信号にヒステリシス特性を設定することができる。
【００１１】
【発明の実施の形態】
以下、添付図面を参照して本発明の一実施形態について説明する。
＜１．全体構成＞
図１は、本発明の一実施形態に係るヒステリシス特性設定装置およびローパスフィルタ回路の構成を示す図である。このヒステリシス特性設定装置は、抵抗分圧回路２０と、入力用ポートである第１ポートＩ１および第２ポートＩ２を含むマイクロコンピュータ（以下「マイコン」と略称する）３０とを備えており、ローパスフィルタ回路１０からの出力信号が与えられる。
【００１２】
ローパスフィルタ回路１０は、抵抗器Ｒ３およびコンデンサＣ１によって構成されており、抵抗器Ｒ３の一端（図中のＡ点）には入力信号が与えられ、その他端（図中のＢ点）から出力信号が上記ヒステリシス特性設定装置に与えられる。また、上記抵抗器Ｒ３の他端はコンデンサＣ１を介して接地されている。この構成により、入力信号に含まれる周波数の高い信号成分が除去される。なお、上記ローパスフィルタ回路１０の構成は典型例にすぎず、周波数の高い信号成分が除去される回路であれば、上記回路構成に限定されない。以下、具体的な信号波形図を参照して説明する。
【００１３】
図２は、上記Ａ点およびＢ点における信号波形を示す図である。図２（ａ）に示すＡ点における入力信号にはチャタリングによるノイズが含まれる。このチャタリングによるノイズとは、例えば有接点のスイッチや有接点の速度センサに含まれる２つの接点が付いたり離れたりする際（すなわちＯＮ／ＯＦＦが切り替わる際）に生じるノイズ信号である。このノイズ信号は短い時間に激しく電圧が変動するため周波数の高い信号成分を含む。したがって、上記ローパスフィルタ回路１０（のＡ点）に上記入力信号が与えられる場合、出力される信号は図２（ｂ）に示すＢ点における信号波形のように周波数の高い信号成分を含まない信号となる。この出力信号がヒステリシス特性設定装置の抵抗分圧回路２０に与えられる。
【００１４】
抵抗分圧回路２０は、抵抗器Ｒ１，Ｒ２によって構成されており、抵抗器Ｒ２の一端にはローパスフィルタ回路１０からの信号が与えられる。また、この抵抗器Ｒ２の一端はマイコン３０の第１ポートＩ１に接続され、抵抗器Ｒ２の他端は抵抗器Ｒ１の一端およびマイコン３０の第２ポートＩ２に接続され、抵抗器Ｒ１の他端は接地されている。この構成により、第１ポートＩ１にはローパスフィルタ回路１０からの信号電圧（以下「入力電圧」という）がそのまま印加され、第２ポートＩ２には分圧されて印加される。すなわち、入力電圧をＶｉとするとき、第１ポートＩ１に与えられる電圧はＶｉであり、第２ポートＩ２に与えられる電圧は（Ｒ１／（Ｒ１＋Ｒ２））・Ｖｉである。したがって、第１ポートＩ１および第２ポートＩ２の固有の入力閾値（スレッショルド・レベル）である閾電圧値をＶｔｈとするとき、第１ポートＩ１の閾電圧値に対応する入力電圧値は閾電圧値と同じＶｔｈとなり、第２ポートＩ２の閾電圧値に対応する入力電圧値は分圧されていることから（１＋（Ｒ２／Ｒ１））・Ｖｔｈとなる。ここで、Ｒ１，Ｒ２は抵抗器Ｒ１，Ｒ２の抵抗値を示すものとし、閾電圧値とは入力されるデジタル信号がハイレベル（以下「Ｈｉ」と略記する）であるかまたはローレベル（以下「Ｌｏ」と略記する）であるかを区別するための閾値となる電圧値である。よって、上記第１ポートＩ１および第２ポートＩ２では、与えられる電圧が閾電圧値以上である場合にはＨｉであり、閾電圧値未満である場合にはＬｏであるものとして検出される。
【００１５】
マイコン３０は、例えば車載電子制御ユニット（ＥＣＵ）に含まれるマイクロコンピュータなどの、内蔵されるプログラムに基づくソフトウェア処理を行うコンピュータであり、ここでは上記第１ポートＩ１および第２ポートＩ２により検出されるＨｉまたはＬｏの組み合わせに基づきヒステリシス特性を設定するソフトウェア処理を行う。このソフトウェア処理につき、図を参照して説明する。
【００１６】
＜２．マイコンのソフトウェア処理＞
図３は、入力電圧に対応する第１ポートＩ１および第２ポートＩ２の検出結果と、上記ソフトウェア処理の結果とを表として示す図である。図示されるように、ここでは入力電圧の値に応じて、３つの場合に対応するソフトウェア処理が行われる。以下、これら３つの場合に分けてソフトウェア処理の内容を説明する。
【００１７】
第１に、入力電圧Ｖｉが（１＋（Ｒ２／Ｒ１））・Ｖｔｈ以上である場合、入力電圧は第１ポートＩ１および第２ポートＩ２の閾電圧値に対応する入力電圧値以上であるため、第１ポートＩ１および第２ポートＩ２ではそれぞれＨｉが検出される。マイコン３０は、第１ポートＩ１および第２ポートＩ２でそれぞれＨｉが検出される場合、処理結果としてＨｉを出力するようにソフトウェア処理を行う。この処理は簡単な条件式または論理式により行われる。なお、ここでの処理結果は所定のメモリ領域に保存されるものとする。
【００１８】
第２に、入力電圧ＶｉがＶｔｈ以上であってかつ（１＋（Ｒ２／Ｒ１））・Ｖｔｈ未満である場合、入力電圧は第１ポートＩ１の閾電圧値に対応する入力電圧値以上であってかつ第２ポートＩ２の閾電圧値に対応する入力電圧値未満であるため、第１ポートＩ１ではＨｉが検出され、第２ポートＩ２ではＬｏが検出される。マイコン３０は、第１ポートＩ１でＨｉが検出され第２ポートＩ２でＬｏが検出される場合、処理結果として直前の処理結果（ＨｉまたはＬｏの値）を保持するようにソフトウェア処理を行う。すなわち、マイコン３０は所定のメモリ領域に保存されるＨｉまたはＬｏの値を変更することなくそのまま出力する。
【００１９】
第３に、入力電圧ＶｉがＶｔｈ未満である場合、入力電圧は第１ポートＩ１および第２ポートＩ２の閾電圧値に対応する入力電圧値未満であるため、第１ポートＩ１および第２ポートＩ２ではそれぞれＬｏが検出される。ここで、マイコン３０は、第１ポートＩ１および第２ポートＩ２でそれぞれＬｏが検出される場合、処理結果としてＬｏを出力するようにソフトウェア処理を行う。この処理は簡単な条件式または論理式により行われる。なお、ここでの処理結果も所定のメモリ領域に保存されるものとする。
【００２０】
このように、上記抵抗分圧回路２０により分圧された電圧を第２ポートＩ２に与え、上記ソフトウェア処理を行うことにより、上限値を（１＋（Ｒ２／Ｒ１））・Ｖｔｈとし、下限値をＶｔｈとして、（Ｒ２／Ｒ１）・Ｖｔｈの範囲をヒステリシス電圧とするヒステリシス特性設定装置が構成される。さらに、このヒステリシス特性設定装置の動作について、具体的な数値を例示して詳説する。
【００２１】
図４は、ヒステリシス特性設定装置の動作を説明するための図であり、図４（ａ）は、第１ポートＩ１および第２ポートＩ２に入力される電圧（以下「ポート電圧」という）と入力電圧との関係をグラフとして示す図である。ここで、抵抗分圧回路２０に含まれる抵抗器Ｒ１の抵抗値は２．５ＫΩ、抵抗器Ｒ２の抵抗値は１ＫΩ、各ポートの閾電圧値Ｖｔｈは２．５Ｖであるものとする。図４（ａ）に示されるように、入力電圧が３．５Ｖであるときに第２ポートＩ２に与えられる電圧値は分圧されることにより２．５Ｖとなるため、第２ポートＩ２の閾電圧値に対応する入力電圧値は３．５Ｖとなる。なお、第１ポートＩ１の閾電圧値に対応する入力電圧値が２．５Ｖとなり、第２ポートＩ２の閾電圧値に対応する入力電圧値が３．５Ｖとなることは、上述した関係式からも導くことができる。
【００２２】
図４（ｂ）は、第１ポートＩ１および第２ポートＩ２により検出されるＨｉまたはＬｏの値と入力電圧との関係を示す図である。第１ポートＩ１の閾電圧値に対応する入力電圧値は２．５Ｖとなり、第２ポートＩ２の閾電圧値に対応する入力電圧値は３．５Ｖとなるため、これらの値の間には１Ｖのずれが生じ、各ポートでＨｉまたはＬｏが検出される範囲も同様に１Ｖのずれが生じる。この範囲がヒステリシス電圧と等しくなるように、上限値を３．５Ｖとし、下限値を２．５Ｖとして上記ソフトウェア処理が行われる。
【００２３】
図４（ｃ）は、上記ソフトウェア処理の処理結果と入力電圧との関係を示す図である。このように、入力電圧が増加する場合、上限値である３．５Ｖ以上になるまで処理結果はＬｏであり、入力電圧が減少する場合、下限値である２．５Ｖ未満になるまで処理結果はＨｉであるため、１Ｖのヒステリシス電圧を有するヒステリシス特性設定装置が構成される。
【００２４】
以上のように、本ヒステリシス特性設定装置は、抵抗分圧回路２０によりヒステリシス特性の上限値および下限値となる閾電圧に対応する入力電圧値が設定され、マイコン３０のソフトウェア処理により上記上限値および下限値に基づくヒステリシス特性が設定される構成である。この構成により、ノイズによる入力信号の（電圧が増加するときには上限値までの、減少するときには下限値までの）電圧変化による影響が生じないため、入力信号からノイズが除去される。
【００２５】
＜３．変形例＞
上記一実施形態に係るヒステリシス特性設定装置では、入力側前段にローパスフィルタ回路１０が設けられる構成であるが、例えば入力信号に接地電位の変動によるノイズが含まれる場合には、周波数の高い信号成分を取り除く必要がないため、ローパスフィルタ回路１０は省略される。この接地電位の変動によるノイズは、例えば車載電装装置の接地電位と車両用センサの接地電位とが通常異なることから、車載電装装置のＯＮ／ＯＦＦ動作により瞬時的に車両センサの接地電位が変動することにより発生する。
【００２６】
上記一実施形態に係るヒステリシス特性設定装置では、抵抗分圧回路２０が２つの抵抗器Ｒ１，Ｒ２により構成されるが、互いに直列に接続される３つの抵抗器により構成されてもよい。この場合、抵抗器間の２つの接続点からそれぞれ第１ポートＩ１および第２ポートＩ２に電圧を与える構成とすれば、各抵抗器の抵抗値を適宜な値に設定することにより各ポートに対して適宜の電圧を与えることができる。また、抵抗分圧回路２０は抵抗器により構成されるが、分圧することができる構成であれば、抵抗器以外の直流抵抗を有する部材により構成されてもよく、さらにはトランジスタにより増幅される信号が分圧される構成であってもよい。
【００２７】
＜４．効果＞
上記実施形態によれば、ローパスフィルタ回路１０からの信号が抵抗分圧回路２０により分圧されることにより、ヒステリシス特性の上限値および下限値となる閾電圧に対応する入力電圧値が設定され、マイコン３０のソフトウェア処理により上記上限値および下限値に基づくヒステリシス特性が設定される構成である。この構成により、シュミットトリガ回路に代表されるような部品点数の多い回路によることなく、少ない部品点数（具体的には２つの抵抗器のみ）でヒステリシス特性を設定することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るヒステリシス特性設定装置およびローパスフィルタ回路の構成を示す図である。
【図２】上記実施形態における図１のＡ点およびＢ点での信号波形を示す図である。
【図３】上記実施形態における入力電圧に対応する第１および第２ポートの検出結果とソフトウェア処理の結果とを表として示す図である。
【図４】上記実施形態に係るヒステリシス特性設定装置の動作を説明するための図である。
【図５】従来のシュミットトリガ回路の構成を例示した図である。
【符号の説明】
１０ …ローパスフィルタ回路
２０ …抵抗分圧回路
３０ …マイクロコンピュータ
Ｉ１ …第１ポート
Ｉ２ …第２ポート
Ｒ１〜Ｒ３ …抵抗器
Ｃ１ …コンデンサ
Claims (2)
- 入力信号に対してヒステリシス特性を設定する装置であって、
前記入力信号の電圧を、第１の電圧と当該第１の電圧より小さい第２の電圧とに分圧する分圧回路と、
所定の閾値を有しており前記第１の電圧が与えられる第１のポートと前記閾値を有しており前記第２の電圧が与えられる第２のポートとを含み、所定のソフトウェア処理を行うことによりヒステリシス特性を設定するコンピュータと
を備え、
前記コンピュータは、前記第１および第２のポートに与えられる電圧が共に前記閾値以上である場合には前記入力信号がハイレベルであると判定し、前記第１のポートに与えられる電圧が前記閾値以上であってかつ前記第２のポートに与えられる電圧が前記閾値未満である場合には直前になされた判定内容と同一の判定を行い、前記第１および第２のポートに与えられる電圧が共に前記閾値未満である場合には前記入力信号がローレベルであると判定するソフトウェア処理を行うことを特徴とする、ヒステリシス特性設定装置。 - 前記分圧回路は、直列に接続される第１および第２の抵抗器を含み、前記第１の抵抗器の一端には前記入力信号が与えられかつ前記第１のポートが接続されており、前記第１の抵抗器の他端には前記第２の抵抗器の一端および前記第２のポートが接続されており、前記第２の抵抗器の他端は接地されることを特徴とする、請求項１に記載のヒステリシス特性設定装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002281262A JP4036070B2 (ja) | 2002-09-26 | 2002-09-26 | ヒステリシス特性設定装置 |
| US10/668,254 US7003408B2 (en) | 2002-09-26 | 2003-09-24 | Hysteresis characteristic setting device and hysteresis characteristic setting method |
| EP03021775A EP1404018B1 (en) | 2002-09-26 | 2003-09-25 | Hysteresis characteristic setting device and hysteresis characteristic setting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002281262A JP4036070B2 (ja) | 2002-09-26 | 2002-09-26 | ヒステリシス特性設定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004120380A JP2004120380A (ja) | 2004-04-15 |
| JP4036070B2 true JP4036070B2 (ja) | 2008-01-23 |
Family
ID=31973308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002281262A Expired - Fee Related JP4036070B2 (ja) | 2002-09-26 | 2002-09-26 | ヒステリシス特性設定装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7003408B2 (ja) |
| EP (1) | EP1404018B1 (ja) |
| JP (1) | JP4036070B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100630820B1 (ko) | 2004-07-09 | 2006-10-02 | 주식회사 현대오토넷 | 고주파 노이즈 제거를 위한 오디오 또는 비디오 시스템 |
| US20070019891A1 (en) * | 2005-07-20 | 2007-01-25 | L&P Property Management Company | Visual alignment system for bale bags |
| JP6292352B2 (ja) * | 2015-07-31 | 2018-03-14 | 日産自動車株式会社 | 車載モータのリレー制御方法及び制御装置 |
| GB2557911B (en) * | 2016-12-15 | 2021-12-22 | A Tech Fabrications Ltd | Circuit arrangement |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1919929A1 (de) * | 1969-04-19 | 1970-11-05 | Bosch Gmbh Robert | Einrichtung zum Erkennen des Schlupfs von Fahrzeugraedern |
| JPH0528521A (ja) | 1991-07-26 | 1993-02-05 | Ricoh Co Ltd | トラツク追跡装置 |
| US6134655A (en) * | 1992-05-13 | 2000-10-17 | Comverge Technologies, Inc. | Method and apparatus for initializing a microprocessor to insure fault-free operation |
| US5752100A (en) * | 1996-01-26 | 1998-05-12 | Eastman Kodak Company | Driver circuit for a camera autofocus laser diode with provision for fault protection |
| JPH10197572A (ja) | 1997-01-07 | 1998-07-31 | Nissan Motor Co Ltd | ヒステリシスコンパレータ |
| US5949197A (en) * | 1997-06-30 | 1999-09-07 | Everbrite, Inc. | Apparatus and method for dimming a gas discharge lamp |
| US6198239B1 (en) * | 1998-06-15 | 2001-03-06 | Dana Corporation | Hysteresis control in switched reluctance motors |
| JP3593261B2 (ja) * | 1998-06-22 | 2004-11-24 | 株式会社リコー | ヒステリシスコンパレータ回路、及び波形発生回路 |
| US6304088B1 (en) * | 1999-05-21 | 2001-10-16 | Micrel Incorporated | Voltage monitor circuit with adjustable hysteresis using a single comparator |
| US6188206B1 (en) * | 1999-12-08 | 2001-02-13 | Intel Corporation | Dynamic hysteresis voltage regulation |
| FR2817970B1 (fr) | 2000-12-11 | 2003-03-07 | Renault | Dispositif et procede de detection de la rotation d'un moteur thermique |
| US6366069B1 (en) * | 2001-02-01 | 2002-04-02 | Intel Corporation | Hysteretic-mode multi-phase switching regulator |
-
2002
- 2002-09-26 JP JP2002281262A patent/JP4036070B2/ja not_active Expired - Fee Related
-
2003
- 2003-09-24 US US10/668,254 patent/US7003408B2/en not_active Expired - Fee Related
- 2003-09-25 EP EP03021775A patent/EP1404018B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7003408B2 (en) | 2006-02-21 |
| EP1404018B1 (en) | 2011-09-14 |
| JP2004120380A (ja) | 2004-04-15 |
| US20040064279A1 (en) | 2004-04-01 |
| EP1404018A1 (en) | 2004-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI550495B (zh) | 高靈敏度的電容觸控裝置及其運作方法 | |
| TWI499959B (zh) | 觸控晶片及採用此觸控晶片之觸控裝置 | |
| AU2548099A (en) | Capacitance detection system and method | |
| US6940290B2 (en) | Sensor output processing device having self-diagnosis function | |
| JP4036070B2 (ja) | ヒステリシス特性設定装置 | |
| US10063214B2 (en) | Programmable band-pass filter circuit of analog front-end used for capacitance detection | |
| US7382118B2 (en) | Device for detecting the wheel speed | |
| JP5941718B2 (ja) | 信号処理回路、車載用電子制御装置、および信号処理回路の車載用電子制御装置への実装方法 | |
| JP4296124B2 (ja) | 内燃機関用点火時期制御装置 | |
| US11849308B2 (en) | Circuit for processing a wake-up signal | |
| JP2007232579A (ja) | センサ信号入力装置 | |
| JP2850618B2 (ja) | リセット制御回路 | |
| GB2255410A (en) | Digital sensors | |
| CN202351331U (zh) | 汽车传感器的脉冲信号的检测电路 | |
| US20070146017A1 (en) | Semiconductor device | |
| JPH07130082A (ja) | ゼロクロス検出回路 | |
| TW201635126A (zh) | 高靈敏度的電容觸控裝置及其運作方法 | |
| KR100599575B1 (ko) | 전동조향장치용 토크센서의 인터페이스 회로 | |
| JP3097464B2 (ja) | 加速度センサ | |
| JPH04231879A (ja) | 信号源の信号用評価回路装置 | |
| JPH08328742A (ja) | タッチパネルの制御方法および座標入力装置 | |
| KR101409086B1 (ko) | 입력 정전압 상태 판단 회로 | |
| JP2605170B2 (ja) | 入力信号処理装置 | |
| JPH11337368A (ja) | 磁気検出回路 | |
| JP2006329066A (ja) | センサ信号の入力装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050708 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070719 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071009 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071022 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131109 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |