JP4033657B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4033657B2 JP4033657B2 JP2001311164A JP2001311164A JP4033657B2 JP 4033657 B2 JP4033657 B2 JP 4033657B2 JP 2001311164 A JP2001311164 A JP 2001311164A JP 2001311164 A JP2001311164 A JP 2001311164A JP 4033657 B2 JP4033657 B2 JP 4033657B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- single crystal
- layer
- crystal silicon
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法に関し、特に、ＳＯＩ（Silicon On Insulator）基板と、その基板を利用した半導体装置に関するものである。
【０００２】
【従来の技術】
従来、半導体集積回路に代表される半導体装置として数々の構造のものが提案されている。絶縁層の上に単結晶シリコン層を形成してＳＯＩ基板を構成し、この単結晶シリコン層に各種のデバイスを形成することにより、寄生容量を低減でき、しかもデバイス間の分離を確実に行なうことができる。そのため、単結晶シリコン基板に半導体装置を作り込むよりも、デバイス特性およびデバイス間の分離の点から有利である。このような観点から、近年、単結晶シリコン基板の代わりにＳＯＩ基板の上に半導体集積回路を形成する方法が用いられている。
【０００３】
また、ＳＯＩ基板の最表面の単結晶シリコン層に微細加工を施すことによって、低消費電力の微細デバイス、またはデバイス間を分離したＭＯＳ（metal oxide semiconductor）デバイスへの応用が行なわれている。また、単電子トランジスタなどの量子効果デバイスへの応用も検討されている。
【０００４】
ＳＯＩ基板の製造方法として、従来ＳＩＭＯＸ法（separation by implantation of oxygen）による製造方法が提案され、かつ実現されている。図２６〜図２８は、従来の方法に従ったＳＯＩ基板の製造方法を説明するための断面図である。図２６を参照して、まず、単結晶シリコンからなる半導体基板２００を準備する。この半導体基板２００を高真空状態に保った容器内に保持する。
【０００５】
図２７を参照して、半導体基板２００に対して、矢印２０３で示す方向から酸素イオンを打込む。これにより、半導体基板２００内に酸素イオン打込み層２０４を形成する。
【０００６】
図２８を参照して、所定の熱処理を半導体基板２００に施すことにより、シリコン酸化物層２０２を形成する。このような製造方法によって、絶縁層としてのシリコン酸化物層２０２と、その上の単結晶シリコン層とからなるＳＯＩ基板を製造することができる。
【０００７】
【発明が解決しようとする課題】
上述のような従来のＳＯＩ基板では、以下のような問題があった。すなわち、ＳＯＩ基板上に、たとえば電界効果トランジスタを形成する場合には、ソース領域およびドレイン領域の抵抗を下げるために、一般的に、エレベイティドソース・ドレイン構造を採用する。この構造では、単結晶シリコン層上に、さらに単結晶シリコン層をエピタキシャル成長させるため、ＳＯＩ基板の表面が平坦でなくなるという問題があった。
【０００８】
また、表面を平坦にするためには、エレベイティドソース・ドレイン領域を覆うような層間絶縁膜を形成し、さらにその層間絶縁膜を化学的機械的研磨法で平坦化するなど、製造工程が複雑化するという問題があった。
【０００９】
そこで、この発明は上述のような問題点を解決するためになされたものであり、高い平坦性を有する半導体基板および半導体装置を提供することを目的とするものである。
【００１０】
またこの発明は、簡単な工程で製造でき、かつ半導体素子に応じた単結晶シリコン層を有する半導体基板および半導体装置を提供することを目的とするものである。
【００１１】
【課題を解決するための手段】
この発明は、半導体基板と、半導体基板の上に形成された半導体素子とを備え、半導体基板は、主表面を有する単結晶シリコン層と、単結晶シリコン層内に形成されたシリコン酸化物層とを含み、シリコン酸化物層は、主表面からの距離が相対的に大きい第１の頂面と、主表面からの距離が相対的に小さい第２の頂面とを含み、半導体素子は、主表面と第１の頂面との間に形成された量子細線または量子ドットである半導体装置の製造方法であって、単結晶シリコン層を含む半導体基板の主表面にマスク層を形成する工程と、マスク層をマスクとして単結晶シリコン層に酸素イオンを注入した後、熱処理して単結晶シリコン層内にシリコン酸化物層を形成する工程とを備える。
好ましくは、マスク層を形成する工程は、シリコン酸化膜およびシリコン窒化膜の少なくとも１種を含むマスク層を形成する工程を含む。
好ましくはマスク層を形成する工程は、主表面の法線とマスク層の側面とが所定の角度をなすようにマスク層を形成する工程を含む。
好ましくはシリコン酸化物層を形成した後、半導体基板の主表面を構成する単結晶シリコン層の部分を除去する工程をさらに備える。
好ましくは、単結晶シリコン層の部分を除去する工程は、半導体基板の主表面を構成する単結晶シリコン層の部分を酸化した後、酸化された部分をエッチングで除去する工程を含む。
好ましくは、単結晶シリコン層の部分を除去する工程は、半導体基板の主表面を構成する単結晶シリコン層の部分を化学的機械的研磨法で除去する工程を含む。
【００２６】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
【００２７】
（実施の形態１）
図１は、この発明の実施の形態１に従った半導体基板の断面図である。図１を参照して、この発明の実施の形態１に従った半導体基板１００は、主表面１００ａを有する単結晶シリコン層１０１および１０３と、単結晶シリコン層１０１および１０３内に形成されたシリコン酸化物層１０２とを備える。シリコン酸化物層１０２は、主表面１００ａから距離が相対的に大きい第１の頂面１０２ａと、主表面１００ａからの距離が相対的に小さい第２の頂面１０２ｃとを含む。
【００２８】
半導体基板１００の大部分は単結晶シリコン層１０１が構成している。単結晶シリコン層１０１上には、酸素イオンの打込みと熱処理により形成されたシリコン酸化物層１０２が形成されている。シリコン酸化物層１０２は、主として二酸化シリコンにより構成される。シリコン酸化物層１０２は、最も低い部分に位置する第１部分１０２ｄと、最も高い部分に位置する第２部分１０２ｆと、第１部分１０２ｄと第２部分１０２ｆとをつなぐ第３部分１０２ｅとを有する。第１部分１０２ｄ、第２部分１０２ｆおよび第３部分１０２ｅに、それぞれ第１の頂面１０２ａ、第２の頂面１０２ｃおよび第３の頂面１０２ｂが形成されている。
【００２９】
単結晶シリコン層１０３がシリコン酸化物層１０２上に形成されている。単結晶シリコン層１０３は、単結晶シリコン層１０１と同一組成であり、主表面１００ａを有する。
【００３０】
主表面１００ａから第２部分１０２ｆの最も深い部分までの距離ｚａは３５０ｎｍである。第１部分１０２ｄの上端から下端までの深さｔａは９０ｎｍである。
【００３１】
次に、図１で示す半導体基板の製造方法について説明する。図２および図３は、図１で示す半導体基板の製造方法を説明するための断面図である。図１を参照して、まず主表面１００ａ上に、膜厚がたとえば５０ｎｍとなるようにレジストを塗布する。次に、紫外線露光機により、パターン形状を露光し、引続いて現像することによりレジストパターンを形成する。主表面１００ａ上に、方向性スパッタリングを用いて、厚みが２〜１００ｎｍとなるようにシリコン酸化膜を堆積する。レジストパターンのスペース部では、主表面１００ａ上にシリコン酸化膜が形成される。その他の部分では、レジストパターン上にシリコン酸化膜が形成される。レジストパターンを除去することにより、レジストパターン上に堆積したシリコン酸化膜を除去する。これにより、図２で示す形状のマスク層１１１が形成される。マスク層１１１はシリコン酸化膜により形成される。マスク層１１１は側面１１１ｓを有する。側面１１１ｓは、主表面１００ａの法線とほぼ平行に延びるように形成される。
【００３２】
図３を参照して、マスク層１１１をマスクとして、注入エネルギ１８０ｋｅＶで注入量０．４×１０18／ｃｍ2で酸素イオンを主表面１００ａに打込む。すると、マスク層１１１が存在しない領域では、酸素イオンが深く注入される。また、マスク層１１１が存在する領域では、酸素イオンが浅く注入される。これにより、図３で示す酸素イオン打込み層１０５が形成される。なお、酸素イオンの打込みにより、表面部分に単結晶シリコン層１０３が形成される。
【００３３】
半導体基板１００を、わずかに酸素を含んだ不活性ガス雰囲気中に保つ。温度を１３５０℃とし、４時間の熱処理を施すことにより、酸素イオン打込み層１０５が、図１で示す二酸化シリコンを主成分とするシリコン酸化物層１０２に変化する。その後、エッチングによりマスク層１１１を取除くことにより図１で示す半導体基板１００が完成する。
【００３４】
すなわち、この方法は、単結晶シリコン層１０１を含む半導体基板１００の主表面１００ａにマスク層１１１を形成する工程と、マスク層１１１をマスクとして単結晶シリコン層１０１に酸素イオンを注入した後、熱処理して単結晶シリコン層１０１および１０３内にシリコン酸化物層１０２を形成する工程とを備える。
【００３５】
このように構成された、この発明の実施の形態１に従った半導体基板１００では、シリコン酸化物層１０２は、主表面１００ａからの距離が相対的に大きい第１の頂面１０２ａと、主表面１００ａからの距離が相対的に小さい第２の頂面１０２ｃとを含むため、主表面１００ａからの距離が相対的に大きい第１の頂面１０２ａ側に不純物領域などを形成できる。その結果、半導体基板１００を平坦化することができる。
【００３６】
なお、酸素イオンの量を変えることによって、シリコン酸化物層１０２を構成する第１部分１０２ｄおよび第２部分１０２ｆの深さｚａおよびｚｂと、膜厚ｔａおよびｔｂの両方を変えることができる。さらに、マスク層１１１の厚さを変えることで、第２部分１０２ｆの深さｚｂと膜厚ｔｂを変えることができる。マスク層１１１は、酸素イオンを減速することが目的であるため、シリコン酸化膜だけでなく、シリコン窒化膜、シリコン酸化膜とシリコン窒化膜との積層膜またはその他の物質による膜で構成してもよい。
【００３７】
（実施の形態２）
図４は、この発明の実施の形態２に従った半導体基板の断面図である。図２を参照して、この発明の実施の形態２に従った半導体基板１００では、実施の形態１で形成した半導体基板１００の主表面１００ａを構成する単結晶シリコンを、ドライまたはウェット環境下で犠牲酸化する。ウェットまたはドライエッチングにより犠牲酸化膜を取除く。必要とあれば、この犠牲酸化とエッチングの組合せを複数回繰返すことによって、図４に示すように、主表面１００ｂと第２の頂面１０２ｃとが、ほぼ同一平面となる。この場合、最表面が単結晶シリコン層１０３とシリコン酸化物層１０２とにより構成される。
【００３８】
また、図４で示す犠牲酸化とエッチングの組合せではなく、化学的機械的研磨法（ＣＭＰ）などの方法によって、最表面の単結晶シリコン層１０３を薄膜化することも可能である。すなわち、半導体基板の製造方法は、シリコン酸化物層１０２を形成した後、半導体基板１００の主表面１００ａを構成する単結晶シリコン層１０３の部分を除去する工程をさらに備える。単結晶シリコン層１０３の部分を除去する工程は、半導体基板１００の主表面１００ａを構成する単結晶シリコン層１０３の部分を酸化した後、酸化された部分をエッチングで除去する工程を含む。また、単結晶シリコン層１０３の部分を除去する工程は、半導体基板１００の主表面１００ａの単結晶シリコン層１０３の部分を化学的機械的研磨法で除去する工程を含む。
【００３９】
このように構成された実施の形態２に従った半導体基板１００では、実施の形態１に従った半導体基板１００と同様の効果がある。
【００４０】
（実施の形態３）
図５は、この発明の実施の形態３に従った半導体基板の断面図である。図５を参照して、この発明の実施の形態３に従った半導体基板１００では、シリコン酸化物層１０２の第３部分１０２ｅが主表面１００ａに対して傾斜している点で、実施の形態１に従った半導体基板と異なる。この傾斜した第３部分１０２ｅの厚みｔ１は、実施の形態１の第３部分１０２ｅの厚みよりも大きい。
【００４１】
次に、図５で示す半導体基板の製造方法について説明する。図６および図７は、図５で示す半導体基板の製造方法を説明するための断面図である。図６を参照して、まず主表面１００ａに、マスク層１１１を形成する。このマスク層１１１の側面１１１ｓは、主表面１００ａの法線に対して鋭角θ１をなす。
【００４２】
図７を参照して、マスク層１１１をマスクとして矢印１１２で示す方向から主表面１００ａに酸素イオンを注入する。その後、実施の形態１と同様に熱処理を施すことにより、シリコン酸化物層１０２を形成する。シリコン酸化物層１０２では、第３部分１０２ｅが実施の形態１に比べて傾斜している。また、第３の頂面１０２ｂも、主表面１００ａに対して傾斜している。マスク層１１１を取り除いて、図５で示す半導体基板が完成する。
【００４３】
このように構成された、この発明の実施の形態３に従った半導体基板１００では、実施の形態１で示した半導体基板と同様の効果がある。
【００４４】
（実施の形態４）
図８は、この発明の実施の形態４に従った半導体基板の断面図である。図８を参照して、この発明の実施の形態４に従った半導体基板１００では、シリコン酸化物層１０２の第３部分１０２ｅが、実施の形態３に従った第３部分１０２ｅに比べて主表面１００ａとのなす角度が大きくなるように傾いている点で、実施の形態３に従ったシリコン酸化物層１０２と異なる。また、第３部分１０２ｅの厚みｔ２は、実施の形態３の第３部分１０２ｅの厚みｔ１よりも大きい。
【００４５】
次に、図８で示す半導体基板１００の製造方法について説明する。図９および図１０は、図８で示す半導体基板の製造方法を説明するための断面図である。図９を参照して、まず、主表面１００ａ上にマスク層１１１を形成する。マスク層１１１の側面１１１ｓは、主表面１００ａの法線に対して鋭角θ２をなす。この場合、θ２＞θ１である。図１０を参照して、マスク層１１１をマスクとして主表面１００ａに矢印１１２で示す方向から酸素イオンを注入する。その後、実施の形態１と同様に熱処理を施すことにより、シリコン酸化物層１０２を形成する。マスク層１１１を取り除いて、図８で示す半導体基板が完成する。
【００４６】
このように構成された、この発明の実施の形態４に従った半導体基板１００では、実施の形態１で示した半導体基板と同様の効果がある。
【００４７】
なお、側面１１１ｓでは、マスク層１１１の厚さは場所によって異なる。したがって、酸素イオンを注入した場合の酸素の深さ方向の分布は、マスク層１１１のパターンの厚さに応じて分布する。シリコン酸化物層１０２の厚みは、側面１１１ｓの傾斜によって制御可能となる。同じ膜厚のマスクパターンでも、θ１＜θ２であれば、第３部分１０２ｅの厚みはｔ１＜ｔ２となる。極端な例として、θが０°となる場合には、マスク層１１１で覆われた領域とマスク層１１１で覆われていない領域での酸素イオンの注入深さ方向のプロファイルは、マスク層１１１の側面１１１ｓで急激に変化する。したがって、酸素イオン注入後に酸化処理を行なうと、この部分の第３部分１０２ｅの厚さは一番薄くなる。
【００４８】
（実施の形態５）
図１１は、この発明の実施の形態５に従った半導体装置の断面図である。図１１を参照して、この発明の実施の形態５に従った半導体装置は、半導体基板１００と、半導体基板１００の上に形成された半導体素子としての電界効果トランジスタ１４０とを備える。半導体基板１００は、主表面を有する単結晶シリコン層１０１および１０３と、単結晶シリコン層１０１および１０３内に形成されたシリコン酸化物層１０２とを含む。シリコン酸化物層１０２は、主表面１００ａから距離が相対的に大きい第１の頂面１０２ａと、主表面１００ａからの距離が相対的に小さい第２の頂面１０２ｃとを含む。電界効果トランジスタ１４０は、主表面１００ａと第１の頂面１０２ａとの間に形成されたソース領域１３１とドレイン領域１３２とを含む。
【００４９】
半導体基板１００は、実施の形態１に従った半導体基板１００と同様に構成されている。シリコン酸化物層１０２は、実施の形態１と同様の第１部分１０２ｄ、第２部分１０２ｆおよび第３部分１０２ｅならびに第１の頂面１０２ａ、第２の頂面１０２ｃおよび第３の頂面１０２ｂとを有する。
【００５０】
半導体基板１００には、電界効果トランジスタ１４０が形成されている。この電界効果トランジスタ１４０のしきい値電圧は０．２〜０．６Ｖである。電界効果トランジスタ１４０は、主表面１００ａ上にゲート酸化膜１２７を介在させて形成されたゲート電極１２８と、ゲート電極１２８の両側の単結晶シリコン層１０３に形成されたソース領域１３１およびドレイン領域１３２とを有する。主表面１００ａには、ポリシリコン層１２３が形成されており、ポリシリコン層１２３の上およびゲート電極１２８の上には、シリサイド領域１２９が形成されている。なお、ｚａ＝３５０ｎｍ、ｚｂ＝１００ｎｍ程度である。
【００５１】
ソース領域１３１およびドレイン領域１３２には、ヒ素が注入されており、その濃度は１×１０20〜１×１０21ｃｍ-3程度である。単結晶シリコン層１０３の主表面１００ａには、フィールド酸化膜１２２が形成されている。
【００５２】
次に、図１１で示す半導体装置の製造方法について説明する。図１２〜図１４は、図１１で示す半導体装置の製造方法を説明するための断面図である。図１２を参照して、最表面の単結晶シリコン層１０３の不純物濃度を制御し、これによりトランジスタのしきい値電圧を制御するために、単結晶シリコン層１０３全面にイオンを注入し、活性化アニールを行なう。たとえば、質量数が４９のボロンを含むＢＦ2のイオンを注入エネルギ１５ｋｅＶ程度で注入する。この際の注入量は、たとえばしきい値電圧を０．２〜０．６Ｖとするために、０．５×１０12〜３．０×１０12ｃｍ-2とする。
【００５３】
実施の形態１と同様の工程に従い、単結晶シリコン層１０１にマスク層１１１を介して酸素イオンを打込み、その後熱処理することによりシリコン酸化物層１０２を形成する。単結晶シリコン層１０３の表面を部分的に酸化することによりフィールド酸化膜１２２を形成する。さらに、その上にポリシリコン層１２３を形成する。
【００５４】
図１３を参照して、ポリシリコン層１２３上にシリコン酸化膜１２５を形成する。その後、レジストを塗布し、レジストを所定のフォトリソグラフィ工程によってパターニングする。これにより、第２部分１０２ｆ上のポリシリコン層１２３およびシリコン酸化膜１２５を露出させるようにレジストパターンを形成する。レジストパターンをマスクとしてポリシリコン層１２３およびシリコン酸化膜１２５をエッチングすることにより主表面１００ａを露出させる。また、ポリシリコン層１２３には、開口１２３ｈが形成される。
【００５５】
図１４を参照して、まずゲート酸化膜１２７を形成する。次にゲート酸化膜１２７上に、厚みが１００ｎｍ〜２００ｎｍ程度のゲート電極１２８を形成する。半導体基板１００と逆導電型の高濃度の不純物イオンを、ゲート電極をマスクとしてイオン注入法により導入する。たとえば、ヒ素イオンを、注入エネルギ４０ｋｅＶで注入量５×１０15ｃｍ-2でヒ素イオンを注入する。これにより、単結晶シリコン層１０３に不純物濃度が１×１０20〜１×１０21ｃｍ-3程度のソース領域１３１およびドレイン領域１３２を形成する。
【００５６】
図１１を参照して、たとえば、チタン金属を、ゲート電極１２８と同じ厚さにスパッタリングにより堆積し、急速加熱処理（ＲＴＡ）により、自己整合的にソース領域１３１、ドレイン領域１３２、ゲート電極１２８の表面をシリサイド化し、シリサイド領域１２９を形成する。未反応のチタンを選択的に除去する。
【００５７】
なお、未反応のチタンを除去する方法は、たとえばM.Shimizu et al., Symposium on VLSI Technology Digest of Technical Papers, p11（1988）に記載されている。
【００５８】
その後、化学気相堆積法により保護膜を全面に堆積し、ソース領域１３１、ドレイン領域１３２、ゲート電極１２８の各電極用のコンタクトホールを形成し、各電極への金属配線工程を行なうことにより、金属配線を形成する。これにより、ソース領域１３１およびドレイン領域１３２がチャネル領域に比べて厚い、電界効果トランジスタとして１４０としてのｎチャネル型のＳＯＩＭＯＳＦＥＴ(silicon on insulator metal oxide semiconductor field-effect transistor)を形成することができる。注入するイオンを変えることにより、同様の方法でｐチャネル型ＳＯＩＭＯＳＦＥＴを形成することもできる。
【００５９】
このように構成された半導体装置では、シリコン酸化物層１０２は、主表面１００ａからの距離が相対的に大きい第１の頂面１０２ａと、主表面１００ａからの距離が相対的に小さい第２の頂面１０２ｃとを含む。この第１の頂面１０２ａ側にソースおよびドレイン領域１３１および１３２を形成する。その結果、半導体装置の平坦性を高めることができる。
【００６０】
なお、最表面の単結晶シリコン層を薄膜化すると、部分空乏型から完全空乏型および完全反転型になり、デバイス特性が向上することが知られている。しかし、薄膜化によってデバイス特性が改善されても、最表面の単結晶シリコン層１０３が薄くなると、ソース領域およびドレイン領域での抵抗が増大するため、相互コンダクタンスｇｍなどの電流駆動力が低下する。そのために、エレベイティドソースおよびドレイン構造を採用することによって、ソース領域とドレイン領域の体積を増大させて抵抗を下げるなどの工夫が行なわれている。
【００６１】
しかしながら、この場合、平坦ではなくなるので、その後のプロセスが複雑となる。これに対して、この発明に従ったＳＯＩＭＯＳＦＥＴでは、ソース領域１３１およびドレイン領域１３２の厚みが、チャネル領域に比べて厚くなるため、平坦な構造のまま、エレベイティドソースおよびドレイン領域構造と同様にソース抵抗を下げることが可能となる。その結果、トランジスタを形成した後の保護膜や金属配線の形成プロセスを使用することができる。
【００６２】
（実施の形態６）
図１５は、この発明の実施の形態６に従った半導体装置の断面図である。図１５を参照して、この発明の実施の形態６に従った半導体装置では、シリコン酸化物層１０２の第２部分１０２ｆの第２の頂面１０２ｃが主表面１００ｂとほぼ同一平面である点で、実施の形態５に従った半導体装置と異なる。単結晶シリコン層１０３内にソース領域１３１およびドレイン領域１３２が形成されている。ソース領域１３１およびドレイン領域１３２と、これらに囲まれるチャネル領域の深さとはほぼ等しい。
【００６３】
次に、図１５で示す半導体装置の製造方法について説明する。図１６〜図１８は、図１５で示す半導体装置の製造方法を説明するための断面図である。図１６を参照して、まず実施の形態２と同様の方法により、半導体基板１００の主表面をエッチングする。これにより、主表面１００ｂを形成する。主表面１００ｂは、第２の頂面１０２ｃとほぼ同一平面である。その後は、実施の形態５と同様に半導体装置を製造する。ただし、フィールド酸化膜１２２を形成する工程は省略される。
【００６４】
このように構成された、この発明の実施の形態６に従った半導体装置は、実施の形態５に従った半導体装置と同様の効果がある。
【００６５】
なお、ＳＯＩＭＯＳＦＥＴにおけるデバイス間分離の方法として、厚い酸化膜によって分離する方法と、ＲＩＥ(reactive ion etching)によってトレンチを形成する方法とがある。しかしながら、この実施の形態６に従ったようなＳＯＩ基板を用いれば、単結晶シリコン層１０３にＭＯＳＦＥＴを形成すれば、シリコン酸化物層１０２によって素子分離が可能となる。そのため、厚いシリコン酸化膜を形成するプロセスおよびＲＩＥによってトレンチを形成するプロセスを省略することが可能である。
【００６６】
（実施の形態７）
図１９は、この発明の実施の形態７に従った半導体装置の平面図である。図１９を参照して、この発明の実施の形態７に従った半導体装置は、半導体素子としての量子細線１７０を備える。量子細線１７０の幅は、量子閉じ込め効果が起こる幅とされている。量子細線１７０は、単結晶シリコン層１０３により構成されている。
【００６７】
図２０は、図１９のＸＸ−ＸＸ線に沿って見た断面図である。図２０を参照して、半導体基板１００は、単結晶シリコン層１０１および１０３と、シリコン酸化物層１０２とを備える。単結晶シリコン層１０３がシリコン酸化物層１０２で取囲まれており、シリコン酸化物層１０２上にシリコン酸化膜１７２が形成されている。シリコン酸化物層１０２は、第１部分１０２ｄ、第２部分１０２ｆおよび第３部分１０２ｅを有し、それぞれの部分が第１の頂面１０２ａ、第２の頂面１０２ｃおよび第３の頂面１０２ｂを有する。
【００６８】
半導体装置は、半導体基板１００と、半導体基板１００の上に形成された半導体素子としての量子細線１７０とを備える。半導体基板１００は、主表面１００ａを有する単結晶シリコン層１０１および１０３と、単結晶シリコン層１０１および１０３内に形成されたシリコン酸化物層１０２とを含む。シリコン酸化物層１０２は、主表面１００ａからの距離が相対的に大きい第１の頂面１０２ａと、主表面１００ａからの距離が相対的に小さい第２の頂面１０２ｃとを含む。
【００６９】
このような量子細線１７０の製造方法について説明する。まず、実施の形態１で示すマスク層１１１のパターンを、量子閉じ込め効果が起こるサイズのラインアンドスペースとする。その後、単結晶シリコン層１０３を酸化して、シリコン酸化膜１７２を形成する。このとき、シリコン酸化膜１７２と第２の頂面１０２ｃとが接触するまで酸化を行なう。なお、酸化の雰囲気は、ドライまたはウェットのいずれでもよい。これにより、図２０で示す量子細線１７０が形成される。
【００７０】
このような工程に従えば、簡単な工程で平坦な部分に量子細線１７０を形成することができる。
【００７１】
（実施の形態８）
図２１は、この発明の実施の形態８に従った半導体装置の平面図である。図２１を参照して、量子ドット１８０が形成されている。量子ドット１８０は、箱状であり、長方形状に形成されている。量子ドット１８０は、単結晶シリコン層１０３により構成される。
【００７２】
図２２は、図２１中のＸＸＩＩ−ＸＸＩＩ線に沿って見た断面図である。図２２を参照して、半導体装置は、半導体基板１００と、半導体基板１００の上に形成された半導体素子としての量子ドット１８０とを備える。半導体基板１００は、主表面１００ｂを有する単結晶シリコン層１０１および１０３と、単結晶シリコン層１０１および１０３内に形成されたシリコン酸化物層１０２とを含む。シリコン酸化物層１０２は、主表面１００ｂからの距離が相対的に大きい第１の頂面１０２ａと、主表面１００ｂからの距離が相対的に小さい第２の頂面１０２ｃとを含む。量子ドット１８０は、シリコン酸化膜１８２に覆われている。
【００７３】
次に、量子ドット１８０の製造方法について説明する。実施の形態２と同様の方法により、半導体基板１００を形成する。このとき、マスク層１１１のパターンを、量子閉じ込め効果が起こるサイズとする。その後、ドライまたはウエット環境下で、最表面の単結晶シリコン層１０３を酸化することにより、図２１および２２で示す量子ドット１８０が完成する。
【００７４】
このように構成された量子ドット１８０では、実施の形態７に従った量子細線１７０と同様の効果がある。
【００７５】
以上、この発明の実施の形態について説明したが、ここで示した実施の形態はさまざまに変形することが可能である。まず、上述の実施の形態におけるパターニングの方法は紫外線露光方法に限定されるものではなく、電子線、エキシマレーザ、Ｘ線レーザ、シンクロトロン放射光などによるリソグラフィでも、同様であり、これらにより、ＳＯＩ基板、ＳＯＩＭＯＳＦＥＴ、量子細線および量子ドットを形成することができる。
【００７６】
なお、実施の形態７に従った方法で量子ドットを形成することが可能であり、実施の形態８に従った方法で量子細線を形成することが可能である。
【００７７】
また、マスク層１１１が形成された半導体基板１００への酸素イオンの注入が本発明では重要である。マスク層１１１の材質および膜厚は、酸素イオンの深さ方向のプロファイルから決定される。S.M.Sze著VLSI Technology 2nd ed. McGrawHill出版（1988）によれば、イオンの注入の深さ方向のプロファイルは、イオンの投影飛程Ｒｐと、投影分散ｄＲｐと、３次のモーメントｍ３からＬＳＳ（Lindhard、Scharff、Schiott）理論に基づいて概算することが可能である。
【００７８】
J.F.Gibbons、W.S.Johnson、S.W.Mylroie著Projected Range Statistics: Semiconductors and Related Materials, 2nd ed. Dowden, Hutchinson & Ross出版社（1975）には、Ｒｐ、ｄＲｐおよびｍ３についてまとめられている。これらに基づいて、たとえばシリコン酸化膜のマスク層１１１を有する単結晶シリコンからなる半導体基板に注入エネルギ１８０ｋｅＶの注入エネルギで酸素イオンを注入した場合の半導体基板内での酸素イオンの深さ方向の分布を本発明者は計算した。
【００７９】
図２３は、マスク層１１１がない場合の酸素イオンの深さ方向のプロファイルを示すグラフであり、図２４は、マスク層１１１の厚みが０．０５μｍの場合の酸素イオンの深さ方向のプロファイルを示すグラフであり、図２５は、マスク層１１１の厚みが０．２μｍの場合の酸素イオンの深さ方向のプロファイルを示すグラフである。図２３から２５を参照して、マスク層１１１が厚くなるに従い、酸素イオンの深さ方向のプロファイルが半導体基板の表面に寄っていくのがわかる。マスク層１１１の材料と酸素イオンのエネルギによってＲｐ、ｄＲｐおよびｍ３は変化するため、シリコン酸化物層１０２の深さおよび厚みを制御することが可能である。
【００８０】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００８１】
【発明の効果】
この発明に従えば、基板形成時に最表面の単結晶シリコン層に微細加工が施せるため、サブミクロンＳＯＩＭＯＳＦＥＴまたはデバイス間分離への応用が可能となる。さらに、良質なシリコン酸化膜に覆われた量子箱、量子細線、単一電子トランジスタをはじめとする量子効果デバイスを容易に作製することができる。このように、高速低消費電力のデバイスを提供することが可能となる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１に従った半導体基板の断面図である。
【図２】 図１で示す半導体基板の製造方法の第１工程を示す断面図である。
【図３】 図１で示す半導体基板の製造方法の第２工程を示す断面図である。
【図４】 この発明の実施の形態２に従った半導体基板の断面図である。
【図５】 この発明の実施の形態３に従った半導体基板の断面図である。
【図６】 図５で示す半導体基板の製造方法の第１工程を示す断面図である。
【図７】 図５で示す半導体基板の製造方法の第２工程を示す断面図である。
【図８】 この発明の実施の形態４に従った半導体基板の断面図である。
【図９】 図８で示す半導体基板の製造方法の第１工程を示す断面図である。
【図１０】 図８で示す半導体基板の製造方法の第２工程を示す断面図である。
【図１１】 この発明の実施の形態５に従った半導体装置の断面図である。
【図１２】 図１１で示す半導体基板の製造方法の第１工程を示す断面図である。
【図１３】 図１１で示す半導体基板の製造方法の第２工程を示す断面図である。
【図１４】 図１１で示す半導体基板の製造方法の第３工程を示す断面図である。
【図１５】 この発明の実施の形態６に従った半導体装置の断面図である。
【図１６】 図１５で示す半導体基板の製造方法の第１工程を示す断面図である。
【図１７】 図１５で示す半導体基板の製造方法の第２工程を示す断面図である。
【図１８】 図１５で示す半導体基板の製造方法の第３工程を示す断面図である。
【図１９】 この発明の実施の形態７に従った半導体装置の平面図である。
【図２０】 図１９中のＸＸ−ＸＸ線に沿って見た断面図である。
【図２１】 この発明の実施の形態８に従った半導体装置の平面図である。
【図２２】 図２１中のＸＸＩＩ−ＸＸＩＩ線に沿って見た断面図である。
【図２３】 マスク層１１１がない場合の酸素イオンの深さ方向のプロファイルを示すグラフである。
【図２４】 マスク層１１１の厚みが０．０５μｍの場合の酸素イオンの深さ方向のプロファイルを示すグラフである。
【図２５】 マスク層１１１の厚みが０．２μｍの場合の酸素イオンの深さ方向のプロファイルを示すグラフである。
【図２６】 従来の方法に従ったＳＯＩ基板の製造方法の第１工程を示す断面図である。
【図２７】 従来の方法に従ったＳＯＩ基板の製造方法の第２工程を示す断面図である。
【図２８】 従来の方法に従ったＳＯＩ基板の製造方法の第３工程を示す断面図である。
【符号の説明】
１００ 半導体基板、１００ａ 主表面、１０１，１０３ 単結晶シリコン層、１０２ シリコン酸化物層、１０２ａ 第１の頂面、１０２ｃ 第２の頂面、１３１ ソース領域、１３２ ドレイン領域、１４０ 電界効果トランジスタ。
【発明の属する技術分野】
この発明は、半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法に関し、特に、ＳＯＩ（Silicon On Insulator）基板と、その基板を利用した半導体装置に関するものである。
【０００２】
【従来の技術】
従来、半導体集積回路に代表される半導体装置として数々の構造のものが提案されている。絶縁層の上に単結晶シリコン層を形成してＳＯＩ基板を構成し、この単結晶シリコン層に各種のデバイスを形成することにより、寄生容量を低減でき、しかもデバイス間の分離を確実に行なうことができる。そのため、単結晶シリコン基板に半導体装置を作り込むよりも、デバイス特性およびデバイス間の分離の点から有利である。このような観点から、近年、単結晶シリコン基板の代わりにＳＯＩ基板の上に半導体集積回路を形成する方法が用いられている。
【０００３】
また、ＳＯＩ基板の最表面の単結晶シリコン層に微細加工を施すことによって、低消費電力の微細デバイス、またはデバイス間を分離したＭＯＳ（metal oxide semiconductor）デバイスへの応用が行なわれている。また、単電子トランジスタなどの量子効果デバイスへの応用も検討されている。
【０００４】
ＳＯＩ基板の製造方法として、従来ＳＩＭＯＸ法（separation by implantation of oxygen）による製造方法が提案され、かつ実現されている。図２６〜図２８は、従来の方法に従ったＳＯＩ基板の製造方法を説明するための断面図である。図２６を参照して、まず、単結晶シリコンからなる半導体基板２００を準備する。この半導体基板２００を高真空状態に保った容器内に保持する。
【０００５】
図２７を参照して、半導体基板２００に対して、矢印２０３で示す方向から酸素イオンを打込む。これにより、半導体基板２００内に酸素イオン打込み層２０４を形成する。
【０００６】
図２８を参照して、所定の熱処理を半導体基板２００に施すことにより、シリコン酸化物層２０２を形成する。このような製造方法によって、絶縁層としてのシリコン酸化物層２０２と、その上の単結晶シリコン層とからなるＳＯＩ基板を製造することができる。
【０００７】
【発明が解決しようとする課題】
上述のような従来のＳＯＩ基板では、以下のような問題があった。すなわち、ＳＯＩ基板上に、たとえば電界効果トランジスタを形成する場合には、ソース領域およびドレイン領域の抵抗を下げるために、一般的に、エレベイティドソース・ドレイン構造を採用する。この構造では、単結晶シリコン層上に、さらに単結晶シリコン層をエピタキシャル成長させるため、ＳＯＩ基板の表面が平坦でなくなるという問題があった。
【０００８】
また、表面を平坦にするためには、エレベイティドソース・ドレイン領域を覆うような層間絶縁膜を形成し、さらにその層間絶縁膜を化学的機械的研磨法で平坦化するなど、製造工程が複雑化するという問題があった。
【０００９】
そこで、この発明は上述のような問題点を解決するためになされたものであり、高い平坦性を有する半導体基板および半導体装置を提供することを目的とするものである。
【００１０】
またこの発明は、簡単な工程で製造でき、かつ半導体素子に応じた単結晶シリコン層を有する半導体基板および半導体装置を提供することを目的とするものである。
【００１１】
【課題を解決するための手段】
この発明は、半導体基板と、半導体基板の上に形成された半導体素子とを備え、半導体基板は、主表面を有する単結晶シリコン層と、単結晶シリコン層内に形成されたシリコン酸化物層とを含み、シリコン酸化物層は、主表面からの距離が相対的に大きい第１の頂面と、主表面からの距離が相対的に小さい第２の頂面とを含み、半導体素子は、主表面と第１の頂面との間に形成された量子細線または量子ドットである半導体装置の製造方法であって、単結晶シリコン層を含む半導体基板の主表面にマスク層を形成する工程と、マスク層をマスクとして単結晶シリコン層に酸素イオンを注入した後、熱処理して単結晶シリコン層内にシリコン酸化物層を形成する工程とを備える。
好ましくは、マスク層を形成する工程は、シリコン酸化膜およびシリコン窒化膜の少なくとも１種を含むマスク層を形成する工程を含む。
好ましくはマスク層を形成する工程は、主表面の法線とマスク層の側面とが所定の角度をなすようにマスク層を形成する工程を含む。
好ましくはシリコン酸化物層を形成した後、半導体基板の主表面を構成する単結晶シリコン層の部分を除去する工程をさらに備える。
好ましくは、単結晶シリコン層の部分を除去する工程は、半導体基板の主表面を構成する単結晶シリコン層の部分を酸化した後、酸化された部分をエッチングで除去する工程を含む。
好ましくは、単結晶シリコン層の部分を除去する工程は、半導体基板の主表面を構成する単結晶シリコン層の部分を化学的機械的研磨法で除去する工程を含む。
【００２６】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
【００２７】
（実施の形態１）
図１は、この発明の実施の形態１に従った半導体基板の断面図である。図１を参照して、この発明の実施の形態１に従った半導体基板１００は、主表面１００ａを有する単結晶シリコン層１０１および１０３と、単結晶シリコン層１０１および１０３内に形成されたシリコン酸化物層１０２とを備える。シリコン酸化物層１０２は、主表面１００ａから距離が相対的に大きい第１の頂面１０２ａと、主表面１００ａからの距離が相対的に小さい第２の頂面１０２ｃとを含む。
【００２８】
半導体基板１００の大部分は単結晶シリコン層１０１が構成している。単結晶シリコン層１０１上には、酸素イオンの打込みと熱処理により形成されたシリコン酸化物層１０２が形成されている。シリコン酸化物層１０２は、主として二酸化シリコンにより構成される。シリコン酸化物層１０２は、最も低い部分に位置する第１部分１０２ｄと、最も高い部分に位置する第２部分１０２ｆと、第１部分１０２ｄと第２部分１０２ｆとをつなぐ第３部分１０２ｅとを有する。第１部分１０２ｄ、第２部分１０２ｆおよび第３部分１０２ｅに、それぞれ第１の頂面１０２ａ、第２の頂面１０２ｃおよび第３の頂面１０２ｂが形成されている。
【００２９】
単結晶シリコン層１０３がシリコン酸化物層１０２上に形成されている。単結晶シリコン層１０３は、単結晶シリコン層１０１と同一組成であり、主表面１００ａを有する。
【００３０】
主表面１００ａから第２部分１０２ｆの最も深い部分までの距離ｚａは３５０ｎｍである。第１部分１０２ｄの上端から下端までの深さｔａは９０ｎｍである。
【００３１】
次に、図１で示す半導体基板の製造方法について説明する。図２および図３は、図１で示す半導体基板の製造方法を説明するための断面図である。図１を参照して、まず主表面１００ａ上に、膜厚がたとえば５０ｎｍとなるようにレジストを塗布する。次に、紫外線露光機により、パターン形状を露光し、引続いて現像することによりレジストパターンを形成する。主表面１００ａ上に、方向性スパッタリングを用いて、厚みが２〜１００ｎｍとなるようにシリコン酸化膜を堆積する。レジストパターンのスペース部では、主表面１００ａ上にシリコン酸化膜が形成される。その他の部分では、レジストパターン上にシリコン酸化膜が形成される。レジストパターンを除去することにより、レジストパターン上に堆積したシリコン酸化膜を除去する。これにより、図２で示す形状のマスク層１１１が形成される。マスク層１１１はシリコン酸化膜により形成される。マスク層１１１は側面１１１ｓを有する。側面１１１ｓは、主表面１００ａの法線とほぼ平行に延びるように形成される。
【００３２】
図３を参照して、マスク層１１１をマスクとして、注入エネルギ１８０ｋｅＶで注入量０．４×１０18／ｃｍ2で酸素イオンを主表面１００ａに打込む。すると、マスク層１１１が存在しない領域では、酸素イオンが深く注入される。また、マスク層１１１が存在する領域では、酸素イオンが浅く注入される。これにより、図３で示す酸素イオン打込み層１０５が形成される。なお、酸素イオンの打込みにより、表面部分に単結晶シリコン層１０３が形成される。
【００３３】
半導体基板１００を、わずかに酸素を含んだ不活性ガス雰囲気中に保つ。温度を１３５０℃とし、４時間の熱処理を施すことにより、酸素イオン打込み層１０５が、図１で示す二酸化シリコンを主成分とするシリコン酸化物層１０２に変化する。その後、エッチングによりマスク層１１１を取除くことにより図１で示す半導体基板１００が完成する。
【００３４】
すなわち、この方法は、単結晶シリコン層１０１を含む半導体基板１００の主表面１００ａにマスク層１１１を形成する工程と、マスク層１１１をマスクとして単結晶シリコン層１０１に酸素イオンを注入した後、熱処理して単結晶シリコン層１０１および１０３内にシリコン酸化物層１０２を形成する工程とを備える。
【００３５】
このように構成された、この発明の実施の形態１に従った半導体基板１００では、シリコン酸化物層１０２は、主表面１００ａからの距離が相対的に大きい第１の頂面１０２ａと、主表面１００ａからの距離が相対的に小さい第２の頂面１０２ｃとを含むため、主表面１００ａからの距離が相対的に大きい第１の頂面１０２ａ側に不純物領域などを形成できる。その結果、半導体基板１００を平坦化することができる。
【００３６】
なお、酸素イオンの量を変えることによって、シリコン酸化物層１０２を構成する第１部分１０２ｄおよび第２部分１０２ｆの深さｚａおよびｚｂと、膜厚ｔａおよびｔｂの両方を変えることができる。さらに、マスク層１１１の厚さを変えることで、第２部分１０２ｆの深さｚｂと膜厚ｔｂを変えることができる。マスク層１１１は、酸素イオンを減速することが目的であるため、シリコン酸化膜だけでなく、シリコン窒化膜、シリコン酸化膜とシリコン窒化膜との積層膜またはその他の物質による膜で構成してもよい。
【００３７】
（実施の形態２）
図４は、この発明の実施の形態２に従った半導体基板の断面図である。図２を参照して、この発明の実施の形態２に従った半導体基板１００では、実施の形態１で形成した半導体基板１００の主表面１００ａを構成する単結晶シリコンを、ドライまたはウェット環境下で犠牲酸化する。ウェットまたはドライエッチングにより犠牲酸化膜を取除く。必要とあれば、この犠牲酸化とエッチングの組合せを複数回繰返すことによって、図４に示すように、主表面１００ｂと第２の頂面１０２ｃとが、ほぼ同一平面となる。この場合、最表面が単結晶シリコン層１０３とシリコン酸化物層１０２とにより構成される。
【００３８】
また、図４で示す犠牲酸化とエッチングの組合せではなく、化学的機械的研磨法（ＣＭＰ）などの方法によって、最表面の単結晶シリコン層１０３を薄膜化することも可能である。すなわち、半導体基板の製造方法は、シリコン酸化物層１０２を形成した後、半導体基板１００の主表面１００ａを構成する単結晶シリコン層１０３の部分を除去する工程をさらに備える。単結晶シリコン層１０３の部分を除去する工程は、半導体基板１００の主表面１００ａを構成する単結晶シリコン層１０３の部分を酸化した後、酸化された部分をエッチングで除去する工程を含む。また、単結晶シリコン層１０３の部分を除去する工程は、半導体基板１００の主表面１００ａの単結晶シリコン層１０３の部分を化学的機械的研磨法で除去する工程を含む。
【００３９】
このように構成された実施の形態２に従った半導体基板１００では、実施の形態１に従った半導体基板１００と同様の効果がある。
【００４０】
（実施の形態３）
図５は、この発明の実施の形態３に従った半導体基板の断面図である。図５を参照して、この発明の実施の形態３に従った半導体基板１００では、シリコン酸化物層１０２の第３部分１０２ｅが主表面１００ａに対して傾斜している点で、実施の形態１に従った半導体基板と異なる。この傾斜した第３部分１０２ｅの厚みｔ１は、実施の形態１の第３部分１０２ｅの厚みよりも大きい。
【００４１】
次に、図５で示す半導体基板の製造方法について説明する。図６および図７は、図５で示す半導体基板の製造方法を説明するための断面図である。図６を参照して、まず主表面１００ａに、マスク層１１１を形成する。このマスク層１１１の側面１１１ｓは、主表面１００ａの法線に対して鋭角θ１をなす。
【００４２】
図７を参照して、マスク層１１１をマスクとして矢印１１２で示す方向から主表面１００ａに酸素イオンを注入する。その後、実施の形態１と同様に熱処理を施すことにより、シリコン酸化物層１０２を形成する。シリコン酸化物層１０２では、第３部分１０２ｅが実施の形態１に比べて傾斜している。また、第３の頂面１０２ｂも、主表面１００ａに対して傾斜している。マスク層１１１を取り除いて、図５で示す半導体基板が完成する。
【００４３】
このように構成された、この発明の実施の形態３に従った半導体基板１００では、実施の形態１で示した半導体基板と同様の効果がある。
【００４４】
（実施の形態４）
図８は、この発明の実施の形態４に従った半導体基板の断面図である。図８を参照して、この発明の実施の形態４に従った半導体基板１００では、シリコン酸化物層１０２の第３部分１０２ｅが、実施の形態３に従った第３部分１０２ｅに比べて主表面１００ａとのなす角度が大きくなるように傾いている点で、実施の形態３に従ったシリコン酸化物層１０２と異なる。また、第３部分１０２ｅの厚みｔ２は、実施の形態３の第３部分１０２ｅの厚みｔ１よりも大きい。
【００４５】
次に、図８で示す半導体基板１００の製造方法について説明する。図９および図１０は、図８で示す半導体基板の製造方法を説明するための断面図である。図９を参照して、まず、主表面１００ａ上にマスク層１１１を形成する。マスク層１１１の側面１１１ｓは、主表面１００ａの法線に対して鋭角θ２をなす。この場合、θ２＞θ１である。図１０を参照して、マスク層１１１をマスクとして主表面１００ａに矢印１１２で示す方向から酸素イオンを注入する。その後、実施の形態１と同様に熱処理を施すことにより、シリコン酸化物層１０２を形成する。マスク層１１１を取り除いて、図８で示す半導体基板が完成する。
【００４６】
このように構成された、この発明の実施の形態４に従った半導体基板１００では、実施の形態１で示した半導体基板と同様の効果がある。
【００４７】
なお、側面１１１ｓでは、マスク層１１１の厚さは場所によって異なる。したがって、酸素イオンを注入した場合の酸素の深さ方向の分布は、マスク層１１１のパターンの厚さに応じて分布する。シリコン酸化物層１０２の厚みは、側面１１１ｓの傾斜によって制御可能となる。同じ膜厚のマスクパターンでも、θ１＜θ２であれば、第３部分１０２ｅの厚みはｔ１＜ｔ２となる。極端な例として、θが０°となる場合には、マスク層１１１で覆われた領域とマスク層１１１で覆われていない領域での酸素イオンの注入深さ方向のプロファイルは、マスク層１１１の側面１１１ｓで急激に変化する。したがって、酸素イオン注入後に酸化処理を行なうと、この部分の第３部分１０２ｅの厚さは一番薄くなる。
【００４８】
（実施の形態５）
図１１は、この発明の実施の形態５に従った半導体装置の断面図である。図１１を参照して、この発明の実施の形態５に従った半導体装置は、半導体基板１００と、半導体基板１００の上に形成された半導体素子としての電界効果トランジスタ１４０とを備える。半導体基板１００は、主表面を有する単結晶シリコン層１０１および１０３と、単結晶シリコン層１０１および１０３内に形成されたシリコン酸化物層１０２とを含む。シリコン酸化物層１０２は、主表面１００ａから距離が相対的に大きい第１の頂面１０２ａと、主表面１００ａからの距離が相対的に小さい第２の頂面１０２ｃとを含む。電界効果トランジスタ１４０は、主表面１００ａと第１の頂面１０２ａとの間に形成されたソース領域１３１とドレイン領域１３２とを含む。
【００４９】
半導体基板１００は、実施の形態１に従った半導体基板１００と同様に構成されている。シリコン酸化物層１０２は、実施の形態１と同様の第１部分１０２ｄ、第２部分１０２ｆおよび第３部分１０２ｅならびに第１の頂面１０２ａ、第２の頂面１０２ｃおよび第３の頂面１０２ｂとを有する。
【００５０】
半導体基板１００には、電界効果トランジスタ１４０が形成されている。この電界効果トランジスタ１４０のしきい値電圧は０．２〜０．６Ｖである。電界効果トランジスタ１４０は、主表面１００ａ上にゲート酸化膜１２７を介在させて形成されたゲート電極１２８と、ゲート電極１２８の両側の単結晶シリコン層１０３に形成されたソース領域１３１およびドレイン領域１３２とを有する。主表面１００ａには、ポリシリコン層１２３が形成されており、ポリシリコン層１２３の上およびゲート電極１２８の上には、シリサイド領域１２９が形成されている。なお、ｚａ＝３５０ｎｍ、ｚｂ＝１００ｎｍ程度である。
【００５１】
ソース領域１３１およびドレイン領域１３２には、ヒ素が注入されており、その濃度は１×１０20〜１×１０21ｃｍ-3程度である。単結晶シリコン層１０３の主表面１００ａには、フィールド酸化膜１２２が形成されている。
【００５２】
次に、図１１で示す半導体装置の製造方法について説明する。図１２〜図１４は、図１１で示す半導体装置の製造方法を説明するための断面図である。図１２を参照して、最表面の単結晶シリコン層１０３の不純物濃度を制御し、これによりトランジスタのしきい値電圧を制御するために、単結晶シリコン層１０３全面にイオンを注入し、活性化アニールを行なう。たとえば、質量数が４９のボロンを含むＢＦ2のイオンを注入エネルギ１５ｋｅＶ程度で注入する。この際の注入量は、たとえばしきい値電圧を０．２〜０．６Ｖとするために、０．５×１０12〜３．０×１０12ｃｍ-2とする。
【００５３】
実施の形態１と同様の工程に従い、単結晶シリコン層１０１にマスク層１１１を介して酸素イオンを打込み、その後熱処理することによりシリコン酸化物層１０２を形成する。単結晶シリコン層１０３の表面を部分的に酸化することによりフィールド酸化膜１２２を形成する。さらに、その上にポリシリコン層１２３を形成する。
【００５４】
図１３を参照して、ポリシリコン層１２３上にシリコン酸化膜１２５を形成する。その後、レジストを塗布し、レジストを所定のフォトリソグラフィ工程によってパターニングする。これにより、第２部分１０２ｆ上のポリシリコン層１２３およびシリコン酸化膜１２５を露出させるようにレジストパターンを形成する。レジストパターンをマスクとしてポリシリコン層１２３およびシリコン酸化膜１２５をエッチングすることにより主表面１００ａを露出させる。また、ポリシリコン層１２３には、開口１２３ｈが形成される。
【００５５】
図１４を参照して、まずゲート酸化膜１２７を形成する。次にゲート酸化膜１２７上に、厚みが１００ｎｍ〜２００ｎｍ程度のゲート電極１２８を形成する。半導体基板１００と逆導電型の高濃度の不純物イオンを、ゲート電極をマスクとしてイオン注入法により導入する。たとえば、ヒ素イオンを、注入エネルギ４０ｋｅＶで注入量５×１０15ｃｍ-2でヒ素イオンを注入する。これにより、単結晶シリコン層１０３に不純物濃度が１×１０20〜１×１０21ｃｍ-3程度のソース領域１３１およびドレイン領域１３２を形成する。
【００５６】
図１１を参照して、たとえば、チタン金属を、ゲート電極１２８と同じ厚さにスパッタリングにより堆積し、急速加熱処理（ＲＴＡ）により、自己整合的にソース領域１３１、ドレイン領域１３２、ゲート電極１２８の表面をシリサイド化し、シリサイド領域１２９を形成する。未反応のチタンを選択的に除去する。
【００５７】
なお、未反応のチタンを除去する方法は、たとえばM.Shimizu et al., Symposium on VLSI Technology Digest of Technical Papers, p11（1988）に記載されている。
【００５８】
その後、化学気相堆積法により保護膜を全面に堆積し、ソース領域１３１、ドレイン領域１３２、ゲート電極１２８の各電極用のコンタクトホールを形成し、各電極への金属配線工程を行なうことにより、金属配線を形成する。これにより、ソース領域１３１およびドレイン領域１３２がチャネル領域に比べて厚い、電界効果トランジスタとして１４０としてのｎチャネル型のＳＯＩＭＯＳＦＥＴ(silicon on insulator metal oxide semiconductor field-effect transistor)を形成することができる。注入するイオンを変えることにより、同様の方法でｐチャネル型ＳＯＩＭＯＳＦＥＴを形成することもできる。
【００５９】
このように構成された半導体装置では、シリコン酸化物層１０２は、主表面１００ａからの距離が相対的に大きい第１の頂面１０２ａと、主表面１００ａからの距離が相対的に小さい第２の頂面１０２ｃとを含む。この第１の頂面１０２ａ側にソースおよびドレイン領域１３１および１３２を形成する。その結果、半導体装置の平坦性を高めることができる。
【００６０】
なお、最表面の単結晶シリコン層を薄膜化すると、部分空乏型から完全空乏型および完全反転型になり、デバイス特性が向上することが知られている。しかし、薄膜化によってデバイス特性が改善されても、最表面の単結晶シリコン層１０３が薄くなると、ソース領域およびドレイン領域での抵抗が増大するため、相互コンダクタンスｇｍなどの電流駆動力が低下する。そのために、エレベイティドソースおよびドレイン構造を採用することによって、ソース領域とドレイン領域の体積を増大させて抵抗を下げるなどの工夫が行なわれている。
【００６１】
しかしながら、この場合、平坦ではなくなるので、その後のプロセスが複雑となる。これに対して、この発明に従ったＳＯＩＭＯＳＦＥＴでは、ソース領域１３１およびドレイン領域１３２の厚みが、チャネル領域に比べて厚くなるため、平坦な構造のまま、エレベイティドソースおよびドレイン領域構造と同様にソース抵抗を下げることが可能となる。その結果、トランジスタを形成した後の保護膜や金属配線の形成プロセスを使用することができる。
【００６２】
（実施の形態６）
図１５は、この発明の実施の形態６に従った半導体装置の断面図である。図１５を参照して、この発明の実施の形態６に従った半導体装置では、シリコン酸化物層１０２の第２部分１０２ｆの第２の頂面１０２ｃが主表面１００ｂとほぼ同一平面である点で、実施の形態５に従った半導体装置と異なる。単結晶シリコン層１０３内にソース領域１３１およびドレイン領域１３２が形成されている。ソース領域１３１およびドレイン領域１３２と、これらに囲まれるチャネル領域の深さとはほぼ等しい。
【００６３】
次に、図１５で示す半導体装置の製造方法について説明する。図１６〜図１８は、図１５で示す半導体装置の製造方法を説明するための断面図である。図１６を参照して、まず実施の形態２と同様の方法により、半導体基板１００の主表面をエッチングする。これにより、主表面１００ｂを形成する。主表面１００ｂは、第２の頂面１０２ｃとほぼ同一平面である。その後は、実施の形態５と同様に半導体装置を製造する。ただし、フィールド酸化膜１２２を形成する工程は省略される。
【００６４】
このように構成された、この発明の実施の形態６に従った半導体装置は、実施の形態５に従った半導体装置と同様の効果がある。
【００６５】
なお、ＳＯＩＭＯＳＦＥＴにおけるデバイス間分離の方法として、厚い酸化膜によって分離する方法と、ＲＩＥ(reactive ion etching)によってトレンチを形成する方法とがある。しかしながら、この実施の形態６に従ったようなＳＯＩ基板を用いれば、単結晶シリコン層１０３にＭＯＳＦＥＴを形成すれば、シリコン酸化物層１０２によって素子分離が可能となる。そのため、厚いシリコン酸化膜を形成するプロセスおよびＲＩＥによってトレンチを形成するプロセスを省略することが可能である。
【００６６】
（実施の形態７）
図１９は、この発明の実施の形態７に従った半導体装置の平面図である。図１９を参照して、この発明の実施の形態７に従った半導体装置は、半導体素子としての量子細線１７０を備える。量子細線１７０の幅は、量子閉じ込め効果が起こる幅とされている。量子細線１７０は、単結晶シリコン層１０３により構成されている。
【００６７】
図２０は、図１９のＸＸ−ＸＸ線に沿って見た断面図である。図２０を参照して、半導体基板１００は、単結晶シリコン層１０１および１０３と、シリコン酸化物層１０２とを備える。単結晶シリコン層１０３がシリコン酸化物層１０２で取囲まれており、シリコン酸化物層１０２上にシリコン酸化膜１７２が形成されている。シリコン酸化物層１０２は、第１部分１０２ｄ、第２部分１０２ｆおよび第３部分１０２ｅを有し、それぞれの部分が第１の頂面１０２ａ、第２の頂面１０２ｃおよび第３の頂面１０２ｂを有する。
【００６８】
半導体装置は、半導体基板１００と、半導体基板１００の上に形成された半導体素子としての量子細線１７０とを備える。半導体基板１００は、主表面１００ａを有する単結晶シリコン層１０１および１０３と、単結晶シリコン層１０１および１０３内に形成されたシリコン酸化物層１０２とを含む。シリコン酸化物層１０２は、主表面１００ａからの距離が相対的に大きい第１の頂面１０２ａと、主表面１００ａからの距離が相対的に小さい第２の頂面１０２ｃとを含む。
【００６９】
このような量子細線１７０の製造方法について説明する。まず、実施の形態１で示すマスク層１１１のパターンを、量子閉じ込め効果が起こるサイズのラインアンドスペースとする。その後、単結晶シリコン層１０３を酸化して、シリコン酸化膜１７２を形成する。このとき、シリコン酸化膜１７２と第２の頂面１０２ｃとが接触するまで酸化を行なう。なお、酸化の雰囲気は、ドライまたはウェットのいずれでもよい。これにより、図２０で示す量子細線１７０が形成される。
【００７０】
このような工程に従えば、簡単な工程で平坦な部分に量子細線１７０を形成することができる。
【００７１】
（実施の形態８）
図２１は、この発明の実施の形態８に従った半導体装置の平面図である。図２１を参照して、量子ドット１８０が形成されている。量子ドット１８０は、箱状であり、長方形状に形成されている。量子ドット１８０は、単結晶シリコン層１０３により構成される。
【００７２】
図２２は、図２１中のＸＸＩＩ−ＸＸＩＩ線に沿って見た断面図である。図２２を参照して、半導体装置は、半導体基板１００と、半導体基板１００の上に形成された半導体素子としての量子ドット１８０とを備える。半導体基板１００は、主表面１００ｂを有する単結晶シリコン層１０１および１０３と、単結晶シリコン層１０１および１０３内に形成されたシリコン酸化物層１０２とを含む。シリコン酸化物層１０２は、主表面１００ｂからの距離が相対的に大きい第１の頂面１０２ａと、主表面１００ｂからの距離が相対的に小さい第２の頂面１０２ｃとを含む。量子ドット１８０は、シリコン酸化膜１８２に覆われている。
【００７３】
次に、量子ドット１８０の製造方法について説明する。実施の形態２と同様の方法により、半導体基板１００を形成する。このとき、マスク層１１１のパターンを、量子閉じ込め効果が起こるサイズとする。その後、ドライまたはウエット環境下で、最表面の単結晶シリコン層１０３を酸化することにより、図２１および２２で示す量子ドット１８０が完成する。
【００７４】
このように構成された量子ドット１８０では、実施の形態７に従った量子細線１７０と同様の効果がある。
【００７５】
以上、この発明の実施の形態について説明したが、ここで示した実施の形態はさまざまに変形することが可能である。まず、上述の実施の形態におけるパターニングの方法は紫外線露光方法に限定されるものではなく、電子線、エキシマレーザ、Ｘ線レーザ、シンクロトロン放射光などによるリソグラフィでも、同様であり、これらにより、ＳＯＩ基板、ＳＯＩＭＯＳＦＥＴ、量子細線および量子ドットを形成することができる。
【００７６】
なお、実施の形態７に従った方法で量子ドットを形成することが可能であり、実施の形態８に従った方法で量子細線を形成することが可能である。
【００７７】
また、マスク層１１１が形成された半導体基板１００への酸素イオンの注入が本発明では重要である。マスク層１１１の材質および膜厚は、酸素イオンの深さ方向のプロファイルから決定される。S.M.Sze著VLSI Technology 2nd ed. McGrawHill出版（1988）によれば、イオンの注入の深さ方向のプロファイルは、イオンの投影飛程Ｒｐと、投影分散ｄＲｐと、３次のモーメントｍ３からＬＳＳ（Lindhard、Scharff、Schiott）理論に基づいて概算することが可能である。
【００７８】
J.F.Gibbons、W.S.Johnson、S.W.Mylroie著Projected Range Statistics: Semiconductors and Related Materials, 2nd ed. Dowden, Hutchinson & Ross出版社（1975）には、Ｒｐ、ｄＲｐおよびｍ３についてまとめられている。これらに基づいて、たとえばシリコン酸化膜のマスク層１１１を有する単結晶シリコンからなる半導体基板に注入エネルギ１８０ｋｅＶの注入エネルギで酸素イオンを注入した場合の半導体基板内での酸素イオンの深さ方向の分布を本発明者は計算した。
【００７９】
図２３は、マスク層１１１がない場合の酸素イオンの深さ方向のプロファイルを示すグラフであり、図２４は、マスク層１１１の厚みが０．０５μｍの場合の酸素イオンの深さ方向のプロファイルを示すグラフであり、図２５は、マスク層１１１の厚みが０．２μｍの場合の酸素イオンの深さ方向のプロファイルを示すグラフである。図２３から２５を参照して、マスク層１１１が厚くなるに従い、酸素イオンの深さ方向のプロファイルが半導体基板の表面に寄っていくのがわかる。マスク層１１１の材料と酸素イオンのエネルギによってＲｐ、ｄＲｐおよびｍ３は変化するため、シリコン酸化物層１０２の深さおよび厚みを制御することが可能である。
【００８０】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００８１】
【発明の効果】
この発明に従えば、基板形成時に最表面の単結晶シリコン層に微細加工が施せるため、サブミクロンＳＯＩＭＯＳＦＥＴまたはデバイス間分離への応用が可能となる。さらに、良質なシリコン酸化膜に覆われた量子箱、量子細線、単一電子トランジスタをはじめとする量子効果デバイスを容易に作製することができる。このように、高速低消費電力のデバイスを提供することが可能となる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１に従った半導体基板の断面図である。
【図２】 図１で示す半導体基板の製造方法の第１工程を示す断面図である。
【図３】 図１で示す半導体基板の製造方法の第２工程を示す断面図である。
【図４】 この発明の実施の形態２に従った半導体基板の断面図である。
【図５】 この発明の実施の形態３に従った半導体基板の断面図である。
【図６】 図５で示す半導体基板の製造方法の第１工程を示す断面図である。
【図７】 図５で示す半導体基板の製造方法の第２工程を示す断面図である。
【図８】 この発明の実施の形態４に従った半導体基板の断面図である。
【図９】 図８で示す半導体基板の製造方法の第１工程を示す断面図である。
【図１０】 図８で示す半導体基板の製造方法の第２工程を示す断面図である。
【図１１】 この発明の実施の形態５に従った半導体装置の断面図である。
【図１２】 図１１で示す半導体基板の製造方法の第１工程を示す断面図である。
【図１３】 図１１で示す半導体基板の製造方法の第２工程を示す断面図である。
【図１４】 図１１で示す半導体基板の製造方法の第３工程を示す断面図である。
【図１５】 この発明の実施の形態６に従った半導体装置の断面図である。
【図１６】 図１５で示す半導体基板の製造方法の第１工程を示す断面図である。
【図１７】 図１５で示す半導体基板の製造方法の第２工程を示す断面図である。
【図１８】 図１５で示す半導体基板の製造方法の第３工程を示す断面図である。
【図１９】 この発明の実施の形態７に従った半導体装置の平面図である。
【図２０】 図１９中のＸＸ−ＸＸ線に沿って見た断面図である。
【図２１】 この発明の実施の形態８に従った半導体装置の平面図である。
【図２２】 図２１中のＸＸＩＩ−ＸＸＩＩ線に沿って見た断面図である。
【図２３】 マスク層１１１がない場合の酸素イオンの深さ方向のプロファイルを示すグラフである。
【図２４】 マスク層１１１の厚みが０．０５μｍの場合の酸素イオンの深さ方向のプロファイルを示すグラフである。
【図２５】 マスク層１１１の厚みが０．２μｍの場合の酸素イオンの深さ方向のプロファイルを示すグラフである。
【図２６】 従来の方法に従ったＳＯＩ基板の製造方法の第１工程を示す断面図である。
【図２７】 従来の方法に従ったＳＯＩ基板の製造方法の第２工程を示す断面図である。
【図２８】 従来の方法に従ったＳＯＩ基板の製造方法の第３工程を示す断面図である。
【符号の説明】
１００ 半導体基板、１００ａ 主表面、１０１，１０３ 単結晶シリコン層、１０２ シリコン酸化物層、１０２ａ 第１の頂面、１０２ｃ 第２の頂面、１３１ ソース領域、１３２ ドレイン領域、１４０ 電界効果トランジスタ。
Claims (6)
- 半導体基板と、
前記半導体基板の上に形成された半導体素子とを備え、
前記半導体基板は、主表面を有する単結晶シリコン層と、
前記単結晶シリコン層内に形成されたシリコン酸化物層とを含み、
前記シリコン酸化物層は、前記主表面からの距離が相対的に大きい第１の頂面と、前記主表面からの距離が相対的に小さい第２の頂面とを含み、
前記半導体素子は、前記主表面と前記第１の頂面との間に形成された量子細線または量子ドットである、半導体装置の製造方法であって、
前記単結晶シリコン層を含む前記半導体基板の主表面にマスク層を形成する工程と、
前記マスク層をマスクとして前記単結晶シリコン層に酸素イオンを注入した後、熱処理して前記単結晶シリコン層内にシリコン酸化物層を形成する工程とを備えた、半導体装置の製造方法。 - 前記マスク層を形成する工程は、シリコン酸化膜およびシリコン窒化膜の少なくとも１種を含むマスク層を形成する工程を含む、請求項１に記載の半導体装置の製造方法。
- 前記マスク層を形成する工程は、前記主表面の法線と前記マスク層の側面とが所定の角度をなすように前記マスク層を形成する工程を含む、請求項１または２に記載の半導体装置の製造方法。
- 前記シリコン酸化物層を形成した後、前記半導体基板の主表面を構成する前記単結晶シリコン層の部分を除去する工程をさらに備えた、請求項１から３のいずれか１項に記載の半導体装置の製造方法。
- 前記単結晶シリコン層の部分を除去する工程は、前記半導体基板の主表面を構成する前記単結晶シリコン層の部分を酸化した後、酸化された部分をエッチングで除去する工程を含む、請求項４に記載の半導体装置の製造方法。
- 前記単結晶シリコン層の部分を除去する工程は、前記半導体基板の主表面を構成する前記単結晶シリコン層の部分を化学的機械的研磨法で除去する工程を含む、請求項４に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001311164A JP4033657B2 (ja) | 2001-10-09 | 2001-10-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001311164A JP4033657B2 (ja) | 2001-10-09 | 2001-10-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003124305A JP2003124305A (ja) | 2003-04-25 |
| JP4033657B2 true JP4033657B2 (ja) | 2008-01-16 |
Family
ID=19130033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001311164A Expired - Fee Related JP4033657B2 (ja) | 2001-10-09 | 2001-10-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4033657B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1676311A1 (en) * | 2003-10-24 | 2006-07-05 | Sony Corporation | Method for manufacturing semiconductor substrate and semiconductor substrate |
| JP5130621B2 (ja) * | 2005-11-24 | 2013-01-30 | ソニー株式会社 | 半導体基板の製造方法 |
| WO2013157183A1 (ja) * | 2012-04-18 | 2013-10-24 | 住重試験検査株式会社 | 半導体装置の製造方法、及び半導体装置 |
| JP6057534B2 (ja) * | 2012-04-18 | 2017-01-11 | 住重試験検査株式会社 | 半導体装置の製造方法 |
| JP2014120527A (ja) * | 2012-12-13 | 2014-06-30 | Shi Exaination & Inspection Ltd | 半導体装置の製造方法、及び半導体装置 |
| CN114496783B (zh) * | 2022-04-18 | 2022-08-05 | 深圳芯能半导体技术有限公司 | 一种基于缓冲层制备的沟槽型碳化硅mosfet及其制备方法 |
-
2001
- 2001-10-09 JP JP2001311164A patent/JP4033657B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003124305A (ja) | 2003-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10714616B2 (en) | FINFET having a gate structure in a trench feature in a bent fin | |
| US7550364B2 (en) | Stress engineering using dual pad nitride with selective SOI device architecture | |
| US7098477B2 (en) | Structure and method of manufacturing a finFET device having stacked fins | |
| US6642090B1 (en) | Fin FET devices from bulk semiconductor and method for forming | |
| KR100992036B1 (ko) | 응력이 가해진 게이트 금속 실리사이드층을 포함하는고성능 ｍｏｓｆｅｔ 및 그 제조 방법 | |
| JP4384988B2 (ja) | 歪みＦｉｎＦＥＴＣＭＯＳデバイス構造 | |
| JP5367264B2 (ja) | 高移動度プレーナおよび複数ゲートのｍｏｓｆｅｔのためのハイブリッド基板、基板構造およびその基板を形成する方法 | |
| US7528050B2 (en) | High performance field effect transistors on SOI substrate with stress-inducing material as buried insulator and methods | |
| JP5305969B2 (ja) | 半導体装置 | |
| US20080064191A1 (en) | Modulation of Stress in Stress Film through Ion Implantation and Its Application in Stress Memorization Technique | |
| US20080283879A1 (en) | Transistor having gate dielectric layer of partial thickness difference and method of fabricating the same | |
| US20060261416A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20090218695A1 (en) | Low contact resistance metal contact | |
| US20090305471A1 (en) | Thin silicon single diffusion field effect transistor for enhanced drive performance with stress film liners | |
| US20090065807A1 (en) | Semiconductor device and fabrication method for the same | |
| US6664150B2 (en) | Active well schemes for SOI technology | |
| JP4033657B2 (ja) | 半導体装置の製造方法 | |
| JPH11317527A (ja) | 半導体装置及びその製造方法 | |
| JP5478295B2 (ja) | 半導体装置の製造方法 | |
| JP2005340782A (ja) | 半導体装置およびその製造方法 | |
| JP4110089B2 (ja) | 二重ゲート型電界効果トランジスタの製造方法 | |
| JP2007519217A (ja) | 半導体デバイスおよびその製造方法 | |
| Gaben | Fabrication and Characterization of Gate-All-Around Stacked-Nanowire/Nanosheet MOS transistors realized by a Gate-Last approach for sub-7 nm technology nodes. | |
| JP2001148482A (ja) | 電界効果型半導体装置の製造方法 | |
| JP2004281574A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040611 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071023 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |