JP4025306B2 - 薄膜圧電共振器の製造方法 - Google Patents

Description

本発明は、高周波フィルタや高周波発振器として利用することができる薄膜圧電共振器の製造方法に関する。

弾性表面波（ＳＡＷ:Surface Acoustic Wave）素子は、高い共振品質を有すること及び小型化が容易であることから、特にＬＣフィルタや誘電体フィルタに代わるデバイスとして、急速に利用されている。ＳＡＷ素子は、圧電体単結晶基板とその上に形成された１対の櫛歯電極とを基本構造として有し、その共振周波数は櫛歯間隔に反比例する。そのため、より高い周波数の信号を処理するには、櫛歯間隔を小さくしなければならない。例えば、近年、移動体通信機器において求められている１ＧＨｚを超える周波数の入力信号を処理するには、櫛歯間隔を１μｍ以下にする必要がある。ところが、そのような狭ピッチの櫛歯電極は、高精度な加工が困難であり、大電力の信号が入力された際に電流リークや断線が生じやすいという問題を有する。

これに対し、薄膜圧電共振器は、ＳＡＷ素子の欠点を克服し、より高い周波数の信号を処理することができるデバイスである。薄膜圧電共振器は、圧電体薄膜とそれを挟んだ２つの電極とを基本構造として有し、共振周波数を決定する主要因は圧電体薄膜の膜厚である。例えば、膜厚１〜２μｍでは２ＧＨｚの共振周波数を得ることができ、膜厚０．４〜０．８μｍでは５ＧＨｚの共振周波数を得ることができる。数十ＧＨｚまでの高周波信号を処理することも可能である。薄膜圧電共振器は、ＦＢＡＲ（Film Bulk Acoustic Resonator）またはＢＡＷ（Bulk Acoustic Wave）素子とも呼ばれている。

薄膜圧電共振器は、圧電体薄膜の弾性振動を共振エネルギーとしてその内部に閉じ込める。よって、高いＱ値を得るためには、圧電体薄膜の界面（実際には、両電極の外側の表面）においてその弾性振動が効率的に反射されることが要求される。換言すれば、各電極表面の内外において、音響インピーダンスの差が大きいことが好ましい。空気は、他の媒体に比べて格段に小さい音響インピーダンスを有するので、両電極の表面が空気に接することが、薄膜圧電共振器のＱ値を高めるための要件となっている。そこで、薄膜圧電共振器を支持する基板側に空洞を形成するための様々な構造および製造方法が提案されている。

薄膜圧電共振器の最も代表的な製造方法は、圧電体薄膜と電極とからなる共振器を基板上に形成し、その後、基板の裏面から異方性のウェットエッチングを行なうことによって、共振器の下面を露出させる方法である。また、他の製造方法として、基板の表面に形成した窪みに犠牲層と呼ばれる一時的な層を形成し、その犠牲層上に共振器を形成した後、選択的なウェットエッチングによってその犠牲層を除去する方法（特許文献１参照）も提案されている。

ところが、これら製造方法は、ウェットエッチングを行なう際のエッチャントとして、フッ酸を含んだ強酸を使用するため、共振器を構成する電極や圧電体薄膜が剥離する虞がある。また、ウェットエッチングは、高精度に制御することが困難であるため、歩留まり向上の点で不利である。さらに、基板の裏面から異方性のウェットエッチングを行なう方法では、エッチング側面に、基板の結晶面に依存した傾斜が生じる。換言すれば、異方性のウェットエッチングによって形成された空洞は、共振器下部の露出面の幅よりも上記傾斜を考慮した分だけ大きな開口幅を有する。これは、薄膜圧電共振器の構成要素である基板の小型化を阻む要因となる。

そこで、基板の裏面から異方性のドライエッチングを行なう方法が用いられている。この方法によれば、基板の裏面から共振器下部に向けてほぼ垂直にトレンチを形成することができ、ウェットエッチングを用いた方法よりも、薄膜圧電共振器のサイズを小さくすることができる。図８は、このドライエッチングを行なう方法によって得られた薄膜圧電共振器の断面図である。薄膜圧電共振器５０は、シリコン基板５００上に、シリコン窒化膜５０３、下部電極５０４、圧電体薄膜５０５、上部電極５０６が順に成膜された構造を有し、共振器下部の空洞５１０は、シリコン基板５００の裏面からドライエッチングを行なうことにより形成される。

Ｓｉ基板５００は、その上に形成された共振器（下部電極５０４、圧電体薄膜５０５、上部電極５０６）を支持するために、少なくとも１００μｍ程度の厚みを必要とする。これは、空洞５１０を形成するためのエッチングの深さも少なくとも１００μｍ程度必要であることを意味する。この大きさは、図８において、シリコン基板５００の裏面上の点ＳＰからシリコン窒化膜５０３の裏面の点ＥＰまでの距離に相当する。また、共振器の下面と空気との接触領域は、ＥＰ−ＥＰ領域であり、このＥＰ−ＥＰ領域の幅は、薄膜圧電共振器５０の特性を決定する要因の１つである。ところが、シリコン基板５００の裏面のＳＰ−ＳＰ領域から正確にエッチングが開始されたとしても、シリコン基板５００は１００μｍ程度もの厚みを有しているため、エッチング側面が面５０１ａや５０１ｂのように、ＳＰ−ＥＰ面からずれてしまいやすい。即ちエッチング変換差の影響を受けてしまう。また、シリコン窒化膜５０３の裏面近傍にてアンダーカット５０２が発生することにより、ＥＰ−ＥＰ領域以上の空洞が形成される可能性もある。すなわち、共振器の下面と空気との接触領域が設計とは異なった大きさとなり、その結果、薄膜圧電共振器５０の所望の特性が得られないという問題が生じている。

特開２０００−６９５９４号公報

本発明は、上記に鑑みてなされたものであって、共振器の直下の空洞を所望の位置および大きさで精確に且つ容易に形成する、薄膜圧電共振器の製造方法を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明にかかる薄膜圧電共振器の製造方法は、シリコン基板上に、環状に溝を形成する溝形成工程と、前記溝の内部に絶縁材料で且つエッチング停止層として機能する空洞雛型層を形成する空洞雛型層形成工程と、前記空洞雛型層で囲まれた島部分の上と前記空洞雛型層のうちの前記島部分を含む部分の上とに横たわるように、圧電体薄膜を含んだ共振器を形成する共振器形成工程と、前記シリコン基板の裏面から、前記島部分の全てをエッチングすることで、前記共振器の真下に空洞を形成する空洞形成工程と、を含み、前記共振器形成工程は、前記島部分を覆い且つその周縁が前記空洞雛型層上に位置するよう下部電極層を形成する下部電極層形成工程と、前記下部電極層の表面であって且つ前記島部分の真上に位置する領域を覆うとともに、その一部が前記空洞雛型層上に位置するよう前記圧電体薄膜を形成する圧電体薄膜形成工程と、前記圧電体薄膜の表面であって且つその一端が前記島部分の真上に位置するとともに、当該一端に対向する他端が前記空洞雛型層の真上に位置するよう上部電極層を形成する上部電極形成工程と、を含むことを特徴とする。

また、本発明にかかる薄膜圧電共振器の製造方法は、シリコン基板上に、環状に溝を形成する溝形成工程と、前記溝の内部に絶縁材料で且つエッチング停止層として機能する空洞雛型層を形成する空洞雛型層形成工程と、前記空洞雛型層で囲まれた島部分の上と前記空洞雛型層のうちの前記島部分を含む部分の上とに横たわるように、圧電体薄膜を含んだ共振器を形成する共振器形成工程と、前記シリコン基板の裏面から、前記島部分の全てをエッチングすることで、前記共振器の真下に空洞を形成する空洞形成工程と、を含み、前記共振器形成工程は、前記シリコン基板の上と前記空洞雛型層の上とに薄膜絶縁層を形成する薄膜絶縁層形成工程と、前記島部分の真上に位置する前記薄膜絶縁層の表面を覆い且つその周縁が前記空洞雛型層の真上に位置するよう下部電極層を形成する下部電極層形成工程と、前記下部電極層の表面であって且つ前記島部分の真上に位置する領域を覆うとともに、その一部が前記空洞雛型層の真上に位置するよう前記圧電体薄膜を形成する圧電体薄膜形成工程と、前記圧電体薄膜の表面であって且つその一端が前記島部分の真上に位置するとともに、当該一端に対向する他端が前記空洞雛型層の真上に位置するよう上部電極層を形成する上部電極形成工程と、を含むことを特徴とする。

本発明によれば、共振部の下面を所望の位置および大きさで精確に且つ容易に露出させることができる。また、共振部の下部電極層または上部電極層と共振部を支持する基板との間に生じる寄生容量を低減することができる。

以下に、本発明にかかる薄膜圧電共振器およびその製造方法の実施の形態を図面に基づいて詳細に説明する。但し、図面は模式的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは現実のものとは異なる。また、図面の相互間において同じ部分を指す場合であっても、互いの寸法や比率が異なって示されている部分もある。

（実施の形態１）
実施の形態１にかかる薄膜圧電共振器は、共振器の下部に環状の空洞雛型層を有し、共振器の下面と空気との接触領域が、この空洞雛型層によって囲まれた部分（環内）の位置および大きさによって決定されていることを特徴とする。

図１は、実施の形態１にかかる薄膜圧電共振器の断面図である。図１において、薄膜圧電共振器１０は、シリコン基板１００の上に、空洞雛型層１０２、薄膜絶縁層１０３、下部電極層１０４、圧電体薄膜１０５、上部電極層１０６がその順に積層された構造を有する。薄膜圧電共振器１０の共振部は、下部電極層１０４、圧電体薄膜１０５、上部電極層１０６によって構成される。シリコン基板１００は、空洞１１０を有しており、共振部は、その空洞を塞ぐように横たわって配置されている。空洞雛型層１０２は、その表面がシリコン基板１００の主表面と同一面上となるように、シリコン基板１００内に形成されている。また、空洞雛型層１０２によって囲まれた領域は空洞となっており、この空洞は、シリコン基板１００の空洞１１０と連通している。換言すれば、空洞雛型層１０２は、シリコン基板１００の空洞１１０と連通した穴を有する。薄膜絶縁層１０３もまた、空洞雛型層１０２の空洞と連通した穴を有しており、その穴の壁面は、空洞雛型層１０２の空洞の壁面と同一面上にある。また、特に、空洞１１０の壁面は、空洞雛型層１０２の空洞の壁面よりも、外側に位置している。シリコン基板１００の空洞１１０と、空洞雛型層１０２の穴と、薄膜絶縁層１０３の穴とによって、共振部の下部、すなわち下部電極層の下面が露出している。

つぎに、この薄膜圧電共振器１０の製造工程について説明する。図２−１〜図２−８は、薄膜圧電共振器１０の製造工程を、その断面図によって示した図である。また、図３−１〜図３−４は、薄膜圧電共振器１０の製造工程を、その平面図によって示した図である。まず、シリコン基板１００上に、周知のフォトリソグラフィ工程およびエッチング工程によって、環状の溝１０１を形成する（図２−１）。換言すれば、溝１０１で囲まれる領域（以下、島部分と称する）を決定する。なお、溝１０１の深さは、１μｍ程度であり十分に大きい。島部分１００’は、最終的にエッチングによって取り除かれ、共振部の直下に位置する空洞の大きさを決定する。すなわち、共振部の下面と空気とが接触する領域は、島部分１００’によって決定される。よって、シリコン基板１００の上から見た島部分１００’の平面形状は、設計どおりに正確である必要がある。そのため、溝１０１は、その断面が矩形となるように、ＲＩＥ（Reactive Ion Etching）などのドライエッチングによって形成されることが好ましい。但し、島部分１００’の平面形状を設計どおりに確実に決定することができるのであれば、溝１０１を、異方性のウェットエッチングによってＶ溝として形成しても良いし、等方性のウェットエッチングによって丸溝として形成しても良い。

この溝１０１内に、ＣＶＤ（Chemical Vapor Deposition）などの周知の成膜工程によって、空洞雛型層１０２を形成する（図２−２）。空洞雛型層１０２は、ＳｉＯ₂などの酸化物材料やＳｉ₃Ｎ₄などの窒化物材料で形成することができる。この空洞雛型層１０２を、その表面がシリコン基板１００の主表面と同一面上となるように、ＣＭＰ（Chemical Mechanical Polishing）などの周知の平坦化工程によって平坦化する。結果的に、図３−１に示すように、島部分１００’を有し且つ１μｍ程度の厚みを有する環状の空洞雛型層１０２を得ることができる。

つぎに、平坦化された空洞雛型層１０２、シリコン基板１００、および島部分１００’の各表面を覆うように、薄膜絶縁層１０３を形成する（図２−３）。薄膜絶縁層１０３もまた、ＳｉＯ₂などの酸化物材料やＳｉ₃Ｎ₄などの窒化物材料で形成することができる。薄膜絶縁層１０３の厚みは、０．３μｍ程度であり、空洞雛型層１０２の厚みよりも十分に薄い。

この薄膜絶縁層１０３の表面であって且つ島部分１００’の真上に位置する領域に、周知のフォトリソグラフィ工程およびスパッタリング工程によって、下部電極層１０４をパターニングする（図２−４）。下部電極層１０４として、例えばアルミニウム（Ａｌ）を用いることができる。島部分１００’は最終的に除去されて空洞となるため、下部電極層１０４は、島部分１００’を完全に覆う必要がある。そのため、図３−２に示すように、下部電極層１０４の周縁は、空洞雛型層１０２上に位置する。

つぎに、下部電極層１０４の表面であって且つ島部分１００’の真上に位置する領域に、周知のフォトリソグラフィ工程およびスパッタリング工程によって、圧電体薄膜１０５を形成する（図２−５）。圧電体薄膜１０５として、例えばアルミナイトライド（ＡｌＮ）の材料を用いることができる。圧電体薄膜１０５の一端は、下部電極層１０４の一端から所定の距離だけ離れて位置する。圧電体薄膜１０５によって覆われていない、下部電極層１０４の一部は、電極パッドまたは電極配線層（図示せず）と接合される。圧電体薄膜１０５の上記一端に対向する他端は、図３−３に示すように、薄膜絶縁層１０３の表面上であって且つ空洞雛型層１０２の真上に位置する。空洞雛型層１０２の真上に位置する圧電体薄膜１０５の部分は、下部電極層１０４と上部電極層１０６との間を絶縁する機能を果たす。

つぎに、圧電体薄膜１０５の表面に、周知のフォトリソグラフィ工程およびスパッタリング工程によって、上部電極層１０６をパターニングする（図２−６）。上部電極層１０６として、例えばアルミニウム（Ａｌ）を用いることができる。上部電極層１０６の一端は、圧電体薄膜１０５の一端から所定の距離だけ離れ、且つ島部分１００’の真上方向に位置する。また、上部電極層１０６の上記一端に対向する他端は、図３−４に示すように、薄膜絶縁層１０３上であって且つ空洞雛型層１０２の真上方向に位置する。

つぎに、島部分１００’を含むシリコン基板１００の一部分を、シリコン基板１００の裏面から、ＲＩＥなどの選択エッチングを行なうことによって除去し、空洞１１０ａを形成する（図２−７）。この選択エッチングの開始領域は、島部分１００’を完全にエッチングし、且つ空洞雛型層１０２の一部が露出するような領域である。換言すれば、共振部の直下に位置する空洞の位置と大きさは、このエッチング開始領域によって決定されない。空洞雛型層１０２はエッチング停止層としても機能するため、この選択エッチングの結果、空洞１１０ａは、凸形の縦断面を有する。図２−７に示すエッチング工程は、空洞雛型層１０２によって決定された島部分１００’を完全に除去するための工程にすぎず、空洞雛型層１０２は、共振部の直下に位置する空洞の位置と大きさを決定するための雛型として機能する。

つぎに、島部分１００’上に位置する薄膜絶縁層の部分を、シリコン基板１００の裏面から、ＲＩＥなどの選択エッチングを行なうことによって除去し、新たな空洞１１０ｂを形成する（図２−８）。空洞１１０ｂの壁面は、島部分１００’に相当する空洞の壁面と同一面上に位置する。すなわち、これら２つの空洞は連通している。この結果、共振部の下部電極層１０４の下面が露出する。

以上の工程によって、下部電極層１０４の下面と空気が接触する領域は、図１に示すように、島部分１００’の幅ｗによって決定される。また、空洞１１０内のシリコン基板１００の壁面は、幅ｗよりも外側に位置する。特に、シリコン基板１００の壁面上であって且つ空洞雛型層１０２と接触する位置は、空洞１１０ｂの壁面よりも距離ｄだけ外側に位置する。

図４は、この実施の形態１にしたがって得られた薄膜圧電共振器の特性を示すグラフである。このグラフからわかるように、鋭いピークを持つ２．２２０ＧＨｚの共振点と２．２７５ＧＨｚの反共振点を持つ周波数応答が観測され、これらデータから計算された電気機械結合係数は６．５％、品質係数Ｑは７００と、大変優れた特性を示すことがわかった。特に、これら良好な特性は、共振部の直下に位置する空洞がほぼ正確に設計どおりの位置および大きさで得られたことによることも確認できた。

以上に説明したように、実施の形態１にかかる薄膜圧電共振器の製造方法によれば、共振部の直下に位置する空洞の位置と大きさは、エッチングによって形成されたシリコン基板１００の壁面で決定されるのではなく、共振部の直下にあらかじめ形成された環状の空洞雛型層１０２の環内（島部分１００’）の壁面によって決定される。換言すれば、共振部の直下に所望の位置および大きさの空洞を形成するのに、シリコン基板１００のエッチングを高精度に制御する必要はなく、シリコン基板１００のエッチング開始領域を、単に島部分１００’が全て取り除かれるように適当に決定するだけでよい。よって、シリコン基板１００の裏面側からのエッチングを、ドライエッチングではなく、等方性または異方性のウェットエッチングとしたとしても同じ結果を得ることができる。これにより、共振部の下面を所望の位置および大きさで精確に且つ容易に露出させることが可能になる。

シリコン基板１００が導電性を示す安価な基板である場合には、下部電極層１０４または上部電極層１０６とシリコン基板１００との間において寄生容量が生じ、これが薄膜圧電共振器の共振特性に悪影響を及ぼす可能性がある。しかしながら、この薄膜圧電共振器１０では、下部電極層１０４または上部電極層１０６とシリコン基板１００との間に、十分に厚い空洞雛型層１０２が介在しているので、そのような寄生容量を低減することができる。

なお、シリコン基板１００が高絶縁性を示す場合には、薄膜絶縁層１０３を形成しなくてもよい。この場合、共振部の下面は、空洞雛型層１０２の表面に接する。

（実施の形態２）
つぎに、実施の形態２にかかる薄膜圧電共振器について説明する。実施の形態２にかかる薄膜圧電共振器は、寄生容量の低減という観点から、上部電極層および下部電極層のそれぞれからそれらと接続される電極パッドに至るまでのすべての配線層の下にも空洞雛型層を形成することを特徴とする。

図５は、実施の形態２にかかる薄膜圧電共振器の平面図である。図５において、薄膜圧電共振器２０は、シリコン基板２００の上に、空洞雛型層２０２、薄膜絶縁層、下部電極層２０４、圧電体薄膜２０５、上部電極層２０６がその順に積層された構造を有しており、図１に示した薄膜圧電共振器１０と同一の基本構造を有している。但し、発明の理解を容易にするために、薄膜絶縁層は図示されていない。薄膜圧電共振器２０では、上部電極層２０６との電気的接続を果たす電極パッド２１０ａと下部電極２０４との電気的接続を果たす電極パッド２１０ｂとが形成され、尚且つ、これら電極パッド２１０ａ，２１０ｂの下層と薄膜絶縁層上に位置する上部電極層２０６および下部電極２０４の各部分の下層とに、絶縁材料からなる空洞雛型層２０２が形成されている。この点が図１に示した薄膜圧電共振器１０と異なる。

このように、電極配線に関わるすべての層の下層にも、絶縁材料からなる十分に厚い空洞雛型層２０２が形成されているので、シリコン基板２００が導電性を示す安価な基板である場合であっても、それら電極配線に関わる層とシリコン基板２００との間に生じる寄生容量を低減させることができる。すなわち、良好な共振特性を示す薄膜圧電共振器を得ることができる。

本発明にかかる薄膜圧電共振器は、例えば、高周波フィルタや高周波発振器として利用することができる。図６は、本発明にかかる薄膜圧電共振器を用いた高周波フィルタの等価回路図である。図６に示すように、高周波フィルタは、薄膜圧電共振器６０ａ，６０ｂを直列に接続し、薄膜圧電共振器６０ｃを並列に接続したラダー型の構成により実現することができる。例えば、薄膜圧電共振器６０ａ，６０ｂの中心周波数と薄膜圧電共振器６０ｃの中心周波数とをわずかにずらし、薄膜圧電共振器６０ａ，６０ｂの共振周波数と薄膜圧電共振器６０ｃの反共振周波数とを一致させることで、帯域通過フィルタを実現することができる。

図７は、本発明にかかる薄膜圧電共振器を用いた高周波発振器の等価回路図である。図７に示すように、高周波発振器は、薄膜圧電共振器８０、帰還抵抗Ｒ１、ダンピング抵抗Ｒ２、負荷容量Ｃ１，Ｃ２、ＣＭＯＳインバータ増幅器７０によって実現することができる。特に、この高周波発振器は、移動通信機器に使用する電圧制御発振器として有用である。

また、本発明にかかる薄膜圧電共振器は、周知の薄膜圧電共振器の有する利点のすべてを享受することができる。例えば、薄膜圧電共振器は、その共振部が半導体基板上に形成されるため、トランジスタやＩＣなどの他の半導体回路とともに同一の半導体基板上に集積することができる。

以上のように、本発明にかかる薄膜圧電共振器およびその製造方法は、小型の高周波フィルタや高周波発振器を提供するのに有用であり、特に、設計どおりの良好な共振特性を得るのに適している。

実施の形態１にかかる薄膜圧電共振器の断面図である。 実施の形態１にかかる薄膜圧電共振器の製造工程のうち、環状の溝を形成する工程を、その断面図によって示した図である。 実施の形態１にかかる薄膜圧電共振器の製造工程のうち、空洞雛型層を形成する工程を、その断面図によって示した図である。 実施の形態１にかかる薄膜圧電共振器の製造工程のうち、薄膜絶縁層を形成する工程を、その断面図によって示した図である。 実施の形態１にかかる薄膜圧電共振器の製造工程のうち、下部電極層を形成する工程を、その断面図によって示した図である。 実施の形態１にかかる薄膜圧電共振器の製造工程のうち、圧電体薄膜を形成する工程を、その断面図によって示した図である。 実施の形態１にかかる薄膜圧電共振器の製造工程のうち、上部電極層を形成する工程を、その断面図によって示した図である。 実施の形態１にかかる薄膜圧電共振器の製造工程のうち、第１の空洞を形成する工程を、その断面図によって示した図である。 実施の形態１にかかる薄膜圧電共振器の製造工程のうち、第２の空洞を形成する工程を、その断面図によって示した図である。 実施の形態１にかかる薄膜圧電共振器の製造工程のうち、空洞雛型層を形成する工程を、その平面図によって示した図である。 実施の形態１にかかる薄膜圧電共振器の製造工程のうち、下部電極層を形成する工程を、その平面図によって示した図である。 実施の形態１にかかる薄膜圧電共振器の製造工程のうち、圧電体薄膜を形成する工程を、その平面図によって示した図である。 実施の形態１にかかる薄膜圧電共振器の製造工程のうち、上部電極層を形成する工程を、その平面図によって示した図である。 実施の形態１にかかる製造工程にしたがって得られた薄膜圧電共振器の特性を示すグラフである。 実施の形態２にかかる薄膜圧電共振器の平面図である。 本発明にかかる薄膜圧電共振器を用いた高周波フィルタの等価回路図である。 本発明にかかる薄膜圧電共振器を用いた高周波発振器の等価回路図である。 ドライエッチングを行なう方法によって得られた従来の薄膜圧電共振器の断面図である。

符号の説明

１０，２０，５０，６０ａ，６０ｂ，６０ｃ，８０ 薄膜圧電共振器
７０ ＣＭＯＳインバータ増幅器
１００，２００，５００ シリコン基板
１００’ 島部分
１０２，２０２ 空洞雛型層
１０３ 薄膜絶縁層
１０４，２０４，５０４ 下部電極層
１０５，２０５，５０５ 圧電体薄膜
１０６，２０６，５０６ 上部電極層
１１０，１１０ａ，１１０ｂ 空洞
２１０ａ，２１０ｂ 電極パッド
５０３ シリコン窒化膜
Ｒ１ 帰還抵抗
Ｒ２ ダンピング抵抗
Ｃ１，Ｃ２ 負荷容量

Claims (9)

1. シリコン基板上に、環状に溝を形成する溝形成工程と、
   前記溝の内部に絶縁材料で且つエッチング停止層として機能する空洞雛型層を形成する空洞雛型層形成工程と、
   前記空洞雛型層で囲まれた島部分の上と前記空洞雛型層のうちの前記島部分を含む部分の上とに横たわるように、圧電体薄膜を含んだ共振器を形成する共振器形成工程と、
   前記シリコン基板の裏面から、前記島部分の全てをエッチングすることで、前記共振器の真下に空洞を形成する空洞形成工程と、
   を含み、
   前記共振器形成工程は、
   前記島部分を覆い且つその周縁が前記空洞雛型層上に位置するよう下部電極層を形成する下部電極層形成工程と、
   前記下部電極層の表面であって且つ前記島部分の真上に位置する領域を覆うとともに、その一部が前記空洞雛型層上に位置するよう前記圧電体薄膜を形成する圧電体薄膜形成工程と、
   前記圧電体薄膜の表面であって且つその一端が前記島部分の真上に位置するとともに、当該一端に対向する他端が前記空洞雛型層の真上に位置するよう上部電極層を形成する上部電極形成工程と、
   を含むことを特徴とする薄膜圧電共振器の製造方法。
2. シリコン基板上に、環状に溝を形成する溝形成工程と、
   前記溝の内部に絶縁材料で且つエッチング停止層として機能する空洞雛型層を形成する空洞雛型層形成工程と、
   前記空洞雛型層で囲まれた島部分の上と前記空洞雛型層のうちの前記島部分を含む部分の上とに横たわるように、圧電体薄膜を含んだ共振器を形成する共振器形成工程と、
   前記シリコン基板の裏面から、前記島部分の全てをエッチングすることで、前記共振器の真下に空洞を形成する空洞形成工程と、
   を含み、
   前記共振器形成工程は、
   前記シリコン基板の上と前記空洞雛型層の上とに薄膜絶縁層を形成する薄膜絶縁層形成工程と、
   前記島部分の真上に位置する前記薄膜絶縁層の表面を覆い且つその周縁が前記空洞雛型層の真上に位置するよう下部電極層を形成する下部電極層形成工程と、
   前記下部電極層の表面であって且つ前記島部分の真上に位置する領域を覆うとともに、その一部が前記空洞雛型層の真上に位置するよう前記圧電体薄膜を形成する圧電体薄膜形成工程と、
   前記圧電体薄膜の表面であって且つその一端が前記島部分の真上に位置するとともに、当該一端に対向する他端が前記空洞雛型層の真上に位置するよう上部電極層を形成する上部電極形成工程と、
   を含むことを特徴とする薄膜圧電共振器の製造方法。
3. 前記空洞雛型層形成工程は、
   前記溝の内部に絶縁材料を積層する積層工程と、
   積層された絶縁材料の表面を、該表面が前記シリコン基板の表面と同一面上となるように平坦化する平坦化工程と、
   を含むことを特徴とする請求項１又は２に記載の薄膜圧電共振器の製造方法。
4. 前記シリコン基板の裏面側から、前記薄膜絶縁層の部分であって前記島部分の上に位置する部分をエッチングする薄膜絶縁層エッチング工程を、さらに含むことを特徴とする請求項１又は２に記載の薄膜圧電共振器の製造方法。
5. 前記空洞形成工程は、前記シリコン基板の裏面上の前記島部分よりも大きな領域を、エッチング開始領域とすることを特徴とする請求項１〜４のいずれか一つに記載の薄膜圧電共振器の製造方法。
6. 前記空洞形成工程は、前記シリコン基板および前記島部分の全ての領域に対してドライエッチングを行うことを特徴とする請求項１〜４のいずれか一つに記載の薄膜圧電共振器の製造方法。
7. 前記空洞形成工程は、前記シリコン基板および前記島部分の全ての領域に対してウェットエッチングを行うことを特徴とする請求項１〜４のいずれか一つに記載の薄膜圧電共振器の製造方法。
8. 前記空洞雛型層は、酸化物材料で形成されることを特徴とする請求項１〜７のいずれか一つに記載の薄膜圧電共振器の製造方法。
9. 前記空洞雛型層は、窒化物材料で形成されることを特徴とする請求項１〜７のいずれか一つに記載の薄膜圧電共振器の製造方法。

Images