JP4017625B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4017625B2 JP4017625B2 JP2004285690A JP2004285690A JP4017625B2 JP 4017625 B2 JP4017625 B2 JP 4017625B2 JP 2004285690 A JP2004285690 A JP 2004285690A JP 2004285690 A JP2004285690 A JP 2004285690A JP 4017625 B2 JP4017625 B2 JP 4017625B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- back surface
- conductive means
- mounting portion
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
本発明は半導体装置に関し、特に半導体チップ裏面側を取り出し電極の1つとする2又は3端子素子における、小型化したパッケージに関する。 The present invention relates to a semiconductor device, and more particularly to a miniaturized package in a two- or three-terminal element in which a back surface side of a semiconductor chip is one of extraction electrodes.
従来の半導体装置の組立工程においては、ウェハからダイシングして分離した半導体チップをリードフレームに固着し、金型と樹脂注入によるトランスファーモールドによってリードフレーム上に固着された半導体チップを封止し、封止された半導体チップを個々の半導体装置毎に分離するという工程が行われている。リード端子が樹脂の外側に突出すること、トランスファーモールド金型の精度の問題などにより、外形寸法の縮小化には限界が見えていた。 In the assembly process of a conventional semiconductor device, a semiconductor chip diced and separated from a wafer is fixed to a lead frame, and the semiconductor chip fixed on the lead frame is sealed by a mold and transfer molding by resin injection, and sealed. A process of separating the stopped semiconductor chip for each semiconductor device is performed. Due to the fact that the lead terminal protrudes to the outside of the resin and the problem of the accuracy of the transfer mold, there has been a limit in reducing the outer dimensions.
近年、外形寸法を半導体チップサイズと同等あるいは近似した寸法にまで縮小する事が可能な、ウェハスケールCSP(チップサイズパッケージ)が注目され始めている。これは、図4(A)を参照して、半導体ウェハ1に各種拡散などの前処理を施して多数の半導体チップ2を形成し、図4(B)に示すように半導体ウェハ1の上部を樹脂層3で被覆すると共に樹脂層3表面に外部接続用の電極4を導出し、その後半導体ウェハ1のダイシングラインに沿って半導体チップ1を分割して、図4(C)に示したような完成品としたものである。 In recent years, a wafer scale CSP (chip size package) that can reduce the outer dimensions to a size that is the same as or close to the size of a semiconductor chip has begun to attract attention. 4A, the semiconductor wafer 1 is subjected to various pretreatments such as diffusion to form a large number of semiconductor chips 2, and the upper portion of the semiconductor wafer 1 is formed as shown in FIG. As shown in FIG. 4C, the semiconductor layer 1 is coated with the resin layer 3 and an external connection electrode 4 is led out on the surface of the resin layer 3 and then the semiconductor chip 1 is divided along the dicing line of the semiconductor wafer 1. It is a finished product.
樹脂層3は半導体チップ1の表面(裏面を被覆する場合もある)を被覆するだけであり、半導体チップ1の側壁にはシリコン基板が露出する。電極4は樹脂層3下部に形成された集積回路網と電気的に接続されており、実装基板上に形成した導電パターンに対して電極4を対向接着することによりこの半導体装置の実装が実現する。 The resin layer 3 only covers the front surface (which may cover the back surface) of the semiconductor chip 1, and the silicon substrate is exposed on the side wall of the semiconductor chip 1. The electrode 4 is electrically connected to an integrated circuit network formed under the resin layer 3, and mounting of the semiconductor device is realized by adhering the electrode 4 to a conductive pattern formed on the mounting substrate. .
斯かる半導体装置は、装置のパッケージサイズが半導体チップのチップサイズと同等であり、実装基板に対しても対向接着で済むので、実装占有面積を大幅に減らすことが出来る利点を有する。また、後工程に拘わるコストを大幅に減じることが出来る利点を有するものである(例えば、特開平9−64049号)。
しかしながら、基板をコレクタとするバイポーラ型トランジスタや、基板を共通ドレインとするパワーMOSFET装置等の3端子型の半導体素子や、基板をアノード又はカソードの一方とする2端子素子等の、半導体基板の裏面側を取り出し電極の一つとして動作電流を半導体チップの厚み方に流す素子では、前記コレクタやドレイン等を半導体チップの表面側に導出する手段がなく、この為にウェハスケールでのCSP装置を実現することが困難である欠点があった。 However, the back surface of a semiconductor substrate such as a bipolar transistor having a substrate as a collector, a three-terminal semiconductor element such as a power MOSFET device having a substrate as a common drain, or a two-terminal element having a substrate as one of an anode and a cathode. In an element in which the side is taken out as one of the electrodes and an operating current flows in the direction of the thickness of the semiconductor chip, there is no means for deriving the collector, drain, etc. to the surface side of the semiconductor chip. There were drawbacks that were difficult to do.
他の手法として、半導体チップをプリント基板上に直接実装するベアボンド実装も行われてはいるが、上記の問題は同様であるし、更にはベアチップであることの取り扱いの難しさが加わるという欠点があった。 As another method, bare bond mounting in which a semiconductor chip is directly mounted on a printed circuit board is also performed, but the above-mentioned problem is the same, and further, there is a drawback that handling difficulty of being a bare chip is added. there were.
本発明は上述した従来の欠点に鑑みて成されたものであり、
第1に、半導体チップが搭載可能な搭載部と前記搭載部の周囲から上方に延在し、前記半導体チップ上の外部接続端子と実質同じ高さから成る延在部とを有する導電手段を用意し、
前記半導体チップ裏面を前記搭載部に電気的に実装し、
前記半導体チップ上の外部接続端子と前記半導体チップ裏面の電極が導出された前記延在部の端部を、フェイスダウン型の電極として用いる事で解決するものである。
第2に、半導体チップが搭載可能な搭載部と前記搭載部の周囲から上方に延在し、前記半導体チップ上の外部接続端子と実質同じ高さから成る延在部とを有する導電手段を用意し、
前記半導体チップ裏面を前記搭載部に電気的に実装し、
前記半導体チップ上の外部接続端子と前記半導体チップ裏面の電極が導出された前記延在部の端部を、フェイスダウン型の電極として用い、前記搭載部の裏面を吸着用の面として用いる事で解決するものである。
The present invention has been made in view of the above-mentioned conventional drawbacks,
First, a conductive means having a mounting portion on which a semiconductor chip can be mounted and an extending portion extending upward from the periphery of the mounting portion and having substantially the same height as the external connection terminal on the semiconductor chip is prepared. And
Electrically mounting the back surface of the semiconductor chip to the mounting portion;
The problem is solved by using the external connection terminal on the semiconductor chip and the end of the extended portion from which the electrode on the back surface of the semiconductor chip is derived as a face-down type electrode.
Second, there is provided a conductive means having a mounting portion on which a semiconductor chip can be mounted and an extending portion extending upward from the periphery of the mounting portion and having substantially the same height as the external connection terminal on the semiconductor chip. And
Electrically mounting the back surface of the semiconductor chip to the mounting portion;
By using the external connection terminal on the semiconductor chip and the end of the extended portion from which the electrode on the back surface of the semiconductor chip is derived as a face-down type electrode, and using the back surface of the mounting portion as a suction surface. It is a solution.
第3に、半導体チップが搭載可能な搭載部と前記搭載部の周囲から上方に延在し、前記半導体チップ上の外部接続端子と実質同じ高さから成る延在部とを有する導電手段を用意し、
前記半導体チップ裏面を前記搭載部に電気的に実装し、
前記半導体チップ上の外部接続端子と前記半導体チップ裏面の電極が導出された前記延在部の端部を、フェイスダウン型の電極として用い、前記搭載部の裏面に機種名を印字する事で解決するものである。
第4に、半導体チップの裏面が搭載される搭載部と前記搭載部の周囲で上方に延在される延在部とを有する導電手段と、前記延在部が設けられる前記導電手段の一側辺と対向する他側辺に、共通細条の一側辺と一体で成る接続部が設けられたリードフレームを用意し、
前記搭載部に前記半導体チップの裏面を電気的に固着し、
前記リードフレームの接続部を切断することにより、前記導電手段の裏面形状が平面的に見てその外形寸法として決定することで解決するものである。
第5に、半導体チップの裏面が搭載される搭載部と前記搭載部の周囲で上方に延在される延在部とを有する導電手段と、前記延在部が設けられる前記導電手段の一側辺と対向する他側辺に、共通細条の一側辺と一体で成る接続部が設けられたリードフレームを用意し、
前記搭載部に前記半導体チップの裏面を電気的に固着し、
前記リードフレームの接続部を切断することにより、前記導電手段の裏面形状が平面的に見てその外形寸法として決定し、
前記導電手段の裏面を吸着用の面として用いることで解決するものである。
第6に、前記半導体チップ上の外部端子を下向きにして、前記実装基板に実装することで解決するものである。
第7に、前記半導体チップは、前記半導体チップの裏面も含めて3端子型または2端子型の半導体チップであることで解決するものである。
Third, there is provided a conductive means having a mounting portion on which a semiconductor chip can be mounted and an extending portion extending upward from the periphery of the mounting portion and having substantially the same height as the external connection terminal on the semiconductor chip. And
Electrically mounting the backside of the semiconductor chip on the mounting portion;
Solved by printing the external connection terminal on the semiconductor chip and the end of the extended portion from which the electrode on the back surface of the semiconductor chip is derived as a face-down type electrode and printing the model name on the back surface of the mounting portion To do.
Fourth, conductive means having a mounting portion on which the back surface of the semiconductor chip is mounted and an extending portion extending upward around the mounting portion, and one side of the conductive means provided with the extending portion Prepare a lead frame with a connecting part that is integrated with one side of the common strip on the other side facing the side,
Electrically fixing the back surface of the semiconductor chip to the mounting portion;
The problem is solved by cutting the connecting portion of the lead frame and determining the outer shape of the back surface of the conductive means in plan view.
Fifth, conductive means having a mounting portion on which the back surface of the semiconductor chip is mounted and an extending portion extending upward around the mounting portion, and one side of the conductive means provided with the extending portion Prepare a lead frame with a connecting part that is integrated with one side of the common strip on the other side facing the side,
Electrically fixing the back surface of the semiconductor chip to the mounting portion;
By cutting the connection portion of the lead frame, the back surface shape of the conductive means is determined as its outer dimension in plan view,
The problem is solved by using the back surface of the conductive means as a suction surface.
Sixth, the problem is solved by mounting the semiconductor chip on the mounting substrate with the external terminals on the semiconductor chip facing downward.
Seventh, the semiconductor chip is a three-terminal or two-terminal semiconductor chip including the back surface of the semiconductor chip.
以上に説明したように、本発明によれば、実装面積がチップサイズに極めて近似する半導体装置得られる利点を有する。しかも、基板16と第2の外部接続端子17により半導体チップ11の裏面側電極を低抵抗で導出できる利点を有するものである。更に、樹脂封止を廃止すれば、故障時の発煙・発火を防止できる利点を有するものである。
As described above, according to the present invention, there is an advantage that a semiconductor device whose mounting area is very close to the chip size can be obtained. In addition, the
以下に本発明の実施の形態を、NPNトランジスタを例にして詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail by taking an NPN transistor as an example.
図1は、本発明の半導体装置を示す(A)平面図、(B)断面図、(C)斜視図である。これらの図に於いて、11はNPNトランジスタを形成した半導体チップを示す。この半導体チップ11は、裏面側にN+型高濃度層を有し、表面側にN型の低濃度層を形成したもので、N型半導体基板の両面にN+層を拡散した後にウェハを研磨した素材か、あるいはN+基板の上にN型のエピタキシャル層を形成したものを用いる。そして、前記N型の低濃度層の表面に選択的にボロン等のP型不純物を選択拡散してベース領域を形成し、さらにベース領域表面にリン等のN型不純物を選択拡散してエミッタ領域等を形成したものである。前記N+高濃度層/N型低濃度層がコレクタとなる。
1A is a plan view, FIG. 1B is a sectional view, and FIG. 1C is a perspective view showing a semiconductor device of the present invention. In these drawings,
半導体チップ11の表面はシリコン酸化膜、シリコン窒化膜等の絶縁膜12によって被覆されており、その開口部に前記ベース・エミッタ領域と電気的に接続されたアルミパッド13が露出する。このアルミパッド13に対して半田バンプや半田ボール等の導電材料を接着して第1の外部接続端子14としている。第1の外部接続端子14の先端部は、半導体チップ11の表面から0.01〜0.3mm程度突出する。
The surface of the
半導体チップ11は、半田、金などの導電性のプリフォーム剤15によって平板状の基板16に接着されている。基板16は、鉄あるいは銅系の合金素材からなり、0.1〜0.3mm程度の板厚で1辺が0.8〜2.0mm程度の大きさを持つ。半導体チップ11のチップサイズが0.5〜1.5mm程度であり、搭載する半導体チップ11の大きさよりは若干大きい程度のものとする。
The
基板11の1側辺は半導体チップ11側にL字型に折り曲げられ、その先端部は第1の外部接続端子14の高さと同程度の高さまで達して、第2の外部接続端子17を形成する。第2の外部接続端子17は、基板16に対して一体化したものでも、基板16とは別個に形成したものを基板16上に接着固定したものでも良い。そして、第2の外部接続端子17は半導体チップ11の裏面側の領域を導出する端子となる。第2の外部接続端子17と半導体チップ11とが併置されるので、基板16の大きさは、主として半導体チップ11と第2の外部接続端子17との間隔をどこまで縮小できるかによってその最小寸法が決定される。
One side of the
半導体チップ11の周辺部は樹脂封止されておらず、所謂ベアボンドに近い状態で供給する形となる。場合により封止するときは、半導体チップ11の周辺部だけを樹脂のポッティング手法等により部分的に被覆し、第1の外部接続端子14だけが露出するような形態とする。
The peripheral part of the
図2は、斯かる半導体装置を、リードフレームを用いて生産する方法を示したものである。即ち図2(A)に示したように、複数個の基板16を接続部18によって1本の共通細条19に接続したリードフレームを準備し、図2(B)に示したように、各々の基板16上に第1の外部接続端子14を形成した半導体チップ11をダイボンドし、そして接続部18をダイシングソー、レーザーなどの手法で切断することにより個々の半導体装置を製造する。基板16に対して第2の外部接続端子17を一体化する場合は、リードフレームを打ち抜きまたはエッチングによって加工した後にスタンピング加工等で基板16の一側辺を折り曲げることで形成する。別個に形成した部材を後から固着する場合は、半導体チップ11をダイボンドする前あるいは後に、前記部材を固着する工程を行う。
FIG. 2 shows a method for producing such a semiconductor device using a lead frame. That is, as shown in FIG. 2A, a lead frame in which a plurality of
図3は、斯かる装置を実装する際の状態を示す為の図である。供給時には図3(A)の様に基板16が上を向いて第1と第2の外部接続端子14、17が下方を向くようにして供給され、機種名などの標印は上を向いた基板16の平坦面に印字する。そして図3(B)に示したように、基板16の裏面側(半導体チップ11を搭載した面に対して反対側の面)の端部を角錐吸着コレット20に接触させるようにして、これを吸着・保持する。実装は、角錐吸着コレット20で搬送
した半導体装置を実装基板21上に移送し、その表面に形成した配線22に対して第1と第2の外部接続端子14、17を半田23等により対向接着することで行われる。基板16の裏面側で装置全体を吸着させるので、半導体チップ11の大きさのばらつきによらず、搬送工程を安定化出来る。第1の外部接続端子14は各々ベースとコレクタの電極、第2の外部接続端子17はコレクタ端子となる。半導体チップ11の表面(活性部分)をプリント基板上に対向接着するので、熱的にも電気的にも抵抗を小さくできる。また、基板16は、搬送時と実装後に半導体チップ11の保護板として機能する。
FIG. 3 is a diagram for illustrating a state when such a device is mounted. At the time of supply, as shown in FIG. 3A, the
以上に説明した本発明の半導体装置は、半導体チップ16よりは若干大きい程度の基板16を用いるので、全体として実装面積の小さな半導体装置を得ることが出来るものである。そして、半導体チップ11の裏面側の電極を第2の外部接続端子17を介して導出したので、前記裏面側の電極の電気抵抗、熱抵抗を共に減じることが出来るものである。これはNPNトランジスタにあってはコレクタ抵抗の増大を抑制し、パワーMOSFETにあってはドレイン抵抗(オン抵抗rds)の増大を抑制するという効果をもたらす。更に、半導体チップ11表面側の電極を第1の外部接続端子14によって対向接着するので、これらの電気抵抗、熱抵抗をも減じることが出来る。
Since the semiconductor device of the present invention described above uses the
また、基板16を用いることにより、ベアチップで提供するよりはその取り扱い性に優れ、基板16に対して半導体チップ11の保護板としての機能と、吸着コレット20の吸着保持面としての機能と、裏面電極の取り出し電極としての機能を同時に持たせることが出来るものである。
Further, by using the
更に、半導体チップ11の樹脂封止を廃止することが可能であるので、材料費を抑えると共に半導体素子の故障と暴走電流による装置の発火、発煙などの事故を防止できる。
Furthermore, since the resin sealing of the
なお、半導体素子としてはバイポーラ型トランジスタ、パワーMOSFET装置などの3端子型の場合は、第1の外部接続端子14として2つ必要であるが、ダイオード素子などの2端子素子である場合は、1つの第1の外部接続端子14を配置すれば良いことは言うまでもない。
In the case of a three-terminal type semiconductor element such as a bipolar transistor or a power MOSFET device, two first
11 半導体チップ
12 絶縁膜
13 アルミパッド
14 第1の外部接続端子
15 プリフォーム剤
16 基板
17 第2の外部接続端子
18 接続部
19 共通細条
20 吸着コレット
21 実装基板
22 配線
23 半田
DESCRIPTION OF
Claims (4)
前記搭載部に前記半導体チップの裏面を電気的に固着し、Electrically fixing the back surface of the semiconductor chip to the mounting portion;
前記リードフレームの接続部を切断することにより、前記導電手段の裏面形状が平面的に見てその外形寸法として決定することを特徴とした半導体装置の製造方法。A method of manufacturing a semiconductor device, comprising: cutting a connection portion of the lead frame to determine a back surface shape of the conductive means as an outer dimension thereof in a plan view.
前記搭載部に前記半導体チップの裏面を電気的に固着し、Electrically fixing the back surface of the semiconductor chip to the mounting portion;
前記リードフレームの接続部を切断することにより、前記導電手段の裏面形状が平面的に見てその外形寸法として決定し、By cutting the connecting portion of the lead frame, the back surface shape of the conductive means is determined as its external dimension in plan view,
前記導電手段の裏面を吸着用の面として用いることを特徴とした半導体装置の製造方法。A method of manufacturing a semiconductor device, wherein the back surface of the conductive means is used as a suction surface.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004285690A JP4017625B2 (en) | 2004-09-30 | 2004-09-30 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004285690A JP4017625B2 (en) | 2004-09-30 | 2004-09-30 | Manufacturing method of semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08178699A Division JP3895884B2 (en) | 1999-03-25 | 1999-03-25 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005051267A JP2005051267A (en) | 2005-02-24 |
JP4017625B2 true JP4017625B2 (en) | 2007-12-05 |
Family
ID=34270306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004285690A Expired - Fee Related JP4017625B2 (en) | 2004-09-30 | 2004-09-30 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4017625B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3065172A1 (en) * | 2015-03-06 | 2016-09-07 | Nxp B.V. | Semiconductor device |
US10256168B2 (en) | 2016-06-12 | 2019-04-09 | Nexperia B.V. | Semiconductor device and lead frame therefor |
-
2004
- 2004-09-30 JP JP2004285690A patent/JP4017625B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005051267A (en) | 2005-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7224045B2 (en) | Leadless type semiconductor package, and production process for manufacturing such leadless type semiconductor package | |
US7663212B2 (en) | Electronic component having exposed surfaces | |
JP3819574B2 (en) | Manufacturing method of semiconductor device | |
JP3420057B2 (en) | Resin-sealed semiconductor device | |
US20070045785A1 (en) | Reversible-multiple footprint package and method of manufacturing | |
US20030234454A1 (en) | Integrated circuit package and method of manufacturing the integrated circuit package | |
US20060220214A1 (en) | Semiconductor device and manufacturing method thereof | |
JP4408475B2 (en) | Semiconductor devices that do not use bonding wires | |
WO2006068641A1 (en) | Electronic package having down-set leads and method | |
JP3895884B2 (en) | Semiconductor device | |
JP2004221399A (en) | Lead frame, its manufacturing method, semiconductor device using the same and its manufacturing method | |
JPH11191561A (en) | Manufacture of semiconductor device | |
JP3500015B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4017625B2 (en) | Manufacturing method of semiconductor device | |
JP4334047B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2007073987A (en) | Semiconductor module | |
JPH11176856A (en) | Manufacture of semiconductor device | |
JP3744771B2 (en) | Manufacturing method of semiconductor device | |
JPH08241940A (en) | Semiconductor device and its manufacture | |
JP3945929B2 (en) | Manufacturing method of semiconductor device | |
JP2007027654A (en) | Semiconductor device | |
JP3717597B2 (en) | Semiconductor device | |
JP2000277463A (en) | Semiconductor device | |
JP3500016B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4165952B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070918 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |