JP4015920B2

JP4015920B2 - Time constant circuit

Info

Publication number: JP4015920B2
Application number: JP2002309357A
Authority: JP
Inventors: 崇志齋藤; 英紀塩江
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2002-10-24
Filing date: 2002-10-24
Publication date: 2007-11-28
Anticipated expiration: 2022-10-24
Also published as: JP2004147048A

Description

【０００１】
【発明の属する技術分野】
本発明は、アナログ的に長時間のタイマー回路を構成する時定数回路に関する。さらに、本発明は、初期化回路を用いて充電用コンデンサの電位を接地電位に設定した後、初期化回路を開放状態に設定することによって定義される初期化の後、所定の時間が経過した後、出力する時定数回路に関する。特に、電源投入後、長時間のリセットパルスを出力することを特徴とするパワーオンリセット回路を構成するための時定数回路に関する。
【０００２】
【従来の技術】
通常の動作をしているデジタル回路においては、ある一定の時間間隔を持ったパルスを発生させることは非常に簡単である。しかしながら、ある種の装置における電源投入時には、デジタル回路自体が正常に働いていないので、デジタル回路のパルスを用いて任意の幅の(長時間の)パルスを発生させることが困難である。このような場合には、アナログ回路からなる時定数回路を用いて長時間のパルスを発生させることが要求される。この場合、アナログ回路を用いて時定数回路を構成するには、コンデンサを微小な電流で、精度よく充電させることが要求される。しかも、このような回路においては小型化の要求があり、コンデンサをＩＣの内部に形成することとなるが、チップ内ではその面積が限られ小さな容量としなければならない。つまり、もともと小さな於容量に対してできるだけ微小な電流で充電することで、長時間のタイミングを確保しなければならない。そのためには充電電流値を精確にかつできるだけ小さくすることが必要となる。しかしながらアナログ回路でよく使用されるバイポーラトランジスタは、電流増幅率のばらつきが非常に大きいという問題がある。
【０００３】
アナログ回路を用いたタイマー回路の典型的な従来技術例を、図４を用いて説明する。タイマー回路は、初期化回路４と、充電用コンデンサ５と、基準電圧源６と、コンパレータ１０とから構成される。一方を接地した充電用コンデンサ５に初期化回路４とコンパレータ１０の一方の入力を接続し、コンパレータ１０のもう一方の入力に基準電圧源６を接続する。
【０００４】
このタイマー回路は、初期化回路４の動作によって充電用コンデンサ５の電荷を０に初期化し、初期化回路を解除した後にコンパレータ１０の入力電流を用いて充電用コンデンサ５を充電し、充電用コンデンサ５の充電電位Ｖｃが基準電圧源６の基準電圧Ｖｒｅｆを超えた時にコンパレータ１０出力が反転することを利用している。すなわち、電源電圧の立ち上がり期間中に、初期化回路４を動作させて充電用コンデンサ５の充電電位Ｖｃを接地電位に設定した後、初期化回路４を開放状態に設定することにより、コンパレータ１０の入力電流によって充電用コンデンサ５を充電して、電源の立ち上がりに同期して長時間のパルスを出力するパワーオンリセット回路を構成することが可能となる (例えば、特許文献１参照) 。
【０００５】
【特許文献１】
実開昭６３−０３００２７号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、上記タイマー回路においては、充電用コンデンサ５の充電電流としてコンパレータ１０の入力電流を利用していることから、コンパレータ１０を構成するトランジスタの製造時に生じる電流増幅率のばらつきによって、充電電流がトランジスタの電流増幅率に比例して変化し、時定数のばらつきが大きくなるという問題がある。
【０００７】
また、上記タイマー回路においては、充電用コンデンサ５の充電電圧Ｖｃが、時間の経過とともに基準電圧Ｖｒｅｆ付近まで上昇したとき、充電用コンデンサ５を充電する充電電流が減少し、充電電流の時間直線性が悪化し、時定数回路の時定数の精度が低下するという問題がある。
【０００８】
本発明は、上記問題に鑑み、例えばパワーオンリセット回路を構成する時定数回路において、時定数のばらつきの少ない回路構成を提供することを第１の課題とする。
【０００９】
さらに、本発明は、パワーオンリセット回路を構成するための時定数回路において、時定数の精度の低下を防止することを第２の課題とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、本発明は、アナログ回路で多用される２つのバイポーラトランジスタからなるコンパレータを用いて時定数回路を構成し、コンパレータを流れる一定電流を二つのトランジスタに振り分けて流し、その一方のトランジスタ側にほとんど一定電流が流れるように設定することによって、この電流の流れ初めの初期状態ではリニアな電流増加が得られるという原理を利用する。電流がリニアな期間は、コンデンサの充電時間と充電電圧とが比例するので、時間設定が容易であるが、電流が徐々に増加してくると、残りの他方のトランジスタ側にも電流が流れ始め、この時点でリニアリティが崩れてくる。したがって、この残りの他方のトランジスタ側の電流の流れ初めを、精度よく検出することが必要となる。
【００１１】
そして、微小電流を発生させるために、バイポーラトランジスタの電流増幅の逆を利用する。つまりバイポーラトランジスタのエミッタ(またはコレクタ)電流からベース電流を得る。バイポーラトランジスタは、ベース電流とエミッタ(コレクタ)電流の間には電流増幅率（ｈ_FE）が非常に大きいという課題があり、さらにこの電流増幅率は製造ばらつきで７０〜２００％であり、温度変化でばらつきがさらに加速されるという問題がある。したがって、本発明においては、電流増幅率に依存しない回路構成とし、コンデンサは小型化を計るために外付けでなくＩＣチップに内蔵させて充電する構成とした。
【００１２】
上記課題を解決するために、本発明にかかる時定数回路は、第１のｐｎｐトランジスタと、第２のｐｎｐトランジスタと、第１の電流源と、初期化回路と、充電用コンデンサと、基準電圧源とを有する時定数回路において、初期化回路が、充電用コンデンサの電位を接地電位に固定しもしくは充電用コンデンサに影響を与えないという２つの機能を選択的に提供する能力を持ち、第１のｐｎｐトランジスタのエミッタと第２のｐｎｐトランジスタのエミッタと、ｐｎｐトランジスタの電流増幅率の増減に比例して電流が変化する第１の電流源を接続し、第１のｐｎｐトランジスタのベースに基準電圧源を接続し、第２のｐｎｐトランジスタのベースに充電用コンデンサと、初期化回路を接続し、第１のｐｎｐトランジスタのコレクタ電流あるいは第２のｐｎｐトランジスタのコレクタ電流を出力とする時定数回路である。
【００１３】
この構成によれば、充電用コンデンサを初期化後、第２のｐｎｐトランジスタのベース電流を、ｐｎｐトランジスタの電流増幅率に依存しない充電電流として利用し、充電用コンデンサを充電し、第１のｐｎｐトランジスタと第２のｐｎｐトランジスタを用いて基準電圧と充電用コンデンサの電位を比較し、充電用コンデンサの電位が基準電圧付近に到達したときに信号を出力する。充電用コンデンサへの充電がｐｎｐトランジスタの電流増幅率に依存しない第２のトランジスタのベース電流のみによって行われるために、ｐｎｐトランジスタの電流増幅率に依存しない時定数をもつ時定数回路が構成され、第１の課題を解決することができる。
【００１４】
さらに、本発明にかかる時定数回路は、上記時定数回路において、第２の電流源と、第３のｐｎｐトランジスタと、第４のｐｎｐトランジスタと、第５のｐｎｐトランジスタと、第１のｎｐｎトランジスタと、第２のｎｐｎトランジスタと、第３のｎｐｎトランジスタと、抵抗を備え、第１のｐｎｐトランジスタのコレクタを第１のｎｐｎトランジスタのベースに接続し、前記第２のｐｎｐトランジスタのコレクタを接地し、第１のｎｐｎトランジスタのエミッタを接地し、ｐｎｐトランジスタの電流増幅率の増減に比例して電流値が変化する第２の電流源を第３のｐｎｐトランジスタのエミッタに接続し、第３のｐｎｐトランジスタのコレクタを接地し、第３のｐｎｐトランジスタのベースを第２のｎｐｎトランジスタのベースに接続し、第２のｎｐｎトランジスタのエミッタを接地し、第２のｎｐｎトランジスタのコレクタを第４のｐｎｐトランジスタのベースと第４のｐｎｐトランジスタのコレクタと第５のｐｎｐトランジスタのベースを接続し、第４のｐｎｐトランジスタのエミッタと第５のｐｎｐトランジスタのエミッタと電源を接続し、第５のｐｎｐトランジスタのコレクタと第１のｎｐｎトランジスタのコレクタと第３のｎｐｎトランジスタのベースを接続し、第３のｎｐｎトランジスタのエミッタを接地し、第３のｎｐｎトランジスタのコレクタと一端が電源に接続された抵抗の他端を接続することにより、前記第１のｐｎｐトランジスタのコレクタ電流が、第３のｐｎｐトランジスタのベース電流よりも大きいか否かを検出することにより、精度の良い時定数をもつ時定数回路である。
【００１５】
この構成によれば、ｐｎｐトランジスタの電流増幅率に依存しない第３のｐｎｐトランジスタのベース電流を第２のｎｐｎトランジスタのベースに入力し、第２のｎｐｎトランジスタより出力されるｎｐｎトランジスタの電流増幅率に比例して変化する電流を、第４のｐｎｐトランジスタと第５のｐｎｐトランジスタによって構成されるカレントミラー構造によって、第５のｐｎｐトランジスタのコレクタより出力している。第１のｐｎｐトランジスタのコレクタ電流を第１のｎｐｎトランジスタにより増幅し、第１のｎｐｎトランジスタのコレクタより出力される。時定数回路の出力は第５のｐｎｐトランジスタのコレクタ電流と第１のｎｐｎトランジスタのコレクタ電流の大小関係により決定される。出力を決定する前記２つの電流は、それぞれｎｐｎトランジスタの電流増幅率に比例して変化するため、出力のｎｐｎトランジスタの電流増幅率に対する依存性は存在しない。すなわち、第１のｐｎｐトランジスタのコレクタ電流と、トランジスタの電流増幅率により変化しない第３のｐｎｐトランジスタのベース電流の大小関係により出力が決定される。出力を決定する境界条件の電流値を第２のトランジスタのコレクタ電流に対して十分に小さく設定することで、充電電流が十分な直線性を持った領域で時定数を決定することが可能となり、第２の課題を解決することが出来る。
【００１６】
さらに、本発明は、時定数回路において、一定電流を二つのトランジスタに振り分けて流し、一方のトランジスタ側ではベースに基準電圧を印加し、もう一方のトランジスタ側ではベースにコンデンサとコンデンサのリセット回路とを接続し、コンデンサをリセット後に充電を行い、基準電圧側のトランジスタの電流が増加する時期を検出して、上記リセット時からの時間を決定している。
【００１７】
【発明の実施の形態】
本発明にかかる時定数回路の第１の実施の形態を、図１の回路図を用いて説明する。時定数回路は、第１の電流源１およびｐｎｐトランジスタＱ１ならびにｐｎｐトランジスタＱ２とからなるコンパレータ１０と、初期化回路４と、充電用コンデンサ５と、基準電圧源６とを有して構成される。ｐｎｐトランジスタの電流増幅率をｈ_FE1とする。ｐｎｐトランジスタＱ２のベース電位、すなわち、充電用コンデンサ５の充電電圧をＶｃとする。第１の電流源１は、ｐｎｐトランジスタの電流増幅率に比例して電流が変化する電流源である。初期化回路４は、初期化期間中に充電用コンデンサ５の充電電圧Ｖｃを接地電圧に固定する能力を持ち、初期化期間の終了と同時に開放状態となる能力を有する。
【００１８】
第１の電流源１の例として図３に示す回路を用いる。第１の電流源１は、ｐｎｐトランジスタＱ９、ｐｎｐトランジスタＱ１２と、ｐｎｐトランジスタＱ１３と、ｎｐｎトランジスタＱ１０と、ｎｐｎトランジスタＱ１１と、第３の電流源３とを有して構成される。第３の電流源３は電流値Ｉ１の定電流源である。
【００１９】
ｐｎｐトランジスタＱ９、ｐｎｐトランジスタＱ１２、ｐｎｐトランジスタＱ１３のエミッタは、それぞれ電圧源Ｖｃｃに接続される。ｐｎｐトランジスタＱ９のコレクタは、エミッタが接地されたｎｐｎトランジスタＱ１０のコレクタおよびベースと、エミッタが接地されたｎｐｎトランジスタＱ１１のベースに接続される。ｐｎｐトランジスタＱ９のベースは他端が接地された第３の電流源３に接続される。
【００２０】
ｐｎｐトランジスタＱ１２のコレクタは、自己のベースとｐｎｐトランジスタＱ１３のベースに接続されるとともに、ｎｐｎトランジスタＱ１１のコレクタに接続される。ｐｎｐトランジスタＱ１２のベースは、ｐｎｐトランジスタＱ１３のベースに接続される。
【００２１】
ｐｎｐトランジスタＱ１３のコレクタは第１の電流源１の出力とされる。
【００２２】
ｎｐｎトランジスタＱ１０とｎｐｎトランジスタＱ１１は、カレントミラーを構成する。ｐｎｐトランジスタＱ１２とｐｎｐトランジスタＱ１３はカレントミラーを構成する。
【００２３】
次に、回路の具体的な動作を説明する。第３の電流源３の電流Ｉ１は、ｐｎｐトランジスタＱ９により増幅される。このとき、ｐｎｐトランジスタＱ９のコレクタ電流はｈ_FE１・Ｉ１となる。ｎｐｎトランジスタＱ１０とｎｐｎトランジスタＱ１１、ｐｎｐトランジスタＱ１２とｐｎｐトランジスタＱ１３はそれぞれカレントミラー構造を構成するので、ｐｎｐトランジスタＱ１３のコレクタ電流はｐｎｐトランジスタＱ９のコレクタ電流と等しく、ｈ_FE１・Ｉ１となる。これにより、ｐｎｐトランジスタの電流増幅率の増減に比例して変化する第１の電流源１が構成される。
【００２４】
図１において、初期化回路４が動作しているときを考える。このとき、充電用コンデンサ５は放電され続け、充電電圧Ｖｃ＝０を維持している。このとき充電電圧Ｖｃが基準電圧Ｖｒｅｆに比べて十分低いため、第１の定電流源１の電流はほぼすべてｐｎｐトランジスタＱ２を流れ、ｐｎｐトランジスタＱ１のコレクタ電流はほぼ０となる。
【００２５】
次に、初期化回路４が初期化を終了した後を考える。このとき、初期化回路４は開放状態にあり、充電用コンデンサ５はｐｎｐトランジスタＱ２のベース電流のみによって充電される。このとき、ｐｎｐトランジスタＱ２のエミッタ、コレクタ間を流れる電流はｈ_FE１・Ｉ１である。ｐｎｐトランジスタＱ２のベース電流はエミッタ電流の１／ｈ_FE１であるので、ベース電流はＩ１となり、充電用コンデンサ５はｐｎｐトランジスタの電流増幅率によって変化することがない一定の電流によって充電される。このため、充電電圧Ｖｃの時間と電圧の関係は直線的になる。
【００２６】
充電用コンデンサ５に対する充電が進み、充電電圧Ｖｃが上昇し、基準電圧Ｖｒｅｆ近傍になると、ｐｎｐトランジスタＱ１，ｐｎｐトランジスタＱ２によって構成されるコンパレータ１０が動作し、ｐｎｐトランジスタＱ１のコレクタあるいはｐｎｐトランジスタＱ２のコレクタより出力が行われる。
【００２７】
このように、この実施の形態では、充電用コンデンサ５をｐｎｐトランジスタＱ２のベース電流である微小電流Ｉ１で充電するために、ｐｎｐトランジスタＱ１およびｐｎｐトランジスタＱ２ならびに第１の電流源１からなるコンパレータ１０を用いて、微小定電流で充電できるようにした。
【００２８】
第２の実施の形態にかかる時定数回路を、図２を用いて説明する。第２の実施の形態にかかる時定数回路は、第１の電流源１、ｐｎｐトランジスタＱ１、ｐｎｐトランジスタＱ２、初期化回路４、充電用コンデンサ５、基準電圧源６からなる第１の実施の形態にかかる時定数回路と、第２の電流源２と、ｐｎｐトランジスタＱ３と、ｎｐｎトランジスタＱ４と、ｐｎｐトランジスタＱ６と、ｐｎｐトランジスタＱ７と、ｎｐｎトランジスタＱ５と、抵抗Ｒ１と、ｎｐｎトランジスタＱ８とを有して構成される。
【００２９】
ｐｎｐトランジスタＱ１のコレクタは、エミッタが接地されたｎｐｎトランジスタＱ５のベースに接続される。ｐｎｐトランジスタＱ２のコレクタは、接地される。第２の電流源２は、一端が電圧源Ｖｃｃに接続され、他端がコレクタが接地されたｐｎｐトランジスタＱ３のエミッタに接続される。ｐｎｐトランジスタＱ３のベースは、エミッタが接地されたｎｐｎトランジスタＱ４のベースに接続される。
【００３０】
ｐｎｐトランジスタＱ６、ｐｎｐトランジスタＱ７のエミッタは、それぞれ電圧源Ｖｃｃに接続される。ｐｎｐトランジスタＱ６のコレクタは、自己のベースとｐｎｐトランジスタＱ７のベースに接続されるとともに、ｎｐｎトランジスタＱ４のコレクタに接続される。ｐｎｐトランジスタＱ７のベースは、ｐｎｐトランジスタＱ６のベースに接続されるとともに、ｎｐｎトランジスタＱ４のコレクタに接続される。ｐｎｐトランジスタＱ７のコレクタは、ｎｐｎトランジスタＱ５のコレクタと、エミッタが接地されたｎｐｎトランジスタＱ８のベースに接続される。
【００３１】
ｎｐｎトランジスタＱ８のコレクタは、一端が電圧源Ｖｃｃに接続された抵抗Ｒ１の他端に接続されるとともに、時定数回路の出力とされる。
【００３２】
ｐｎｐトランジスタの電流増幅率をｈ_FE１とする。ｐｎｐトランジスタＱ２のベース電位、すなわち充電用コンデンサ５の充電電位をＶｃとする。第１の電流源１、第２の電流源２はそれぞれｐｎｐトランジスタの電流増幅率に比例して電流が変化する電流源であり、その電流値をそれぞれｈ_FE１・Ｉ１、ｈ_FE１・Ｉ２とする。初期化回路４は、初期化期間中に充電用コンデンサ５の充電電圧Ｖｃを接地電圧に固定する能力を持ち、初期化期間の終了と同時に開放状態となる能力を有する。抵抗Ｒ１は、一端を電源あるいは電圧源Ｖｃｃに接続され、もう一端を出力に接続された抵抗であり、ｎｐｎトランジスタＱ８のＯＮ、ＯＦＦによって出力電圧を変化させる。
【００３３】
ｐｎｐトランジスタＱ１とｐｎｐトランジスタＱ２および第１の電流源１はコンパレータ１０を構成する。ｐｎｐトランジスタＱ６とｐｎｐトランジスタＱ７はカレントミラーを構成する。第２の電流源２とｐｎｐトランジスタＱ３によって、ｐｎｐトランジスタＱ３のベースを出力とする定電流源を構成する。すなわち、ｐｎｐトランジスタＱ３のベース電流はエミッタ電流の１／ｈ_FE１であり、定第２の電流源２はｈ_FE１・Ｉ２であることから、ｐｎｐトランジスタＱ３のベース電流はｐｎｐトランジスタの電流増幅率によらずＩ２となる。これにより、ｐｎｐトランジスタの電流増幅率に依存しない微小電流を出力する定電流源を構成している。
【００３４】
ｎｐｎトランジスタＱ４、ｎｐｎトランジスタＱ５、ｐｎｐトランジスタＱ６、ｐｎｐトランジスタＱ７、ｎｐｎトランジスタＱ８及び抵抗Ｒ１によりｎｐｎトランジスタＱ４のベース電流とｎｐｎトランジスタＱ５のベース電流を比較し、ｎｐｎトランジスタＱ４のベース電流が多いときはＬｏレベルを、ｎｐｎトランジスタＱ５のベース電流が多いときはＨｉｇｈレベルをそれぞれ出力する機能を持つ回路を構成している。
【００３５】
次に、回路の具体的な動作を説明する。最初に初期化回路４が動作しているときを考える。このとき、充電用コンデンサ５は放電され続け、充電電圧Ｖｃ＝０を維持している。このとき充電電圧Ｖｃが基準電圧Ｖｒｅｆに比べて十分低いため、定第１の電流源１の電流はほぼすべてｐｎｐトランジスタＱ２を流れ、ｐｎｐトランジスタＱ１のコレクタ電流ＩＱ１はほぼ０となる。よってｎｐｎトランジスタＱ５のコレクタ電流は前述のｐｎｐトランジスタＱ７のコレクタ電流より十分に小さくなり、ｎｐｎトランジスタＱ８のトランジスタがＯＮし、出力はＬｏレベルとなる。
【００３６】
次に、初期化回路４が動作終了後を考える。このとき、初期化回路４は開放状態のため、充電用コンデンサ５はｐｎｐトランジスタＱ２のベース電流のみによって充電される。今、ｐｎｐトランジスタＱ１、ｐｎｐトランジスタＱ２のコレクタ電流をそれぞれＩＱ１、ＩＱ２とすると、それぞれは以下の式で表現することが出来る。
【００３７】
ここで、ＶＴ＝ｋ・Ｔ／ｑであり、ｋはボルツマン定数、Ｔは絶対温度、ｑは電気素量とする。
【００３８】
【数１】

【００３９】
初期化回路４動作終了直後、充電用コンデンサ５の充電電圧Ｖｃは基準電圧Ｖｒｅｆに比べて十分低いため、第１の定電流源１の電流はほぼすべてがｐｎｐトランジスタＱ２を流れ、ＩＱ１はほぼ０となる。このとき、ＩＱ１＜＜ＩＱ２であるため、ＩＱ２＝ｈ_FE１・Ｉ１と近似することが出来る。
【００４０】
すなわち、充電用コンデンサ５は充電電流Ｉ１によって充電させる。よって、初期化回路４の動作終了時間をｔ＝０とすると、Ｖｃ＝Ｉ１／Ｃ１・ｔとなり、時間に比例して電圧Ｖｃは上昇する。この関係式は、ＩＱ１＜＜ＩＱ２なる条件を満たしているかぎり成立し続ける。
【００４１】
初期化後、充電電圧Ｖｃが基準電圧Ｖｒｅｆに比べて十分低い電圧である期間では、ＩＱ１はほぼ０であるため、ｎｐｎトランジスタＱ５のコレクタ電流は前述のｐｎｐトランジスタＱ７のコレクタ電流より十分に小さくなり、ｎｐｎトランジスタＱ８がＯＮし、出力はＬｏレベルとなる。この状態はＩＱ１がｎｐｎトランジスタＱ４のベース電流よりも小さい期間中継続する。このＩＱ１がｎｐｎトランジスタＱ４のベース電流を超えたとき、ｎｐｎトランジスタＱ５のコレクタ電流がｐｎｐトランジスタＱ７のコレクタ電流よりも大きくなり、ｎｐｎトランジスタＱ８がＯＦＦし、出力はＨｉレベルとなる。このパルス反転の境界条件はＩＱ１＝Ｉ２となる。
【００４２】
式（２）より時間の経過とともに充電電圧Ｖｃが上昇すると、充電用コンデンサ５の充電電流は減少していくことは明らかであるが、Ｉ２とＩ１を同程度の大きさに設定することにより、パルス反転までの期間はＩＱ１＞＞ＩＱ２を満たすことが可能である。このとき、充電電流は十分な直線性を保ち、その値はほぼＩ１になる。この条件下ではパルス反転がおきる充電電圧Ｖｃは式（２）と境界条件より、
【００４３】
【数２】

【００４４】
である。通常ｈ_FEは１に対して十分に大きいため、以下の式によって近似することが可能となる。
【００４５】
【数３】

【００４６】
よって、初期化回路４動作終了後からパルス反転までの時間は式（３）より
【００４７】
【数４】

【００４８】
となる。また、初期化回路４に、電源電圧の立ち上がり期間中に、充電用コンデンサ５の電位を接地電位に設定したのち初期化回路４を開放状態に設定する機能を有する回路を用いることにより、電源の立ち上がりに同期して長時間のリセットパルスを出力することを特徴とするパワーオンリセット回路を構成することが可能となる。
【００４９】
この実施の形態では、電流増幅率(ｈ_FE)依存性を吸収するために、カレントミラー回路を構成する二つのトランジスタ系において、一方では、ｎｐｎトランジスタＱ５のように検出用電流をベースに入力させ、ｈ_FE倍する。もう一方では、ｎｐｎトランジスタＱ４のように一定電流を１／ｈ_FE倍に絞り込んだ電流を入力させて、絞った電流をさらにｈ_FE倍している。すなわち、一方のトランジスタ系に検出用の電流を入力させ、残り一方のトランジスタ系に別の一定電流をベース電流に変換して入力させ、両系統の電流のバランスが崩れる所を検出するようにしている。ここでｎｐｎトランジスタＱ８をインバータとして用いて、バランスが崩れる点を検出している。
【００５０】
以上の説明では、本発明にかかる時定数回路をパワーオンリセット回路に用いることを想定して説明したが、本発明は、遅延回路などその他の時定数回路として使用することができる。
【００５１】
【発明の効果】
本発明は、２つのｐｎｐトランジスタと、トランジスタ電流増幅率の増減に比例して変化をする電流源によって構成される、コンパレータの入力電流を充電用コンデンサの充電電流として利用し、時定数を決定している時定数回路である。この構成とすることによって、トランジスタの製造条件に依存しない微小電流を用いて充電用コンデンサを充電することが可能となり、トランジスタの製造条件に依存しない時定数回路を構成することができる。
【００５２】
また、コンパレータの出力を、トランジスタの製造条件により変化しない微小電流値と比較することにより、充電電流が十分な時間直線を持つ期間中に時間の計測を終え、精度の高い時定数回路を構成することができる。
【００５３】
この時定数回路を用いて、電源電圧に同期して精度の良い長時間のパルスを出力するパワーオンリセット回路を構成することが可能となった。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態にかかる時定数回路の構成図。
【図２】本発明の第２の実施の形態にかかる時定数回路の構成図。
【図３】ｐｎｐトランジスタの電流増幅率に比例して電流値が変化する電流源の構成を示す図。
【図４】従来の時定数回路の構成図。
【符号の説明】
１第１の電流源
２第２の電流源
３第３の電流源
４初期化回路
５充電用コンデンサ
６基準電圧源
１０コンパレータ
Ｑ１、Ｑ２、Ｑ３、Ｑ６、Ｑ７、Ｑ９、Ｑ１２、Ｑ１３ｐｎｐトランジスタ
Ｑ４、Ｑ５、Ｑ８、Ｑ１０、Ｑ１１ｎｐｎトランジスタ
ｈＦＥ１ｐｎｐトランジスタの電流増幅率
ＶｃｐｎｐトランジスタＱ２のベース電位、すなわち充電用コンデンサ５の充電電圧
Ｖｒｅｆ基準電圧[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a time constant circuit that constitutes a long-time timer circuit in an analog manner. Furthermore, the present invention sets a potential of the charging capacitor to the ground potential using the initialization circuit, and then a predetermined time elapses after the initialization defined by setting the initialization circuit to an open state. The present invention relates to a time constant circuit that outputs later. In particular, the present invention relates to a time constant circuit for configuring a power-on reset circuit that outputs a long-time reset pulse after power-on.
[0002]
[Prior art]
In a digital circuit operating normally, it is very easy to generate pulses having a certain time interval. However, when the power is turned on in a certain type of device, the digital circuit itself does not work normally, so it is difficult to generate a pulse of an arbitrary width (long time) using the pulse of the digital circuit. In such a case, it is required to generate a long-time pulse using a time constant circuit composed of an analog circuit. In this case, in order to construct a time constant circuit using an analog circuit, it is required to charge the capacitor with a small current with high accuracy. In addition, there is a demand for miniaturization in such a circuit, and a capacitor is formed inside the IC. However, in the chip, the area is limited and the capacitance must be small. In other words, it is necessary to ensure a long time by charging a small capacity with a current as small as possible. For this purpose, it is necessary to make the charging current value as accurate and as small as possible. However, a bipolar transistor often used in an analog circuit has a problem that variation in current amplification factor is very large.
[0003]
A typical prior art example of a timer circuit using an analog circuit will be described with reference to FIG. The timer circuit includes an initialization circuit 4, a charging capacitor 5, a reference voltage source 6, and a comparator 10. One input of the initialization circuit 4 and the comparator 10 is connected to the charging capacitor 5 grounded on one side, and the reference voltage source 6 is connected to the other input of the comparator 10.
[0004]
This timer circuit initializes the charge of the charging capacitor 5 to 0 by the operation of the initialization circuit 4, releases the initialization circuit, and then charges the charging capacitor 5 using the input current of the comparator 10. The fact that the output of the comparator 10 is inverted when the charge potential Vc of 5 exceeds the reference voltage Vref of the reference voltage source 6 is used. That is, during the rising period of the power supply voltage, the initialization circuit 4 is operated to set the charging potential Vc of the charging capacitor 5 to the ground potential, and then the initialization circuit 4 is set to the open state, whereby the comparator 10 It is possible to configure a power-on reset circuit that charges the charging capacitor 5 with the input current and outputs a long-time pulse in synchronization with the rise of the power supply (see, for example, Patent Document 1).
[0005]
[Patent Document 1]
Japanese Utility Model Publication No. 63-030027 [0006]
[Problems to be solved by the invention]
However, in the timer circuit, since the input current of the comparator 10 is used as the charging current of the charging capacitor 5, the charging current is reduced by the variation in the current amplification factor that occurs when the transistors constituting the comparator 10 are manufactured. There is a problem that the variation of the time constant increases in proportion to the current amplification factor.
[0007]
In the timer circuit, when the charging voltage Vc of the charging capacitor 5 increases to the vicinity of the reference voltage Vref with time, the charging current for charging the charging capacitor 5 decreases, and the time linearity of the charging current is obtained. There is a problem that the accuracy of the time constant of the time constant circuit decreases.
[0008]
In view of the above problems, it is a first object of the present invention to provide a circuit configuration with little variation in time constant in a time constant circuit constituting a power-on reset circuit, for example.
[0009]
Furthermore, a second object of the present invention is to prevent a reduction in the accuracy of the time constant in a time constant circuit for constituting a power-on reset circuit.
[0010]
[Means for Solving the Problems]
In order to solve the above-mentioned problems, the present invention configures a time constant circuit using a comparator composed of two bipolar transistors frequently used in an analog circuit, distributes a constant current flowing through the comparator to two transistors, The principle that a linear current increase can be obtained in the initial state at the beginning of the current flow is set by setting so that an almost constant current flows on one transistor side. Since the capacitor charging time is proportional to the charging voltage during the period in which the current is linear, it is easy to set the time. However, as the current gradually increases, current begins to flow to the other transistor. At this point, the linearity is broken. Therefore, it is necessary to accurately detect the beginning of the current flow on the other transistor side.
[0011]
In order to generate a minute current, the reverse of the current amplification of the bipolar transistor is used. That is, the base current is obtained from the emitter (or collector) current of the bipolar transistor. The bipolar transistor has a problem that the current amplification factor (h _FE ) is very large between the base current and the emitter (collector) current. Further, this current amplification factor is 70 to 200% due to manufacturing variations, and the temperature changes. There is a problem that the variation is further accelerated. Accordingly, in the present invention, the circuit configuration does not depend on the current amplification factor, and the capacitor is built in the IC chip and charged in order to reduce the size.
[0012]
In order to solve the above problems, a time constant circuit according to the present invention includes a first pnp transistor, a second pnp transistor, a first current source, an initialization circuit, a charging capacitor, and a reference voltage. In the time constant circuit having the power source, the initialization circuit has the ability to selectively provide two functions of fixing the potential of the charging capacitor to the ground potential or not affecting the charging capacitor. The emitter of the pnp transistor, the emitter of the second pnp transistor, and the first current source whose current changes in proportion to the increase or decrease in the current amplification factor of the pnp transistor are connected, and the reference voltage is connected to the base of the first pnp transistor The source is connected, the charging capacitor and the initialization circuit are connected to the base of the second pnp transistor, and the collector current of the first pnp transistor is Is a time constant circuit to output a collector current of the second pnp transistor.
[0013]
According to this configuration, after the charging capacitor is initialized, the base current of the second pnp transistor is used as a charging current independent of the current amplification factor of the pnp transistor, the charging capacitor is charged, and the first pnp The reference voltage and the potential of the charging capacitor are compared using the transistor and the second pnp transistor, and a signal is output when the potential of the charging capacitor reaches the vicinity of the reference voltage. Since the charging of the charging capacitor is performed only by the base current of the second transistor that does not depend on the current amplification factor of the pnp transistor, a time constant circuit having a time constant that does not depend on the current amplification factor of the pnp transistor is configured. The first problem can be solved.
[0014]
Further, the time constant circuit according to the present invention is the above-described time constant circuit, wherein the second current source, the third pnp transistor, the fourth pnp transistor, the fifth pnp transistor, and the first npn transistor are used. And a second npn transistor, a third npn transistor, and a resistor, the collector of the first pnp transistor is connected to the base of the first npn transistor, and the collector of the second pnp transistor is grounded The emitter of the first npn transistor is grounded, the second current source whose current value changes in proportion to the increase or decrease of the current amplification factor of the pnp transistor is connected to the emitter of the third pnp transistor, and the third pnp transistor Grounding the collector of the transistor, connecting the base of the third pnp transistor to the base of the second npn transistor, The emitter of the second npn transistor is grounded, the collector of the second npn transistor is connected to the base of the fourth pnp transistor, the collector of the fourth pnp transistor, and the base of the fifth pnp transistor, and the fourth pnp transistor And the fifth pnp transistor are connected to the power supply, the collector of the fifth pnp transistor, the collector of the first npn transistor and the base of the third npn transistor are connected, and the emitter of the third npn transistor is connected. And the collector of the third npn transistor is connected to the other end of the resistor whose one end is connected to the power supply, so that the collector current of the first pnp transistor is larger than the base current of the third pnp transistor. By detecting whether it is large or not, a precise time constant can be obtained. One time is a constant circuit.
[0015]
According to this configuration, the base current of the third pnp transistor that does not depend on the current amplification factor of the pnp transistor is input to the base of the second npn transistor, and the current amplification factor of the npn transistor output from the second npn transistor Is output from the collector of the fifth pnp transistor by the current mirror structure constituted by the fourth pnp transistor and the fifth pnp transistor. The collector current of the first pnp transistor is amplified by the first npn transistor and output from the collector of the first npn transistor. The output of the time constant circuit is determined by the magnitude relationship between the collector current of the fifth pnp transistor and the collector current of the first npn transistor. Since the two currents that determine the output change in proportion to the current amplification factor of the npn transistor, there is no dependency of the output on the current amplification factor of the npn transistor. That is, the output is determined by the magnitude relationship between the collector current of the first pnp transistor and the base current of the third pnp transistor that does not change depending on the current amplification factor of the transistor. By setting the current value of the boundary condition that determines the output to be sufficiently smaller than the collector current of the second transistor, it becomes possible to determine the time constant in the region where the charging current has sufficient linearity, The second problem can be solved.
[0016]
Further, according to the present invention, in a time constant circuit, a constant current is distributed to two transistors, and a reference voltage is applied to the base on one transistor side, and a capacitor and a capacitor reset circuit are provided on the base on the other transistor side. Is connected, the capacitor is charged after resetting, and the time from when the reference voltage side transistor increases is detected to determine the time from the reset.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
A first embodiment of a time constant circuit according to the present invention will be described with reference to the circuit diagram of FIG. The time constant circuit includes a comparator 10 including a first current source 1, a pnp transistor Q1, and a pnp transistor Q2, an initialization circuit 4, a charging capacitor 5, and a reference voltage source 6. . The current amplification factor of the pnp transistor is h _FE1 . The base potential of the pnp transistor Q2, that is, the charging voltage of the charging capacitor 5 is Vc. The first current source 1 is a current source whose current changes in proportion to the current amplification factor of the pnp transistor. The initialization circuit 4 has the ability to fix the charging voltage Vc of the charging capacitor 5 to the ground voltage during the initialization period, and has the ability to be in an open state simultaneously with the end of the initialization period.
[0018]
As an example of the first current source 1, the circuit shown in FIG. The first current source 1 includes a pnp transistor Q9, a pnp transistor Q12, a pnp transistor Q13, an npn transistor Q10, an npn transistor Q11, and a third current source 3. The third current source 3 is a constant current source having a current value I1.
[0019]
The emitters of the pnp transistor Q9, the pnp transistor Q12, and the pnp transistor Q13 are connected to the voltage source Vcc, respectively. The collector of pnp transistor Q9 is connected to the collector and base of npn transistor Q10 whose emitter is grounded, and to the base of npn transistor Q11 whose emitter is grounded. The base of the pnp transistor Q9 is connected to the third current source 3 whose other end is grounded.
[0020]
The collector of the pnp transistor Q12 is connected to its own base and the base of the pnp transistor Q13, and is also connected to the collector of the npn transistor Q11. The base of the pnp transistor Q12 is connected to the base of the pnp transistor Q13.
[0021]
The collector of the pnp transistor Q13 is the output of the first current source 1.
[0022]
Npn transistor Q10 and npn transistor Q11 constitute a current mirror. The pnp transistor Q12 and the pnp transistor Q13 constitute a current mirror.
[0023]
Next, a specific operation of the circuit will be described. The current I1 of the third current source 3 is amplified by the pnp transistor Q9. At this time, the collector current of the pnp transistor Q9 is h _FE 1 · I1. Since the npn transistor Q10 and the npn transistor Q11 and the pnp transistor Q12 and the pnp transistor Q13 form a current mirror structure, respectively, the collector current of the pnp transistor Q13 is equal to the collector current of the pnp transistor Q9 and becomes h _FE 1 · I1. Thus, the first current source 1 that changes in proportion to the increase or decrease of the current amplification factor of the pnp transistor is configured.
[0024]
Consider the case where the initialization circuit 4 is operating in FIG. At this time, the charging capacitor 5 continues to be discharged and maintains the charging voltage Vc = 0. At this time, since the charging voltage Vc is sufficiently lower than the reference voltage Vref, almost all the current of the first constant current source 1 flows through the pnp transistor Q2, and the collector current of the pnp transistor Q1 becomes almost zero.
[0025]
Next, consider the case after the initialization circuit 4 finishes initialization. At this time, the initialization circuit 4 is in an open state, and the charging capacitor 5 is charged only by the base current of the pnp transistor Q2. At this time, the current flowing between the emitter and collector of the pnp transistor Q2 is h _FE 1 · I1. Since the base current of the pnp transistor Q2 is 1 / h _FE 1 of the emitter current, the base current becomes I1, and the charging capacitor 5 is charged with a constant current that does not change depending on the current amplification factor of the pnp transistor. For this reason, the relationship between the time of the charging voltage Vc and the voltage is linear.
[0026]
When charging to the charging capacitor 5 proceeds and the charging voltage Vc rises and becomes near the reference voltage Vref, the comparator 10 constituted by the pnp transistor Q1 and the pnp transistor Q2 operates, and the collector of the pnp transistor Q1 or the pnp transistor Q2 Output from the collector.
[0027]
Thus, in this embodiment, in order to charge the charging capacitor 5 with the minute current I1 that is the base current of the pnp transistor Q2, the comparator 10 including the pnp transistor Q1, the pnp transistor Q2, and the first current source 1 is used. Can be charged with a small constant current.
[0028]
A time constant circuit according to the second embodiment will be described with reference to FIG. The time constant circuit according to the second embodiment includes a first current source 1, a pnp transistor Q1, a pnp transistor Q2, an initialization circuit 4, a charging capacitor 5, and a reference voltage source 6. , A second current source 2, a pnp transistor Q3, an npn transistor Q4, a pnp transistor Q6, a pnp transistor Q7, an npn transistor Q5, a resistor R1, and an npn transistor Q8. Configured.
[0029]
The collector of the pnp transistor Q1 is connected to the base of an npn transistor Q5 whose emitter is grounded. The collector of the pnp transistor Q2 is grounded. The second current source 2 has one end connected to the voltage source Vcc and the other end connected to the emitter of a pnp transistor Q3 whose collector is grounded. The base of the pnp transistor Q3 is connected to the base of an npn transistor Q4 whose emitter is grounded.
[0030]
The emitters of pnp transistor Q6 and pnp transistor Q7 are each connected to voltage source Vcc. The collector of the pnp transistor Q6 is connected to its own base and the base of the pnp transistor Q7, and is also connected to the collector of the npn transistor Q4. The base of the pnp transistor Q7 is connected to the base of the pnp transistor Q6 and to the collector of the npn transistor Q4. The collector of the pnp transistor Q7 is connected to the collector of the npn transistor Q5 and the base of the npn transistor Q8 whose emitter is grounded.
[0031]
The collector of the npn transistor Q8 is connected to the other end of the resistor R1 whose one end is connected to the voltage source Vcc, and also serves as the output of the time constant circuit.
[0032]
The current amplification factor of the pnp transistor is h _FE 1. The base potential of the pnp transistor Q2, that is, the charging potential of the charging capacitor 5 is Vc. First current source 1, the second current source 2 are each current source which varies the current in proportion to the current amplification factor of the pnp transistor, h _FE 1 · I1 and the current value, respectively, h _FE 1 · I2 And The initialization circuit 4 has the ability to fix the charging voltage Vc of the charging capacitor 5 to the ground voltage during the initialization period, and has the ability to be in an open state simultaneously with the end of the initialization period. The resistor R1 is a resistor having one end connected to the power source or the voltage source Vcc and the other end connected to the output, and changes the output voltage by turning ON / OFF the npn transistor Q8.
[0033]
The pnp transistor Q1, the pnp transistor Q2, and the first current source 1 constitute a comparator 10. The pnp transistor Q6 and the pnp transistor Q7 constitute a current mirror. The second current source 2 and the pnp transistor Q3 constitute a constant current source that outputs the base of the pnp transistor Q3. That is, since the base current of the pnp transistor Q3 is 1 / h _FE 1 of the emitter current and the constant second current source 2 is h _FE 1 · I2, the base current of the pnp transistor Q3 is the current amplification of the pnp transistor. I2 regardless of the rate. This constitutes a constant current source that outputs a minute current that does not depend on the current amplification factor of the pnp transistor.
[0034]
When the npn transistor Q4, the npn transistor Q5, the pnp transistor Q6, the pnp transistor Q7, the npn transistor Q8, and the resistor R1 compare the base current of the npn transistor Q4 and the base current of the npn transistor Q5, and the base current of the npn transistor Q4 is large A circuit having a function of outputting the Lo level and the High level when the base current of the npn transistor Q5 is large is configured.
[0035]
Next, a specific operation of the circuit will be described. First, consider the case where the initialization circuit 4 is operating. At this time, the charging capacitor 5 continues to be discharged and maintains the charging voltage Vc = 0. At this time, since the charging voltage Vc is sufficiently lower than the reference voltage Vref, almost all the current of the constant first current source 1 flows through the pnp transistor Q2, and the collector current IQ1 of the pnp transistor Q1 becomes almost zero. Therefore, the collector current of the npn transistor Q5 becomes sufficiently smaller than the collector current of the pnp transistor Q7 described above, the transistor of the npn transistor Q8 is turned on, and the output becomes Lo level.
[0036]
Next, consider after the initialization circuit 4 has finished its operation. At this time, since the initialization circuit 4 is in an open state, the charging capacitor 5 is charged only by the base current of the pnp transistor Q2. Now, if the collector currents of the pnp transistor Q1 and the pnp transistor Q2 are IQ1 and IQ2, respectively, they can be expressed by the following equations.
[0037]
Here, VT = k · T / q, where k is a Boltzmann constant, T is an absolute temperature, and q is an elementary electric quantity.
[0038]
[Expression 1]

[0039]
Immediately after the operation of the initialization circuit 4 is finished, the charging voltage Vc of the charging capacitor 5 is sufficiently lower than the reference voltage Vref, so that almost all of the current of the first constant current source 1 flows through the pnp transistor Q2, and IQ1 is substantially 0 It becomes. At this time, since IQ1 << IQ2, it can be approximated as IQ2 = h _FE 1 · I1.
[0040]
That is, the charging capacitor 5 is charged by the charging current I1. Therefore, if the operation end time of the initialization circuit 4 is t = 0, Vc = I1 / C1 · t, and the voltage Vc increases in proportion to the time. This relational expression continues to hold as long as the condition IQ1 << IQ2 is satisfied.
[0041]
After initialization, during a period in which the charging voltage Vc is sufficiently lower than the reference voltage Vref, IQ1 is almost 0, so that the collector current of the npn transistor Q5 is sufficiently smaller than the collector current of the pnp transistor Q7 described above. , The npn transistor Q8 is turned ON, and the output becomes the Lo level. This state continues for a period during which IQ1 is smaller than the base current of npn transistor Q4. When IQ1 exceeds the base current of npn transistor Q4, the collector current of npn transistor Q5 becomes larger than the collector current of pnp transistor Q7, npn transistor Q8 is turned OFF, and the output becomes Hi level. The boundary condition for this pulse inversion is IQ1 = I2.
[0042]
From equation (2), it is clear that as the charging voltage Vc increases with time, the charging current of the charging capacitor 5 decreases, but by setting I2 and I1 to the same magnitude, The period until pulse inversion can satisfy IQ1 >> IQ2. At this time, the charging current maintains a sufficient linearity, and its value is substantially I1. Under this condition, the charging voltage Vc at which the pulse inversion occurs is from the equation (2) and the boundary condition,
[0043]
[Expression 2]

[0044]
It is. Since h _FE is normally sufficiently large with respect to 1, it can be approximated by the following equation.
[0045]
[Equation 3]

[0046]
Therefore, the time from the end of the initialization circuit 4 operation to the pulse inversion is calculated from the equation (3).
[Expression 4]

[0048]
It becomes. Further, by using a circuit having a function of setting the initialization circuit 4 in an open state after setting the potential of the charging capacitor 5 to the ground potential during the rising period of the power supply voltage, the initialization circuit 4 is used. A power-on reset circuit characterized by outputting a long-time reset pulse in synchronization with the rising edge can be configured.
[0049]
In this embodiment, in order to absorb the current amplification factor (h _FE ) dependency, in the two transistor systems constituting the current mirror circuit, on the one hand, the detection current is input to the base like the npn transistor Q5. , H _FE times. On the other hand, like the npn transistor Q4, a current obtained by reducing a constant current by 1 / h _FE times is input, and the reduced current is further h _FE times. In other words, a detection current is input to one transistor system, and another constant current is converted to a base current and input to the other transistor system to detect where the current balance of both systems is lost. Yes. Here, the npn transistor Q8 is used as an inverter to detect a point where the balance is lost.
[0050]
In the above description, the time constant circuit according to the present invention has been described on the assumption that it is used for a power-on reset circuit. However, the present invention can be used as other time constant circuits such as a delay circuit.
[0051]
【The invention's effect】
The present invention determines the time constant by using the input current of the comparator, which is composed of two pnp transistors and a current source that changes in proportion to the increase or decrease of the transistor current gain, as the charging current of the charging capacitor. It is a time constant circuit. With this configuration, the charging capacitor can be charged using a minute current that does not depend on the transistor manufacturing conditions, and a time constant circuit independent of the transistor manufacturing conditions can be configured.
[0052]
In addition, by comparing the output of the comparator with a minute current value that does not change depending on the transistor manufacturing conditions, the time measurement is completed while the charging current has a sufficient time line, and a highly accurate time constant circuit is constructed. be able to.
[0053]
Using this time constant circuit, it is possible to configure a power-on reset circuit that outputs a long-term pulse with high accuracy in synchronization with the power supply voltage.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a time constant circuit according to a first embodiment of the present invention.
FIG. 2 is a configuration diagram of a time constant circuit according to a second embodiment of the present invention.
FIG. 3 is a diagram showing a configuration of a current source in which a current value changes in proportion to a current amplification factor of a pnp transistor.
FIG. 4 is a configuration diagram of a conventional time constant circuit.
[Explanation of symbols]
Reference Signs List 1 first current source 2 second current source 3 third current source 4 initialization circuit 5 charging capacitor 6 reference voltage source 10 comparators Q1, Q2, Q3, Q6, Q7, Q9, Q12, Q13 pnp transistor Q4 , Q5, Q8, Q10, Q11 npn transistor hFE1 pnp transistor current gain Vc pnp base potential of pnp transistor Q2, that is, charging voltage Vref of charging capacitor 5 reference voltage

Claims

A first pnp transistor, a second pnp transistor, a third pnp transistor, a fourth pnp transistor, a fifth pnp transistor, a first npn transistor, a second npn transistor, and a second npn transistor; A time constant circuit having three npn transistors, a resistor, a first current source, a second current source, an initialization circuit, a charging capacitor, and a reference voltage source;
The initialization circuit has the ability to selectively provide two functions of fixing the potential of the charging capacitor to the ground potential or not affecting the charging capacitor,
An emitter of the first pnp transistor, an emitter of the second pnp transistor, and a first current source whose current changes in proportion to increase / decrease in the current amplification factor of the pnp transistor are connected to the base of the first pnp transistor. A reference voltage source is connected, a charging capacitor and an initialization circuit are connected to a base of the second pnp transistor, a collector of the first pnp transistor is connected to a base of the first npn transistor, and a second pnp The collector of the transistor is grounded, the emitter of the first npn transistor is grounded, and the second current source whose current value changes in proportion to the increase or decrease of the current amplification factor of the pnp transistor is connected to the emitter of the third pnp transistor. The collector of the third pnp transistor is grounded, and the base of the third pnp transistor is connected to the second npn transistor. The second npn transistor is grounded, the second npn transistor collector is connected to the fourth pnp transistor base, the fourth pnp transistor collector, and the fifth pnp transistor base. The fourth pnp transistor emitter, the fifth pnp transistor emitter and the power source are connected, and the fifth pnp transistor collector, the first npn transistor collector, and the third npn transistor base are connected. By connecting the emitter of the third npn transistor to the ground, and connecting the collector of the third npn transistor and the other end of the resistor whose one end is connected to the power supply, the collector current of the first pnp transistor is detecting whether a greater than the base current of the pnp transistor Constant circuit when the butterflies.

A power-on reset circuit using the time constant circuit according to claim 1.