JP4012482B2 - スピンドル制御回路 - Google Patents
スピンドル制御回路 Download PDFInfo
- Publication number
- JP4012482B2 JP4012482B2 JP2003107004A JP2003107004A JP4012482B2 JP 4012482 B2 JP4012482 B2 JP 4012482B2 JP 2003107004 A JP2003107004 A JP 2003107004A JP 2003107004 A JP2003107004 A JP 2003107004A JP 4012482 B2 JP4012482 B2 JP 4012482B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- spindle control
- circuit
- output
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Rotational Drive Of Disk (AREA)
Description
【発明の属する技術分野】
本発明は、スピンドル制御回路に関し、特にディスク再生装置に用いられるスピンドル制御回路において、回転数検出のためのFGセンサーを用いることなく回転数一定(CAV)サーボをかける構成を有するものに関する。
【0002】
【従来の技術】
従来のディスク再生装置に用いられるスピンドル制御回路における回転数一定(CAV)サーボは、FGセンサーを用いたFGサーボ回路で構成するのが一般的であった。(特許文献1参照)
【0003】
以下、図面を参照しながら従来のスピンドル制御回路の回転数一定(CAV)サーボの一例に関して説明する。図4は従来のスピンドル制御回路において回転数一定(CAV)サーボをかける場合の回路構成である。図4において、7はスピンドル制御回路の制御対象である光ディスクである。6はスピンドル制御信号51によって前記光ディスク7の回転数を制御するためのスピンドルモータである。8はスピンドルモータ6に取り付けられた回転数検出のためのFGセンサーであり、スピンドルが1回転する度に一定数のパルス信号81を出力する。25は前記パルス信号81の周期を検出するためのFG周期検出回路である。5は前記FG周期検出回路25の周期検出出力信号26と基準値58とを比較してスピンドル制御信号51を出力するスピンドル制御信号生成回路である。
【0004】
以上のように構成された従来のスピンドル制御回路に関して、以下その動作を説明する。まず光ディスク7が回転することにより、一回転毎に均等な幅のパルス信号81が、FGセンサー8から出力される。そしてFG周期検出回路25では上記パルス信号81の周期を検出し、FG周期検出出力26を出力する。そしてスピンドル制御信号生成回路5では、前記FG周期検出出力26の値を基準値58と比較し、その誤差分をスピンドル制御信号51として出力する。そして最終的に前記スピンドル制御信号51によってスピンドルモータ6の回転を制御することによってスピンドル制御が実現され、前記FG周期検出出力26の値が前記基準値58の値に一致するように帰還がかかるようになる。このような回路構成により、光ディスク7の回転数を常に一定とするスピンドルサーボをかけることができる。
【0005】
【特許文献1】
特開平9−306092号公報
【0006】
【発明が解決しようとする課題】
従来のスピンドル制御回路は以上のように構成されており、スピンドルの回転数を検出するためのFGセンサーを具備する必要があるため、コストが高くなるといった問題点があった。
【0007】
本発明は以上のような問題点を解消するためになされたもので、FGセンサーを使用せずに安価な構成で回転数一定(CAV)サーボをかけることができるスピンドル制御回路を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記課題を解決するために、本発明(請求項1)にかかるスピンドル制御回路は、ディスク再生装置において用いられる、回転数一定(CAV)サーボをかけることのできるスピンドル制御回路において、ディスクから読み出した信号の同期信号成分を抽出する同期信号検出回路と、上記同期信号検出回路が出力する同期信号の周期を検出する周期検出回路と、上記ディスクから読み出した信号の付加情報を読み出す付加情報復号回路と、上記付加情報復号回路により得られた付加情報を一定の関数により回転数基準データに変換するための変換テーブル記憶手段と、上記周期検出回路の出力信号と上記回転数基準データとの差分を算出するスピンドル制御信号生成回路と、線速度一定 ( CLV ) サーボをかける場合の基準となる同期信号を生成する同期信号生成回路と、上記同期信号生成回路の出力と、上記同期信号検出回路の出力との位相誤差を生成する位相誤差生成回路と、サーボ切り替え信号に応じて、上記スピンドル制御信号生成回路の出力するスピンドル制御信号もしくは該スピンドル制御信号に上記位相誤差生成回路の出力を加算した信号のいずれかを、上記スピンドルモータに入力する信号加算器と、を備え、該信号加算器により生成されるスピンドル制御信号もしくは該スピンドル制御信号に上記位相誤差生成回路の出力を加算した信号のいずれかが、スピンドルモータに入力されて、上記ディスクの回転数を制御する帰還ループが構成され、上記変換テーブル記憶手段には、上記ディスク上の読み出し位置によらず上記ディスクの回転数が一定となるように、上記付加情報の上記回転数基準データへの変換を行う変換テーブルが格納されているものである。
【0009】
また、本発明(請求項2)にかかるスピンドル制御回路は、請求項1記載のスピンドル制御回路において、上記サーボ切り替え信号に応じて、上記変換テーブル記憶手段の出力する回転数基準データと、外部より入力される一定値とを切り替えて、上記スピンドル制御信号生成回路に出力する信号切り替え手段を、備えたものである。
【0010】
また、本発明(請求項3)にかかるスピンドル制御回路は、請求項1記載のスピンドル制御回路において、上記変換テーブル記憶手段には、上記回転数基準データを付加情報の値によらず一定値とする変換テーブルも格納されているものである。
【0026】
【発明の実施の形態】
(実施の形態1)
以下、本発明の実施の形態1にかかるスピンドル制御回路について、図面を用いて説明する。
図1は本発明の実施の形態1によるスピンドル制御回路の一例を示す図であり、図4と同一符号は同一、または相当部分を示し、1は光ディスク7から読み出された信号の同期信号成分を抽出するための同期信号検出回路である。2は前記同期信号検出回路1から出力された同期信号11の周期を検出する周期検出回路である。3は光ディスク7から読み出された信号の付加情報を得るための付加情報復号回路であり、サブコード中の総経過時間情報(Amin,Asec、Aflame)31を出力する。4は変換関数を格納したテーブルROMであり、変換テーブル記憶手段を実現するものとなっている。上記同期信号検出回路1、周期検出回路2、付加情報復調手段3については、一般的なスピンドル制御回路にすでに組み込まれているものであり、設計的にはテーブルROM4を新たに追加することになる。また、これら同期信号検出回路1、周期検出回路2、付加情報復号回路3、及びテーブルROM4は、半導体集積回路(LSI)として作り込むことができるため、きわめて低コストにて実現することができる。
【0027】
以上のように構成された本実施の形態1にかかるスピンドル制御回路に関して、以下その動作を説明する。まず最初に、同期信号検出回路1では光ディスク7から読み出された信号の中に含まれる同期信号11を検出し出力する。この信号は線速度一定(CLV)サーボがかかった場合は一定周期となる信号であり、回転数一定(CAV)サーボがかかった場合はディスク上の読み取り位置が外周に進むにつれて周期が短くなる信号である。
【0028】
そして周期検出回路2によりこの同期信号11の周期が検出され出力される。一方、付加情報復号回路3では光ディスク7から読み出された信号に含まれる付加信号情報であるサブコードデータを復号し、その中の総経過時間情報31を出力する。
【0029】
さらに後段のテーブルROM4によって入力された総経過時間情報31の値が一定の関数で変換される。このテーブルの変換関数は、光ディスク7を回転数一定(CAV)サーボで回転させた場合に周期検出出力21に現れる値と一致する。そして最後にスピンドル制御信号生成回路5によって、周期検出出力21と、テーブルROM4が出力する回転数基準データ41との誤差分を算出し、それをスピンドル制御信号51として出力し、スピンドルモータ6に入力することで光ディスクの回転数を制御するようにしている。
【0030】
このような回路構成によりスピンドル制御を行うことで、周期検出回路21の出力が回転数基準データ41に一致するようにフィードバックがかかるようになり、光ディスク7からの読み出し位置が外周方向に移動するにつれて周期検出出力21が小さな値になるようにサーボがかかり、結果として線速度一定(CLV)方式で信号が記録された光ディスク7に対して、回転数一定(CAV)サーボをかけることが可能となる。
【0031】
また、逆に図1に示した回路において、上記テーブルROM4の内容を変更し、回転数基準データ41を常に一定値に固定することで、速度制御による簡易的な線速度一定(CLV)サーボをかけることも可能である。
【0032】
このように本実施の形態1にかかるスピンドル制御回路によれば、光ディスク7から読み出した信号の同期信号成分を抽出する同期信号検出回路1と、この同期信号検出回路1が出力する同期信号の周期を検出する周期検出回路2と、光ディスク7から読み出した信号の付加情報を読み出す付加情報復号回路3と、この付加情報復号回路3により得られた付加情報を一定の関数で回転数基準データ41に変換するためのテーブルROM4とを設け、周期検出回路2の周期検出出力21と回転数基準データ41との差分をスピンドル制御信号生成回路5により算出し、該スピンドル制御信号生成回路5が出力するスピンドル制御信号51をスピンドルモータ6に入力して光ディスク7の回転数を制御するようにしたので、光ディスク7が線速度一定(CLV)方式で記録されている場合でも、従来のようにFGセンサーを別部品として設けることなく、簡単なLSI回路の設計変更、追加を行って、光ディスク7上の読み出し位置によらず該光ディスク7の回転数が一定となるようにテーブルROM4の値41を設定することにより、回転数一定(CAV)サーボをかけることのできるスピンドル制御回路を得られる効果がある。
【0033】
(実施の形態2)
次に、本発明の実施の形態2にかかるスピンドル制御回路について説明する。図2は本実施の形態2のスピンドル制御回路の一例を示す図であり、図2において、図1と同一符号は同一、または相当部分を示し、9は総経過時間情報31の値が正常に読み取れなかった場合に総経過時間情報31の値を、その直前の値を元に内挿するための内挿回路である。さらに32はサブコードデータのエラー判定結果を示すCRCフラグであり、92は内挿回路9の出力91と、総経過時間情報31とを、CRCフラグ32に応じて切り替えるためのセレクタである。また、10は異常発生検出回路であり、光ディスク7の異常状態を複数個検出し、それらの論理和を取った制御信号54を出力する。さらに53は前記制御信号54に応じて、スピンドル制御信号生成回路5の出力するスピンドル制御信号51と、一定値52とを切り替えるためのセレクタであり、スピンドル制御信号切り替え手段を実現するものとなっている。また、上記新たに追加された内挿回路9、セレクタ53,92は、LSIとして生成することが可能である。また、異常発生検出回路10についても、既存の各種検出回路を用いることで実現可能である。
【0034】
以上のように構成された本実施の形態2にかかるスピンドル制御回路に関して以下その動作を説明する。基本的なフィードバック動作は図1に示したものと同じであるので、ここでは新たに追加された構成を中心とした動作について説明する。
【0035】
まず最初に、光ディスク7から読み出された総経過時間情報31に誤りがあった場合は、CRCフラグが「H」となる。この場合はセレクタ92によって総経過時間情報31が内挿回路9の出力91と置き換わり、直前の総経過時間情報が提供されて、間違った付加情報によりスピンドル制御回路系が乱れることを防ぐ。また異常発生検出回路10は、「サブコードデータの連続性」,「サブコードデータの同期信号の非検出」,「サブコードデータの同期信号の周期異常」,「PLL外れ」,「トラッキングサーボ外れ」,「光ディスク7から読み出した再生信号のドロップアウト検出」と言った様々な異常状態を検出し、それらの全て、または一部の異常検出信号の論理和を取った異常検出信号54を出力する。前記異常検出信号54がアクティブとなった場合は、同期信号検出回路1や、付加情報復号回路3、及び内挿回路9の出力信号自身の信頼性が低いため、セレクタ53によりスピンドル制御信号生成回路5の出力信号55自身を一定値52に切り替える。この一定値52の値をスピンドルモータ6の軸損補償値とすることで、光ディスク7からの信号読み取りに異常が発生してスピンドル制御が不能となっている期間や、意図的にトラッキングサーボを外して光ディスク7からの信号読み取り位置を移動させるアクセス期間においても、光ディスク7の回転数をほぼ一定値に保持することが可能となる。
【0036】
このように本実施の形態2にかかるスピンドル制御回路は、総経過時間情報31の値が正常に読み取れなかった場合に総経過時間情報31の値を、その直前の値を元に内挿するための内挿回路9と、サブコードデータのエラー判定結果を示すCRCフラグ32に応じて、内挿回路9の出力91と、総経過時間情報31とを切り替えるセレクタ92とを設けたので、光ディスク7から読み出された総経過時間情報31に誤りがあった場合にも、セレクタ92によって総経過時間情報31が内挿回路9の出力91に置き換えられ、直前の総経過時間情報が提供されて間違った付加情報によりスピンドル制御回路系の動作が乱れてしまうということがない。
【0037】
さらに、光ディスク7の異常状態を複数個検出し、それらの論理和を取った制御信号54を出力する異常発生検出回路10と、上記制御信号54に応じて、スピンドル制御信号生成回路5の出力するスピンドル制御信号51と、一定値52とを切り替えるセレクタ53とを設けたので、光ディスク7からの信号読み取りに異常が発生してスピンドル制御が不能となっている期間や、意図的にトラッキングサーボを外して光ディスク7からの信号読み取り位置を移動させるアクセス期間においても、光ディスク7に対して回転数一定サーボをかけることができ、その結果、光ディスク7の回転数をほぼ一定値に保持することが可能となる。
【0038】
なお、本実施の形態2では、CRCフラグが「H」となった場合に、直前の総経過時間情報が内挿されるようにしたが、直前の総経過時間情報に1をインクリメントした値を内挿するようにしてもよく、より精度の高い内挿処理を行うことができる。
【0039】
(実施の形態3)
次に、本発明の実施の形態3にかかるスピンドル制御回路について説明する。図3は本実施の形態3のスピンドル制御回路の一例を示す図であり、図3において、図1と同一符号は同一、又は相当部分を示し、13は線速度一定(CLV)サーボをかける場合の基準となる水晶クロック系の同期信号を作るための水晶系同期信号生成回路、22は同期信号11と、水晶系同期信号生成回路13から出力される水晶クロック系の同期信号14との位相差成分を生成するための位相誤差生成回路、24は、前記位相誤差生成回路22の出力23と、「ゼロ」データとを切り替えるセレクタであり、第1の切り替え手段を実現するものとなっている。さらに、56はスピンドル制御信号生成回路5の出力と、前記セレクタ24の出力とを加算するための加算器である。43はテーブルROM4の出力する回転数基準データ41と、一定値42とを切り替えるためのセレクタであり、第2の切り替え手段を実現するものとなっている。また、上記セレクタ24と、セレクタ43とは、CLV/CAVサーボ切り替え信号57により同時に切り替えられるように構成されている。なお、ここで新たに追加した水晶系同期信号生成回路13,位相誤差生成回路22,セレクタ24,43についても、これらはLSIにて実現可能なものであり、コスト的には大きな増加なく実現可能である。
【0040】
以上のように構成された本実施の形態3によるスピンドル制御回路の一例に関して、以下その動作を説明する。基本的なフィードバック動作は図1に示したものと同じであるので、ここでは新たに追加された構成を中心とした動作について説明する。
【0041】
まず最初に、水晶系同期信号生成回路13は水晶系クロック12を分周することで、線速度一定(CLV)サーボがかかった場合に同期信号11と同じ周波数で同じ位相となる水晶クロック系の同期信号14を出力し、位相誤差生成回路22は光ディスク7から読み出された同期信号11と、前記水晶クロック系の同期信号14との位相誤差成分を生成する。そして、線速度一定(CLV)サーボ時にはCLV/CAVサーボ切り替え信号57がCLV側となるため、セレクタ24により位相誤差生成回路22の出力信号23が選択され、また、セレクタ43により一定値42が選択される。この結果、周期検出出力21と、一定値42との誤差分がスピンドル制御信号生成回路5により生成され、その出力が加算器56により位相誤差生成回路22の出力信号23と加算され、スピンドル制御信号51となる。
【0042】
一方、CLV/CAVサーボ切り替え信号57がCAV側となった場合はセレクタ24によって「ゼロ」データが選択され、また、セレクタ43によってテーブルROM4の出力41が選択されることになる。その結果、図1に示した実施の形態1の回路構成と等価な回路が構成され、加算器56からは、周期検出出力21と、回転数基準データ41の差分信号とが出力されるようになる。
【0043】
このように本実施の形態3によれば、線速度一定(CLV)サーボをかける場合の基準となる水晶クロック系の同期信号を作るための水晶系同期信号生成回路13と、同期信号11と、水晶系同期信号生成回路13から出力される水晶クロック系の同期信号14との位相差成分を生成するための位相誤差生成回路22と、位相誤差生成回路22の出力23と、「ゼロ」データとを切り替えるセレクタ24と、スピンドル制御信号生成回路5の出力と、前記セレクタ24の出力とを加算するための加算器56と、テーブルROM4の出力する回転数基準データ41と、一定値42とを切り替えるためのセレクタ43とを設け、セレクタ24と、セレクタ43とを、CLV/CAVサーボ切り替え信号57により同時に切り替え可能な構成としたので、同期信号検出回路1と周期検出回路2とを、CLVとCAVの両方のサーボ系統で兼用したものとすることができ、回路規模が最小な、CLV/CAVサーボをかけることのできるスピンドル制御回路を実現することができる。
【0044】
なお、上記各実施の形態においては、テーブルROM4に格納された変換テーブルの特性を一定のものとして説明したが、テーブルROM4に、特性の異なる複数の変換関数を格納したものとし、上記光ディスク7の内周から外周まで予め決められた本数だけ飛び越し走査を行い、飛び越し走査前後のサブコードデータの値の大きさを比較して得た光ディスク7の線速度や、トラックピッチにより、複数の変換関数を適宜切り替える構成とすることで、さらに正確な回転数一定(CAV)サーボを行うことが可能である。
【0045】
【発明の効果】
以上のように、本発明の請求項1にかかるスピンドル制御回路によれば、ディスク再生装置において用いられる、回転数一定(CAV)サーボをかけることのできるスピンドル制御回路において、ディスクから読み出した信号の同期信号成分を抽出する同期信号検出回路と、上記同期信号検出回路が出力する同期信号の周期を検出する周期検出回路と、上記ディスクから読み出した信号の付加情報を読み出す付加情報復号回路と、上記付加情報復号回路により得られた付加情報を一定の関数により回転数基準データに変換するための変換テーブル記憶手段と、上記周期検出回路の出力信号と上記回転数基準データとの差分を算出するスピンドル制御信号生成回路と、線速度一定 ( CLV ) サーボをかける場合の基準となる同期信号を生成する同期信号生成回路と、上記同期信号生成回路の出力と、上記同期信号検出回路の出力との位相誤差を生成する位相誤差生成回路と、サーボ切り替え信号に応じて、上記スピンドル制御信号生成回路の出力するスピンドル制御信号もしくは該スピンドル制御信号に上記位相誤差生成回路の出力を加算した信号のいずれかを、上記スピンドルモータに入力する信号加算器と、を備え、該信号加算器により生成されるスピンドル制御信号もしくは該スピンドル制御信号に上記位相誤差生成回路の出力を加算した信号のいずれかが、スピンドルモータに入力されて、上記ディスクの回転数を制御する帰還ループが構成され、上記変換テーブル記憶手段には、上記ディスク上の読み出し位置によらず上記ディスクの回転数が一定となるように、上記付加情報の上記回転数基準データへの変換を行う変換テーブルが格納されているものとしたので、LSIの設計の変更、追加によって、FGセンサーを用いることなく回転数一定サーボをかけることができるとともに回路規模が最小な、CLV/CAVサーボをかけることのできるスピンドル制御回路が得られる効果がある。
【0046】
また、本発明の請求項2にかかるスピンドル制御回路によれば、請求項1記載のスピンドル制御回路において、上記サーボ切り替え信号に応じて、上記変換テーブル記憶手段の出力する回転数基準データと、外部より入力される一定値とを切り替えて、上記スピンドル制御信号生成回路に出力する信号切り替え手段を、備えたものとしたので、回路規模が最小な、CLV/CAVサーボをかけることのできるスピンドル制御回路を実現することができるという効果がある。
【0047】
また、本発明の請求項3にかかるスピンドル制御回路によれば、請求項1記載のスピンドル制御回路において、上記変換テーブル記憶手段には、上記回転数基準データを付加情報の値によらず一定値とする変換テーブルも格納されているものとしたので、速度制御による線速度一定(CLV)サーボを行うことができるという効果がある。
【図面の簡単な説明】
【図1】本発明の実施の形態1にかかるスピンドル制御回路の構成図である。
【図2】本発明の実施の形態2にかかるスピンドル制御回路の構成図である。
【図3】本発明の実施の形態3にかかるスピンドル制御回路の構成図である。
【図4】従来のスピンドル制御回路の一例を示す構成図である。
【符号の説明】
1 同期信号検出回路
13 水晶系同期信号生成回路
2 周期検出回路
22 位相誤差生成回路
24 セレクタ
25 FG周期検出回路
3 付加情報復号回路
4 テーブルROM
43 セレクタ
5 スピンドル制御信号生成回路
53 セレクタ
56 加算器
6 スピンドルモータ
7 光ディスク
8 FGセンサー
9 内挿回路
92 セレクタ
Claims (3)
- ディスク再生装置において用いられる、回転数一定(CAV)サーボをかけることのできるスピンドル制御回路において、
ディスクから読み出した信号の同期信号成分を抽出する同期信号検出回路と、
上記同期信号検出回路が出力する同期信号の周期を検出する周期検出回路と、
上記ディスクから読み出した信号の付加情報を読み出す付加情報復号回路と、
上記付加情報復号回路により得られた付加情報を一定の関数により回転数基準データに変換するための変換テーブル記憶手段と、
上記周期検出回路の出力信号と上記回転数基準データとの差分を算出するスピンドル制御信号生成回路と、
線速度一定 ( CLV ) サーボをかける場合の基準となる同期信号を生成する同期信号生成回路と、
上記同期信号生成回路の出力と、上記同期信号検出回路の出力との位相誤差を生成する位相誤差生成回路と、
サーボ切り替え信号に応じて、上記スピンドル制御信号生成回路の出力するスピンドル制御信号もしくは該スピンドル制御信号に上記位相誤差生成回路の出力を加算した信号のいずれかを、上記スピンドルモータに入力する信号加算器と、を備え、
該信号加算器により生成されるスピンドル制御信号もしくは該スピンドル制御信号に上記位相誤差生成回路の出力を加算した信号のいずれかが、スピンドルモータに入力されて、上記ディスクの回転数を制御する帰還ループが構成され、
上記変換テーブル記憶手段には、上記ディスク上の読み出し位置によらず上記ディスクの回転数が一定となるように、上記付加情報の上記回転数基準データへの変換を行う変換テーブルが格納されている、
ことを特徴とするスピンドル制御回路。 - 請求項1記載のスピンドル制御回路において、
上記サーボ切り替え信号に応じて、上記変換テーブル記憶手段の出力する回転数基準データと、外部より入力される一定値とを切り替えて、上記スピンドル制御信号生成回路に出力する信号切り替え手段を、備えた、
ことを特徴とするスピンドル制御回路。 - 請求項1記載のスピンドル制御回路において、
上記変換テーブル記憶手段には、上記回転数基準データを付加情報の値によらず一定値とする変換テーブルも格納されている、
ことを特徴とするスピンドル制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003107004A JP4012482B2 (ja) | 2003-04-10 | 2003-04-10 | スピンドル制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003107004A JP4012482B2 (ja) | 2003-04-10 | 2003-04-10 | スピンドル制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004318919A JP2004318919A (ja) | 2004-11-11 |
JP4012482B2 true JP4012482B2 (ja) | 2007-11-21 |
Family
ID=33469001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003107004A Expired - Fee Related JP4012482B2 (ja) | 2003-04-10 | 2003-04-10 | スピンドル制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4012482B2 (ja) |
-
2003
- 2003-04-10 JP JP2003107004A patent/JP4012482B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004318919A (ja) | 2004-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0872838B1 (en) | Disk-rotation control apparatus | |
US5963518A (en) | Apparatus for reproducing digital signal | |
CA2022192C (en) | Optical disk recording/reproducing device | |
US6259662B1 (en) | Disk rotation control device | |
JP4012482B2 (ja) | スピンドル制御回路 | |
KR20010080358A (ko) | 디스크 재생 시스템 | |
KR0162374B1 (ko) | 디스크 재생시 모터 제어장치 및 방법 | |
JP2000182318A (ja) | 光ディスク再生装置 | |
US6064638A (en) | Track count estimator for optical storage drives | |
KR100219276B1 (ko) | 디스크 배속 재생 제어 방법 및 그 장치 | |
JPH0955015A (ja) | 光ディスク再生装置 | |
US6704258B2 (en) | Tracking error signal detector | |
JPH08106727A (ja) | ディスク再生装置 | |
JP3730484B2 (ja) | 光ディスクドライブ装置及び光ディスクドライブ方法 | |
KR0147141B1 (ko) | 스핀들 모터의 역기전력을 이용한 서보정보검출 동기화장치 | |
KR19990000344A (ko) | 광 디스크 회전 제어 방법 및 장치 | |
JP3772714B2 (ja) | 磁気記録再生装置 | |
JP3773395B2 (ja) | ディスク状記録媒体駆動装置 | |
JPH07240070A (ja) | 光ディスク再生装置及びその制御方法 | |
JPH0638306B2 (ja) | モ−タ回転制御装置 | |
JPH0896391A (ja) | 光ディスク装置のトラッキング制御装置 | |
JPH05159491A (ja) | トラックジャンプ制御装置 | |
JPH09306093A (ja) | ディスク再生装置 | |
JP2001143377A (ja) | ディスク再生システム | |
JPH0757383A (ja) | スピンドルサーボ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060407 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070404 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070815 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070907 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |