JP3998583B2 - 光半導体装置 - Google Patents
光半導体装置 Download PDFInfo
- Publication number
- JP3998583B2 JP3998583B2 JP2003023124A JP2003023124A JP3998583B2 JP 3998583 B2 JP3998583 B2 JP 3998583B2 JP 2003023124 A JP2003023124 A JP 2003023124A JP 2003023124 A JP2003023124 A JP 2003023124A JP 3998583 B2 JP3998583 B2 JP 3998583B2
- Authority
- JP
- Japan
- Prior art keywords
- optical semiconductor
- circuit
- light receiving
- light
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003287 optical effect Effects 0.000 title claims description 128
- 239000004065 semiconductor Substances 0.000 title claims description 121
- 230000003071 parasitic effect Effects 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 19
- 238000010586 diagram Methods 0.000 description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 239000010410 layer Substances 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 10
- 230000007257 malfunction Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 239000013307 optical fiber Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/068—Stabilisation of laser output parameters
- H01S5/06825—Protecting the laser, e.g. during switch-on/off, detection of malfunctioning or degradation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光半導体装置に関し、より具体的には、光があたる環境下で用いられる光半導体用回路を搭載した光半導体装置に関する。
【０００２】
【従来の技術】
光センサ、フォトカプラ（photocoupler）、フォトインタラプタ（photo-interrupter）あるいは光リンク用デバイスなどの各種の光半導体装置においては、受光素子や発光素子などの光半導体素子が内蔵されている。そして、これら光半導体素子に接続された光半導体用回路も内蔵されている場合が多い。これら光半導体用回路は、光半導体素子をドライブするための電圧や電流を供給したり、または、これら光半導体素子から発光され、または光半導体素子で受光された信号の処理を行う役割を有する。
【０００３】
このような光半導体用回路においては、複数の整流素子を直列接続した回路が設けられる場合がある。
【０００４】
図１６は、このような回路を例示する模式図である。すなわち、同図は、ｎ個のツェナーダイオード１を直列接続した回路を表す。ツェナーダイオード１はＰＮジャンクションのブレークダウン現象を利用した能動素子である。ツェナーダイオードのブレークダウン電圧Ｖｚは、シリコン（Ｓｉ）では通常は５ボルト前後である。そこで、図１６に表したようなツェナーダイオード１の直列接続回路は、受光素子や発光素子などの光半導体素子をＥＳＤ（Electro-Static Discharge）による破壊から保護するための保護回路に用いることができる。また、これら光半導体素子をドライブするための電源におけるシリーズレギュレータの基準電源や、ＭＯＳトランジスタのゲート保護等のクランプのために用いることができる。
【０００５】
ツェナーダイオード１のＶｚは１個で５ボルトなので、３０ボルトや４０ボルトなどの高電圧を簡単に得ることもでき、クランプすることもできる。従って、ＩＣのチップサイズに制限がある場合などにも便利である。例えば、３０ボルトをクランプする場合は、６個のツェナーダイオード１を直列に接続すれば良い。
【０００６】
図１６に例示した回路の場合、ｎ個のツェナーダイオード１を直列に接続し、その両端の端子ＰＫと端子ＰＡとの間に電源Ｅ１を接続する。この電源は仮想的なもので、ｎ個のツェナーダイオード１の直列回路の端子の電位を決めるためのものであり、外部電源というわけでは必ずしもない。
【０００７】
後に詳述するように、ツェナーダイオード１は、例えばｐ型シリコン基板の上に作られ、ｐ型シリコン基板は端子ＰＳを介して接地されている。そして、端子ＰＡと端子ＰＳとの間に電源Ｅ２が接続される。従って、端子ＰＫの電位がこの回路において最高となる。
【０００８】
この回路においては、電源Ｅ１とＥ２との関係は常に次式により表される。
Ｅ１≧Ｅ２
電源Ｅ１が変動しても、電源Ｅ１とＥ２とが（ｎ×Ｖｚ）以上の電位差を持たないとツェナーダイオート１に電流は流れない。電源Ｅ１とＥ２との間に、それ以上の電位差が生ずるとツェナーダイオード１に電流が流れ、端子ＰＫと端子ＰＡとの間の電圧は（ｎ×Ｖｚ）ボルトにクランプされる。
【０００９】
図１７は、このようなｎ個のツェナーダイオード１を使用した直列クランプ回路の具体例を表す模式図である。
【００１０】
ここでは、ＩＣ出力端子Ｖｏと定電圧端子Ｖｄｄ端子との間にＥＳＤ（Electro-Static Discharge）クランプ回路６が挿入されている。このクランプ回路は、Ｖｄｄ以上の電位で動作する。このために、ｎ個のツェナーダイオード１を直列接続し、Ｖｄｄ端子とＶｏ端子との間の電位差が（ｎ×Ｖｚ）以上になるとクランプ回路が動作するようにしている。この回路の場合、Ｖｄｄ端子が図１６における端子ＰＫに対応し、ＮＰＮトランジスタ２０のベースが図１６の端子ＰＡに対応する。
【００１１】
なお、特許文献１には、誘導負荷の回生制御系に設けられたツェナーダイオードを用いたサージ吸収回路が開示されている。このサージ吸収回路においては、サージ吸収素子としてのツェナーダイオードに対して逆流防止用のダイオードが直列に接続されている。しかし、この逆流防止用ダイオードは、ＦＥＴがオンの状態において電源からＦＥＴに電流が流れることを阻止するためのものであると考えられる。
【００１２】
また、特許文献２には、やはり回生電圧制御に関する回路が開示され、モータを負荷とするスイッチング素子のドレイン・ゲート間にツェナーダイオードと逆方向ダイオードとの帰還回路が挿入されている。この逆方向ダイオードは、スイッチング素子の通常動作時に帰還回路がオンするのを防ぐ役割を有する。
【００１３】
【特許文献１】
特開平１０−１３６５６４号公報
【特許文献２】
米国特許第４６５８２０３号明細書
【００１４】
【発明が解決しようとする課題】
しかし、本発明者の独自の検討の結果、図１６や図１７に例示したような回路を光半導体用回路に設けると、回路の誤動作や消費電力の増大が生ずる場合があることが判明した。このような現象は、光半導体用回路に特有の問題であり、さらに詳細な検討の結果、光が照射されることに関連して生ずる現象であることが判明した。
【００１５】
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、光の照射に起因する誤動作や消費電力の増大を解消できる光半導体用回路を搭載した光半導体装置を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の光半導体装置は、発光素子と、受光素子と、複数のツェナーダイオードを直列に接続した直列整流回路と、前記直列整流回路のアノード端にアノードが接続された整流素子と、前記整流素子のカソードよりも前記直列整流回路のカソード端に高い電圧を印加する電圧印加手段と、を有し、前記受光素子に接続された光半導体用回路と、を備え、前記ツェナーダイオードは、光の照射により電流を生ずる寄生素子を有し、前記整流素子の耐圧は、前記整流素子のカソードに印加される電圧よりも高く、一定値を超える電圧が印加されると前記ツェナーダイオードがブレークダウンすることにより前記受光素子を保護することを特徴とする。
また、本発明の第２の光半導体装置は、発光素子と、受光素子と、複数のツェナーダイオードを直列に接続した直列整流回路と、前記直列整流回路のアノード端にアノードが接続された整流素子と、前記整流素子のカソードよりも前記直列整流回路のカソード端に高い電圧を印加する電圧印加手段と、を有し、前記受光素子に接続された光半導体用回路と、を備え、前記ツェナーダイオードは、光の照射により電流を生ずる寄生素子を有し、前記整流素子の耐圧は、前記整流素子のカソードに印加される電圧よりも高く、一定値を超える電圧が印加されると前記ツェナーダイオードがブレークダウンすることにより前記受光素子に印加する電圧を調節することを特徴とする。
【００１７】
上記構成によれば、光の照射に起因する誤動作や消費電力の増大を解消できる光半導体用回路を搭載した光半導体装置を提供することができる。
【００１８】
ここで、前記光発明用回路は、記整流素子のカソードよりも前記直列整流回路のカソード端に高い電圧を印加する電圧印加手段をさらに有するものとすることができる。
【００１９】
また、前記ツェナーダイオードは、光の照射により電流を生ずる寄生素子を有するものである場合に、このようなリーク電流を前記整流素子により遮断できる点で格別の効果が得られる。
【００２１】
また、前記整流素子は、エミッタとベースとが短絡されたＮＰＮトランジスタであるものとすることができ、ツェナーダイオードと共通のプロセスで形成できる点で便利である。
【００２２】
または、前記整流素子は、コレクタとベースとが短絡されたＰＮＰトランジスタであるものとすることもでき、この場合も、ツェナーダイオードと共通のプロセスで形成できる点で便利である。
【００２３】
または、前記整流素子は、コレクタとベースとが短絡されたＮＰＮトランジスタであるものとすることもでき、この場合も、ツェナーダイオードと共通のプロセスで形成できる点で便利である。
【００２４】
一方、一定値を超える電圧が印加されると前記ツェナーダイオードがブレークダウンすることにより前記光半導体素子を保護するものとすれば、いわゆるＥＳＤやその他の過電圧に対する保護回路として作用し、しかもリーク電流などを解消した光半導体装置を実現できる。
【００２５】
また、一定値を超える電圧が印加されると前記ツェナーダイオードがブレークダウンすることにより前記光半導体素子に印加する電圧を調節するものとすれば、いわゆる電圧クランプ回路として動作させることができ、リーク電流などを解消した高性能の光半導体装置を実現できる。
【００２６】
また、前記光半導体素子と前記光半導体用回路とは同一の半導体基板上に設けられてなるものとすれば、いわゆる受光ＩＣや発光ＩＣなどをリーク電流などを解消しつつ実現できる。
【００２７】
また、前記光半導体素子と前記光半導体用回路とは、同一のパッケージ内に収容されてなるものとすれば、高性能でリーク電流なども解消した光半導体装置を実現できる。
【００２８】
【発明の実施の形態】
本発明者は、独自の検討の結果、上述の問題は、ツェナーダイオード１に付随する寄生ダイオードに光が照射されることによることを知得した。以下、まずこのメカニズムについて説明する。
【００２９】
図１８（ａ）は、ツェナーダイオード１の断面構造を表す模式図であり、同図（ｂ）は、その等価回路図である。すなわち、ｐ型シリコン基板２２の上に、ｐ型分離層９により分離されたｎ型アイランド７が形成されている。このｎ型アイランド７の表面にｐ型拡散層８をプレーナ状に形成することにより、ツェナーダイオード１が形成されている。ｎ型アイランド７がカソードＫで、ｐ型拡散層８がアノードＡとなる。
【００３０】
このような構造の場合、ｐ型拡散層８とｎ型アイランド７とｐ型分離層９とにより、縦方向に寄生ＰＮＰ接合１０が形成される。また、ｎ型アイランド７とｐ型分離層９とにより寄生フォトダイオード（以下ＰＤ）１１が形成される。ｐ型基板２２は、接地電位（ＧＮＤ）に接続されて用いられるので、縦型寄生ＰＮＰトランジスタ１０のコレクタと、寄生ＰＤ１１のアノードが接地される。ここに仮想的な端子ＰＳ７が接続される。
【００３１】
図１９は、図１６に表した回路に寄生素子を追加した模式図である。
【００３２】
ここで、光半導体用回路は、受光素子や発光素子の近傍に設けられることが多く、比較的、高い強度の光に晒されやすいという特殊事情がある。そして、寄生ＰＮＰトランジスタ１０と寄生ダイオード１１の存在により、ツェナーダイオード１がブレークダウン動作しないときに、光Ｌ１によりシリコン基板２２に流れるリーク電流が発生する。そのメカニズムは以下のとおりである。
【００３３】
まず、リーク電流が発生する条件であるが、端子ＰＡと端子ＰＫが同電位、またはそれらの電位差が稀少の時である。つまり、電源Ｅ１とＥ２がほとんど差がない場合に顕著となる。
【００３４】
ここで、寄生ＰＮＰトランジスタ１０同士はダーリントン接続をしている。光Ｌ１が入射した時、それぞれの寄生ＶＰＮＰ１０のベースから寄生ＰＤ１１を介して電流Ｉｐが引き抜かれる。寄生ＰＮＰトランジスタ１０はダーリントン接続されているので、電流ＩｐはそれぞれｈＦＥ倍に増幅される。従って、電流Ｉｐはそれぞれの寄生ＰＮＰトランジスタによって累積的に増幅される。この合計の電流ＩＡは、電源Ｅ２から端子ＰＡを介してｐ型基板２２へ流れ、端子ＰＳに至る。
【００３５】
また、図１９において一番右側の寄生ＰＮＰトランジスタは、Ｅ１＞Ｅ２であるために逆バイアス状態でありオフ（ＯＦＦ）状態となる。従って、電源Ｅ１の影響は、これら寄生ＰＮＰトランジスタのダーリントン接続回路から遮断される。
【００３６】
結局、（ｎ−１）個の寄生ＰＮＰトランジスタ１０が動作しているので、端子ＰＡからｐ型基板２２に流れ込む電流ＩＡは以下の式により表される。
【数１】
この電流はすべて電源Ｅ２から端子ＰＡを通じてそれぞれの寄生ＰＮＰトランジスタ１０に流れ、ｐ型基板２２に抜けて、端子ＰＳまで到達する。一方、端子ＰＫへ流れる電流はない。
【００３７】
一方、端子ＰＡの電位が端子ＰＫの電位より十分低いときは全てのツェナーダイオード１がオン（ＯＮ）となり、リーク電流は発生しない。
【００３８】
以上説明したように、ツェナーダイオードに付随する寄生ＰＤ１１に光Ｌ１が照射されると電流が生じ、これが寄生トランジスタ１０により増幅されて大きなリーク電流が発生する。このようなリーク電流があることにより、ＩＣ全体として消費電流が増大してしまう。また特性の低下や、誤動作が生ずることもあり得る。また、これら問題の程度は光量に左右されるので、光を出力しまたは入力する光半導体用回路として使用する場合、光量により回路の安定性が左右され、使いづらいという問題が生ずる。
【００３９】
このような問題は、光が照射される環境下において、ツェナーダイオードなどの複数の整流素子を直列に接続する回路を用いる場合に顕著となる特有の現象である。すなわち、複数の整流素子が直列に接続されているため、それぞれに付随する寄生トランジスタがダーリントン接続され、光によるリーク電流が累積的に増幅される。その結果として、大きなリーク電流が流れてしまう。
【００４０】
本発明者は、ツェナーダイオード１の部分に光が直接的に当たらないように、厚みが１マイクロメータ程度のアルミニウム層などを被覆してみた。しかし、リーク電流は低減したものの、解消することは困難であった。これは、アルミニウムなどの被覆層を透過したり、または周囲から回り込んだ光によりリーク電流が発生するためであると考えられる。図１６乃至図１９に例示したような光半導体用回路は、光源の近くなど、光強度が高い環境下で用いられることも多いため、遮光層によってリーク電流を完全に解消することは困難な場合が多いと考えられる。
【００４１】
本発明者は、以上詳述した知見に基づき、本発明をなすに至った。
【００４２】
以下、図面を参照しつつ本発明の実施の形態について説明する。
【００４３】
図１は、本発明の実施の形態にかかる光半導体装置に搭載される光半導体用回路の要部を表す模式図である。すなわち、この回路は図１６に表したものと同様に複数のツェナーダイオード１を直列に接続した回路である。
【００４４】
また、図２は、図１の回路について、ツェナーダイオード１に付随する寄生トランジスタ及び寄生ダイオードも表した模式図である。
【００４５】
これらの図面に表したように、本実施形態においては、ツェナーダイオード１の直列回路のアノード端子側にダイオード１２を挿入する。つまり、ダイオード１２は、電源Ｅ２からツェナーダイオード１に流入するリーク電流の経路に沿った見たとき、ツェナーダイオード１の上流側に挿入されている。
【００４６】
また、ダイオード１２は、そのカソード３０がＰＡ端子側に向けて挿入されている。つまり、ツェナーダイオード１がブレークダウンしてオン状態となる時に流れる電流の方向に対して、ダイオード１２は順方向となる。
【００４７】
このようなダイオード１２を設けることにより、ツェナーダイオードの直列回路に光Ｌ１が照射された場合でも、アノード端子に流れ込むリーク電流を遮断することができる。この場合、ダイオード１２は、ツェナーダイオード１の上流側に設けられているので、ツェナーダイオード１に流入するリーク電流を確実に遮断することができる。
【００４８】
なお、本実施形態においては、ダイオード１２の耐圧は電源Ｅ２の電圧以上であることが望ましい。もしダイオード１２の耐圧が電源Ｅ２の電圧よりも低い電圧Ｅ３であるとすると、（Ｅ２−Ｅ３）がｎ個のツェナーダイオードの直列回路に印加されることになり、結局はオフ（Off）状態の寄生ＰＮＰトランジスタが１つから２つ、３つと増えるだけでリーク電流はゼロにはならない。
【００４９】
本実施形態の回路においては、ツェナーダイオードの数をｎ、ツェナーダイオード１のブレークダウン電圧をＶｚ、寄生トランジスタのベース・エミッタ間電圧をＶＢＥとすると、次式の条件においてツェナーダイオード１がブレークダウンして逆方向電流が流れる。
（Ｅ１−Ｅ２）＞（ｎＶｚ＋ＶＢＥ）
この時に流れる電流方向は挿入したダイオード１２の順方向なので、ツェナーダイオード１のｎ段直列回路のクランプの機能は阻害されない。
【００５０】
以下、本発明の他の実施形態について説明する。なお、これらに関して例示する図面については、前出した図面に表したものと同様の要素については、同一の符号を付して詳細な説明は省略する。
【００５１】
図３は、本発明の第２の実施形態にかかる光半導体装置に搭載される光半導体用回路の要部を表す模式図である。
【００５２】
本実施形態においては、リーク電流の遮断のために、ＣＢ（コレクタ・ベース）ショートのＮＰＮトランジスタ１３が挿入されている。トランジスタのコレクタとベースとをショートすることにより、ダイオードと同等の作用を有する。ＣＢショートダイオード１３は、動作時にリークがなく、寄生直列抵抗も低いため、良い特性を有する。このようなＮＰＮトランジスタは、ツェナーダイオード１と共通のプロセスにより同一のシリコン基板上に形成することが容易である点で有利である。
【００５３】
図４は、本発明の第３の実施の形態にかかる光半導体装置に搭載される光半導体用回路の要部を表す模式図である。
【００５４】
本実施形態においては、リーク電流の遮断のために、ＥＢ（エミッタ・ベース）ショートの縦型ＮＰＮトランジスタ２４が挿入されている。トランジスタのＥＢショートにより得られるダイオードの場合、高い耐圧が得られる点で有利である。また、このＮＰＮトランジスタも、ツェナーダイオード１と共通のプロセスにより同一のシリコン基板上に形成することが容易である点で有利である。
【００５５】
なお、本実施形態においては、トランジスタ２４において微少のリーク電流が発生する場合があるが問題とはならない。
【００５６】
図５（ａ）は、ＥＢショートの縦型ＮＰＮトランジスタの断面を表す模式図であり、同図（ｂ）はその等価回路を表す模式図である。
【００５７】
図１８（ａ）に例示したようなツェナーダイオード１と同様のｐ型シリコン基板２２の上に通常の縦型ＮＰＮトランジスタを形成する場合、ｐ型分離層９により素子分離されたｎ型アイランド７の表面にプレーナ状にｐ型領域２０を形成し、さらにその表面にプレーナ状にｎ型領域２２を形成する。ｎ型領域２２がエミッタＥ、ｐ型領域がベースＢ、ｎ型アイランド７がコレクタＣとして作用する。
【００５８】
そして、この構造においては、縦方向に見たときに寄生ＰＮＰトランジスタ３０が形成される。この寄生トランジスタ３０は、ＮＰＮトランジスタ２４のダイオード動作時に、オンして電流が微量リークする。しかし、このリーク電流はツェナーダイオード１のクランプ動作時に発生するものであるので、通常は問題にならない。また、ＥＢショートのＮＰＮトランジスタ２４には、寄生ＰＤ３１も付随するが、このＰＤからのリーク電流Ｉｐは寄生トランジスタにより増幅されず、リークＩｐがそのままリーク電流として発生する。もともと、寄生ＰＤの光リーク電流Ｉｐは数マイクロアンペア程度であるので、増幅されなければ問題にはならない。
【００５９】
図６は、本発明の第４の実施の形態にかかる光半導体装置に搭載される光半導体用回路の要部を表す模式図である。
【００６０】
本実施形態においては、ツェナーダイオード１のリーク電流を遮断するために、ＣＢ（コレクタ・ベース）ショートの横型ＰＮＰトランジスタ２５が挿入されている。一般に、横型ＰＮＰトランジスタのコレクタとベースとをショートして得られるダイオードも、高い耐圧を有する点で有利である。また、このようなＰＮＰトランジスタ２５も、ツェナーダイオード１と共通のプロセスにより同一のシリコン基板上に形成することが容易である点で有利である。
【００６１】
なお、本実施形態においても、トランジスタ２５において寄生接合による微少リークが生ずるが問題とはならない。
【００６２】
図７（ａ）は、横型ＰＮＰトランジスタ２５の断面構造を表す模式図であり、同図（ｂ）はその等価回路図である。
【００６３】
図１８（ａ）に例示したようなツェナーダイオード１と同様のｐ型シリコン基板２２の上に通常の横型ＰＮＰトランジスタ２５を形成する場合、ｐ型分離層９により素子分離されたｎ型アイランド７の表面にプレーナ状にｐ型コレクタ領域４０とｐ型エミッタ領域４１を形成する。この場合、ｎ型アイランド７がｎ型ベース領域として作用する。
【００６４】
この構造の場合、縦方向にやはり寄生ＰＮＰトランジスタ５０ができ、これがトランジスタ２５のダイオード動作の時にオンして微量の電流がリークする。しかし、図７（ａ）に表したように、このリーク電流３７は、ｐ型コレクタ領域４０に吸収されやすく、シリコン基板２２に流出する電流リーク量は、第３実施形態におけるＥＢショートのＮＰＮトランジスタ２４よりも微量である。このように、寄生接合によるリーク電流が非常に少ない点で有利である。
【００６５】
図８は、本発明の第５の実施の形態にかかる光半導体装置に搭載される光半導体用回路の要部を表す模式図である。
【００６６】
本実施形態においては、ツェナーダイオード１におけるリーク電流を遮断するために、ｍ個のＣＢショートのＮＰＮトランジスタ１３が直列に挿入されている。複数のＮＰＮトランジスタ１３を直列に挿入することにより、耐圧を上げることができる。すなわち、トランジスタ１３の個数ｍの値は、電源Ｅ２の電圧をＣＢショートＮＰＮトランジスタ１３の耐圧により割った数を超えるように設定すれば良い。この場合、クランプ動作の時のクランプ電位が、（ｍ×ＶＢＥ）（ＶＢＥはトランジスタ１３のベース・エミッタ間電圧）だけずれるので、それに応じてツェナーダイオードの数ｎを調整することが望ましい。
【００６７】
以上、本発明の第１乃至第５の実施の形態を参照しつつ本発明において用いる光半導体用回路について説明した。これらの光半導体用回路を発光素子や受光素子と組み合わせることにより、本発明の光半導体装置が得られる。
【００６８】
図９は、本発明の実施の形態にかかる光半導体装置の要部構成を例示する模式図である。
【００６９】
まず、同図（ａ）に表した光半導体装置１００は、受光素子１２０Ａを内蔵した光半導体用回路１１０を有する。すなわち、光半導体用回路１１０と受光素子１２０Ａとは、同一の半導体基板上にモノリシックに形成されている。具体的には、例えば、ひとつのシリコンチップの上に、ｐｎ接合を有するフォトダイオード１２０Ａと、これに接続された光半導体用回路１１０と、がモノリシックに形成された「受光ＩＣ」などを挙げることができる。
【００７０】
一方、同図（ｂ）に表した光半導体装置１００は、受光素子１２０Ｂと、これと別体に設けられた光半導体用回路１１０と、これらを接続する配線ＷＬと、を有する。つまり、この光半導体装置の場合、受光素子１２０Ｂのチップと、光半導体用回路１１０のチップとが別々に形成され、配線ＷＬにより接続されている。但し、この場合でも、光半導体用回路１１０と受光素子１２０Ｂとは同一のパッケージ内に収容されている。
【００７１】
受光素子１２０Ａ、１２０Ｂとしては、例えば、フォトダイオード、フォトトランジスタ、光導電素子、太陽電池などを用いることができる。このような受光素子１２０Ａ（または１２０Ｂ）を内蔵した光半導体装置１００には、光Ｌ０が与えられることにより、所定の動作が実行される。このような光半導体装置としては、例えば、光センサや、光リンク用の受信側デバイスを挙げることができる。
【００７２】
そして、これら光半導体装置において、光半導体用回路１１０は、受光素子１２０Ａ（１２０Ｂ）に所定のバイアスを供給したり、受信した信号の増幅や信号処理などを実行する。そして、第１乃至第７実施形態に関して前述したように、複数の整流素子の直列回路により、受光素子１２０Ａ（１２０Ｂ）をＥＳＤから保護したり、電圧クランプなどの作用を発揮する。
【００７３】
これら光半導体用回路１１０は、受光素子１２０Ａ（１２０Ｂ）の近傍に設けられるため、図１０（ａ）及び（ｂ）に表したように、受光素子に向けて入射する光Ｌ０の一部Ｌ１が、回路１１０に照射される場合も多い。
【００７４】
本発明によれば、第１乃至第５の実施の形態に関して前述したように、このような光Ｌ１が照射しても、リーク電流の増大や誤動作などを防ぐことができる。すなわち、消費電力の増加を抑制し、動作も安定した光半導体装置を実現できる。
【００７５】
また、図１１は、本発明の他の実施の形態にかかる光半導体装置を表す模式図である。
【００７６】
同図（ａ）に表した光半導体装置２００は、発光素子１３０Ａを内蔵した光半導体用回路２１０を有する。すなわち、光半導体用回路２１０と発光素子１３０Ａとは、同一の半導体基板上にモノリシックに形成されている。具体的には、例えば、シリコンチップの上に、ｐｎ接合を有する発光ダイオード１３０Ａと、これに接続された光半導体用回路２１０と、がモノリシックに形成された発光ＩＣなどを挙げることができる。
【００７７】
一方、同図（ｂ）に表した光半導体装置２００は、受光素子１３０Ｂと、これと別体に設けられた光半導体用回路２１０と、これらを接続する配線ＷＬと、を有する。
【００７８】
発光素子１３０Ａ、１３０Ｂとしては、例えば、発光ダイオード、半導体レーザ、ＥＬ（elctroluminescence）素子をはじめとした各種の素子を用いることができる。
そして、これら光半導体装置において、光半導体用回路２１０は、発光素子１３０Ａ（１３０Ｂ）を駆動するための電流や電圧を供給したり、発光強度を調節したり、所定の光信号を発信するための信号処理を実行したりする。
【００７９】
そして、これら発光素子を内蔵する光半導体装置２００においても、図１２（ａ）及び（ｂ）に表したように、発光素子１３０Ａ（１３０Ｂ）から放出された光の一部Ｌ１が、光半導体用回路２１０に照射される場合が多い。
【００８０】
本発明によれば、第１乃至第５の実施の形態に関して前述したように、このような光Ｌ１が照射しても、リーク電流の増大や誤動作などを防ぐことができる。すなわち、消費電力の増加を抑制し、動作も安定した光半導体装置を実現できる。
【００８１】
図１３は、本発明の実施の形態にかかる光半導体装置の具体例を表す断面図である。すなわち、同図は、フォトカプラを表す。本具体例においては、対向する一対のリード端子ＬＴ、ＬＴが設けられ、その先端に、それぞれ受光部１００と発光部２００が設けられている。これら受光部１００及び発光部２００は、図９乃至図１２に例示したように、本発明の実施の形態にかかる光半導体用回路と、受光素子または発光素子を内蔵している。
【００８２】
そして、発光部２００の周囲は、例えばシリコン樹脂ＳＲによりモールドされ、さらに、その周期が受光部１００も含めてエポキシ樹脂ＥＲなどによりモールドされている。
【００８３】
このように、受光部１００と発光部２００とをひとつのパッケージに組込むと、２つの電気回路を光により結合して信号を伝達することができる。光信号を介して信号を伝達するので、電気的な絶縁性が高くや電磁波ノイズなどの影響を受けにくいという利点が得られる。
【００８４】
そして、本発明によれば、これら受光部１００及び発光部２００の少なくともいずれかにおいて第１乃至第５の実施の形態に関して前述したような光半導体用回路を設けることにより、光の照射に伴うリーク電流の増大や誤動作などを防ぐことができる。すなわち、消費電力の増加を抑制し、動作も安定したフォトカプラを実現できる。
【００８５】
図１４は、本発明の実施の形態にかかる光半導体装置の第２の具体例を表す断面図である。すなわち、同図は、フォトインタラプタを表す。図１４（ａ）に表した具体例は、いわゆる「透過型」の構造を有し、受光部１００と発光部２００とが対向して設けられている。そして、発光部２００から放出された光ＬＹが受光部１００により検知される。これらの間に物体（図示せず）が介在すると、光ＬＹが遮られるために、検出することができる。
【００８６】
一方、図１４（ｂ）に表した具体例は、いわゆる「反射型」の構造を有し、発受光部１００と発光部２００とは、対向せず斜め方向に向いている。そして、関知すべき物体ＯＢが所定の位置に設けられると、発光部２００から放出される光ＬＹが物体ＯＢにより反射され受光部１００により検知される。
【００８７】
本発明によれば、このようなフォトインタラプタにおいても、受光部１００及び発光部２００の少なくともいずれかに、第１乃至第５の実施の形態に関して前述したような光半導体用回路を設けることにより、光の照射に伴うリーク電流の増大や誤動作などを防ぐことができる。すなわち、消費電力の増加を抑制し、動作も安定したフォトインタラプタを実現できる。
【００８８】
図１５は、本発明の実施の形態にかかる光半導体装置の第３の具体例を表す断面図である。すなわち、同図は、光リンクデバイスを表す。図１５（ａ）に表した具体例は、「一方向型」のデバイスであり、光ファイバ３００の一端に発光部２００、他端に受光部１００がそれぞれ設けられている。発光部２００から受光部１００に向けて光ファイバ３００を介して光信号を送信することができる。
【００８９】
一方、図１５（ｂ）に表した具体例の場合、光ファイバ３００の両端に、受光部１００と発光部２００とがそれぞれ設けられている。すなわち、このデバイスの場合、双方向の光伝送が可能である。
【００９０】
これら受光部１００及び発光部２００は、図９乃至図１２に例示したように、本発明の実施の形態にかかる光半導体用回路と、受光素子または発光素子を内蔵している。
【００９１】
そして、本発明によれば、これら受光部１００及び発光部２００の少なくともいずれかにおいて第１乃至第５の実施の形態に関して前述したような光半導体用回路を設けることにより、光の照射に伴うリーク電流の増大や誤動作などを防ぐことができる。すなわち、消費電力の増加を抑制し、動作も安定した光リンクデバイスを実現できる。
【００９２】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
【００９３】
例えば、図１乃至図８においては、複数のツェナーダイオード１を直列に接続した回路を例示したが、本発明はこれに限定されない。すなわち、ツェナーダイオード１の代わりに、整流性を有する素子であって、光の照射の伴いリーク電流を発生させる寄生成分を有するものを用いた回路においても、本発明を同様に適用して同様の作用効果が得られる。
【００９４】
また、本発明の光半導体装置についても、具体例として例示したものには限定されず、その他、光が照射される環境下で用いられる回路を有するものであれば、本発明を同様に適用して同様の作用効果を得ることができる。
【００９５】
その他、上述した光半導体用回路及び光半導体装置の構造、およびこれを構成する各要素の具体的な構成については、当業者が公知の範囲から適宜選択したものも、本発明の要旨を含む限り本発明の範囲に包含される。
【００９６】
【発明の効果】
以上詳述したように、本発明によれば、光が照射される環境において用いてもリーク電流の増大や誤動作などを解消できる光半導体用回路及びこれを用いた各種の光半導体装置を提供でき、産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる光半導体用回路の要部を表す模式図である。
【図２】図１の回路について、ツェナーダイオード１に付随する寄生トランジスタ及び寄生ダイオードも表した模式図である。
【図３】本発明の第２の実施形態にかかる光半導体用回路の要部を表す模式図である。
【図４】発明の第３の実施の形態にかかる光半導体用回路の要部を表す模式図である。
【図５】（ａ）は、ＥＢショートの縦型ＮＰＮトランジスタの断面を表す模式図であり、（ｂ）はその等価回路を表す模式図である。
【図６】本発明の第４の実施の形態にかかる光半導体用回路の要部を表す模式図である。
【図７】（ａ）横型ＰＮＰトランジスタ２５の断面構造を表す模式図であり、（ｂ）はその等価回路図である。
【図８】本発明の第５の実施の形態にかかる光半導体用回路の要部を表す模式図である。
【図９】本発明の実施の形態にかかる光半導体装置の要部構成を例示する模式図である。
【図１０】受光素子に向けて入射する光Ｌ０の一部Ｌ１が、回路１１０に照射されることを表す模式図である。
【図１１】本発明の他の実施の形態にかかる光半導体装置を表す模式図である。
【図１２】発光素子１３０Ａ（１３０Ｂ）から放出された光の一部Ｌ１が、光半導体用回路２１０に照射されることを表す模式図である。
【図１３】本発明の実施の形態にかかる光半導体装置の具体例を表す断面図である。
【図１４】本発明の実施の形態にかかる光半導体装置の第２の具体例を表す断面図である。
【図１５】本発明の実施の形態にかかる光半導体装置の第３の具体例を表す断面図である。
【図１６】複数の整流素子を直列接続した回路を表す模式図である。
【図１７】ｎ個のツェナーダイオード１を使用した直列クランプ回路の具体例を表す模式図である。
【図１８】（ａ）は、ツェナーダイオード１の断面構造を表す模式図であり、（ｂ）は、その等価回路図である。図１９は、図１６に表した回路に寄生素子を追加した模式図である。
【図１９】図１６に表した回路に寄生素子を追加した模式図である。
【符号の説明】
１ ツェナーダイオード
７ ｎ型アイランド
８ ｐ型拡散層
９ ｐ型分離層
１０ 寄生トランジスタ
１１ 寄生ダイオード
１２ ダイオード
１３ トランジスタ
２０ ｐ型領域
２２ ｐ型シリコン基板
２４、２５ トランジスタ
３０ 寄生トランジスタ
３７ リーク電流
５０ トランジスタ
１００ 光半導体装置（受光部）
１１０ 光半導体用回路
１２０Ａ、１２０Ｂ 受光素子
１３０Ａ、１３０Ｂ 発光素子
２００ 光半導体装置（発光部）
２１０ 光半導体用回路
３００ 光ファイバ
Ｂ ベース
Ｃ コレクタ
Ｅ エミッタ
ＥＲ エポキシ樹脂
ＩＡ リーク電流
Ｉｐ 光リーク電流
Ｌ０、Ｌ１ 光
ＬＴ リード端子
ＬＹ 光
ＯＢ 物体
ＰＡ 端子
ＰＫ 端子
ＰＳ 端子
【発明の属する技術分野】
本発明は、光半導体装置に関し、より具体的には、光があたる環境下で用いられる光半導体用回路を搭載した光半導体装置に関する。
【０００２】
【従来の技術】
光センサ、フォトカプラ（photocoupler）、フォトインタラプタ（photo-interrupter）あるいは光リンク用デバイスなどの各種の光半導体装置においては、受光素子や発光素子などの光半導体素子が内蔵されている。そして、これら光半導体素子に接続された光半導体用回路も内蔵されている場合が多い。これら光半導体用回路は、光半導体素子をドライブするための電圧や電流を供給したり、または、これら光半導体素子から発光され、または光半導体素子で受光された信号の処理を行う役割を有する。
【０００３】
このような光半導体用回路においては、複数の整流素子を直列接続した回路が設けられる場合がある。
【０００４】
図１６は、このような回路を例示する模式図である。すなわち、同図は、ｎ個のツェナーダイオード１を直列接続した回路を表す。ツェナーダイオード１はＰＮジャンクションのブレークダウン現象を利用した能動素子である。ツェナーダイオードのブレークダウン電圧Ｖｚは、シリコン（Ｓｉ）では通常は５ボルト前後である。そこで、図１６に表したようなツェナーダイオード１の直列接続回路は、受光素子や発光素子などの光半導体素子をＥＳＤ（Electro-Static Discharge）による破壊から保護するための保護回路に用いることができる。また、これら光半導体素子をドライブするための電源におけるシリーズレギュレータの基準電源や、ＭＯＳトランジスタのゲート保護等のクランプのために用いることができる。
【０００５】
ツェナーダイオード１のＶｚは１個で５ボルトなので、３０ボルトや４０ボルトなどの高電圧を簡単に得ることもでき、クランプすることもできる。従って、ＩＣのチップサイズに制限がある場合などにも便利である。例えば、３０ボルトをクランプする場合は、６個のツェナーダイオード１を直列に接続すれば良い。
【０００６】
図１６に例示した回路の場合、ｎ個のツェナーダイオード１を直列に接続し、その両端の端子ＰＫと端子ＰＡとの間に電源Ｅ１を接続する。この電源は仮想的なもので、ｎ個のツェナーダイオード１の直列回路の端子の電位を決めるためのものであり、外部電源というわけでは必ずしもない。
【０００７】
後に詳述するように、ツェナーダイオード１は、例えばｐ型シリコン基板の上に作られ、ｐ型シリコン基板は端子ＰＳを介して接地されている。そして、端子ＰＡと端子ＰＳとの間に電源Ｅ２が接続される。従って、端子ＰＫの電位がこの回路において最高となる。
【０００８】
この回路においては、電源Ｅ１とＥ２との関係は常に次式により表される。
Ｅ１≧Ｅ２
電源Ｅ１が変動しても、電源Ｅ１とＥ２とが（ｎ×Ｖｚ）以上の電位差を持たないとツェナーダイオート１に電流は流れない。電源Ｅ１とＥ２との間に、それ以上の電位差が生ずるとツェナーダイオード１に電流が流れ、端子ＰＫと端子ＰＡとの間の電圧は（ｎ×Ｖｚ）ボルトにクランプされる。
【０００９】
図１７は、このようなｎ個のツェナーダイオード１を使用した直列クランプ回路の具体例を表す模式図である。
【００１０】
ここでは、ＩＣ出力端子Ｖｏと定電圧端子Ｖｄｄ端子との間にＥＳＤ（Electro-Static Discharge）クランプ回路６が挿入されている。このクランプ回路は、Ｖｄｄ以上の電位で動作する。このために、ｎ個のツェナーダイオード１を直列接続し、Ｖｄｄ端子とＶｏ端子との間の電位差が（ｎ×Ｖｚ）以上になるとクランプ回路が動作するようにしている。この回路の場合、Ｖｄｄ端子が図１６における端子ＰＫに対応し、ＮＰＮトランジスタ２０のベースが図１６の端子ＰＡに対応する。
【００１１】
なお、特許文献１には、誘導負荷の回生制御系に設けられたツェナーダイオードを用いたサージ吸収回路が開示されている。このサージ吸収回路においては、サージ吸収素子としてのツェナーダイオードに対して逆流防止用のダイオードが直列に接続されている。しかし、この逆流防止用ダイオードは、ＦＥＴがオンの状態において電源からＦＥＴに電流が流れることを阻止するためのものであると考えられる。
【００１２】
また、特許文献２には、やはり回生電圧制御に関する回路が開示され、モータを負荷とするスイッチング素子のドレイン・ゲート間にツェナーダイオードと逆方向ダイオードとの帰還回路が挿入されている。この逆方向ダイオードは、スイッチング素子の通常動作時に帰還回路がオンするのを防ぐ役割を有する。
【００１３】
【特許文献１】
特開平１０−１３６５６４号公報
【特許文献２】
米国特許第４６５８２０３号明細書
【００１４】
【発明が解決しようとする課題】
しかし、本発明者の独自の検討の結果、図１６や図１７に例示したような回路を光半導体用回路に設けると、回路の誤動作や消費電力の増大が生ずる場合があることが判明した。このような現象は、光半導体用回路に特有の問題であり、さらに詳細な検討の結果、光が照射されることに関連して生ずる現象であることが判明した。
【００１５】
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、光の照射に起因する誤動作や消費電力の増大を解消できる光半導体用回路を搭載した光半導体装置を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の光半導体装置は、発光素子と、受光素子と、複数のツェナーダイオードを直列に接続した直列整流回路と、前記直列整流回路のアノード端にアノードが接続された整流素子と、前記整流素子のカソードよりも前記直列整流回路のカソード端に高い電圧を印加する電圧印加手段と、を有し、前記受光素子に接続された光半導体用回路と、を備え、前記ツェナーダイオードは、光の照射により電流を生ずる寄生素子を有し、前記整流素子の耐圧は、前記整流素子のカソードに印加される電圧よりも高く、一定値を超える電圧が印加されると前記ツェナーダイオードがブレークダウンすることにより前記受光素子を保護することを特徴とする。
また、本発明の第２の光半導体装置は、発光素子と、受光素子と、複数のツェナーダイオードを直列に接続した直列整流回路と、前記直列整流回路のアノード端にアノードが接続された整流素子と、前記整流素子のカソードよりも前記直列整流回路のカソード端に高い電圧を印加する電圧印加手段と、を有し、前記受光素子に接続された光半導体用回路と、を備え、前記ツェナーダイオードは、光の照射により電流を生ずる寄生素子を有し、前記整流素子の耐圧は、前記整流素子のカソードに印加される電圧よりも高く、一定値を超える電圧が印加されると前記ツェナーダイオードがブレークダウンすることにより前記受光素子に印加する電圧を調節することを特徴とする。
【００１７】
上記構成によれば、光の照射に起因する誤動作や消費電力の増大を解消できる光半導体用回路を搭載した光半導体装置を提供することができる。
【００１８】
ここで、前記光発明用回路は、記整流素子のカソードよりも前記直列整流回路のカソード端に高い電圧を印加する電圧印加手段をさらに有するものとすることができる。
【００１９】
また、前記ツェナーダイオードは、光の照射により電流を生ずる寄生素子を有するものである場合に、このようなリーク電流を前記整流素子により遮断できる点で格別の効果が得られる。
【００２１】
また、前記整流素子は、エミッタとベースとが短絡されたＮＰＮトランジスタであるものとすることができ、ツェナーダイオードと共通のプロセスで形成できる点で便利である。
【００２２】
または、前記整流素子は、コレクタとベースとが短絡されたＰＮＰトランジスタであるものとすることもでき、この場合も、ツェナーダイオードと共通のプロセスで形成できる点で便利である。
【００２３】
または、前記整流素子は、コレクタとベースとが短絡されたＮＰＮトランジスタであるものとすることもでき、この場合も、ツェナーダイオードと共通のプロセスで形成できる点で便利である。
【００２４】
一方、一定値を超える電圧が印加されると前記ツェナーダイオードがブレークダウンすることにより前記光半導体素子を保護するものとすれば、いわゆるＥＳＤやその他の過電圧に対する保護回路として作用し、しかもリーク電流などを解消した光半導体装置を実現できる。
【００２５】
また、一定値を超える電圧が印加されると前記ツェナーダイオードがブレークダウンすることにより前記光半導体素子に印加する電圧を調節するものとすれば、いわゆる電圧クランプ回路として動作させることができ、リーク電流などを解消した高性能の光半導体装置を実現できる。
【００２６】
また、前記光半導体素子と前記光半導体用回路とは同一の半導体基板上に設けられてなるものとすれば、いわゆる受光ＩＣや発光ＩＣなどをリーク電流などを解消しつつ実現できる。
【００２７】
また、前記光半導体素子と前記光半導体用回路とは、同一のパッケージ内に収容されてなるものとすれば、高性能でリーク電流なども解消した光半導体装置を実現できる。
【００２８】
【発明の実施の形態】
本発明者は、独自の検討の結果、上述の問題は、ツェナーダイオード１に付随する寄生ダイオードに光が照射されることによることを知得した。以下、まずこのメカニズムについて説明する。
【００２９】
図１８（ａ）は、ツェナーダイオード１の断面構造を表す模式図であり、同図（ｂ）は、その等価回路図である。すなわち、ｐ型シリコン基板２２の上に、ｐ型分離層９により分離されたｎ型アイランド７が形成されている。このｎ型アイランド７の表面にｐ型拡散層８をプレーナ状に形成することにより、ツェナーダイオード１が形成されている。ｎ型アイランド７がカソードＫで、ｐ型拡散層８がアノードＡとなる。
【００３０】
このような構造の場合、ｐ型拡散層８とｎ型アイランド７とｐ型分離層９とにより、縦方向に寄生ＰＮＰ接合１０が形成される。また、ｎ型アイランド７とｐ型分離層９とにより寄生フォトダイオード（以下ＰＤ）１１が形成される。ｐ型基板２２は、接地電位（ＧＮＤ）に接続されて用いられるので、縦型寄生ＰＮＰトランジスタ１０のコレクタと、寄生ＰＤ１１のアノードが接地される。ここに仮想的な端子ＰＳ７が接続される。
【００３１】
図１９は、図１６に表した回路に寄生素子を追加した模式図である。
【００３２】
ここで、光半導体用回路は、受光素子や発光素子の近傍に設けられることが多く、比較的、高い強度の光に晒されやすいという特殊事情がある。そして、寄生ＰＮＰトランジスタ１０と寄生ダイオード１１の存在により、ツェナーダイオード１がブレークダウン動作しないときに、光Ｌ１によりシリコン基板２２に流れるリーク電流が発生する。そのメカニズムは以下のとおりである。
【００３３】
まず、リーク電流が発生する条件であるが、端子ＰＡと端子ＰＫが同電位、またはそれらの電位差が稀少の時である。つまり、電源Ｅ１とＥ２がほとんど差がない場合に顕著となる。
【００３４】
ここで、寄生ＰＮＰトランジスタ１０同士はダーリントン接続をしている。光Ｌ１が入射した時、それぞれの寄生ＶＰＮＰ１０のベースから寄生ＰＤ１１を介して電流Ｉｐが引き抜かれる。寄生ＰＮＰトランジスタ１０はダーリントン接続されているので、電流ＩｐはそれぞれｈＦＥ倍に増幅される。従って、電流Ｉｐはそれぞれの寄生ＰＮＰトランジスタによって累積的に増幅される。この合計の電流ＩＡは、電源Ｅ２から端子ＰＡを介してｐ型基板２２へ流れ、端子ＰＳに至る。
【００３５】
また、図１９において一番右側の寄生ＰＮＰトランジスタは、Ｅ１＞Ｅ２であるために逆バイアス状態でありオフ（ＯＦＦ）状態となる。従って、電源Ｅ１の影響は、これら寄生ＰＮＰトランジスタのダーリントン接続回路から遮断される。
【００３６】
結局、（ｎ−１）個の寄生ＰＮＰトランジスタ１０が動作しているので、端子ＰＡからｐ型基板２２に流れ込む電流ＩＡは以下の式により表される。
【数１】
【００３７】
一方、端子ＰＡの電位が端子ＰＫの電位より十分低いときは全てのツェナーダイオード１がオン（ＯＮ）となり、リーク電流は発生しない。
【００３８】
以上説明したように、ツェナーダイオードに付随する寄生ＰＤ１１に光Ｌ１が照射されると電流が生じ、これが寄生トランジスタ１０により増幅されて大きなリーク電流が発生する。このようなリーク電流があることにより、ＩＣ全体として消費電流が増大してしまう。また特性の低下や、誤動作が生ずることもあり得る。また、これら問題の程度は光量に左右されるので、光を出力しまたは入力する光半導体用回路として使用する場合、光量により回路の安定性が左右され、使いづらいという問題が生ずる。
【００３９】
このような問題は、光が照射される環境下において、ツェナーダイオードなどの複数の整流素子を直列に接続する回路を用いる場合に顕著となる特有の現象である。すなわち、複数の整流素子が直列に接続されているため、それぞれに付随する寄生トランジスタがダーリントン接続され、光によるリーク電流が累積的に増幅される。その結果として、大きなリーク電流が流れてしまう。
【００４０】
本発明者は、ツェナーダイオード１の部分に光が直接的に当たらないように、厚みが１マイクロメータ程度のアルミニウム層などを被覆してみた。しかし、リーク電流は低減したものの、解消することは困難であった。これは、アルミニウムなどの被覆層を透過したり、または周囲から回り込んだ光によりリーク電流が発生するためであると考えられる。図１６乃至図１９に例示したような光半導体用回路は、光源の近くなど、光強度が高い環境下で用いられることも多いため、遮光層によってリーク電流を完全に解消することは困難な場合が多いと考えられる。
【００４１】
本発明者は、以上詳述した知見に基づき、本発明をなすに至った。
【００４２】
以下、図面を参照しつつ本発明の実施の形態について説明する。
【００４３】
図１は、本発明の実施の形態にかかる光半導体装置に搭載される光半導体用回路の要部を表す模式図である。すなわち、この回路は図１６に表したものと同様に複数のツェナーダイオード１を直列に接続した回路である。
【００４４】
また、図２は、図１の回路について、ツェナーダイオード１に付随する寄生トランジスタ及び寄生ダイオードも表した模式図である。
【００４５】
これらの図面に表したように、本実施形態においては、ツェナーダイオード１の直列回路のアノード端子側にダイオード１２を挿入する。つまり、ダイオード１２は、電源Ｅ２からツェナーダイオード１に流入するリーク電流の経路に沿った見たとき、ツェナーダイオード１の上流側に挿入されている。
【００４６】
また、ダイオード１２は、そのカソード３０がＰＡ端子側に向けて挿入されている。つまり、ツェナーダイオード１がブレークダウンしてオン状態となる時に流れる電流の方向に対して、ダイオード１２は順方向となる。
【００４７】
このようなダイオード１２を設けることにより、ツェナーダイオードの直列回路に光Ｌ１が照射された場合でも、アノード端子に流れ込むリーク電流を遮断することができる。この場合、ダイオード１２は、ツェナーダイオード１の上流側に設けられているので、ツェナーダイオード１に流入するリーク電流を確実に遮断することができる。
【００４８】
なお、本実施形態においては、ダイオード１２の耐圧は電源Ｅ２の電圧以上であることが望ましい。もしダイオード１２の耐圧が電源Ｅ２の電圧よりも低い電圧Ｅ３であるとすると、（Ｅ２−Ｅ３）がｎ個のツェナーダイオードの直列回路に印加されることになり、結局はオフ（Off）状態の寄生ＰＮＰトランジスタが１つから２つ、３つと増えるだけでリーク電流はゼロにはならない。
【００４９】
本実施形態の回路においては、ツェナーダイオードの数をｎ、ツェナーダイオード１のブレークダウン電圧をＶｚ、寄生トランジスタのベース・エミッタ間電圧をＶＢＥとすると、次式の条件においてツェナーダイオード１がブレークダウンして逆方向電流が流れる。
（Ｅ１−Ｅ２）＞（ｎＶｚ＋ＶＢＥ）
この時に流れる電流方向は挿入したダイオード１２の順方向なので、ツェナーダイオード１のｎ段直列回路のクランプの機能は阻害されない。
【００５０】
以下、本発明の他の実施形態について説明する。なお、これらに関して例示する図面については、前出した図面に表したものと同様の要素については、同一の符号を付して詳細な説明は省略する。
【００５１】
図３は、本発明の第２の実施形態にかかる光半導体装置に搭載される光半導体用回路の要部を表す模式図である。
【００５２】
本実施形態においては、リーク電流の遮断のために、ＣＢ（コレクタ・ベース）ショートのＮＰＮトランジスタ１３が挿入されている。トランジスタのコレクタとベースとをショートすることにより、ダイオードと同等の作用を有する。ＣＢショートダイオード１３は、動作時にリークがなく、寄生直列抵抗も低いため、良い特性を有する。このようなＮＰＮトランジスタは、ツェナーダイオード１と共通のプロセスにより同一のシリコン基板上に形成することが容易である点で有利である。
【００５３】
図４は、本発明の第３の実施の形態にかかる光半導体装置に搭載される光半導体用回路の要部を表す模式図である。
【００５４】
本実施形態においては、リーク電流の遮断のために、ＥＢ（エミッタ・ベース）ショートの縦型ＮＰＮトランジスタ２４が挿入されている。トランジスタのＥＢショートにより得られるダイオードの場合、高い耐圧が得られる点で有利である。また、このＮＰＮトランジスタも、ツェナーダイオード１と共通のプロセスにより同一のシリコン基板上に形成することが容易である点で有利である。
【００５５】
なお、本実施形態においては、トランジスタ２４において微少のリーク電流が発生する場合があるが問題とはならない。
【００５６】
図５（ａ）は、ＥＢショートの縦型ＮＰＮトランジスタの断面を表す模式図であり、同図（ｂ）はその等価回路を表す模式図である。
【００５７】
図１８（ａ）に例示したようなツェナーダイオード１と同様のｐ型シリコン基板２２の上に通常の縦型ＮＰＮトランジスタを形成する場合、ｐ型分離層９により素子分離されたｎ型アイランド７の表面にプレーナ状にｐ型領域２０を形成し、さらにその表面にプレーナ状にｎ型領域２２を形成する。ｎ型領域２２がエミッタＥ、ｐ型領域がベースＢ、ｎ型アイランド７がコレクタＣとして作用する。
【００５８】
そして、この構造においては、縦方向に見たときに寄生ＰＮＰトランジスタ３０が形成される。この寄生トランジスタ３０は、ＮＰＮトランジスタ２４のダイオード動作時に、オンして電流が微量リークする。しかし、このリーク電流はツェナーダイオード１のクランプ動作時に発生するものであるので、通常は問題にならない。また、ＥＢショートのＮＰＮトランジスタ２４には、寄生ＰＤ３１も付随するが、このＰＤからのリーク電流Ｉｐは寄生トランジスタにより増幅されず、リークＩｐがそのままリーク電流として発生する。もともと、寄生ＰＤの光リーク電流Ｉｐは数マイクロアンペア程度であるので、増幅されなければ問題にはならない。
【００５９】
図６は、本発明の第４の実施の形態にかかる光半導体装置に搭載される光半導体用回路の要部を表す模式図である。
【００６０】
本実施形態においては、ツェナーダイオード１のリーク電流を遮断するために、ＣＢ（コレクタ・ベース）ショートの横型ＰＮＰトランジスタ２５が挿入されている。一般に、横型ＰＮＰトランジスタのコレクタとベースとをショートして得られるダイオードも、高い耐圧を有する点で有利である。また、このようなＰＮＰトランジスタ２５も、ツェナーダイオード１と共通のプロセスにより同一のシリコン基板上に形成することが容易である点で有利である。
【００６１】
なお、本実施形態においても、トランジスタ２５において寄生接合による微少リークが生ずるが問題とはならない。
【００６２】
図７（ａ）は、横型ＰＮＰトランジスタ２５の断面構造を表す模式図であり、同図（ｂ）はその等価回路図である。
【００６３】
図１８（ａ）に例示したようなツェナーダイオード１と同様のｐ型シリコン基板２２の上に通常の横型ＰＮＰトランジスタ２５を形成する場合、ｐ型分離層９により素子分離されたｎ型アイランド７の表面にプレーナ状にｐ型コレクタ領域４０とｐ型エミッタ領域４１を形成する。この場合、ｎ型アイランド７がｎ型ベース領域として作用する。
【００６４】
この構造の場合、縦方向にやはり寄生ＰＮＰトランジスタ５０ができ、これがトランジスタ２５のダイオード動作の時にオンして微量の電流がリークする。しかし、図７（ａ）に表したように、このリーク電流３７は、ｐ型コレクタ領域４０に吸収されやすく、シリコン基板２２に流出する電流リーク量は、第３実施形態におけるＥＢショートのＮＰＮトランジスタ２４よりも微量である。このように、寄生接合によるリーク電流が非常に少ない点で有利である。
【００６５】
図８は、本発明の第５の実施の形態にかかる光半導体装置に搭載される光半導体用回路の要部を表す模式図である。
【００６６】
本実施形態においては、ツェナーダイオード１におけるリーク電流を遮断するために、ｍ個のＣＢショートのＮＰＮトランジスタ１３が直列に挿入されている。複数のＮＰＮトランジスタ１３を直列に挿入することにより、耐圧を上げることができる。すなわち、トランジスタ１３の個数ｍの値は、電源Ｅ２の電圧をＣＢショートＮＰＮトランジスタ１３の耐圧により割った数を超えるように設定すれば良い。この場合、クランプ動作の時のクランプ電位が、（ｍ×ＶＢＥ）（ＶＢＥはトランジスタ１３のベース・エミッタ間電圧）だけずれるので、それに応じてツェナーダイオードの数ｎを調整することが望ましい。
【００６７】
以上、本発明の第１乃至第５の実施の形態を参照しつつ本発明において用いる光半導体用回路について説明した。これらの光半導体用回路を発光素子や受光素子と組み合わせることにより、本発明の光半導体装置が得られる。
【００６８】
図９は、本発明の実施の形態にかかる光半導体装置の要部構成を例示する模式図である。
【００６９】
まず、同図（ａ）に表した光半導体装置１００は、受光素子１２０Ａを内蔵した光半導体用回路１１０を有する。すなわち、光半導体用回路１１０と受光素子１２０Ａとは、同一の半導体基板上にモノリシックに形成されている。具体的には、例えば、ひとつのシリコンチップの上に、ｐｎ接合を有するフォトダイオード１２０Ａと、これに接続された光半導体用回路１１０と、がモノリシックに形成された「受光ＩＣ」などを挙げることができる。
【００７０】
一方、同図（ｂ）に表した光半導体装置１００は、受光素子１２０Ｂと、これと別体に設けられた光半導体用回路１１０と、これらを接続する配線ＷＬと、を有する。つまり、この光半導体装置の場合、受光素子１２０Ｂのチップと、光半導体用回路１１０のチップとが別々に形成され、配線ＷＬにより接続されている。但し、この場合でも、光半導体用回路１１０と受光素子１２０Ｂとは同一のパッケージ内に収容されている。
【００７１】
受光素子１２０Ａ、１２０Ｂとしては、例えば、フォトダイオード、フォトトランジスタ、光導電素子、太陽電池などを用いることができる。このような受光素子１２０Ａ（または１２０Ｂ）を内蔵した光半導体装置１００には、光Ｌ０が与えられることにより、所定の動作が実行される。このような光半導体装置としては、例えば、光センサや、光リンク用の受信側デバイスを挙げることができる。
【００７２】
そして、これら光半導体装置において、光半導体用回路１１０は、受光素子１２０Ａ（１２０Ｂ）に所定のバイアスを供給したり、受信した信号の増幅や信号処理などを実行する。そして、第１乃至第７実施形態に関して前述したように、複数の整流素子の直列回路により、受光素子１２０Ａ（１２０Ｂ）をＥＳＤから保護したり、電圧クランプなどの作用を発揮する。
【００７３】
これら光半導体用回路１１０は、受光素子１２０Ａ（１２０Ｂ）の近傍に設けられるため、図１０（ａ）及び（ｂ）に表したように、受光素子に向けて入射する光Ｌ０の一部Ｌ１が、回路１１０に照射される場合も多い。
【００７４】
本発明によれば、第１乃至第５の実施の形態に関して前述したように、このような光Ｌ１が照射しても、リーク電流の増大や誤動作などを防ぐことができる。すなわち、消費電力の増加を抑制し、動作も安定した光半導体装置を実現できる。
【００７５】
また、図１１は、本発明の他の実施の形態にかかる光半導体装置を表す模式図である。
【００７６】
同図（ａ）に表した光半導体装置２００は、発光素子１３０Ａを内蔵した光半導体用回路２１０を有する。すなわち、光半導体用回路２１０と発光素子１３０Ａとは、同一の半導体基板上にモノリシックに形成されている。具体的には、例えば、シリコンチップの上に、ｐｎ接合を有する発光ダイオード１３０Ａと、これに接続された光半導体用回路２１０と、がモノリシックに形成された発光ＩＣなどを挙げることができる。
【００７７】
一方、同図（ｂ）に表した光半導体装置２００は、受光素子１３０Ｂと、これと別体に設けられた光半導体用回路２１０と、これらを接続する配線ＷＬと、を有する。
【００７８】
発光素子１３０Ａ、１３０Ｂとしては、例えば、発光ダイオード、半導体レーザ、ＥＬ（elctroluminescence）素子をはじめとした各種の素子を用いることができる。
そして、これら光半導体装置において、光半導体用回路２１０は、発光素子１３０Ａ（１３０Ｂ）を駆動するための電流や電圧を供給したり、発光強度を調節したり、所定の光信号を発信するための信号処理を実行したりする。
【００７９】
そして、これら発光素子を内蔵する光半導体装置２００においても、図１２（ａ）及び（ｂ）に表したように、発光素子１３０Ａ（１３０Ｂ）から放出された光の一部Ｌ１が、光半導体用回路２１０に照射される場合が多い。
【００８０】
本発明によれば、第１乃至第５の実施の形態に関して前述したように、このような光Ｌ１が照射しても、リーク電流の増大や誤動作などを防ぐことができる。すなわち、消費電力の増加を抑制し、動作も安定した光半導体装置を実現できる。
【００８１】
図１３は、本発明の実施の形態にかかる光半導体装置の具体例を表す断面図である。すなわち、同図は、フォトカプラを表す。本具体例においては、対向する一対のリード端子ＬＴ、ＬＴが設けられ、その先端に、それぞれ受光部１００と発光部２００が設けられている。これら受光部１００及び発光部２００は、図９乃至図１２に例示したように、本発明の実施の形態にかかる光半導体用回路と、受光素子または発光素子を内蔵している。
【００８２】
そして、発光部２００の周囲は、例えばシリコン樹脂ＳＲによりモールドされ、さらに、その周期が受光部１００も含めてエポキシ樹脂ＥＲなどによりモールドされている。
【００８３】
このように、受光部１００と発光部２００とをひとつのパッケージに組込むと、２つの電気回路を光により結合して信号を伝達することができる。光信号を介して信号を伝達するので、電気的な絶縁性が高くや電磁波ノイズなどの影響を受けにくいという利点が得られる。
【００８４】
そして、本発明によれば、これら受光部１００及び発光部２００の少なくともいずれかにおいて第１乃至第５の実施の形態に関して前述したような光半導体用回路を設けることにより、光の照射に伴うリーク電流の増大や誤動作などを防ぐことができる。すなわち、消費電力の増加を抑制し、動作も安定したフォトカプラを実現できる。
【００８５】
図１４は、本発明の実施の形態にかかる光半導体装置の第２の具体例を表す断面図である。すなわち、同図は、フォトインタラプタを表す。図１４（ａ）に表した具体例は、いわゆる「透過型」の構造を有し、受光部１００と発光部２００とが対向して設けられている。そして、発光部２００から放出された光ＬＹが受光部１００により検知される。これらの間に物体（図示せず）が介在すると、光ＬＹが遮られるために、検出することができる。
【００８６】
一方、図１４（ｂ）に表した具体例は、いわゆる「反射型」の構造を有し、発受光部１００と発光部２００とは、対向せず斜め方向に向いている。そして、関知すべき物体ＯＢが所定の位置に設けられると、発光部２００から放出される光ＬＹが物体ＯＢにより反射され受光部１００により検知される。
【００８７】
本発明によれば、このようなフォトインタラプタにおいても、受光部１００及び発光部２００の少なくともいずれかに、第１乃至第５の実施の形態に関して前述したような光半導体用回路を設けることにより、光の照射に伴うリーク電流の増大や誤動作などを防ぐことができる。すなわち、消費電力の増加を抑制し、動作も安定したフォトインタラプタを実現できる。
【００８８】
図１５は、本発明の実施の形態にかかる光半導体装置の第３の具体例を表す断面図である。すなわち、同図は、光リンクデバイスを表す。図１５（ａ）に表した具体例は、「一方向型」のデバイスであり、光ファイバ３００の一端に発光部２００、他端に受光部１００がそれぞれ設けられている。発光部２００から受光部１００に向けて光ファイバ３００を介して光信号を送信することができる。
【００８９】
一方、図１５（ｂ）に表した具体例の場合、光ファイバ３００の両端に、受光部１００と発光部２００とがそれぞれ設けられている。すなわち、このデバイスの場合、双方向の光伝送が可能である。
【００９０】
これら受光部１００及び発光部２００は、図９乃至図１２に例示したように、本発明の実施の形態にかかる光半導体用回路と、受光素子または発光素子を内蔵している。
【００９１】
そして、本発明によれば、これら受光部１００及び発光部２００の少なくともいずれかにおいて第１乃至第５の実施の形態に関して前述したような光半導体用回路を設けることにより、光の照射に伴うリーク電流の増大や誤動作などを防ぐことができる。すなわち、消費電力の増加を抑制し、動作も安定した光リンクデバイスを実現できる。
【００９２】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
【００９３】
例えば、図１乃至図８においては、複数のツェナーダイオード１を直列に接続した回路を例示したが、本発明はこれに限定されない。すなわち、ツェナーダイオード１の代わりに、整流性を有する素子であって、光の照射の伴いリーク電流を発生させる寄生成分を有するものを用いた回路においても、本発明を同様に適用して同様の作用効果が得られる。
【００９４】
また、本発明の光半導体装置についても、具体例として例示したものには限定されず、その他、光が照射される環境下で用いられる回路を有するものであれば、本発明を同様に適用して同様の作用効果を得ることができる。
【００９５】
その他、上述した光半導体用回路及び光半導体装置の構造、およびこれを構成する各要素の具体的な構成については、当業者が公知の範囲から適宜選択したものも、本発明の要旨を含む限り本発明の範囲に包含される。
【００９６】
【発明の効果】
以上詳述したように、本発明によれば、光が照射される環境において用いてもリーク電流の増大や誤動作などを解消できる光半導体用回路及びこれを用いた各種の光半導体装置を提供でき、産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる光半導体用回路の要部を表す模式図である。
【図２】図１の回路について、ツェナーダイオード１に付随する寄生トランジスタ及び寄生ダイオードも表した模式図である。
【図３】本発明の第２の実施形態にかかる光半導体用回路の要部を表す模式図である。
【図４】発明の第３の実施の形態にかかる光半導体用回路の要部を表す模式図である。
【図５】（ａ）は、ＥＢショートの縦型ＮＰＮトランジスタの断面を表す模式図であり、（ｂ）はその等価回路を表す模式図である。
【図６】本発明の第４の実施の形態にかかる光半導体用回路の要部を表す模式図である。
【図７】（ａ）横型ＰＮＰトランジスタ２５の断面構造を表す模式図であり、（ｂ）はその等価回路図である。
【図８】本発明の第５の実施の形態にかかる光半導体用回路の要部を表す模式図である。
【図９】本発明の実施の形態にかかる光半導体装置の要部構成を例示する模式図である。
【図１０】受光素子に向けて入射する光Ｌ０の一部Ｌ１が、回路１１０に照射されることを表す模式図である。
【図１１】本発明の他の実施の形態にかかる光半導体装置を表す模式図である。
【図１２】発光素子１３０Ａ（１３０Ｂ）から放出された光の一部Ｌ１が、光半導体用回路２１０に照射されることを表す模式図である。
【図１３】本発明の実施の形態にかかる光半導体装置の具体例を表す断面図である。
【図１４】本発明の実施の形態にかかる光半導体装置の第２の具体例を表す断面図である。
【図１５】本発明の実施の形態にかかる光半導体装置の第３の具体例を表す断面図である。
【図１６】複数の整流素子を直列接続した回路を表す模式図である。
【図１７】ｎ個のツェナーダイオード１を使用した直列クランプ回路の具体例を表す模式図である。
【図１８】（ａ）は、ツェナーダイオード１の断面構造を表す模式図であり、（ｂ）は、その等価回路図である。図１９は、図１６に表した回路に寄生素子を追加した模式図である。
【図１９】図１６に表した回路に寄生素子を追加した模式図である。
【符号の説明】
１ ツェナーダイオード
７ ｎ型アイランド
８ ｐ型拡散層
９ ｐ型分離層
１０ 寄生トランジスタ
１１ 寄生ダイオード
１２ ダイオード
１３ トランジスタ
２０ ｐ型領域
２２ ｐ型シリコン基板
２４、２５ トランジスタ
３０ 寄生トランジスタ
３７ リーク電流
５０ トランジスタ
１００ 光半導体装置（受光部）
１１０ 光半導体用回路
１２０Ａ、１２０Ｂ 受光素子
１３０Ａ、１３０Ｂ 発光素子
２００ 光半導体装置（発光部）
２１０ 光半導体用回路
３００ 光ファイバ
Ｂ ベース
Ｃ コレクタ
Ｅ エミッタ
ＥＲ エポキシ樹脂
ＩＡ リーク電流
Ｉｐ 光リーク電流
Ｌ０、Ｌ１ 光
ＬＴ リード端子
ＬＹ 光
ＯＢ 物体
ＰＡ 端子
ＰＫ 端子
ＰＳ 端子
Claims (7)
- 発光素子と、
受光素子と、
複数のツェナーダイオードを直列に接続した直列整流回路と、前記直列整流回路のアノード端にアノードが接続された整流素子と、前記整流素子のカソードよりも前記直列整流回路のカソード端に高い電圧を印加する電圧印加手段と、を有し、前記受光素子に接続された光半導体用回路と、
を備え、
前記ツェナーダイオードは、光の照射により電流を生ずる寄生素子を有し、
前記整流素子の耐圧は、前記整流素子のカソードに印加される電圧よりも高く、
一定値を超える電圧が印加されると前記ツェナーダイオードがブレークダウンすることにより前記受光素子を保護することを特徴とする光半導体装置。 - 発光素子と、
受光素子と、
複数のツェナーダイオードを直列に接続した直列整流回路と、前記直列整流回路のアノード端にアノードが接続された整流素子と、前記整流素子のカソードよりも前記直列整流回路のカソード端に高い電圧を印加する電圧印加手段と、を有し、前記受光素子に接続された光半導体用回路と、
を備え、
前記ツェナーダイオードは、光の照射により電流を生ずる寄生素子を有し、
前記整流素子の耐圧は、前記整流素子のカソードに印加される電圧よりも高く、
一定値を超える電圧が印加されると前記ツェナーダイオードがブレークダウンすることにより前記受光素子に印加する電圧を調節することを特徴とする光半導体装置。 - 前記整流素子は、エミッタとベースとが短絡されたＮＰＮトランジスタであることを特徴とする請求項１または２に記載の光半導体装置。
- 前記整流素子は、コレクタとベースとが短絡されたＰＮＰトランジスタであることを特徴とする請求項１または２に記載の光半導体装置。
- 前記整流素子は、コレクタとベースとが短絡されたＮＰＮトランジスタであることを特徴とする請求項１または２に記載の光半導体装置。
- 前記受光素子と前記光半導体用回路とは同一の半導体基板上に設けられてなることを特徴とする請求項１〜５のいずれか１つに記載の光半導体装置。
- 前記受光素子と前記光半導体用回路とは、同一のパッケージ内に収容されてなることを特徴とする請求項１〜６のいずれか１つに記載の光半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003023124A JP3998583B2 (ja) | 2003-01-31 | 2003-01-31 | 光半導体装置 |
| US10/648,214 US7075956B2 (en) | 2003-01-31 | 2003-08-27 | Optical semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003023124A JP3998583B2 (ja) | 2003-01-31 | 2003-01-31 | 光半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004235488A JP2004235488A (ja) | 2004-08-19 |
| JP3998583B2 true JP3998583B2 (ja) | 2007-10-31 |
Family
ID=32767566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003023124A Expired - Lifetime JP3998583B2 (ja) | 2003-01-31 | 2003-01-31 | 光半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7075956B2 (ja) |
| JP (1) | JP3998583B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7715162B2 (en) * | 2008-03-12 | 2010-05-11 | Zarlink Semiconductor (Us) Inc. | Optically triggered electro-static discharge protection circuit |
| US9142592B2 (en) * | 2009-04-09 | 2015-09-22 | Infineon Technologies Ag | Integrated circuit including ESD device |
| CN102116976B (zh) * | 2009-12-31 | 2012-10-31 | 北京京东方光电科技有限公司 | 有源矩阵基板及其制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4658203A (en) * | 1984-12-04 | 1987-04-14 | Airborne Electronics, Inc. | Voltage clamp circuit for switched inductive loads |
| JPS61265883A (ja) * | 1985-05-20 | 1986-11-25 | Olympus Optical Co Ltd | 半導体レ−ザ駆動装置 |
| US4975798A (en) * | 1989-09-05 | 1990-12-04 | Motorola Inc. | Voltage-clamped integrated circuit |
| IT1253683B (it) | 1991-09-12 | 1995-08-22 | Sgs Thomson Microelectronics | Dispositivo a bassa corrente di perdita per la protezione di un circuito integrato da scariche elettrostatiche. |
| EP0622849B1 (en) * | 1993-04-28 | 1999-09-22 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | A monolithic integrated structure of an electronic device having a predetermined unidirectional conduction threshold |
| JPH10136564A (ja) | 1996-10-30 | 1998-05-22 | Unisia Jecs Corp | サージ吸収回路 |
| US6078204A (en) * | 1996-12-19 | 2000-06-20 | Texas Instruments Incorporated | High current drain-to-gate clamp/gate-to-source clamp for external power MOS transistors |
| US6617906B1 (en) * | 2002-10-01 | 2003-09-09 | Texas Instruments Incorporated | Low-current compliance stack using nondeterministically biased Zener strings |
-
2003
- 2003-01-31 JP JP2003023124A patent/JP3998583B2/ja not_active Expired - Lifetime
- 2003-08-27 US US10/648,214 patent/US7075956B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20040151219A1 (en) | 2004-08-05 |
| JP2004235488A (ja) | 2004-08-19 |
| US7075956B2 (en) | 2006-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7518164B2 (en) | Current-triggered low turn-on voltage SCR | |
| US8164112B2 (en) | Electostatic discharge protection circuit coupled on I/O pad | |
| EP1794795B1 (en) | Bi-directional esd protection circuit | |
| US6072219A (en) | Substrate-triggering electrostatic discharge protection circuit for deep-submicron integrated circuits | |
| US6501630B1 (en) | Bi-directional ESD diode structure | |
| US20120104459A1 (en) | Bi-directional scr esd device | |
| US20130308231A1 (en) | Esd protection for high voltage applications | |
| US7456441B2 (en) | Single well excess current dissipation circuit | |
| TW469622B (en) | Semiconductor device with ESD protection | |
| JP3998583B2 (ja) | 光半導体装置 | |
| US7715162B2 (en) | Optically triggered electro-static discharge protection circuit | |
| US5561312A (en) | Protection device for a CMOS integrated circuit apparatus | |
| US8018698B2 (en) | I/O circuit with ESD protecting function | |
| US20230361106A1 (en) | Electronic Device, Photoelectric Receiver, Optical Module, and Network Device | |
| KR100698350B1 (ko) | 수광소자 및 그것을 구비한 광반도체장치 | |
| US11838012B2 (en) | Power on reset circuit and integrated circuit including the same | |
| US9166401B2 (en) | Electrostatic discharge protection device | |
| JPS63160270A (ja) | フオトセンサと信号処理用素子を有する半導体装置 | |
| US20090174470A1 (en) | Latch-up protection device | |
| JPH06163977A (ja) | フォトカプラ | |
| CN109449155B (zh) | 一种静电泄放电路及装置 | |
| US7542255B2 (en) | Input protection circuit | |
| JP4597095B2 (ja) | 半導体光集積回路 | |
| US20080037189A1 (en) | ESD Protective Circuit Having Low Leakage Current | |
| CN101901831A (zh) | 具有高维持电压的scr esd保护结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040528 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061010 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070402 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070731 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070807 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3998583 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |