JP3998414B2 - Semiconductor light emitting device - Google Patents
Semiconductor light emitting device Download PDFInfo
- Publication number
- JP3998414B2 JP3998414B2 JP2000368370A JP2000368370A JP3998414B2 JP 3998414 B2 JP3998414 B2 JP 3998414B2 JP 2000368370 A JP2000368370 A JP 2000368370A JP 2000368370 A JP2000368370 A JP 2000368370A JP 3998414 B2 JP3998414 B2 JP 3998414B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- current
- current confinement
- light emitting
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、電流狭窄型の半導体発光素子に関する。
【0002】
【従来の技術および発明が解決しようとする課題】
図1は、発光ダイオードの高輝度化を主目的とした従来の狭窄型LEDの一例を示している。この狭窄型LEDにおいては、電流狭窄層1が素子内部においてダブルへテロ発光層の上面に配置されている。このため、製造プロセスにおいては、n型のGaAs基板上に、n型のInGaAlAsクラッド層、InGaAlAs活性層、p型のInGaAlAsクラッド層、n型のGaAs電流狭窄層1をエピタキシャル成長させる。この後、電流狭窄層1の一部をエッチング除去してから、その上部にp型のGaP電流拡散層を再度エピタキシャル成長させる。
【0003】
電流拡散層の上部に形成されるp-電極は、図2の上面図に示したように、中央が円形にエッチング除去されている。これは、電流狭窄層1のエッチング除去された部分を通過した光を外部に取り出すためである。
【0004】
このように、狭窄型LEDでは、エピタキシャル成長工程の回数が増える分だけ製造プロセスが通常のLEDよりも多くなり、製造に要する時間も長くなってしまう。
【0005】
【課題を解決するための手段・作用・効果】
本発明は、上記従来技術の問題を有効に解決すべく創案されたものであって、以下の特徴を備えた半導体発光素子を提供するものである。
【0006】
本発明の半導体発光素子においては、電流狭窄層が発光素子内部ではなく、電流拡散層の上面側に配置されている。したがって、従来のように製造プロセス中において、電流狭窄層を部分的にエッチング除去するために各層の成長工程を中断する必要がなくなり、その結果、製造プロセスを簡単化することができ、製造時間の短縮も可能となる。
【0007】
さらに、電流拡散層として(AlxGa1-x)yIn1-yP(0≦x≦1、0≦y≦1)を採用するとともに、その上面に位置する電流狭窄層としてAlZGa1-ZAs(0≦z≦1)を採用すると、電流狭窄層を部分的にエッチング除去する際に、電流拡散層においてエッチングがストップし、これにより、電流拡散層のオーバーエッチングを防止することが可能となる。
【0008】
本発明においては、成長基板の表面を(100)面に対して傾斜させ、その上の各層をエピタキシャル成長で形成することが好ましい。この場合には、成長基板の面方位の影響により、電流狭窄層を部分的にエッチング除去した場合、当該狭窄層の角部を緩やかに傾斜させることが可能となり、その上に形成される電極が当該角部の影響で断線してしまう可能性を低減することができる。かかる有効性は、特に硫酸系エッチャントを使用することで高めることができる。
【0009】
さらに本発明においては、電流拡散層の上面において、電流狭窄層の側方に透明電極層を配置して、当該透明電極層を介して電流拡散層に電流を供給することが好ましい。これにより、電流拡散層の所望の範囲に電流を均一に供給して、不要な非発光領域が発生することを防止できる。電流狭窄層と透明電極層との間には、電流拡散層の膜厚に応じて、電流狭窄層の下方側に電流が回り込むのを防止するのに十分な間隔を確保することが好ましい。
【0010】
【発明の実施の形態】
図3〜図5を参照して、本発明の第1実施形態を説明する。図3は、半導体発光素子の断面図を示している。この例では、エピタキシャル成長の回数を従来例よりも少なくするために、電流狭窄層1を、素子内部ではなく、素子外部に配置している。
【0011】
n型のGaAs基板上の発光層は、従来と同様にn型のInGaAlAsクラッド層5、InGaAlAs活性層6、p型のInGaAlAsクラッド層7の三層をエピタキシャル成長で形成してなる。ここまでは従来例と同じであるが、本発明では、その上に引き続いて、p型のGaP電流拡散層およびn型のGaAs電流狭窄層1を順次エピタキシャル成長させる。
【0012】
このように、本発明においては、発光素子の製造プロセスにおいて、エピタキシャル成長過程が2回に分断されることなく、1回で足りる。したがって、製造プロセスの簡略化および大幅な時間短縮を実現することが可能となる。
【0013】
n型電流狭窄層1の構成は、従来例の場合と同じく、層厚を0.1μm以上、キャリア濃度を3×1018以上とする。電流狭窄層1は、最初に電流拡散層の上面の全体にエピタキシャル成長された後、部分的にエッチング除去することで、図3に示したように、電流拡散層上の約半分の領域に存在することとなる。本発明では、電流拡散層としてGaPに限らず、広く(AlxGa1-x)yIn1-yP(0≦x≦1、0≦y≦1)で表される組成を採用することができ、また、電流狭窄層としてGaAsに限らず、広くAlZGa1-ZAs(0≦z≦1)で表される組成を採用することができる。かかる電流拡散層の上に電流狭窄層1を配置することで、電流狭窄層1を部分的にエッチング除去する際、電流拡散層においてエッチングがストップし、したがって、オーバーエッチングを防止することが可能となる。
【0014】
この後、電流狭窄層1上面から電流拡散層上面に渡る領域に、p-電極211を形成する。電流狭窄層1上面に位置する電極部分211aはワイヤボンディングエリアとして利用され、ここを介して外部から電流が供給される。電流拡散層上で電流狭窄層1の側方に位置する電極部分211cは、図4に示したようにE字状に構成されており、当該電極部分211cから電流拡散層へと電流27が流れる。電極部分211aと211cとは、電極部分211bによって連結されている。
【0015】
電流狭窄層1を部分的にエッチング除去するときに、例えばH2SO4:H2O2:H2O=3:1:1の成分を有する硫酸系エッチャントを使用すると、アンモニア系エッチャントを使用した場合に比べて、電流狭窄層1の面方位がエッチング除去後の角部1aに現れ易い。この結果、図5の部分拡大図に示したように、電流狭窄層1の角部1aが幾分緩やかに傾斜するが、やはり、この部分において電極部分211bが切れ易い。この問題は、後述の第2実施形態で説明するように、off基板を利用することで解決できる。
【0016】
また、例えば電流拡散層の層厚が7μm程度の場合、電極から20μm程度の範囲で電流が拡散するため、図4のような電極部分211cの配置では、電流狭窄層1の下方側にも電流が回り込み、その結果図3に28で示したように、発光素子外部に取り出すことのできない光が生じる。さらに、電流拡散層中の所望領域の全体に電流が十分に拡散しないので、図4に示したように、枝状の電極部分211cの間に部分的な非発光領域Eが生じてしまう。これらの問題は、後述の第2実施形態で説明するように、透明電極を利用するとともに、当該透明電極と電流狭窄層との間に所定距離を確保することで解決できる。
【0017】
次に、図6〜図8を参照して、本発明の第2実施形態を説明する。第2実施形態に係る半導体発光素子が第1実施形態のものと相違する点は、エピタキシャル成長基板としてoff基板を採用していること、および透明電極を介して電流拡散層に電流を供給していることである。以下に順を追って説明する。
【0018】
(1)off基板の採用
n型のGaAs基板として、その面方位が(100)面から[011]方向または[0−1−1]方向に15度傾斜したoff基板を採用している。このため、エピタキシャル成長の成長方向が成長基板に対して傾斜することとなり、この結果、ウェハーをスクライビングで素子化すると、図6に示したような全体として傾斜した素子形状となる。このような成長方向の影響により、硫酸系エッチャントを使用して電流狭窄層1を部分的にエッチング除去したとき、図8の部分拡大図に示したように、電流狭窄層の角部1aの傾斜が第1実施形態の場合よりもさらに緩やかに傾斜することとなる。これによって、電極部分312bが切断されてしまう可能性をさらに低く抑えることができる。また、発光素子全体が傾斜しているので、図6に38で示したように、発光素子側面からも光を取り出せるため、発光効率を向上させることができる。なお、図示の例では傾斜角度を15度としているが、少なくとも2度以上の傾斜角度があれば、角部1aの傾斜を緩やかにできるという効果が得られる。
【0019】
(2)透明電極の採用
電極部分312cと電流拡散層との間に、ITO膜で構成した透明電極311を配置している。かかる透明電極311を採用したため、電極部分312cから供給される電流36が電流拡散層中の所望領域の全体に十分に拡散する。この結果、第1実施形態においては枝状の電極部分間に生じていた非発光領域E(図4参照)が生じることが有効に防止できる。
【0020】
透明電極311は、スパッタリング等によって、0.5〜1.0μm程度の膜厚に形成する。550〜630nmの波長域の発光は、透明電極311に吸収されることなく、そのすべてを発光素子外部に取り出すことができ、高い発光効率を実現できる。
【0021】
(3)透明電極と電流狭窄層との間の距離
第2実施形態においては、電流拡散層の膜厚を7μmとしている。第1実施形態において既に説明したように、かかる膜厚を採用した場合、電流拡散領域は、電極から20μmの範囲となる。第2実施形態では、透明電極311を介して電流拡散層に電流が供給されるので、結局、電流拡散領域は、透明電極311の外周縁よりも20μmだけ拡がった領域となる。したがって、図6に示したように、電流狭窄層1と透明電極311との間隔Lを30μm確保することで、電流が電流狭窄層1の下方側に回り込むことを防止し、これにより、図3に28で示したような外部に取り出すことのできない発光が生じることを防いでいる。このようにして、発光効率を向上させることができる。なお、電流が電流狭窄層1の下方側に回り込むことを防止するのに必要な距離Lの具体的な値は、電流拡散層の膜厚により異なる。
【図面の簡単な説明】
【図1】 従来例の半導体発光素子の断面図である。
【図2】 図1の半導体発光素子の上面図である。
【図3】 本発明の第1実施形態に係る半導体発光素子の断面図である。
【図4】 図3の半導体発光素子の上面図である。
【図5】 図3中の円内領域の拡大図である。
【図6】 本発明の第2実施形態に係る半導体発光素子の断面図である。
【図7】 図6の半導体発光素子の上面図である。
【図8】 図6中の円内領域の拡大図である。
【符号の説明】
1 電流狭窄層
5 n-クラッド層
6 活性層
7 p-クラッド層
27 電流
28 素子外に取出し不可能な光
29 発光領域
211 p-電極
36 電流
37 発光領域
38 素子側面から取り出される光
311 透明電極層
312 p-電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a current confining type semiconductor light emitting device.
[0002]
[Background Art and Problems to be Solved by the Invention]
FIG. 1 shows an example of a conventional constricted LED whose main purpose is to increase the brightness of a light emitting diode. In this constriction type LED, the
[0003]
As shown in the top view of FIG. 2, the center of the p-electrode formed on the current diffusion layer is removed in a circular shape. This is because the light that has passed through the etched portion of the
[0004]
As described above, in the constricted LED, the number of manufacturing processes is larger than that of a normal LED as the number of epitaxial growth steps is increased, and the time required for manufacturing is also increased.
[0005]
[Means / Actions / Effects to Solve Problems]
The present invention has been devised to effectively solve the above-described problems of the prior art, and provides a semiconductor light emitting device having the following characteristics.
[0006]
In the semiconductor light emitting device of the present invention, the current confinement layer is disposed not on the light emitting device but on the upper surface side of the current diffusion layer. Therefore, it is not necessary to interrupt the growth process of each layer in order to partially etch away the current confinement layer during the manufacturing process as in the prior art. As a result, the manufacturing process can be simplified and the manufacturing time can be reduced. Shortening is also possible.
[0007]
Further, (Al x Ga 1-x ) y In 1-y P (0 ≦ x ≦ 1, 0 ≦ y ≦ 1) is adopted as the current spreading layer, and Al Z Ga as the current confinement layer located on the upper surface thereof. When 1-Z As (0 ≦ z ≦ 1) is adopted, when the current confinement layer is partially removed by etching, the etching stops in the current diffusion layer, thereby preventing over-etching of the current diffusion layer. Is possible.
[0008]
In the present invention, it is preferable that the surface of the growth substrate is inclined with respect to the (100) plane and each layer thereon is formed by epitaxial growth. In this case, when the current confinement layer is partially etched away due to the influence of the plane orientation of the growth substrate, the corner portion of the constriction layer can be gently inclined, and the electrode formed thereon The possibility of disconnection due to the influence of the corner portion can be reduced. Such effectiveness can be enhanced by using a sulfuric acid-based etchant.
[0009]
Furthermore, in the present invention, it is preferable to dispose a transparent electrode layer on the side of the current confinement layer on the upper surface of the current diffusion layer, and supply current to the current diffusion layer through the transparent electrode layer. As a result, it is possible to uniformly supply current to a desired range of the current diffusion layer and prevent the generation of unnecessary non-light emitting regions. It is preferable to ensure a sufficient interval between the current confinement layer and the transparent electrode layer to prevent the current from flowing around to the lower side of the current confinement layer according to the film thickness of the current diffusion layer.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
A first embodiment of the present invention will be described with reference to FIGS. FIG. 3 shows a cross-sectional view of the semiconductor light emitting device. In this example, in order to reduce the number of times of epitaxial growth as compared with the conventional example, the
[0011]
The light emitting layer on the n-type GaAs substrate is formed by epitaxial growth of three layers of an n-type
[0012]
As described above, in the present invention, in the manufacturing process of the light emitting device, the epitaxial growth process is not divided into two times, and only one time is sufficient. Therefore, it is possible to simplify the manufacturing process and significantly reduce the time.
[0013]
The configuration of the n-type
[0014]
Thereafter, a p-
[0015]
When the
[0016]
For example, when the thickness of the current diffusion layer is about 7 μm, the current diffuses in the range of about 20 μm from the electrode. Therefore, in the arrangement of the
[0017]
Next, a second embodiment of the present invention will be described with reference to FIGS. The semiconductor light emitting device according to the second embodiment is different from that of the first embodiment in that an off substrate is employed as the epitaxial growth substrate and current is supplied to the current diffusion layer through the transparent electrode. That is. This will be described below in order.
[0018]
(1) Adoption of off substrate As an n-type GaAs substrate, an off substrate whose surface orientation is inclined by 15 degrees in the [011] direction or the [0-1-1] direction from the (100) plane is employed. For this reason, the growth direction of the epitaxial growth is inclined with respect to the growth substrate. As a result, when the wafer is made into an element by scribing, the element shape is inclined as a whole as shown in FIG. Due to the influence of the growth direction, when the
[0019]
(2) Adoption of transparent electrode A
[0020]
The
[0021]
(3) Distance between transparent electrode and current confinement layer In the second embodiment, the thickness of the current diffusion layer is 7 μm. As already described in the first embodiment, when such a film thickness is adopted, the current diffusion region is in a range of 20 μm from the electrode. In the second embodiment, since current is supplied to the current diffusion layer via the
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a conventional semiconductor light emitting device.
2 is a top view of the semiconductor light emitting device of FIG. 1. FIG.
FIG. 3 is a cross-sectional view of the semiconductor light emitting device according to the first embodiment of the present invention.
4 is a top view of the semiconductor light emitting device of FIG. 3. FIG.
FIG. 5 is an enlarged view of a region within a circle in FIG. 3;
FIG. 6 is a cross-sectional view of a semiconductor light emitting device according to a second embodiment of the present invention.
7 is a top view of the semiconductor light emitting device of FIG. 6. FIG.
FIG. 8 is an enlarged view of a region in a circle in FIG.
[Explanation of symbols]
1 current confinement layer 5 n-clad layer 6 active layer 7 p-clad layer
27 Current
28 Light that cannot be extracted outside the element
29 Light emitting area
211 p-electrode
36 Current
37 Flash area
38 Light extracted from the element side
311 Transparent electrode layer
312 p-electrode
Claims (2)
電流拡散層の上面において、電流狭窄層の側方に透明電極層が配置され、当該透明電極層に対向する電流狭窄層の周縁部が傾斜していて、
電流狭窄層の上面から透明電極層の上面まで細い電極部を介して延在するp - 電極と、成長基板の下面に配置したn - 電極と、が設けられていて、
当該電流狭窄層と透明電極層との間に所定間隔が確保されており、
当該所定間隔は、電流拡散層の膜厚に応じて、電流狭窄層の下方側に電流が回り込むのを防止するのに十分な距離として設定されていることを特徴とする、半導体発光素子。On the growth substrate, a light emitting layer, a current diffusion layer, and a current confinement layer are grown and formed in this order.
On the upper surface of the current diffusion layer, a transparent electrode layer is disposed on the side of the current confinement layer, and the peripheral portion of the current confinement layer facing the transparent electrode layer is inclined,
A p − electrode extending from the upper surface of the current confinement layer to the upper surface of the transparent electrode layer through a thin electrode portion, and an n − electrode disposed on the lower surface of the growth substrate ,
A predetermined interval is secured between the current confinement layer and the transparent electrode layer,
The semiconductor light emitting element according to claim 1, wherein the predetermined interval is set as a distance sufficient to prevent a current from flowing around to the lower side of the current confinement layer according to the film thickness of the current diffusion layer.
上記成長基板として、表面が(100)面に対して傾斜したものを用い、
当該成長基板上に、上記各層をエピタキシャル成長により形成し、
当該電流拡散層の上面全体に形成した電流狭窄層の一部を、H2SO4、H2O2、およびH2Oの成分を有する硫酸系エッチャントを使用して部分的に除去した後、当該除去された位置に透明電極を配置し、
上記p - 電極およびn - 電極を設けることを特徴とする、製造方法。A method for manufacturing a semiconductor light emitting device according to claim 1, comprising:
As the growth substrate, a substrate whose surface is inclined with respect to the (100) plane is used.
On the growth substrate, each layer is formed by epitaxial growth,
After partially removing a part of the current confinement layer formed on the entire top surface of the current diffusion layer using a sulfuric acid-based etchant having components of H 2 SO 4 , H 2 O 2 , and H 2 O, Place a transparent electrode at the removed position ,
A production method, comprising providing the p - electrode and the n - electrode .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000368370A JP3998414B2 (en) | 2000-12-04 | 2000-12-04 | Semiconductor light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000368370A JP3998414B2 (en) | 2000-12-04 | 2000-12-04 | Semiconductor light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002170987A JP2002170987A (en) | 2002-06-14 |
JP3998414B2 true JP3998414B2 (en) | 2007-10-24 |
Family
ID=18838626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000368370A Expired - Fee Related JP3998414B2 (en) | 2000-12-04 | 2000-12-04 | Semiconductor light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3998414B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008226866A (en) * | 2007-02-13 | 2008-09-25 | Mitsubishi Chemicals Corp | Gallium nitride based light-emitting diode element and light-emitting device |
-
2000
- 2000-12-04 JP JP2000368370A patent/JP3998414B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002170987A (en) | 2002-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3659201B2 (en) | Semiconductor light emitting device, image display device, lighting device, and method for manufacturing semiconductor light emitting device | |
JP4091261B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
US7919784B2 (en) | Semiconductor light-emitting device and method for making same | |
JP2009510730A (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP2005183909A (en) | High output flip chip light emitting diode | |
JP4239508B2 (en) | Light emitting element | |
JP2006339627A (en) | Vertical-structure nitride-based semiconductor light emitting diode | |
JP2011061127A (en) | Semiconductor light emitting device and method of manufacturing the same | |
US20150243843A1 (en) | Semiconductor device and a manufacturing method thereof | |
JP2006332383A (en) | Semiconductor light emitting device and its manufacturing method | |
KR20110049799A (en) | Method for fabricating semiconductor light-emitting device with double-sided passivation | |
KR101445451B1 (en) | Light emitting diode and method for producing the same | |
JP5075786B2 (en) | Light emitting device and manufacturing method thereof | |
JP2004356213A (en) | Semiconductor light emitting device | |
JP4366522B2 (en) | Light emitting element | |
JP3998414B2 (en) | Semiconductor light emitting device | |
JP3602929B2 (en) | Group III nitride semiconductor light emitting device | |
CN209822673U (en) | High-voltage LED chip | |
JPH1093136A (en) | Semiconductor light-emitting element | |
KR100452749B1 (en) | III-Nitride compound semiconductor light emitting device with fine and high density surface gratings | |
JPH0697498A (en) | Semiconductor light emitting element | |
JP3662832B2 (en) | Light emitting device and manufacturing method thereof | |
JP6210434B2 (en) | Group III nitride semiconductor light emitting device manufacturing method | |
KR100609972B1 (en) | High output Light emitting diode and method for fabricating the same | |
JPH07254731A (en) | Light emitting element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040324 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070706 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070807 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |