KR101445451B1 - Light emitting diode and method for producing the same - Google Patents
Light emitting diode and method for producing the same Download PDFInfo
- Publication number
- KR101445451B1 KR101445451B1 KR1020120102669A KR20120102669A KR101445451B1 KR 101445451 B1 KR101445451 B1 KR 101445451B1 KR 1020120102669 A KR1020120102669 A KR 1020120102669A KR 20120102669 A KR20120102669 A KR 20120102669A KR 101445451 B1 KR101445451 B1 KR 101445451B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- light emitting
- emitting diode
- mesa structure
- protective film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 230000001681 protective effect Effects 0.000 claims abstract description 104
- 239000004065 semiconductor Substances 0.000 claims abstract description 67
- 238000001039 wet etching Methods 0.000 claims abstract description 52
- 230000002093 peripheral effect Effects 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims description 89
- 150000001875 compounds Chemical class 0.000 claims description 64
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 29
- 239000000203 mixture Substances 0.000 claims description 29
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 21
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 20
- NLKNQRATVPKPDG-UHFFFAOYSA-M potassium iodide Chemical compound [K+].[I-] NLKNQRATVPKPDG-UHFFFAOYSA-M 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 13
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 10
- 229910021529 ammonia Inorganic materials 0.000 claims description 10
- GZUXJHMPEANEGY-UHFFFAOYSA-N bromomethane Chemical compound BrC GZUXJHMPEANEGY-UHFFFAOYSA-N 0.000 claims description 4
- 238000003776 cleavage reaction Methods 0.000 claims description 2
- 230000007017 scission Effects 0.000 claims description 2
- 230000006866 deterioration Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 499
- 239000000463 material Substances 0.000 description 64
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 29
- 238000005530 etching Methods 0.000 description 22
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 19
- 238000005253 cladding Methods 0.000 description 19
- 230000004888 barrier function Effects 0.000 description 16
- 230000000694 effects Effects 0.000 description 13
- 239000000945 filler Substances 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 11
- 230000007547 defect Effects 0.000 description 10
- 239000010931 gold Substances 0.000 description 9
- 239000002994 raw material Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 229910052740 iodine Inorganic materials 0.000 description 4
- 239000011630 iodine Substances 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 239000011259 mixed solution Substances 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 238000000295 emission spectrum Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000000635 electron micrograph Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910021478 group 5 element Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- HJUGFYREWKUQJT-UHFFFAOYSA-N tetrabromomethane Chemical compound BrC(Br)(Br)Br HJUGFYREWKUQJT-UHFFFAOYSA-N 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 229940126062 Compound A Drugs 0.000 description 1
- NLDMNSXOCDLTTB-UHFFFAOYSA-N Heterophylliin A Natural products O1C2COC(=O)C3=CC(O)=C(O)C(O)=C3C3=C(O)C(O)=C(O)C=C3C(=O)OC2C(OC(=O)C=2C=C(O)C(O)=C(O)C=2)C(O)C1OC(=O)C1=CC(O)=C(O)C(O)=C1 NLDMNSXOCDLTTB-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 210000001015 abdomen Anatomy 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- SWXQKHHHCFXQJF-UHFFFAOYSA-N azane;hydrogen peroxide Chemical compound [NH4+].[O-]O SWXQKHHHCFXQJF-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- OEDMOCYNWLHUDP-UHFFFAOYSA-N bromomethanol Chemical compound OCBr OEDMOCYNWLHUDP-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000001748 luminescence spectrum Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- QBJCZLXULXFYCK-UHFFFAOYSA-N magnesium;cyclopenta-1,3-diene Chemical compound [Mg+2].C1C=CC=[C-]1.C1C=CC=[C-]1 QBJCZLXULXFYCK-UHFFFAOYSA-N 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- ZPCWDSQTEDTIKT-UHFFFAOYSA-N trimethylalumane trimethylindigane Chemical compound C[In](C)C.C[Al](C)C ZPCWDSQTEDTIKT-UHFFFAOYSA-N 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
보호막 및 전극막이 균일한 막 두께로 형성되어, 안정되고 고휘도의 발광이 제공 가능하게 되고, 측면의 열화가 방지되어, 고신뢰성 및 장수명화가 도모되고 있는 발광 다이오드를 제공한다. 본 발명의 발광 다이오드는, 지지 구조부(6)는 반사층(2)의 일부를 포함하고, 그 측면(6b)이 습식 에칭으로 형성되고, 경사부(6ba)를 포함하고, 경사부(6ba)를 포함하는 수평 방향의 단면적이 상면(6a)을 향하여 연속적으로 작게 형성되고, 메사형 구조부(7)는 그 경사 측면(7a)이 습식 에칭으로 형성되고, 수평 방향의 단면적이 정상면(7b)을 향하여 연속적으로 작게 형성되고, 보호막(8)은 상면(6a)과, 경사부(6ba)와, 경사 측면(7a)과, 정상면(7b)의 주연 영역(7ba)을 덮음과 함께, 주연 영역(7ba)의 내측에 반도체층(5)의 표면의 일부를 노출시키는 통전 창(8b)을 갖고, 전극층(9)은 통전 창(8b)으로부터 노출된 표면과 직접 접촉함과 함께 상면(6a) 위에 형성된 보호막(8)을 덮고, 광 사출 구멍(9b)을 갖는 연속막이다.A light-emitting diode in which a protective film and an electrode film are formed with a uniform film thickness, stable light can be provided with high luminance, side deterioration is prevented, high reliability and long life can be achieved. The light emitting diode of the present invention is characterized in that the supporting structure portion 6 includes a part of the reflective layer 2 and the side surface 6b thereof is formed by wet etching and includes the inclined portion 6ba and the inclined portion 6ba The mesa structure 7 is formed such that the inclined side face 7a is formed by wet etching and the cross sectional area in the horizontal direction is directed toward the top face 7b And the protective film 8 covers the peripheral region 7ba of the top face 6a, the inclined portion 6ba, the inclined side face 7a and the top face 7b, The electrode layer 9 is in direct contact with the surface exposed from the power window 8b and is formed on the upper surface 6a of the semiconductor layer 5. [ Is a continuous film covering the protective film 8 and having a light emitting hole 9b.
Description
본 발명은, 발광 다이오드 및 그의 제조 방법에 관한 것이다.The present invention relates to a light emitting diode and a method of manufacturing the same.
발광층에서 발생한 광을 소자 상면의 일부로부터 취출하는 점 광원형의 발광 다이오드가 알려져 있다. 이 형태의 발광 다이오드에 있어서, 발광층에 있어서의 통전 영역을 그 면 내의 일부로 제한하기 위한 전류 협착 구조를 갖는 것이 알려져 있다(예를 들어, 특허문헌 1). 전류 협착 구조를 갖는 발광 다이오드에서는, 발광 영역이 한정되어, 그 영역의 바로 위에 형성된 광 사출 구멍으로부터 광을 사출시키기 때문에, 높은 광 출력이 얻어짐과 함께 사출시킨 광을 광학 부품 등에 효율적으로 도입하는 것이 가능하다.A light emitting diode having a point light source type in which light generated in the light emitting layer is taken out from a part of the upper surface of the device is known. In the light emitting diode of this type, it is known that the light emitting diode has a current constricting structure for limiting the energizing region in the light emitting layer to a portion within the plane (for example, Patent Document 1). In the light emitting diode having the current confinement structure, since the light emitting region is limited and light is emitted from the light emitting hole formed right above the region, a high light output is obtained and the emitted light is efficiently introduced into the optical component and the like It is possible.
점 광원형의 발광 다이오드 중 특히, 공진기형 발광 다이오드(RCLED: Resonant-Cavity Light Emitting Diode)는, 2개의 미러로 이루어지는 공진기 내에서 발생하는 정재파의 배(腹)가 공진기 내에 배치한 발광층에 위치하도록 구성함과 함께, 광 출사측의 미러의 반사율을 기판측의 미러의 반사율보다도 낮게 설정함으로써 레이저 발진시키지 않고 LED 모드에서 동작하는, 고효율의 발광 소자이다(특허문헌 2, 3). 공진기형 발광 다이오드는 통상의 발광 다이오드와 비교하여, 공진기 구조의 효과에 의해, 발광 스펙트럼 선폭이 좁고, 출사광의 지향성이 높고, 자연 방출에 의한 캐리어 수명이 짧기 때문에 고속 응답이 가능한 것 등의 특징이 있기 때문에, 센서 등에 적합하다.In particular, among the point light circular light emitting diodes, a resonator-type light emitting diode (RCLED: Resonant-Cavity Light Emitting Diode) has a structure in which an abdomen of a standing wave generated in a resonator composed of two mirrors is positioned in a light emitting layer disposed in the resonator And operates in the LED mode without laser oscillation by setting the reflectance of the mirror on the light output side to be lower than the reflectance of the mirrors on the substrate side (
공진기형 발광 다이오드에 있어서, 기판에 평행한 방향에 있어서 발광 영역을 좁히기 위하여 상부 미러층 및 활성층 등을 필러 구조로 하고, 그 필러 구조의 정상면의 광 취출면에 광 출사용의 개구를 갖는 층을 구비한 구성이 알려져 있다(예를 들어, 특허문헌 4).In the resonator type light emitting diode, in order to narrow the light emitting region in the direction parallel to the substrate, the upper mirror layer, the active layer, and the like are made to have a filler structure, and a layer having a light use opening is formed on the light extracting surface of the top surface of the filler structure (For example, Patent Document 4).
도 13은, 기판(31) 위에 하부 미러층(32)과, 활성층(33)과, 상부 미러층(34)과, 콘택트층(35)을 순서대로 구비한 공진기형 발광 다이오드이며, 활성층(33)과, 상부 미러층(34)과, 콘택트층(35)을 필러 구조(37)로 하고, 필러 구조(37) 및 그 주위를 보호막(38)으로 피복하고, 그 보호막(38) 위에 전극막(39)을 형성하고, 필러 구조(37)의 정상면(37a)(광 취출면)에 있어서 전극막(39)에 광 출사용의 개구(39a)를 형성한 공진기형 발광 다이오드를 도시한다. 부호 40은 이면 전극이다.13 is a resonator type light emitting diode in which a
도 13에 도시한 바와 같은 필러 구조의 전류 협착 구조는, 공진기형이 아닌 점 광원형의 발광 다이오드에 있어서도 적용이 가능하다.The current confinement structure of the pillar structure as shown in Fig. 13 can also be applied to a point light circular light emitting diode other than the resonator type.
상기 필러 구조를 형성할 때, 활성층 등을 성막한 후의, 필러 구조 이외의 부분의 제거를 이방성의 건식 에칭에 의해 실시하기 때문에, 도 13에 도시한 바와 같이, 필러 구조(37)의 측면(37b)은 기판(31)에 대하여 수직 혹은 급경사로 형성되어 버린다. 이 필러 구조의 측면에는 통상, 증착법이나 스퍼터법에 의해 보호막이 형성된 후, 증착법에 의해 전극용 금속(예를 들어, Au)막을 형성하는데, 이 수직 혹은 급경사의 측면에 보호막이나 전극용 금속막을 균일한 막 두께로 형성하는 것은 용이하지 않아, 불연속적인 막으로 되기 쉽다는 문제가 있다. 보호막이 불연속적인 막으로 된 경우(도 13 중의 부호 A)에는, 그 불연속 부분에 전극용 금속막이 인입되어 활성층 등에 접촉하여 누설의 원인이 된다. 또한, 전극용 금속막이 불연속적인 막으로 된 경우(도 13 중의 부호 B)에는, 통전 불량의 원인이 된다.13, since the portions other than the filler structure after the formation of the active layer or the like are removed by dry etching of the anisotropy in forming the filler structure, the
또한, 도 13에 도시된 발광 다이오드에서는, 필러 구조를 지지하는 구조(32)의 측면(32a)이 노출되어 있기 때문에, 측면이 대기나 대기 중의 수분과 접촉하여 열화된다는 문제가 있다. 특히, 하부 미러층(32)이 Al의 조성이 높은 반도체층인 경우, 측면이 산화되어 특성이 저하되어 버린다.In addition, in the light emitting diode shown in Fig. 13, since the side surface 32a of the
또한, 필러 구조 이외의 부분의 제거를 건식 에칭으로 행하면, 고가의 장치가 필요해지고, 에칭 시간도 오래 걸린다는 문제도 있다.Further, if dry etching is performed to remove portions other than the filler structure, an expensive apparatus is required, and etching time is also long.
본 발명은, 상기 사정을 감안하여 이루어진 것이며, 보호막 및 그 위에 형성된 전극막이 균일한 막 두께로 형성되어, 안정되고 고휘도의 발광이 제공 가능하게 되어 있음과 함께, 측면의 열화가 방지되어, 고신뢰성 및 장수명화가 도모되는 발광 다이오드 및 누설이나 통전 불량을 저감시켜 수율이 향상됨과 함께 종래보다 저비용으로 제조 가능한 발광 다이오드의 제조 방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a protective film and an electrode film formed thereon with a uniform film thickness so as to provide a stable and high-luminance light emission, And to provide a method of manufacturing a light emitting diode that can be manufactured at a lower cost than ever before, while reducing the defects of leakage and conduction, thereby improving the yield.
상기의 목적을 달성하기 위해, 본 발명은 이하의 수단을 제공한다.In order to achieve the above object, the present invention provides the following means.
(1) 기판 위에 반사층과 활성층을 포함하는 화합물 반도체층을 구비한 발광 다이오드이며, 상면 및 측면을 갖는 지지 구조부와, 상기 지지 구조부 위에 배치하고 경사 측면 및 정상면을 갖는 메사형 구조부로 이루어지고, 상기 지지 구조부는, 적어도 상기 반사층의 일부를 포함하는 것이며, 그 측면이 습식 에칭에 의해 형성되고, 상기 상면으로부터 상기 기판측으로 적어도 상기 반사층을 초과하는 위치까지 연장되는 경사부를 포함하고, 상기 경사부를 포함하는 수평 방향의 단면적이 상기 상면을 향하여 연속적으로 작게 형성되어 이루어지고, 상기 메사형 구조부는, 적어도 상기 활성층의 일부를 포함하는 것이며, 그 경사 측면이 습식 에칭에 의해 형성되어 이루어짐과 함께, 수평 방향의 단면적이 상기 정상면을 향하여 연속적으로 작게 형성되어 이루어지고, 상기 지지 구조부 및 상기 메사형 구조부는 각각, 적어도 일부는 보호막, 전극막에 의해 순서대로 덮여 이루어지고, 상기 보호막은, 상기 상면의 적어도 일부와, 상기 측면 중 적어도 경사부와, 상기 경사 측면과, 상기 정상면의 주연 영역을 적어도 덮음과 함께, 평면에서 볼 때 상기 주연 영역의 내측에 상기 화합물 반도체층 표면의 일부를 노출시키는 통전 창을 갖고, 상기 전극층은, 상기 통전 창으로부터 노출된 화합물 반도체층의 표면에 직접 접촉함과 함께, 상기 상면 위에 형성된 보호막의 일부를 적어도 덮고, 상기 메사형 구조부의 정상면 위에 광 사출 구멍을 갖도록 형성된 연속막인 것을 특징으로 하는 발광 다이오드.(1) A light emitting diode including a compound semiconductor layer including a reflective layer and an active layer on a substrate, the light emitting diode comprising a support structure having an upper surface and a side surface, and a mesa structure having an inclined side surface and a top surface, Wherein the support structure includes at least a portion of the reflective layer and an inclined portion whose side is formed by wet etching and extends from the upper surface to the substrate side at least to a position exceeding the reflective layer, Wherein the mesa structure portion includes at least a portion of the active layer, the inclined side surface of the mesa structure portion is formed by wet etching, and the mesa structure portion Sectional area is continuously made smaller toward the top surface, Wherein at least a part of the support structure and the mesa structure are sequentially covered with a protective film and an electrode film, and the protective film includes at least a part of the upper surface, at least an inclined part of the side, And an energizing window which exposes a part of the surface of the compound semiconductor layer to the inside of the peripheral region when viewed from a plane, and the electrode layer comprises a compound window exposed from the energizing window Wherein the light emitting diode is a continuous film formed to directly contact the surface of the semiconductor layer and to cover at least a part of the protective film formed on the upper surface and to have a light emitting hole on the top surface of the mesa structure.
(2) 상기 반사층이 DBR 반사층인 것을 특징으로 하는 (1)에 기재된 발광 다이오드. (2) The light emitting diode according to (1), wherein the reflective layer is a DBR reflective layer.
(3) 상기 활성층의 기판과 반대측에 상부 DBR 반사층을 구비한 것을 특징으로 하는 (2)에 기재된 발광 다이오드.(3) The light emitting diode according to (2), further comprising an upper DBR reflecting layer on the side opposite to the substrate of the active layer.
(4) 상기 경사부가 2개 이상의 경사 부분으로 이루어지고, 각 경사 부분을 포함하는 수평 방향의 단면적은 각각 상기 상면을 향하여 연속적으로 작고, 상기 상면에 가까운 경사 부분을 포함하는 수평 방향의 단면적일수록 작은 것을 특징으로 하는 (1) 내지 (3) 중 어느 하나에 기재된 발광 다이오드.(4) The tilting portion is composed of at least two inclined portions, the sectional area in the horizontal direction including each inclined portion is continuously small toward the top surface, and the cross sectional area in the horizontal direction including the inclined portion close to the top surface is smaller The light emitting diode according to any one of (1) to (3).
(5) 상기 전극층 및/또는 상기 보호막 위에 광 누설 방지막을 구비한 것을 특징으로 하는 (1) 내지 (4) 중 어느 하나에 기재된 발광 다이오드.(5) The light emitting diode according to any one of (1) to (4), further comprising a light leakage preventing film on the electrode layer and / or the protective film.
(6) 상기 화합물 반도체층이, 상기 전극층에 접촉하는 콘택트층을 갖는 것을 특징으로 하는 (1) 내지 (5) 중 어느 하나에 기재된 발광 다이오드.(6) The light emitting diode according to any one of (1) to (5), wherein the compound semiconductor layer has a contact layer in contact with the electrode layer.
(7) 상기 메사형 구조부가 상기 활성층 모두와, 상기 반사층의 일부 또는 전부를 포함하는 것을 특징으로 하는 (1) 내지 (6) 중 어느 하나에 기재된 발광 다이오드.(7) The light emitting diode according to any one of (1) to (6), wherein the mesa structure part includes all of the active layer and a part or all of the reflective layer.
(8) 상기 메사형 구조부는 평면에서 볼 때 직사각형인 것을 특징으로 하는 (1) 내지 (7) 중 어느 하나에 기재된 발광 다이오드.(8) The light emitting diode according to any one of (1) to (7), wherein the mesa structure is rectangular in plan view.
(9) 상기 메사형 구조부의 각 경사 측면은 상기 기판의 오리엔테이션 플랫에 대하여 오프셋하여 형성되어 있는 것을 특징으로 하는 (8)에 기재된 발광 다이오드.(9) The light-emitting diode according to (8), wherein each of the inclined side surfaces of the mesa structure portion is formed offset relative to an orientation flat of the substrate.
(10) 상기 메사형 구조부의 높이가 3 내지 7㎛이며, 평면에서 본 상기 경사 측면의 폭이 0.5 내지 7㎛인 것을 특징으로 하는 (1) 내지 (9) 중 어느 하나에 기재된 발광 다이오드. (10) The light emitting diode according to any one of (1) to (9), wherein the mesa structure has a height of 3 to 7 탆 and a width of the oblique side viewed from a plane is 0.5 to 7 탆.
(11) 상기 광 사출 구멍은 평면에서 볼 때 원형 또는 타원인 것을 특징으로 하는 (1) 내지 (10) 중 어느 하나에 기재된 발광 다이오드. (11) The light emitting diode according to any one of (1) to (10), wherein the light emitting hole is circular or elliptical in plan view.
(12) 상기 광 사출 구멍의 직경이 50 내지 150㎛인 것을 특징으로 하는 (11)에 기재된 발광 다이오드. (12) The light emitting diode according to (11), wherein the diameter of the light emitting hole is 50 to 150 占 퐉.
(13) 상기 전극층의 상기 상면 위의 부분에 본딩 와이어를 갖는 것을 특징으로 하는 (1) 내지 (12) 중 어느 하나에 기재된 발광 다이오드.(13) The light emitting diode according to any one of (1) to (12), wherein the electrode layer has a bonding wire at a portion above the upper surface.
(14) 상기 활성층에 포함되는 발광층이 다중 양자 웰로 이루어지는 것을 특징으로 하는 (1) 내지 (13) 중 어느 하나에 기재된 발광 다이오드.(14) The light emitting diode according to any one of (1) to (13), wherein the light emitting layer included in the active layer is composed of multiple quantum wells.
(15) 상기 활성층에 포함되는 발광층이 ((AlX1Ga1 - X1)Y1In1 -Y1P(0≤X1≤1, 0<Y1≤1), (AlX2Ga1 - X2)As(0≤X2≤1), (InX3Ga1 - X3)As(0≤X3≤1)) 중 어느 하나로 이루어지는 것을 특징으로 하는 (1) 내지 (14) 중 어느 하나에 기재된 발광 다이오드.15, the light-emitting layer included in the active layer ((Al X1 Ga 1 - X1 ) Y1 In 1 -Y1 P (0≤X1≤1, 0 <Y1≤1), (Al X2 Ga 1 - X2) As (0 ≤X2≤1), (in Ga 1 X3 - X3) as (0≤X3≤1),), a light emitting diode according to any one of any one that comprises the features (1) to (14) of.
(16) 상면 및 측면을 갖는 지지 구조부와, 상기 지지 구조부 위에 배치하고 경사 측면 및 정상면을 갖는 메사형 구조부로 이루어지는 발광 다이오드의 제조 방법이며, 기판 위에, 반사층과 활성층을 포함하는 화합물 반도체층을 형성하는 공정과, 상기 화합물 반도체층에 제1 습식 에칭을 행하여, 정상면을 향하여 수평 방향의 단면적이 연속적으로 작게 형성되어 이루어지는 메사형 구조부와, 상기 메사형 구조부의 주위에 배치하는 지지 구조부의 상면을 형성하는 공정과, 개편화(個片化)용 절단 라인을 따라 제2 습식 에칭을 행하여, 지지 구조부의 측면의 경사부를 형성하는 공정과, 상기 경사부와 상기 상면의 적어도 일부를 덮음과 함께, 상기 메사형 구조부의 정상면에 상기 화합물 반도체층 표면의 일부를 노출시키는 통전 창을 갖도록, 상기 지지 구조부 및 메사형 구조부 위에 보호막을 형성하는 공정과, 상기 통전 창으로부터 노출된 화합물 반도체층의 표면에 직접 접촉함과 함께, 상기 상면 위에 형성된 보호막의 일부를 적어도 덮고, 상기 메사형 구조부의 정상면 위에 광 사출 구멍을 갖도록, 연속막인 전극층을 형성하는 공정을 갖는 것을 특징으로 하는 발광 다이오드의 제조 방법. (16) a supporting structure part having a top surface and a side surface, and a mesa structure part arranged on the supporting structure part and having a sloping side surface and a top surface, wherein a compound semiconductor layer including a reflective layer and an active layer is formed on a substrate A mesa structure section in which the first wet etching is performed on the compound semiconductor layer and a cross sectional area in a horizontal direction is continuously reduced toward the top surface; and a mesa structure section formed by forming a top surface of a support structure section disposed around the mesa structure section A step of performing a second wet etching along a cutting line for fragmenting to form an inclined portion on a side surface of the supporting structure portion; and a step of forming an inclined portion on the inclined portion and at least a part of the upper surface, And a conductive window for exposing a part of the surface of the compound semiconductor layer to the top surface of the mesa structure, A step of forming a protective film on the mesa structure and directly contacting the surface of the compound semiconductor layer exposed from the power window and covering at least part of the protective film formed on the top surface, And a step of forming an electrode layer as a continuous film so as to have an injection hole.
(17) 상기 제1 및 제2 습식 에칭을, 인산/과산화수소수 혼합액, 암모니아/과산화수소수 혼합액, 브롬메탄올 혼합액, 요오드화칼륨/암모니아의 군으로부터 선택되는 적어도 1종 이상을 사용하여 행하는 것을 특징으로 하는 (16)에 기재된 발광 다이오드의 제조 방법.(17) The method according to (17), wherein the first and second wet etching are performed using at least one selected from the group consisting of a phosphoric acid / hydrogen peroxide mixture, an ammonia / hydrogen peroxide mixture, a bromomethane mixture and potassium iodide / (16). ≪ / RTI >
본 발명의 발광 다이오드에 의하면, 상면 및 측면을 갖는 지지 구조부와, 상기 지지 구조부 위에 배치하고, 경사 측면 및 정상면을 갖는 메사형 구조부로 이루어지는 구성을 채용했으므로, 높은 광 출력이 얻어짐과 함께 사출시킨 광을 광학 부품 등에 효율적으로 도입하는 것이 가능하다.According to the light emitting diode of the present invention, since the support structure having the upper surface and the side surface and the mesa structure having the inclined side surface and the steep surface are disposed on the support structure, high light output is obtained and It is possible to efficiently introduce light into optical parts and the like.
또한, 메사형 구조부의 경사 측면은 습식 에칭에 의해 형성되어 이루어짐과 함께 메사형 구조부가 정상면을 향하여 수평 방향의 단면적이 연속적으로 작게 형성되어 이루어지는 구성에 있어서, 지지 구조부 및 메사형 구조부는 각각, 적어도 일부는 보호막, 전극막에 의해 순서대로 덮여 이루어지고, 보호막은 상면의 적어도 일부와, 측면 중 적어도 경사부와, 경사 측면과, 정상면의 주연 영역을 적어도 덮음과 함께, 평면에서 볼 때 주연 영역의 내측에 화합물 반도체층 표면의 일부를 노출시키는 통전 창을 갖고, 전극층은 통전 창으로부터 노출된 화합물 반도체층의 표면에 직접 접촉함과 함께, 상기 상면 위에 형성된 보호막의 일부를 적어도 덮고, 상기 메사형 구조부의 정상면 위에 광 사출 구멍을 갖도록 형성된 연속막인 구성을 채용했으므로, 수직 측면인 경우에 비하여 측면에 보호막 및 그 위의 전극막을 형성하기 쉽기 때문에 균일한 막 두께로 연속된 막이 형성되기 때문에, 불연속적인 막에 기인한 누설이나 통전 불량이 없어, 안정되고 고휘도의 발광이 제공 가능하게 되어 있다. 이러한 효과는, 습식 에칭에 의해 형성되어 이루어지는 경사 측면을 갖는 메사형 구조부를 구비하고 있으면 발휘하는 효과이며, 발광 다이오드의 내부의 적층 구조나 기판의 구성과 상관없이 얻어지는 효과이다.In addition, the mesa structure portion is formed by wet etching and the mesa structure portion is formed so that the cross-sectional area in the horizontal direction is continuously small toward the top face, wherein the support structure portion and the mesa structure portion are formed of at least And at least a portion of the upper surface, at least an inclined portion of the side surface, an inclined side surface, and at least a peripheral region of the top surface, and at least a portion of the peripheral region And the electrode layer directly contacts the surface of the compound semiconductor layer exposed from the power window and at least partially covers a part of the protective film formed on the upper surface of the compound semiconductor layer, Which is a continuous film formed so as to have a light emitting hole on the top surface of the substrate Since the protective film and the electrode film thereon are easily formed on the side surface, a continuous film having a uniform film thickness is formed on the side surface, so that leakage and conduction failure due to the discontinuous film are prevented, and stable and high-luminance light emission is provided It is possible. Such an effect is exhibited when a mesa structure portion having an inclined side surface formed by wet etching is provided, and is an effect obtained irrespective of the lamination structure inside the light emitting diode and the structure of the substrate.
또한, 지지 구조부는, 적어도 반사층의 일부를 포함하는 것이며, 그 측면이 습식 에칭에 의해 형성되고, 상면으로부터 기판측으로 적어도 반사층을 초과하는 위치까지 연장되는 경사부를 포함하고, 상기 경사부를 포함하는 수평 방향의 단면적이 상면을 향하여 연속적으로 작게 형성되어 이루어지는 구성에 있어서, 보호막은 상면의 적어도 일부와, 측면 중 적어도 경사부와, 경사 측면과, 정상면의 주연 영역을 적어도 덮는 구성을 채용했으므로, 지지 구조부의 반사층의 측면은 보호막으로 피복되어 있어, 반사층의 측면이 대기나 수분과 접촉하여 열화되는 것이 방지되어, 고신뢰성 및 장수명화가 도모되고 있다. 이러한 효과는, 습식 에칭에 의해 형성되어 이루어지는 경사 측면을 갖는 메사형 구조부를 구비하고 있으면 발휘하는 효과이며, 발광 다이오드의 내부의 적층 구조나 기판의 구성과 상관없이 얻어지는 효과이다.The support structure includes at least a portion of the reflective layer, and the inclined portion is formed by wet etching and extends from the upper surface to the substrate side at least over the reflective layer. In the horizontal direction including the inclined portion The protective film at least partially covers at least a part of the upper surface, at least the inclined part of the side surface, the inclined side surface, and the peripheral area of the top surface. Therefore, Since the side surface of the reflective layer is covered with a protective film, the side surface of the reflective layer is prevented from being in contact with the atmosphere or moisture and deteriorated, thereby achieving high reliability and long life. Such an effect is exhibited when a mesa structure portion having an inclined side surface formed by wet etching is provided, and is an effect obtained irrespective of the lamination structure inside the light emitting diode and the structure of the substrate.
본 발명의 발광 다이오드에 의하면, 반사층이 DBR 반사층인 구성을 채용함으로써, 발광 스펙트럼 선폭이 좁은 발광이 가능하게 된다. 또한, 활성층의 기판과 반대측에 상부 DBR 반사층을 더 구비한 구성을 채용함으로써, 발광 스펙트럼 선폭이 좁고, 출사 광의 지향성이 높아, 고속 응답이 가능하게 된다.According to the light emitting diode of the present invention, by employing the configuration in which the reflective layer is a DBR reflective layer, light emission with a narrow emission spectrum width becomes possible. Further, by employing a configuration in which the upper DBR reflecting layer is further provided on the side opposite to the substrate of the active layer, the emission spectrum line width is narrow and the directivity of the emitted light is high, and high-speed response becomes possible.
삭제delete
본 발명의 발광 다이오드에 의하면, 경사부가 2개 이상의 경사 부분으로 이루어지고, 각 경사 부분을 포함하는 수평 방향의 단면적은 각각 상면을 향하여 연속적으로 작고, 상면에 가까운 경사 부분을 포함하는 수평 방향의 단면적일수록 작은 구성을 채용함으로써, 수직 측면인 경우에 비하여 측면에 보호막 및 그 위의 전극막을 형성하기 쉽기 때문에 균일한 막 두께로 연속된 막이 형성되기 때문에, 불연속적인 막에 기인한 누설이나 통전 불량이 없어, 안정되고 고휘도의 발광이 제공 가능하게 되어 있다.According to the light emitting diode of the present invention, the inclined portion comprises two or more inclined portions, and each of the cross sectional areas in the horizontal direction including the inclined portions is continuously small toward the top surface, and the sectional area in the horizontal direction including the inclined portion close to the top surface It is easier to form the protective film and the electrode film thereon than on the vertical side, so that a continuous film is formed with a uniform film thickness, so that there is no leakage or poor conduction due to the discontinuous film , Stable and high-luminance light emission can be provided.
본 발명의 발광 다이오드에 의하면, 전극층 및/또는 보호막 위에 광 누설 방지막을 구비한 구성을 채용함으로써, 활성층에서 발광한 광이 전극층 및/또는 보호막을 투과하여 소자 밖으로 누설되는 것을 방지할 수 있다.According to the light emitting diode of the present invention, it is possible to prevent leakage of light emitted from the active layer through the electrode layer and / or the protective film and out of the device, by employing the structure including the light leakage preventing film on the electrode layer and / or the protective film.
본 발명의 발광 다이오드에 의하면, 화합물 반도체층이 전극층에 접촉하는 콘택트층을 갖는 구성을 채용함으로써, 오믹 전극의 접촉 저항을 낮추어 저전압 구동이 가능하게 된다.According to the light emitting diode of the present invention, by employing the structure in which the compound semiconductor layer has the contact layer in contact with the electrode layer, the contact resistance of the ohmic electrode can be lowered, and low voltage driving becomes possible.
본 발명의 발광 다이오드에 의하면, 메사형 구조부는 활성층 모두와, 반사층의 일부 또는 전부를 포함하는 구성을 채용함으로써, 발광은 전부 메사형 구조부 내에서 발생하게 되어, 광 취출 효율이 향상된다.According to the light emitting diode of the present invention, since the mesa structure part adopts a configuration including both the active layer and a part or all of the reflective layer, the light emission is entirely generated in the mesa structure part, and the light extraction efficiency is improved.
본 발명의 발광 다이오드에 의하면, 메사형 구조부를 평면에서 볼 때 직사각형인 구성을 채용함으로써, 제조 시의 습식 에칭에 있어서의 이방성의 영향에 의해 에칭 깊이에 따라 메사 형상이 변화되는 것이 억제되어, 메사부 면적의 제어가 용이하므로, 고정밀도의 치수 형상이 얻어지고 있다.According to the light emitting diode of the present invention, when the mesa structure is rectangular in plan view, it is possible to suppress the change of the mesa shape according to the etching depth due to the influence of the anisotropy in the wet etching at the time of manufacturing, Since it is easy to control the curved surface area, a high-precision dimension shape is obtained.
본 발명의 발광 다이오드에 의하면, 메사형 구조부의 각 경사 측면이 기판의 오리엔테이션 플랫에 대하여 오프셋하여 형성되어 있는 구성을 채용함으로써, 직사각형 메사형 구조부를 구성하는 4변에 대하여 기판 방위에 의한 이방성의 영향이 완화되기 때문에, 균등한 메사 형상·구배가 얻어지고 있다.According to the light emitting diode of the present invention, by employing the configuration in which each inclined side face of the mesa structure portion is offset relative to the orientation flat of the substrate, the influence of the anisotropy due to the substrate orientation on the four sides constituting the rectangular mesa structure portion The mesa shape and the gradient are uniformly obtained.
본 발명의 발광 다이오드에 의하면, 메사형 구조부의 높이가 3 내지 7㎛이며, 평면에서 본 경사 측면의 폭이 0.5 내지 7㎛인 구성을 채용함으로써, 수직 측면인 경우에 비하여 측면에 보호막 및 그 위의 전극막을 형성하기 쉽기 때문에 균일한 막 두께로 연속된 막이 형성되므로, 불연속적인 막에 기인한 누설이나 통전 불량이 없어, 안정되고 고휘도의 발광이 제공 가능하게 된다.According to the light emitting diode of the present invention, by adopting a configuration in which the height of the mesa structure portion is 3 to 7 mu m and the width of the oblique side surface viewed from the plane is 0.5 to 7 mu m, It is possible to form a continuous film with a uniform film thickness, so that leakage and conduction failure due to the discontinuous film can be avoided, and stable, high-luminance light emission can be provided.
본 발명의 발광 다이오드에 의하면, 광 사출 구멍이 평면에서 볼 때 원형 또는 타원인 구성을 채용함으로써, 직사각형 등의 각을 갖는 구조에 비해 균일한 콘택트 영역을 형성하기 쉬워, 코너부에서의 전류 집중 등의 발생을 억제할 수 있다. 또한, 수광측에서의 파이버 등에 대한 결합에 적합하다.According to the light emitting diode of the present invention, by adopting a circular or elliptical configuration when the light emitting orifice is viewed in plan view, it is easy to form a uniform contact area as compared with a structure having an angle of a rectangle or the like, Can be suppressed. It is also suitable for bonding to fibers or the like on the light receiving side.
본 발명의 발광 다이오드에 의하면, 광 사출 구멍의 직경이 50 내지 150㎛인 구성을 채용함으로써, 50㎛ 미만에서는 메사형 구조부에서의 전류 밀도가 높아져, 저전류에서 출력이 포화되어 버리는 한편, 150㎛를 초과하면 메사형 구조부 전체로의 전류 확산이 곤란하기 때문에, 주입 전류에 대한 발광 효율이 저하한다는 문제가 방지되고 있다.According to the light emitting diode of the present invention, by adopting the structure in which the diameter of the light emitting hole is 50 to 150 mu m, the current density in the mesa structure portion becomes higher at less than 50 mu m, the output becomes saturated at low current, , It is difficult to diffuse the current to the entire mesa structure part, so that the problem that the luminous efficiency with respect to the injection current is lowered is prevented.
본 발명의 발광 다이오드에 의하면, 전극층의 상면 위의 부분에 본딩 와이어를 갖는 구성을 채용함으로써, 충분한 하중(및 초음파)이 가해지는 상면에 와이어 본딩이 이루어져 있으므로, 접합 강도가 강한 와이어 본딩이 실현되고 있다.According to the light emitting diode of the present invention, wire bonding is performed on the upper surface to which a sufficient load (and ultrasonic wave) is applied by employing the structure having the bonding wire on the upper surface of the electrode layer, have.
본 발명의 발광 다이오드에 의하면, 활성층에 포함되는 발광층이 다중 양자 웰로 이루어지는 구성을 채용함으로써, 단색성이 우수한 발광을 행할 수 있다.According to the light emitting diode of the present invention, by employing the configuration in which the light emitting layer included in the active layer is composed of multiple quantum wells, light emission excellent in monochromaticity can be performed.
본 발명의 발광 다이오드의 제조 방법에 의하면, 화합물 반도체층에 제1 습식 에칭을 행하여, 정상면을 향하여 수평 방향의 단면적이 연속적으로 작게 형성되어 이루어지는 메사형 구조부와, 상기 메사형 구조부의 주위에 배치하는 지지 구조부의 상면을 형성하는 공정과, 개편화용 절단 라인을 따라 제2 습식 에칭을 행하여, 지지 구조부의 측면의 경사부를 형성하는 공정과, 경사부와 상면의 적어도 일부를 덮음과 함께, 메사형 구조부의 정상면에 화합물 반도체층 표면의 일부를 노출시키는 통전 창을 갖도록, 지지 구조부 및 메사형 구조부 위에 보호막을 형성하는 공정과, 통전 창으로부터 노출된 화합물 반도체층의 표면에 직접 접촉함과 함께, 상기 상면 위에 형성된 보호막의 일부를 적어도 덮고, 상기 메사형 구조부의 정상면 위에 광 사출 구멍을 갖도록, 연속막인 전극층을 형성하는 공정을 갖는 구성을 채용했으므로, 높은 광 출력을 가짐과 함께 사출시킨 광을 광학 부품 등에 효율적으로 도입하는 것이 가능함과 함께, 수직 측면인 경우에 비하여 경사 경사면에 보호막 및 그 위의 전극막을 형성하기 쉽기 때문에 균일한 막 두께로 연속된 막이 형성되므로, 불연속적인 막에 기인한 누설이나 통전 불량이 없어, 안정되고 고휘도의 발광이 제공 가능하게 된 발광 다이오드를 제조할 수 있다. 종래의 이방성의 건식 에칭에 의해 필러 구조를 형성하면 측면이 수직으로 형성되지만, (제1) 습식 에칭에 의해 메사형 구조부를 형성함으로써, 측면을 완만한 경사의 측면으로 형성할 수 있다. 또한, (제1) 습식 에칭에 의해 메사형 구조부를 형성함으로써, 종래의 건식 에칭에 의해 필러 구조를 형성하는 경우에 비하여 형성 시간을 단축할 수 있다.According to the method for manufacturing a light emitting diode of the present invention, the first wet etching is performed on the compound semiconductor layer to form a mesa structure section in which the cross sectional area in the horizontal direction is continuously reduced toward the top surface, and a mesa structure section arranged around the mesa structure section A step of forming an upper surface of the support structure part, a step of performing a second wet etching along the cutting line for discretization to form an inclined part on the side surface of the support structure part, and a step of covering at least a part of the inclined part and the upper surface, A step of forming a protective film on the support structure and the mesa structure so as to have a current window exposing a part of the surface of the compound semiconductor layer on the top surface of the compound semiconductor layer, At least a part of the protective film formed on the mesa structure is covered with a light injection hole It is possible to efficiently introduce the light emitted by the light emitting device with high light output and to the optical parts and the like, and to provide a protective film And the electrode film thereon are easily formed, a continuous film is formed with a uniform film thickness. Therefore, it is possible to manufacture a light-emitting diode which is free from leakage due to a discontinuous film or defective conduction, and is capable of providing stable, high- have. When the filler structure is formed by the conventional anisotropic dry etching, the side surface is formed vertically, but the side surface can be formed as a gentle inclined side surface by forming the mesa structure portion by (first) wet etching. Further, by forming the mesa structure portion by (first) wet etching, the formation time can be shortened as compared with the case where the filler structure is formed by the conventional dry etching.
또한, 개편화용 절단 라인을 따라 제2 습식 에칭을 행하여, 지지 구조부의 측면의 경사부를 형성하는 공정과, 경사부를 덮는 보호막을 형성하는 공정을 갖는 구성을 채용했으므로, 측면이 대기나 수분과 접촉하여 열화되어 버리는 것이 방지된 발광 다이오드를 제조할 수 있다.In addition, since the second wet etching is performed along the cutting line for discretization to form the inclined portion on the side surface of the supporting structure portion and the step of forming the protective film covering the inclined portion, the side surface is in contact with the atmosphere or moisture It is possible to manufacture a light emitting diode which is prevented from being deteriorated.
도 1은 본 발명의 일 실시 형태인 발광 다이오드의 단면 모식도.
도 2는 본 발명의 일 실시 형태인 발광 다이오드의 사시도.
도 3은 본 발명의 일 실시 형태인 발광 다이오드의 경사 경사면의 단면을 나타내는 전자 현미경 사진.
도 4는 본 발명의 일 실시 형태인 발광 다이오드의 활성층의 단면 모식도.
도 5는 본 발명의 다른 실시 형태인 발광 다이오드의 단면 모식도.
도 6은 본 발명의 또 다른 실시 형태인 발광 다이오드의 단면 모식도.
도 7은 본 발명의 일 실시 형태인 발광 다이오드의 제조 방법을 설명하기 위한 단면 모식도.
도 8은 본 발명의 일 실시 형태인 발광 다이오드의 제조 방법을 설명하기 위한 단면 모식도.
도 9는 습식 에칭의 에칭 시간에 대한 깊이 및 폭의 관계를 나타내는 그래프.
도 10은 본 발명의 일 실시 형태인 발광 다이오드의 제조 방법을 설명하기 위한 단면 모식도.
도 11은 발광 다이오드의 바로 위에 있어서의 광 스펙트럼의 측정 결과를 나타내는 그래프.
도 12는 발광한 광의 지향성의 측정 결과를 나타내는 그래프.
도 13은 종래의 발광 다이오드의 단면도.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a cross-sectional schematic diagram of a light emitting diode according to an embodiment of the present invention. FIG.
2 is a perspective view of a light emitting diode which is an embodiment of the present invention;
3 is an electron micrograph showing a cross section of an inclined slope of a light emitting diode according to an embodiment of the present invention.
4 is a cross-sectional schematic diagram of an active layer of a light emitting diode which is an embodiment of the present invention.
5 is a cross-sectional schematic diagram of a light emitting diode according to another embodiment of the present invention.
6 is a cross-sectional schematic diagram of a light emitting diode which is still another embodiment of the present invention.
7 is a cross-sectional view for explaining a method of manufacturing a light emitting diode according to an embodiment of the present invention.
8 is a cross-sectional view illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.
9 is a graph showing the relationship between the depth and the width of the wet etching with respect to the etching time.
10 is a schematic cross-sectional view illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.
11 is a graph showing a measurement result of an optical spectrum immediately above a light emitting diode.
12 is a graph showing the measurement result of the directivity of emitted light.
13 is a cross-sectional view of a conventional light emitting diode.
이하, 본 발명을 적용한 발광 다이오드 및 그 제조 방법에 대해, 첨부 도면을 참조하여 상세하게 설명한다. 또한, 이하의 설명에서 사용하는 도면은, 특징을 이해하기 쉽게 하기 위하여 편의상 특징이 되는 부분을 확대하여 도시하는 경우가 있어, 각 구성 요소의 치수 비율 등은 실제와 동일하다고는 할 수 없다. 또한, 이하의 설명에 있어서 예시되는 재료, 치수 등은 일례이며, 본 발명은 그들에 한정되는 것이 아니라, 그 요지를 변경하지 않는 범위에서 적절히 변경하여 실시하는 것이 가능하다. 또한, 본 발명의 효과를 손상시키지 않는 범위에서 이하에 기재하지 않은 층을 구비해도 좋다.Hereinafter, a light emitting diode to which the present invention is applied and a method of manufacturing the same will be described in detail with reference to the accompanying drawings. The drawings used in the following description may be enlarged and illustrated as a part for convenience in order to facilitate understanding of the characteristics, and the dimensional ratios and the like of the respective components are not necessarily the same as actual ones. In addition, the materials and dimensions exemplified in the following description are merely examples, and the present invention is not limited to them, but can be appropriately changed without departing from the gist of the present invention. Further, a layer not described below may be provided within a range not to impair the effect of the present invention.
〔발광 다이오드(제1 실시 형태)〕[Light Emitting Diode (First Embodiment)]
도 1에, 본 발명을 적용한 발광 다이오드의 일례인 공진기형 발광 다이오드의 단면 모식도이다. 도 2는, 도 1에 도시한 발광 다이오드를 포함하는 웨이퍼 기판 위에 형성된 발광 다이오드의 사시도이다.1 is a cross-sectional schematic diagram of a resonator type light emitting diode which is an example of a light emitting diode to which the present invention is applied. 2 is a perspective view of a light emitting diode formed on a wafer substrate including the light emitting diode shown in Fig.
이하에, 도 1 및 도 2를 참조하여, 본 발명을 적용한 일 실시 형태의 발광 다이오드에 대하여 상세하게 설명한다.Hereinafter, a light emitting diode of an embodiment to which the present invention is applied will be described in detail with reference to Figs. 1 and 2. Fig.
도 1에 도시하는 발광 다이오드(100)는, 기판(1) 위에 반사층(2)과 활성층(3)을 포함하는 화합물 반도체층을 구비한 발광 다이오드이며, 상면(6a) 및 측면(6b)을 갖는 지지 구조부(6)와, 상기 지지 구조부(6) 위에 배치하고, 경사 측면(7a) 및 정상면(7b)을 갖는 메사형 구조부(7)로 이루어지고, 지지 구조부(6)는, 적어도 반사층(2)의 일부를 포함하는 것이며, 그 측면(6b)이, 습식 에칭에 의해 형성되고, 상면(6a)으로부터 기판(1)측으로 적어도 반사층(2)을 초과하는 위치까지 연장되는 경사부(6ba)를 포함하고, 상기 경사부(6ba)를 포함하는 수평 방향의 단면적이 상면(6a)을 향하여 연속적으로 작게 형성되어 이루어지고, 메사형 구조부(7)는, 적어도 활성층(3)의 일부를 포함하는 것이며, 그 경사 측면(7a)이 습식 에칭에 의해 형성되어 이루어짐과 함께, 수평 방향의 단면적이 정상면(7b)을 향하여 연속적으로 작게 형성되어 이루어지고, 지지 구조부(6) 및 메사형 구조부(7)는 각각, 적어도 일부는 보호막(8), 전극막(9)에 의해 순서대로 덮여 이루어지고, 보호막(8)은 상면(6a)의 적어도 일부와, 측면(6b) 중 적어도 경사부(6ba)와, 경사 측면(7a)과, 정상면(7b)의 주연 영역(7ba)을 적어도 덮음과 함께, 평면에서 볼 때 주연 영역(7ba)의 내측에 화합물 반도체층(콘택트층(5)) 표면의 일부를 노출시키는 통전 창(8b)을 갖고, 전극층(9)은 통전 창(8b)으로부터 노출된 화합물 반도체층의 표면에 직접 접촉함과 함께, 상면(6a) 위에 형성된 보호막(8)의 일부를 적어도 덮고, 메사형 구조부(7)의 정상면(7b) 위에 광 사출 구멍을 갖도록 형성된 연속막이며, 반사층(2)은 DBR 반사층(하부 DBR 반사층)이며, 활성층(3)의 기판(1)과 반대측에 상부 DBR 반사층(4)을 구비하고, 화합물 반도체층은 전극층(9)에 접촉하는 콘택트층(5)을 갖는 것이다.A light emitting diode 100 shown in Fig. 1 is a light emitting diode having a compound semiconductor layer including a reflective layer 2 and an active layer 3 on a substrate 1 and has a top surface 6a and a side surface 6b A supporting structure 6 and a mesa structure 7 arranged on the supporting structure 6 and having an inclined side face 7a and a top face 7b and the supporting structure 6 comprises at least a reflective layer 2 The side face 6b is formed by wet etching and has an inclined portion 6ba extending from the upper face 6a to the substrate 1 side at least to a position exceeding the reflective layer 2 And a cross sectional area in the horizontal direction including the inclined portion 6ba is continuously reduced toward the upper surface 6a and the mesa structure portion 7 includes at least a part of the active layer 3 , Its inclined side surface (7a) is formed by wet etching, and the cross sectional area in the horizontal direction The support structure 6 and the mesa structure 7 are each formed in such a manner that at least a part thereof is covered in order by the protective film 8 and the electrode film 9, The protective film 8 covers at least a part of the upper surface 6a and at least the inclined portion 6ba and the inclined side surface 7a of the side surface 6b and the peripheral region 7ba of the top surface 7b, And a power window 8b for exposing a part of the surface of the compound semiconductor layer (contact layer 5) on the inner side of the peripheral region 7baa as viewed in plan view. The
지지 구조부(6)의 측면(6b)은, 경사부(6ba)(본 실시 형태에서는, 반사층(2)의 측면과 기판(1)의 측면으로 이루어진다)와, 기판의 측면의 일부(6bb)로 이루어진다.The
지지 구조부(6)의 측면(6b)의 경사부(6ba) 위에 보호막을 개재하여 광 누설 방지막(24)을 구비하고 있다.A light
본 실시 형태의 메사형 구조부(7)는, 평면에서 볼 때 직사각형이며, 전극층(9)의 광 사출 구멍(9b)은 평면에서 볼 때 원형이다. 메사형 구조부(7)는 평면에서 볼 때 직사각형에 한정되지 않고, 또한 광 사출 구멍(9b)은 평면에서 볼 때 원형에 한정되지 않는다. 또한, 기판(1)의 하면측에는 이면 전극(10)(도 5 참조)이 형성된다.The
본 발명의 발광 다이오드는, 도 2에 도시한 바와 같이, 웨이퍼 형상의 기판 위에 다수의 발광 다이오드(100)를 제작한 후, 각 발광 다이오드마다 스트리트(21)(점선(22)은 스트리트(21)의 길이 방향의 중심선)를 따라 절단함으로써 제조할 수 있다. 즉, 점선(22)을 따라 스트리트(21)의 부분에 레이저나 블레이드 등을 대는 것에 의해, 각 발광 다이오드마다 절단할 수 있다.2, a plurality of
메사형 구조부(7)는, 상면(6a)에 대하여 상방으로 돌출된 구조이며, 경사 측면(7a)과 정상면(7b)을 외면으로서 갖는다. 도 1에 도시한 예의 경우, 경사 측면(7a)은, 활성층(3)의 전체층, 상부 DBR층(4) 및 콘택트층(5)의 경사 단면 위에 보호막을 개재하여 형성된 전극층(표면 전극층)(9)의 표면으로 이루어지고, 정상면(7b)은, 보호막(8)의 중앙 부분을 덮는 부분(8d)의 표면과, 전극층(9)(부호 9ba, 9bb 및 9d의 부분)의 표면으로 이루어진다.The
본 발명의 메사형 구조부(7)는 그 내부에 적어도 활성층(3)의 일부를 포함하는 것이다.The
도 1에 도시한 예의 경우, 메사형 구조부(7)는 그 내부에, 콘택트층(5)과, 상부 DBR층(4)과, 활성층(3)의 전체층을 포함한다. 메사형 구조부(7)의 내부에는, 활성층(3)의 일부만을 포함해도 좋지만, 활성층(3)의 전체층이 메사형 구조부(7)의 내부에 포함되는 것이 바람직하다. 활성층(3)에서 발광하는 광을 모두 메사형 구조부 내에서 발생시키게 되어, 광 취출 효율이 향상되기 때문이다. 또한, 메사형 구조부(7)의 내부에 하부 DBR층(2)의 일부를 포함해도 좋다.In the case of the example shown in Fig. 1, the
또한, 메사형 구조부(7)는, 그 경사 측면(7a)이 습식 에칭에 의해 형성되어 이루어짐과 함께, 기판(1)측으로부터 정상면(7b)(상방)을 향하여 수평 방향의 단면적이 연속적으로 작게 형성되어 이루어진다. 경사 측면(7a)은 습식 에칭에 의해 형성된 것이므로, 아래로 볼록 형상으로 형성되어 이루어진다. 메사형 구조부(7)의 높이 h는 3 내지 7㎛이며, 평면에서 볼 때 경사 측면(7a)의 폭 w가 0.5 내지 7㎛인 것이 바람직하다. 이 경우, 메사형 구조부(7)의 측면이 수직 혹은 급경사가 아니고, 완만한 경사이기 때문에, 보호막이나 전극용 금속막을 균일한 막 두께로 형성하는 것이 용이하게 되어, 불연속적인 막으로 될 우려가 없고, 그로 인해, 불연속적인 막에 기인한 누설이나 통전 불량이 없어, 안정되고 고휘도의 발광이 제공 가능하게 되기 때문이다. 또한, 높이가 7㎛를 초과할 때까지 습식 에칭을 행하면, 경사 측면이 오버행 형상(역테이퍼 형상)으로 되기 쉬워지므로 바람직하지 않다. 오버행 형상(역테이퍼 형상)에서는 보호막이나 전극막을 균일한 막 두께로 불연속 개소없이 형성하는 것이 수직 측면의 경우보다 더 곤란해진다.The
또한, 본 명세서에 있어서, 높이 h란, 상면(6a) 위의 보호막을 개재하여 형성된 전극막(9)(부호 9c의 부분)의 표면부터, 보호막(8)의 부호 8ba의 부분을 덮는 전극막(9)(부호 9ba의 부분)의 표면까지의 수직 방향의 거리(도 1 참조)를 의미한다. 또한, 폭 w란, 보호막(8)의 부호 8ba의 부분을 덮는 전극막(9)(부호 9ba의 부분)의 에지로부터 그 에지에 연결된 경사 측면의 전극막(9)(부호 9a의 부분)의 최하의 에지까지의 수평 방향의 거리(도 1 참조)를 의미한다.In this specification, the height h refers to the distance from the surface of the electrode film 9 (the portion indicated by
도 3은, 메사형 구조부(7) 근방의 단면의 전자 현미경 사진이다.3 is an electron micrograph of a cross section in the vicinity of the
도 3에 도시한 예의 층 구성은, 콘택트층이 Al0 .3Ga0 .7As로 이루어지고, 그 층 두께가 3㎛인 점 이외는, 후술하는 실시예와 마찬가지의 구성이다.FIG example layer structure shown in 3, the contact layer is made of Al 0 .3 Ga 0 .7 As, the configuration of the layer embodiment similar to those of a thickness is below than the 3㎛ point.
본 발명의 메사형 구조부는 습식 에칭에 의해 형성되어 이루어지므로, 그 정상면측으로부터 기판측으로 갈수록(도면에서 하방으로 갈수록), 메사형 구조부의 수평 단면적(또는, 폭 혹은 직경)의 증대율이 커지도록 형성되어 있다. 이 형상에 의해 메사형 구조부가 건식 에칭이 아니고, 습식 에칭에 의해 형성된 것임을 판별할 수 있다.Since the mesa structure portion of the present invention is formed by wet etching, the increase rate of the horizontal cross-sectional area (or width or diameter) of the mesa structure portion increases from the top surface side toward the substrate side Respectively. By this shape, it can be determined that the mesa structure portion is formed by wet etching instead of dry etching.
도 3에 도시한 예에서는, 높이 h는 7㎛이며, 폭 w는 3.5 내지 4.5㎛이었다.In the example shown in Fig. 3, the height h was 7 占 퐉 and the width w was 3.5 to 4.5 占 퐉.
메사형 구조부(7)는, 평면에서 볼 때 직사각형인 것이 바람직하다. 제조 시의 습식 에칭에 있어서의 이방성의 영향으로 에칭 깊이에 따라 메사 형상이 변화되는 것이 억제되어, 메사형 구조부의 각 면의 면적의 제어가 용이하므로, 고정밀도의 치수 형상이 얻어지기 때문이다.The
발광 다이오드에 있어서의 메사형 구조부(7)의 위치는, 도 1 및 도 2에 도시한 바와 같이 소자의 소형화를 위해서는 발광 다이오드의 장축 방향의 한쪽에 치우쳐 있는 것이 바람직하다. 상면(6a)은 본딩 와이어(도시하지 않음)를 설치하는 데 소용되는 넓이가 필요하기 때문에, 좁히는 데에는 한계가 있고, 메사형 구조부(7)를 다른 한쪽에 치우치게 함으로써, 지지 구조부(6)의 상면(6a)의 범위를 최소화할 수 있어, 소자의 소형화를 도모할 수 있기 때문이다.As shown in Figs. 1 and 2, the position of the
지지 구조부(6)는, 메사형 구조부(7)의 하부에 배치하는 구조이며, 상면(6a) 및 측면(6b)을 외면으로서 갖는다. 그 측면(6b)은, 습식 에칭에 의해 형성되고, 상면(6a)으로부터 기판(1)측으로 적어도 반사층(2)을 초과하는 위치까지 연장되는 경사부(6ba)를 포함한다. 지지 구조부(6)는, 이 경사부(6ba)를 포함하는 수평 방향의 단면적은 상면(6a)(상방)을 향하여 연속적으로 작게 형성되어 이루어지는 것이다. 경사부(6ba)를 제외한 측면을 포함하는 수평 방향의 단면적은 변함없다.The supporting
경사부(6ba)는, 그 높이가 7㎛를 초과할 때까지 습식 에칭을 행하면, 오버행 형상(역테이퍼 형상)으로 되기 쉬워지므로, 7㎛ 이하인 것이 바람직하다.When the wet etching is performed until the height of the inclined portion 6ba exceeds 7 占 퐉, the overhanging shape (reverse tapered shape) tends to be formed. Therefore, the inclined portion 6ba is preferably 7 占 퐉 or less.
경사부(6ba)는 복수의 경사 부분으로 이루어져도 좋다. 이 경우, 각 경사 부분을 포함하는 수평 방향의 단면적은 각각 상면(상방)을 향하여 연속적으로 작고, 상면에 가까운(상방측의) 경사 부분을 포함하는 수평 방향의 단면적일수록 작아지도록, 각 경사 부분을 형성한다. 특히, 메사형 구조부를 형성할 때와 마찬가지로, 경사부(6ba)의 높이가 7㎛를 초과하는 경우에는 하나의 경사 부분을 습식 에칭으로 형성하면, 오버행 형상(역테이퍼 형상)으로 되기 쉬워지므로, 7㎛ 이하의 복수의 경사 부분으로 경사부(6ba)를 형성하는 것이 바람직하다.The inclined portion 6ba may be composed of a plurality of inclined portions. In this case, the cross-sectional areas in the horizontal direction including the inclined portions are continuously small toward the upper surface (upper side), and the cross-sectional areas in the horizontal direction including the inclined portions close to the upper surface . In particular, when the height of the inclined portion 6ba exceeds 7 占 퐉, as in the case of forming the mesa structure portion, if the inclined portion is formed by wet etching, the overhanging shape (reverse tapered shape) It is preferable to form the inclined portion 6ba with a plurality of inclined portions of 7 mu m or less.
또한, 습식 에칭에 의해 경사부를 깊게(높게) 형성하면, 가로 방향으로도 에칭이 진행되므로 메사형 구조부가 작아져 발광 면적이 작아진다는 문제나, 경사부에 있어서 경사의 각도가 수직에 가까운 범위가 길어진다는 문제나, 에칭의 이방성의 영향으로 평면에서 볼 때 세로와 가로의 에칭 속도가 상이하기 때문에 일방향만 더 깊게 형성되어 버린다는 문제도 있으므로, 경사부를 깊게(높게) 형성하는 경우에는 복수단의 경사 부분으로 이루어지는 것이 바람직하다.Further, when the inclined portion is formed deeply (high) by wet etching, the etching progresses also in the lateral direction, so that the mesa structure portion is reduced and the light emitting area is reduced. In addition, There is a problem in that the etching rate of the vertical and the horizontal is different from each other due to the effect of the anisotropy of the etching. Therefore, there is a problem that only one direction is formed deeper. As shown in Fig.
상면(6a)은, 메사형 구조부(7)의 주위에 배치하는 부분이다. 본 발명에서는, 와이어 본딩이, 메사형 구조부(7)가 아니고, 충분한 하중(및 초음파)을 가하는 것이 가능한 전극층의 상면에 위치하는 부분에서 이루어지므로, 접합 강도가 강한 와이어 본딩을 실현할 수 있다.The
상면(6a) 위에는, 보호막(8), 전극층(표면 전극층)(9)이 순서대로 형성되어 있고, 상면(6a) 위의 전극층(9) 위에는 본딩 와이어(도시하지 않음)가 설치된다. 상면(6a)의 보호막(8)의 바로 아래에 배치하는 재료는, 메사형 구조부(7)의 내부의 구성에 의해 정해진다. 도 1에 도시한 예의 경우, 메사형 구조부(7)의 내부는 콘택트층(5)과, 상부 DBR층(4)과, 활성층(3)의 전체층을 포함하고, 활성층(3)의 바로 아래층인 하부 DBR층의 최상면이 상면(6a)의 보호막(8)의 바로 아래에 배치되므로, 상면(6a)의 보호막(8)의 바로 아래에 배치하는 재료는 하부 DBR층의 최상면의 재료이다.A
보호막(8)은, 상면(6a)의 적어도 일부를 덮는 부분(8c)(메사형 구조부(7)를 사이에 두고 반대측의 상면을 덮는 부분(8cc)도 포함한다)과, 측면(6b) 중 적어도 경사부(6ba)를 덮는 부분(8f)과, 경사 측면(7a)을 덮는 부분(8a)과, 정상면(7b)의 주연 영역(7ba)을 덮는 부분(8ba)을 갖고, 평면에서 볼 때 주연 영역(7ba)의 내측에 화합물 반도체층 표면의 일부를 노출시키는 통전 창(8b)을 갖는다.The
본 실시 형태의 통전 창(8b)은, 메사형 구조부(7)의 정상면(7b)에 있어서 콘택트층(5)의 표면 중, 주연 영역(7ba) 아래에 위치하는 부분(8ba)과 중앙 부분을 덮는 부분(8d) 아래에 위치하는 부분 사이의 직경이 상이한 2개의 동심원간의 영역을 노출시킨다.The
보호막(8)이 측면(6b) 중 적어도 경사부(6ba)를 덮는 부분(8f)을 구비하고, 지지 구조부의 반사층의 측면을 피복하고 있으므로, 반사층의 측면이 대기나 수분과 접촉하여 열화되는 것이 방지되어, 고신뢰성 및 장수명화가 도모되고 있다.Since the
보호막(8)의 제1 기능은 발광이 발생하는 영역 및 광을 취출하는 범위를 좁히기 위해, 표면 전극층(9)의 하층에 배치하여 표면 전극층(9)과 이면 전극(10) 사이의 전류가 흐르는 영역을 제한하는 것이다. 즉, 보호막(8)을 형성한 후, 보호막(8)을 포함하는 전체면에 표면 전극층을 형성하고, 그 후, 표면 전극층을 패터닝하지만, 보호막(8)을 형성한 부분에 대해서는 표면 전극층을 제거하지 않아도 이면 전극(10) 사이에 전류가 흐르는 일은 없다. 이면 전극(10)과의 사이에 전류를 흘리고 싶은 곳에 보호막(8)의 통전 창(8b)을 형성한다.The first function of the
따라서, 제1 기능을 갖게 하도록, 메사형 구조부(7)의 정상면(7b)의 일부에 통전 창(8b)을 형성하는 구성이면, 통전 창(8b)의 형상이나 위치는 도 1과 같은 형상이나 위치에 한정되지 않는다.Therefore, if the
보호막(8)의 제2 기능은, 제1 기능과 달리, 필수적인 기능은 아니지만, 도 1에 도시하는 보호막(8)의 경우, 제2 기능으로서, 평면에서 볼 때 표면 전극층(9)의 광 사출 구멍(9a) 내의 콘택트층(5)의 표면에 배치하고, 보호막(8) 너머로 광을 취출할 수 있고, 또한 광을 취출하는 콘택트층(5)의 표면을 보호하는 것이다.The second function of the
또한, 후술하는 제2 실시 형태에서는, 광 사출 구멍 아래에 보호막을 갖지 않고, 보호막을 통하지 않고 광 사출 구멍(9b)으로부터 직접 광을 취출하는 구성이며, 제2 기능을 갖지 않다.In the second embodiment to be described later, the light is taken out directly from the
보호막(8)의 재료로서는 절연층으로서 공지의 것을 사용할 수 있지만, 안정된 절연막의 형성이 용이한 점에서, 실리콘 산화막이 바람직하다.As the material of the
또한, 본 실시 형태에서는, 이 보호막(8(8d)) 너머로 광을 취출하므로, 보호막(8)은 투광성을 가질 필요가 있다.Further, in the present embodiment, since the light is extracted through the protective film 8 (8d), the
또한, 보호막(8)의 막 두께는, 0.3 내지 1㎛가 바람직하다. 0.3㎛ 미만에서는 절연이 충분하지 않기 때문이며, 1㎛를 초과하면 형성하는 데 시간이 지나치게 걸리기 때문이다.The thickness of the
전극층(표면 전극층)(9)은, 통전 창(8b)으로부터 노출된 화합물 반도체층 표면의 적어도 일부를 덮는 부분(통전 창(8b)을 매립하는 부분)(9bb)(이하 적절히 「콘택트 부분」이라고 한다)과, 보호막(8) 중 상면(6a)의 적어도 일부를 덮는 부분(8c)을 덮는 부분(9c)과, 보호막(8) 중 경사 측면(7a)을 덮는 부분(8a)을 덮는 부분(9a)과, 보호막(8) 중 메사형 구조부(7)의 정상면(7b)의 주연 영역(7ba)을 덮는 부분(8ba)의 부분을 덮는 부분(9ba)과, 메사형 구조부(7)의 정상면(7b)에 있어서 보호막(8) 중 정상면(7b)의 중앙 부분을 덮는 부분(8d)의 외주연부를 덮는 부분(9d)으로 이루어진다.The electrode layer (surface electrode layer) 9 has a portion 9bb (hereinafter referred to as " contact portion ", as appropriate) which covers at least part of the surface of the compound semiconductor layer exposed from the current-
전극층(표면 전극층)(9)의 제1 기능은 이면 전극(10)과의 사이에 전류를 흘리는 것이며, 제2 기능은 발광한 광이 사출되는 범위를 제한하는 것이다. 도 1에 도시한 예의 경우, 제1 기능은 콘택트 부분(9bb)이 담당하고, 제2 기능은 중앙 부분을 덮는 부분(8d)의 외주연부를 덮는 부분(9d)이 담당하고 있다.The first function of the electrode layer (surface electrode layer) 9 is to flow a current with the
제2 기능에 대해서는 비투광성의 보호막을 사용함으로써, 그 보호막으로 담당시키는 구성이어도 좋다.And a non-transmitting protective film may be used for the second function, and the protective film may be used as the protective film.
전극층(9)은 상면(6a)의 보호막(8) 전체를 덮고 있어도 좋고, 그 일부를 덮어도 상관없지만, 본딩 와이어를 적절하게 설치하기 위해서는 가능한 한 광범위를 덮고 있는 것이 바람직하다. 비용 저감의 관점에서, 도 2에 도시한 바와 같이 각 발광 다이오드마다 절단할 때의 스트리트(21)에는 전극층을 덮지 않는 것이 바람직하다.The
이 전극층(9)은 메사형 구조부(7)의 정상면(7b)에 있어서 콘택트 부분(9bb)에서만 콘택트층(5)에 접촉하므로, 전극층(9)과 이면 전극(10)은, 콘택트부(9bb)와 이면 전극(10) 사이에서만 전류가 흐른다. 그로 인해, 발광층(13)에 있어서 평면에서 볼 때 광 사출 구멍(9b)과 겹치는 범위에 전류가 집중되고, 그 범위에 발광이 집중하기 때문에, 효율적으로 광을 취출할 수 있다.This
전극층(9)의 재료로서는 공지의 전극 재료를 사용할 수 있지만, 양호한 오믹 콘택트가 얻어지는 점에서, AuBe/Au가 가장 바람직하다.A known electrode material can be used as the material of the
또한, 전극층(9)의 막 두께는, 0.5 내지 2.0㎛가 바람직하다. 0.5㎛ 미만에서는 균일하고 또한 양호한 오믹 콘택트를 얻는 것이 곤란한 데다가, 본딩 시의 강도, 두께가 불충분하기 때문이며, 2.0㎛를 초과하면 비용이 많이 들기 때문이다.The thickness of the
광 누설 방지막(24)은, 활성층에서 발광한 광이 지지 구조부(6)의 측면(6b)의 경사부(6ba) 위의 보호막(8f)을 투과하여 소자 밖으로 누설되는 것을 방지한다.The light
도 1에 도시한 광 누설 방지막(24)은, 경사부(6ba) 위(보호막(8f)을 개재하여) 및 상면(6a)의 전극막(9c) 위의 일부에만 구비되어 있지만, 또한 지지 구조부(6)의 상면(6a)의 다른 부분이나 메사형 구조부(7) 위에 형성되어도 좋다.The light
광 누설 방지막(24)의 재료로서는 공지의 반사 재료를 사용할 수 있지만, 전극층(9)과 동시에 형성 가능한 점에서, AuBe/Au가 바람직하다.A known reflective material can be used as the material of the light
본 실시 형태에 있어서는, 광 사출 구멍(9b) 아래에 보호막(8d(8))이 형성되어 있고, 메사형 구조부(7)의 정상면에 있어서 보호막(8d(8))을 통하여 광 사출 구멍(9b)으로부터 광을 취출하는 구성이다.In this embodiment, a
광 사출 구멍(9b)의 형상은, 평면에서 볼 때 원형 또는 타원인 것이 바람직하다. 직사각형 등의 각을 갖는 구조에 비하여 균일한 콘택트 영역을 형성하기 쉬워, 코너부에서의 전류 집중 등의 발생을 억제할 수 있다. 또한, 수광측에서의 파이버 등에 대한 결합에 적합하기 때문이다.The shape of the
광 사출 구멍(9b)의 직경은, 50 내지 150㎛인 것이 바람직하다. 50㎛ 미만에서는 사출부에서의 전류 밀도가 높아져, 저전류에서 출력이 포화되어 버리는 한편, 150㎛를 초과하면 사출부 전체로의 전류 확산이 곤란하기 때문에, 주입 전류에 대한 발광 효율이 저하되기 때문이다.The diameter of the
기판(1)으로서는, 예를 들어 GaAs 기판을 사용할 수 있다.As the
GaAs 기판을 사용하는 경우는, 공지의 제법으로 제작된 시판품의 단결정 기판을 사용할 수 있다. GaAs 기판의 에피택셜 성장시키는 표면은, 평활한 것이 바람직하다. GaAs 기판의 표면의 면 방위는, 에피택셜 성장하기 쉬워, 양산되어 있는 (100)면 및 (100)으로부터, ±20° 이내로 오프한 기판이, 품질의 안정성 면에서 바람직하다. 또한, GaAs 기판의 면 방위의 범위가 (100) 방향으로부터 (0-1-1) 방향으로 15° 오프 ±5°인 것이 보다 바람직하다.When a GaAs substrate is used, a commercially available single crystal substrate manufactured by a known manufacturing method can be used. The epitaxially grown surface of the GaAs substrate is preferably smooth. The plane orientation of the surface of the GaAs substrate is easy to grow epitaxially, and a substrate which is off within ± 20 ° from (100) plane and (100) which are mass-produced is preferable in terms of quality stability. Further, it is more preferable that the range of the plane orientation of the GaAs substrate is 15 degrees off ± 5 degrees from the (100) direction to the (0-1-1) direction.
GaAs 기판의 전위 밀도는, 하부 DBR층(2), 활성층(3) 및 상부 DBR층(4)의 결정성을 좋게 하기 위하여 낮은 편이 바람직하다. 구체적으로는, 예를 들어 10,000개 ㎝-2 이하, 바람직하게는 1,000개 ㎝-2 이하인 것이 적합하다.The dislocation density of the GaAs substrate is preferably low in order to improve the crystallinity of the
GaAs 기판은, n형이어도 좋고, p형이어도 좋다. GaAs 기판의 캐리어 농도는, 원하는 전기 전도도와 소자 구조로부터 적절히 선택할 수 있다. 예를 들어, GaAs 기판이 Si 도프의 n형인 경우에는, 캐리어 농도가 1×1017 내지 5×1018㎝-3의 범위인 것이 바람직하다. 이에 대해, GaAs 기판이 Zn을 도프한 p형인 경우에는, 캐리어 농도 2×1018 내지 5×1019㎝-3의 범위인 것이 바람직하다.The GaAs substrate may be n-type or p-type. The carrier concentration of the GaAs substrate can be appropriately selected from the desired electric conductivity and device structure. For example, when the GaAs substrate is Si-doped n-type, it is preferable that the carrier concentration is in the range of 1 × 10 17 to 5 × 10 18 cm -3 . In contrast, when the GaAs substrate is a p-type doped with Zn, the carrier concentration is preferably in the range of 2 x 10 18 to 5 x 10 19 cm -3 .
GaAs 기판의 두께는, 기판의 크기에 따라 적절한 범위가 있다. GaAs 기판의 두께가 적절한 범위보다도 얇으면, 화합물 반도체층의 제조 프로세스 중에 깨져 버릴 우려가 있다. 한편, GaAs 기판의 두께가 적절한 범위보다도 두꺼우면 재료 비용이 증가하게 된다. 이로 인해, GaAs 기판의 기판 크기가 큰 경우, 예를 들어 직경이 75mm인 경우에는, 핸들링 시의 깨짐을 방지하기 위하여 250 내지 500㎛의 두께가 바람직하다. 마찬가지로, 직경이 50mm인 경우에는, 200 내지 400㎛의 두께가 바람직하고, 직경이 100mm인 경우에는, 350 내지 600㎛의 두께가 바람직하다.The thickness of the GaAs substrate has an appropriate range depending on the size of the substrate. If the thickness of the GaAs substrate is thinner than an appropriate range, the compound semiconductor layer may be broken during the manufacturing process. On the other hand, if the thickness of the GaAs substrate is larger than an appropriate range, the material cost increases. For this reason, when the substrate size of the GaAs substrate is large, for example, when the diameter is 75 mm, a thickness of 250 to 500 탆 is preferable in order to prevent cracking during handling. Similarly, when the diameter is 50 mm, the thickness is preferably 200 to 400 탆, and when the diameter is 100 mm, the thickness is preferably 350 to 600 탆.
이와 같이, GaAs 기판의 기판 크기에 따라 기판의 두께를 두껍게 함으로써, 활성층(3)에 기인하는 화합물 반도체층의 휨을 저감시킬 수 있다. 이에 의해, 에피택셜 성장 중의 온도 분포가 균일해지기 때문에, 활성층(3)의 면 내의 파장 분포를 작게 할 수 있다. 또한, GaAs 기판의 형상은, 특별히 원형에 한정되지 않고, 직사각형 등이어도 문제없다.As described above, by increasing the thickness of the substrate in accordance with the substrate size of the GaAs substrate, the warp of the compound semiconductor layer attributed to the
반사층(하부 DBR층(2) 및 화합물 반도체층(활성층(3), 상부 DBR층(4), 콘택트층(5))의 구조에는, 공지의 기능층을 적시에 추가할 수 있다. 예를 들어, 소자 구동 전류를 발광부의 전반에 평면적으로 확산시키기 위한 전류 확산층, 반대로 소자 구동 전류가 통류하는 영역을 제한하기 위한 전류 저지층이나 전류 협착층 등 공지의 층 구조를 설치할 수 있다.A well-known functional layer can be timely added to the structure of the reflective layer (the
기판(1) 위에 형성되는 반사층(하부 DBR층) 및 화합물 반도체층은, 하부 DBR층(2), 활성층(3) 및 상부 DBR층(4)이 순차 적층되어 구성되어 있다.The reflective layer (lower DBR layer) and the compound semiconductor layer formed on the
DBR(Distributed Bragg Reflector)층은, λ/(4n)의 막 두께로(λ: 반사해야 할 광의 진공 중에서의 파장, n: 층 재료의 굴절률), 굴절률이 상이한 2종류의 층을 교대로 적층한 다층막으로 이루어지는 것이다. 반사율은 2종류의 굴절률의 차가 크면, 비교적 적은 층수의 다층막에서 고반사율이 얻어진다. 통상의 반사막과 같이 어느 한 면에서 반사되는 것이 아니라, 다층막의 전체로서 광의 간섭 현상에 기초하여 반사가 일어나는 것이 특징이다.A DBR (Distributed Bragg Reflector) layer is formed by alternately laminating two types of layers having different film thicknesses of? / (4n) (?: Wavelength of light to be reflected in vacuum, n: refractive index of layer material) Layer film. As for the reflectance, if the difference in refractive index between the two kinds is large, a high reflectance is obtained in a multilayer film having a relatively small number of layers. It is characterized not to be reflected on any one surface like a normal reflective film but to reflect on the basis of the light interference phenomenon as a whole of the multilayer film.
DBR층의 재료는 발광 파장에 대하여 투명한 것이 바람직하고, 또한 DBR층을 구성하는 2종류 재료의 굴절률의 차가 커지는 조합으로 되도록 선택되는 것이 바람직하다.The material of the DBR layer is preferably transparent to the light emission wavelength, and it is preferable that the material is selected so that the difference in the refractive index of the two kinds of materials constituting the DBR layer becomes large.
하부 DBR층(2)은, 굴절률이 상이한 2종류의 층이 교대로 10 내지 50쌍 적층되어 이루어지는 것이 바람직하다. 10쌍 이하인 경우는 반사율이 지나치게 낮기 때문에 출력의 증대에 기여하지 않고, 50쌍 이상으로 해도 추가 반사율의 증대는 작기 때문이다.It is preferable that the
하부 DBR층(2)을 구성하는 굴절률이 상이한 2종류의 층은, 조성이 상이한 2종류의 (AlXhGa1 - Xh)Y3In1 -Y3P(0<Xh≤1, Y3=0.5), (AlXlGa1 - Xl)Y3In1 - Y3P;0≤Xl<1, Y3=0.5)의 쌍이며, 양자의 Al의 조성차 ΔX=xh-xl이 0.5보다 크거나 또는 동등해지는 조합이나, 또는 GaInP와 AlInP의 조합이나, 또는 조성이 상이한 2종류의 AlxlGa1 -xlAs(0.1≤xl≤1), AlxhGa1 - xhAs(0.1≤xh≤1)의 쌍이며, 양자의 조성차 ΔX=xh-xl이 0.5보다 크거나 동등해지는 조합 중 어느 하나로부터 선택되는 것이 효율적으로 높은 반사율이 얻어지는 점에서 바람직하다.The lower layers of different two kinds of refractive index constituting the DBR layer (2), two kinds of different compositions (Al Xh Ga 1 - Xh) Y3 In 1 -Y3 P (0 <Xh≤1, Y3 = 0.5), (Al Ga 1 Xl - Xl) in 1 Y3 - Y3 P; a pair of 0≤Xl <1, Y3 = 0.5) , of both the Al composition difference ΔX = xh-xl combination becomes greater than or equal to than 0.5 and , or a different combination of two or, or a composition of GaInP and AlInP kind of Al xl Ga 1 -xl as (0.1≤xl≤1 ), Al xh Ga 1 - a pair of xh as (0.1≤xh≤1), both Is selected from any one of the combinations in which the composition difference? X = xh-xl is greater than or equal to 0.5 is preferable in that a high reflectance can be efficiently obtained.
조성이 상이한 AlGaInP의 조합은, 결정 결함이 발생하기 쉬운 As를 포함하지 않으므로 바람직하고, GaInP와 AlInP는 그 중에서 굴절률차를 가장 크게 취할 수 있으므로, 반사층의 수를 적게 할 수 있고, 조성의 전환도 단순하므로 바람직하다. 또한, AlGaAs는, 큰 굴절률차를 취하기 쉽다는 이점이 있다.The combination of AlGaInP having different compositions is preferable because it does not contain As, which is likely to cause crystal defects. GaInP and AlInP can take the largest refractive index difference among them, so that the number of reflection layers can be reduced, It is preferable since it is simple. Further, AlGaAs has an advantage that it is easy to take a large refractive index difference.
상부 DBR층(4)도, 하부 DBR층(2)과 마찬가지의 층 구조를 사용할 수 있지만, 상부 DBR층(4)을 투과시켜 광을 사출할 필요가 있으므로, 하부 DBR층(2)보다도 반사율이 낮아지도록 구성한다. 구체적으로는, 하부 DBR층(2)과 동일한 재료로 이루어지는 경우, 하부 DBR층(2)보다도 층수가 적어지도록, 굴절률이 상이한 2종류의 층이 교대로 3 내지 10쌍 적층되어 이루어지는 것이 바람직하다. 2쌍 이하인 경우는 반사율이 지나치게 낮기 때문에 출력의 증대에 기여하지 않고, 11쌍 이상으로 하면 상부 DBR층(4)을 투과하는 광량이 지나치게 저하되기 때문이다.Since the
본 발명의 발광 다이오드는, 활성층(3)을 저반사율의 상부 DBR층(4)과 고반사율의 하부 DBR층(2) 사이에 두고, 활성층(3)에서 발광한 광이 상부 DBR층(4)과 하부 DBR층(2) 사이에서 공진하여 정재파의 배를 발광층에 위치시키는 구성을 취함으로써, 레이저 발진시키지 않고, 종래의 발광 다이오드보다도 지향성이 높아, 고효율의 발광 다이오드로 되어 있다.The light emitting diode of the present invention is characterized in that the
도 4에 도시한 바와 같이, 활성층(3)은, 하부 클래드층(11), 하부 가이드층(12), 발광층(13), 상부 가이드층(14), 상부 클래드층(15)이 순차 적층되어 구성되어 있다. 즉, 활성층(3)은, 방사 재결합을 초래하는 캐리어(담체; carrier) 및 발광을 발광층(13)에 「가두기」 때문에, 발광층(13)의 하측 및 상측에 대치하여 배치한 하부 클래드층(11), 하부 가이드층(12) 및 상부 가이드층(14), 상부 클래드층(15)을 포함하는, 소위 더블 헤테로(영문 약칭: DH) 구조로 하는 것이 고강도의 발광을 얻는 데 있어서 바람직하다.4, the
도 4에 도시한 바와 같이, 발광층(13)은, 발광 다이오드(LED)의 발광 파장을 제어하기 위해, 양자 웰 구조를 구성할 수 있다. 즉, 발광층(13)은, 배리어층(장벽층이라고도 한다)(18)을 양단부에 갖는 웰층(17)과 배리어층(18)의 다층 구조(적층 구조)로 할 수 있다.As shown in Fig. 4, the
발광층(13)의 층 두께는, 0.02 내지 2㎛의 범위인 것이 바람직하다. 발광층(13)의 전도형은 특별히 한정되는 것은 아니고, 언도프, p형 및 n형 모두 선택할 수 있다. 발광 효율을 높이기 위해서는, 결정성이 양호한 언도프 또는 3×1017㎝-3 미만의 캐리어 농도로 하는 것이 바람직하다.The layer thickness of the
웰층(17)의 재료로서는 공지의 웰층 재료를 사용할 수 있다. 예를 들어, AlGaAs, InGaAs, AlGaInP를 사용할 수 있다.As the material of the
웰층(17)의 층 두께는, 3 내지 30nm의 범위가 적합하다. 보다 바람직하게는, 3 내지 10nm의 범위이다.The layer thickness of the
배리어층(18)의 재료로서는, 웰층(17)의 재료에 대하여 적합한 재료를 선택하는 것이 바람직하다. 배리어층(18)에서의 흡수를 방지하여 발광 효율을 높이기 위해, 웰층(17)보다도 밴드 갭이 커지는 조성으로 하는 것이 바람직하다.As the material of the
예를 들어, 웰층(17)의 재료로서 AlGaAs 또는 InGaAs를 사용한 경우에는 배리어층(18)의 재료로서 AlGaAs나 AlGaInP가 바람직하다. 배리어층(18)의 재료로서 AlGaInP를 사용한 경우, 결함을 만들기 쉬운 As를 포함하지 않으므로 결정성이 높아, 고출력에 기여한다.For example, when AlGaAs or InGaAs is used as the material of the
웰층(17)의 재료로서 (AlX1Ga1 - X1)Y1In1 -Y1P(0≤X1≤1, 0<Y1≤1)을 사용한 경우, 배리어층(18)의 재료로서 보다 Al 조성이 높거나 (AlX4Ga1 - X4)Y1In1 -Y1P(0≤X4≤1, 0<Y1≤1, X1<X4) 또는 웰층(AlX1Ga1 - X1)Y1In1-Y1P(0≤X1≤1, 0<Y1≤1)보다 밴드 갭 에너지가 커지는 AlGaAs를 사용할 수 있다.As a material for the well layer (17) when using the (Al X1 Ga 1 X1) Y1 In 1 -Y1 P (0≤X1≤1, 0 <Y1≤1), Al composition than a material of the
배리어층(18)의 층 두께는, 웰층(17)의 층 두께와 동등하거나 또는 웰층(17)의 층 두께보다 두꺼운 것이 바람직하다. 터널 효과가 발생하는 층 두께 범위에서 충분히 두껍게 함으로써, 터널 효과에 의한 웰 층간으로의 확대가 억제되어 캐리어의 가두기 효과가 증대하여, 전자와 정공의 발광 재결합 확률이 커져, 발광 출력의 향상을 도모할 수 있다.The layer thickness of the
웰층(17)과 배리어층(18)의 다층 구조에 있어서, 웰층(17)과 배리어층(18)을 교대로 적층하는 쌍의 수는 특별히 한정되는 것은 아니지만, 2쌍 이상 40쌍 이하인 것이 바람직하다. 즉, 활성층(11)에는, 웰층(17)이 2 내지 40층 포함되어 있는 것이 바람직하다. 여기서, 활성층(11)의 발광 효율이 적합한 범위로서는, 웰층(17)이 5층 이상인 것이 바람직하다. 한편, 웰층(17) 및 배리어층(18)은, 캐리어 농도가 낮기 때문에, 많은 쌍으로 하면 순방향 전압(VF)이 증대해 버린다. 이로 인해, 40쌍 이하인 것이 바람직하고, 20쌍 이하인 것이 보다 바람직하다.The number of pairs for alternately stacking the
하부 가이드층(12) 및 상부 가이드층(14)은, 도 4에 도시한 바와 같이 발광층(13)의 하면 및 상면에 각각 형성되어 있다. 구체적으로는, 발광층(13)의 하면에 하부 가이드층(12)이 형성되고, 발광층(13)의 상면에 상부 가이드층(14)이 형성되어 있다.The
하부 가이드층(12) 및 상부 가이드층(14)의 재료로서는, 공지의 화합물 반도체 재료를 사용할 수 있고, 발광층(13)의 재료에 대하여 적합한 재료를 선택하는 것이 바람직하다. 예를 들어, AlGaAs, AlGaInP를 사용할 수 있다.As the material of the
예를 들어, 웰층(17)의 재료로서 AlGaAs 또는 InGaAs를 사용하고, 배리어층(18)의 재료로서 AlGaAs 또는 AlGaInP를 사용한 경우, 하부 가이드층(12) 및 상부 가이드층(14)의 재료로서는 AlGaAs 또는 AlGaInP가 바람직하다. 하부 가이드층(12) 및 상부 가이드층(14)의 재료로서 AlGaInP를 사용한 경우, 결함을 만들기 쉬운 As를 포함하지 않으므로 결정성이 높아, 고출력에 기여한다. 웰층(17)의 재료로서 (AlX1Ga1 - X1)Y1In1 -Y1P(0≤X1≤1, 0<Y1≤1)을 사용한 경우, 가이드층(14)의 재료로서보다 Al 조성이 높거나 (AlX4Ga1 - X4)Y1In1 -Y1P(0≤X4≤1, 0<Y1≤1, X1<X4) 또는 웰층(AlX1Ga1 - X1)Y1In1-Y1P(0≤X1≤1, 0<Y1≤1)보다 밴드 갭 에너지가 커지는 AlGaAs를 사용할 수 있다.For example, when AlGaAs or InGaAs is used as the material of the
하부 가이드층(12) 및 상부 가이드층(14)은, 각각, 하부 클래드층(11) 및 상부 클래드층(15)과 활성층(11)의 결함의 전파를 저감시키기 위하여 형성되어 있다. 이로 인해, 하부 가이드층(12) 및 상부 가이드층(14)의 층 두께는 10nm 이상이 바람직하고, 20nm 내지 100nm가 보다 바람직하다.The
하부 가이드층(12) 및 상부 가이드층(14)의 전도형은 특별히 한정되는 것은 아니며, 언도프, p형 및 n형 모두 선택할 수 있다. 발광 효율을 높이기 위해서는, 결정성이 양호한 언도프 또는 3×1017㎝-3 미만의 캐리어 농도로 하는 것이 바람직하다.The conduction type of the
하부 클래드층(11) 및 상부 클래드층(15)은, 도 4에 도시한 바와 같이 하부 가이드층(12)의 하면 및 상부 가이드층(14) 상면에 각각 형성되어 있다.The lower
하부 클래드층(11) 및 상부 클래드층(15)의 재료로서는, 공지의 화합물 반도체 재료를 사용할 수 있고, 발광층(13)의 재료에 대하여 적합한 재료를 선택하는 것이 바람직하다. 예를 들어, AlGaAs, AlGaInP를 사용할 수 있다.As the material of the lower
예를 들어, 웰층(17)의 재료로서 AlGaAs 또는 InGaAs를 사용하고, 배리어층(18)의 재료로서 AlGaAs 또는 AlGaInP를 사용한 경우, 하부 클래드층(11) 및 상부 클래드층(15)의 재료로서는 AlGaAs 또는 AlGaInP가 바람직하다. 하부 클래드층(11) 및 상부 클래드층(15)의 재료로서 AlGaInP를 사용한 경우, 결함을 만들기 쉬운 As를 포함하지 않으므로 결정성이 높아, 고출력에 기여한다.For example, when AlGaAs or InGaAs is used as the material of the
웰층(17)의 재료로서 (AlX1Ga1 - X1)Y1In1 -Y1P(0≤X1≤1, 0<Y1≤1)을 사용한 경우, 클래드층(15)의 재료로서 보다 Al 조성이 높거나 (AlX4Ga1 - X4)Y1In1 -Y1P(0≤X4≤1, 0<Y1≤1, X1<X4) 또는 웰층(AlX1Ga1 - X1)Y1In1-Y1P(0≤X1≤1, 0<Y1≤1)보다 밴드 갭 에너지가 커지는 AlGaAs를 사용할 수 있다.As a material for the well layer (17) when using the (Al X1 Ga 1 X1) Y1 In 1 -Y1 P (0≤X1≤1, 0 <Y1≤1), than the Al composition as the material of the
하부 클래드층(11)과 상부 클래드층(15)은, 극성이 상이하도록 구성되어 있다.The lower
또한, 하부 클래드층(11) 및 상부 클래드층(15)의 캐리어 농도 및 두께는, 공지의 적합한 범위를 사용할 수 있고, 활성층(11)의 발광 효율이 높아지도록 조건을 최적화하는 것이 바람직하다. 또한, 하부 및 상부 클래드층은 형성하지 않아도 좋다.The carrier concentration and the thickness of the
또한, 하부 클래드층(11) 및 상부 클래드층(15)의 조성을 제어함으로써, 화합물 반도체층(20)의 휨을 저감시킬 수 있다.Further, by controlling the composition of the lower
콘택트층(5)은, 전극과의 접촉 저항을 저하시키기 위하여 형성되어 있다. 콘택트층(5)의 재료는, 발광층(13)보다 밴드 갭이 큰 재료인 것이 바람직하다. 또한, 콘택트층(5)의 캐리어 농도의 하한값은, 전극과의 접촉 저항을 저하시키기 위하여 5×1017㎝-3 이상인 것이 바람직하고, 1×1018㎝-3 이상이 보다 바람직하다. 캐리어 농도의 상한값은, 결정성의 저하가 일어나기 쉬워지는 2×1019㎝-3 이하가 바람직하다. 콘택트층(5)의 두께는, 0.05㎛ 이상이 바람직하다. 콘택트층(5)의 두께의 상한값은 특별히 한정되지 않지만, 에피택셜 성장에 관한 비용을 적정 범위로 하기 위해, 10㎛ 이하로 하는 것이 바람직하다.The
본 발명의 발광 다이오드는, 램프, 백라이트, 휴대 전화, 디스플레이, 각종 패널류, 컴퓨터, 게임기, 조명 등의 전자 기기나, 그들의 전자 기기를 내장한 자동차 등의 기계 장치 등에 내장할 수 있다.The light emitting diode of the present invention can be incorporated in electronic devices such as lamps, backlights, cellular phones, displays, various kinds of panels, computers, game machines, lighting, and mechanical devices such as automobiles with their electronic devices incorporated therein.
〔발광 다이오드(제2 실시 형태)〕 [Light Emitting Diode (Second Embodiment)]
도 5에, 본 발명을 적용한 발광 다이오드의 일례인 공진기형 발광 다이오드의 다른 예를 나타낸 단면 모식도를 도시한다.Fig. 5 is a schematic cross-sectional view showing another example of a resonator type light emitting diode which is an example of a light emitting diode to which the present invention is applied.
제1 실시 형태에 있어서는, 광 사출 구멍 아래에 보호막이 형성되어 있고, 메사형 구조부의 정상면에 있어서 보호막을 통하여 광 사출 구멍으로부터 광을 취출하는 구성이었지만, 제2 실시 형태는, 광 사출 구멍 아래에 보호막을 갖지 않고, 보호막을 통하지 않고 광 사출 구멍(9b)으로부터 직접 광을 취출하는 구성이다.In the first embodiment, a protective film is formed below the light emission hole, and light is extracted from the light emission hole through the protective film on the top surface of the mesa structure. However, in the second embodiment, And the light is extracted directly from the
즉, 제2 실시 형태에 관한 공진기형 발광 다이오드(200)에서는, 보호막(28)은, 상면(6a)의 적어도 일부(28c)와, 측면(6b) 중 적어도 경사부(6ba)와, 경사 측면(7a)과, 정상면(7b)의 주연 영역(7ba)을 적어도 덮음과 함께, 평면에서 볼 때 주연 영역(7ba)의 내측에 상기 화합물 반도체층(콘택트층(5)) 표면의 일부를 노출시키는 통전 창(28b)을 갖고, 전극층(29)은, 통전 창(28b)으로부터 노출된 화합물 반도체층의 표면의 적어도 일부와 상기 상면(6a)의 일부를 적어도 덮음과 함께, 메사형 구조부(7)의 정상면에 있어서 통전 창(28b)으로부터 노출되는 화합물 반도체층(콘택트층(5))의 표면의 일부만을 덮고 화합물 반도체층(콘택트층(5))의 표면의 다른 부분(5a)을 노출시키는 광 사출 구멍(29b)을 갖도록, 보호막(28) 위에 형성된 연속막이다.That is, in the resonator-type
도 5에 도시한 바와 같이, 제2 실시 형태의 보호막(28)은, 상면(6a)의 적어도 일부를 덮는 부분(28c)(메사형 구조부(7)를 사이에 두고 반대측의 상면을 덮는 부분(28cc)도 포함한다)과, 측면(6b) 중 적어도 경사부(6ba)를 덮는 부분(28f)과, 경사 측면(7a)을 덮는 부분(28a)과, 정상면(7b)의 주연 영역(7ba)을 덮는 부분(28ba)을 갖고, 평면에서 볼 때 주연 영역(7ba)의 내측에 화합물 반도체층(콘택트층(5))의 표면의 일부를 노출시키는 통전 창(28b)을 갖는다. 즉, 통전 창(28b)은 메사형 구조부(7)의 정상면(7b)에 있어서 화합물 반도체층(콘택트층(5))의 표면 중, 주연 영역(7ba) 아래에 위치하는 부분 이외를 노출시킨다. 보호막(28) 위에 전극층(표면 전극층)(29)이 형성되어 있으나, 이 전극층(29)과 이면 전극(10) 사이에 있어서 전류를 흘리지 않는 부분에 보호막(28)이 형성되어 있다.5, the
보호막(28)이 측면(6b) 중 적어도 경사부(6ba)를 덮는 부분(28f)을 구비하고, 지지 구조부의 반사층의 측면을 피복하고 있으므로, 반사층의 측면이 대기나 수분과 접촉하여 열화되는 것이 방지되어, 고신뢰성 및 장수명화가 도모되고 있다.Since the
또한, 도 5에 도시한 바와 같이, 제2 실시 형태의 전극층(표면 전극층)(29)은, 보호막(28) 중 경사 측면(7a)을 덮는 부분(28a)을 덮는 부분(29a)과, 보호막(28) 중 상면(6a)의 적어도 일부를 덮는 부분(28c)을 덮는 부분(29c)과, 보호막(28) 중 메사형 구조부(7)의 정상면(7b)의 주연 영역(7ba)을 덮는 부분(28ba)의 부분을 덮는 부분(29ba)과, 메사형 구조부(7)의 정상면(7b)에 있어서 보호막(28) 중 부호 28ba의 부분을 초과하여 광 사출 구멍(29b)을 개구하도록 화합물 반도체층(콘택트층(5))을 덮는 부분(29bb)으로 이루어진다.5, the electrode layer (surface electrode layer) 29 of the second embodiment has a
제2 실시 형태의 전극층(표면 전극층)(29)에서는, 부분(29bb)이 상기의 제1 기능 및 제2 기능의 양쪽을 담당하고 있다.In the electrode layer (surface electrode layer) 29 of the second embodiment, the portion 29bb is responsible for both the first function and the second function.
〔발광 다이오드(제3 실시 형태)〕[Light Emitting Diode (Third Embodiment)]
본 발명을 적용한 제3 실시 형태의 발광 다이오드는, 제1 실시 형태의 발광 다이오드와 비교하면, 상부 DBR 반사층이 없고, 그 대신에 전류 확산층을 구비한 점이 상이하다.The light emitting diode of the third embodiment to which the present invention is applied differs from the light emitting diode of the first embodiment in that there is no upper DBR reflection layer and a current diffusion layer is provided instead.
도 6에, 제3 실시 형태에 관한 발광 다이오드(300)의 일례의 단면 모식도를 도시한다.6 is a schematic cross-sectional view of an example of the
도 6에 도시한 바와 같이, 발광 다이오드(300)는, 활성층(3) 위에 전류 확산층(40)을 구비한 구성이다.As shown in FIG. 6, the
본 실시 형태에서는, 전류 확산층(40)의 재료로서는 예를 들어, AlGaAs 등을 사용할 수 있다.In the present embodiment, as the material of the
전류 확산층(40)의 두께로서는, 0.1㎛ 이상 10㎛ 이하인 것이 바람직하다. 0.1㎛ 미만에서는 전류 확산 효과가 불충분하기 때문이며, 10㎛를 초과하면 효과에 대하여 에피택셜 성장에 관한 비용이 지나치게 크기 때문이다.The thickness of the
도 6에 도시한 바와 같이, 활성층에서 발광한 광이 메사형 구조부(7)의 측면으로부터 소자 밖으로 누설되는 것을 방지하는 광 누설 방지막(16)을 구비해도 좋다. 이 광 누설 방지막(16)은 본 발명의 다른 실시 형태에 있어서도 구비할 수 있다.As shown in Fig. 6, a light
광 누설 방지막(16)의 재료로서는 공지의 반사 재료를 사용할 수 있다. 전극층(9)과 동일한 AuBe/Au이어도 좋다.As the material of the light
〔발광 다이오드의 제조 방법(제1 실시 형태)〕[Method of Manufacturing Light Emitting Diode (First Embodiment)]
이어서, 본 발명의 발광 다이오드의 제조 방법의 일 실시 형태로서, 제1 실시 형태의 발광 다이오드(공진기형 발광 다이오드)의 제조 방법을 설명한다.Next, a method of manufacturing the light emitting diode (resonator type light emitting diode) of the first embodiment will be described as an embodiment of the method of manufacturing the light emitting diode of the present invention.
도 7은, 발광 다이오드의 제조 방법의 일 공정을 도시하는 단면 모식도이다. 또한, 도 8은, 도 7 이후의 일 공정을 도시하는 단면 모식도이다.7 is a cross-sectional schematic diagram showing a step of a method of manufacturing a light emitting diode. Fig. 8 is a schematic cross-sectional view showing one step after Fig. 7.
(화합물 반도체층의 형성 공정) (Step of forming compound semiconductor layer)
우선, 도 7에 도시하는 화합물 반도체층(20)을 제작한다.First, the
화합물 반도체층(20)은, 기판(1) 위에 하부 DBR층(2)과, 활성층(3)과, 상부 DBR층(4)과, 콘택트층(5)을 순차 적층하여 제작한다.The
기판(1)과 하부 DBR층(2) 사이에, 완충층(버퍼)을 형성해도 좋다. 완충층은, 기판(1)과 활성층(3)의 구성층의 결함의 전파를 저감시키기 위하여 형성되어 있다. 이로 인해, 기판의 품질이나 에피택셜 성장 조건을 선택하면, 완충층은, 반드시 필요한 것은 아니다. 또한, 완충층의 재질은, 에피택셜 성장시키는 기판과 동일한 재질로 하는 것이 바람직하다.A buffer layer (buffer) may be formed between the
완충층에는, 결함의 전파를 저감시키기 위하여 기판과 다른 재질로 이루어지는 다층막을 사용할 수도 있다. 완충층의 두께는 0.1㎛ 이상으로 하는 것이 바람직하고, 0.2㎛ 이상으로 하는 것이 보다 바람직하다.In order to reduce the propagation of defects, a multi-layered film made of a material different from that of the substrate may be used for the buffer layer. The thickness of the buffer layer is preferably 0.1 mu m or more, and more preferably 0.2 mu m or more.
본 실시 형태에서는, 분자선 에피택셜법(MBE)이나 감압 유기 금속 화학 기상 퇴적법(MOCVD법) 등의 공지의 성장 방법을 적용할 수 있다. 그 중에서도, 양산성이 우수한 MOCVD법을 적용하는 것이 가장 바람직하다. 구체적으로는, 화합물 반도체층의 에피택셜 성장에 사용하는 기판(1)은, 성장 전에 세정 공정이나 열처리 등의 전처리를 실시하여, 표면의 오염이나 자연 산화막을 제거하는 것이 바람직하다. 상기 화합물 반도체층을 구성하는 각 층은, 직경 50 내지 150mm의 기판(1)을 MOCVD 장치 내에 세트하고, 동시에 에피택셜 성장시켜 적층할 수 있다. 또한, MOCVD 장치로서는, 자공전형, 고속 회전형 등의 시판되는 대형 장치를 적용할 수 있다.In the present embodiment, a known growth method such as molecular beam epitaxy (MBE) or reduced pressure metalorganic chemical vapor deposition (MOCVD) can be applied. Among them, it is most preferable to apply the MOCVD method having excellent mass productivity. Specifically, the
상기 화합물 반도체층(20)의 각 층을 에피택셜 성장시킬 때, III족 구성 원소의 원료로서는, 예를 들어 트리메틸알루미늄((CH3)3Al), 트리메틸갈륨((CH3)3Ga) 및 트리메틸인듐((CH3)3In)을 사용할 수 있다. 또한, Mg의 도핑 원료로서는, 예를 들어 비스시클로펜타디에닐마그네슘(bis-(C5H5)2Mg) 등을 사용할 수 있다. 또한, Si의 도핑 원료로서는, 예를 들어 디실란(Si2H6) 등을 사용할 수 있다. 또한, V족 구성 원소의 원료로서는, 포스핀(PH3), 아르신(AsH3) 등을 사용할 수 있다.As the material of the group III element, for example, trimethyl aluminum ((CH 3 ) 3 Al), trimethyl gallium ((CH 3 ) 3 Ga), and trimethyl aluminum Trimethyl indium ((CH 3 ) 3 In) can be used. As the doping material for Mg, for example, biscyclopentadienyl magnesium (bis- (C 5 H 5 ) 2 Mg) may be used. As a doping material for Si, for example, disilane (Si 2 H 6 ) or the like can be used. Phosphine (PH 3 ), arsine (AsH 3 ) and the like can be used as a raw material of the group V element.
또한, 각 층의 캐리어 농도 및 층 두께, 온도 조건은, 적절히 선택할 수 있다.The carrier concentration, layer thickness, and temperature condition of each layer can be appropriately selected.
이와 같이 하여 제작한 화합물 반도체층은, 활성층(3)을 가짐에도 불구하고 결정 결함이 적은 양호한 표면 상태가 얻어진다. 또한, 화합물 반도체층(20)은, 소자 구조에 대응하여 연마 등의 표면 가공을 실시해도 된다.The compound semiconductor layer thus fabricated has a good surface state in which crystal defects are small even though the
(이면 전극의 형성 공정) (Step of forming back electrode)
이어서, 도 6에 도시한 바와 같이, 기판(1)의 이면에, 이면 전극(10)을 형성한다.Subsequently, as shown in Fig. 6, the
구체적으로는, 예를 들어 기판이 n형 기판인 경우에는, 증착법에 의해, 예를 들어 Au, AuGe를 순서대로 적층하여 n형 오믹 전극의 이면 전극(10)을 형성한다.Specifically, when the substrate is an n-type substrate, for example, Au and AuGe are sequentially laminated by a vapor deposition method to form the
(메사형 구조부의 형성 공정) (Step of forming mesa structure)
이어서, 화합물 반도체층에 제1 습식 에칭을 행하여, 정상면을 향하여 수평 방향의 단면적이 연속적으로 작게 형성되어 이루어지는 메사형 구조부(보호막 및 전극막을 제외한다)와, 상기 메사형 구조부 주위에 배치하는, 지지 구조부의 상면을 형성한다.Next, a mesa structure portion (except for the protective film and the electrode film) in which the first wet etching is performed on the compound semiconductor layer and the sectional area in the horizontal direction is continuously reduced toward the top surface, Thereby forming the upper surface of the structural part.
구체적으로는, 우선, 도 8에 도시한 바와 같이, 화합물 반도체층의 최상층인 콘택트층 위에 포토레지스트를 퇴적하고, 포토리소그래피에 의해 메사형 구조부 이외에 개구(23a)를 갖는 레지스트 패턴(23)을 형성한다.Specifically, first, as shown in Fig. 8, a photoresist is deposited on the contact layer which is the uppermost layer of the compound semiconductor layer, and a resist
레지스트 패턴에 있어서 메사형 구조부 형성 예정 개소의 크기를, 「메사형 구조부」의 정상면보다 각 변 상하 좌우 10㎛ 정도 크게 형성하는 것이 바람직하다.It is preferable that the size of the mesa structure portion to be formed in the resist pattern is larger than the normal face of the " mesa structure portion "
계속하여, 예를 들어 인산/과산화수소수 혼합액, 암모니아/과산화수소수 혼합액, 브롬메탄올 혼합액, 요오드화칼륨/암모니아의 군으로부터 선택되는 적어도 1종 이상의 에천트를 사용하여 제1 습식 에칭을 행한다.Subsequently, the first wet etching is performed using at least one etchant selected from the group consisting of, for example, a phosphoric acid / hydrogen peroxide mixture, an ammonia / hydrogen peroxide mixture, a bromomethane mixture, and potassium iodide / ammonia.
예를 들어, H3PO4:H2O2:H2O=1 내지 3:4 내지 6:8 내지 10의 인산/과산화수소수 혼합액을 사용하고, 습식 에칭 시간을 30 내지 60초간으로 하여, 메사형 구조부 이외의 부분의 콘택트층과 상부 DBR층과 활성층의 적어도 일부, 또는 콘택트층과 상부 DBR층과 활성층과 하부 DBR층의 적어도 일부를 제거한다.For example, a mixed solution of phosphoric acid / hydrogen peroxide aqueous solution of H 3 PO 4 : H 2 O 2 : H 2 O = 1 to 3: 4 to 6: 8 to 10 is used and the wet etching time is 30 to 60 seconds, At least a part of the contact layer, the upper DBR layer and the active layer, or at least a part of the contact layer, the upper DBR layer, the active layer and the lower DBR layer are removed.
그 후, 레지스트를 제거한다.Thereafter, the resist is removed.
메사형 구조부를 평면에서 볼 때 형상은 레지스트 패턴(23)의 개구(23a)의 형상에 의해 정해진다. 레지스트 패턴(23)에 원하는 평면에서 볼 때 형상에 대응하는 형상의 개구(23a)를 형성한다.When the mesa structure is viewed from the plane, the shape is determined by the shape of the
또한, 에칭의 깊이 즉, 화합물 반도체층 중 어느 층까지 에칭 제거할지는, 에천트의 종류 및 에칭 시간에 의해 정해진다.The depth of the etching, that is, to which layer of the compound semiconductor layer is to be etched away, is determined by the type of etchant and the etching time.
도 9에, H3PO4:H2O2:H2O=2:5:9(100:250:450), 56%(H2O), 액온 30℃ 내지 34℃의 에천트를 사용하여, 후술하는 실시예 1에서 기재한 화합물 반도체층에 대하여 습식 에칭을 행한 경우의 에칭 시간에 대한 깊이 및 폭의 관계를 나타낸다. 표 1에 그 조건 및 결과를 수치로 나타낸다.In FIG. 9, an etchant of H 3 PO 4 : H 2 O 2 : H 2 O = 2: 5: 9 (100: 250: 450), 56% (H 2 O) And the depth and width of the compound semiconductor layer described in Example 1 to be described later with respect to the etching time when wet etching is performed. Table 1 shows the conditions and results in numerical values.
도 9 및 표 1로부터, 에칭 깊이(도 1의 「h」에 상당)는 에칭 시간(sec)에 거의 비례하지만, 에칭 폭은 에칭 시간이 길어질수록 증대율이 커지는 것을 알았다. 즉, 도 3에 도시한 바와 같이, 깊어질수록(도면에서 하방으로 갈수록), 메사형 구조부의 수평 단면적(또는, 폭 혹은 직경)의 증대율이 커지도록 형성된다.From FIG. 9 and Table 1, it is found that the etching depth (corresponding to "h" in FIG. 1) is almost proportional to the etching time (sec), but the etching width increases as the etching time becomes longer. That is, as shown in FIG. 3, the increase in the horizontal cross-sectional area (or the width or diameter) of the mesa structure portion is increased as it gets deeper (downward in the drawing).
이 에칭 형상은 건식 에칭에 의한 에칭 형상과는 상이하다. 따라서, 메사형 구조부의 경사 경사면의 형상으로부터, 메사형 구조부가 건식 에칭으로 형성된 것인지, 또는 습식 에칭으로 형성된 것인지를 판별할 수 있다.This etching shape is different from the etching shape by dry etching. Therefore, from the shape of the inclined slope of the mesa structure portion, it can be determined whether the mesa structure portion is formed by dry etching or wet etching.
제1 습식 에칭에 의해, 웨이퍼 기판의 메사형 구조부를 제외한 부분(스트리트 및 지지 구조부)은 동일 정도의 높이로 되어 있다.By the first wet etching, the portions of the wafer substrate excluding the mesa structure portions (the streets and the support structure portions) have the same height.
(지지 구조부의 경사부의 형성 공정)(Step of forming the inclined portion of the support structure)
이어서, 개편화용 절단 라인(도 2의 점선(22))을 따라 제2 습식 에칭을 행하여, 지지 구조부(6)의 측면(6a)의 경사부(6ba)를 형성한다.Subsequently, a second wet etching is performed along the cleavage cutting line (dotted
구체적으로는, 우선 웨이퍼 기판의 전체면에 포토레지스트를 퇴적하고, 포토리소그래피에 의해, 스트리트(21)와 지지 구조부(6)의 상면(6a)의 외주로부터 소정 거리 d(도 2 참조)의 범위에 개구를 갖는 레지스트 패턴을 형성한다.More specifically, first, a photoresist is deposited on the entire surface of the wafer substrate, and photolithography is performed to form a photoresist film having a predetermined distance d (see FIG. 2) from the periphery of the
계속해서, 인산/과산화수소수 혼합액, 암모니아/과산화수소수 혼합액, 브롬메탄올 혼합액의 군으로부터 선택되는 적어도 1종 이상의 에천트를 사용하여 제2 습식 에칭을 행한다.Subsequently, the second wet etching is performed using at least one kind of etchant selected from the group consisting of a phosphoric acid / hydrogen peroxide mixture, an ammonia / hydrogen peroxide mixture, and a bromomethane mixture.
예를 들어, H3PO4:H2O2:H2O=1 내지 3:4 내지 6:8 내지 10의 인산/과산화수소수 혼합액을 사용하고, 습식 에칭 시간을 30 내지 60초간으로 하여, 지지 구조부(6)의 측면(6a)의 경사부(6ba)를 형성한다.For example, a mixed solution of phosphoric acid / hydrogen peroxide aqueous solution of H 3 PO 4 : H 2 O 2 : H 2 O = 1 to 3: 4 to 6: 8 to 10 is used and the wet etching time is 30 to 60 seconds, Thereby forming the inclined portion 6ba of the
그 후, 레지스트를 제거한다.Thereafter, the resist is removed.
경사부(6ba)의 경사 각도나 길이, 깊이는, 에천트의 종류 및 에칭 시간에 의해 결정된다.The inclination angle, length, and depth of the inclined portion 6ba are determined by the kind of the etchant and the etching time.
(보호막의 형성 공정) (Process of forming protective film)
이어서, 상면(6a)의 적어도 일부와, 측면(6b) 중 적어도 경사부(6ba)와, 경사 측면(7a)과, 정상면(7b)의 주연 영역(7ba)을 적어도 덮음과 함께, 평면에서 볼 때 주연 영역(7ba)의 내측에 화합물 반도체층(콘택트층(5))의 표면의 일부를 노출시키는 통전 창(8b)을 갖는 보호막(8)을 형성한다.Subsequently, at least a part of the
구체적으로는, 우선 전체면에 보호막(8)의 재료를 성막한다. 구체적으로는, 예를 들어 SiO2를 전체면에 스퍼터링법에 의해 성막한다.More specifically, first, the material of the
이어서, 전체면에 포토레지스트를 퇴적하고, 포토리소그래피에 의해, 상면(6a)과, 경사부(6ba)와, 경사 측면(7a)과, 정상면(7b)의 주연 영역(7ba) 이외의 부분과, 화합물 반도체층 표면의 일부를 노출시키는 통전 창(8b)에 대응하는 부분을 개구로 하는 레지스트 패턴을 형성한다.Subsequently, a photoresist is deposited on the entire surface, and the
계속하여, 예를 들어 버퍼드 불산을 사용하여 습식 에칭에 의해, 개구에 대응하는 부분의 보호막의 재료를 제거하여 보호막(8)을 형성한다.Subsequently, the
도 10에, 보호막(8)의 통전 창(8b) 근방의 평면도를 도시한다. din과 dout 사이에 보호막(8)이 없는 통전 창(8b)으로 되어 있다.Fig. 10 shows a plan view of the
그 후, 레지스트를 제거한다.Thereafter, the resist is removed.
(표면 전극층 및 광 누설 방지층의 형성 공정) (Step of forming surface electrode layer and light leakage preventing layer)
이어서, 통전 창(8b)으로부터 노출된 화합물 반도체층(콘택트층(5))의 표면의 적어도 일부와 상면의 일부를 적어도 덮음과 함께 메사형 구조부(7)의 정상면 위에 광 사출 구멍(9b)을 갖도록, 보호막(8) 위에 형성된 연속막인 표면 전극층(전극층)(9) 및 광 누설 방지층(24)을 형성한다. 구체적으로는, 전체면에 포토레지스트를 퇴적하고, 포토리소그래피에 의해, 광 사출 구멍(9b)에 대응하는 부분과, 웨이퍼 기판 위의 다수의 발광 다이오드간의 절단 부분(스트리트)을 포함하는, 전극막이 불필요한 부분 이외를 개구로 하는 레지스트 패턴을 형성한다. 계속해서, 전극층 재료(광 누설 방지막도 전극층 재료로 형성한다)를 증착한다. 이 증착만으로는 메사형 구조부의 경사 측면 및 지지 구조부의 경사부에 전극층 재료가 충분하게 증착되지 않은 경우에는, 메사형 구조부의 경사 측면 및 지지 구조부의 경사부에 전극층 재료를 증착하기 위하여 증착 금속이 혼입되기 쉬운 플래니터리 타입의 증착 장치를 사용하여 증착을 더 행한다.Then, at least a part of the surface of the compound semiconductor layer (contact layer 5) exposed from the current-carrying
그 후, 레지스트를 제거한다.Thereafter, the resist is removed.
광 사출 구멍(9b)의 형상은 레지스트 패턴(도시하지 않음)의 개구의 형상에 의해 정해진다. 이 개구 형상을 원하는 광 사출 구멍(9b)의 형상에 대응하는 것으로 한 레지스트 패턴을 형성한다.The shape of the
(개편화 공정) (Discretization process)
이어서, 웨이퍼 기판 위의 발광 다이오드를 개편화하여 발광 다이오드(칩)를 제작했다.Subsequently, the light emitting diodes on the wafer substrate were disassembled to produce light emitting diodes (chips).
구체적으로는, 예를 들어 다이싱 소어 혹은 레이저에 의해, 스트리트 부분을 절단하여 웨이퍼 기판 위의 발광 다이오드마다 절단하여 개편화한다.Specifically, for example, a street portion is cut by a dicing saw or a laser, and cut into individual light emitting diodes on the wafer substrate to be separated.
〔발광 다이오드(제2 실시 형태)의 제조 방법〕 [Manufacturing method of light emitting diode (second embodiment)]
본 발명의 발광 다이오드(제2 실시 형태)는, 발광 다이오드(제1 실시 형태)와 보호막 및 전극의 배치 구성이 상이할 뿐이며, 그 제조 방법은 발광 다이오드(제1 실시 형태)의 제조 방법과 마찬가지로 행할 수 있다.The light emitting diode (second embodiment) of the present invention differs from the light emitting diode (first embodiment) in the arrangement of the protective film and the electrode, and its manufacturing method is similar to that of the light emitting diode (first embodiment) .
〔발광 다이오드(제3 실시 형태)의 제조 방법〕 [Manufacturing method of light emitting diode (third embodiment)]
본 발명의 발광 다이오드(제3 실시 형태)의 제조 방법에 있어서, 발광 다이오드(제1 실시 형태)의 제조 방법과 상이한 점은, 화합물 반도체층의 형성 공정에서, 기판(1) 위에 하부 DBR층(2)과, 활성층(3)을 적층한 후, 활성층(3) 위에 전류 확산층(40)을 적층하는 점이며, 그 외는 발광 다이오드(제1 실시 형태)의 제조 방법과 마찬가지로 행할 수 있다.The method of manufacturing the light emitting diode (third embodiment) of the present invention differs from the method of manufacturing the light emitting diode (first embodiment) in that, in the step of forming the compound semiconductor layer, the lower DBR layer And the
본 발명의 제1 습식 에칭 및 제2 습식 에칭에 사용하는 에천트로서는 한정적이지 않지만, AlGaAs 등의 As계의 화합물 반도체 재료에 대해서는 암모니아계 에천트(예를 들어, 암모니아/과산화수소수 혼합액)가 적합하고, AlGaInP 등의 P계의 화합물 반도체 재료에 대해서는 요오드계 에천트(예를 들어, 요오드화칼륨/암모니아)가 적합하고, 인산/과산화수소수 혼합액은 AlGaAs계에, 브롬메탄올 혼합액은 P계에 적합하다.The etchant used for the first wet etching and the second wet etching of the present invention is not limited, but an ammonia-based etchant (for example, ammonia / aqueous hydrogen peroxide solution) is preferably used for an As-based compound semiconductor material such as AlGaAs And an iodine type etchant (for example, potassium iodide / ammonia) is suitable for the P-based compound semiconductor material such as AlGaInP, and the phosphoric acid / hydrogen peroxide mixture is suitable for the AlGaAs system and the bromo methanol mixture is suitable for the P system .
그로 인해, 각 습식 에칭에 있어서, 복수의 에천트를 사용하여 행할 수 있다.Therefore, in each wet etching, a plurality of etchants can be used.
예를 들어, 화합물 반도체층이 최상층부터 순서대로, AlGaAs로 이루어지는 전류 확산층, AlGaInP로 이루어지는 클래드층, AlGaAs로 이루어지는 발광층, AlGaInP로 이루어지는 클래드층으로 구성되는 경우, As계의 전류 확산층 및 발광층은 암모니아계 에천트를 사용하고, P계의 클래드층은 요오드계 에천트를 사용할 수 있다. 이 경우, 에칭하고 있는 층 아래의 층은 에칭 스톱층으로서 기능하므로 에칭 시간을 엄밀하게 관리할 필요가 없다.For example, when the compound semiconductor layer is composed of a current diffusion layer made of AlGaAs, a cladding layer made of AlGaInP, a light emitting layer made of AlGaAs, and a clad layer made of AlGaInP, the current diffusion layer and the light emitting layer of the As- An etchant is used for the P-type clad layer, and an iodine-based etchant can be used for the P-type clad layer. In this case, since the layer under the etching layer functions as an etching stop layer, it is not necessary to strictly control the etching time.
또한, 예를 들어 As계만으로 형성되어 있는 구조에서는 인산 혼합액, As/P계가 혼재하고 있는 구조에서는 As계 구조부에 암모니아 혼합액, P계 구조부에 요오드 혼합액을 사용해도 좋다.For example, in a structure formed only of an As system, a mixed solution of phosphoric acid and an As / P system may be used, and an ammonia mixture may be used in an As system structure and an iodine mixture may be used in a P system structure.
요오드(I) 500cc, 요오드화칼륨(KI) 100g, 순수(H2O) 2000cc, 수산화암모니아수(NH4OH) 90cc의 비율로 혼합된 에천트를 사용한 경우, AlGaInP로 이루어지는 층의 에칭 속도는 0.72㎛/min이었다.When an etchant mixed with 500 cc of iodine (I), 100 g of potassium iodide (KI), 2000 cc of pure water (H 2 O) and 90 cc of aqueous ammonia (NH 4 OH) was used, the etching rate of the layer made of AlGaInP was 0.72 μm / min.
실시예 Example
이하에, 본 발명의 발광 다이오드 및 그 제조 방법을 실시예에 의해 더욱 상세하게 설명하지만, 본 발명은 이 실시예에만 한정되는 것은 아니다. 본 실시예에서는, 도 1에 도시한 공진기형의 발광 다이오드 칩을 제작하고, 특성 평가를 위하여 발광 다이오드 칩을 기판 위에 실장한 발광 다이오드 램프를 제작했다.Hereinafter, the light emitting diode of the present invention and the manufacturing method thereof will be described in more detail by way of examples, but the present invention is not limited to these examples. In this embodiment, the resonator type light emitting diode chip shown in Fig. 1 was fabricated, and a light emitting diode lamp in which the light emitting diode chip was mounted on the substrate was manufactured for evaluation of characteristics.
(실시예)(Example)
실시예의 발광 다이오드는, 우선, Si를 도프한 n형의 GaAs 단결정으로 이루어지는 GaAs 기판 위에, 화합물 반도체층을 순차 적층하여 에피택셜 웨이퍼를 제작했다. GaAs 기판은, (100)면을 성장면으로 하고, 캐리어 농도를 2×1018㎝-3로 했다.In the light emitting diode of the embodiment, first, compound semiconductor layers were sequentially laminated on a GaAs substrate made of n-type GaAs single crystal doped with Si to produce an epitaxial wafer. The GaAs substrate had a (100) plane as the growth surface and a carrier concentration of 2 × 10 18 cm -3 .
또한, GaAs 기판의 층 두께는 약 250㎛로 했다. 화합물 반도체층이란, Si를 도프한 GaAs로 이루어지는 n형의 완충층, Si를 도프한 Al0 .9Ga0 .1As와 Al0 .1Ga0 .9As의 40쌍의 반복 구조인 n형의 하부 DBR 반사층, Si를 도프한 Al0 .4Ga0 .6As로 이루어지는 n형의 하부 클래드층, Al0 .25Ga0 .75As로 이루어지는 하부 가이드층, GaAs/Al0 .15Ga0 .85As의 3쌍으로 이루어지는 웰층/배리어층, Al0 .25Ga0 .75As로 이루어지는 상부 가이드층, C를 도프한 Al0 .4Ga0 .6As로 이루어지는 p형의 상부 클래드층, C를 도프한 Al0.9Ga0.1As와 Al0 .1Ga0 .9As의 5쌍의 반복 구조인 p형의 상부 DBR 반사층, C 도프한 p형 Al0 .1Ga0 .9As로 이루어지는 콘택트층이다.Further, the layer thickness of the GaAs substrate was about 250 mu m. It is a compound semiconductor layer, a buffer layer of n-type formed of a GaAs doped with Si, Al 0 .9 doped with Si 0 .1 Ga As and Al 0 .1 Ga 0 .9 As 40 pair of the n-type repeating structure of the a doped lower DBR reflection layer, Si Al 0 .4 Ga 0 .6 as lower clad layer of n-type comprising a lower guide layer made of Al 0 .25 Ga 0 .75 as, GaAs /
본 실시예에서는, 감압 유기 금속 화학 기상 퇴적 장치법(MOCVD 장치)을 사용하여, 직경 50mm, 두께 250㎛의 GaAs 기판에 화합물 반도체층을 에피택셜 성장시켜, 에피택셜 웨이퍼를 형성했다. 에피택셜 성장층을 성장시킬 때, III족 구성 원소의 원료로서는, 트리메틸알루미늄((CH3)3Al), 트리메틸갈륨((CH3)3Ga) 및 트리메틸인듐((CH3)3In)을 사용했다. 또한, C의 도핑 원료로서는, 테트라브로모메탄(CBr4)을 사용했다. 또한, Si의 도핑 원료로서는, 디실란(Si2H6)을 사용했다. 또한, V족 구성 원소의 원료로서는, 포스핀(PH3), 아르신(AsH3)을 사용했다. 또한, 각 층의 성장 온도로서는, 700℃에서 성장시켰다.In this embodiment, a compound semiconductor layer is epitaxially grown on a GaAs substrate of 50 mm in diameter and 250 占 퐉 in thickness using a reduced-pressure metal-organic chemical vapor deposition apparatus (MOCVD apparatus) to form an epitaxial wafer. Trimethylaluminum ((CH 3 ) 3 Al), trimethylgallium ((CH 3 ) 3 Ga) and trimethylindium ((CH 3 ) 3 In) are used as raw materials for group III constituent elements when growing the epitaxially grown layer. Used. Tetrabromomethane (CBr 4 ) was used as a raw material for doping C. Disilane (Si 2 H 6 ) was used as a raw material for doping Si. Phosphine (PH 3 ) and arsine (AsH 3 ) were used as raw materials for the group V element. The growth temperature of each layer was 700 占 폚.
GaAs로 이루어지는 완충층은, 캐리어 농도를 약 2×1018㎝-3, 층 두께를 약0.5㎛로 했다. 하부 DBR 반사층은 캐리어 농도를 약 1×1018㎝-3, 층 두께를 약 54nm로 한 Al0 .9Ga0 .1As와, 캐리어 농도를 약 1×1018㎝-3, 층 두께를 약 51nm로 한 Al0.1Ga0.9As를 교대로 40쌍 적층했다. 하부 클래드층은, 캐리어 농도를 약 1×1018㎝-3, 층 두께를 약 54nm로 했다. 하부 가이드층은, 언도프이고 층 두께를 약 50nm로 했다. 웰층은, 언도프이고 층 두께가 약 7nm인 GaAs로 하고, 배리어층은 언도프이고 층 두께가 약 7nm인 Al0 .15Ga0 .85As로 했다. 또한, 웰층과 배리어층을 교대로 3쌍 적층했다. 상부 가이드층은, 언도프이고 층 두께를 약 50nm로 했다. 상부 클래드층은, 캐리어 농도를 약 1×1018㎝-3, 층 두께를 54nm로 했다. 또한, 상부 DBR 반사층은 캐리어 농도를 약 1×1018㎝-3, 층 두께를 약 54nm로 한 Al0 .9Ga0 .1As와, 캐리어 농도를 약 1×1018㎝-3, 층 두께를 약 51nm로 한 Al0 .1Ga0 .9As를 교대로 5쌍 적층했다.The buffer layer made of GaAs has a carrier concentration of about 2 × 10 18 cm -3 and a layer thickness of about 0.5 μm. A lower DBR reflection layer is a carrier concentration of about 1 × 10 18 ㎝ -3, about the Al 0 .9 Ga 0 .1 As, and a carrier concentration of about 1 × 10 18 ㎝ -3, layer thickness of a layer thickness of about 54nm 40 pieces of Al 0.1 Ga 0.9 As alternately laminated were formed. The lower clad layer had a carrier concentration of about 1 x 10 18 cm -3 and a layer thickness of about 54 nm. The lower guide layer is undoped and has a layer thickness of about 50 nm. The well layer is undoped, made of GaAs having a layer thickness of about 7 nm, and the barrier layer is made of Al 0 .15 Ga 0 .85 As, which is undoped and has a layer thickness of about 7 nm. Further, three pairs of the well layer and the barrier layer were alternately laminated. The upper guide layer is undoped and has a layer thickness of about 50 nm. The upper clad layer has a carrier concentration of about 1 x 10 18 cm -3 and a layer thickness of 54 nm. The upper DBR reflection layer is a carrier concentration of about 1 × 10 18 ㎝ -3, the Al 0 .9 layer thickness of about 54nm 0 .1 Ga As, and a carrier concentration of about 1 × 10 18 ㎝ -3, layer thickness Of Al 0 .1 Ga 0 .9 As having a thickness of about 51 nm were alternately stacked.
Al0 .1Ga0 .9As로 이루어지는 콘택트층은, 캐리어 농도를 약 3×1018㎝-3, 층 두께를 약 250nm로 했다.The contact layer made of Al 0 .1 Ga 0 .9 As has a carrier concentration of about 3 × 10 18 cm -3 and a layer thickness of about 250 nm.
이어서, 이면 전극으로서 기판 이면에, AuGe, Ni 합금을 두께가 0.5㎛, Pt를 0.2㎛, Au를 1㎛로 되도록 진공 증착법에 의해 성막하여, n형 오믹 전극을 형성했다.Subsequently, AuGe and Ni alloy were formed on the back surface of the substrate by a vacuum evaporation method so as to have a thickness of 0.5 mu m, Pt of 0.2 mu m, and Au of 1 mu m on the back surface of the substrate, thereby forming an n type ohmic electrode.
이어서, 메사형 구조부를 형성하기 위해, 패터닝한 레지스트(AZ5200NJ(클라리안트사제))를 사용하고, H3PO4:H2O2:H2O=2:5:9의 인산/과산화수소수 혼합액을 사용하고, 45초간, 제1 습식 에칭을 행하여, 메사형 구조부 및 상면을 형성했다. 이 습식 에칭에 의해, 콘택트층, 상부 DBR 반사층 및 활성층의 전체층을 제거하고, 정상면의 크기가 190㎛×190㎛, 높이 h가 4㎛, 폭 w가 3㎛인 평면에서 볼 때 직사각형인 메사형 구조부(보호막 및 전극막을 제외한다)를 형성했다.Subsequently, a patterned resist (AZ5200NJ (manufactured by Clariant)) was used to form a mesa structure, and a phosphoric acid / hydrogen peroxide aqueous solution of H 3 PO 4 : H 2 O 2 : H 2 O = 2: 5: 9 And a first wet etching was performed for 45 seconds to form a mesa structure and an upper surface. This wet etching removes all layers of the contact layer, the upper DBR reflecting layer, and the active layer to form a rectangular mesa having a size of 190 mu m x 190 mu m, a height h of 4 mu m, and a width w of 3 mu m (Excluding the protective film and the electrode film) were formed.
이어서, 지지 구조부의 경사부를 형성하기 위해서, 스트리트(21)와 지지 구조부(6)의 상면(6a)의 외주로부터 소정 거리 d를 20㎛로 하는 범위에 개구를 갖도록 패터닝한 레지스트(AZ5200NJ(클라리안트사제))를 사용하고, H3PO4:H2O2:H2O=2:5:9의 인산/과산화수소수 혼합액을 사용하여, 45초간, 제2 습식 에칭을 행했다. 이에 의해, 폭 4㎛, 깊이 3㎛의 경사부를 형성했다.Subsequently, to form the inclined portion of the supporting structure, a resist (AZ5200NJ (manufactured by Clariant Co., Ltd.), which is patterned so as to have an opening in a range of a predetermined distance d from the outer periphery of the
이어서, 보호막을 형성하기 위해, SiO2로 이루어지는 보호막을 0.5㎛ 정도 형성했다.Then, to form a protective film, a protective film made of SiO 2 was formed to a thickness of about 0.5 탆.
그 후, 레지스트(AZ5200NJ(클라리안트사제))에 의한 패터닝 후, 버퍼드불산을 사용하여, 평면에서 볼 때 동심 원형(외경 dout: 166㎛, 내경 din: 154㎛)의 개구(도 10 참조)와, 스트리트부 및 지지 구조부(6)의 상면(6a)의 외주로부터 소정 거리 d의 범위의 개구를 형성했다.Thereafter, after patterning with a resist (AZ5200NJ (manufactured by Clariant)), an opening of a concentric circle (outer diameter d out : 166 mu m, inner diameter d in : 154 mu m) And an opening in the range of a predetermined distance d from the outer periphery of the
이어서, 표면 전극(막) 및 지지 구조부의 경사부의 광 누설 방지막(24)을 형성하기 위해, 레지스트(AZ5200NJ(클라리안트사제))에 의한 패터닝 후, Au를 1.2㎛, AuBe를 0.15㎛를 순서대로 증착하고, 리프트 오프에 의해 평면에서 볼 때 원형(직경: 150㎛)인 광 사출 구멍(9b)을 갖는 긴 변 350㎛, 짧은 변 250㎛로 형성하여 이루어지는 표면 전극(p형 오믹 전극) 및 지지 구조부의 경사부의 광 누설 방지막(24)을 형성했다.Subsequently, after patterning with a resist (AZ5200NJ (manufactured by Clariant)) to form the light
그 후, 450℃에서 10분간 열처리를 행하여 합금화하여, 저 저항의 p형 및 n형 오믹 전극을 형성했다.Thereafter, heat treatment was performed at 450 占 폚 for 10 minutes to alloy them to form p-type and n-type ohmic electrodes of low resistance.
이어서, 메사형 구조부의 측면에 광 누설 방지막(16)을 형성하기 위해, 레지스트(AZ5200NJ(클라리안트사제))에 의한 패터닝 후, Ti를 0.5㎛, Au를 0.17㎛를 순서대로 증착하여, 리프트 오프에 의해 광 누설 방지막(16)을 형성했다.After patterning with a resist (AZ5200NJ (manufactured by Clariant)) to form a light
이어서, 화합물 반도체층측으로부터 다이싱 소어를 사용하여 스트리트부에서 절단하여, 칩화했다. 다이싱에 의한 파쇄층 및 오염을 황산·과산화수소 혼합액으로 에칭 제거하여, 실시예의 발광 다이오드를 제작했다.Then, a dicing saw was used to cut from the side of the compound semiconductor layer at the street portion, and chipped. The crushed layer and dirt by dicing were removed by etching with a mixed solution of sulfuric acid and hydrogen peroxide to prepare a light emitting diode of the example.
상기한 바와 같이 하여 제작한 실시예의 발광 다이오드 칩을, 마운트 기판 위에 실장한 발광 다이오드 램프를 100개 조립했다. 이 발광 다이오드 램프는, 마운트는 다이 본더에 의해 지지(마운트)하고, p형 오믹 전극과 p 전극 단자를 금선으로 와이어 본딩한 후, 일반적인 에폭시 수지로 밀봉하여 제작했다.The light emitting diode chip of the example fabricated as described above was assembled with 100 light emitting diode lamps mounted on a mount substrate. The light emitting diode lamp was manufactured by mounting a mount by a die bonder, wire-bonding the p-type ohmic electrode and the p-electrode terminal with a gold wire, and then sealing with a general epoxy resin.
이 발광 다이오드(발광 다이오드 램프)에서는, n형 및 p형 오믹 전극간에 전류를 흘린 바, 피크 파장 850nm로 하는 적외광이 출사되었다. 순방향으로 20밀리암페어(mA)의 전류를 통류했을 때의 순방향 전압(VF)은 1.6V이었다. 순방향 전류를 20mA로 했을 때의 발광 출력은 1.5mW이었다. 또한, 응답 속도(상승 시간: Tr)는 12.1nsec이었다.In this light emitting diode (light emitting diode lamp), when current was passed between the n-type and p-type ohmic electrodes, infrared light having a peak wavelength of 850 nm was emitted. The forward voltage (V F ) when passing a current of 20 milliampere (mA) in the forward direction was 1.6 V. The emission output when the forward current was 20 mA was 1.5 mW. The response speed (rise time: Tr) was 12.1 nsec.
도 11은, 제2 습식 에칭을 행하지 않고, 경사부(6ba)를 갖지 않는(따라서, 경사부(6ba) 위의 보호막(8f) 및 광 누설 방지막(24)도 갖지 않는다) 점을 제외하고 실시예와 동일한 구성의 발광 다이오드의 바로 위에 있어서의 광 스펙트럼(그래프 우측의 모식도 참조)의 측정 결과를 나타내는 그래프이다. 종축은 광의 강도, 횡축은 파장을 나타낸다.11 shows a state in which the second wet etching is not performed and except for the point that does not have the inclined portion 6ba (and thus does not have the
도 11에 도시한 바와 같이, 이 발광 다이오드에서는, 발광 스펙트럼의 선 폭이 좁아(단색성이 높아), 반값폭(HWHM)은 6.3nm이었다.As shown in Fig. 11, in this light emitting diode, the linewidth of the light emission spectrum was narrow (monochromaticity was high) and the half width (HWHM) was 6.3 nm.
이 발광 다이오드는 본 발명에 관한 발광 다이오드가 아니지만, 도 11에 도시한 발광 광이 높은 단색성은, 경사부(6ba)의 유무에 관계없이 발휘하는 효과라고 생각되어지므로, 본 발명의 발광 다이오드에 대해서도 마찬가지의 높은 단색성을 갖는 것으로 생각되어진다.Although this light emitting diode is not the light emitting diode according to the present invention, the high monochromaticity of the luminescent light shown in Fig. 11 is considered to be effective regardless of the presence or absence of the inclined portion 6ba. Therefore, It is considered to have the same high monochromaticity.
도 12는, 도 11에서 그 특성을 나타낸 발광 다이오드에 대해서, 발광한 광의 지향성(그래프 우측의 모식도 참조)의 측정 결과를 나타내는 그래프이다. 그래프중의 횡축의 「-1」로부터 「1」로 연결되는 원주는 광의 강도(Int.)로서 13000을 나타내는 것이다. 따라서, 예를 들어 어느 한 방향에서 광의 강도가 6500인 경우에는, 그 방향에서는 횡축의 「-0.5」로부터 「0.5」로 연결되는 원주 위에 그래프가 오게 된다. 또한, 예를 들어 실시예의 발광 다이오드에서는, 바로 위(90°)로부터 ±10°의 방향에서는 약 「-0.9」로부터 「0.9」로 연결되는 원주(도시 없음) 위에 그래프가 있으므로, 그 범위에서는 광의 강도는 13000의 90% 정도인 것을 알았다.Fig. 12 is a graph showing the measurement results of the directivity of emitted light (see the schematic diagram on the right side of the graph) for the light emitting diode showing the characteristics in Fig. The circumference connected from "-1" to "1" on the abscissa in the graph indicates 13000 as the intensity of light (Int.). Thus, for example, when the intensity of light in one direction is 6500, the graph comes on the circumference connected from "-0.5" to "0.5" on the horizontal axis in that direction. For example, in the light emitting diode of the embodiment, there is a graph on the circumference (not shown) connected from approximately "-0.9" to "0.9" in the direction of ± 10 ° from immediately above (90 °) The strength was found to be about 90% of 13000.
도 12에 도시한 바와 같이, 이 발광 다이오드에서는, 광 사출 구멍의 바로 위로부터 ±15° 정도의 범위에 높은 강도(13000의 70% 정도 이상)를 갖고 있으며, 높은 지향성을 나타냈다.As shown in Fig. 12, the light emitting diode had high intensity (about 70% or more of 13000) in the range of about 15 占 from directly above the light emitting hole and exhibited high directivity.
이 발광 다이오드는 본 발명에 관한 발광 다이오드가 아니지만, 도 12에 도시한 발광 광이 높은 지향성은, 경사부(6ba)의 유무에 관계없이 발휘하는 효과라고 생각되어지므로, 본 발명의 발광 다이오드에 대해서도 마찬가지의 높은 지향성을 갖는 것으로 생각되어진다.Although this light emitting diode is not the light emitting diode according to the present invention, the directivity of the emitted light shown in Fig. 12 is considered to be effective regardless of the presence or absence of the inclined portion 6ba. Therefore, It is considered to have the same high directivity.
제작한 100개의 발광 다이오드 램프 중 어떤 것이든, 동일 정도의 특성이 얻어지고, 보호막이 불연속적인 막으로 된 경우의 누설(단락)이나 전극용 금속막이 불연속적인 막으로 된 경우의 통전 불량이 원인이라고 생각되어지는 불량은 없었다. 또한, 발광 다이오드의 측면이 보호막으로 덮여 있어, 발광 다이오드 램프의 특성으로부터도 대기나 대기 중의 수분과의 접촉에 의한 측면의 열화가 방지되어 있던 것을 확인할 수 있었다.Any one of the 100 light emitting diode lamps produced had the same degree of characteristics and was caused by leakage (short circuit) when the protective film was a discontinuous film or defective energization when the electrode metal film was a discontinuous film There was no bad thought. Further, it was confirmed that the side surface of the light emitting diode was covered with the protective film, and the deterioration of the side surface due to contact with moisture in the air or the atmosphere was prevented from the characteristics of the light emitting diode lamp.
(비교예) (Comparative Example)
액상 에피택셜법으로 후막 성장하고, 기판 제거한 구조의 파장 850nm의 발광 다이오드의 예를 나타낸다.Shows an example of a light emitting diode with a wavelength of 850 nm which is formed by thick film growth by a liquid phase epitaxial method and a substrate is removed.
GaAs 기판에, 슬라이드 보트형 성장 장치를 사용하여 AlGaAs층을 성장시켰다.An AlGaAs layer was grown on a GaAs substrate using a slide boat type growth apparatus.
슬라이드 보트형 성장 장치의 기판 수납 홈에 p형 GaAs 기판을 세트하고, 각 층의 성장용으로 준비한 도가니에 Ga 메탈, GaAs 다결정, 금속 Al 및 도펀트를 넣었다.A p-type GaAs substrate was set in a substrate receiving groove of a slide boat type growth apparatus, and Ga metal, a GaAs polycrystal, a metal Al and a dopant were placed in a crucible prepared for growth of each layer.
성장하는 층은, 투명 후막층(제1 p형층), 하부 클래드층(p형 클래드층), 활성층, 상부 클래드층(n형 클래드층)의 4층 구조로 하고, 이 순서로 적층했다.The growing layer has a four-layer structure of a transparent thick film layer (first p-type layer), a lower clad layer (p-type clad layer), an active layer, and an upper clad layer (n-type clad layer).
이들 원료를 세트한 슬라이드 보트형 성장 장치를, 석영 반응관 내에 세트하고, 수소 기류 중에서 950℃까지 가온하여, 원료를 용해한 후, 분위기 온도를 910℃까지 강온하고, 슬라이더를 우측에 눌러 원료 용액(멜트)에 접촉시킨 후 0.5℃/분의 속도로 강온하다가, 소정 온도에 도달한 후, 재차 슬라이더를 눌러 순차 각 원료 용액에 접촉시킨 후 고온시키는 동작을 반복하고, 최종적으로는 멜트와 접촉시킨 후, 분위기 온도를 703℃까지 강온하여 n 클래드층을 성장시킨 후, 슬라이더를 눌러 원료 용액과 웨이퍼를 분리하여 에피택셜 성장을 종료시켰다.Slide boat type growth apparatuses in which these raw materials were set were set in a quartz reaction tube and heated to 950 占 폚 in a hydrogen stream to dissolve the raw materials. The atmosphere temperature was lowered to 910 占 폚, Melts), and then the temperature is lowered at a rate of 0.5 ° C / min. After reaching the predetermined temperature, the slider is pressed again to sequentially contact the respective raw material solutions and then heated at high temperature. Finally, , The temperature of the atmosphere was lowered to 703 DEG C to grow the n-clad layer, and then the slurry was pressed to separate the raw material solution and the wafer, thereby completing the epitaxial growth.
얻어진 에피택셜층의 구조는, 제1 p형층은, Al 조성 X1=0.3 내지 0.4, 층 두께 64㎛, 캐리어 농도 3×1017㎝-3, p형 클래드층은, Al 조성 X2=0.4 내지 0.5, 층 두께 79㎛, 캐리어 농도 5×1017㎝-3, p형 활성층은, 발광 파장이 760nm의 조성으로, 층 두께 1㎛, 캐리어 농도 1×1018㎝-3, n형 클래드층은, Al 조성 X4=0.4 내지 0.5, 층 두께 25㎛, 캐리어 농도 5×1017㎝-3이었다.The structure of the obtained epitaxial layer is such that the first p-type layer has an Al composition X1 = 0.3 to 0.4, a layer thickness of 64 m, a carrier concentration of 3 x 10 17 cm- 3 , and a p- , 79㎛ thickness, carrier concentration of 5 × 10 17 ㎝ -3, p-type active layer, in the proportion of the light-emitting wavelength of 760nm, the
에피택셜 성장 종료 후, 에피택셜 기판을 취출하여, n형 GaAlAs 클래드층 표면을 보호하고, 암모니아-과산화수소계 에천트로 p형 GaAs 기판을 선택적으로 제거했다. 그 후, 에피택셜 웨이퍼 양면에 금 전극을 형성하고, 긴 변이 350㎛인 전극 마스크를 사용하여, 직경 100㎛의 와이어 본딩용 패드가 중앙에 배치된 표면 전극을 형성했다. 이면 전극에는, 직경 20㎛의 오믹 전극을 80㎛ 간격으로 형성했다. 그 후, 다이싱에 의해 분리, 에칭함으로써, n형 AlGaAs층이 표면측으로 되도록 한 한변의 길이가 350㎛인 직사각형의 발광 다이오드를 제작했다.After the epitaxial growth was completed, the epitaxial substrate was taken out to protect the surface of the n-type GaAlAs cladding layer, and the p-type GaAs substrate was selectively removed with an ammonia-hydrogen peroxide system etchant. Thereafter, a gold electrode was formed on both surfaces of the epitaxial wafer, and a surface electrode having a wire bonding pad having a diameter of 100 mu m arranged at the center was formed using an electrode mask having a long side of 350 mu m. On the back electrode, ohmic electrodes having a diameter of 20 mu m were formed at intervals of 80 mu m. Thereafter, the LED was separated and etched by dicing to produce a rectangular LED having a length of 350 mu m on one side so that the n-type AlGaAs layer was on the surface side.
비교예의 발광 다이오드의 n형 및 p형 오믹 전극간에 전류를 흘린 바, 피크 파장을 850nm로 하는 적외광이 출사되었다. 순방향으로 20밀리암페어(mA)의 전류를 통류했을 때의 순방향 전압(VF)은 1.9V이었다. 순방향 전류를 20mA로 했을 때의 발광 출력은 5.0mW이었다. 또한, 응답 속도(Tr)는 15.6nsec이며, 본 발명의 실시예에 비하여 느렸다.When a current was passed between the n-type and p-type Ohmic electrodes of the light emitting diode of the comparative example, infrared light having a peak wavelength of 850 nm was emitted. The forward voltage (V F ) when the current of 20 milliampere (mA) was passed in the forward direction was 1.9 V. The emission output when the forward current was 20 mA was 5.0 mW. The response speed Tr is 15.6 nsec, which is slower than the embodiment of the present invention.
도 10에 도시한 바와 같이, 비교예의 발광 다이오드에서는, 발광 스펙트럼의 선 폭이 넓어, 반값폭(HWHM)은 42nm이었다.As shown in Fig. 10, in the light emitting diode of the comparative example, the linewidth of the luminescence spectrum was wide and the half width (HWHM) was 42 nm.
도 11에 도시한 바와 같이, 비교예의 발광 다이오드에서는, 발광 다이오드를 중심으로 하여 반구 형상으로 광을 13000의 20% 정도 이하인 강도의 광을 발광하고 있어, 지향성은 실시예에 비교하여 상당히 낮았다.As shown in Fig. 11, in the light emitting diode of the comparative example, light having a hemispheric shape centered on the light emitting diode was emitted at a light intensity of about 20% or less of 13000, and the directivity was considerably lower than that in Examples.
1: 기판
2: 하부 DBR층(반사층)
3: 활성층
4: 상부 DBR층
5: 콘택트층
6: 지지 구조부
6a: 상면
6b: 측면
6ba: 경사부
7: 메사형 구조부
7a: 경사 측면
7b: 정상면
7ba: 주연 영역
8, 28: 보호막
8b, 28b: 통전 창
9, 29: 전극막
9b: 광 사출 구멍
11: 하부 클래드층
12: 하부 가이드층
13: 발광층
14: 상부 가이드층
15: 상부 클래드층
16: 광 누설 방지막
20: 화합물 반도체층
21: 스트리트
23: 레지스트 패턴
24: 광 누설 방지막
40: 전류 확산층
100, 200: 발광 다이오드 1: substrate
2: Lower DBR layer (reflective layer)
3:
4: upper DBR layer
5: contact layer
6: Support structure
6a: upper surface
6b: Side
6ba:
7: Mesa type structure
7a: incline side
7b: Height
7ba: peripheral region
8, 28: Shield
8b, 28b: energizing window
9, 29: electrode film
9b: light injection hole
11: Lower clad layer
12: Lower guide layer
13:
14: upper guide layer
15: upper cladding layer
16: Light leakage prevention film
20: compound semiconductor layer
21: Street
23: Resist pattern
24: Light leakage preventing film
40: current diffusion layer
100, 200: light emitting diodes
Claims (17)
상면 및 측면을 갖는 지지 구조부와, 상기 지지 구조부 위에 배치하고, 경사 측면 및 정상면을 갖는 메사형 구조부로 이루어지고,
상기 반사층이 DBR 반사층이고,
상기 기판의 하면측에는 이면 전극이 형성되고,
상기 지지 구조부는, 적어도 상기 반사층의 일부를 포함하는 것이며, 그 측면이 습식 에칭에 의해 형성되고, 상기 상면으로부터 상기 기판측으로 적어도 상기 반사층을 초과하는 위치까지 연장되는 경사부를 포함하고, 상기 경사부를 포함하는 수평 방향의 단면적이 상기 상면을 향하여 연속적으로 작게 형성되어 이루어지고,
상기 메사형 구조부는, 적어도 상기 활성층의 일부를 포함하는 것이며, 그 경사 측면이 습식 에칭에 의해 형성되어 이루어짐과 함께, 수평 방향의 단면적이 상기 정상면을 향하여 연속적으로 작게 형성되어 이루어지고,
상기 지지 구조부 및 상기 메사형 구조부는 각각, 적어도 일부는 보호막, 전극층에 의해 순서대로 덮여 이루어지고,
상기 보호막은, 상기 상면의 적어도 일부와, 상기 측면 중 적어도 경사부와, 상기 경사 측면과, 상기 정상면의 주연 영역을 적어도 덮음과 함께, 평면에서 볼 때 상기 주연 영역의 내측에 상기 화합물 반도체층 표면의 일부를 노출시키는 통전 창을 갖고,
상기 전극층은, 상기 통전 창으로부터 노출된 화합물 반도체층의 표면에 직접 접촉함과 함께, 상기 상면 위에 형성된 보호막의 일부를 적어도 덮고, 상기 메사형 구조부의 정상면 위에 광 사출 구멍을 갖고, 메사형 구조부의 정상면으로부터 지지 구조부 상면에 이르도록 형성된 연속막인 것을 특징으로 하는 발광 다이오드. A light emitting diode comprising a compound semiconductor layer including a reflective layer and an active layer on a substrate,
A support structure having an upper surface and a side surface; and a mesa structure disposed on the support structure and having an inclined side surface and a steep surface,
Wherein the reflective layer is a DBR reflective layer,
A back electrode is formed on a lower surface side of the substrate,
Wherein the support structure portion includes at least a part of the reflective layer and includes an inclined portion whose side is formed by wet etching and extends from the upper surface to a position exceeding at least the reflective layer from the upper surface, Wherein a cross sectional area in the horizontal direction is continuously reduced toward the upper surface,
Wherein the mezzanine structure portion includes at least a part of the active layer, the inclined side surface is formed by wet etching, and the cross sectional area in the horizontal direction is formed continuously smaller toward the top surface,
Wherein the support structure portion and the mesa structure portion are each covered in order by a protective film and an electrode layer,
Wherein the protective film includes at least a portion of the upper surface, at least an inclined portion of the side surface, the inclined side surface and at least a peripheral region of the top surface, And a power window,
Wherein the electrode layer directly contacts a surface of the compound semiconductor layer exposed from the power window and at least partially covers a protective film formed on the upper surface and has a light emitting hole on the top surface of the mesa structure portion, Is a continuous film formed so as to extend from the top surface to the top surface of the supporting structure portion.
기판 위에, DBR 반사층인 반사층과 활성층을 포함하는 화합물 반도체층을 형성하는 공정과,
기판에 이면 전극을 형성하는 공정과,
상기 화합물 반도체층에 제1 습식 에칭을 행하여, 정상면을 향하여 수평 방향의 단면적이 연속적으로 작게 형성되어 이루어지는 메사형 구조부와, 상기 메사형 구조부의 주위에 배치하는 지지 구조부의 상면을 형성하는 공정과,
개편화용 절단 라인을 따라 제2 습식 에칭을 행하여, 지지 구조부의 측면의 경사부를 형성하는 공정과,
상기 경사부와, 상기 상면의 적어도 일부를 덮음과 함께, 상기 메사형 구조부의 정상면에 상기 화합물 반도체층 표면의 일부를 노출시키는 통전 창을 갖도록, 상기 지지 구조부 및 메사형 구조부 위에 보호막을 형성하는 공정과,
상기 통전 창으로부터 노출된 화합물 반도체층의 표면에 직접 접촉함과 함께, 상기 상면 위에 형성된 보호막의 일부를 적어도 덮고, 상기 메사형 구조부의 정상면 위에 광 사출 구멍을 갖도록, 메사형 구조부의 정상면으로부터 지지 구조부 상면에 이르는 연속막인 전극층을 형성하는 공정을 갖는 것을 특징으로 하는 발광 다이오드의 제조 방법. A method of manufacturing a light emitting diode comprising a support structure having an upper surface and a side surface, and a mesa structure having an inclined side surface and a top surface,
A step of forming a compound semiconductor layer including a reflective layer and an active layer which are DBR reflective layers on a substrate,
A step of forming a back electrode on a substrate,
A mesa structure section in which the first wet etching is performed on the compound semiconductor layer and a cross sectional area in the horizontal direction is continuously reduced toward the top surface, and a step of forming an upper surface of a support structure section disposed around the mesa structure section,
Performing a second wet etching along the cleavage line to form a sloped portion on the side surface of the support structure;
A step of forming a protective film on the support structure and the mesa structure so as to have the inclined portion and the energizing window covering at least a part of the upper surface and exposing a part of the surface of the compound semiconductor layer on the top surface of the mesa structure, and,
Wherein the mesa structure is formed on the top surface of the mesa structure so as to directly contact the surface of the compound semiconductor layer exposed from the power window and at least part of the protective film formed on the top surface, And forming an electrode layer which is a continuous film extending to the upper surface.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2011-204618 | 2011-09-20 | ||
JP2011204618A JP5961359B2 (en) | 2011-09-20 | 2011-09-20 | Light emitting diode and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130031211A KR20130031211A (en) | 2013-03-28 |
KR101445451B1 true KR101445451B1 (en) | 2014-09-26 |
Family
ID=48180540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120102669A KR101445451B1 (en) | 2011-09-20 | 2012-09-17 | Light emitting diode and method for producing the same |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP5961359B2 (en) |
KR (1) | KR101445451B1 (en) |
CN (1) | CN203218312U (en) |
TW (1) | TWI495152B (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019191134A1 (en) * | 2018-03-26 | 2019-10-03 | Lawrence Livermore National Security, Llc | Engineered current-density profile diode laser |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150101783A (en) | 2014-02-27 | 2015-09-04 | 서울바이오시스 주식회사 | Light emitting diode and method of fabricating the same |
CN106935689A (en) * | 2015-12-31 | 2017-07-07 | 比亚迪股份有限公司 | Flip-chip and preparation method thereof and lighting apparatus |
TWI588985B (en) | 2016-04-22 | 2017-06-21 | 友達光電股份有限公司 | Micro light emitting diode structure, pixel unit, and light emitting diode display panel |
CN109994582B (en) * | 2018-01-02 | 2020-08-25 | 山东华光光电子股份有限公司 | DBR structure for reducing warping degree of GaAs-based epitaxial wafer |
TWI661584B (en) * | 2018-05-18 | 2019-06-01 | 光磊科技股份有限公司 | Light emitting chip, packaged structure and associated manufacturing method |
CN110690337B (en) * | 2019-09-29 | 2021-07-09 | 维沃移动通信有限公司 | Flash light structure and electronic equipment |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006190854A (en) | 2005-01-07 | 2006-07-20 | Sony Corp | Light emitting diode |
KR20100037381A (en) * | 2008-10-01 | 2010-04-09 | 삼성전자주식회사 | Light emitting element with improved light extraction efficiency, light emitting device comprising the same, and fabricating method of the light emitting element and the light emitting device |
KR100982988B1 (en) | 2008-05-14 | 2010-09-17 | 삼성엘이디 주식회사 | Vertical semiconductor light emitting device and manufacturing method of the same |
KR101055766B1 (en) | 2009-12-14 | 2011-08-11 | 서울옵토디바이스주식회사 | LED chip with reflectors |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2310316A (en) * | 1996-02-15 | 1997-08-20 | Sharp Kk | Semiconductor laser |
JP2002289920A (en) * | 2001-03-27 | 2002-10-04 | Kyocera Corp | Led array, and its manufacturing method |
JP2006302919A (en) * | 2005-04-15 | 2006-11-02 | Sony Corp | Vertical cavity surface emitting laser and manufacturing method thereof |
JP2010153581A (en) * | 2008-12-25 | 2010-07-08 | Showa Denko Kk | Semiconductor light-emitting device and method of manufacturing the same, and lamp |
JP5526712B2 (en) * | 2009-11-05 | 2014-06-18 | 豊田合成株式会社 | Semiconductor light emitting device |
JP2011124314A (en) * | 2009-12-09 | 2011-06-23 | Fuji Xerox Co Ltd | Surface-emitting semiconductor laser, surface-emitting semiconductor laser device, optical transmission device, and information processing device |
KR101654340B1 (en) * | 2009-12-28 | 2016-09-06 | 서울바이오시스 주식회사 | A light emitting diode |
-
2011
- 2011-09-20 JP JP2011204618A patent/JP5961359B2/en not_active Expired - Fee Related
-
2012
- 2012-09-17 KR KR1020120102669A patent/KR101445451B1/en active IP Right Grant
- 2012-09-17 TW TW101133919A patent/TWI495152B/en not_active IP Right Cessation
- 2012-09-20 CN CN2012204833792U patent/CN203218312U/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006190854A (en) | 2005-01-07 | 2006-07-20 | Sony Corp | Light emitting diode |
KR100982988B1 (en) | 2008-05-14 | 2010-09-17 | 삼성엘이디 주식회사 | Vertical semiconductor light emitting device and manufacturing method of the same |
KR20100037381A (en) * | 2008-10-01 | 2010-04-09 | 삼성전자주식회사 | Light emitting element with improved light extraction efficiency, light emitting device comprising the same, and fabricating method of the light emitting element and the light emitting device |
KR101055766B1 (en) | 2009-12-14 | 2011-08-11 | 서울옵토디바이스주식회사 | LED chip with reflectors |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019191134A1 (en) * | 2018-03-26 | 2019-10-03 | Lawrence Livermore National Security, Llc | Engineered current-density profile diode laser |
US11658460B2 (en) | 2018-03-26 | 2023-05-23 | Lawrence Livermore National Security, Llc | Engineered current-density profile diode laser |
US11942759B2 (en) | 2018-03-26 | 2024-03-26 | Lawrence Livermore National Security, Llc | Engineered current-density profile diode laser |
Also Published As
Publication number | Publication date |
---|---|
TWI495152B (en) | 2015-08-01 |
KR20130031211A (en) | 2013-03-28 |
TW201318205A (en) | 2013-05-01 |
JP5961359B2 (en) | 2016-08-02 |
CN203218312U (en) | 2013-09-25 |
JP2013065785A (en) | 2013-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101589855B1 (en) | Light-emitting diode, and method for producing same | |
US9318656B2 (en) | Light-emitting diode and method of manufacturing the same | |
JP5961358B2 (en) | Light emitting diode and manufacturing method thereof | |
KR101445451B1 (en) | Light emitting diode and method for producing the same | |
US8575627B2 (en) | Semiconductor light emitting element having barriers which prevent forward current in a semiconductor film thereof | |
JP5032033B2 (en) | Light emitting diode | |
JP5244703B2 (en) | LIGHT EMITTING DIODE, LIGHT EMITTING DIODE LAMP, AND LIGHTING DEVICE | |
JP2008047871A (en) | Semiconductor light emitting diode | |
JP6088132B2 (en) | Light emitting diode and manufacturing method thereof | |
US6936864B2 (en) | Semiconductor light emitting element | |
WO2011090112A1 (en) | Light-emitting diode, light-emitting diode lamp and lighting device | |
WO2012117795A1 (en) | Light-emitting diode | |
KR101032987B1 (en) | Semiconductor light emitting device | |
JP2011192821A (en) | Light emitting diode | |
WO2011090016A1 (en) | Light-emitting diode, light-emitting diode lamp and lighting device | |
WO2010092741A1 (en) | Light-emitting diode, and light-emitting diode lamp | |
JP2014168101A (en) | Light emitting diode, light emitting diode lamp, and lighting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20170822 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20180920 Year of fee payment: 5 |