JP2013065785A - Light-emitting diode and method of manufacturing the same - Google Patents

Light-emitting diode and method of manufacturing the same Download PDF

Info

Publication number
JP2013065785A
JP2013065785A JP2011204618A JP2011204618A JP2013065785A JP 2013065785 A JP2013065785 A JP 2013065785A JP 2011204618 A JP2011204618 A JP 2011204618A JP 2011204618 A JP2011204618 A JP 2011204618A JP 2013065785 A JP2013065785 A JP 2013065785A
Authority
JP
Japan
Prior art keywords
layer
emitting diode
light emitting
light
mesa structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011204618A
Other languages
Japanese (ja)
Other versions
JP2013065785A5 (en
JP5961359B2 (en
Inventor
Noriyuki Aihara
範行 粟飯原
Noritaka Muraki
典孝 村木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2011204618A priority Critical patent/JP5961359B2/en
Priority to TW101133919A priority patent/TWI495152B/en
Priority to KR1020120102669A priority patent/KR101445451B1/en
Priority to CN2012204833792U priority patent/CN203218312U/en
Publication of JP2013065785A publication Critical patent/JP2013065785A/en
Publication of JP2013065785A5 publication Critical patent/JP2013065785A5/ja
Application granted granted Critical
Publication of JP5961359B2 publication Critical patent/JP5961359B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a light-emitting diode in which a protective film and an electrode film are formed with a uniform film thickness, stable and high luminance emission is secured, degradation of side surfaces is prevented, and high reliability and long life are achieved.SOLUTION: A light-emitting diode of the present invention is composed of a supporting structure portion 6 and a mesa structure portion 7. The supporting structure portion 6 includes a part of a reflective layer 2, has side surfaces 6b formed by wet etching, includes inclined portions 6ba, and the cross-section area including the inclined portions 6ba is formed so as to be continuously reduced toward an upper surface 6a. The mesa structure portion 7 has inclined side surfaces 7a formed by wet etching, and the cross-side area in the horizontal direction is formed so as to be continuously reduced toward a top surface 7b. A protective film 8 covers the upper surface 6a, the inclined portions 6ba, the inclined side surfaces 7a, and a peripheral region 7ba of the top surface 7b, and has an energization window 8b, inside the peripheral region 7ba, to expose a part of a surface of a semiconductor layer 5. An electrode layer 9 is directly in contact with the exposed surface from the energization window 8b, covers the protective film 8 formed on the upper surface 6a, and is a continuous film having a light emission hole 9b.

Description

本発明は、発光ダイオード及びその製造方法に関するものである。   The present invention relates to a light emitting diode and a method for manufacturing the same.

発光層で発生した光を素子上面の一部から取り出す点光源型の発光ダイオードが知られている。この型の発光ダイオードにおいて、発光層における通電領域をその面内の一部に制限するための電流狭窄構造を有するものが知られている(例えば、特許文献1)。電流狭窄構造を有する発光ダイオードでは、発光領域が限定され、その領域の真上に設けられた光射出孔から光を射出させるため、高い光出力が得られると共に射出させた光を光学部品等に効率良く取り込むことが可能である。   A point light source type light emitting diode that extracts light generated in the light emitting layer from a part of the upper surface of the element is known. As this type of light emitting diode, one having a current confinement structure for limiting a current-carrying region in a light emitting layer to a part of the surface is known (for example, Patent Document 1). In a light emitting diode having a current confinement structure, a light emitting region is limited, and light is emitted from a light emitting hole provided immediately above the region, so that high light output is obtained and the emitted light is applied to an optical component or the like. It is possible to capture efficiently.

点光源型の発光ダイオードのうち特に、共振器型発光ダイオード(RCLED:Resonant-Cavity Light Emitting Diode)は、2つのミラーからなる共振器内で発生する定在波の腹が共振器内に配置した発光層に位置するように構成すると共に、光出射側のミラーの反射率を基板側のミラーの反射率よりも低く設定することによりレーザ発振させないでLEDモードで動作する、高効率の発光素子である(特許文献2,3)。共振器型発光ダイオードは通常の発光ダイオードと比較して、共振器構造の効果によって、発光スペクトル線幅が狭い、出射光の指向性が高い、自然放出によるキャリア寿命が短いため高速応答が可能である、等の特徴があるため、センサなどに適している。   Among the point light source type light emitting diodes, in particular, a resonator type light emitting diode (RCLED) has an antinode of a standing wave generated in a resonator composed of two mirrors. A high-efficiency light-emitting element that is configured to be located in the light-emitting layer and that operates in LED mode without causing laser oscillation by setting the reflectance of the mirror on the light emission side to be lower than that of the mirror on the substrate side. Yes (Patent Documents 2 and 3). Resonator-type light-emitting diodes can respond faster than ordinary light-emitting diodes due to the effect of the resonator structure due to the narrow emission spectrum line width, high directivity of emitted light, and short carrier lifetime due to spontaneous emission. Because there is a feature such as, there is a suitable sensor.

共振器型発光ダイオードにおいて、基板に平行な方向において発光領域を狭くするために上部ミラー層及び活性層等をピラー構造とし、そのピラー構造の頂面の光取り出し面に光出射用の開口を有する層を備えた構成が知られている(例えば、特許文献4)。
図13は、基板31上に、下部ミラー層32と、活性層33と、上部ミラー層34と、コンタクト層35とを順に備えた共振器型発光ダイオードであって、活性層33と、上部ミラー層34と、コンタクト層35とをピラー構造37とし、ピラー構造37及びその周囲を保護膜38で被覆し、その保護膜38上に電極膜39を形成し、ピラー構造37の頂面37a(光取り出し面)において電極膜39に光出射用の開口39aを形成した共振器型発光ダイオードを示す。符号40は裏面電極である。
In the resonator type light emitting diode, the upper mirror layer and the active layer have a pillar structure in order to narrow the light emitting region in the direction parallel to the substrate, and the light extraction surface on the top surface of the pillar structure has an opening for light emission. A configuration including a layer is known (for example, Patent Document 4).
FIG. 13 shows a resonator type light emitting diode having a lower mirror layer 32, an active layer 33, an upper mirror layer 34, and a contact layer 35 in this order on a substrate 31. The layer 34 and the contact layer 35 are formed as a pillar structure 37, the pillar structure 37 and the periphery thereof are covered with a protective film 38, an electrode film 39 is formed on the protective film 38, and a top surface 37a (light) of the pillar structure 37 is formed. A resonator type light emitting diode in which an opening 39a for light emission is formed in the electrode film 39 on the extraction surface) is shown. Reference numeral 40 denotes a back electrode.

図13で示したようなピラー構造の電流狭窄構造は、共振器型ではない点光源型の発光ダイオードにおいても適用が可能である。   The current confinement structure having a pillar structure as shown in FIG. 13 can be applied to a point light source type light emitting diode which is not a resonator type.

特開2005−31842号公報JP 2005-31842 A 特開2002−76433号公報JP 2002-76433 A 特開2007−299949号公報JP 2007-299949 A 特開平9−283862号公報JP-A-9-283862

上記ピラー構造を形成する際、活性層等を成膜した後の、ピラー構造以外の部分の除去を異方性のドライエッチングによって実施するため、図13に示すように、ピラー構造37の側面37bは基板31に対して垂直あるいは急傾斜に形成されてしまう。このピラー構造の側面には通常、蒸着法やスパッタ法によって保護膜が形成された後、蒸着法によって電極用金属(例えば、Au)膜を形成するが、この垂直あるいは急傾斜の側面に、保護膜や電極用金属膜を一様な膜厚で形成するのは容易ではなく、不連続な膜になりやすいという問題がある。保護膜が不連続な膜になった場合(図13中の符号A)には、その不連続部分に電極用金属膜が入り込んで活性層等に接触してリークの原因になる。また、電極用金属膜が不連続な膜になった場合(図13中の符号B)には、通電不良の原因になる。   When the pillar structure is formed, in order to remove portions other than the pillar structure after forming the active layer and the like by anisotropic dry etching, as shown in FIG. 13, the side surface 37b of the pillar structure 37 is formed. Is formed perpendicularly or steeply to the substrate 31. Usually, a protective film is formed on the side surface of the pillar structure by vapor deposition or sputtering, and then a metal (for example, Au) film for electrodes is formed by vapor deposition. The protective film is formed on the vertical or steeply inclined side surface. It is not easy to form a film or a metal film for an electrode with a uniform film thickness, and there is a problem that it is likely to be a discontinuous film. When the protective film becomes a discontinuous film (symbol A in FIG. 13), the electrode metal film enters the discontinuous portion and comes into contact with the active layer or the like, causing leakage. Further, when the electrode metal film becomes a discontinuous film (reference numeral B in FIG. 13), it causes a conduction failure.

また、図13で示した発光ダイオードでは、ピラー構造を支持する構造32の側面32aが露出しているため、側面が大気や大気中の水分と接触して劣化してしまうという問題がある。特に、下部ミラー層32がAlの組成が高い半導体層の場合、側面が酸化して特性が低下してしまう。   Further, in the light emitting diode shown in FIG. 13, since the side surface 32a of the structure 32 supporting the pillar structure is exposed, there is a problem that the side surface comes into contact with the atmosphere or moisture in the atmosphere and deteriorates. In particular, when the lower mirror layer 32 is a semiconductor layer having a high Al composition, the side surfaces are oxidized and the characteristics are deteriorated.

また、ピラー構造以外の部分の除去をドライエッチングで行うと、高価な装置が必要となり、エッチング時間も長くかかるという問題もある。   In addition, when the portion other than the pillar structure is removed by dry etching, an expensive apparatus is required, and there is a problem that it takes a long etching time.

本発明は、上記事情を鑑みてなされたものであり、保護膜及びその上に形成された電極膜が均一な膜厚で形成され、安定で高輝度の発光が担保されていると共に、側面の劣化が防止され、高信頼性及び長寿命化が図られている発光ダイオード、及び、リークや通電不良を低減して歩留まりが向上すると共に従来より低コストで製造可能な発光ダイオードの製造方法を提供することを目的とする。   The present invention has been made in view of the above circumstances, and the protective film and the electrode film formed thereon are formed with a uniform film thickness, ensuring stable and high luminance light emission, Provided are light-emitting diodes that are prevented from deterioration, have high reliability and a long life, and light-emitting diodes that can be manufactured at a lower cost than in the past while reducing leakage and poor conduction and improving yield. The purpose is to do.

上記の目的を達成するために、本発明は以下の手段を提供する。
(1)基板上に反射層と活性層を含む化合物半導体層とを備えた発光ダイオードであって、上面及び側面を有する支持構造部と、該支持構造部上に配置し、傾斜側面及び頂面を有するメサ型構造部とからなり、前記支持構造部は少なくとも前記反射層の一部を含むものであって、その側面が、ウェットエッチングによって形成され、前記上面から前記基板側に少なくとも前記反射層を越える位置まで延在する傾斜部を含み、該傾斜部を含む水平方向の断面積が前記上面に向かって連続的に小さく形成されてなり、前記メサ型構造部は少なくとも前記活性層の一部を含むものであって、その傾斜側面がウェットエッチングによって形成されてなると共に、水平方向の断面積が前記頂面に向かって連続的に小さく形成されてなり、前記支持構造部及び前記メサ型構造部はそれぞれ、少なくとも一部は保護膜、電極膜によって順に覆われてなり、前記保護膜は、前記上面の少なくとも一部と、前記側面のうち少なくとも傾斜部と、前記傾斜側面と、前記頂面の周縁領域とを少なくとも覆うとともに、平面視して前記周縁領域の内側に前記化合物半導体層の表面の一部を露出する通電窓を有し、前記電極層は、前記通電窓から露出された化合物半導体層の表面に直接接触すると共に、前記上面上に形成された保護膜の一部を少なくとも覆い、前記メサ型構造部の頂面上に光射出孔を有するように形成された連続膜である、ことを特徴とする発光ダイオード。
(2)前記反射層がDBR反射層であることを特徴とする(1)に記載の発光ダイオード。
(3)前記活性層の基板と反対側に上部DBR反射層を備えたことを特徴とする(2)に記載の発光ダイオード。
(4)前記傾斜部が二以上の傾斜部分からなり、各傾斜部分を含む水平方向の断面積はそれぞれ前記上面に向かって連続的に小さく、前記上面に近い傾斜部分を含む水平方向の断面積ほど大きいことを特徴とする(1)〜(3)のいずれか一つに記載の発光ダイオード。
(5)前記電極層及び/又は前記保護膜上に光漏れ防止膜を備えたことを特徴とする(1)〜(4)のいずれか一つに記載の発光ダイオード。
(6)前記化合物半導体層が、前記電極層に接触するコンタクト層を有することを特徴とする(1)〜(5)のいずれか一つに記載の発光ダイオード。
(7)前記メサ型構造部が前記活性層のすべてと、前記反射層の一部または全部を含むことを特徴とする(1)〜(6)のいずれか一つに記載の発光ダイオード。
(8)前記メサ型構造部は平面視して矩形であることを特徴とする(1)〜(7)のいずれか一つに記載の発光ダイオード。
(9)前記メサ型構造部の各傾斜側面は前記基板のオリエンテーションフラットに対してオフセットして形成されていることを特徴とする(8)に記載の発光ダイオード。
(10)前記メサ型構造部の高さが3〜7μmであって、平面視した前記傾斜側面の幅が0.5〜7μmであることを特徴とする(1)〜(9)のいずれか一つに記載の発光ダイオード。
(11)前記光射出孔は平面視して円形又は楕円であることを特徴とする(1)〜(10)のいずれか一つに記載の発光ダイオード。
(12)前記光射出孔の径が50〜150μmであることを特徴とする(11)に記載の発光ダイオード。
(13)前記電極層の前記上面上の部分にボンディングワイヤを有することを特徴とする(1)〜(12)のいずれか一つに記載の発光ダイオード。
(14)前記活性層に含まれる発光層が多重量子井戸からなることを特徴とする(1)〜(13)のいずれか一つに記載の発光ダイオード。
(15)前記活性層に含まれる発光層が((AlX1Ga1−X1Y1In1−Y1P(0≦X1≦1,0<Y1≦1)、(AlX2Ga1−X2)As(0≦X2≦1)、(InX3Ga1−X3)As(0≦X3≦1))のいずれかからなることを特徴とする(1)〜(14)のいずれか一つに記載の発光ダイオード。
(16)上面及び側面を有する支持構造部と、該支持構造部上に配置し、傾斜側面及び頂面を有するメサ型構造部とからなる発光ダイオードの製造方法であって、基板上に、反射層と活性層を含む化合物半導体層とを形成する工程と、前記化合物半導体層に第1のウェットエッチングを行って、頂面に向かって水平方向の断面積が連続的に小さく形成されてなるメサ型構造部と、該メサ型構造部の周囲に配置する、支持構造部の上面とを形成する工程と、個片化用切断ラインに沿って第2のウェットエッチングを行って、支持構造部の側面の傾斜部を形成する工程と、前記傾斜部と前記上面の少なくとも一部とを覆うと共に、前記メサ型構造部の頂面に前記化合物半導体層の表面の一部を露出する通電窓を有するように、前記支持構造部及びメサ型構造部上に保護膜を形成する工程と、前記通電窓から露出された化合物半導体層の表面に直接接触すると共に、前記上面上に形成された保護膜の一部を少なくとも覆い、前記メサ型構造部の頂面上に光射出孔を有するように、連続膜である電極層を形成する工程と、を有することを特徴とする発光ダイオードの製造方法。
(17)前記第1及び第2のウェットエッチングを、リン酸/過酸化水素水混合液、アンモニア/過酸化水素水混合液、ブロムメタノール混合液、ヨウ化カリウム/アンモニアの群から選択される少なくとも1種以上を用いて行うことを特徴とする(16)に記載の発光ダイオードの製造方法。
In order to achieve the above object, the present invention provides the following means.
(1) A light emitting diode including a reflective semiconductor and a compound semiconductor layer including an active layer on a substrate, the support structure having an upper surface and a side surface, and the inclined side surface and the top surface disposed on the support structure unit The support structure portion includes at least a part of the reflection layer, and the side surface thereof is formed by wet etching, and at least the reflection layer from the upper surface to the substrate side. And a horizontal cross-sectional area including the inclined portion is continuously reduced toward the upper surface, and the mesa structure portion is at least a part of the active layer. And the inclined side surface is formed by wet etching, and the horizontal cross-sectional area is continuously reduced toward the top surface. Each of the mesa structure portions is covered at least in part by a protective film and an electrode film in order, and the protective film includes at least a part of the upper surface, at least an inclined portion of the side surfaces, and the inclined side surfaces. And an energization window that exposes a part of the surface of the compound semiconductor layer on the inner side of the peripheral area in plan view, at least covering the peripheral area of the top surface, and the electrode layer includes the energization window The compound semiconductor layer is directly contacted with the surface of the compound semiconductor layer exposed from the surface, covers at least a part of the protective film formed on the upper surface, and has a light emission hole on the top surface of the mesa structure. A light-emitting diode characterized by being a continuous film.
(2) The light emitting diode according to (1), wherein the reflective layer is a DBR reflective layer.
(3) The light-emitting diode according to (2), wherein an upper DBR reflective layer is provided on the side opposite to the substrate of the active layer.
(4) The inclined portion includes two or more inclined portions, and the horizontal sectional area including each inclined portion is continuously small toward the upper surface, and includes the inclined portion close to the upper surface. The light emitting diode according to any one of (1) to (3), wherein the light emitting diode is as large as possible.
(5) The light-emitting diode according to any one of (1) to (4), wherein a light leakage prevention film is provided on the electrode layer and / or the protective film.
(6) The light-emitting diode according to any one of (1) to (5), wherein the compound semiconductor layer has a contact layer in contact with the electrode layer.
(7) The light emitting diode according to any one of (1) to (6), wherein the mesa structure portion includes all of the active layer and part or all of the reflective layer.
(8) The light-emitting diode according to any one of (1) to (7), wherein the mesa structure portion is rectangular in plan view.
(9) The light emitting diode according to (8), wherein each inclined side surface of the mesa structure portion is formed offset with respect to an orientation flat of the substrate.
(10) Any one of (1) to (9), wherein the height of the mesa structure portion is 3 to 7 μm, and the width of the inclined side surface in plan view is 0.5 to 7 μm. The light emitting diode according to one.
(11) The light emitting diode according to any one of (1) to (10), wherein the light emission hole is circular or elliptical in plan view.
(12) The light emitting diode according to (11), wherein the diameter of the light emitting hole is 50 to 150 μm.
(13) The light-emitting diode according to any one of (1) to (12), wherein a bonding wire is provided in a portion on the upper surface of the electrode layer.
(14) The light emitting diode according to any one of (1) to (13), wherein the light emitting layer included in the active layer is formed of a multiple quantum well.
(15) light-emitting layer included in the active layer ((Al X1 Ga 1-X1 ) Y1 In 1-Y1 P (0 ≦ X1 ≦ 1,0 <Y1 ≦ 1), (Al X2 Ga 1-X2) As (0 ≦ X2 ≦ 1), (In X3 Ga 1-X3 ) As (0 ≦ X3 ≦ 1)), according to any one of (1) to (14), Light emitting diode.
(16) A method of manufacturing a light emitting diode comprising a support structure portion having an upper surface and a side surface, and a mesa structure portion disposed on the support structure portion and having an inclined side surface and a top surface. Forming a compound semiconductor layer including an active layer and a compound semiconductor layer; and performing a first wet etching on the compound semiconductor layer to form a mesa having a horizontal cross-sectional area continuously reduced toward the top surface. Forming a mold structure part and an upper surface of the support structure part arranged around the mesa mold structure part, and performing a second wet etching along the cutting line for singulation, A step of forming an inclined portion of a side surface; and an energization window that covers at least a portion of the inclined portion and the upper surface and exposes a portion of the surface of the compound semiconductor layer on the top surface of the mesa structure portion. The support structure and Forming a protective film on the mold structure, and directly contacting a surface of the compound semiconductor layer exposed from the energizing window, covering at least a part of the protective film formed on the upper surface, and And a step of forming an electrode layer which is a continuous film so as to have a light emission hole on the top surface of the mold structure portion.
(17) The first and second wet etching are at least selected from the group consisting of a phosphoric acid / hydrogen peroxide solution mixture, an ammonia / hydrogen peroxide solution mixture, a bromomethanol mixture solution, and a potassium iodide / ammonia solution. (1) The method for producing a light-emitting diode according to (16), which is performed using one or more kinds.

本発明の発光ダイオードによれば、上面及び側面を有する支持構造部と、該支持構造部上に配置し、傾斜側面及び頂面を有するメサ型構造部とからなる構成を採用したので、高い光出力が得られると共に射出させた光を光学部品等に効率良く取り込むことが可能である。
また、メサ型構造部の傾斜側面はウェットエッチングによって形成されてなると共にメサ型構造部が頂面に向かって水平方向の断面積が連続的に小さく形成されてなる構成において、支持構造部及びメサ型構造部はそれぞれ、少なくとも一部は保護膜、電極膜によって順に覆われてなり、保護膜は、上面の少なくとも一部と、側面のうち少なくとも傾斜部と、傾斜側面と、頂面の周縁領域とを少なくとも覆うとともに、平面視して周縁領域の内側に化合物半導体層の表面の一部を露出する通電窓を有し、電極層は、通電窓から露出された化合物半導体層の表面に直接接触すると共に、前記上面上に形成された保護膜の一部を少なくとも覆い、前記メサ型構造部の頂面上に光射出孔を有するように形成された連続膜である構成を採用したので、垂直側面の場合に比べて側面に保護膜及びその上の電極膜を形成しやすいために均一な膜厚で連続な膜が形成されるため、不連続な膜に起因したリークや通電不良がなく、安定で高輝度の発光が担保されている。かかる効果は、ウェットエッチングによって形成されてなる傾斜側面を有するメサ型構造部を備えていれば奏する効果であり、発光ダイオードの内部の積層構造や基板の構成によらずに得られる効果である。
また、支持構造部は少なくとも反射層の一部を含むものであって、その側面が、ウェットエッチングによって形成され、上面から基板側に少なくとも反射層を越える位置まで延在する傾斜部を含み、該傾斜部を含む水平方向の断面積が上面に向かって連続的に小さく形成されてなる構成において、保護膜は、上面の少なくとも一部と、側面のうち少なくとも傾斜部と、傾斜側面と、頂面の周縁領域とを少なくとも覆う構成を採用したので、支持構造部の反射層の側面は保護膜で被覆されており、反射層の側面が大気や水分と接触して劣化することが防止され、高信頼性及び長寿命化が図られている。かかる効果は、ウェットエッチングによって形成されてなる傾斜側面を有するメサ型構造部を備えていれば奏する効果であり、発光ダイオードの内部の積層構造や基板の構成によらずに得られる効果である。
According to the light emitting diode of the present invention, since the structure including the support structure portion having the upper surface and the side surface and the mesa structure portion disposed on the support structure portion and having the inclined side surface and the top surface is adopted, Output can be obtained and the emitted light can be efficiently taken into an optical component or the like.
Further, in the configuration in which the inclined side surface of the mesa structure portion is formed by wet etching and the mesa structure portion is formed such that the horizontal cross-sectional area is continuously reduced toward the top surface, the support structure portion and the mesa structure are formed. Each of the mold structure parts is sequentially covered with a protective film and an electrode film in order, and the protective film includes at least a part of the upper surface, at least an inclined part of the side surfaces, an inclined side surface, and a peripheral region of the top surface. And a conductive window that exposes part of the surface of the compound semiconductor layer on the inner side of the peripheral region in plan view, and the electrode layer is in direct contact with the surface of the compound semiconductor layer exposed from the conductive window In addition, since a configuration is adopted that is a continuous film formed so as to cover at least a part of the protective film formed on the upper surface and have a light emission hole on the top surface of the mesa structure portion, Compared to the case of the right side, it is easier to form a protective film on the side and the electrode film on it, so a continuous film with a uniform thickness is formed, so there is no leakage or poor conduction due to the discontinuous film Stable and high luminance light emission is guaranteed. Such an effect is achieved as long as a mesa structure portion having an inclined side surface formed by wet etching is provided, and is an effect obtained regardless of the laminated structure inside the light emitting diode and the configuration of the substrate.
Further, the support structure portion includes at least a part of the reflective layer, and the side surface of the support structure portion is formed by wet etching and includes an inclined portion extending from the upper surface to the substrate side at least beyond the reflective layer, In the configuration in which the horizontal cross-sectional area including the inclined portion is continuously reduced toward the upper surface, the protective film includes at least a part of the upper surface, at least the inclined portion, the inclined side surface, and the top surface of the side surface. Since the side surface of the reflective layer of the support structure is covered with a protective film, the side surface of the reflective layer is prevented from being deteriorated by contact with air or moisture. Reliability and longer life are achieved. Such an effect is achieved as long as a mesa structure portion having an inclined side surface formed by wet etching is provided, and is an effect obtained regardless of the laminated structure inside the light emitting diode and the configuration of the substrate.

本発明の発光ダイオードによれば、反射層がDBR反射層である構成を採用することにより、発光スペクトル線幅が狭い発光が可能となる。また、さらに、活性層の基板と反対側に上部DBR反射層を備えた構成を採用することにより、発光スペクトル線幅が狭く、出射光の指向性が高く、高速応答が可能となる。   According to the light emitting diode of the present invention, it is possible to emit light with a narrow emission spectrum line width by adopting a configuration in which the reflective layer is a DBR reflective layer. Furthermore, by adopting a configuration in which the upper DBR reflective layer is provided on the side opposite to the substrate of the active layer, the emission spectral line width is narrow, the directivity of the emitted light is high, and high-speed response is possible.

本発明の発光ダイオードによれば、反射層が金属からなる構成を採用することにより、発光層で発光した光を高い反射率で反射して高い光出力が可能となる。   According to the light emitting diode of the present invention, by adopting a configuration in which the reflective layer is made of metal, light emitted from the light emitting layer is reflected with a high reflectance, and high light output is possible.

本発明の発光ダイオードによれば、傾斜部が二以上の傾斜部分からなり、各傾斜部分を含む水平方向の断面積はそれぞれ上面に向かって連続的に小さく、上面に近い傾斜部分を含む水平方向の断面積ほど大きい構成を採用することにより、垂直側面の場合に比べて側面に保護膜及びその上の電極膜を形成しやすいために均一な膜厚で連続な膜が形成されるため、不連続な膜に起因したリークや通電不良がなく、安定で高輝度の発光が担保されている。   According to the light emitting diode of the present invention, the inclined portion is composed of two or more inclined portions, the horizontal cross-sectional area including each inclined portion is continuously small toward the upper surface, and the horizontal direction including the inclined portion close to the upper surface. By adopting a configuration having a larger cross-sectional area than the vertical side surface, it is easier to form a protective film and an electrode film thereon on the side surface than in the case of the vertical side surface. There are no leaks or poor energization due to the continuous film, and stable and bright light emission is ensured.

本発明の発光ダイオードによれば、電極層及び/又は保護膜上に光漏れ防止膜を備えた構成を採用することにより、活性層で発光した光が電極層及び/又は保護膜を透過して素子外に漏れることを防止できる。   According to the light emitting diode of the present invention, by adopting a configuration including a light leakage prevention film on the electrode layer and / or the protective film, the light emitted from the active layer is transmitted through the electrode layer and / or the protective film. It is possible to prevent leakage outside the element.

本発明の発光ダイオードによれば、化合物半導体層が電極層に接触するコンタクト層を有する構成を採用することにより、オーミック電極の接触抵抗を下げて低電圧駆動が可能となる。   According to the light emitting diode of the present invention, by adopting a configuration in which the compound semiconductor layer has a contact layer in contact with the electrode layer, the contact resistance of the ohmic electrode can be lowered and low voltage driving can be performed.

本発明の発光ダイオードによれば、メサ型構造部は活性層のすべてと、反射層の一部または全部を含む構成を採用することにより、発光は全て、メサ型構造部内で生ずることになり、光取り出し効率が向上する。   According to the light emitting diode of the present invention, the mesa structure portion adopts a configuration including all of the active layer and part or all of the reflective layer, so that all light emission occurs in the mesa structure portion. The light extraction efficiency is improved.

本発明の発光ダイオードによれば、メサ型構造部を平面視して矩形である構成を採用することにより、製造時のウェットエッチングにおける異方性の影響によりエッチング深さによりメサ形状が変化することが抑制され、メサ部面積の制御が容易なので、高精度の寸法形状が得られている。   According to the light emitting diode of the present invention, by adopting a rectangular configuration when the mesa structure is viewed in plan, the mesa shape changes depending on the etching depth due to anisotropy in wet etching during manufacturing. Is suppressed, and the mesa area can be easily controlled, so that a highly accurate dimensional shape is obtained.

本発明の発光ダイオードによれば、メサ型構造部の各傾斜側面が基板のオリエンテーションフラットに対してオフセットして形成されている構成を採用することにより、矩形メサ型構造部を構成する4辺に対し基板方位による異方性の影響が緩和されているため、均等なメサ形状・勾配が得られている。   According to the light emitting diode of the present invention, by adopting a configuration in which each inclined side surface of the mesa structure portion is formed offset with respect to the orientation flat of the substrate, the four sides constituting the rectangular mesa structure portion are formed. On the other hand, since the influence of the anisotropy due to the substrate orientation is mitigated, a uniform mesa shape / gradient is obtained.

本発明の発光ダイオードによれば、メサ型構造部の高さが3〜7μmであって、平面視した傾斜側面の幅が0.5〜7μmである構成を採用することにより、垂直側面の場合に比べて側面に保護膜及びその上の電極膜を形成しやすいために均一な膜厚で連続な膜が形成されるため、不連続な膜に起因したリークや通電不良がなく、安定で高輝度の発光が担保されている。   According to the light emitting diode of the present invention, by adopting a configuration in which the height of the mesa structure portion is 3 to 7 μm and the width of the inclined side surface in a plan view is 0.5 to 7 μm, Compared to the above, it is easy to form a protective film on the side and the electrode film on it, so a continuous film is formed with a uniform film thickness. Luminance emission is guaranteed.

本発明の発光ダイオードによれば、光射出孔が平面視して円形又は楕円である構成を採用することにより、矩形等の角を持つ構造に比べ均一なコンタクト領域を形成しやすく、角部での電流集中等の発生を抑制できる。また、受光側でのファイバー等への結合に適している。   According to the light emitting diode of the present invention, by adopting a configuration in which the light emitting hole is circular or elliptical in plan view, it is easy to form a uniform contact region as compared with a structure having a corner such as a rectangle. Occurrence of current concentration and the like can be suppressed. Further, it is suitable for coupling to a fiber or the like on the light receiving side.

本発明の発光ダイオードによれば、光射出孔の径が50〜150μmである構成を採用することにより、50μm未満ではメサ型構造部での電流密度が高くなり、低電流で出力が飽和してしまう一方、150μmを超えるとメサ型構造部全体への電流拡散が困難であるため、注入電流に対する発光効率が低下するという問題が回避されている。   According to the light emitting diode of the present invention, by adopting a configuration in which the diameter of the light emitting hole is 50 to 150 μm, the current density in the mesa structure is increased below 50 μm, and the output is saturated at a low current. On the other hand, if the thickness exceeds 150 μm, it is difficult to spread the current to the entire mesa structure, so that the problem that the light emission efficiency with respect to the injection current is reduced is avoided.

本発明の発光ダイオードによれば、電極層の上面上の部分にボンディングワイヤを有する構成を採用することにより、十分な荷重(及び超音波)をかけられる上面にワイヤボンディングがなされているので、接合強度の強いワイヤボンディングが実現されている。   According to the light emitting diode of the present invention, since the bonding is provided on the upper surface of the electrode layer, wire bonding is performed on the upper surface to which a sufficient load (and ultrasonic wave) can be applied. Strong wire bonding has been realized.

本発明の発光ダイオードによれば、活性層に含まれる発光層が多重量子井戸からなる構成を採用することにより、単色性に優れた発光を行うことができる。   According to the light emitting diode of the present invention, it is possible to emit light with excellent monochromaticity by adopting a configuration in which the light emitting layer included in the active layer is composed of multiple quantum wells.

本発明の発光ダイオードの製造方法によれば、化合物半導体層に第1のウェットエッチングを行って、頂面に向かって水平方向の断面積が連続的に小さく形成されてなるメサ型構造部と、該メサ型構造部の周囲に配置する、支持構造部の上面とを形成する工程と、個片化用切断ラインに沿って第2のウェットエッチングを行って、支持構造部の側面の傾斜部を形成する工程と、傾斜部と上面の少なくとも一部とを覆うと共に、メサ型構造部の頂面に化合物半導体層の表面の一部を露出する通電窓を有するように、支持構造部及びメサ型構造部上に保護膜を形成する工程と、通電窓から露出された化合物半導体層の表面に直接接触すると共に、前記上面上に形成された保護膜の一部を少なくとも覆い、前記メサ型構造部の頂面上に光射出孔を有するように、連続膜である電極層を形成する工程と、を有する構成を採用したので、高い光出力を有すると共に射出させた光を光学部品等に効率良く取り込むことが可能であると共に、垂直側面の場合に比べて傾斜斜面に保護膜及びその上の電極膜を形成しやすいために均一な膜厚で連続な膜が形成されるため、不連続な膜に起因したリークや通電不良がなく、安定で高輝度の発光が担保された発光ダイオードを製造することができる。従来の異方性のドライエッチングによりピラー構造を形成すると側面が垂直に形成されるが、(第1の)ウェットエッチングによりメサ型構造部を形成することにより、側面を緩やかな傾斜の側面を形成することができる。また、(第1の)ウェットエッチングによりメサ型構造部を形成することにより、従来のドライエッチングによってピラー構造を形成する場合に比べて形成時間が短縮することができる。
また、個片化用切断ラインに沿って第2のウェットエッチングを行って、支持構造部の側面の傾斜部を形成する工程と、傾斜部を覆う保護膜を形成する工程と、を有する構成を採用したので、側面が大気や水分と接触して劣化してしまうことが防止された発光ダイオードを製造することができる。
According to the method for manufacturing a light-emitting diode of the present invention, a mesa structure portion in which the first wet etching is performed on the compound semiconductor layer and the horizontal cross-sectional area is continuously reduced toward the top surface; The step of forming the upper surface of the support structure portion arranged around the mesa structure portion, and the second wet etching along the cutting line for singulation, the inclined portion on the side surface of the support structure portion The supporting structure portion and the mesa mold are formed so as to have a current-carrying window that covers the inclined portion and at least a part of the upper surface and exposes a part of the surface of the compound semiconductor layer on the top surface of the mesa structure portion. A step of forming a protective film on the structure, and a direct contact with the surface of the compound semiconductor layer exposed from the energization window, and at least a part of the protective film formed on the upper surface, the mesa structure There is a light exit hole on the top surface of As described above, since the structure including the step of forming the electrode layer which is a continuous film is employed, the light having a high light output and the emitted light can be efficiently taken into the optical component and the like, and the vertical Compared to the case of the side, it is easier to form the protective film and the electrode film on the inclined slope, so that a continuous film with a uniform film thickness is formed, so there is no leakage or poor conduction due to the discontinuous film. Thus, it is possible to manufacture a light-emitting diode in which stable and high-luminance emission is ensured. When the pillar structure is formed by the conventional anisotropic dry etching, the side surface is formed vertically, but by forming the mesa structure portion by the (first) wet etching, the side surface is formed with a gently inclined side surface. can do. Further, by forming the mesa structure portion by (first) wet etching, the formation time can be shortened as compared with the case where the pillar structure is formed by conventional dry etching.
In addition, the second wet etching is performed along the cutting line for singulation to form an inclined portion on the side surface of the support structure portion, and a step of forming a protective film covering the inclined portion. Since it is employed, it is possible to manufacture a light emitting diode in which the side surface is prevented from being deteriorated by contact with air or moisture.

本発明の一実施形態である発光ダイオードの断面摸式図である。It is a cross-sectional schematic diagram of the light emitting diode which is one Embodiment of this invention. 本発明の一実施形態である発光ダイオードの斜視図である。It is a perspective view of the light emitting diode which is one Embodiment of this invention. 本発明の一実施形態である発光ダイオードの傾斜斜面の断面を示す電子顕微鏡写真である。It is an electron micrograph which shows the cross section of the inclined slope of the light emitting diode which is one Embodiment of this invention. 本発明の一実施形態である発光ダイオードの活性層の断面摸式図である。It is a cross-sectional schematic diagram of the active layer of the light emitting diode which is one Embodiment of this invention. 本発明の他の実施形態である発光ダイオードの断面摸式図である。It is a cross-sectional schematic diagram of the light emitting diode which is other embodiment of this invention. 本発明のさらに他の実施形態である発光ダイオードの断面摸式図である。It is a cross-sectional schematic diagram of the light emitting diode which is further another embodiment of this invention. 本発明の一実施形態である発光ダイオードの製造方法を説明するための断面摸式図である。It is a cross-sectional model diagram for demonstrating the manufacturing method of the light emitting diode which is one Embodiment of this invention. 本発明の一実施形態である発光ダイオードの製造方法を説明するための断面摸式図である。It is a cross-sectional model diagram for demonstrating the manufacturing method of the light emitting diode which is one Embodiment of this invention. ウェットエッチングのエッチング時間に対する深さ及び幅の関係を示すグラフである。It is a graph which shows the relationship of the depth and width with respect to the etching time of wet etching. 本発明の一実施形態である発光ダイオードの製造方法を説明するための断面摸式図である。It is a cross-sectional model diagram for demonstrating the manufacturing method of the light emitting diode which is one Embodiment of this invention. 発光ダイオードの直上における光スペクトルの測定結果を示すグラフである。It is a graph which shows the measurement result of the optical spectrum immediately above a light emitting diode. 発光した光の指向性の測定結果を示すグラフである。It is a graph which shows the measurement result of the directivity of emitted light. 従来の発光ダイオードの断面図である。It is sectional drawing of the conventional light emitting diode.

以下、本発明を適用した発光ダイオード及びその製造方法について、添付図面を参照して詳細に説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
なお、本発明の効果を損ねない範囲で以下に記載していない層を備えてもよい。
Hereinafter, a light emitting diode to which the present invention is applied and a method for manufacturing the same will be described in detail with reference to the accompanying drawings. In addition, in the drawings used in the following description, in order to make the features easy to understand, there are cases where the portions that become the features are enlarged for convenience, and the dimensional ratios of the respective components are not always the same as the actual ones. . In addition, the materials, dimensions, and the like exemplified in the following description are examples, and the present invention is not limited to them, and can be appropriately changed and implemented without changing the gist thereof.
In addition, you may provide the layer which is not described below in the range which does not impair the effect of this invention.

〔発光ダイオード(第1の実施形態)〕
図1に、本発明を適用した発光ダイオードの一例である共振器型発光ダイオードの断面模式図である。図2は、図1で示した発光ダイオードを含むウェハ基板上に形成された発光ダイオードの斜視図である。
以下に、図1及び図2を参照して、本発明を適用した一実施形態の発光ダイオードについて詳細に説明する。
[Light-Emitting Diode (First Embodiment)]
FIG. 1 is a schematic cross-sectional view of a resonator type light emitting diode which is an example of a light emitting diode to which the present invention is applied. FIG. 2 is a perspective view of a light emitting diode formed on a wafer substrate including the light emitting diode shown in FIG.
Hereinafter, a light emitting diode according to an embodiment to which the present invention is applied will be described in detail with reference to FIGS. 1 and 2.

図1に示す発光ダイオード100は、基板1上に反射層2と活性層3を含む化合物半導体層とを備えた発光ダイオードであって、上面6a及び側面6bを有する支持構造部6と、該支持構造部6上に配置し、傾斜側面7a及び頂面7bを有するメサ型構造部7とからなり、支持構造部6は少なくとも反射層2の一部を含むものであって、その側面6が、ウェットエッチングによって形成され、上面6aから基板1側に少なくとも反射層2を越える位置まで延在する傾斜部6baを含み、該傾斜部6baを含む水平方向の断面積が上面6aに向かって連続的に小さく形成されてなり、メサ型構造部7は少なくとも活性層3の一部を含むものであって、その傾斜側面7aがウェットエッチングによって形成されてなると共に、水平方向の断面積が頂面7bに向かって連続的に小さく形成されてなり、支持構造部6及びメサ型構造部7はそれぞれ、少なくとも一部は保護膜8、電極膜9によって順に覆われてなり、保護膜8は、上面6aの少なくとも一部と、側面6bのうち少なくとも傾斜部6baと、傾斜側面7aと、頂面7bの周縁領域7baとを少なくとも覆うとともに、平面視して周縁領域7baの内側に化合物半導体層(コンタクト層5)の表面の一部を露出する通電窓8bを有し、電極層9は、通電窓8bから露出された化合物半導体層の表面に直接接触すると共に、上面6a上に形成された保護膜8の一部を少なくとも覆い、メサ型構造部7の頂面7b上に光射出孔を有するように形成された連続膜であって、反射層2はDBR反射層(下部DBR反射層)であり、活性層3の基板1と反対側に上部DBR反射層4を備え、化合物半導体層は電極層9に接触するコンタクト層5を有するものである。
支持構造部6の側面6bは、傾斜部6ba(本実施形態では、反射層2の側面と基板1の側面とからなる)と、基板の側面の一部6bbとからなる。
支持構造部6の側面6bの傾斜部6ba上に保護膜を介して光漏れ防止膜24を備えている。
本実施形態のメサ型構造部7は、平面視して矩形であり、電極層9の光射出孔9bは平面視して円形である。メサ型構造部7の平面視は矩形に限定されず、また、光射出孔9bの平面視も円形に限定されない。
また、基板1の下面側には裏面電極10(図5参照)が形成される。
A light-emitting diode 100 shown in FIG. 1 is a light-emitting diode having a compound semiconductor layer including a reflective layer 2 and an active layer 3 on a substrate 1, and a support structure 6 having an upper surface 6a and a side surface 6b, and the support The mesa-type structure portion 7 is disposed on the structure portion 6 and has inclined side surfaces 7a and a top surface 7b. The support structure portion 6 includes at least a part of the reflective layer 2, and the side surface 6 has It includes an inclined portion 6ba formed by wet etching and extending from the upper surface 6a to the substrate 1 side to a position exceeding at least the reflective layer 2, and a horizontal cross-sectional area including the inclined portion 6ba is continuously directed toward the upper surface 6a. The mesa structure 7 is formed to be small and includes at least a part of the active layer 3, and the inclined side surface 7a is formed by wet etching, and the horizontal sectional area is The support structure portion 6 and the mesa structure portion 7 are each formed to be continuously small toward the surface 7b, and at least a part of the support structure portion 6 and the mesa structure portion 7 are sequentially covered by the protective film 8 and the electrode film 9, respectively. At least a part of the upper surface 6a, at least the inclined portion 6ba of the side surface 6b, the inclined side surface 7a, and the peripheral region 7ba of the top surface 7b are covered at least, and the compound semiconductor layer (inside the peripheral region 7ba in plan view) The contact layer 5) has a current-carrying window 8b exposing a part of the surface, and the electrode layer 9 is in direct contact with the surface of the compound semiconductor layer exposed from the current-carrying window 8b, and is formed on the upper surface 6a. It is a continuous film that covers at least a part of the film 8 and has a light emission hole on the top surface 7b of the mesa structure portion 7, and the reflective layer 2 is a DBR reflective layer (lower DBR reflective layer). Yes, active layer Comprising the substrate 1 and the upper DBR mirror layer 4 on the opposite side, the compound semiconductor layer has a contact layer 5 in contact with the electrode layer 9.
The side surface 6b of the support structure portion 6 includes an inclined portion 6ba (in the present embodiment, composed of the side surface of the reflective layer 2 and the side surface of the substrate 1) and a part 6bb of the side surface of the substrate.
A light leakage prevention film 24 is provided on the inclined part 6ba of the side surface 6b of the support structure part 6 through a protective film.
The mesa structure portion 7 of the present embodiment is rectangular in plan view, and the light emission hole 9b of the electrode layer 9 is circular in plan view. The plan view of the mesa structure 7 is not limited to a rectangle, and the plan view of the light emission hole 9b is not limited to a circle.
A back electrode 10 (see FIG. 5) is formed on the lower surface side of the substrate 1.

本発明の発光ダイオードは、図2に示すように、ウェハ状の基板上に多数の発光ダイオード100を作製した後、各発光ダイオードごとにストリート21(点線22はストリート21の長手方向の中心線)に沿って切断することにより製造することができる。すなわち、点線22に沿ってストリート21の部分にレーザーやブレード等を当てることにより、各発光ダイオードごとに切断することができる。   As shown in FIG. 2, in the light emitting diode of the present invention, after a large number of light emitting diodes 100 are formed on a wafer-like substrate, each light emitting diode has a street 21 (a dotted line 22 is a center line in the longitudinal direction of the street 21). It can manufacture by cutting along. That is, each light emitting diode can be cut by applying a laser, a blade, or the like to the portion of the street 21 along the dotted line 22.

メサ型構造部7は、上面6aに対して上方に突出した構造であり、傾斜側面7aと頂面7bとを外面として有する。図1で示した例の場合、傾斜側面7aは、活性層3の全層、上部DBR層4及びコンタクト層5の傾斜断面上に保護膜を介して形成された電極層(おもて面電極層)9の表面からなり、頂面7bは、保護膜8の中央部分を覆う部分8dの表面と、電極層9(符号9ba、9bb及び9dの部分)の表面とからなる。   The mesa structure 7 projects upward from the upper surface 6a and has an inclined side surface 7a and a top surface 7b as outer surfaces. In the case of the example shown in FIG. 1, the inclined side surface 7 a is an electrode layer (front surface electrode) formed on the entire active layer 3, the upper DBR layer 4, and the inclined cross section of the contact layer 5 via a protective film. The top surface 7b is composed of the surface of the portion 8d covering the central portion of the protective film 8 and the surface of the electrode layer 9 (portions 9ba, 9bb and 9d).

本発明のメサ型構造部7はその内部に少なくとも活性層3の一部を含むものである。
図1で示した例の場合、メサ型構造部7はその内部に、コンタクト層5と、上部DBR層4と、活性層3の全層とを含む。メサ型構造部7の内部には、活性層3の一部だけを含んでもよいが、活性層3の全層がメサ型構造部7の内部に含まれるのが好ましい。活性層3で発光した光を全てメサ型構造部内で生ずることになり、光取り出し効率が向上するからである。また、メサ型構造部7の内部に下部DBR層2の一部を含んでもよい。
The mesa structure portion 7 of the present invention includes at least a part of the active layer 3 therein.
In the case of the example shown in FIG. 1, the mesa structure portion 7 includes the contact layer 5, the upper DBR layer 4, and the entire active layer 3 therein. The mesa structure 7 may include only a part of the active layer 3, but it is preferable that the entire active layer 3 is included in the mesa structure 7. This is because all the light emitted from the active layer 3 is generated in the mesa structure, and the light extraction efficiency is improved. Further, a part of the lower DBR layer 2 may be included in the mesa structure portion 7.

また、メサ型構造部7は、その傾斜側面7aがウェットエッチングによって形成されてなると共に、基板1側から頂面7b(上方)に向かって水平方向の断面積が連続的に小さく形成されてなる。傾斜側面7aはウェットエッチングによって形成されたものなので、下に凸状に形成されてなる。メサ型構造部7の高さhは3〜7μmであって、平面視した傾斜側面7aの幅wが0.5〜7μmであるのが好ましい。この場合、メサ型構造部7の側面が垂直若しくは急傾斜でなく、緩やかな傾斜であるために、保護膜や電極用金属膜を一様な膜厚で形成するのが容易となり、不連続な膜になるおそれがなく、そのため、不連続な膜に起因したリークや通電不良がなく、安定で高輝度の発光が担保されるからである。また、高さが7μmを超えるまでウェットエッチングを行うと、傾斜側面がオーバーハング形状(逆テーパ状)になりやすくなるので好ましくない。オーバーハング形状(逆テーパ状)では保護膜や電極膜を均一な膜厚で不連続箇所なく形成することが垂直側面の場合よりもさらに困難になる。
なお、本明細書において、高さhとは、上面6a上の保護膜を介して形成された電極膜9(符号9cの部分)の表面から、保護膜8の符号8baの部分を覆う電極膜9(符号9baの部分)の表面までの垂直方向の距離(図1参照)をいう。また、幅wとは、保護膜8の符号8baの部分を覆う電極膜9(符号9baの部分)のエッジからそのエッジにつながった傾斜側面の電極膜9(符号9aの部分)の最下のエッジの水平方向の距離(図1参照)をいう。
Further, the mesa structure portion 7 has the inclined side surface 7a formed by wet etching, and the cross-sectional area in the horizontal direction is continuously reduced from the substrate 1 side to the top surface 7b (upward). . Since the inclined side surface 7a is formed by wet etching, it is formed in a convex shape downward. The height h of the mesa structure 7 is preferably 3 to 7 μm, and the width w of the inclined side surface 7a in plan view is preferably 0.5 to 7 μm. In this case, since the side surface of the mesa structure portion 7 is not vertical or steeply inclined but gently inclined, it is easy to form the protective film and the electrode metal film with a uniform film thickness, which is discontinuous. This is because there is no possibility of forming a film, and therefore there is no leakage or poor conduction due to the discontinuous film, and stable and high-luminance emission is ensured. Further, it is not preferable to perform wet etching until the height exceeds 7 μm because the inclined side surface tends to be in an overhang shape (reverse taper shape). In the overhang shape (reverse taper shape), it becomes more difficult to form the protective film and the electrode film with a uniform film thickness without discontinuous portions than in the case of the vertical side surface.
In the present specification, the height h means an electrode film that covers the portion 8ba of the protective film 8 from the surface of the electrode film 9 (portion 9c) formed through the protective film on the upper surface 6a. This is the vertical distance (see FIG. 1) to the surface of 9 (part 9ba). Further, the width w is the lowermost portion of the electrode film 9 (reference numeral 9a) on the inclined side surface connected to the edge of the electrode film 9 (reference numeral 9ba) covering the protective film 8 at the reference numeral 8ba. The horizontal distance of the edge (see FIG. 1).

図3は、メサ型構造部7近傍の断面の電子顕微鏡写真である。
図3で示した例の層構成は、コンタクト層がAl0.3Ga0.7Asからなり、その層厚が3μmである点以外は、後述する実施例と同様な構成である。
FIG. 3 is an electron micrograph of a cross section in the vicinity of the mesa structure portion 7.
The layer structure of the example shown in FIG. 3 is the same as that of the example described later except that the contact layer is made of Al 0.3 Ga 0.7 As and the layer thickness is 3 μm.

本発明のメサ型構造部はウェットエッチングによって形成されてなるので、その頂面側から基板側へ行くほど(図で下方に行くほど)、メサ型構造部の水平断面積(又は、幅もしくは径)の増大率が大きくなるように形成されている。この形状によってメサ型構造部がドライエッチングではなく、ウェットエッチングによって形成されたものであることを判別することができる。
図3で示した例では、高さhは7μmであり、幅wは3.5〜4.5μmであった。
Since the mesa structure portion of the present invention is formed by wet etching, the horizontal cross-sectional area (or width or diameter) of the mesa structure portion increases from the top surface side to the substrate side (downward in the figure). ) To increase. With this shape, it can be determined that the mesa structure is formed not by dry etching but by wet etching.
In the example shown in FIG. 3, the height h is 7 μm, and the width w is 3.5 to 4.5 μm.

メサ型構造部7は、平面視して矩形であるのが好ましい。製造時のウェットエッチングにおける異方性の影響でエッチング深さによりメサ形状が変化することが抑制され、メサ型構造部の各面の面積の制御が容易なので、高精度の寸法形状が得られるからである。   The mesa structure 7 is preferably rectangular in plan view. The mesa shape can be prevented from changing depending on the etching depth due to the influence of anisotropy in wet etching during manufacturing, and the area of each surface of the mesa structure can be easily controlled, so a highly accurate dimensional shape can be obtained. It is.

発光ダイオードにおけるメサ型構造部7の位置は、図1及び図2に示すように、素子の小型化のためには発光ダイオードの長軸方向の一方に片寄っているのが好ましい。上面6aはボンディングワイヤ(図示せず)を取り付けるのに要する広さが必要であるため、狭くするのには限界があり、メサ型構造部7をもう一方に寄せることにより、支持構造部6の上面6aの範囲を最小化でき、素子の小型化を図ることができるからである。   As shown in FIGS. 1 and 2, the position of the mesa structure portion 7 in the light emitting diode is preferably shifted to one side in the long axis direction of the light emitting diode in order to reduce the size of the element. Since the upper surface 6a needs to be wide enough to attach a bonding wire (not shown), there is a limit to making it narrower. By bringing the mesa structure 7 to the other side, the support structure 6 This is because the range of the upper surface 6a can be minimized and the device can be miniaturized.

支持構造部6は、メサ型構造部7の下部に配置する構造であり、上面6a及び側面6bを外面として有する。その側面6bは、ウェットエッチングによって形成され、上面6aから基板1側に少なくとも反射層2を越える位置まで延在する傾斜部6baを含む。支持構造部6は、この傾斜部6baを含む水平方向の断面積は上面6a(上方)に向かって連続的に小さく形成されてなるものである。傾斜部6baを除く側面を含む水平方向の断面積は変わらない。   The support structure portion 6 is a structure disposed below the mesa structure portion 7 and has an upper surface 6a and side surfaces 6b as outer surfaces. The side surface 6b is formed by wet etching and includes an inclined portion 6ba extending from the upper surface 6a to the substrate 1 side to a position at least exceeding the reflective layer 2. The support structure portion 6 is formed such that the horizontal sectional area including the inclined portion 6ba is continuously reduced toward the upper surface 6a (upward). The horizontal cross-sectional area including the side surface excluding the inclined portion 6ba does not change.

傾斜部6baは、その高さが7μmを超えるまでウェットエッチングを行うと、オーバーハング形状(逆テーパ状)になりやすくなるので、7μm以下であることが好ましい。   If the inclined portion 6ba is wet-etched until its height exceeds 7 μm, it tends to be in an overhang shape (reverse taper shape).

傾斜部6baは複数の傾斜部分からなってもよい。この場合、各傾斜部分を含む水平方向の断面積はそれぞれ上面(上方)に向かって連続的に小さく、上面に近い(上方側の)傾斜部分を含む水平方向の断面積ほど大きくなるように、各傾斜部分を形成する。特に、メサ型構造部を形成する際と同様に、傾斜部6baの高さが7μmを超える場合には一つの傾斜部分をウェットエッチングで形成すると、オーバーハング形状(逆テーパ状)になりやすくなるので、7μm以下の複数の傾斜部分で傾斜部6baを形成するのが好ましい。
また、ウェットエッチングによって傾斜部を深く(高く)形成すると、横方向にもエッチングが進むのでメサ型構造部が小さくなり発光面積が小さくなるという問題や、傾斜部において傾斜の角度が垂直に近い範囲が長くなるという問題や、エッチングの異方性の影響で平面視して縦と横のエッチング速度が異なるため一方向だけより深く形成されてしまうという問題もあるので、傾斜部を深く(高く)形成する場合には複数段の傾斜部分からなるのが好ましい。
The inclined portion 6ba may be composed of a plurality of inclined portions. In this case, the horizontal cross-sectional area including each inclined portion is continuously small toward the upper surface (upward), and the horizontal cross-sectional area including the inclined portion close to the upper surface (on the upper side) is increased. Each inclined portion is formed. In particular, as in the case of forming the mesa structure portion, when the height of the inclined portion 6ba exceeds 7 μm, if one inclined portion is formed by wet etching, an overhang shape (reverse taper shape) is likely to occur. Therefore, it is preferable to form the inclined portion 6ba with a plurality of inclined portions of 7 μm or less.
In addition, when the inclined portion is formed deep (high) by wet etching, the etching proceeds in the lateral direction, so that the mesa-type structure portion becomes smaller and the light emission area becomes smaller, and the inclination angle of the inclined portion is close to vertical. In addition, there is a problem that the vertical and horizontal etching rates are different in plan view due to the effect of etching anisotropy, and the depth of the inclined part is deeper (higher). In the case of forming, it is preferably composed of a plurality of inclined portions.

上面6aは、メサ型構造部7の周囲に配置する部分である。本発明では、ワイヤボンディングが、メサ型構造部7ではなく、十分な荷重(及び超音波)をかけることが可能な、電極層の上面に位置する部分になされるので、接合強度の強いワイヤボンディングが実現できる。   The upper surface 6 a is a portion arranged around the mesa structure portion 7. In the present invention, the wire bonding is performed not on the mesa structure 7 but on a portion located on the upper surface of the electrode layer where a sufficient load (and ultrasonic wave) can be applied. Can be realized.

上面6aの上には、保護膜8、電極層(おもて面電極層)9が順に形成されており、上面6aの上の電極層9上にはボンディングワイヤ(図示せず)が取り付けられる。上面6aの保護膜8の直下に配置する材料は、メサ型構造部7の内部の構成により決まる。図1で示した例の場合、メサ型構造部7の内部はコンタクト層5と、上部DBR層4と、活性層3の全層とを含み、活性層3の直下の層である下部DBR層の最上面が上面6aの保護膜8の直下に配置するので、上面6aの保護膜8の直下に配置する材料は下部DBR層の最上面の材料である。   A protective film 8 and an electrode layer (front electrode layer) 9 are sequentially formed on the upper surface 6a, and a bonding wire (not shown) is attached on the electrode layer 9 on the upper surface 6a. . The material disposed immediately below the protective film 8 on the upper surface 6 a is determined by the internal configuration of the mesa structure portion 7. In the case of the example shown in FIG. 1, the inside of the mesa structure portion 7 includes the contact layer 5, the upper DBR layer 4, and the entire active layer 3, and the lower DBR layer that is a layer immediately below the active layer 3. Since the uppermost surface of the upper surface 6a is disposed directly below the protective film 8 on the upper surface 6a, the material disposed immediately below the protective film 8 on the upper surface 6a is the material of the uppermost surface of the lower DBR layer.

保護膜8は、上面6aの少なくとも一部を覆う部分8c(メサ型構造部7を挟んで反対側の上面を覆う部分8cc)も含む)と、側面6bのうち少なくとも傾斜部6baを覆う部分8fと、傾斜側面7aを覆う部分8aと、頂面7bの周縁領域7baを覆う部分8baとを有し、平面視して周縁領域7baの内側に化合物半導体層の表面の一部を露出する通電窓8bを有する。
本実施形態の通電窓8bは、メサ型構造部7の頂面7bにおいてコンタクト層5の表面のうち、周縁領域7baの下に位置する部分8baと中央部分を覆う部分8dの下に位置する部分との間の径の異なる2つの同心円間の領域を露出する。
保護膜8が側面6bのうち少なくとも傾斜部6baを覆う部分8fを備え、支持構造部の反射層の側面を被覆しているので、反射層の側面が大気や水分と接触して劣化することが防止され、高信頼性及び長寿命化が図られている。
The protective film 8 includes a portion 8c that covers at least a part of the upper surface 6a (including a portion 8cc that covers the upper surface on the opposite side across the mesa structure 7), and a portion 8f that covers at least the inclined portion 6ba of the side surface 6b. And an energization window that has a portion 8a covering the inclined side surface 7a and a portion 8ba covering the peripheral region 7ba of the top surface 7b, and exposes part of the surface of the compound semiconductor layer inside the peripheral region 7ba in plan view. 8b.
The energization window 8b of the present embodiment is a portion of the surface of the contact layer 5 on the top surface 7b of the mesa structure 7 that is located below the portion 8ba located below the peripheral region 7ba and the portion 8d covering the central portion. An area between two concentric circles with different diameters between and is exposed.
Since the protective film 8 includes a portion 8f that covers at least the inclined portion 6ba of the side surface 6b and covers the side surface of the reflective layer of the support structure, the side surface of the reflective layer may deteriorate due to contact with air or moisture. Therefore, high reliability and long life are achieved.

保護膜8の第1の機能は発光が生じる領域及び光を取り出す範囲を狭くするために、おもて面電極層9の下層に配置しておもて面電極層9と裏面電極10との間の電流が流れる領域を制限することである。すなわち、保護膜8を形成した後、保護膜8を含む全面におもて面電極層を形成し、その後、おもて面電極層をパターニングするが、保護膜8を形成した部分についてはおもて面電極層を除去しなくても裏面電極10との間に電流が流れることはない。裏面電極10との間の電流を流したいところに保護膜8の通電窓8bを形成する。
従って、第1の機能を持たせるように、メサ型構造部7の頂面7bの一部に通電窓8bを形成する構成であれば、通電窓8bの形状や位置は図1のような形状や位置に限定されない。
The first function of the protective film 8 is to arrange the surface electrode layer 9 and the back electrode 10 in the lower layer of the front electrode layer 9 in order to narrow the region where light emission occurs and the range from which light is extracted. It is to limit the region in which the current flows. That is, after forming the protective film 8, a front electrode layer is formed on the entire surface including the protective film 8, and then the front electrode layer is patterned. Even if the surface electrode layer is not removed, no current flows between the electrode 10 and the back electrode 10. An energization window 8b of the protective film 8 is formed where a current between the back electrode 10 is desired to flow.
Therefore, if the energization window 8b is formed on a part of the top surface 7b of the mesa structure 7 so as to have the first function, the shape and position of the energization window 8b is the shape as shown in FIG. It is not limited to or position.

保護膜8の第2の機能は、第1の機能と異なり、必須の機能ではないが、図1に示す保護膜8の場合、第2の機能として、平面視しておもて面電極層9の光射出孔9a内のコンタクト層5の表面に配置して、保護膜8越しに光を取り出すことができ、かつ、光を取り出すコンタクト層5の表面を保護することである。
なお、後述する第2の実施形態では、光射出孔の下に保護膜を有さず、保護膜を介さずに光射出孔9bから直接、光を取り出す構成であり、第2の機能を有さない。
Unlike the first function, the second function of the protective film 8 is not an indispensable function. However, in the case of the protective film 8 shown in FIG. 9 is disposed on the surface of the contact layer 5 in the light emission hole 9a, and light can be extracted through the protective film 8, and the surface of the contact layer 5 from which light is extracted is protected.
In the second embodiment to be described later, there is no protective film under the light emitting hole, and the light is directly extracted from the light emitting hole 9b without the protective film, and the second function is provided. No.

保護膜8の材料としては絶縁層として公知のものを用いることができるが、安定した絶縁膜の形成が容易であることから、シリコン酸化膜が好ましい。
なお、本実施形態では、この保護膜8(8d)越しに光を取り出すので、保護膜8は透光性を有する必要がある。
As the material of the protective film 8, a known material can be used as the insulating layer, but a silicon oxide film is preferable because it is easy to form a stable insulating film.
In this embodiment, since light is extracted through the protective film 8 (8d), the protective film 8 needs to have translucency.

また、保護膜8の膜厚は、0.3〜1μmが好ましい。0.3μm未満では絶縁が十分ではないからであり、1μmを超えると形成するのに時間がかかり過ぎるからである。   The thickness of the protective film 8 is preferably 0.3 to 1 μm. This is because if the thickness is less than 0.3 μm, the insulation is not sufficient, and if it exceeds 1 μm, it takes too much time to form.

電極層(おもて面電極層)9は、通電窓8bから露出された化合物半導体層の表面の少なくとも一部を覆う部分(通電窓8bを埋め込む部分)9bb(以下適宜「コンタクト部分」という)と、保護膜8のうち上面6aの少なくとも一部を覆う部分8cを覆う部分9cと、保護膜8のうち傾斜側面7aを覆う部分8aを覆う部分9aと、保護膜8のうちメサ型構造部7の頂面7bの周縁領域7baを覆う部分8baの部分を覆う部分9baと、メサ型構造部7の頂面7bにおいて保護膜8のうち頂面7bの中央部分を覆う部分8dの外周縁部を覆う部分9dとからなる。   The electrode layer (front surface electrode layer) 9 is a portion that covers at least a part of the surface of the compound semiconductor layer exposed from the energizing window 8b (a portion that embeds the energizing window 8b) 9bb (hereinafter referred to as “contact portion” as appropriate). A portion 9c that covers a portion 8c that covers at least a part of the upper surface 6a of the protective film 8, a portion 9a that covers a portion 8a that covers the inclined side surface 7a of the protective film 8, and a mesa structure portion of the protective film 8 7 on the top surface 7b of the top surface 7b of the portion 8ba covering the peripheral region 7ba, and on the top surface 7b of the mesa structure 7, the outer peripheral edge portion of the protective film 8 covering the central portion of the top surface 7b And 9d.

電極層(おもて面電極層)9の第1の機能は裏面電極10との間に電流を流すことであり、第2の機能は発光した光が射出される範囲を制限することである。図1で示した例の場合、第1の機能はコンタクト部分9bbが担い、第2の機能は中央部分を覆う部分8dの外周縁部を覆う部分9dが担っている。
第2の機能については非透光性の保護膜を用いることにより、その保護膜に担わせる構成でもよい。
The first function of the electrode layer (front electrode layer) 9 is to pass a current between the electrode layer 10 and the back electrode 10, and the second function is to limit the range in which the emitted light is emitted. . In the case of the example shown in FIG. 1, the contact portion 9bb is responsible for the first function, and the portion 9d covering the outer peripheral edge portion of the portion 8d covering the center portion is responsible for the second function.
For the second function, a non-translucent protective film may be used so that the protective film bears it.

電極層9は上面6aの保護膜8全体を覆っていてもよいし、その一部を覆っても構わないが、ボンディングワイヤが適切に取り付けるためにはできるだけ広範囲を覆っているのが好ましい。コスト低減の観点から、図2に示すように、各発光ダイオードごとに切断する際のストリート21には電極層を覆わないのが好ましい。   The electrode layer 9 may cover the entire protective film 8 on the upper surface 6a or a part thereof, but it is preferable that the electrode layer 9 covers as wide a range as possible in order to attach the bonding wire appropriately. From the viewpoint of cost reduction, as shown in FIG. 2, it is preferable not to cover the electrode layer on the street 21 when cutting each light emitting diode.

この電極層9はメサ型構造部7の頂面7bにおいてコンタクト部分9bbでしかコンタクト層5に接触していないので、電極層9と裏面電極10とは、コンタクト部9bbと裏面電極10との間でしか電流が流れない。そのため、発光層13において平面視して光射出孔9bと重なる範囲に電流が集中し、その範囲に発光が集中するため、効率的に光を取り出すことができる。   Since this electrode layer 9 is in contact with the contact layer 5 only at the contact portion 9bb on the top surface 7b of the mesa structure portion 7, the electrode layer 9 and the back electrode 10 are located between the contact portion 9bb and the back electrode 10. Only current flows. Therefore, current concentrates in a range where the light emitting layer 13 overlaps with the light emission hole 9b in plan view, and light emission concentrates in that range, so that light can be extracted efficiently.

電極層9の材料としては公知の電極材料を用いることができるが、良好なオーミックコンタクトが得られることから、AuBe/Auが最も好ましい。
また、電極層9の膜厚は、0.5〜2.0μmが好ましい。0.5μm未満では均一かつ良好なオーミックコンタクトを得ることが困難な上、ボンディング時の強度、厚みが不十分だからであり、2.0μmを超えるとコストがかかり過ぎるからである。
A known electrode material can be used as the material of the electrode layer 9, but AuBe / Au is most preferable because a good ohmic contact can be obtained.
The film thickness of the electrode layer 9 is preferably 0.5 to 2.0 μm. This is because it is difficult to obtain a uniform and good ohmic contact if the thickness is less than 0.5 μm, and the strength and thickness at the time of bonding are insufficient.

光漏れ防止膜24は、活性層で発光した光が支持構造部6の側面6bの傾斜部6ba上の保護膜8fを透過して素子外に漏れることを防止する。
図1で示す光漏れ防止膜24は、傾斜部6ba上(保護膜8fを介して)及び上面6aの電極膜9c上の一部にのみ備えられているが、さらに、支持構造部6の上面6aの他の部分やメサ型構造部7上に形成されてもよい。
The light leakage prevention film 24 prevents light emitted from the active layer from leaking out of the device through the protective film 8f on the inclined portion 6ba of the side surface 6b of the support structure portion 6.
The light leakage prevention film 24 shown in FIG. 1 is provided only on the inclined portion 6ba (via the protective film 8f) and only on a part of the upper surface 6a on the electrode film 9c. It may be formed on the other part of 6a or the mesa structure part 7.

光漏れ防止膜24の材料としては公知の反射材料を用いることができるが、電極層9と同時に形成可能であることから、AuBe/Auが好ましい。   A known reflective material can be used as the material of the light leakage prevention film 24, but AuBe / Au is preferable because it can be formed simultaneously with the electrode layer 9.

本実施形態においては、光射出孔9bの下に保護膜8d(8)が形成されており、メサ型構造部7の頂面において保護膜8d(8)を介して光射出孔9bから光を取り出す構成である。   In the present embodiment, a protective film 8d (8) is formed under the light emitting hole 9b, and light is emitted from the light emitting hole 9b through the protective film 8d (8) on the top surface of the mesa structure portion 7. It is the structure to take out.

光射出孔9bの形状は、平面視して円形又は楕円であるのが好ましい。矩形等の角を持つ構造に比べ均一なコンタクト領域を形成しやすく、角部での電流集中等の発生を抑制できる。また、受光側でのファイバー等への結合に適しているからである。   The shape of the light emission hole 9b is preferably circular or elliptical in plan view. Compared to a structure having a corner such as a rectangle, a uniform contact region can be easily formed, and current concentration at the corner can be suppressed. Moreover, it is because it is suitable for the coupling | bonding to the fiber etc. in the light-receiving side.

光射出孔9bの径は、50〜150μmであるのが好ましい。50μm未満では射出部での電流密度が高くなり、低電流で出力が飽和してしまう一方、150μmを超えると射出部全体への電流拡散が困難であるため、注入電流に対する発光効率が低下するからである。   The diameter of the light emission hole 9b is preferably 50 to 150 μm. If it is less than 50 μm, the current density at the emission part becomes high and the output is saturated at a low current. On the other hand, if it exceeds 150 μm, it is difficult to diffuse the current to the whole emission part, and the light emission efficiency with respect to the injection current decreases. It is.

基板1としては、例えば、GaAs基板を用いることができる。   As the substrate 1, for example, a GaAs substrate can be used.

GaAs基板を用いる場合は、公知の製法で作製された市販品の単結晶基板を使用できる。GaAs基板のエピタキシャル成長させる表面は、平滑であることが望ましい。GaAs基板の表面の面方位は、エピ成長しやすく、量産されている(100)面および(100)から、±20°以内にオフした基板が、品質の安定性の面からのぞましい。さらに、GaAs基板の面方位の範囲が、(100)方向から(0−1−1)方向に15°オフ±5°であることがより好ましい。   When a GaAs substrate is used, a commercially available single crystal substrate manufactured by a known manufacturing method can be used. The surface on which the GaAs substrate is epitaxially grown is preferably smooth. The surface orientation of the surface of the GaAs substrate is easily epi-grown, and from the (100) plane and (100) that are mass-produced, a substrate that is turned off within ± 20 ° is preferable from the viewpoint of quality stability. Furthermore, the range of the plane orientation of the GaAs substrate is more preferably 15 ° off ± 5 ° from the (100) direction to the (0-1-1) direction.

GaAs基板の転位密度は、下部DBR層2、活性層3及び上部DBR層4の結晶性を良くするために低い方が望ましい。具体的には、例えば、10,000個cm−2以下、望ましくは、1,000個cm−2以下であることが好適である。 The dislocation density of the GaAs substrate is preferably low in order to improve the crystallinity of the lower DBR layer 2, the active layer 3, and the upper DBR layer 4. Specifically, for example, 10,000 pieces cm −2 or less, preferably 1,000 pieces cm −2 or less are suitable.

GaAs基板は、n型であってもp型であってもよい。GaAs基板のキャリア濃度は、所望の電気伝導度と素子構造から、適宜選択することができる。例えば、GaAs基板がSiドープのn型である場合には、キャリア濃度が1×1017〜5×1018cm−3の範囲であることが好ましい。これに対して、GaAs基板がZnをドープしたp型の場合には、キャリア濃度2×1018〜5×1019cm−3の範囲であることが好ましい。 The GaAs substrate may be n-type or p-type. The carrier concentration of the GaAs substrate can be appropriately selected from desired electrical conductivity and element structure. For example, when the GaAs substrate is Si-doped n-type, the carrier concentration is preferably in the range of 1 × 10 17 to 5 × 10 18 cm −3 . On the other hand, when the GaAs substrate is p-type doped with Zn, the carrier concentration is preferably in the range of 2 × 10 18 to 5 × 10 19 cm −3 .

GaAs基板の厚さは、基板のサイズに応じて適切な範囲がある。GaAs基板の厚さが適切な範囲よりも薄いと、化合物半導体層の製造プロセス中に割れてしまうおそれがある。一方、GaAs基板の厚さが適切な範囲よりも厚いと材料コストが増加することになる。このため、GaAs基板の基板サイズが大きい場合、例えば、直径75mmの場合には、ハンドリング時の割れを防止するために250〜500μmの厚さが望ましい。同様に、直径50mmの場合は、200〜400μmの厚さが望ましく、直径100mmの場合は、350〜600μmの厚さが望ましい。   The thickness of the GaAs substrate has an appropriate range depending on the size of the substrate. If the thickness of the GaAs substrate is less than the appropriate range, the compound semiconductor layer may be broken during the manufacturing process. On the other hand, if the thickness of the GaAs substrate is thicker than an appropriate range, the material cost increases. For this reason, when the substrate size of the GaAs substrate is large, for example, when the diameter is 75 mm, a thickness of 250 to 500 μm is desirable to prevent cracking during handling. Similarly, when the diameter is 50 mm, a thickness of 200 to 400 μm is desirable, and when the diameter is 100 mm, a thickness of 350 to 600 μm is desirable.

このように、GaAs基板の基板サイズに応じて基板の厚さを厚くすることにより、活性層3に起因する化合物半導体層の反りを低減することができる。これにより、エピタキシャル成長中の温度分布が均一となることため、活性層3の面内の波長分布を小さくすることができる。なお、GaAs基板の形状は、特に円形に限定されず、矩形等であっても問題ない。   Thus, by increasing the thickness of the substrate according to the substrate size of the GaAs substrate, the warpage of the compound semiconductor layer due to the active layer 3 can be reduced. As a result, the temperature distribution during epitaxial growth becomes uniform, so that the in-plane wavelength distribution of the active layer 3 can be reduced. The shape of the GaAs substrate is not particularly limited to a circle, and there is no problem even if it is a rectangle or the like.

反射層(下部DBR層2)及び化合物半導体層(活性層3、上部DBR層4、コンタクト層5)の構造には、公知の機能層を適時加えることができる。例えば、素子駆動電流を発光部の全般に平面的に拡散させるための電流拡散層、逆に素子駆動電流の通流する領域を制限するための電流阻止層や電流狭窄層など公知の層構造を設けることができる。   A known functional layer can be added to the structures of the reflective layer (lower DBR layer 2) and the compound semiconductor layer (active layer 3, upper DBR layer 4, contact layer 5) as appropriate. For example, a known layer structure such as a current diffusion layer for planarly diffusing the element driving current over the entire light emitting portion, or a current blocking layer or a current constricting layer for limiting the area through which the element driving current flows is used. Can be provided.

基板1上に形成される反射層(下部DBR層)及び化合物半導体層は、下部DBR層2、活性層3及び上部DBR層4が順次積層されて構成されている。   The reflective layer (lower DBR layer) and the compound semiconductor layer formed on the substrate 1 are configured by sequentially laminating a lower DBR layer 2, an active layer 3, and an upper DBR layer 4.

DBR(Distributed Bragg Reflector)層は、λ/(4n)の膜厚で(λ:反射すべき光の真空中での波長、n:層材料の屈折率)、屈折率が異なる2種類の層を交互に積層した多層膜からなるものである。反射率は2種類の屈折率の差が大きいと、比較的少ない層数の多層膜で高反射率が得られる。通常の反射膜のようにある面で反射されるのでなく、多層膜の全体として光の干渉現象に基づき反射が起きることが特徴である。
DBR層の材料は発光波長に対して透明であることが好ましく、又、DBR層を構成する2種類の材料の屈折率の差が大きくなる組み合わせとなるよう選択されるのが好ましい。
A DBR (Distributed Bragg Reflector) layer is composed of two types of layers having a film thickness of λ / (4n) (λ: wavelength of light to be reflected in vacuum, n: refractive index of layer material) and different refractive indexes. It consists of a multilayer film laminated alternately. When the difference between the two types of refractive indexes is large, a high reflectance can be obtained with a multilayer film having a relatively small number of layers. Instead of being reflected on a certain surface as in a normal reflective film, the multilayer film as a whole is characterized in that reflection occurs based on the light interference phenomenon.
The material of the DBR layer is preferably transparent with respect to the emission wavelength, and is preferably selected so as to be a combination that increases the difference in refractive index between the two types of materials constituting the DBR layer.

下部DBR層2は、屈折率の異なる2種類の層が交互に10〜50対積層されてなるのが好ましい。10対以下である場合は反射率が低すぎるために出力の増大に寄与せず、50対以上にしてもさらなる反射率の増大は小さいからである。
下部DBR層2を構成する屈折率の異なる2種類の層は、組成の異なる2種類の(AlXhGa1−XhY3In1−Y3P(0<Xh≦1、Y3=0.5)、(AlXlGa1−XlY3In1−Y3P;0≦Xl<1、Y3=0.5)の対であり、両者のAlの組成差ΔX=xh−xlが0.5より大きいか又は等しくなる組み合わせか、又は、GaInPとAlInPの組み合わせか、又は、組成の異なる2種類のAlxlGa1−xlAs(0.1≦xl≦1)、AlxhGa1−xhAs(0.1≦xh≦1)の対であり、両者の組成差ΔX=xh−xlが0.5より大きいか等しくなる組み合わせかのいずれかから選択されるのが効率よく高い反射率が得られることから望ましい。
組成の異なるAlGaInPの組み合わせは、結晶欠陥を生じやすいAsを含まないので好ましく、GaInPとAlInPはその中で屈折率差を最も大きくとれるので、反射層の数を少なくすることができ、組成の切り替えも単純であるので好ましい。また、AlGaAsは、大きな屈折率差をとりやすいという利点がある。
The lower DBR layer 2 is preferably formed by alternately laminating 10 to 50 pairs of two types of layers having different refractive indexes. This is because when the number is 10 pairs or less, the reflectivity is too low and thus does not contribute to an increase in output, and even when the number is 50 pairs or more, the increase in reflectivity is small.
Two types of layers having different refractive index constituting the lower DBR layer 2, the composition of two different (Al Xh Ga 1-Xh) Y3 In 1-Y3 P (0 <Xh ≦ 1, Y3 = 0.5) , (Al Xl Ga 1-Xl ) Y3 In 1-Y3 P; 0 ≦ Xl <1, Y3 = 0.5), and the Al composition difference ΔX = xh−xl is greater than 0.5 Or an equivalent combination, a combination of GaInP and AlInP, or two types of different Al xl Ga 1-xl As (0.1 ≦ xl ≦ 1), Al xh Ga 1-xh As (0 ..Ltoreq.xh.ltoreq.1), and a high reflectivity can be obtained efficiently by selecting from a combination in which the composition difference .DELTA.X = xh-xl is greater than or equal to 0.5. Desirable from.
A combination of AlGaInP having different compositions is preferable because it does not contain As that easily causes crystal defects, and GaInP and AlInP have the largest refractive index difference among them, so that the number of reflective layers can be reduced and the composition can be switched. Is also preferable because it is simple. Moreover, AlGaAs has an advantage that a large difference in refractive index is easily obtained.

上部DBR層4も、下部DBR層2と同様の層構造を用いることができるが、上部DBR層4を透過させて光を射出する必要があるので、下部DBR層2よりも反射率が低くなるように構成する。具体的には、下部DBR層2と同じ材料からなる場合、下部DBR層2よりも層数が少なくなるように、屈折率の異なる2種類の層が交互に3〜10対積層されてなるのが好ましい。2対以下である場合は反射率が低すぎるために出力の増大に寄与せず、11対以上にすると上部DBR層4を透過する光量が低下しすぎるからである。   The upper DBR layer 4 can also have the same layer structure as the lower DBR layer 2, but has a lower reflectance than the lower DBR layer 2 because it is necessary to emit light through the upper DBR layer 4. Configure as follows. Specifically, when the lower DBR layer 2 is made of the same material, 3 to 10 pairs of two kinds of layers having different refractive indexes are alternately laminated so that the number of layers is smaller than that of the lower DBR layer 2. Is preferred. This is because when the number of pairs is two or less, the reflectance is too low to contribute to an increase in output, and when the number of pairs is 11 or more, the amount of light transmitted through the upper DBR layer 4 is too low.

本発明の発光ダイオードは、活性層3を低反射率の上部DBR層4と高反射率の下部DBR層2で挟み、活性層3で発光した光が上部DBR層4と下部DBR層2と間で共振して定在波の腹が発光層に位置させる構成をとることにより、レーザ発振させないで、従来の発光ダイオードよりも指向性が高く、高効率の発光ダイオードとなっている。   In the light emitting diode of the present invention, an active layer 3 is sandwiched between an upper DBR layer 4 having a low reflectance and a lower DBR layer 2 having a high reflectance, and light emitted from the active layer 3 is interposed between the upper DBR layer 4 and the lower DBR layer 2. By adopting a configuration in which the antinodes of the standing waves are located in the light emitting layer, the laser light is not oscillated, and the light emitting diode has higher directivity and higher efficiency than the conventional light emitting diode.

図4に示すように、活性層3は、下部クラッド層11、下部ガイド層12、発光層13、上部ガイド層14、上部クラッド層15が順次積層されて構成されている。すなわち、活性層3は、放射再結合をもたらすキャリア(担体;carrier)及び発光を発光層13に「閉じ込める」ために、発光層13の下側及び上側に対峙して配置した下部クラッド層11、下部ガイド層12、及び上部ガイド層14、上部クラッド層15を含む、所謂、ダブルヘテロ(英略称:DH)構造とすることが高強度の発光を得る上で好ましい。   As shown in FIG. 4, the active layer 3 is configured by sequentially laminating a lower clad layer 11, a lower guide layer 12, a light emitting layer 13, an upper guide layer 14, and an upper clad layer 15. That is, the active layer 3 includes a lower clad layer 11 disposed opposite to the lower side and the upper side of the light emitting layer 13 in order to “confine” the carrier and the light emission that cause radiative recombination in the light emitting layer 13. A so-called double hetero (English abbreviation: DH) structure including the lower guide layer 12, the upper guide layer 14, and the upper cladding layer 15 is preferable in order to obtain high-intensity light emission.

図4に示すように、発光層13は、発光ダイオード(LED)の発光波長を制御するため、量子井戸構造を構成することができる。すなわち、発光層13は、バリア層(障壁層ともいう)18を両端に有する、井戸層17とバリア層18との多層構造(積層構造)とすることができる。   As shown in FIG. 4, the light emitting layer 13 can form a quantum well structure in order to control the light emission wavelength of a light emitting diode (LED). That is, the light emitting layer 13 can have a multilayer structure (laminated structure) of the well layer 17 and the barrier layer 18 having a barrier layer (also referred to as a barrier layer) 18 at both ends.

発光層13の層厚は、0.02〜2μmの範囲であることが好ましい。発光層13の伝導型は特に限定されるものではなく、アンドープ、p型及びn型のいずれも選択することができる。発光効率を高めるには、結晶性が良好なアンドープ又は3×1017cm−3未満のキャリア濃度とすることが望ましい。 The layer thickness of the light emitting layer 13 is preferably in the range of 0.02 to 2 μm. The conductivity type of the light emitting layer 13 is not particularly limited, and any of undoped, p-type, and n-type can be selected. In order to increase the luminous efficiency, it is desirable that the crystallinity is undoped or the carrier concentration is less than 3 × 10 17 cm −3 .

井戸層17の材料としては公知の井戸層材料を用いることができる。例えば、AlGaAs、InGaAs、AlGaInPを用いることができる。   As the material of the well layer 17, a known well layer material can be used. For example, AlGaAs, InGaAs, or AlGaInP can be used.

井戸層17の層厚は、3〜30nmの範囲が好適である。より好ましくは、3〜10nmの範囲である。   The thickness of the well layer 17 is preferably in the range of 3 to 30 nm. More preferably, it is the range of 3-10 nm.

バリア層18の材料としては、井戸層17の材料に対して適した材料を選択するのが好ましい。バリア層18での吸収を防止して発光効率を高めるため、井戸層17よりもバンドギャップが大きくなる組成とするのが好ましい。   As a material of the barrier layer 18, it is preferable to select a material suitable for the material of the well layer 17. In order to prevent the absorption in the barrier layer 18 and increase the light emission efficiency, it is preferable that the composition has a band gap larger than that of the well layer 17.

例えば、井戸層17の材料としてAlGaAs又はInGaAsを用いた場合にはバリア層18の材料としてAlGaAsやAlGaInPが好ましい。バリア層18の材料としてAlGaInPを用いた場合、欠陥を作りやすいAsを含まないので結晶性が高く、高出力に寄与する。
井戸層17の材料として(AlX1Ga1−X1Y1In1−Y1P(0≦X1≦1,0<Y1≦1)を用いた場合、バリア層18の材料としてよりAl組成の高い(AlX4Ga1−X4Y1In1−Y1P(0≦X4≦1,0<Y1≦1,X1<X4)または井戸層(AlX1Ga1−X1Y1In1−Y1P(0≦X1≦1,0<Y1≦1)よりバンドギャップエネルギーが大きくなるAlGaAsを用いることができる。
For example, when AlGaAs or InGaAs is used as the material of the well layer 17, AlGaAs or AlGaInP is preferable as the material of the barrier layer 18. When AlGaInP is used as the material of the barrier layer 18, it does not contain As which tends to create defects, so that it has high crystallinity and contributes to high output.
When (Al X1 Ga 1-X1 ) Y1 In 1-Y1 P (0 ≦ X1 ≦ 1, 0 <Y1 ≦ 1) is used as the material of the well layer 17, the Al composition is higher than the material of the barrier layer 18 ( Al X4 Ga 1-X4) Y1 In 1-Y1 P (0 ≦ X4 ≦ 1,0 <Y1 ≦ 1, X1 <X4) or the well layer (Al X1 Ga 1-X1) Y1 In 1-Y1 P (0 ≦ AlGaAs whose band gap energy is larger than X1 ≦ 1, 0 <Y1 ≦ 1) can be used.

バリア層18の層厚は、井戸層17の層厚と等しいか又は井戸層17の層厚より厚いのが好ましい。トンネル効果が生じる層厚範囲で十分に厚くすることにより、トンネル効果による井戸層間への広がりが抑制されてキャリアの閉じ込め効果が増大し、電子と正孔の発光再結合確率が大きくなり、発光出力の向上を図ることができる。   The layer thickness of the barrier layer 18 is preferably equal to or greater than the layer thickness of the well layer 17. By sufficiently thickening the layer thickness range in which the tunnel effect occurs, spreading between the well layers due to the tunnel effect is suppressed, the carrier confinement effect is increased, the probability of recombination of electrons and holes is increased, and the light emission output Can be improved.

井戸層17とバリア層18との多層構造において、井戸層17とバリア層18とを交互
に積層する対の数は特に限定されるものではないが、2対以上40対以下であることが好ましい。すなわち、活性層11には、井戸層17が2〜40層含まれていることが好ましい。ここで、活性層11の発光効率が好適な範囲としては、井戸層17が5層以上であることが好ましい。一方、井戸層17及びバリア層18は、キャリア濃度が低いため、多くの対にすると順方向電圧(V)が増大してしまう。このため、40対以下であることが好ましく、20対以下であることがより好ましい。
In the multilayer structure of the well layer 17 and the barrier layer 18, the number of pairs in which the well layers 17 and the barrier layers 18 are alternately stacked is not particularly limited, but is preferably 2 or more and 40 or less. . That is, the active layer 11 preferably includes 2 to 40 well layers 17. Here, as a preferable range of the luminous efficiency of the active layer 11, it is preferable that the well layer 17 has five or more layers. On the other hand, since the well layer 17 and the barrier layer 18 have a low carrier concentration, the forward voltage (V F ) increases when the number of pairs is increased. For this reason, it is preferable that it is 40 pairs or less, and it is more preferable that it is 20 pairs or less.

下部ガイド層12及び上部ガイド層14は、図4に示すように、発光層13の下面及び上面にそれぞれ設けられている。具体的には、発光層13の下面に下部ガイド層12が設けられ、発光層13の上面に上部ガイド層14が設けられている。   The lower guide layer 12 and the upper guide layer 14 are provided on the lower surface and the upper surface of the light emitting layer 13, respectively, as shown in FIG. Specifically, the lower guide layer 12 is provided on the lower surface of the light emitting layer 13, and the upper guide layer 14 is provided on the upper surface of the light emitting layer 13.

下部ガイド層12および上部ガイド層14の材料としては、公知の化合物半導体材料を用いることができ、発光層13の材料に対して適した材料を選択するのが好ましい。例えば、AlGaAs、AlGaInPを用いることができる。   As a material of the lower guide layer 12 and the upper guide layer 14, a known compound semiconductor material can be used, and it is preferable to select a material suitable for the material of the light emitting layer 13. For example, AlGaAs or AlGaInP can be used.

例えば、井戸層17の材料としてAlGaAs又はInGaAsを用い、バリア層18の材料としてAlGaAs又はAlGaInPを用いた場合、下部ガイド層12および上部ガイド層14の材料としてはAlGaAs又はAlGaInPが好ましい。下部ガイド層12および上部ガイド層14の材料としてAlGaInPを用いた場合、欠陥を作りやすいAsを含まないので結晶性が高く、高出力に寄与する。
井戸層17の材料として(AlX1Ga1−X1Y1In1−Y1P(0≦X1≦1,0<Y1≦1)を用いた場合、ガイド層14の材料としてよりAl組成の高い(AlX4Ga1−X4Y1In1−Y1P(0≦X4≦1,0<Y1≦1,X1<X4)または井戸層(AlX1Ga1−X1Y1In1−Y1P(0≦X1≦1,0<Y1≦1)よりバンドギャップエネルギーが大きくなるAlGaAsを用いることができる。
For example, when AlGaAs or InGaAs is used as the material of the well layer 17 and AlGaAs or AlGaInP is used as the material of the barrier layer 18, the material of the lower guide layer 12 and the upper guide layer 14 is preferably AlGaAs or AlGaInP. When AlGaInP is used as the material of the lower guide layer 12 and the upper guide layer 14, since it does not contain As which tends to create defects, the crystallinity is high and contributes to high output.
When used as a material for the well layer 17 (Al X1 Ga 1-X1) Y1 In 1-Y1 P (0 ≦ X1 ≦ 1,0 <Y1 ≦ 1), higher Al composition than the material of the guide layer 14 ( Al X4 Ga 1-X4) Y1 In 1-Y1 P (0 ≦ X4 ≦ 1,0 <Y1 ≦ 1, X1 <X4) or the well layer (Al X1 Ga 1-X1) Y1 In 1-Y1 P (0 ≦ AlGaAs whose band gap energy is larger than X1 ≦ 1, 0 <Y1 ≦ 1) can be used.

下部ガイド層12及び上部ガイド層14は、夫々、下部クラッド層11及び上部クラッド層15と活性層11との欠陥の伝搬を低減するために設けられている。このため、下部ガイド層12および上部ガイド層14の層厚は10nm以上が好ましく、20nm〜100nmがより好ましい。   The lower guide layer 12 and the upper guide layer 14 are provided to reduce the propagation of defects between the lower clad layer 11 and the upper clad layer 15 and the active layer 11, respectively. For this reason, the thickness of the lower guide layer 12 and the upper guide layer 14 is preferably 10 nm or more, and more preferably 20 nm to 100 nm.

下部ガイド層12及び上部ガイド層14の伝導型は特に限定されるものではなく、アンドープ、p型及びn型のいずれも選択することができる。発光効率を高めるには、結晶性が良好なアンドープ又は3×1017cm−3未満のキャリア濃度とすることが望ましい。 The conductivity types of the lower guide layer 12 and the upper guide layer 14 are not particularly limited, and any of undoped, p-type, and n-type can be selected. In order to increase the luminous efficiency, it is desirable that the crystallinity is undoped or the carrier concentration is less than 3 × 10 17 cm −3 .

下部クラッド層11及び上部クラッド層15は、図4に示すように、下部ガイド層12の下面及び上部ガイド層14上面にそれぞれ設けられている。   As shown in FIG. 4, the lower cladding layer 11 and the upper cladding layer 15 are provided on the lower surface of the lower guide layer 12 and the upper surface of the upper guide layer 14, respectively.

下部クラッド層11及び上部クラッド層15の材料としては、公知の化合物半導体材料を用いることができ、発光層13の材料に対して適した材料を選択するのが好ましい。例えば、AlGaAs、AlGaInPを用いることができる。   As the material of the lower cladding layer 11 and the upper cladding layer 15, a known compound semiconductor material can be used, and it is preferable to select a material suitable for the material of the light emitting layer 13. For example, AlGaAs or AlGaInP can be used.

例えば、井戸層17の材料としてAlGaAs又はInGaAsを用い、バリア層18の材料としてAlGaAs又はAlGaInPを用いた場合、下部クラッド層11及び上部クラッド層15の材料としてはAlGaAs又はAlGaInPが好ましい。下部クラッド層11及び上部クラッド層15の材料としてAlGaInPを用いた場合、欠陥を作りやすいAsを含まないので結晶性が高く、高出力に寄与する。
井戸層17の材料として(AlX1Ga1−X1Y1In1−Y1P(0≦X1≦1,0<Y1≦1)を用いた場合、クラッド層15の材料としてよりAl組成の高い(AlX4Ga1−X4Y1In1−Y1P(0≦X4≦1,0<Y1≦1,X1<X4)または井戸層(AlX1Ga1−X1Y1In1−Y1P(0≦X1≦1,0<Y1≦1)よりバンドギャップエネルギーが大きくなるAlGaAsを用いることができる。
For example, when AlGaAs or InGaAs is used as the material of the well layer 17 and AlGaAs or AlGaInP is used as the material of the barrier layer 18, the material of the lower cladding layer 11 and the upper cladding layer 15 is preferably AlGaAs or AlGaInP. When AlGaInP is used as the material of the lower clad layer 11 and the upper clad layer 15, it does not contain As which easily creates defects, so that the crystallinity is high and contributes to high output.
When (Al X1 Ga 1-X1 ) Y1 In 1-Y1 P (0 ≦ X1 ≦ 1, 0 <Y1 ≦ 1) is used as the material of the well layer 17, the Al composition is higher than the material of the cladding layer 15 ( Al X4 Ga 1-X4) Y1 In 1-Y1 P (0 ≦ X4 ≦ 1,0 <Y1 ≦ 1, X1 <X4) or the well layer (Al X1 Ga 1-X1) Y1 In 1-Y1 P (0 ≦ AlGaAs whose band gap energy is larger than X1 ≦ 1, 0 <Y1 ≦ 1) can be used.

下部クラッド層11と上部クラッド層15とは、極性が異なるように構成されている。また、下部クラッド層11及び上部クラッド層15のキャリア濃度及び厚さは、公知の好適な範囲を用いることができ、活性層11の発光効率が高まるように条件を最適化することが好ましい。なお、下部および上部クラッド層は設けなくてもよい。
また、下部クラッド層11及び上部クラッド層15の組成を制御することによって、化合物半導体層20の反りを低減させることができる。
The lower cladding layer 11 and the upper cladding layer 15 are configured to have different polarities. The carrier concentration and thickness of the lower clad layer 11 and the upper clad layer 15 can be in a known suitable range, and the conditions are preferably optimized so that the light emission efficiency of the active layer 11 is increased. The lower and upper clad layers need not be provided.
Further, by controlling the composition of the lower clad layer 11 and the upper clad layer 15, the warpage of the compound semiconductor layer 20 can be reduced.

コンタクト層5は、電極との接触抵抗を低下させるために設けられている。コンタクト層5の材料は、発光層13よりバンドギャップの大きい材料であることが好ましい。また、コンタクト層5のキャリア濃度の下限値は、電極との接触抵抗を低下させるために5×1017cm−3以上であることが好ましく、1×1018cm−3以上がより好ましい。キャリア濃度の上限値は、結晶性の低下が起こりやすくなる2×1019cm−3以下が望ましい。コンタクト層16の厚さは、0.05μm以上が好ましい。コンタクト層5の厚さの上限値は特に限定されないが、エピタキシャル成長に係るコストを適正範囲にするため、10μm以下とすることが望ましい。 The contact layer 5 is provided in order to reduce the contact resistance with the electrode. The material of the contact layer 5 is preferably a material having a band gap larger than that of the light emitting layer 13. Further, the lower limit value of the carrier concentration of the contact layer 5 is preferably 5 × 10 17 cm −3 or more, and more preferably 1 × 10 18 cm −3 or more in order to reduce the contact resistance with the electrode. The upper limit value of the carrier concentration is desirably 2 × 10 19 cm −3 or less at which the crystallinity is likely to decrease. The thickness of the contact layer 16 is preferably 0.05 μm or more. The upper limit value of the thickness of the contact layer 5 is not particularly limited, but is desirably 10 μm or less in order to make the cost for epitaxial growth within an appropriate range.

本発明の発光ダイオードは、ランプ、バックライト、携帯電話、ディスプレイ、各種パネル類、コンピュータ、ゲーム機、照明などの電子機器や、それらの電子機器を組み込んだ自動車などの機械装置等に組み込むことができる。   The light-emitting diode of the present invention can be incorporated into electronic devices such as lamps, backlights, mobile phones, displays, various panels, computers, game machines, lighting, etc., and machinery such as automobiles incorporating such electronic devices. it can.

〔発光ダイオード(第2の実施形態)〕
図5に、本発明を適用した発光ダイオードの一例である共振器型発光ダイオードの他の例を示した断面模式図を示す。
第1の実施形態においては、光射出孔の下に保護膜が形成されており、メサ型構造部の頂面において保護膜を介して光射出孔から光を取り出す構成であったが、第2の実施形態は、光射出孔の下に保護膜を有さず、保護膜を介さずに光射出孔9bから直接、光を取り出す構成である。
すなわち、第2の実施形態に係る共振器型発光ダイオード200では、保護膜28は、
上面6aの少なくとも一部28cと、側面6bのうち少なくとも傾斜部6baと、傾斜側面7aと、頂面7bの周縁領域7baとを少なくとも覆うとともに、平面視して周縁領域7baの内側に前記化合物半導体層(コンタクト層5)の表面の一部を露出する通電窓28bを有し、電極層29は、通電窓28bから露出された化合物半導体層の表面の少なくとも一部と前記上面6aの一部とを少なくとも覆うと共に、メサ型構造部7の頂面において通電窓28bから露出する化合物半導体層(コンタクト層5)の表面の一部だけを覆って化合物半導体層(コンタクト層5)の表面の他の部分5aを露出する光射出孔29bを有するように、保護膜28上に形成された連続膜である。
[Light-Emitting Diode (Second Embodiment)]
FIG. 5 is a schematic cross-sectional view showing another example of a resonator type light emitting diode which is an example of a light emitting diode to which the present invention is applied.
In the first embodiment, a protective film is formed under the light emitting hole, and light is extracted from the light emitting hole through the protective film on the top surface of the mesa structure portion. In this embodiment, the protective film is not provided under the light emitting hole, and light is directly extracted from the light emitting hole 9b without the protective film.
That is, in the resonator type light emitting diode 200 according to the second embodiment, the protective film 28 is
The compound semiconductor covers at least a part 28c of the upper surface 6a, at least the inclined portion 6ba of the side surface 6b, the inclined side surface 7a, and the peripheral region 7ba of the top surface 7b, and is located inside the peripheral region 7ba in plan view. The electrode layer 29 has at least a part of the surface of the compound semiconductor layer exposed from the energizing window 28b and a part of the upper surface 6a. The energizing window 28b exposes a part of the surface of the layer (contact layer 5). Other than the surface of the compound semiconductor layer (contact layer 5) covering at least a part of the surface of the compound semiconductor layer (contact layer 5) exposed from the energizing window 28b on the top surface of the mesa structure 7 It is a continuous film formed on the protective film 28 so as to have a light emission hole 29b exposing the portion 5a.

図5に示すように、第2の実施形態の保護膜28は、上面6aの少なくとも一部を覆う部分28c(メサ型構造部7を挟んで反対側の上面を覆う部分28cc)も含む)と、側面6bのうち少なくとも傾斜部6baを覆う部分28fと、傾斜側面7aを覆う部分28aと、頂面7bの周縁領域7baを覆う部分28baとを有し、平面視して周縁領域7baの内側に化合物半導体層(コンタクト層5)の表面の一部を露出する通電窓28bを有する。すなわち、通電窓28bはメサ型構造部7の頂面7bにおいて化合物半導体層(コンタクト層5)の表面のうち、周縁領域7baの下に位置する部分以外を露出する。保護膜28の上に電極層(おもて面電極層)29が形成されているが、この電極層29と裏面電極10との間において電流を流さない部分に保護膜28が形成されている。
保護膜28が側面6bのうち少なくとも傾斜部6baを覆う部分28fを備え、支持構造部の反射層の側面を被覆しているので、反射層の側面が大気や水分と接触して劣化することが防止され、高信頼性及び長寿命化が図られている。
As shown in FIG. 5, the protective film 28 of the second embodiment includes a portion 28 c that covers at least a part of the upper surface 6 a (including a portion 28 cc that covers the upper surface on the opposite side across the mesa structure 7). The side surface 6b has at least a portion 28f that covers the inclined portion 6ba, a portion 28a that covers the inclined side surface 7a, and a portion 28ba that covers the peripheral region 7ba of the top surface 7b. It has a current-carrying window 28b that exposes part of the surface of the compound semiconductor layer (contact layer 5). That is, the energization window 28b exposes the surface of the compound semiconductor layer (contact layer 5) on the top surface 7b of the mesa structure 7 except for the portion located below the peripheral region 7ba. An electrode layer (front electrode layer) 29 is formed on the protective film 28, but the protective film 28 is formed in a portion where no current flows between the electrode layer 29 and the back electrode 10. .
Since the protective film 28 includes a portion 28f that covers at least the inclined portion 6ba of the side surface 6b and covers the side surface of the reflective layer of the support structure portion, the side surface of the reflective layer may deteriorate due to contact with air or moisture. Therefore, high reliability and long life are achieved.

また、図5に示すように、第2の実施形態の電極層(おもて面電極層)29は、保護膜28のうち傾斜側面7aを覆う部分28aを覆う部分29aと、保護膜28のうち上面6aの少なくとも一部を覆う部分28cを覆う部分29cと、保護膜28のうちメサ型構造部7の頂面7bの周縁領域7baを覆う部分28baの部分を覆う部分29baと、メサ型構造部7の頂面7bにおいて保護膜28のうち符号28baの部分を越えて光射出孔29bを開口するように化合物半導体層(コンタクト層5)を覆う部分29bbとからなる。
第2の実施形態の電極層(おもて面電極層)29では、部分29bbが上記の第1の機能及び第2の機能の両方を担っている。
Further, as shown in FIG. 5, the electrode layer (front surface electrode layer) 29 of the second embodiment includes a portion 29 a that covers a portion 28 a that covers the inclined side surface 7 a of the protective film 28, and a protective film 28. Among them, a portion 29c covering a portion 28c covering at least a part of the upper surface 6a, a portion 29ba covering a portion 28ba of the protective film 28 covering the peripheral region 7ba of the top surface 7b of the mesa structure portion 7, and a mesa structure The top surface 7b of the portion 7 includes a portion 29bb covering the compound semiconductor layer (contact layer 5) so as to open the light emitting hole 29b beyond the portion 28ba of the protective film 28.
In the electrode layer (front electrode layer) 29 of the second embodiment, the portion 29bb has both the first function and the second function.

〔発光ダイオード(第3の実施形態)〕
本発明を適用した第3の実施形態の発光ダイオードは、第1の実施形態の発光ダイオードと比較すると、上部DBR反射層がなく、その替わりに電流拡散層を備えた点が異なる。
[Light Emitting Diode (Third Embodiment)]
The light-emitting diode according to the third embodiment to which the present invention is applied differs from the light-emitting diode according to the first embodiment in that there is no upper DBR reflection layer and a current diffusion layer is provided instead.

図6に、第3の実施形態に係る発光ダイオード300の一例の断面模式図を示す。
図6に示すように、発光ダイオード300は、活性層3上に電流拡散層40を備えた構成である。
FIG. 6 is a schematic cross-sectional view of an example of a light emitting diode 300 according to the third embodiment.
As shown in FIG. 6, the light emitting diode 300 has a configuration in which a current diffusion layer 40 is provided on the active layer 3.

本実施形態では、電流拡散層40の材料としては例えば、AlGaAs等を用いることができる。
電流拡散層40の厚さとしては、0.1μm以上10μm以下であることが好ましい。0.1μm未満では電流拡散効果が不十分だからであり、10μmを超えると効果に対しエピタキシャル成長に係わるコストが大きすぎるからである。
In the present embodiment, for example, AlGaAs or the like can be used as the material of the current diffusion layer 40.
The thickness of the current diffusion layer 40 is preferably 0.1 μm or more and 10 μm or less. If the thickness is less than 0.1 μm, the current diffusion effect is insufficient, and if it exceeds 10 μm, the cost for epitaxial growth is too large for the effect.

図6に示すように、活性層で発光した光がメサ型構造部7の側面から素子外に漏れることを防止する光漏れ防止膜16を備えてもよい。この光漏れ防止膜16は本発明の他の実施形態においても備えることができる。
光漏れ防止膜16の材料としては公知の反射材料を用いることができる。電極層9と同じAuBe/Auでもよい。
As shown in FIG. 6, a light leakage prevention film 16 that prevents light emitted from the active layer from leaking out of the element from the side surface of the mesa structure 7 may be provided. This light leakage prevention film 16 can also be provided in other embodiments of the present invention.
As the material of the light leakage prevention film 16, a known reflective material can be used. The same AuBe / Au as the electrode layer 9 may be used.

〔発光ダイオードの製造方法(第1の実施形態)〕
次に、本発明の発光ダイオードの製造方法の一実施形態として、第1の実施形態の発光ダイオード(共振器型発光ダイオード)の製造方法を説明する。
図7は、発光ダイオードの製造方法の一工程を示す断面摸式図である。また、図8は、図7の後の一工程を示す断面摸式図である。
[Method for Manufacturing Light-Emitting Diode (First Embodiment)]
Next, as an embodiment of the light emitting diode manufacturing method of the present invention, a method for manufacturing the light emitting diode (resonator light emitting diode) of the first embodiment will be described.
FIG. 7 is a schematic cross-sectional view showing one step of a method for manufacturing a light emitting diode. FIG. 8 is a schematic sectional view showing one process after FIG.

(化合物半導体層の形成工程)
まず、図7に示す化合物半導体層20を作製する。
化合物半導体層20は、基板1上に、下部DBR層2と、活性層3と、上部DBR層4と、コンタクト層5とを順次積層して作製する。
(Formation process of compound semiconductor layer)
First, the compound semiconductor layer 20 shown in FIG. 7 is produced.
The compound semiconductor layer 20 is produced by sequentially laminating the lower DBR layer 2, the active layer 3, the upper DBR layer 4, and the contact layer 5 on the substrate 1.

基板1と下部DBR層2との間に、緩衝層(バッファ)を設けてもよい。緩衝層は、基板1と活性層3の構成層との欠陥の伝搬を低減するために設けられている。このため、基板の品質やエピタキシャル成長条件を選択すれば、緩衝層は、必ずしも必要ではない。また、緩衝層の材質は、エピタキシャル成長させる基板と同じ材質とすることが好ましい。緩衝層には、欠陥の伝搬を低減するために基板と異なる材質からなる多層膜を用いることもできる。緩衝層の厚さは、0.1μm以上とすることが好ましく、0.2μm以上とすることがより好ましい。   A buffer layer (buffer) may be provided between the substrate 1 and the lower DBR layer 2. The buffer layer is provided in order to reduce the propagation of defects between the substrate 1 and the constituent layers of the active layer 3. For this reason, the buffer layer is not necessarily required if the quality of the substrate and the epitaxial growth conditions are selected. The material of the buffer layer is preferably the same as that of the substrate to be epitaxially grown. As the buffer layer, a multilayer film made of a material different from that of the substrate can be used in order to reduce the propagation of defects. The thickness of the buffer layer is preferably 0.1 μm or more, and more preferably 0.2 μm or more.

本実施形態では、分子線エピタキシャル法(MBE)や減圧有機金属化学気相堆積法(MOCVD法)等の公知の成長方法を適用することができる。なかでも、量産性に優れるMOCVD法を適用することが、最も望ましい。具体的には、化合物半導体層のエピタキシャル成長に使用する基板1は、成長前に洗浄工程や熱処理等の前処理を実施して、表面の汚染や自然酸化膜を除去することが望ましい。上記化合物半導体層を構成する各層は、直径50〜150mmの基板1をMOCVD装置内にセットし、同時にエピタキシャル成長させて積層することができる。また、MOCVD装置としては、自公転型、高速回転型等の市販の大型装置を適用することができる。   In the present embodiment, a known growth method such as a molecular beam epitaxial method (MBE) or a low pressure metal organic chemical vapor deposition method (MOCVD method) can be applied. Among these, it is most desirable to apply the MOCVD method which is excellent in mass productivity. Specifically, it is desirable that the substrate 1 used for the epitaxial growth of the compound semiconductor layer is subjected to a pretreatment such as a cleaning process or a heat treatment before the growth to remove surface contamination or a natural oxide film. Each layer constituting the compound semiconductor layer can be laminated by setting the substrate 1 having a diameter of 50 to 150 mm in an MOCVD apparatus and simultaneously epitaxially growing the substrate 1. As the MOCVD apparatus, a commercially available large-sized apparatus such as a self-revolving type or a high-speed rotating type can be applied.

上記化合物半導体層20の各層をエピタキシャル成長する際、III族構成元素の原料としては、例えば、トリメチルアルミニウム((CHAl)、トリメチルガリウム((CHGa)及びトリメチルインジウム((CHIn)を用いることができる。また、Mgのドーピング原料としては、例えば、ビスシクロペンタジエニルマグネシウム(bis−(CMg)等を用いることができる。また、Siのドーピング原料としては、例えば、ジシラン(Si)等を用いることができる。また、V族構成元素の原料としては、ホスフィン(PH)、アルシン(AsH)等を用いることができる。
さらに、各層のキャリア濃度及び層厚、温度条件は、適宜選択することができる。
When the layers of the compound semiconductor layer 20 are epitaxially grown, examples of the group III constituent element include trimethylaluminum ((CH 3 ) 3 Al), trimethylgallium ((CH 3 ) 3 Ga), and trimethylindium ((CH 3 ) 3 In) can be used. Further, as a Mg doping raw material, for example, biscyclopentadienyl magnesium (bis- (C 5 H 5 ) 2 Mg) or the like can be used. Further, as a Si doping material, for example, disilane (Si 2 H 6 ) or the like can be used. In addition, phosphine (PH 3 ), arsine (AsH 3 ), or the like can be used as a raw material for the group V constituent element.
Furthermore, the carrier concentration, layer thickness, and temperature conditions of each layer can be selected as appropriate.

このようにして作製した化合物半導体層は、活性層3を有するにもかかわらず結晶欠陥が少ない良好な表面状態が得られる。また、化合物半導体層20は、素子構造に対応して研磨などの表面加工を施しても良い。   The compound semiconductor layer thus produced can obtain a good surface state with few crystal defects despite having the active layer 3. The compound semiconductor layer 20 may be subjected to surface processing such as polishing corresponding to the element structure.

(裏面電極の形成工程)
次に、図6に示すように、基板1の裏面に、裏面電極10を形成する。
具体的には、例えば、基板がn型基板である場合には、蒸着法により、例えば、Au、AuGeを順に積層してn型オーミック電極の裏面電極10を形成する。
(Back electrode formation process)
Next, as shown in FIG. 6, the back electrode 10 is formed on the back surface of the substrate 1.
Specifically, for example, when the substrate is an n-type substrate, the back electrode 10 of the n-type ohmic electrode is formed by sequentially stacking, for example, Au and AuGe by vapor deposition.

(メサ型構造部の形成工程)
次に、化合物半導体層に第1のウェットエッチングを行って、頂面に向かって水平方向の断面積が連続的に小さく形成されてなるメサ型構造部(保護膜及び電極膜を除く)と、該メサ型構造部の周囲に配置する、支持構造部の上面とを形成する。
具体的には、まず、図7に示すように、化合物半導体層の最上層であるコンタクト層上にフォトレジストを堆積し、フォトリソグラフィによりメサ型構造部以外に開口23aを有するレジストパターン23を形成する。
レジストパターンにおいてメサ型構造部形成予定箇所の大きさを、「メサ型構造部」の頂面より各辺上下左右10μm程度大きめに形成するのが好ましい。
(Mesa structure forming process)
Next, a first wet etching is performed on the compound semiconductor layer, and a mesa structure (excluding a protective film and an electrode film) in which a horizontal cross-sectional area is continuously reduced toward the top surface is formed; Forming an upper surface of the support structure disposed around the mesa structure;
Specifically, first, as shown in FIG. 7, a photoresist is deposited on the contact layer which is the uppermost layer of the compound semiconductor layer, and a resist pattern 23 having an opening 23a other than the mesa structure is formed by photolithography. To do.
In the resist pattern, it is preferable that the size of the mesa-type structure portion scheduled to be formed is larger than the top surface of the “mesa-type structure portion” by about 10 μm above, below, left and right of each side.

次いで、例えば、リン酸/過酸化水素水混合液、アンモニア/過酸化水素水混合液、ブロムメタノール混合液、ヨウ化カリウム/アンモニアの群から選択される少なくとも1種以上のエッチャントを用いて第1のウェットエッチングを行う。
例えば、HPO:H:HO=1〜3:4〜6:8〜10のリン酸/過酸化水素水混合液を用いて、ウェットエッチング時間を30〜60秒間として、メサ型構造部以外の部分のコンタクト層と上部DBR層と活性層の少なくとも一部、又は、コンタクト層と上部DBR層と活性層と下部DBR層の少なくとも一部を除去する。
その後、レジストを除去する。
Next, for example, using at least one etchant selected from the group consisting of a phosphoric acid / hydrogen peroxide mixture, an ammonia / hydrogen peroxide mixture, a bromomethanol mixture, and potassium iodide / ammonia. Wet etching is performed.
For example, using a phosphoric acid / hydrogen peroxide solution mixture of H 3 PO 4 : H 2 O 2 : H 2 O = 1-3: 4-6: 8-10, the wet etching time is 30-60 seconds Then, at least a part of the contact layer, the upper DBR layer, and the active layer other than the mesa structure portion, or at least a part of the contact layer, the upper DBR layer, the active layer, and the lower DBR layer are removed.
Thereafter, the resist is removed.

メサ型構造部の平面視形状はレジストパターン23の開口23aの形状によって決まる。レジストパターン23に所望の平面視形状に対応する形状の開口23aを形成する。
また、エッチングの深さすなわち、化合物半導体層のうち、どの層までエッチング除去するかは、エッチャントの種類及びエッチング時間によって決まる。
The plan view shape of the mesa structure portion is determined by the shape of the opening 23 a of the resist pattern 23. An opening 23 a having a shape corresponding to a desired shape in plan view is formed in the resist pattern 23.
In addition, the depth of etching, that is, to which layer of the compound semiconductor layer is removed by etching depends on the type of etchant and the etching time.

図9に、HPO:H:HO=2:5:9(100:250:450)、56%(HO)、液温30℃〜34℃のエッチャントを用いて、後述する実施例1で示した化合物半導体層についてウェットエッチングを行った場合のエッチング時間に対する深さ及び幅の関係を示す。表1にその条件及び結果を数値で示す。 In FIG. 9, an etchant having H 3 PO 4 : H 2 O 2 : H 2 O = 2: 5: 9 (100: 250: 450), 56% (H 2 O) and a liquid temperature of 30 ° C. to 34 ° C. is used. The relationship between the depth and the width with respect to the etching time when wet etching is performed on the compound semiconductor layer shown in Example 1 described later is shown. Table 1 shows the conditions and results in numerical values.

図9及び表1から、エッチング深さ(図1の「h」に相当)はエッチング時間(sec)にほぼ比例するが、エッチング幅はエッチング時間が長くなるほど増大率が大きくなることがわかる。すなわち、図3に示すように、深くなるほど(図で下方に行くほど)、メサ型構造部の水平断面積(又は、幅もしくは径)の増大率が大きくなるように形成される。このエッチング形状はドライエッチングによるエッチング形状とは異なる。従って、メサ型構造部の傾斜斜面の形状から、メサ型構造部がドライエッチングで形成されたのか、又は、ウェットエッチングで形成されたのかを判別することができる。   From FIG. 9 and Table 1, it can be seen that the etching depth (corresponding to “h” in FIG. 1) is substantially proportional to the etching time (sec), but the etching width increases as the etching time increases. That is, as shown in FIG. 3, it is formed so that the increasing rate of the horizontal sectional area (or width or diameter) of the mesa structure portion increases as the depth increases (as it goes downward in the drawing). This etching shape is different from the etching shape by dry etching. Therefore, it can be determined from the shape of the inclined slope of the mesa structure portion whether the mesa structure portion is formed by dry etching or wet etching.

第1のウェットエッチングにより、ウェハ基板のメサ型構造部を除いた部分(ストリート及び支持構造部)は同程度の高さとなっている。   By the first wet etching, the portions (street and support structure portion) excluding the mesa structure portion of the wafer substrate have the same height.

(支持構造部の傾斜部の形成工程)
次に、個片化用切断ライン(図2の点線22)に沿って第2のウェットエッチングを行って、支持構造部6の側面6aの傾斜部6baを形成する。
具体的には、まず、ウェハ基板の全面にフォトレジストを堆積し、フォトリソグラフィにより、ストリート21と支持構造部6の上面6aの外周から所定距離d(図2参照)の範囲とに開口を有するレジストパターンを形成する。
(Formation process of inclined part of support structure part)
Next, the second wet etching is performed along the cutting line for singulation (dotted line 22 in FIG. 2) to form the inclined portion 6ba of the side surface 6a of the support structure portion 6.
Specifically, first, a photoresist is deposited on the entire surface of the wafer substrate, and an opening is provided in a range of a predetermined distance d (see FIG. 2) from the outer periphery of the street 21 and the upper surface 6a of the support structure 6 by photolithography. A resist pattern is formed.

次いで、リン酸/過酸化水素水混合液、アンモニア/過酸化水素水混合液、ブロムメタノール混合液の群から選択される少なくとも1種以上のエッチャントを用いて第2のウェットエッチングを行う。
例えば、HPO:H:HO=1〜3:4〜6:8〜10のリン酸/過酸化水素水混合液を用いて、ウェットエッチング時間を30〜60秒間として、支持構造部6の側面6aの傾斜部6baを形成する。
その後、レジストを除去する。
Next, second wet etching is performed using at least one etchant selected from the group consisting of a phosphoric acid / hydrogen peroxide solution mixture, an ammonia / hydrogen peroxide solution mixture, and a bromomethanol mixture solution.
For example, using a phosphoric acid / hydrogen peroxide solution mixture of H 3 PO 4 : H 2 O 2 : H 2 O = 1-3: 4-6: 8-10, the wet etching time is 30-60 seconds The inclined portion 6ba of the side surface 6a of the support structure portion 6 is formed.
Thereafter, the resist is removed.

傾斜部6baの傾斜角度や長さ、深さは、エッチャントの種類及びエッチング時間によって決まる。   The inclination angle, length, and depth of the inclined portion 6ba are determined by the type of etchant and the etching time.

(保護膜の形成工程)
次に、上面6aの少なくとも一部と、側面6bのうち少なくとも傾斜部6baと、傾斜側面7aと、頂面7bの周縁領域7baとを少なくとも覆うとともに、平面視して周縁領域7baの内側に化合物半導体層(コンタクト層5)の表面の一部を露出する通電窓8bを有する保護膜8を形成する。
具体的には、まず、全面に保護膜8の材料を成膜する。具体的には、例えば、SiOを全面にスパッタリング法により成膜する。
次に、全面にフォトレジストを堆積し、フォトリソグラフィにより、上面6aと、傾斜部6baと、傾斜側面7aと、頂面7bの周縁領域7ba以外の部分と、化合物半導体層の表面の一部を露出する通電窓8bに対応する部分を開口とするレジストパターンを形成する。
次いで、例えば、バッファードフッ酸を用いてウェットエッチングにより、開口に対応する部分の保護膜の材料を除去して保護膜8を形成する。
図10に、保護膜8の通電窓8b近傍の平面図を示す。dinとdoutとの間に保護膜8がない通電窓8bとなっている。
その後、レジストを除去する。
(Protective film formation process)
Next, at least a part of the upper surface 6a, at least the inclined portion 6ba of the side surface 6b, the inclined side surface 7a, and the peripheral region 7ba of the top surface 7b are covered and at the inside of the peripheral region 7ba in plan view A protective film 8 having a conduction window 8b exposing a part of the surface of the semiconductor layer (contact layer 5) is formed.
Specifically, first, the material of the protective film 8 is formed on the entire surface. Specifically, for example, SiO 2 is formed on the entire surface by sputtering.
Next, a photoresist is deposited on the entire surface, and the upper surface 6a, the inclined portion 6ba, the inclined side surface 7a, the portion other than the peripheral region 7ba of the top surface 7b, and a part of the surface of the compound semiconductor layer are formed by photolithography. A resist pattern having an opening corresponding to the exposed energization window 8b is formed.
Next, the material of the protective film corresponding to the opening is removed by wet etching using, for example, buffered hydrofluoric acid to form the protective film 8.
FIG. 10 is a plan view of the vicinity of the energization window 8b of the protective film 8. FIG. An energization window 8b having no protective film 8 is formed between d in and d out .
Thereafter, the resist is removed.

(おもて面電極層および光漏れ防止層の形成工程)
次に、通電窓8bから露出された化合物半導体層(コンタクト層5)の表面の少なくとも一部と上面の一部とを少なくとも覆うと共にメサ型構造部7の頂面上に光射出孔9bを有するように、保護膜8上に形成された連続膜であるおもて面電極層(電極層)9および光漏れ防止層24を形成する。
具体的には、全面にフォトレジストを堆積し、フォトリソグラフィにより、光射出孔9bに対応する部分と、ウェハ基板上の多数の発光ダイオード間の切断部分(ストリート)とを含む、電極膜が不要な部分以外を開口とするレジストパターンを形成する。次いで、電極層材料(光漏れ防止膜も電極層材料で形成する)を蒸着する。この蒸着だけではメサ型構造部の傾斜側面及び支持構造部の傾斜部に電極層材料が十分には蒸着されない場合は、さらに、メサ型構造部の傾斜側面及び支持構造部の傾斜部に電極層材料を蒸着するために蒸着金属が回りこみやすいプラネタリタイプの蒸着装置を用いて蒸着を行う。
その後、レジストを除去する。
(Formation process of front electrode layer and light leakage prevention layer)
Next, at least a part of the surface of the compound semiconductor layer (contact layer 5) exposed from the energization window 8b and a part of the upper surface are covered, and a light emission hole 9b is provided on the top surface of the mesa structure 7. Thus, the front surface electrode layer (electrode layer) 9 and the light leakage prevention layer 24 which are continuous films formed on the protective film 8 are formed.
Specifically, a photoresist is deposited on the entire surface, and an electrode film including a portion corresponding to the light emission hole 9b and a cut portion (street) between a plurality of light emitting diodes on the wafer substrate is unnecessary by photolithography. A resist pattern having openings other than those portions is formed. Next, an electrode layer material (a light leakage prevention film is also formed of the electrode layer material) is deposited. If the electrode layer material is not sufficiently deposited on the inclined side surface of the mesa structure portion and the inclined portion of the support structure portion by this deposition alone, the electrode layer is further formed on the inclined side surface of the mesa structure portion and the inclined portion of the support structure portion. In order to deposit the material, deposition is performed using a planetary type deposition apparatus in which the deposited metal is easy to flow around.
Thereafter, the resist is removed.

光射出孔9bの形状はレジストパターン(図示せず)の開口の形状によって決まる。この開口形状を所望の光射出孔9bの形状に対応するものとしたレジストパターンを形成する。   The shape of the light emission hole 9b is determined by the shape of the opening of the resist pattern (not shown). A resist pattern having the opening shape corresponding to the shape of the desired light emission hole 9b is formed.

(個片化工程)
次に、ウェハ基板上の発光ダイオードを個片化して発光ダイオード(チップ)を作製した。
具体的には、例えば、ダイシングソーもしくはレーザーにより、ストリート部分を切断してウェハ基板上の発光ダイオード毎に切断して個片化する。
(Separation process)
Next, the light emitting diodes on the wafer substrate were separated into individual light emitting diodes (chips).
Specifically, for example, the street portion is cut by a dicing saw or a laser and cut into individual light emitting diodes on the wafer substrate.

〔発光ダイオード(第2の実施形態)の製造方法〕
本発明の発光ダイオード(第2の実施形態)は、発光ダイオード(第1の実施形態)と保護膜及び電極の配置構成が異なるだけであり、その製造方法は発光ダイオード(第1の実施形態)の製造方法と同様に行うことができる。
[Method for Manufacturing Light-Emitting Diode (Second Embodiment)]
The light emitting diode (second embodiment) of the present invention is different from the light emitting diode (first embodiment) only in the arrangement of the protective film and the electrode, and the manufacturing method thereof is the light emitting diode (first embodiment). It can carry out similarly to the manufacturing method of.

〔発光ダイオード(第3の実施形態)の製造方法〕
本発明の発光ダイオード(第3の実施形態)の製造方法において、発光ダイオード(第1の実施形態)の製造方法と異なる点は、化合物半導体層の形成工程で、基板1上に、下部DBR層2と、活性層3とを積層した後、活性層3上に電流拡散層40を積層する点であり、その他は発光ダイオード(第1の実施形態)の製造方法と同様に行うことができる。
[Method for Manufacturing Light Emitting Diode (Third Embodiment)]
The manufacturing method of the light emitting diode (third embodiment) of the present invention is different from the manufacturing method of the light emitting diode (first embodiment) in the formation process of the compound semiconductor layer on the substrate 1 and the lower DBR layer. 2 and the active layer 3 are stacked, and then the current diffusion layer 40 is stacked on the active layer 3. The rest can be performed in the same manner as in the method of manufacturing the light emitting diode (first embodiment).

本発明の第1のウェットエッチング及び第2のウェットエッチングに用いるエッチャントとしては限定的ではないが、AlGaAs等のAs系の化合物半導体材料に対してはアンモニア系エッチャント(例えば、アンモニア/過酸化水素水混合液)が適しており、AlGaInP等のP系の化合物半導体材料に対してはヨウ素系エッチャント(例えば、ヨウ化カリウム/アンモニア)が適しており、リン酸/過酸化水素水混合液はAlGaAs系に、ブロムメタノール混合液はP系に適している。
そのため、各ウェットエッチングにおいて、複数のエッチャントを用いて行うことができる。
例えば、化合物半導体層が最上層から順に、AlGaAsからなる電流拡散層、AlGaInPからなるクラッド層、AlGaAsからなる発光層、AlGaInPからなるクラッド層で構成される場合、As系の電流拡散層及び発光層はアンモニア系エッチャントを用い、P系のクラッド層はヨウ素系エッチャントを用いることができる。この場合、エッチングしている層の下の層はエッチングストップ層として機能するのでエッチング時間を厳密に管理する必要がない。
また、例えば、As系のみで形成されている構造では燐酸混合液、As/P系が混在している構造ではAs系構造部にアンモニア混合液、P系構造部にヨウ素混合液を使用してもよい。
The etchant used for the first wet etching and the second wet etching of the present invention is not limited, but an ammonia-based etchant (for example, ammonia / hydrogen peroxide solution) is used for an As-based compound semiconductor material such as AlGaAs. A mixed liquid) is suitable. For P-based compound semiconductor materials such as AlGaInP, an iodine-based etchant (for example, potassium iodide / ammonia) is suitable, and a phosphoric acid / hydrogen peroxide mixed liquid is an AlGaAs-based liquid. In addition, the bromomethanol mixture is suitable for the P system.
Therefore, each wet etching can be performed using a plurality of etchants.
For example, when the compound semiconductor layer is composed of an AlGaAs current diffusion layer, an AlGaInP cladding layer, an AlGaAs light emitting layer, and an AlGaInP cladding layer in order from the top layer, an As-based current diffusion layer and a light emitting layer Can use an ammonia-based etchant, and the P-based cladding layer can use an iodine-based etchant. In this case, since the layer under the layer being etched functions as an etching stop layer, it is not necessary to strictly manage the etching time.
In addition, for example, in a structure formed only of an As system, a phosphoric acid mixed solution is used. In a structure in which an As / P system is mixed, an ammonia mixed solution is used for the As system structure portion, and an iodine mixed solution is used for the P system structure portion. Also good.

ヨウ素(I)500cc、ヨウ化カリウム(KI)100g、純水(HO)2000cc、水酸化アンモニア水(NHOH)90ccの比率で混合されたエッチャントを用いた場合、AlGaInPからなる層のエッチング速度は0.72μm/minだった。 When an etchant mixed at a ratio of 500 cc of iodine (I), 100 g of potassium iodide (KI), 2000 cc of pure water (H 2 O) and 90 cc of aqueous ammonia hydroxide (NH 4 OH) is used, the layer made of AlGaInP The etching rate was 0.72 μm / min.

以下に、本発明の発光ダイオード及びその製造方法を実施例によりさらに詳細に説明するが、本発明はこの実施例にのみ限定されるものではない。本実施例では、図1に示した共振器型の発光ダイオードチップを作製し、特性評価のために発光ダイオードチップを基板上に実装した発光ダイオードランプを作製した。   Hereinafter, the light-emitting diode and the manufacturing method thereof of the present invention will be described in more detail with reference to examples. However, the present invention is not limited to these examples. In this example, the resonator type light-emitting diode chip shown in FIG. 1 was manufactured, and a light-emitting diode lamp in which the light-emitting diode chip was mounted on a substrate was manufactured for characteristic evaluation.

(実施例)
実施例の発光ダイオードは、まず、Siをドープしたn型のGaAs単結晶からなるGaAs基板上に、化合物半導体層を順次積層してエピタキシャルウェハを作製した。GaAs基板は、(100)面を成長面とし、キャリア濃度を2×1018cm−3とした。また、GaAs基板の層厚は、約250μmとした。化合物半導体層とは、SiをドープしたGaAsからなるn型の緩衝層、SiをドープしたAl0.9Ga0.1AsとAl0.1Ga0.9Asの40対の繰り返し構造であるn型の下部DBR反射層、SiをドープしたAl0.4Ga0.6Asからなるn型の下部クラッド層、Al0.25Ga0.75Asからなる下部ガイド層、GaAs/Al0.15Ga0.85Asの3対からなる井戸層/バリア層、Al0.25Ga0.75Asからなる上部ガイド層、CをドープしたAl0.4Ga0.6Asからなるp型の上部クラッド層、CをドープしたAl0.9Ga0.1AsとAl0.1Ga0.9Asの5対の繰り返し構造であるp型の上部DBR反射層、Cドープしたp型Al0.1Ga0.9Asからなるコンタクト層である。
(Example)
In the light-emitting diode of the example, first, an epitaxial wafer was manufactured by sequentially laminating compound semiconductor layers on a GaAs substrate made of an n-type GaAs single crystal doped with Si. The GaAs substrate had a (100) plane as a growth plane and a carrier concentration of 2 × 10 18 cm −3 . The layer thickness of the GaAs substrate was about 250 μm. The compound semiconductor layer is an n-type buffer layer made of GaAs doped with Si, and 40 pairs of repeating structures of Al 0.9 Ga 0.1 As and Al 0.1 Ga 0.9 As doped with Si. n-type lower DBR reflective layer, n-type lower clad layer made of Si-doped Al 0.4 Ga 0.6 As, lower guide layer made of Al 0.25 Ga 0.75 As, GaAs / Al 0. Well layer / barrier layer composed of three pairs of 15 Ga 0.85 As, upper guide layer composed of Al 0.25 Ga 0.75 As, p-type composed of C 0.4 doped Al 0.4 Ga 0.6 As Upper clad layer, p-type upper DBR reflective layer having 5 pairs of repetitive structures of C-doped Al 0.9 Ga 0.1 As and Al 0.1 Ga 0.9 As, C-doped p-type Al 0 .1 Ga 0.9 It is a contact layer made of As.

本実施例では、減圧有機金属化学気相堆積装置法(MOCVD装置)を用い、直径50mm、厚さ250μmのGaAs基板に化合物半導体層をエピタキシャル成長させて、エピタキシャルウェハを形成した。エピタキシャル成長層を成長させる際、III族構成元素の原料としては、トリメチルアルミニウム((CHAl)、トリメチルガリウム((CHGa)及びトリメチルインジウム((CHIn)を使用した。また、Cのドーピング原料としては、テトラブロモメタン(CBr)を使用した。また、Siのドーピング原料としては、ジシラン(Si)を使用した。また、V族構成元素の原料としては、ホスフィン(PH)、アルシン(AsH)を使用した。また、各層の成長温度としては、700℃で成長させた。 In this example, a compound semiconductor layer was epitaxially grown on a GaAs substrate having a diameter of 50 mm and a thickness of 250 μm by using a low pressure metal organic chemical vapor deposition apparatus method (MOCVD apparatus) to form an epitaxial wafer. When growing an epitaxial growth layer, trimethylaluminum ((CH 3 ) 3 Al), trimethylgallium ((CH 3 ) 3 Ga) and trimethylindium ((CH 3 ) 3 In) are used as the raw material for the group III constituent element did. Further, tetrabromomethane (CBr 4 ) was used as a doping material for C. Further, disilane (Si 2 H 6 ) was used as a Si doping material. Further, phosphine (PH 3 ) and arsine (AsH 3 ) were used as raw materials for the group V constituent elements. The growth temperature of each layer was 700 ° C.

GaAsからなる緩衝層は、キャリア濃度を約2×1018cm−3、層厚を約0.5μmとした。下部DBR反射層はキャリア濃度を約1×1018cm−3、層厚を約54nmとしたAl0.9Ga0.1Asと、キャリア濃度を約1×1018cm−3、層厚を約51nmとしたAl0.1Ga0.9Asを交互に40対積層した。下部クラッド層は、キャリア濃度を約1×1018cm−3、層厚を約54nmとした。下部ガイド層は、アンドープで層厚を約50nmとした。井戸層は、アンドープで層厚が約7nmのGaAsとし、バリア層はアンドープで層厚が約7nmのAl0.15Ga0.85Asとした。また、井戸層とバリア層とを交互に3対積層した。上部ガイド層は、アンドープで層厚を約50nmとした。上部クラッド層は、キャリア濃度を約1×1018cm−3、層厚を54nmとした。また、上部DBR反射層はキャリア濃度を約1×1018cm−3、層厚を約54nmとしたAl0.9Ga0.1Asと、キャリア濃度を約1×1018cm−3、層厚を約51nmとしたAl0.1Ga0.9Asを交互に5対積層した。
Al0.1Ga0.9Asからなるコンタクト層は、キャリア濃度を約3×1018cm−3、層厚を約250nmとした。
The buffer layer made of GaAs has a carrier concentration of about 2 × 10 18 cm −3 and a layer thickness of about 0.5 μm. Lower DBR reflection layer and the carrier concentration of about 1 × 10 18 cm -3, and Al 0.9 Ga 0.1 As that were about 54nm thickness, a carrier concentration of about 1 × 10 18 cm -3, layer thickness 40 pairs of Al 0.1 Ga 0.9 As having a thickness of about 51 nm were alternately laminated. The lower cladding layer had a carrier concentration of about 1 × 10 18 cm −3 and a layer thickness of about 54 nm. The lower guide layer was undoped and had a thickness of about 50 nm. The well layer was undoped GaAs having a thickness of about 7 nm, and the barrier layer was undoped Al 7 .5 Ga 0.85 As having a thickness of about 7 nm. Three pairs of well layers and barrier layers were alternately laminated. The upper guide layer was undoped and had a thickness of about 50 nm. The upper cladding layer had a carrier concentration of about 1 × 10 18 cm −3 and a layer thickness of 54 nm. The upper DBR reflection layer and the carrier concentration of about 1 × 10 18 cm -3, and Al 0.9 Ga 0.1 As that were about 54nm thickness, a carrier concentration of about 1 × 10 18 cm -3, layer Five pairs of Al 0.1 Ga 0.9 As having a thickness of about 51 nm were alternately stacked.
The contact layer made of Al 0.1 Ga 0.9 As had a carrier concentration of about 3 × 10 18 cm −3 and a layer thickness of about 250 nm.

次に、裏面電極として基板裏面に、AuGe、Ni合金を厚さが0.5μm、Ptを0.2μm、Auを1μmとなるように真空蒸着法によって成膜し、n型オーミック電極を形成した。   Next, as a back electrode, an n-type ohmic electrode was formed on the back surface of the substrate by vacuum deposition so that the thickness of AuGe and Ni alloy was 0.5 μm, Pt was 0.2 μm, and Au was 1 μm. .

次に、メサ型構造部を形成するため、パターニングしたレジスト(AZ5200NJ(クラリアント社製))を用い、HPO:H:HO=2:5:9のリン酸/過酸化水素水混合液を使って、45秒間、第1のウェットエッチングを行って、メサ型構造部及び上面を形成した。このウェットエッチングによって、コンタクト層、上部DBR反射層及び活性層の全層を除去して、頂面の大きさが190μm×190μm、高さhが4μm、幅wが3μmの平面視矩形のメサ型構造部(保護膜及び電極膜を除く)を形成した。 Next, in order to form a mesa structure, a patterned resist (AZ5200NJ (manufactured by Clariant)) is used, and phosphoric acid / peroxide of H 3 PO 4 : H 2 O 2 : H 2 O = 2: 5: 9. A first wet etching was performed for 45 seconds using a hydrogen oxide water mixed solution to form a mesa structure and an upper surface. By this wet etching, the contact layer, the upper DBR reflective layer, and the active layer are all removed, and a mesa shape having a rectangular shape in plan view with a top surface size of 190 μm × 190 μm, a height h of 4 μm, and a width w of 3 μm. A structure part (excluding a protective film and an electrode film) was formed.

次に、支持構造部の傾斜部を形成するために、ストリート21と支持構造部6の上面6aの外周から所定距離dを20μmとする範囲とに開口を有するようにパターニングしたレジスト(AZ5200NJ(クラリアント社製))を用い、HPO:H:HO=2:5:9のリン酸/過酸化水素水混合液を使って、45秒間、第2のウェットエッチングを行った。これにより、幅4μm、深さ3μmの傾斜部を形成した。 Next, in order to form an inclined portion of the support structure portion, a resist (AZ5200NJ (Clariant) which is patterned to have an opening in the range where the predetermined distance d is 20 μm from the outer periphery of the upper surface 6a of the street 21 and the support structure portion 6 is formed. The second wet etching is performed for 45 seconds using a phosphoric acid / hydrogen peroxide solution mixture of H 3 PO 4 : H 2 O 2 : H 2 O = 2: 5: 9. It was. Thereby, an inclined portion having a width of 4 μm and a depth of 3 μm was formed.

次に、保護膜を形成するため、SiOからなる保護膜を0.5μm程度形成した。
その後、レジスト(AZ5200NJ(クラリアント社製))によるパターニング後、バッファードフッ酸を用いて、平面視同心円形(外径dout:166μm、内径din:154μm)の開口(図10参照)と、ストリート部及び支持構造部6の上面6aの外周から所定距離dの範囲の開口とを形成した。
Next, in order to form a protective film, a protective film made of SiO 2 was formed to a thickness of about 0.5 μm.
Then, after patterning with a resist (AZ5200NJ (manufactured by Clariant)), using buffered hydrofluoric acid, a concentric circular opening (outer diameter dout: 166 μm, inner diameter din: 154 μm) (see FIG. 10) and street portion And the opening of the range of predetermined distance d from the outer periphery of the upper surface 6a of the support structure part 6 was formed.

次に、おもて面電極(膜)及び支持構造部の傾斜部の光漏れ防止膜24を形成するため、レジスト(AZ5200NJ(クラリアント社製))によるパターニング後、Auを1.2μm、AuBeを0.15μmを順に蒸着し、リフトオフにより平面視円形(径:150μm)の光射出孔9bを有する、長辺350μm、短辺250μmに形成してなるおもて面電極(p型オーミック電極)及び支持構造部の傾斜部の光漏れ防止膜24を形成した。
その後、450℃で10分間熱処理を行って合金化し、低抵抗のp型およびn型オーミック電極を形成した。
Next, in order to form the front surface electrode (film) and the light leakage prevention film 24 on the inclined portion of the support structure, after patterning with a resist (AZ5200NJ (manufactured by Clariant)), 1.2 μm of Au and AuBe are used. A front surface electrode (p-type ohmic electrode) having a long side of 350 μm and a short side of 250 μm, which has a light emission hole 9b having a circular shape (diameter: 150 μm) in plan view by vapor deposition of 0.15 μm in order and lift-off; The light leakage prevention film 24 in the inclined portion of the support structure portion was formed.
Thereafter, heat treatment was performed at 450 ° C. for 10 minutes to form an alloy, and low resistance p-type and n-type ohmic electrodes were formed.

次に、メサ型構造部の側面に光漏れ防止膜16を形成するため、レジスト(AZ5200NJ(クラリアント社製))によるパターニング後、Tiを0.5μm、Auを0.17μmを順に蒸着し、リフトオフにより光漏れ防止膜16を形成した。   Next, in order to form the light leakage prevention film 16 on the side surface of the mesa structure, after patterning with a resist (AZ5200NJ (manufactured by Clariant)), Ti 0.5 μm and Au 0.17 μm are sequentially deposited and lift-off is performed. Thus, the light leakage prevention film 16 was formed.

次に、化合物半導体層側からダイシングソーを用いストリート部で切断し、チップ化した。ダイシングによる破砕層および汚れを硫酸・過酸化水素混合液でエッチング除去して、実施例の発光ダイオードを作製した。   Next, it cut | disconnected in the street part using the dicing saw from the compound semiconductor layer side, and was chipped. The crushing layer and dirt by dicing were removed by etching with a mixed solution of sulfuric acid and hydrogen peroxide to produce the light emitting diode of the example.

上記の様にして作製した実施例の発光ダイオードチップを、マウント基板上に実装した発光ダイオードランプを100個組み立てた。この発光ダイオードランプは、マウントは、ダイボンダーで支持(マウント)し、p型オーミック電極とp電極端子とを金線でワイヤボンディングした後、一般的なエポキシ樹脂で封止して作製した。   100 light emitting diode lamps each having the light emitting diode chip of the example manufactured as described above mounted on a mount substrate were assembled. This light-emitting diode lamp was manufactured by supporting (mounting) a mount with a die bonder, wire-bonding a p-type ohmic electrode and a p-electrode terminal with a gold wire, and sealing with a general epoxy resin.

この発光ダイオード(発光ダイオードランプ)では、n型及びp型オーミック電極間に電流を流したところ、ピーク波長850nmとする赤外光が出射された。順方向に20ミリアンペア(mA)の電流を通流した際の順方向電圧(V)は1.6Vであった。順方向電流を20mAとした際の発光出力は1.5mWであった。また、応答速度(立ち上がり時間:Tr)は12.1nsecだった。 In this light emitting diode (light emitting diode lamp), when a current was passed between the n-type and p-type ohmic electrodes, infrared light having a peak wavelength of 850 nm was emitted. The forward voltage (V F ) when a current of 20 mA (mA) was passed in the forward direction was 1.6V. When the forward current was 20 mA, the light emission output was 1.5 mW. The response speed (rise time: Tr) was 12.1 nsec.

図11は、第2のウェットエッチングを行わず、傾斜部6baを有さない(従って、傾斜部6ba上の保護膜8f及び光漏れ防止膜24も有さない)点を除いて実施例と同じ構成の発光ダイオードの直上における光スペクトル(グラフ右の摸式図参照)の測定結果を示すグラフである。縦軸は光の強度、横軸は波長を示す。
図11に示すように、この発光ダイオードでは、発光スペクトルの線幅が狭く(単色性が高く)、半値幅(HWHM)は6.3nmであった。
この発光ダイオードは本発明に係る発光ダイオードではないが、図11で示した発光光の高い単色性は、傾斜部6baの有無に関わらず奏する効果であると考えられるので、本発明の発光ダイオードについても同様の高い単色性を有するものと考えられる。
FIG. 11 is the same as the embodiment except that the second wet etching is not performed and the inclined portion 6ba is not provided (therefore, the protective film 8f and the light leakage prevention film 24 on the inclined portion 6ba are not provided). It is a graph which shows the measurement result of the light spectrum (refer to the model figure on the right of a graph) just above the light emitting diode of composition. The vertical axis represents light intensity, and the horizontal axis represents wavelength.
As shown in FIG. 11, in this light emitting diode, the line width of the emission spectrum was narrow (high monochromaticity), and the half width (HWHM) was 6.3 nm.
Although this light emitting diode is not a light emitting diode according to the present invention, the high monochromaticity of the emitted light shown in FIG. 11 is considered to be an effect exerted regardless of the presence or absence of the inclined portion 6ba. Are considered to have the same high monochromaticity.

図12は、図11でその特性を示した発光ダイオードについて、発光した光の指向性(グラフ右の摸式図参照)の測定結果を示すグラフである。グラフ中の横軸の「−1」から「1」につながる円周は光の強度(Int.)として13000を示すものである。従って、例えば、ある方向で光の強度が6500の場合には、その方向では横軸の「−0.5」から「0.5」につながる円周上にグラフがくることになる。また、例えば、実施例の発光ダイオードでは、真上(90°)から±10°の方向では約「−0.9」から「0.9」につながる円周(図示なし)上にグラフがあるので、その範囲では光の強度は13000の90%程度であることがわかる。
図12に示すように、この発光ダイオードでは、光射出孔の直上から±15°程度の範囲に高い強度(13000の70%程度以上)を有しており、高い指向性を示した。
この発光ダイオードは本発明に係る発光ダイオードではないが、図12で示した発光光の高い指向性は、傾斜部6baの有無に関わらず奏する効果であると考えられるので、本発明の発光ダイオードについても同様の高い指向性を有するものと考えられる。
FIG. 12 is a graph showing the measurement results of the directivity of the emitted light (see the schematic diagram on the right side of the graph) for the light emitting diode whose characteristics are shown in FIG. The circumference connected from “−1” to “1” on the horizontal axis in the graph represents 13000 as the light intensity (Int.). Therefore, for example, when the intensity of light is 6500 in a certain direction, a graph is drawn on the circumference connecting from “−0.5” to “0.5” on the horizontal axis in that direction. Further, for example, in the light emitting diode of the example, there is a graph on the circumference (not shown) leading from about “−0.9” to “0.9” in the direction of ± 10 ° from directly above (90 °). Thus, it can be seen that the light intensity is about 90% of 13000 in that range.
As shown in FIG. 12, this light-emitting diode had high intensity (about 70% or more of 13000) in a range of about ± 15 ° from directly above the light emitting hole, and showed high directivity.
Although this light-emitting diode is not a light-emitting diode according to the present invention, the high directivity of the emitted light shown in FIG. 12 is considered to be an effect exerted regardless of the presence or absence of the inclined portion 6ba. Are considered to have the same high directivity.

作製した100個の発光ダイオードランプのいずれについても、同程度の特性が得られ、保護膜が不連続な膜になった場合のリーク(短絡)や電極用金属膜が不連続な膜になった場合の通電不良が原因と思われる不良はなかった。また、発光ダイオードの側面が保護膜で覆われており、発光ダイオードランプの特性からも大気や大気中の水分との接触による側面の劣化が防止されていたことが確認できた。   All of the 100 light-emitting diode lamps produced have the same characteristics, leak (short circuit) when the protective film becomes discontinuous, and the electrode metal film becomes discontinuous. There was no defect that was thought to be due to poor energization. Further, the side surface of the light-emitting diode was covered with a protective film, and it was confirmed from the characteristics of the light-emitting diode lamp that the side surface was prevented from being deteriorated by contact with the atmosphere or moisture in the atmosphere.

(比較例)
液相エピタキシャル法で、厚膜成長し、基板除去した構造の波長850nmの発光ダイオードの例を示す。
GaAs基板に、スライドボート型成長装置を用いてAlGaAs層を成長した。
スライドボート型成長装置の基板収納溝にp型GaAs基板をセットし、各層の成長用に用意したルツボにGaメタル、GaAs多結晶、金属Al、及びドーパントを入れた。成長する層は、透明厚膜層(第1のp型層)、下部クラッド層(p型クラッド層)、活性層、上部クラッド層(n型クラッド層)の4層構造とし、この順序で積層した。
これらの原料をセットしたスライドボート型成長装置を、石英反応管内にセットし、水素気流中で950℃まで加温し、原料を溶解した後、雰囲気温度を910℃まで降温し、スライダーを右側に押して原料溶液(メルト)に接触させたあと0.5℃/分の速度で降温し、所定温度に達した後、またスライダーを押して順次各原料溶液に接触させたあと高温させる動作を繰り返し、最終的にはメルトと接触させた後、雰囲気温度を703℃まで降温してnクラッド層を成長させた後、スライダーを押して原料溶液とウェハを切り離してエピタキシャル成長を終了させた。
(Comparative example)
An example of a light-emitting diode having a wavelength of 850 nm having a structure in which a thick film is grown and a substrate is removed by a liquid phase epitaxial method is shown.
An AlGaAs layer was grown on a GaAs substrate using a slide boat type growth apparatus.
A p-type GaAs substrate was set in a substrate storage groove of a slide boat type growth apparatus, and Ga metal, GaAs polycrystal, metal Al, and a dopant were put in a crucible prepared for growth of each layer. The growing layer has a four-layer structure of a transparent thick film layer (first p-type layer), a lower clad layer (p-type clad layer), an active layer, and an upper clad layer (n-type clad layer). did.
A slide boat type growth apparatus in which these raw materials are set is set in a quartz reaction tube, heated to 950 ° C. in a hydrogen stream, dissolved, and then the ambient temperature is lowered to 910 ° C. After pressing and bringing into contact with the raw material solution (melt), the temperature is lowered at a rate of 0.5 ° C./min. After reaching the predetermined temperature, the operation of repeatedly touching each raw material solution after pressing the slider is repeated repeatedly. Specifically, after contact with the melt, the ambient temperature was lowered to 703 ° C. to grow the n-clad layer, and then the slider was pushed to separate the raw material solution from the wafer to complete the epitaxial growth.

得られたエピタキシャル層の構造は、第1のp型層は、Al組成X1=0.3〜0.4、層厚64μm、キャリア濃度3×1017cm−3、p型クラッド層は、Al組成X2=0.4〜0.5、層厚79μm、キャリア濃度5×1017cm−3、p型活性層は、発光波長が760nmの組成で、層厚1μm、キャリア濃度1×1018cm−3、n型クラッド層は、Al組成X4=0.4〜0.5、層厚25μm、キャリア濃度5×1017cm−3、であった。 The structure of the obtained epitaxial layer is as follows: the first p-type layer has an Al composition X1 = 0.3 to 0.4, the layer thickness is 64 μm, the carrier concentration is 3 × 10 17 cm −3 , and the p-type cladding layer is Al Composition X2 = 0.4 to 0.5, layer thickness 79 μm, carrier concentration 5 × 10 17 cm −3 , p-type active layer has a composition with an emission wavelength of 760 nm, layer thickness 1 μm, carrier concentration 1 × 10 18 cm −3 , the n-type cladding layer had an Al composition X4 = 0.4 to 0.5, a layer thickness of 25 μm, and a carrier concentration of 5 × 10 17 cm −3 .

エピタキシャル成長終了後、エピタキシャル基板を取り出し、n型GaAlAsクラッド層表面を保護して、アンモニア−過酸化水素系エッチャントでp型GaAs基板を選択的に除去した。その後、エピタキシャルウェハ両面に金電極を形成し、長辺が350μmの電極マスクを用いて、直径100μmのワイヤボンディング用パッドを中央に配置された表面電極を形成した。裏面電極には、直径20μmのオーミック電極を80μm間隔に形成した。その後、ダイシングで分離、エッチングすることにより、n型AlGaAs層が表面側となるようにした350μm角の発光ダイオードを作製した。   After the epitaxial growth was completed, the epitaxial substrate was taken out, the n-type GaAlAs cladding layer surface was protected, and the p-type GaAs substrate was selectively removed with an ammonia-hydrogen peroxide etchant. Thereafter, gold electrodes were formed on both sides of the epitaxial wafer, and a surface electrode in which a wire bonding pad having a diameter of 100 μm was arranged at the center was formed using an electrode mask having a long side of 350 μm. On the back electrode, ohmic electrodes having a diameter of 20 μm were formed at intervals of 80 μm. Thereafter, separation and etching were performed by dicing, so that a 350 μm square light-emitting diode in which the n-type AlGaAs layer was on the surface side was produced.

比較例の発光ダイオードのn型及びp型オーミック電極間に電流を流したところ、ピーク波長を850nmとする赤外光が出射された。順方向に20ミリアンペア(mA)の電流を通流した際の順方向電圧(V)は1.9Vであった。順方向電流を20mAとした際の発光出力は5.0mWであった。また、応答速度(Tr)は15.6nsecであり、本発明の実施例に比べて遅かった。 When a current was passed between the n-type and p-type ohmic electrodes of the light emitting diode of the comparative example, infrared light having a peak wavelength of 850 nm was emitted. The forward voltage (V F ) when a current of 20 mA (mA) was passed in the forward direction was 1.9V. The light emission output when the forward current was 20 mA was 5.0 mW. Further, the response speed (Tr) was 15.6 nsec, which was slower than the example of the present invention.

図10に示すように、比較例の発光ダイオードでは、発光スペクトルの線幅が広く、半値幅(HWHM)は42nmであった。   As shown in FIG. 10, in the light emitting diode of the comparative example, the line width of the emission spectrum was wide, and the half width (HWHM) was 42 nm.

図11に示すように、比較例の発光ダイオードでは、発光ダイオードを中心として半球状に光を13000の20%程度以下の強度の光を発光しており、指向性は実施例に比較してかなり低かった。 As shown in FIG. 11, the light emitting diode of the comparative example emits light having an intensity of about 20% or less of 13000 in a hemispherical shape with the light emitting diode as the center, and directivity is considerably higher than that of the embodiment. It was low.

1 基板
2 下部DBR層(反射層)
3 活性層
4 上部DBR層
5 コンタクト層
6 支持構造部
6a 上面
6b 側面
6ba 傾斜部
7 メサ型構造部
7a 傾斜側面
7b 頂面
7ba 周縁領域
8、28 保護膜
8b、28b 通電窓
9、29 電極膜
9b 光射出孔
11 下部クラッド層
12 下部ガイド層
13 発光層
14 上部ガイド層
15 上部クラッド層
16 光漏れ防止膜
20 化合物半導体層
21 ストリート
23 レジストパターン
24 光漏れ防止膜
40 電流拡散層
100、200 発光ダイオード
1 Substrate 2 Lower DBR layer (reflection layer)
DESCRIPTION OF SYMBOLS 3 Active layer 4 Upper DBR layer 5 Contact layer 6 Support structure part 6a Upper surface 6b Side surface 6ba Inclined part 7 Mesa structure part 7a Inclined side surface 7b Top surface 7ba Peripheral area | region 8, 28 Protective film 8b, 28b Current-carrying window 9, 29 Electrode film 9b Light exit hole 11 Lower clad layer 12 Lower guide layer 13 Light emitting layer 14 Upper guide layer 15 Upper clad layer 16 Light leakage prevention film 20 Compound semiconductor layer 21 Street 23 Resist pattern 24 Light leakage prevention film 40 Current diffusion layer 100, 200 Light emission diode

Claims (17)

基板上に反射層と活性層を含む化合物半導体層とを備えた発光ダイオードであって、
上面及び側面を有する支持構造部と、該支持構造部上に配置し、傾斜側面及び頂面を有するメサ型構造部とからなり、
前記支持構造部は少なくとも前記反射層の一部を含むものであって、その側面が、ウェットエッチングによって形成され、前記上面から前記基板側に少なくとも前記反射層を越える位置まで延在する傾斜部を含み、該傾斜部を含む水平方向の断面積が前記上面に向かって連続的に小さく形成されてなり、
前記メサ型構造部は少なくとも前記活性層の一部を含むものであって、その傾斜側面がウェットエッチングによって形成されてなると共に、水平方向の断面積が前記頂面に向かって連続的に小さく形成されてなり、
前記支持構造部及び前記メサ型構造部はそれぞれ、少なくとも一部は保護膜、電極膜によって順に覆われてなり、
前記保護膜は、前記上面の少なくとも一部と、前記側面のうち少なくとも傾斜部と、前記傾斜側面と、前記頂面の周縁領域とを少なくとも覆うとともに、平面視して前記周縁領域の内側に前記化合物半導体層の表面の一部を露出する通電窓を有し、
前記電極層は、前記通電窓から露出された化合物半導体層の表面に直接接触すると共に、前記上面上に形成された保護膜の一部を少なくとも覆い、前記メサ型構造部の頂面上に光射出孔を有するように形成された連続膜である、ことを特徴とする発光ダイオード。
A light emitting diode comprising a compound semiconductor layer including a reflective layer and an active layer on a substrate,
A support structure portion having an upper surface and a side surface, and a mesa structure portion disposed on the support structure portion and having an inclined side surface and a top surface;
The support structure part includes at least a part of the reflective layer, and a side surface of the support structure part is formed by wet etching, and an inclined part extending from the upper surface to the substrate side to a position exceeding at least the reflective layer. A horizontal cross-sectional area including the inclined portion is formed continuously small toward the upper surface,
The mesa structure portion includes at least a part of the active layer, and the inclined side surface is formed by wet etching, and the horizontal cross-sectional area is continuously reduced toward the top surface. Being
Each of the support structure part and the mesa structure part is covered with a protective film and an electrode film in order,
The protective film covers at least a part of the upper surface, at least an inclined portion of the side surface, the inclined side surface, and a peripheral region of the top surface, and is disposed inside the peripheral region in plan view. An energization window exposing a part of the surface of the compound semiconductor layer;
The electrode layer is in direct contact with the surface of the compound semiconductor layer exposed from the energization window, covers at least part of the protective film formed on the upper surface, and emits light on the top surface of the mesa structure portion. A light-emitting diode, which is a continuous film formed to have an injection hole.
前記反射層がDBR反射層であることを特徴とする請求項1に記載の発光ダイオード。   The light emitting diode according to claim 1, wherein the reflective layer is a DBR reflective layer. 前記活性層の基板と反対側に上部DBR反射層を備えたことを特徴とする請求項2に記載の発光ダイオード。 The light emitting diode according to claim 2, further comprising an upper DBR reflective layer on a side opposite to the substrate of the active layer. 前記傾斜部が二以上の傾斜部分からなり、各傾斜部分を含む水平方向の断面積はそれぞれ前記上面に向かって連続的に小さく、前記上面に近い傾斜部分を含む水平方向の断面積ほど大きいことを特徴とする請求項1〜3のいずれか一項に記載の発光ダイオード。   The inclined portion is composed of two or more inclined portions, and the horizontal sectional area including each inclined portion is continuously small toward the upper surface, and the horizontal sectional area including the inclined portion close to the upper surface is larger. The light emitting diode according to any one of claims 1 to 3. 前記電極層及び/又は前記保護膜上に光漏れ防止膜を備えたことを特徴とする請求項1〜4のいずれか一項に記載の発光ダイオード。 The light-emitting diode according to claim 1, further comprising a light leakage prevention film on the electrode layer and / or the protective film. 前記化合物半導体層が、前記電極層に接触するコンタクト層を有することを特徴とする請求項1〜5のいずれか一項に記載の発光ダイオード。   The light emitting diode according to claim 1, wherein the compound semiconductor layer has a contact layer in contact with the electrode layer. 前記メサ型構造部が前記活性層のすべてと、前記反射層の一部または全部を含むことを特徴とする請求項1〜6のいずれか一項に記載の発光ダイオード。   The light emitting diode according to claim 1, wherein the mesa structure portion includes all of the active layer and part or all of the reflective layer. 前記メサ型構造部は平面視して矩形であることを特徴とする請求項1〜7のいずれか一項に記載の発光ダイオード。   The light-emitting diode according to claim 1, wherein the mesa structure portion is rectangular in plan view. 前記メサ型構造部の各傾斜側面は前記基板のオリエンテーションフラットに対してオフセットして形成されていることを特徴とする請求項8に記載の発光ダイオード。   9. The light emitting diode according to claim 8, wherein each inclined side surface of the mesa structure portion is formed to be offset with respect to an orientation flat of the substrate. 前記メサ型構造部の高さが3〜7μmであって、平面視した前記傾斜側面の幅が0.5〜7μmであることを特徴とする請求項1〜9のいずれか一項に記載の発光ダイオード。   10. The height of the mesa structure portion is 3 to 7 μm, and the width of the inclined side surface in a plan view is 0.5 to 7 μm. 10. Light emitting diode. 前記光射出孔は平面視して円形又は楕円であることを特徴とする請求項1〜10のいずれか一項に記載の発光ダイオード。   The light emitting diode according to claim 1, wherein the light emission hole is circular or elliptical in plan view. 前記光射出孔の径が50〜150μmであることを特徴とする請求項11に記載の発光ダイオード。   The light emitting diode according to claim 11, wherein the diameter of the light emitting hole is 50 to 150 μm. 前記電極層の前記上面上の部分にボンディングワイヤを有することを特徴とする請求項1〜12のいずれか一項に記載の発光ダイオード。   The light emitting diode according to claim 1, further comprising a bonding wire in a portion on the upper surface of the electrode layer. 前記活性層に含まれる発光層が多重量子井戸からなることを特徴とする請求項1〜13のいずれか一項に記載の発光ダイオード。   The light emitting diode according to claim 1, wherein the light emitting layer included in the active layer is formed of a multiple quantum well. 前記活性層に含まれる発光層が((AlX1Ga1−X1Y1In1−Y1P(0≦X1≦1,0<Y1≦1)、(AlX2Ga1−X2)As(0≦X2≦1)、(InX3Ga1−X3)As(0≦X3≦1))のいずれかからなることを特徴とする請求項1〜14のいずれか一項に記載の発光ダイオード。 The light emitting layer included in the active layer includes ((Al X1 Ga 1-X1 ) Y1 In 1-Y1 P (0 ≦ X1 ≦ 1, 0 <Y1 ≦ 1), (Al X2 Ga 1-X2 ) As (0 ≦ The light-emitting diode according to claim 1, wherein the light-emitting diode is formed of any one of X2 ≦ 1) and (In X3 Ga 1-X3 ) As (0 ≦ X3 ≦ 1)). 上面及び側面を有する支持構造部と、該支持構造部上に配置し、傾斜側面及び頂面を有するメサ型構造部とからなる発光ダイオードの製造方法であって、
基板上に、反射層と活性層を含む化合物半導体層とを形成する工程と、
前記化合物半導体層に第1のウェットエッチングを行って、頂面に向かって水平方向の断面積が連続的に小さく形成されてなるメサ型構造部と、該メサ型構造部の周囲に配置する、支持構造部の上面とを形成する工程と、
個片化用切断ラインに沿って第2のウェットエッチングを行って、支持構造部の側面の傾斜部を形成する工程と、
前記傾斜部と、前記上面の少なくとも一部と、前記傾斜側面と、前記頂面の周縁領域とを少なくとも覆うとともに、平面視して前記周縁領域の内側に前記化合物半導体層の表面の一部を露出する通電窓を有するように、前記支持構造部及びメサ型構造部上に保護膜を形成する工程と、
前記通電窓から露出された化合物半導体層の表面に直接接触すると共に、前記上面上に形成された保護膜の一部を少なくとも覆い、前記メサ型構造部の頂面上に光射出孔を有するように、連続膜である電極層を形成する工程と、を有することを特徴とする発光ダイオードの製造方法。
A method of manufacturing a light emitting diode comprising a support structure having an upper surface and a side surface, and a mesa structure disposed on the support structure and having an inclined side surface and a top surface,
Forming a compound semiconductor layer including a reflective layer and an active layer on a substrate;
The first wet etching is performed on the compound semiconductor layer, and the mesa structure portion in which the horizontal cross-sectional area is continuously reduced toward the top surface is disposed around the mesa structure portion. Forming a top surface of the support structure;
Performing a second wet etching along the cutting line for singulation to form an inclined portion of the side surface of the support structure; and
The inclined portion, at least a part of the upper surface, the inclined side surface, and a peripheral region of the top surface are covered at least, and a part of the surface of the compound semiconductor layer is formed inside the peripheral region in plan view. Forming a protective film on the support structure and the mesa structure so as to have an exposed energization window;
Directly contacting the surface of the compound semiconductor layer exposed from the energization window, covering at least part of the protective film formed on the upper surface, and having a light emission hole on the top surface of the mesa structure portion And a step of forming an electrode layer which is a continuous film.
前記第1及び第2のウェットエッチングを、リン酸/過酸化水素水混合液、アンモニア/過酸化水素水混合液、ブロムメタノール混合液、ヨウ化カリウム/アンモニアの群から選択される少なくとも1種以上を用いて行うことを特徴とする請求項16に記載の発光ダイオードの製造方法。   The first and second wet etching are performed by at least one selected from the group consisting of a phosphoric acid / hydrogen peroxide mixture, an ammonia / hydrogen peroxide mixture, a bromomethanol mixture, and potassium iodide / ammonia. The method of manufacturing a light emitting diode according to claim 16, wherein
JP2011204618A 2011-09-20 2011-09-20 Light emitting diode and manufacturing method thereof Expired - Fee Related JP5961359B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011204618A JP5961359B2 (en) 2011-09-20 2011-09-20 Light emitting diode and manufacturing method thereof
TW101133919A TWI495152B (en) 2011-09-20 2012-09-17 Light emitting diode and method for producing the same
KR1020120102669A KR101445451B1 (en) 2011-09-20 2012-09-17 Light emitting diode and method for producing the same
CN2012204833792U CN203218312U (en) 2011-09-20 2012-09-20 Light emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011204618A JP5961359B2 (en) 2011-09-20 2011-09-20 Light emitting diode and manufacturing method thereof

Publications (3)

Publication Number Publication Date
JP2013065785A true JP2013065785A (en) 2013-04-11
JP2013065785A5 JP2013065785A5 (en) 2013-05-30
JP5961359B2 JP5961359B2 (en) 2016-08-02

Family

ID=48180540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011204618A Expired - Fee Related JP5961359B2 (en) 2011-09-20 2011-09-20 Light emitting diode and manufacturing method thereof

Country Status (4)

Country Link
JP (1) JP5961359B2 (en)
KR (1) KR101445451B1 (en)
CN (1) CN203218312U (en)
TW (1) TWI495152B (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150101783A (en) 2014-02-27 2015-09-04 서울바이오시스 주식회사 Light emitting diode and method of fabricating the same
CN106935689A (en) * 2015-12-31 2017-07-07 比亚迪股份有限公司 Flip-chip and preparation method thereof and lighting apparatus
TWI588985B (en) 2016-04-22 2017-06-21 友達光電股份有限公司 Micro light emitting diode structure, pixel unit, and light emitting diode display panel
CN109994582B (en) * 2018-01-02 2020-08-25 山东华光光电子股份有限公司 DBR structure for reducing warping degree of GaAs-based epitaxial wafer
WO2019191134A1 (en) 2018-03-26 2019-10-03 Lawrence Livermore National Security, Llc Engineered current-density profile diode laser
TWI661584B (en) * 2018-05-18 2019-06-01 光磊科技股份有限公司 Light emitting chip, packaged structure and associated manufacturing method
CN110690337B (en) * 2019-09-29 2021-07-09 维沃移动通信有限公司 Flash light structure and electronic equipment

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283862A (en) * 1996-02-15 1997-10-31 Sharp Corp Single resonator mode optoelectronic device
JP2002289920A (en) * 2001-03-27 2002-10-04 Kyocera Corp Led array, and its manufacturing method
JP2006302919A (en) * 2005-04-15 2006-11-02 Sony Corp Vertical cavity surface emitting laser and manufacturing method thereof
JP2011124314A (en) * 2009-12-09 2011-06-23 Fuji Xerox Co Ltd Surface-emitting semiconductor laser, surface-emitting semiconductor laser device, optical transmission device, and information processing device
JP2011139037A (en) * 2009-12-28 2011-07-14 Seoul Opto Devices Co Ltd Light emitting diode

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190854A (en) 2005-01-07 2006-07-20 Sony Corp Light emitting diode
KR100982988B1 (en) 2008-05-14 2010-09-17 삼성엘이디 주식회사 Vertical semiconductor light emitting device and manufacturing method of the same
KR101497953B1 (en) * 2008-10-01 2015-03-05 삼성전자 주식회사 Light emitting element with improved light extraction efficiency, light emitting device comprising the same, and fabricating method of the light emitting element and the light emitting device
JP2010153581A (en) * 2008-12-25 2010-07-08 Showa Denko Kk Semiconductor light-emitting device and method of manufacturing the same, and lamp
JP5526712B2 (en) * 2009-11-05 2014-06-18 豊田合成株式会社 Semiconductor light emitting device
KR101055766B1 (en) 2009-12-14 2011-08-11 서울옵토디바이스주식회사 LED chip with reflectors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283862A (en) * 1996-02-15 1997-10-31 Sharp Corp Single resonator mode optoelectronic device
JP2002289920A (en) * 2001-03-27 2002-10-04 Kyocera Corp Led array, and its manufacturing method
JP2006302919A (en) * 2005-04-15 2006-11-02 Sony Corp Vertical cavity surface emitting laser and manufacturing method thereof
JP2011124314A (en) * 2009-12-09 2011-06-23 Fuji Xerox Co Ltd Surface-emitting semiconductor laser, surface-emitting semiconductor laser device, optical transmission device, and information processing device
JP2011139037A (en) * 2009-12-28 2011-07-14 Seoul Opto Devices Co Ltd Light emitting diode

Also Published As

Publication number Publication date
TW201318205A (en) 2013-05-01
JP5961359B2 (en) 2016-08-02
KR20130031211A (en) 2013-03-28
CN203218312U (en) 2013-09-25
KR101445451B1 (en) 2014-09-26
TWI495152B (en) 2015-08-01

Similar Documents

Publication Publication Date Title
JP5961358B2 (en) Light emitting diode and manufacturing method thereof
US9166110B2 (en) Light-emitting diode and method of manufacturing the same
JP5913955B2 (en) Light emitting diode and manufacturing method thereof
JP5961359B2 (en) Light emitting diode and manufacturing method thereof
JP5343018B2 (en) LIGHT EMITTING DIODE, MANUFACTURING METHOD THEREOF, AND LIGHT EMITTING DIODE LAMP
JP5244703B2 (en) LIGHT EMITTING DIODE, LIGHT EMITTING DIODE LAMP, AND LIGHTING DEVICE
JP5032033B2 (en) Light emitting diode
JP6088132B2 (en) Light emitting diode and manufacturing method thereof
JP2007173551A (en) Light-emitting diode and manufacturing method thereof
JP2012129281A (en) Light-emitting device
WO2012117795A1 (en) Light-emitting diode
JP2011192821A (en) Light emitting diode
JP2011222950A (en) Light emitting diode
WO2010092741A1 (en) Light-emitting diode, and light-emitting diode lamp
JP2011176269A (en) Light emitting diode, light emitting diode lamp, and lighting system

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130308

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160627

R150 Certificate of patent or registration of utility model

Ref document number: 5961359

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees