JP3991719B2

JP3991719B2 - 光遅延装置

Info

Publication number: JP3991719B2
Application number: JP2002063343A
Authority: JP
Inventors: 正士宇佐見; 公佐西村
Original assignee: KDDI Corp
Current assignee: KDDI Corp
Priority date: 2002-03-08
Filing date: 2002-03-08
Publication date: 2007-10-17
Anticipated expiration: 2022-03-08
Also published as: CA2420972A1; US20030170030A1; JP2003264530A

Description

【０００１】
【発明の属する技術分野】
本発明は、光遅延装置に関し、より具体的には、光伝送システムにおける光信号を遅延する光遅延装置に関する。
【０００２】
【従来の技術】
光データ信号を一時的に遅延又は保持する光遅延装置又はバッファは、光データ信号を光のままで信号処理する場合に必須の機能であり、特に、将来の光パケットルーティングに代表される全光フォトニックネットワークノードの実現に不可欠である。即ち、可変遅延光バッファ及び光パラレル−シリアル変換は、将来の全光フォトニックネットワークのノードで必要であり、特に、光バーストスイッチ方式や光パケットスイッチ方式にとって必須である。
【０００３】
光は文字通り光速で伝搬する電磁波であるので、限られた空間に静止して閉じ込めることは困難である。従って、現在、光ファイバを遅延媒体として光バッファを構成することが提案されている。しかし、光ファイバでは遅延量が光ファイバ長で規定されるので、大きな遅延量を得るには長い光ファイバを必要となる。また、その遅延量は一定であり、遅延量の自由度が小さい。
【０００４】
遅延時間を変更可能な光遅延装置として、ループ状の光ファイバと光スイッチを組み合わせて、光データ信号を光ファイバループ中を周回させ、光スイッチにより、所望周回数で光信号を取り出す構成が提案されている。この構成では、ループ１周を遅延量の単位として、その倍数の遅延量を得ることができる。
【０００５】
遅延時間を変更可能な光遅延装置として、ファイバループ中に波長シフタを具備し、規定の波長に達した信号を波長選択性フィルタによりループから取り出す構成が報告されている（例えば、Ｔ．Ｓａｋａｍｏｔｏｅｔ．ａｌ．，”Ｖａｒｉａｂｌｅｏｐｔｉｃａｌｄｅｌａｙｃｉｒｃｕｉｔｕｓｉｎｇｗａｖｅｌｅｎｇｔｈｃｏｎｖｅｒｔｅｒｓ”，Ｅｌｅｃｔｒｏｎ．Ｌｅｔｔ．，ｖｏｌ．３７，ｐｐ．４５４−４５５，２００１．）。この構成の前に波長変換装置を配置し、ループに入力する波長を選択することで、光ループ周回数を制御することができる。
【０００６】
また、波長に応じて伝搬時間が異なる分散媒質の両側に波長変換装置を配置し、分散媒質を伝搬する光キャリアの波長を選択することで、伝搬時間、即ち遅延時間を調節可能にした構成も知られている。
【０００７】
更には、伝搬時間の異なる複数の光パスと、入力信号光の光キャリア波長を任意の波長に変換する第１の波長変換器と、当該波長変換器の出力信号光を、その波長に応じて複数の光パスの内の所定の光パスに供給する光ルータと、当該複数の光パスの出力光を合波する合波器と、合波器の出力光を元の波長に戻す第２の波長変換器とからなる構成も知られている（例えば、特開平６−３０８３４７号公報（米国特許第５３６７５８６号））。
【０００８】
【発明が解決しようとする課題】
しかし、ファイバループの周回数を光スイッチで制御する従来例では、光スイッチを動的に制御する必要があり、制御装置が複雑になる。また、ループ１周より長い光データ信号を周回させると、データが周回中に重なってしまうので、そのような長いに光データ信号には使用できない。
【０００９】
波長変換と分散媒質を組み合せる従来例では、得られる遅延時間のレンジが狭い。長い遅延時間を得たければ、必然的に長い分散媒質を使用しなければならず、装置構成が大型化する。
【００１０】
伝搬時間の異なる複数の光パス、波長変換器及び光ルータを組み合せた構成では、各光パスを実質上で、光ファイバで実現することになり、これも、構成が大型化する。
【００１１】
光回路は、その高速性から、最近、電気回路の代替としての利用が検討されている。そのような用途では、小型化できることで、できれば集積化しやすいことが望まれる。
【００１２】
また、波長分割多重システムでは、波長に依存した遅延量を有する光遅延装置を実現できると、例えば、ＷＤＭ信号（又はパラレル信号）をＴＤＭ信号（シリアル信号）に変換することも容易になる。
【００１３】
本発明は、動的制御無しで遅延時間を変更可能な光遅延装置を提示することを目的とする。
【００１４】
本発明は又は、光データ信号のデータ長に制約されない光遅延装置を提示することを目的とする。
【００１５】
本発明は更に、波長に依存する遅延量を有する光遅延装置を提示することを目的とする。
【００１６】
本発明はまた、複数のデータを同時にバッファリングできる光遅延装置を提示することを目的とする。
【００１７】
【課題を解決するための手段】
本発明に係る光遅延装置は、
信号入力ポートを含むＭ個（Ｍは２以上の自然数）の入力ポート及び、信号出力ポートを含むＭ個の出力ポートを具備し、当該Ｍ個の入力ポート及び当該Ｍ個の出力ポート間で波長に関して周期的な入出力特性を具備する周回性波長分離器と、当該周回性波長分離器の当該Ｍ個の出力ポートの内の当該信号出力ポートを除く（Ｍ−１）個の出力ポートのそれぞれを、当該周回性波長分離器の当該Ｍ個の入力ポートの内の当該信号入力ポートを除く（Ｍ−１）個の入力ポートの何れかに接続する（Ｍ−１）個の光パスと、第１の入力信号光の光キャリア波長を、当該周回性波長分離器の第１のＦＳＲ内で分離可能な複数の波長の内の何れかの波長に変換する第１の波長変換器と、第２の入力信号光の光キャリア波長を、当該周回性波長分離器の当該第１のＦＳＲとは異なる第２のＦＳＲ内で分離可能な複数の波長の内の何れかの波長に変換する第２の波長変換器と、当該第１及び第２の波長変換器の出力信号光を合波して当該信号入力ポートに印加する光合波器と、当該周回性波長分離器の当該信号出力ポートからの出力信号光を、当該第１のＦＳＲに属する信号光と当該第２のＦＳＲに属する信号光に分離する光分離器と、当該光分離器で分離された当該第１のＦＳＲに属する信号光の光キャリア波長を第１所定波長に変換する第３の波長変換器と、当該光分離器で分離された当該第２のＦＳＲに属する信号光の光キャリア波長を第２所定波長に変換する第４の波長変換器とを具備することを特徴とする。
本発明に係る光遅延装置は、信号入力ポートを含むＭ個（Ｍは２以上の自然数）の入力ポート及び、信号出力ポートを含むＭ個の出力ポートを具備し、当該Ｍ個の入力ポート及び当該Ｍ個の出力ポート間で波長に関して周期的な入出力特性を具備する周回性波長分離器と、当該周回性波長分離器の当該Ｍ個の出力ポートの内の当該信号出力ポートを除く（Ｍ−１）個の出力ポートのそれぞれを、当該周回性波長分離器の当該Ｍ個の入力ポートの内の当該信号入力ポートを除く（Ｍ−１）個の入力ポートの何れかに接続する（Ｍ−１）個の光パスと、当該周回性波長分離器で分離可能な複数の波長の内の互いに異なる波長の光キャリアで搬送される複数の信号光からなる波長分割多重光信号が入力する光スイッチであって、当該波長分割多重光信号の所定のタイムスロット部分を抽出し、抽出部分を当該周回性波長分離器の当該信号入力ポートに印加する光スイッチとを具備することを特徴とする。
【００１８】
この構成では、周回性波長分離器の所定入力ポートに入力する信号光は、その光キャリア波長に応じて、通過する光パスが変化する。これにより、波長に依存する遅延量を設定できる。各光パスでの遅延量は自在に設定できるので、全体として、広いレンジの遅延量を設定できることになる。
【００１９】
例えば、（Ｍ−１）個の光パスのうちの１以上の光パスのそれぞれが、光遅延器を具備する。
【００２０】
本発明に係る光遅延装置は、更に、入力信号光の光キャリア波長を、当該周回性波長分離器で分離可能な複数の波長の内の何れかの波長に変換し、当該信号入力ポートに印加する第１の波長変換器を具備する。これにより、当該周回性波長分離器と当該Ｍ個の光パスにおける波長依存の遅延量のうちの所望の遅延量だけ入力信号光を遅延させることができる。
【００２１】
本発明に係る光遅延装置は、更に、当該周回性波長分離器の当該信号出力ポートからの出力信号光の光キャリア波長を所定波長に変換する第２の波長変換器を具備する。これにより、信号光の光キャリア波長を元に戻すことができる。
【００２２】
本発明に係る光遅延装置は、更に、第１の入力信号光の光キャリア波長を、当該周回性波長分離器の第１のＦＳＲ内で分離可能な複数の波長の内の何れかの波長に変換する第１の波長変換器と、第２の入力信号光の光キャリア波長を、当該周回性波長分離器の当該第１のＦＳＲとは異なる第２のＦＳＲ内で分離可能な複数の波長の内の何れかの波長に変換する第２の波長変換器と、当該第１及び第２の波長変換器の出力信号光を合波して当該信号入力ポートに印加する光合波器と、当該周回性波長分離器の当該信号出力ポートからの出力信号光を、当該第１のＦＳＲに属する信号光と当該第２のＦＳＲに属する信号光に分離する光分離器と、当該光分離器で分離された当該第１のＦＳＲに属する信号光の光キャリア波長を第１所定波長に変換する第３の波長変換器と、当該光分離器で分離された当該第２のＦＳＲに属する信号光の光キャリア波長を第２所定波長に変換する第４の波長変換器とを具備する。
【００２３】
この構成により、２つの信号光を、互いに独立の遅延量で遅延させることができる。
【００２４】
本発明に係る光遅延装置は、更に、当該周回性波長分離器で分離可能な複数の波長の内の互いに異なる波長の光キャリアで搬送される複数の信号光からなる波長分割多重光信号が入力する光スイッチであって、当該波長分割多重光信号の所定のタイムスロット部分を抽出し、抽出部分を当該周回性波長分離器の当該信号入力ポートに印加する光スイッチを具備する。
【００２５】
この構成により、波長分割多重された信号光を、時間軸で順に配置される時分割多重形式に変換できる。更に、当該周回性波長分離器（１０）の当該信号出力ポートからの出力信号光の光キャリア波長を所定波長に変換する波長変換器を設けることで、時分割多重の各信号光の光キャリア波長を同じ波長にできる。
【００２６】
本発明に係る光遅延装置は、更に、シリアルに入力する複数の信号光のそれぞれの光キャリア波長を、当該周回性波長分離器で分離可能な複数の波長の内の何れかの波長に変換し、当該信号入力ポートに印加する波長変換器を具備する。
【００２７】
この構成により、時分割多重信号光を、互いに異なる光キャリア波長で搬送される波長分割多重された信号光に変換できる。
【００２８】
【実施例】
以下、図面を参照して、本発明の実施例を詳細に説明する。なお、本明細書で、Ｓ（λ）は、信号Ｓが波長λの光キャリアで搬送されることを意味する。
【００２９】
（第１実施例）
図１は、本発明の第１実施例の概略構成図を示す。アレイ導波路格子（ＡＷＧ）１０は、Ｎ個の入力ポートとＮ個の出力ポートを具備し、周回性の入出力特性を具備する。即ち、例えば、入力ポート＃１に波長λ_１〜λ_Ｎの信号光が入力すると、ＡＷＧ１０は、波長λ_１の信号光を出力ポート＃１から出力し、波長λ_２の信号光を出力ポート＃２から出力し、そして、波長λ_Ｎの信号光をポート＃Ｎから出力する。同じ信号光が入力ポート＃２に入力した場合、ＡＷＧ１０は、波長λ_１の信号光を出力ポート＃２から出力し、波長λ_２の信号光を出力ポート＃３から出力し、そして、波長λ_Ｎ−１の信号光をポート＃Ｎから出力し、波長λ_Ｎの信号光をポート＃１から出力する。このように、周回性ＡＷＧ１０は、出力ポートと波長との対応関係が信号光の入力ポート番号に依存して周期的に変化するという入出力特性を具備する。
【００３０】
ＡＷＧ１０の出力ポート＃ｉと入力ポート＃（ｉ＋１）との間に、伝搬時間τ_ｉの遅延線１２_ｉを接続する。ｉは１からＮ−１の整数である。各遅延線１２_ｉ〜１２_Ｎ−２の伝搬時間τ_１〜τ_Ｎ−２は、等しくても異なっても、どちらでもよい。
【００３１】
本実施例の目的に対し、理想的には、Ｎは素数である。また、出力ポート＃（Ｎ−１）を入力ポート＃Ｎに遅延線を介して接続し、出力ポート＃Ｎから遅延光信号を取り出すようにしてもよいが、その場合、波長λ_１〜λ_Ｎの中で遅延時間が同じになる複数の波長が存在し得る。図１に示す遅延線１２の接続構成では、Ｎを素数にし、且つ、入力ポート＃Ｎ及び出力ポート＃Ｎを使用しない場合に、各波長λ_１〜λ_Ｎ−１の遅延量が互いに異なることが保証される。
【００３２】
信号光Ｓ（λ_Ｓ）は入力端子１４から波長変換器１６に入力する。波長変換器１６は、入力信号光Ｓ（λ_Ｓ）の光キャリア波長を波長λ_Ｓから、波長λ_１〜λ_Ｎ−１の内の指定波長に変換する。波長変換器１６の出力信号光は、ＡＷＧ１０の入力ポート＃１に入力する。ＡＷＧ１０の出力ポート＃（Ｎ−１）の出力光は波長変換器１８に入力し、波長変換器１８の出力光は、出力端子２０から外部に出力される。波長変換器１８は、波長変換器１６とは逆に、ＡＷＧ１０の出力ポート＃（Ｎ−１）から出力される信号光の波長を、波長λ_Ｓに変換する。制御回路２２が、波長変換器１６の変換先の波長を制御する。
【００３３】
ＡＷＧ１０及び遅延線１２（１２_１〜１２_Ｎ−２）からなる部分が、波長依存の遅延量を具備する光遅延ユニットとして機能するので、その作用を先ず説明する。
【００３４】
ＡＷＧ１０の内部での遅延時間をτ_０とする。理解を容易にするために、Ｎ＝５である例で説明する。図２は、Ｎ＝５の時のＡＷＧ１０の入出力特性を示す。図２から、入力信号の波長と入力ポートの組み合わせで、出力ポートが循環的に変化することが分かる。
【００３５】
入力ポート＃１に入力する波長λ_１〜λ_４の信号光の、ＡＷＧ１０及び遅延線１２（１２_１〜１２_Ｎ−２）による周回の様子を図３に示す。図３は、各波長について出力ポートの遷移を順番に示している。
【００３６】
図３に示すように、波長λ_１の信号光は、１回目では、出力ポート＃１から出力される。出力ポート＃１から出力される波長λ_１の信号光は、遅延線１２_１を介して入力ポート＃２に入力するので、２回目では、図２に示すように、出力ポート＃２から出力される。出力ポート＃２から出力される波長λ_１の信号光は、遅延線１２_２を介して入力ポート＃３に入力するので、３回目では、図２に示すように、出力ポート＃３から出力される。出力ポート＃３から出力される波長λ_１の信号光は、遅延線１２_３を介して入力ポート＃４に入力するので、４回目では、図２に示すように、出力ポート＃４から出力される。この結果、波長λ_１の信号光の総遅延時間は、（４τ_０＋τ_１＋τ_２＋τ_３）となる。
【００３７】
図３に示すように、波長λ_２の信号光は、１回目では、出力ポート＃２から出力される。出力ポート＃２から出力される波長λ_２の信号光は、遅延線１２_２を介して入力ポート＃３に入力するので、２回目では、図２に示すように、出力ポート＃４から出力される。この結果、波長λ_２の信号光の総遅延時間は、（２τ_０＋τ_２）となる。
【００３８】
図３に示すように、波長λ_３の信号光は、１回目では、出力ポート＃３から出力される。出力ポート＃３から出力される波長λ_３の信号光は、遅延線１２_３を介して入力ポート＃４に入力するので、２回目では、図２に示すように、出力ポート＃１から出力される。出力ポート＃１から出力される波長λ_３の信号光は、遅延線１２_１を介して入力ポート＃２に入力するので、３回目では、図２に示すように、出力ポート＃４から出力される。この結果、波長λ_３の信号光の遅延時間は、（３τ_０＋τ_１＋τ_３）となる。
【００３９】
図３に示すように、波長λ_４の信号光は、１回目に、出力ポート＃４から出力される。この結果、波長λ_４の信号光の遅延時間は、τ_０となる。
【００４０】
τ_１〜τ_３が何れも等しくτであり、ＡＷＧ１０内部の遅延時間τ_０がτに比べて無視できるほどに小さいとすると、波長と遅延時間は、
波長λ_１の信号光：３τ
波長λ_２の信号光：τ
波長λ_３の信号光：２τ
波長λ_４の信号光：０
という関係になる。即ち、ＡＷＧ１０の各出力ポートを各入力ポートにずらして接続し、出力ポートと入力ポートを接続する光パス上に遅延線１２（１２_１〜１２_Ｎ−２）を配置することで、波長に依存した遅延時間を有する光遅延装置を実現できる。しかも、遅延時間は、周回する光パスと、各光パス上に配置する遅延線１２（１２_１〜１２_Ｎ−２）の遅延時間とに依存するので、遅延時間のレンジを簡単に広くすることができる。
【００４１】
図１に示す実施例では、各遅延線１２_１〜１２_Ｎ−２の遅延量を同一とすれば、その遅延量を１単位として、０〜（Ｎ−２）倍の遅延が選択可能になる。また、一方、各遅延線１２_１〜１２_Ｎ−２の遅延量が異なる場合、任意の遅延量を選択可能にできる。例えば、Ｎ＝５の場合、遅延線１２_１〜１２_３の遅延量をそれぞれ１単位、２単位及び３単位とすると、波長対する遅延量は、
波長λ_１：６単位
波長λ_２：２単位
波長λ_３：４単位
波長λ_４：０単位
となり、遅延量のダイナミックレンジを大きくすることができる。
【００４２】
参考のために、Ｎ＝１１の場合の、各波長の出力ポートの変遷例を図４に示す。この場合、出力ポート＃１０に波長変換器１８が接続する。
【００４３】
Ｎ＝５の場合と同様に、遅延線１２（１２_１〜１２_９）の遅延時間τ_１〜τ_９が何れも等しくτであり、ＡＷＧ１０内部の遅延時間τ_０がτに比べて無視できるほどに小さいとすると、波長と遅延時間は、
波長λ_１の信号光：９τ
波長λ_２の信号光：４τ
波長λ_３の信号光：６τ
波長λ_４の信号光：７τ
波長λ_５の信号光：τ
波長λ_６の信号光：８τ
波長λ_７の信号光：２τ
波長λ_８の信号光：３τ
波長λ_９の信号光：５τ
波長λ_１０の信号光：０
という関係になる。
【００４４】
出力ポート＃ｉを１つずれた入力ポート＃（ｉ＋１）に接続している図１に示す構成では、理想的には、出力ポート＃（Ｎ−１）を外部出力用にし、Ｎを素数とすることで、波長毎の遅延量を異なるものにできる。例えば、出力ポート＃Ｎを外部出力用にした場合、複数の波長で遅延量が同じになることがありうる。このような複数の波長を同時に使用しないのであれば、問題ないので、出力ポート＃（Ｎ−１）以外の出力ポートを外部出力用にしてもよい。例えば、出力ポート＃１に波長変換器１８を接続してもよい。出力ポート＃１に波長変換器１８を接続した場合、図４から、λ_２、λ_５、λ_７及びλ_８は、出力されない。ただし、遅延線１２の接続関係を変えれば、その限りではない。たとえば、出力ポート＃（Ｎ−１）を入力ポート＃Ｎに接続する遅延線、及び、出力ポート＃Ｎを入力ポート＃１に接続する遅延線を追加すればよい。当然ではあるが、これらの波長を使わなければ、遅延線を追加する必要も無い。
【００４５】
複数の波長で遅延量が同じになっても構わない場合、出力ポート＃ｉを２つ以上ずれた出力ポートに接続するようにしてもよいし、同じ番号の入力ポート＃ｉに接続してもよい。要は、一定規則の下で、各出力ポートと各入ポートを接続すればよい。遅延量は、互いに接続する入力ポート・出力ポートの組み合わせ、信号光波長、信号光の入力ポート、及び信号光の出力ポートにより決定される。
【００４６】
Ｎ＝５の場合を例に、図１に示す実施例での遅延動作を説明する。波長変換器１６は、入力端子１４からの信号光Ｓ（λ_Ｓ）の光キャリア波長λ_Ｓを、波長λ_１〜λ_Ｎ−１の内、制御回路２２からの指示に従う波長に変換する。例えば、波長変換器１６が波長λ_Ｓを波長λ_２に変換したとする。波長変換器１６から出力される波長λ_２の信号光Ｓ（λ_２）は、ＡＷＧ１０の入力ポート＃１に入力する。先に説明したように、信号光Ｓ（λ_２）は、ＡＷＧ１０及び遅延線１２によりτ（≒２τ_０＋τ_２）だけ遅延して、ＡＷＧ１０のポート＃（Ｎ−１）から波長変換器１８に印加される。波長変換器１８は、ＡＷＧ１０のポート＃（Ｎ−１）から入力する信号光Ｓ（λ_２）の光キャリア波長λ_２を元の波長λ_Ｓに変換し、出力端子２０に出力する。信号波長を元の波長λ_Ｓに戻す必要が無い場合、波長変換器１８は不要である。
【００４７】
この説明から分かるように、波長変換器１６での変換先の波長を、波長λ_１，λ_２，λ_３及びλ_４から選択することにより、３τ（≒４τ_０＋τ_１＋τ_２＋τ_３）、τ（≒２τ_０＋τ_２）、２τ（≒３τ_０＋τ_１＋τ_３）及び０（≒τ_０）の何れかの遅延量を選択できる。図１に示す実施例では、（Ｎ−１）個の波長を選択できるので、（Ｎ−１）個の遅延量から所望の遅延量を選択できることになる。
【００４８】
（第２実施例）
周回性ＡＷＧは、波長λ_１〜λ_Ｎの周回性が、ＦＳＲ（ＦｒｅｅＳｐｅｃｔｒａｌＲａｇｅ）を周期として波長軸上で繰り返されるという特性を具備する。従って、あるＦＳＲにおける波長λ_１〜λ_Ｎと、隣のＦＳＲにおける波長λ_Ｎ＋１〜λ_２Ｎは、互いに干渉せず、ＡＷＧ１０及び遅延線１２を独立に伝搬しうる。これは、ＡＷＧ１０及び遅延線１２からなる遅延線を複数の波長群で共用できることを意味する。その実施例の概略構成を図５に示す。図１と同じ作用の構成要素には同じ符号を付してある。即ち、ＡＷＧ１０と遅延線１２の構成は、図１に示す実施例と同じである。
【００４９】
入力端子３０ａには、波長λ_Ｓ１の信号光Ｓ１（λ_Ｓ１）が入力し、入力端子３０ｂには、波長λ_Ｓ２の信号光Ｓ２（λ_Ｓ２）が入力する。波長λ_Ｓ１とλ_Ｓ２は等しくても、異なってもよい。波長変換器３２ａは、制御回路３４からの指示に従い、入力端子３０ａからの信号光Ｓ１（λ_Ｓ１）の光キャリア波長λ_Ｓ１を、第１のＦＳＲ内の波長λ_１〜λ_Ｎ−１の内の何れかの波長λ_ａに変換する。同様に、波長変換器３２ｂは、制御回路３４からの指示に従い、入力端子３０ｂからの信号光Ｓ２（λ_Ｓ２）の光キャリア波長λ_Ｓ２を、第２のＦＳＲ内の波長λ_Ｎ＋１〜λ_２Ｎ−１の内の何れかの波長λ_ｂに変換する。波長多重装置３６は、波長変換器３２ａ，３２ｂから出力される信号光Ｓ１（λ_ａ），Ｓ２（λ_ｂ）を合波して、ＡＷＧ１０の入力ポート＃１に印加する。
【００５０】
ＡＷＧ１０及び遅延線１２では、信号光Ｓ１（λ_ａ），Ｓ２（λ_ｂ）は互いに影響し合わずに伝搬する。信号光Ｓ１（λ_ａ），Ｓ２（λ_ｂ）は、それぞれ、波長に応じて決定される時間、遅延して、ＡＷＧ１０の出力ポート＃（Ｎ−１）から出力される。
【００５１】
ＡＷＧ１０の出力ポート＃（Ｎ−１）の出力光は、波長分離装置３８に入力する。波長分離装置３８は、ＡＷＧ１０の出力ポート＃（Ｎ−１）から入力する光を、波長λ_１〜λ_Ｎ−１を含む波長帯と、波長λ_Ｎ＋１〜λ_２Ｎ−１を含む波長帯に分離し、前者を出力ポート＃１から波長変換器４０ａに供給し、後者を出力ポート＃２から波長変換器４０ｂに供給する。これにより、信号光Ｓ１（λ_ａ）は波長変換器４０ａに入力し、信号光Ｓ２（λ_ｂ）は、波長変換器４０ｂに入力する。
【００５２】
波長変換器４０ａは、波長分離装置３８からの信号光Ｓ１（λ_ａ）の光キャリア波長λ_ａを波長λ_Ｓ１に変換し、出力端子４２ａに出力する。波長変換器４０ｂは、波長分離装置３８からの信号光Ｓ２（λ_ｂ）の光キャリア波長λ_ｂを波長λＳ２に変換し、出力端子４２ｂに出力する。
【００５３】
（第３実施例）
ＡＷＧ１０及び遅延線１２は、ＷＤＭ信号光を個々の波長に分離し、且つ、時間をずらしてシリアル化するのにも利用できる。その実施例の概略構成図を図６に示す。
【００５４】
入力端子５０には、波長多重された、波長λ_１〜λ_Ｎ−１の信号光Ｓ_１（λ_１）〜Ｓ_Ｎ−１（λ_Ｎ−１）が入力する。スイッチ５２は、制御回路５４からの指示に従い一定期間、オンになる。これにより、入力端子５０からの信号光Ｓ_１（λ_１）〜Ｓ_Ｎ−１（λ_Ｎ−１）から一定期間のタイムロット部分が抽出される。スイッチ５２により抽出されたタイムスロットの信号光Ｓ_１（λ_１）〜Ｓ_Ｎ−１（λ_Ｎ−１）はＡＷＧ１０の入力ポート＃１に入力する。先に説明したように、各信号光Ｓ_１（λ_１）〜Ｓ_Ｎ−１（λ_Ｎ−１）は、ＡＷＧ１０及び遅延線１２により、波長に応じた時間だけ遅延して、出力ポート＃（Ｎ−１）から出力端子５６に出力される。即ち、入力端子５０では同時に存在する各信号光Ｓ_１（λ_１）〜Ｓ_Ｎ−１（λ_Ｎ−１）が、出力端子５６では異なる時間位置に再配置される。これはいわば、ＷＤＭ（波長分割多重）信号からＴＤＭ（時分割多重）信号への変換に相当する。
【００５５】
勿論、スイッチ５２により抽出された各信号光Ｓ_１（λ_１）〜Ｓ_Ｎ−１（λ_Ｎ−１）が、出力端子５６上で互いに重ならないように、ＡＷＧ１０及び遅延線１２による各波長の遅延時間、並びにスイッチ５２のオン時間を適切に設定する必要がある。
【００５６】
先に説明したＮ＝５の場合で各遅延線１２_１〜１２_３の遅延時間が十分に大きく、且つ互いに等しいときのタイミング図を図７に示す。スイッチ５２は、符号６０〜６６に示すように、各信号光Ｓ_１（λ_１），Ｓ_２（λ_２），Ｓ_３（λ_３）及びＳ_４（λ_４）の特定のタイムスロット部分を抽出する。図３から分かるように、出力端子５６からは先ず、信号光Ｓ_４（λ_４）が出力され、その後に、信号光Ｓ_２（λ_２），Ｓ_３（λ_３），Ｓ_１（λ_１）が続くことになる。即ち、出力端子５６から、符号６８に示すように、信号光Ｓ_４（λ_４）、Ｓ_２（λ_２）、Ｓ_３（λ_３）及びＳ_１（λ_１）がこの順で出力される。
【００５７】
出力端子５６の出力信号光の光キャリア波長を特定の波長λ_Ｓに変換する波長変換器を配置すれば、シリアル化された波長の異なる信号光Ｓ_１（λ_１）〜Ｓ_Ｎ−１（λ_Ｎ−１）を特定波長λ_Ｓの信号光に変換することができる。
【００５８】
また、信号光Ｓ_１（λ_１）〜Ｓ_Ｎ−１（λ_Ｎ−１）が別々の回線から供給される場合、アレイ導波路格子などで多重してから、入力端子５０に入力すればよい。
【００５９】
（第４実施例）
ＡＷＧ１０及び遅延線１２による波長依存の遅延機能を利用すると、シリアルに順次、入力する信号光を、異なる波長の信号光に変換しつつ、同一時間上に配置することができる。即ち、ＴＤＭ信号光をＷＤＭ信号光に変換することができる。図８は、その実施例の概略構成図を示し、図９は、Ｎ＝５の場合のタイミング図を示す。ＡＷＧ１０及び遅延線１２からなる部分の構成と作用は、図１に示す実施例と同じである。
【００６０】
入力端子７０には、同じ波長λ_Ｓの信号光Ｓ_１〜Ｓ_Ｎ−１が順番に入力する。波長変換器７２は、制御回路７４の制御下で、入力端子７０からの信号光Ｓ_１〜Ｓ_Ｎ−１の光キャリア波長を波長λ_Ｓから、波長λ_１〜λ_Ｎ−１内で所定順序で異なる波長に変換する。Ｎ＝５の場合、図９に符号８０で示すように、波長変換器７２は、信号光Ｓ_１，Ｓ_２，Ｓ_３及びＳ_４の光キャリア波長を波長λ_Ｓから、それぞれ、波長λ_１，λ_３，λ_２及びλ_４に変換する。
【００６１】
先に説明したように、ＡＷＧ１０及び遅延線１２は、波長λ_１の信号光を３τだけ遅延し、波長λ_２の信号光をτだけ遅延し、波長λ_３の信号光を２τだけ遅延し、波長λ_４の信号光を遅延しない。従って、出力端子７６から、図９に符号８２〜８８で示すように、信号光Ｓ_１（λ_１）、Ｓ_２（λ_３）、Ｓ_３（λ_２）及びＳ_４（λ_４）が同じタイミングで出力される。
【００６２】
このように、図８に示す実施例は、時分割多重された信号Ｓ_１、Ｓ_２、Ｓ_３及びＳ_４を、波長分割多重形式に変換できる。
【００６３】
ＡＷＧは、当初、波長間隔が１００ＧＨｚであったが、その後、５０ＧＨｚ、２５ＧＨｚ、１２．５ＧＨｚというように小さくなっている。波長間隔が狭いＡＷＧをＡＷＧ１０として使用する場合、入力ポート及び出力ポートを適当に、例えば１つ置き又は２つ置き等で間引いて使用すれば良い。そのような構成も、本発明の技術的範囲に含まれることは明らかである。
【００６４】
【発明の効果】
以上の説明から容易に理解できるように、本発明によれば、波長に応じた遅延量を有する小型な光遅延装置を実現できる。しかも、遅延量のレンジを自在に設定できる。波長変換器と組み合わせることで、光可変遅延装置を実現できる。簡単な構成で、ＷＤＭ（パラレル）−ＴＤＭ（シリアル）変換及びＴＤＭ（シリアル）−ＷＤＭ（パラレル）変換を容易に実現できる。
【図面の簡単な説明】
【図１】本発明の第１実施例の概略構成図である。
【図２】Ｎ＝５の時のＡＷＧ１０の入出力特性表である。
【図３】入力ポート＃１に入力する波長λ_１〜λ_４の信号光の、ＡＷＧ１０及び遅延線１２（１２_１〜１２_Ｎ−２）による周回の様子を示す。
【図４】Ｎ＝１１の場合の、各波長の出力ポートの変遷例である。
【図５】本発明の第２実施例の概略構成図である。
【図６】本発明の第３実施例の概略構成図である。
【図７】図６に示す実施例のタイミング図である。
【図８】本発明の第４実施例の概略構成図である。
【図９】図８に示す実施例のタイミング図である。
【符号の説明】
１０：アレイ導波路格子（ＡＷＧ）
１２（１２_ｉ〜１２_Ｎ−２）：遅延線
１４：入力端子
１６：波長変換器
１８：波長変換器
２０：出力端子
３０ａ，３０ｂ：入力端子
３２ａ，３２ｂ：波長変換器
３４：制御回路
３８：波長分離装置
４０ａ，４０ｂ：波長変換器
４２ａ，４２ｂ：出力端子
５０：入力端子
５２：スイッチ
５４：制御回路
５６：出力端子
７０：入力端子
７２：波長変換器
７４：制御回路
７６：出力端子

Claims

信号入力ポートを含むＭ個（Ｍは２以上の自然数）の入力ポート及び、信号出力ポートを含むＭ個の出力ポートを具備し、当該Ｍ個の入力ポート及び当該Ｍ個の出力ポート間で波長に関して周期的な入出力特性を具備する周回性波長分離器（１０）と、
当該周回性波長分離器の当該Ｍ個の出力ポートの内の当該信号出力ポートを除く（Ｍ−１）個の出力ポートのそれぞれを、当該周回性波長分離器の当該Ｍ個の入力ポートの内の当該信号入力ポートを除く（Ｍ−１）個の入力ポートの何れかに接続する（Ｍ−１）個の光パス（１２）と、
第１の入力信号光の光キャリア波長を、当該周回性波長分離器の第１のＦＳＲ内で分離可能な複数の波長の内の何れかの波長に変換する第１の波長変換器（３２ａ）と、
第２の入力信号光の光キャリア波長を、当該周回性波長分離器の当該第１のＦＳＲとは異なる第２のＦＳＲ内で分離可能な複数の波長の内の何れかの波長に変換する第２の波長変換器（３２ｂ）と、
当該第１及び第２の波長変換器（３２ａ，３２ｂ）の出力信号光を合波して当該信号入力ポートに印加する光合波器（３６）と、
当該周回性波長分離器（１０）の当該信号出力ポートからの出力信号光を、当該第１のＦＳＲに属する信号光と当該第２のＦＳＲに属する信号光に分離する光分離器（３８）と、
当該光分離器（３８）で分離された当該第１のＦＳＲに属する信号光の光キャリア波長を第１所定波長に変換する第３の波長変換器（４０ａ）と、
当該光分離器（３８）で分離された当該第２のＦＳＲに属する信号光の光キャリア波長を第２所定波長に変換する第４の波長変換器（４０ｂ）
とを具備することを特徴とする光遅延装置。
信号入力ポートを含むＭ個（Ｍは２以上の自然数）の入力ポート及び、信号出力ポートを含むＭ個の出力ポートを具備し、当該Ｍ個の入力ポート及び当該Ｍ個の出力ポート間で波長に関して周期的な入出力特性を具備する周回性波長分離器（１０）と、
当該周回性波長分離器の当該Ｍ個の出力ポートの内の当該信号出力ポートを除く（Ｍ−１）個の出力ポートのそれぞれを、当該周回性波長分離器の当該Ｍ個の入力ポートの内の当該信号入力ポートを除く（Ｍ−１）個の入力ポートの何れかに接続する（Ｍ−１）個の光パス（１２）と、
当該周回性波長分離器（１０）で分離可能な複数の波長の内の互いに異なる波長の光キャリアで搬送される複数の信号光からなる波長分割多重光信号が入力する光スイッチ（５２）であって、当該波長分割多重光信号の所定のタイムスロット部分を抽出し、抽出部分を当該周回性波長分離器（１０）の当該信号入力ポートに印加する光スイッチ（５２）
とを具備することを特徴とする光遅延装置。
更に、当該周回性波長分離器（１０）の当該信号出力ポートからの出力信号光の光キャリア波長を所定波長に変換する波長変換器を具備する請求項２に記載の光遅延装置。
当該（Ｍ−１）個の光パスのうちの１以上の光パスのそれぞれが、光遅延器（１２）を具備する請求項１乃至３の何れか１項に記載の光遅延装置。
当該（Ｍ−１）個の光パス（１２）が、当該周回性波長分離器（１０）の当該Ｍ個の出力ポートのｉ（ｉは１以上で、（Ｍ−２）以下の整数）番目の出力ポートを、当該周回性波長分離器の当該Ｍ個の入力ポートの（ｉ＋１）番目の入力ポートに接続する光パスを具備する請求項１乃至４の何れか１項に記載の光遅延装置。
当該周回性波長分離器が、周回性アレイ導波路格子（１０）からなる請求項１乃至５の何れか１項に記載の光遅延装置。
Ｍ＋１が素数であることを特徴とする請求請１乃至６の何れか１項に記載の光遅延装置。