JP3988250B2 - Multilayer circuit board manufacturing method - Google Patents

Multilayer circuit board manufacturing method Download PDF

Info

Publication number
JP3988250B2
JP3988250B2 JP11521098A JP11521098A JP3988250B2 JP 3988250 B2 JP3988250 B2 JP 3988250B2 JP 11521098 A JP11521098 A JP 11521098A JP 11521098 A JP11521098 A JP 11521098A JP 3988250 B2 JP3988250 B2 JP 3988250B2
Authority
JP
Japan
Prior art keywords
mark
conductor pattern
inner layer
insulating base
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11521098A
Other languages
Japanese (ja)
Other versions
JPH11307941A (en
Inventor
真治 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP11521098A priority Critical patent/JP3988250B2/en
Publication of JPH11307941A publication Critical patent/JPH11307941A/en
Application granted granted Critical
Publication of JP3988250B2 publication Critical patent/JP3988250B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、製品の品番を示す文字,記号や部品の位置合せマーク等の認識用のマークを形成する構造を改良した多層回路基板の製造方法に関する。
【0002】
【発明が解決しようとする課題】
多層回路基板、例えばハイブリッドIC用のアルミナ積層基板にあっては、その表面に、表面実装部品が接続される電極を含む導体パターンが形成されると共に、製品の品番を示す文字,記号や部品の位置合せマーク等の認識用のマークが形成されることが一般的である。また、前記導体パターン及び認識用のマークは、アルミナ積層基板の表面に導体ペーストをスクリーン印刷等により印刷し、焼成することにより同時に形成されるようになっている。
【0003】
図5は、そのような認識用のマークの例を示している。ここで、アルミナ積層基板1の表面部には、導体パターン2が形成されており、そのうち一部が、部品実装用の電極3,4を構成するようになっている。そして、図5中左側に図示している導体パターン2,2の間のいわば空白部分(基板1の地の部分)には、製品の品番を示す文字「2A」からなるマーク5が形成されている。また、図5中中央部に図示している電極3の近傍には、方向性ある部品の搭載方向を示す三角形のマーク6が形成されている。さらに、図5中右側に図示している電極4の近傍には、対角となる2か所に位置して部品(例えばフリップチップ式のICベアチップ等)の位置合せ用の円形のマーク7,7が形成されている。
【0004】
ところで、上記したようなマーク5は、導電性があるので、導体パターン2,2と近接して形成することができず、このため、導体パターン2,2とマーク5との間に、ある程度の間隔を設けなければならず、導体パターン2,2間に比較的大きな空白部が必要となる。さらに、前記導体3,4部分については、基板1上の部品実装位置の平坦性の確保、また、洗浄性の低下防止や樹脂ポッティングの際の樹脂注入性の確保等のため、部品実装位置の外側にやや離間してマーク6,7を設けなければならない。
【0005】
このように従来のものでは、認識用のマーク5〜7を形成するために、基板1の表面部にそれ相当の領域が必要となり、本来、基板1を小形化するための多層構造であるにもかかわらず、マーク5〜7を形成することが基板1の小形化の障害となっていた。
【0006】
本発明は上記事情に鑑みてなされたもので、その目的は、認識用のマークを設けるものにあって、前記マークの形成に要する面積を少なく済ませることができ、小形化を可能とする多層回路基板の製造方法を提供するにある。
【0007】
【課題を解決するための手段】
従来では、基板に形成される認識用のマークは、人間が視認あるいは光学カメラによって認識可能とするため、基板の表面に設けられることが常識であった。ところが、本発明者は、そのような常識にとらわれることなく、認識用のマークを多層回路基板の内層部分に形成しても、人間による視認あるいは装置を用いての認識が可能となることを確認し、本発明を成し遂げたのである。
【0008】
即ち、本発明の多層回路基板の製造方法は、セラミック材料からなる多層の絶縁基材層を有すると共に、その表面及び内層に導体パターンを有し、表面実装部品の認識用のマークを、前記絶縁基材層のうち、前記表面導体パターンが形成されていない部分に対応する内層部であり且つ該表面導体パターンのうち部品接続用の電極の内側に対応する位置に備えてなる多層回路基板を製造するための方法であって、前記各絶縁基材層の材料となる複数層分の同等のグリーンシートに対し、前記表面導体パターン及び内層導体パターンとなるべきパターンを形成する工程と、前記グリーンシートのうち前記内層導体パターンと同一の層となる位置に前記マークとなるべきパターンを該内層導体パターンとなるべきパターンと一体的に形成する工程と、前記複数層分のグリーンシートを積層して加圧して一体化した積層体とする工程と、前記積層体を焼成する工程とを含むところに特徴を有する(請求項1の発明)。
【0009】
ここで、認識用のマークが内層に存在していても、マークのうち製品の品番等を示す文字,記号については、表面から人間の目で透視可能つまり薄く透けて見えれば良く、また、部品の搭載方向や実装位置を示すマークについても、薄く透けるものであればやはり光学カメラにより認識が可能となり、あるいは光学的に認識不可能なものであっても、X線透過装置を用いれば認識が可能となる。そしてこのとき、マークを内層部に設けた場合には、平面的に見て、表面導体パターンと内層部のマークとの間に間隔を設ける必要はなくなり、また、マークは部品実装位置の内側に位置していても構わない。
【0010】
従って、請求項1の発明によれば、表面部において、表面導体パターン間にマーク形成用の大きな領域が必要なくなると共に、電極の外側にマークを設ける領域が必要なくなるので、マークの形成に伴って必要となる表面部における面積を小さく済ませることができ、ひいては全体の小形化を図ることができるという優れた効果を奏するものである。
【0011】
この発明は、前記絶縁基材がセラミック材料からなるセラミック積層基板に適用することができる。この場合、同等の複数層分の同等のグリーンシートを材料とし、積層、加圧した後焼成することにより、多層回路基板を得ることができる。この種のセラミック積層基板の一層の絶縁基材層はごく薄いため、内層部にマークを設けるようにしても、人間あるいは光学カメラにより透視が可能となり、また絶縁基材層が厚い場合でも、X線透過装置を用いれば認識が可能となる。
【0012】
また、前記マークは、積層前の段階の内層を構成する絶縁基材層の表面に印刷等により形成することが可能であるが、このとき、マークを内層導体パターンと一体的に形成することにより、内層導体パターンの形成工程と同時にマークの形成工程を実行することができ、マークの形成工程を別途に行う場合と比べて、工程の簡略化を図ることができる。
【0013】
そして、上述のように、前記マークを、光学カメラあるいは人間の目によって透視可能に形成するようにしたり(請求項の発明)、X線透過装置により認識可能に形成するようにしたり(請求項の発明)することができ、これらのいずれかの構成とすることにより、所期の目的を達成し得る。
【0014】
【発明の実施の形態】
以下、本発明をアルミナ積層基板に適用した一実施例について、図1ないし図4を参照しながら説明する。図1及び図2は、本実施例に係る多層回路基板たるアルミナ積層基板11の概略構成を、要部のみをピックアップして模式的に示している。このアルミナ積層基板11は、多層この場合3層の絶縁基材層12,13,14を有して構成されている。これら各絶縁基材層12,13,14は、セラミック材料この場合アルミナから構成されている。尚、これら絶縁基材層を区別する場合には、上から順に第1絶縁基材層12、第2絶縁基材層13、第3絶縁基材層14と称することとする。
【0015】
そして、このアルミナ積層基板11の表面(第1絶縁基材層12の上面)には、高融点金属材料例えばタングステンやモリブデン等からなる表面導体パターン15が設けられており、そのうちの一部が、チップ部品接続用の電極16や、フリップチップ式の半導体ベアチップ接続用の電極17を構成するようになっている。この場合、チップ部品接続用の電極16は一対が前後に間隔をおいて配置されており、半導体ベアチップ接続用の電極17は多数個が四角く並ぶように配置されている。
【0016】
また、図3(e)にのみ示すように、このアルミナ積層基板11の内層には、やはりタングステンやモリブデン等の高融点金属材料からなる内層導体パターン18,19が設けられている。このうち内層導体パターン18は、第1絶縁基材層12と第2絶縁基材層13との間に形成され、内層導体パターン19は、第2絶縁基材層13と第3絶縁基材層14との間に形成されている。尚、前記表面導体パターン15及び内層導体パターン18,19は、要所にてスルーホール20によって接続されている。このスルーホール20内にも、タングステンやモリブデン等の高融点金属材料が充填されている。
【0017】
尚、図示はしないが、前記表面導体パターン15(電極16,17)には、必要に応じて銀や銅等のめっきが施される。そして、このアルミナ積層基板11上には、各電極16,17等に接続されるようにして、厚膜抵抗体などの所要の膜回路素子が形成されるようになっていると共に、所要のチップ部品や半導体ベアチップ部品等の表面実装部品が実装されるようになっている。また、前記半導体ベアチップの下面とアルミナ積層基板11の上面との間の隙間部分(バンプの周囲)には、樹脂ポッティングが行われて保護が図られるようになっている。
【0018】
さて、このアルミナ積層基板11の内層部には、認識用のマーク21,22,23が設けられる。図2及び図3に示すように、これらマーク21,22,23は、第1絶縁基材層12と第2絶縁基材層13との間、つまり前記内層導体パターン18と同一の層に形成されており、内層導体パターン18と同等のタングステンやモリブデン等の高融点金属材料から構成されている。
【0019】
そして、図1に示すように、それらマークのうち、図1中左側に図示しているマーク21は、製品の品番を示す文字「2A」からなり、上面から透視した状態では、前記表面導体パターン15,15間の空白部分に、それら表面導体パターン15,15と近接した位置に形成されている。また、図1中中央部に図示しているマーク22は、方向性ある部品の搭載方向を示す三角形のマークからなり、上面から透視した状態では、前記電極16,16の中間部に位置して形成されている。
【0020】
さらに、図1中右側に図示しているマーク23は、部品の位置合せ用の一対の円形のマークからなり、上面から透視した状態では、前記電極17の内側の四角形の領域のうち対角となる2か所に位置して形成されている。尚、後述するように、これらマーク21,22,23は、内層導体パターン18と同等の厚み(例えば0.25mmのシート厚)で一体的に形成されるようになっている。また、マーク21,22,23は、内層導体パターン18の非形成位置(内層導体パターン18から離間した位置)に形成されていることは勿論である。
【0021】
ここで、上記したアルミナ積層基板11の製造方法について、図3を参照しながら簡単に述べる。この図3は、アルミナ積層基板11の製造工程を概略的に示している。まず、各絶縁基材層12,13,14の材料としては、図3(a)に示すように、3枚の周知のアルミナグリーンシート24が用いられ、図3(b)に示すように、まず、これら各グリーンシート24の所要位置に、スルーホール20となる穴24aが形成され、それら穴24a内が高融点金属ペースト(例えばタングステンペースト)25で埋められる。
【0022】
次いで、図3(c)に示すように、各グリーンシート24の表面に、導体パターン15,18,19となる高融点金属ペースト(タングステンペースト)26が、例えばスクリーン印刷により印刷塗布される。このとき、上から2枚目(絶縁基材層13となる)のグリーンシート24においては、前記マーク21,22,23となるべき高融点金属ペースト26aが同時に印刷塗布されるようになっている。
【0023】
次に、図3(d)に示すように、3枚のグリーンシート24が積層されて加圧され、もって3枚のグリーンシート24が一体化された積層体とされるようになる。この後、この積層体を、還元雰囲気にて例えば1600℃で焼成させることにより、図3(e)に示すように、アルミナ積層基板11が得られるのである。このとき、上から2枚目のグリーンシート24上に印刷塗布された高融点金属ペースト26aがマーク21,22,23となり、第1絶縁基材層12と第2絶縁基材層13との間に埋め込まれた形態に形成されるのである。
【0024】
上記構成のアルミナ積層基板11においては、製品の品番を示すマーク21は、内層部に形成されているものの、図1に示すように、表面から薄く透けて見えるので、人間の目で十分に透視可能であり、製造作業者等はそのマーク21を見て品番を認識することができる。また、部品の搭載方向を示すマーク22や、位置合せ用のマーク23についても、同様に表面から薄く透けて見えるので、光学カメラにより認識が可能となる。
【0025】
あるいは、第1絶縁基材層12が厚くなってマーク22,23が光学カメラにより認識不可能な場合であっても、X線透過装置を用いれば認識が可能となる。図4は、X線透過装置(X線カメラ27)を用いてアルミナ積層基板11の内層のマーク22,23を認識する際の様子を示しており、ここで、アルミナ積層基板11に対して下面側からX線Aを照射し、上面側のX線カメラ27により撮像を行い、得られた撮像データを処理することにより、内層部に形成されたマーク22,23の向きや位置を検出することが可能となる。
【0026】
そして、このようにマーク21,22,23を内層部に設けたことによって、マーク21,22,23の形成に伴って必要となるアルミナ積層基板11の表面部における面積を、図5に示した従来のものに比べて小さく済ませることができる。即ち、図5に示すマーク5は、導体パターン2,2から間隔をおいて形成する必要があり、比較的大きな空白部が必要となっていたが、図1に示すように、内層に形成されたマーク21は、平面的に見て、表面導体パターン15と間隔を設ける必要はないので、表面導体パターン15,15の間に大きな領域を設ける必要がなくなる。
【0027】
また、図5に示すマーク6,7は、基板1上の部品実装位置の平坦性の確保、洗浄性の低下防止や樹脂ポッティングの際の樹脂注入性の確保等のため、部品実装位置の外側にやや離間して形成しなければならなかったが、図1に示すように、内層に形成されたマーク22,23は、アルミナ積層基板11の表面に何ら悪影響を及ぼすことはないので、部品実装位置の内側に位置して形成することが可能となり、その分、電極16,17の外側部分におけるマーク形成用の領域が不要となる。
【0028】
従って、本実施例によれば、アルミナ積層基板11の表面部において、表面導体パターン15,15間にマーク形成用の大きな領域が必要なくなると共に、電極16,17の外側にマークを設ける領域が必要なくなるので、従来のようなマーク5〜7が基板1の小形化の障害となっていたものと異なり、マーク21,22,23の形成に伴って必要となる表面部における面積を小さく済ませることができ、ひいては全体の小形化を図ることができるという優れた実用的効果を得ることができるものである。
【0029】
また、特に本実施例では、マーク21,22,23を、アルミナ積層基板11の表面から薄く透けて見えるような深さ位置に形成したので、それらマーク21,22,23を、光学カメラあるいは人間の目によって透視可能とすることができ、より効果的となる。さらには、マーク21,22,23を内層導体パターン18と一体的に形成したので、内層導体パターン18の形成工程と同時にマーク21,22,23の形成工程を実行することができ、マーク21,22,23の形成工程を別途に行う場合と比べて、工程の簡略化を図ることができるといったメリットも得ることができる。
【0030】
尚、上記実施例では、マーク21,22,23を内層部のうち2層目に形成するようにしたが、マークは3層目以下の深い位置であっても、別の導体パターンと積層方向に重ならない位置に形成されていれば良く、X線透過装置を用いて認識が可能となる。その他、上記実施例では説明の簡略化のために絶縁基材層を3層としたが、4層以上の多層であっても良いことは勿論であるなど、本発明は要旨を逸脱しない範囲内で適宜変更して実施し得るものである。
【図面の簡単な説明】
【図1】本発明の一実施例を示すもので、マークを透視した状態を示すアルミナ積層基板の概略的な平面図
【図2】アルミナ積層基板の概略的縦断正面図
【図3】アルミナ積層基板の製造工程を示す図
【図4】マークをX線透過装置にて認識する様子を概略的に示す図
【図5】従来例を示すもので、アルミナ積層基板上にマークを形成した様子を概略的に示す平面図
【符号の説明】
図面中、11はアルミナ積層基板(多層回路基板)、12〜14は絶縁基材層、15は表面導体パターン、16,17は電極(表面導体パターン)、18,19は内層導体パターン、21〜23はマーク、27はX線カメラ(X線透過装置)を示す。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing a multilayer circuit board having an improved structure for forming recognition marks such as characters and symbols indicating product part numbers and component alignment marks.
[0002]
[Problems to be solved by the invention]
In the case of a multilayer circuit board, for example, an alumina laminated board for hybrid IC, a conductor pattern including an electrode to which a surface mount component is connected is formed on the surface, and characters, symbols and parts indicating the product part number are formed. Generally, a recognition mark such as an alignment mark is formed. The conductor pattern and the recognition mark are formed simultaneously by printing a conductor paste on the surface of the alumina laminated substrate by screen printing or the like and baking it.
[0003]
FIG. 5 shows an example of such a recognition mark. Here, a conductor pattern 2 is formed on the surface portion of the alumina laminated substrate 1, and a part of the conductor pattern 2 constitutes electrodes 3 and 4 for component mounting. Then, in a so-called blank portion (the ground portion of the substrate 1) between the conductor patterns 2 and 2 shown on the left side in FIG. 5, a mark 5 made up of the characters “2A” indicating the product number of the product is formed. Yes. Further, in the vicinity of the electrode 3 shown in the center in FIG. 5, a triangular mark 6 indicating the mounting direction of the directional component is formed. Further, in the vicinity of the electrode 4 shown on the right side in FIG. 5, circular marks 7 for positioning components (for example, flip-chip type IC bare chip) are located at two diagonal positions. 7 is formed.
[0004]
By the way, since the mark 5 as described above has conductivity, it cannot be formed in the vicinity of the conductor patterns 2 and 2, and for this reason, a certain amount of space is formed between the conductor patterns 2 and 2 and the mark 5. An interval must be provided, and a relatively large blank portion is required between the conductor patterns 2 and 2. Further, for the conductors 3 and 4, in order to ensure the flatness of the component mounting position on the substrate 1, and to prevent the deterioration of the cleaning property and the resin injection property at the time of resin potting, etc. The marks 6 and 7 must be provided slightly outside.
[0005]
As described above, in order to form the recognition marks 5 to 7, the conventional one requires a corresponding area on the surface portion of the substrate 1, and is originally a multilayer structure for miniaturizing the substrate 1. Nevertheless, the formation of the marks 5 to 7 has been an obstacle to miniaturization of the substrate 1.
[0006]
The present invention has been made in view of the above circumstances, and an object thereof is to provide a recognition mark, which can reduce the area required to form the mark and can be miniaturized. It is in providing the manufacturing method of a board | substrate.
[0007]
[Means for Solving the Problems]
Conventionally, it has been common knowledge that a recognition mark formed on a substrate is provided on the surface of the substrate so that a human can visually recognize or recognize it with an optical camera. However, the present inventor has confirmed that even if a recognition mark is formed on the inner layer portion of the multilayer circuit board, recognition by humans or recognition using a device is possible without being bound by such common sense. The present invention has been accomplished.
[0008]
That is, the method for manufacturing a multilayer circuit board according to the present invention has a multilayer insulating base material layer made of a ceramic material, has a conductor pattern on the surface and an inner layer thereof, and has a mark for recognizing a surface-mounted component. A multilayer circuit board is manufactured which is an inner layer portion corresponding to a portion of the base material layer where the surface conductor pattern is not formed and is provided at a position corresponding to the inner side of the component connection electrode in the surface conductor pattern. A method of forming a pattern to be the surface conductor pattern and the inner layer conductor pattern on a plurality of equivalent green sheets as materials of the insulating base layers, and the green sheet a step of the inner layer conductor pattern and the same layer as a position on the marked made to pattern the inner layer conductor pattern to become should pattern integrally formed of It characterized in place comprising the steps of a laminate obtained by integrating pressurized by stacking green sheets of the plurality of layers min, and a step of firing the laminate (the invention of claim 1).
[0009]
Here, even if there is a recognition mark on the inner layer, the characters and symbols indicating the product number etc. of the mark need only be visible through the human eye from the surface, that is, it can be seen through transparently. The mark indicating the mounting direction and mounting position can be recognized by an optical camera if it is thin and transparent, or even if it is optically unrecognizable, it can be recognized by using an X-ray transmission device. It becomes possible. At this time, when the mark is provided on the inner layer portion, it is not necessary to provide a space between the surface conductor pattern and the mark on the inner layer portion in a plan view, and the mark is located inside the component mounting position. It does not matter if it is located.
[0010]
Therefore, according to the first aspect of the present invention, a large area for forming a mark is not necessary between the surface conductor patterns on the surface portion, and an area for providing a mark outside the electrode is not necessary. It is possible to reduce the area of the required surface portion and to achieve an excellent effect that the overall size can be reduced.
[0011]
The present invention can be applied to a ceramic laminated substrate in which the insulating base is made of a ceramic material . In this case, a multilayer circuit board can be obtained by using the same green sheets for a plurality of equivalent layers as a material, laminating, pressing, and firing. Since one insulating base layer of this type of ceramic laminated substrate is very thin, even if a mark is provided on the inner layer portion, it can be seen through by a human or an optical camera, and even if the insulating base layer is thick, X Recognition is possible by using a line transmission device.
[0012]
Also, the mark is a can be formed by printing or the like on the surface of the insulating base layer used for forming the inner layer of the stage before lamination, this time, by forming a mark integrally with the inner layer conductor pattern The mark forming process can be executed simultaneously with the inner layer conductor pattern forming process, and the process can be simplified as compared with the case where the mark forming process is performed separately.
[0013]
As described above, the mark is formed so as to be seen through by an optical camera or human eyes (invention of claim 2 ), or formed so as to be recognized by an X-ray transmission device (claim). 3 ), and any one of these structures can achieve the intended purpose.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment in which the present invention is applied to an alumina laminated substrate will be described with reference to FIGS. 1 and 2 schematically show a schematic configuration of an alumina laminated substrate 11 as a multilayer circuit board according to the present embodiment by picking up only a main part. This alumina laminated substrate 11 has a multilayer structure, that is, three insulating base material layers 12, 13, and 14 in this case. Each of these insulating base layers 12, 13, 14 is made of a ceramic material, in this case alumina. When these insulating base layers are distinguished, they are referred to as a first insulating base layer 12, a second insulating base layer 13, and a third insulating base layer 14 in order from the top.
[0015]
A surface conductor pattern 15 made of a refractory metal material such as tungsten or molybdenum is provided on the surface of the alumina laminated substrate 11 (the upper surface of the first insulating base material layer 12). An electrode 16 for connecting chip components and an electrode 17 for connecting a flip-chip type semiconductor bare chip are configured. In this case, a pair of chip component connection electrodes 16 are arranged at intervals in the front-rear direction, and a plurality of semiconductor bare chip connection electrodes 17 are arranged in a square.
[0016]
As shown only in FIG. 3E, inner layer conductor patterns 18 and 19 made of a refractory metal material such as tungsten or molybdenum are provided on the inner layer of the alumina laminated substrate 11. Among these, the inner layer conductor pattern 18 is formed between the first insulating substrate layer 12 and the second insulating substrate layer 13, and the inner layer conductor pattern 19 includes the second insulating substrate layer 13 and the third insulating substrate layer 13. 14. The surface conductor pattern 15 and the inner layer conductor patterns 18 and 19 are connected by through holes 20 at important points. The through hole 20 is also filled with a refractory metal material such as tungsten or molybdenum.
[0017]
Although not shown, the surface conductor pattern 15 (electrodes 16 and 17) is plated with silver or copper as necessary. On the alumina laminated substrate 11, a required film circuit element such as a thick film resistor is formed so as to be connected to the electrodes 16, 17 and the like, and a required chip is formed. Surface mount components such as components and semiconductor bare chip components are mounted. Further, resin potting is performed on the gap portion (around the bump) between the lower surface of the semiconductor bare chip and the upper surface of the alumina laminated substrate 11 for protection.
[0018]
Now, recognition marks 21, 22, and 23 are provided on the inner layer portion of the alumina laminated substrate 11. As shown in FIGS. 2 and 3, these marks 21, 22, and 23 are formed between the first insulating base layer 12 and the second insulating base layer 13, that is, in the same layer as the inner layer conductor pattern 18. The inner layer conductor pattern 18 is made of a high melting point metal material such as tungsten or molybdenum.
[0019]
As shown in FIG. 1, among these marks, the mark 21 shown on the left side in FIG. 1 is composed of the letter “2A” indicating the product number of the product. 15 and 15 are formed in positions adjacent to the surface conductor patterns 15 and 15 in a blank portion. Further, the mark 22 shown in the central part in FIG. 1 is a triangular mark indicating the mounting direction of a directional component, and is located in the middle part of the electrodes 16 and 16 when seen through from above. Is formed.
[0020]
Further, the mark 23 shown on the right side in FIG. 1 is composed of a pair of circular marks for aligning the components, and in a state seen through from the upper surface, the diagonal of the square area inside the electrode 17 It is formed in two places. As will be described later, these marks 21, 22, and 23 are integrally formed with a thickness equivalent to the inner layer conductor pattern 18 (for example, a sheet thickness of 0.25 mm). Of course, the marks 21, 22, and 23 are formed at positions where the inner layer conductor pattern 18 is not formed (positions away from the inner layer conductor pattern 18).
[0021]
Here, the manufacturing method of the above-mentioned alumina laminated substrate 11 will be briefly described with reference to FIG. FIG. 3 schematically shows a manufacturing process of the alumina laminated substrate 11. First, as a material of each insulating base material layer 12, 13, and 14, as shown in FIG. 3A, three known alumina green sheets 24 are used, and as shown in FIG. First, holes 24a to be through holes 20 are formed at required positions of the green sheets 24, and the holes 24a are filled with a refractory metal paste (for example, tungsten paste) 25.
[0022]
Next, as shown in FIG. 3C, a refractory metal paste (tungsten paste) 26 that becomes the conductor patterns 15, 18, and 19 is printed on the surface of each green sheet 24 by, for example, screen printing. At this time, the refractory metal paste 26a to be the marks 21, 22, and 23 is simultaneously printed and applied on the second green sheet 24 from the top (becomes the insulating base layer 13). .
[0023]
Next, as shown in FIG. 3D, the three green sheets 24 are stacked and pressed to form a stacked body in which the three green sheets 24 are integrated. Thereafter, the laminate is baked at 1600 ° C., for example, in a reducing atmosphere, whereby the alumina laminated substrate 11 is obtained as shown in FIG. At this time, the refractory metal paste 26a printed and applied on the second green sheet 24 from the top becomes the marks 21, 22, and 23, and between the first insulating base layer 12 and the second insulating base layer 13 It is formed in a form embedded in the.
[0024]
In the alumina laminated substrate 11 having the above configuration, the mark 21 indicating the product number is formed in the inner layer portion, but as shown in FIG. 1, it can be seen through thinly from the surface. It is possible, and a manufacturing worker etc. can recognize the product number by looking at the mark 21. Similarly, the mark 22 indicating the mounting direction of the component and the mark 23 for alignment are also seen thinly from the surface, and can be recognized by the optical camera.
[0025]
Alternatively, even when the first insulating base material layer 12 is thick and the marks 22 and 23 cannot be recognized by the optical camera, the X-ray transmission device can be used for recognition. FIG. 4 shows a state of recognizing the marks 22 and 23 on the inner layer of the alumina laminated substrate 11 using the X-ray transmission device (X-ray camera 27). X-ray A is irradiated from the side, the image is picked up by the X-ray camera 27 on the upper surface side, and the obtained image data is processed to detect the orientation and position of the marks 22 and 23 formed on the inner layer portion. Is possible.
[0026]
And the area in the surface part of the alumina laminated substrate 11 required by formation of the marks 21, 22, and 23 by providing the marks 21, 22, and 23 in the inner layer part in this way is shown in FIG. It can be made smaller than the conventional one. That is, the mark 5 shown in FIG. 5 needs to be formed at a distance from the conductor patterns 2 and 2, and a relatively large blank portion is required. However, as shown in FIG. Since the mark 21 does not need to be spaced from the surface conductor pattern 15 in a plan view, it is not necessary to provide a large area between the surface conductor patterns 15 and 15.
[0027]
Further, the marks 6 and 7 shown in FIG. 5 are provided on the outside of the component mounting position in order to ensure flatness of the component mounting position on the substrate 1, prevent deterioration of the cleaning property, and ensure resin injection property in resin potting. However, as shown in FIG. 1, the marks 22 and 23 formed on the inner layer do not have any adverse effect on the surface of the alumina laminated substrate 11, so that component mounting is possible. It is possible to form it inside the position, and accordingly, a mark forming region in the outer portion of the electrodes 16 and 17 becomes unnecessary.
[0028]
Therefore, according to the present embodiment, a large area for forming a mark is not necessary between the surface conductor patterns 15 and 15 on the surface portion of the alumina laminated substrate 11, and an area for providing a mark outside the electrodes 16 and 17 is necessary. Therefore, unlike the conventional marks 5 to 7 which obstruct the downsizing of the substrate 1, it is possible to reduce the surface area required for forming the marks 21, 22, and 23. Thus, an excellent practical effect that the overall size can be reduced can be obtained.
[0029]
Further, in particular, in the present embodiment, the marks 21, 22, and 23 are formed at a depth position so that the marks 21, 22, and 23 can be seen through the surface of the alumina laminated substrate 11 thinly. It is possible to see through the eyes, and it becomes more effective. Furthermore, since the marks 21, 22 and 23 are formed integrally with the inner layer conductor pattern 18, the marks 21, 22 and 23 can be formed simultaneously with the inner layer conductor pattern 18 forming process. Compared with the case where the formation process of 22 and 23 is performed separately, the merit that a process can be simplified can also be acquired.
[0030]
In the above embodiment, the marks 21, 22, and 23 are formed on the second layer of the inner layer portion. However, even if the mark is located at a deep position of the third layer or less, another conductor pattern and the stacking direction are used. As long as it is formed at a position that does not overlap with the X-ray transmission device, it can be recognized using an X-ray transmission device. Other, in the range in the above embodiment, a three-layer insulating base layer in order to simplify the description, such is of course that may be 4 or more layers, the present invention without departing from the gist It can be implemented with appropriate modifications.
[Brief description of the drawings]
1 is a schematic plan view of an alumina laminated substrate showing a state where a mark is seen through, showing an embodiment of the present invention. FIG. 2 is a schematic longitudinal front view of the alumina laminated substrate. FIG. 4 is a diagram showing a substrate manufacturing process. FIG. 4 is a diagram schematically showing how a mark is recognized by an X-ray transmission device. FIG. 5 is a diagram showing a conventional example in which a mark is formed on an alumina laminated substrate. Schematic plan view [Explanation of symbols]
In the drawings, 11 is an alumina laminated substrate (multilayer circuit board), 12 to 14 are insulating base layers, 15 is a surface conductor pattern, 16 and 17 are electrodes (surface conductor pattern), 18 and 19 are inner layer conductor patterns, 21 to 21 Reference numeral 23 denotes a mark, and 27 denotes an X-ray camera (X-ray transmission device).

Claims (3)

セラミック材料からなる多層の絶縁基材層を有すると共に、その表面及び内層に導体パターンを有し、表面実装部品の認識用のマークを、前記絶縁基材層のうち、前記表面導体パターンが形成されていない部分に対応する内層部であり且つ該表面導体パターンのうち該当する部品の接続用の電極の内側に対応する位置に備えてなる多層回路基板を製造するための方法であって、
前記各絶縁基材層の材料となる複数層分の同等のグリーンシートに対し、前記表面導体パターン及び内層導体パターンとなるべきパターンを形成する工程と、
前記グリーンシートのうち前記内層導体パターンと同一の層となる位置に前記マークとなるべきパターンを該内層導体パターンとなるべきパターンと一体的に形成する工程と、
前記複数層分のグリーンシートを積層して加圧して一体化した積層体とする工程と、
前記積層体を焼成する工程とを含むことを特徴とする多層回路基板の製造方法。
It has a multilayer insulating base material layer made of a ceramic material, and has a conductor pattern on its surface and inner layer, and the surface conductor pattern is formed in the insulating base material layer with a mark for recognition of surface mount components. A method for manufacturing a multilayer circuit board that is an inner layer portion corresponding to a portion that is not present and is provided at a position corresponding to the inside of an electrode for connection of a corresponding component of the surface conductor pattern ,
A step of forming a pattern to be the surface conductor pattern and the inner layer conductor pattern with respect to the equivalent green sheet for a plurality of layers as the material of each insulating base layer,
Forming the pattern to be the mark integrally with the pattern to be the inner layer conductor pattern at the same layer as the inner layer conductor pattern in the green sheet;
A step of laminating the green sheets for the plurality of layers and applying pressure to form a laminated body; and
And a step of firing the laminated body.
前記マークは、光学カメラあるいは人間の目によって透視可能に形成されていることを特徴とする請求項1記載の多層回路基板の製造方法。2. The method of manufacturing a multilayer circuit board according to claim 1, wherein the mark is formed so as to be seen through by an optical camera or a human eye . 前記マークは、X線透過装置により認識可能に形成されていることを特徴とする請求項1記載の多層回路基板の製造方法。The method for manufacturing a multilayer circuit board according to claim 1 , wherein the mark is formed so as to be recognized by an X-ray transmission device .
JP11521098A 1998-04-24 1998-04-24 Multilayer circuit board manufacturing method Expired - Fee Related JP3988250B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11521098A JP3988250B2 (en) 1998-04-24 1998-04-24 Multilayer circuit board manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11521098A JP3988250B2 (en) 1998-04-24 1998-04-24 Multilayer circuit board manufacturing method

Publications (2)

Publication Number Publication Date
JPH11307941A JPH11307941A (en) 1999-11-05
JP3988250B2 true JP3988250B2 (en) 2007-10-10

Family

ID=14657099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11521098A Expired - Fee Related JP3988250B2 (en) 1998-04-24 1998-04-24 Multilayer circuit board manufacturing method

Country Status (1)

Country Link
JP (1) JP3988250B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4862238B2 (en) * 2001-09-06 2012-01-25 東レ株式会社 Circuit board manufacturing method
JP5553550B2 (en) * 2009-07-22 2014-07-16 株式会社村田製作所 Electronic components
JP2013258433A (en) * 2013-09-30 2013-12-26 Murata Mfg Co Ltd Electronic component
JP5637282B2 (en) * 2013-10-09 2014-12-10 株式会社村田製作所 Electronic components

Also Published As

Publication number Publication date
JPH11307941A (en) 1999-11-05

Similar Documents

Publication Publication Date Title
JP6863458B2 (en) Laminated electronic components
CN101752084B (en) Electronic component and electronic component built-in substrate
US10811194B2 (en) Composite electronic component and resistor
CN100553413C (en) Multilayer ceramic substrate
JP2010258070A (en) Multilayer ceramic electronic component
EP0079211B1 (en) Package for semiconductor device and method for its production
JP2014207347A (en) Ceramic multilayer wiring board and module with the same
JP5842859B2 (en) Multilayer wiring board and module having the same
JP6819603B2 (en) Multilayer ceramic substrate and its manufacturing method
JP3988250B2 (en) Multilayer circuit board manufacturing method
JP3076215B2 (en) Ceramic multilayer substrate and method of manufacturing the same
JP7011563B2 (en) Circuit boards and electronic components
JP5046625B2 (en) Multiple wiring board
JP6921708B2 (en) Ceramic substrate
JP2943773B2 (en) IC package
JP2002118363A (en) Multilayer printed wiring board and manufacturing method thereof
JP7212783B2 (en) Electronic device mounting substrate, electronic device, electronic module, and method for manufacturing electronic device mounting substrate
JP2940244B2 (en) Multilayer electronic components
JP7438656B2 (en) collective board
JP4461641B2 (en) Multilayer chip thermistor and manufacturing method thereof
JP2000332378A (en) Manufacture of wiring substrate
JP4183174B2 (en) Electronic component storage package
KR20090090718A (en) Non-shirinkage ceramic substrate and manufacturing method thereof
JPH11135951A (en) Multilayer wiring board
JP2007012654A (en) Method of manufacturing laminated ceramic electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060620

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060811

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070416

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070709

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees