JP3972519B2 - Power semiconductor module - Google Patents
Power semiconductor module Download PDFInfo
- Publication number
- JP3972519B2 JP3972519B2 JP17192999A JP17192999A JP3972519B2 JP 3972519 B2 JP3972519 B2 JP 3972519B2 JP 17192999 A JP17192999 A JP 17192999A JP 17192999 A JP17192999 A JP 17192999A JP 3972519 B2 JP3972519 B2 JP 3972519B2
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- conductive layer
- semiconductor element
- semiconductor module
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明はパワー半導体モジュールに係り、特に、内部絶縁型に好適なパワー半導体モジュールに関する。
【0002】
【従来の技術】
パワー半導体モジュールおよびパワー半導体モジュールの制御用回路を内蔵したIPM(Inteligent Power Module) は、IGBT等パワー素子の大容量化及び家電品のインバータ化に伴い使用用途が広がっている。この使用用途の拡大に伴い、小容量から大容量の幅広い領域での製品対応および各容量域での低価格化が必要となっている。
【0003】
パワー半導体モジュールにおいては、通常搭載されているパワー半導体素子の高発熱性を考慮し、金属等の高熱伝導の放熱板と、高熱伝導性絶縁材料の絶縁層と、回路パターンが形成された良導体の導電層とからなるのが一般的である。そして、搭載部品の発熱量に応じて、前記絶縁層の材料が選択されている。
【0004】
大、中容量パワー半導体モジュールの構造を図5に示す。該図に示す如く、大、中容量パワー半導体モジュールは、銅の放熱板101と、銅の回路パターン502a及び 502 bを表裏面に設けたセラミック基板501と、前記回路パターン502a上に半田により接合されたダイオード104bやIGBT104a等のパワー半導体素子104と、前記回路パターン502aとパワー半導体素子104を結線する金属細線105と、パワー用外部接続端子108a及び信号用外部接続端子108bと、ケース106と、セラミック基板501、回路パターン502a、 502 b及びパワー半導体素子104とを封止する樹脂107とから概略構成されている。セラミック基板501の裏面の銅パターン502bは、放熱板101に半田接合されている。発熱量の大きな大、中容量品では、主として、高価であるが熱伝導率の大きいアルミナセラミックス、窒化アルミニウムセラミックス等のセラミックスが絶縁層として用いられている。
【0005】
一方、小容量パワー半導体モジュールの構造を図6に示す。該図に示す如く、小容量パワー半導体モジュールは、アルミ製の放熱板101と、この放熱板101上に樹脂絶縁層102を介して接合された導電層103と、該導電層103上に半田により接合されたダイオード104bやIGBT104a等のパワー半導体素子104と、前記導電層103とパワー半導体素子104を結線する金属細線105と、パワー用外部接続端子108a及び信号用外部接続端子108bと、ケース106と、導電層103とパワー半導体素子104を封止する樹脂107とから概略構成されている。発熱量が比較的小さい小容量パワー半導体モジュールでは、比較的熱伝導率が小さいが安価である樹脂絶縁層を用いている。
【0006】
【発明が解決しようとする課題】
樹脂絶縁層を用いたパワー半導体モジュールを中、大容量域に適用できれば、高価なアルミナセラミックス、窒化アルミニウムセラミックス等のセラミックスを使用する必要が無く、コスト低減を図ることができる。しかし、絶縁樹脂は、熱伝導率が小さいためにパワー半導体モジュールの熱抵抗が大きくなり、発熱量の大きな中、大容量パワー半導体モジュールに適用すると、パワー半導体素子の温度が上昇して動作不良の原因となる。従って、中、大容量のパワー半導体に絶縁樹脂層を用いる際は、パワー半導体素子の発熱の放散が課題となる。
【0007】
これらパワー半導体素子の発熱を有効に放散する手段として、図7に示すように、パワー半導体素子104と回路パターンを有する導電層103との間に、モリブデン等の低熱膨張率を有する金属で構成される熱拡散板701を介するものがある。パワー半導体素子104の発熱は、熱拡散板701内で横方向に広がり、結果として、パワー半導体モジュールの熱抵抗は低減する。また、モリブデンは熱膨張率が、放熱板101を構成するアルミおよび導電層103を構成する銅と、パワー半導体素子104の主たる構成材料のシリコンの間であり、運転時にパワー半導体素子104の下面の接合部に生じる熱歪みを緩和する効果がある。しかし、熱拡散板701を設置する方法は、モリブデン等の低熱膨張率の金属が高価で有ることと、熱拡散板の接合のプロセスが必要であることからコスト上の問題がある。
【0008】
一方、導電層を厚膜化することにより、導電層に熱拡散の機能を持たせ、等価的に伝熱面積を広げる手段がある。導電層の厚膜化に効果的な手段として、特開平09-129822号公報に開示されている厚膜の導電層を回路パターンに用いるものがある。導電層に使用する材料は、抵抗率が小さいことが望まれる。しかし、導電層に銅やアルミニウム等の低抵抗率の金属を用いると、これらの低抵抗率の金属とパワー半導体素子の熱膨張率の差が大きいために、運転中に導電層とパワー半導体素子の接合部に熱歪みが発生する。例えば、銅の熱膨張率は17×10~6/K、アルミの熱膨張率は24×10~6/Kである。一方、パワー半導体素子の主たる構成材料は、主にシリコンである。シリコンの熱膨張率は、3×10~6/Kである。接合部に発生する熱歪みは、導電層とパワー半導体素子の熱膨張率の差が大きいほど大きくなる。また、パワー半導体素子の寸法が大きいほど、つまり、中、大容量パワー半導体モジュール程、熱歪みが大きくなる。熱歪みが大きいほど接合部の信頼性は低下する。運転時に発生する熱歪みのために、銅、アルミといった、低抵抗の金属を導電層に用いると、パワー半導体モジュールの大容量化に限界がある。
【0009】
本発明は上述の点に鑑みなされたもので、その目的とするところは、安価な樹脂絶縁層を用いて、低熱抵抗かつ、運転時の熱歪みが小さい高信頼性の中、大容量に好適なパワー半導体モジュールを提供するにある。
【0010】
【課題を解決するための手段】
本発明では、上記目的を達成するために、放熱板と、該放熱板と樹脂絶縁層を介して接合された導電層と、該導電層と接するパワー半導体素子と、外部との接続用の端子とを備え、前記パワー半導体素子と導電層の一部または全部が樹脂で封止されたパワー半導体モジュールにおいて、前記導電層が板厚0.5mm以上の銅と銅の酸化物との複合材料であるパワー半導体モジュール、或いは、放熱板と、該放熱板と樹脂絶縁層を介して接合された導電層と、前記放熱板と樹脂絶縁層を介して接合された積層基板と、該積層基板上に構成された信号回路と、前記導電層と接するパワー半導体素子と、外部との接続用の端子とを備え、前記パワー半導体素子と信号回路及び前記導電層の一部または全部が樹脂で封止されたパワー半導体モジュールにおいて、前記放熱板に銅と銅の酸化物との複合材料を用いると共に、該放熱板の熱伝導率に異方性を持たせ、かつ、該放熱板の熱伝導率が、前記パワー半導体素子側よりも前記信号回路側の方が大きくなるように、前記パワー半導体素子と信号回路が配置されているパワー半導体モジュールとしたことを特徴とする。
【0011】
【発明の実施の形態】
以下、この発明の実施例を図1、図2、図3、図4に基づいて説明する。ただし、本発明は下記の実施例に限られるものではない。
【0012】
(実施例1)
図1(a)、(b)に、本発明の第一の実施形態である3相パワー回路を含むパワー半導体モジュールを示し、図1(b)は本実施形態の平面構造を、図1(a)は図1(b)のA−A断面を示す。
【0013】
本実施形態のパワー半導体モジュールの構造は、放熱板101の上に樹脂絶縁層102を設け、この樹脂絶縁層102上に導電層103a、 103 bが接合され、該導電層103a上の所定の位置にパワー半導体素子104を半田により接合され、金属細線105で導電層103bとパワー半導体素子104を結線し、樹脂絶縁層102上に接合したケース106内に封止樹脂107によりモールドされて構成されている。更に、導電層103bはパワー用外部端子108aおよび信号用外部端子108bにより外部と接続される。また、パワー半導体素子104として、導電層103aの回路パターンの同一部位に、逆並列接続されたIGBT104aとダイオード104bを搭載している。
【0014】
一方、放熱板101には、パワー半導体モジュールの冷却フィンへの取り付け用穴109を設けてある。放熱板101の材料として、高熱伝導の金属であるアルミ、銅等が用いられる。また、放熱板101内の熱広がりによるパワー半導体モジュールの熱抵抗低減の効果を考慮し、放熱板101厚は、2〜5mmの範囲とする。
【0015】
樹脂絶縁層102は、低熱抵抗および高絶縁が必要である。樹脂絶縁層102には、フィラーが分散されたエポキシ樹脂を用いている。フィラーには、高熱伝導率を有する無機化合物、例えば酸化珪素、酸化アルミ等が用いられる。フィラーの含有率を増すほど樹脂絶縁層102の熱抵抗は低減するが、エポキシ樹脂中に分散可能なフィラーの量には限界がある。フィラーの含有量を75〜95%とすることで、樹脂絶縁層102の熱伝導率は2〜5W/mk程度の範囲となる。また、低熱抵抗の樹脂絶縁層102を得るためには、樹脂絶縁層厚102を薄くすることが有効である。しかし、樹脂絶縁層102を薄くすると、樹脂絶縁層102の絶縁耐圧が小さくなるとともに、樹脂絶縁層102にピンホール等が発生しやすくなり、信頼性を低下させる。よって、樹脂絶縁層102の薄化には限界がある。本実施例での、樹脂絶縁層102の厚さは50〜250μm程度である。樹脂絶縁層102は、絶縁を目的とするものであり、導電層103の直下部と、導電層103の周囲の放熱板101を、必要とされる絶縁耐圧に相当する縁面距離分以上は覆っている必要がある。本実施例では、放熱板101の導電層103側の主面の全面を樹脂絶縁層102で覆っている。
【0016】
導電層103a、 103 bは、銅と銅の酸化物との複合材料により構成される。銅と銅の酸化物との複合材料の酸化銅の含有率は30〜70%の範囲であり、熱膨張率は5〜14×10-6/Kの範囲である。導電層103a、 103 bは、図1(b)に示すような回路パターンを形成している。導電層103a、 103 bの板厚は0.5mm以上とする。銅と銅の酸化物との複合材料は加工性に優れるので、板厚0.5mm以上の任意の形状の回路パターンをプレス加工にて作製できる。導電層103a、 103 bの厚さを0.5mm以上とすると、後述する金属細線105の断面積に比べて大きく、ジュール発熱は問題とならない。
【0017】
銅と銅の酸化物との複合材料を導電層103a、 103 bに用いるとにより、銅を用いた場合と比べて、パワー半導体素子104との接合部に発生する熱歪みを緩和することができ、図1(a)、(b)に示すような、複数の部位からなる回路パターンの導電層103a、 103 bを備えるパワー半導体素子104においては、パワー半導体素子104を搭載した導電層103aのみに、抵抗率が銅と比べて大きい銅と銅の酸化物との複合材料を用いてもジュール発熱の問題はない。また、搭載されたパワー半導体素子104のサイズ、発熱により、回路パターンの部位毎に導電層103a、 103 bの酸化銅の含有率を最適化することができる。
【0018】
また、導電層103a、 103 bの表面をNi、Ag、Pt、Sn、Sb、Cu、Zn、Pdの群から選択された少なくとも1種の金属、または、Ni、Ag、Pt、Sn、Sb、Cu、Zn、Pdの群から選択された少なくとも1種以上の金属を含む合金により被覆することにより良好な半田濡れ性を得ることができる。
【0019】
パワー半導体素子104と導電層103a、 103 bを接合する半田は、Sn63Pb37等の錫と鉛の共晶組成に近い合金が、プロセス温度が低くてよい。また、鉛を含有していない半田として、Sn−Ag−Bi系等がある。これらの半田は半田接合部に発生する熱歪みを低減するために、半田層の厚さを50μm以上としている。
【0020】
ケース106は、前記放熱板101に樹脂絶縁層102を介して接着されている。ケース106の材料に、耐熱性を有するPPS(ポリフェニレンサルファイド)を用いることにより、前記パワー半導体素子104の導電層103a、 103 bへの半田接合と同時に、樹脂絶縁層102に接着することが可能である。
【0021】
パワー半導体素子104と導電層103a、 103 bは、金属細線105により接合されている。金属細線105には、φ300〜500μm程度のAl合金のワイヤを用いる。
【0022】
また、導電層103a、 103 bには、外部との接続用の端子108が配置されている。導電層103a、 103 bやパワー半導体素子104、金属細線105、外部接続端子108の一部は、熱伝導率の高い樹脂107によって封止されている。この封止樹脂107は、エポキシ樹脂等の比較的硬い熱硬化性樹脂を使用するのが一般的であるが、封止の際や使用時に封止樹脂が金属細線や素子に悪影響を与えることを防止するために、シリコンゲル等の比較的柔らかい材料を用いる。
【0023】
本実施形態におけるパワー半導体モジュールは、低熱膨張率である銅と銅の酸化物との複合材料の導電層103a、 103 bを用いることにより、比較的大容量のパワー半導体素子104を実装した場合においても、運転時にパワー半導体素子104と導電層103a、 103 bの接合部に生じる熱歪みを抑制し高信頼性を得ている。また、導電層103a、 103 bの板厚を0.5mm以上とすることによって、高抵抗である銅と銅の複合材料の導電層103a、 103 bにおいても充分低い電気抵抗が得られ、導電層103a、 103 b部のジュール発熱が抑制できるとともに、従来例のように、モリブデンのような高価な熱拡散板用いることなく、パワー半導体素子で発生した熱を導電層103a、 103 b内部で効果的に拡散させパワー半導体モジュールの熱抵抗を低減している。
【0024】
(実施例2)
図2(a)、(b)、(c)に本発明の第二の実施形態である単相パワー回路を含むパワー半導体モジュールに適用した例を示す。
【0025】
本実施形態は、逆並列接続されたIGBT104aとダイオード104bが、それぞれ2チップずつ並列接続され、同一の回路パターンの導電層103a上に搭載されている。また、銅と銅の酸化物とで構成された導電層103aに、図2(a)に示す方向の熱伝導率が大きくなるような熱伝導率の異方性を持たせている。また、パワー半導体素子104は、IGBT104aから逆並列されたダイオード104b方向の導電層103aの熱伝導率が大きくなる様に配置されている。図2(b)に図2(a)のA−A断面図を示す。図2(b)に図2(a)のB−B断面図を示す。図2(a)、図2(b)には、インバータ動作時の熱流を矢印で模式的に示している。インバータ動作時は、IGBT104aの方が逆並列接続したダイオード104bよりも発熱が大きい。導電層103aには図2(a)に示す方向の熱伝導率の異方性を持たせているので、IGBT104aの発熱の広がりは、図2(a)に示す逆並列接続されたダイオード104bへの方向の方が、図2(c)に示す並列接続されたIGBT104aへの方向よりも大きい。よって、インバータ動作時のIGBT104aの発熱は、導電層103a内を熱伝導率の大きい方向、つまり、逆並列した発熱の小さいダイオード104b方向へ広がり効率的に冷却される。一方、コンバータ動作時は、ダイオード104bの方が逆並列接続したIGBT104aよりも発熱が大きい。ダイオード104bの発熱は、導電層103a内を熱伝導率の大きい方向、つまり、逆並列した発熱の小さいIGBT104a方向へ広がり、同様に効率的に冷却される。
【0026】
(実施例3)
図3(a)、(b)に、本発明の第三の実施形態である3相パワー回路とパワー回路を制御する制御用素子を含む信号回路からなるパワー半導体モジュールに適用した例を示す。図3(b)は本実施例の平面構造を示す。図3(a)は図3(b)のA−A断面を示す。なお、図1を用いて説明した、第一の実施例であるパワー半導体モジュールと同一の構成については、同一の符号を付し重複する説明を省略する。
【0027】
該図に示す如く、樹脂絶縁層102上に、ガラスエポキシ製の多層基板301が接着剤により接合されている。ガラスエポキシ製の多層基板301には、信号回路302が形成されている(図3(b)には省略されている)。信号回路302は、パワー半導体素子104を制御する制御用半導体素子303を含む。ガラスエポキシ製の多層基板301は導電層103aと同時に、放熱板101に樹脂絶縁層102を介して接着剤により接合される。IGBT104aおよびダイオード104bは、信号回路302および導電層103aの所定の箇所に金属細線105により結線される。また、放熱板101の下主面が露出するように、エポキシ樹脂の封止樹脂107で、トランスファー形成により樹脂封止されている。
【0028】
(実施例4)
図4(a)、(b)に、本発明の第四の実施形態であるパワー半導体素子104から構成される3相パワー回路部401とパワー回路部401を制御する制御用素子303を含む信号回路部402からなるパワー半導体モジュールに適用した例を示す。図4(b)は本実施例の平面構造を示す。図4(a)は図4(b)のA−A断面を示す。なお、図3(a)、(b)を用いて説明した、第三の実施例であるパワー半導体モジュールと同一の構成については、同一の符号を付し、重複する説明を省略する。
【0029】
該図に示す如く、導電層103には、導電率の高い金属もしくは、熱膨張率の小さい銅と銅酸化物との複合材料を用いる。パワー半導体素子104の容量により、小容量域においては、銅などの導電率が高く、熱膨張率の大きい金属を導電層103に用いる。この際は、導電層103の厚さは0.5mm以下で問題はない。中、大容量域においては、熱膨張率の小さい銅と銅の酸化物との複合材料を用いる。この際、導電層103の厚さは、0.5mm以上とする。放熱板101には、銅と銅酸化物との複合材料を用い、図4(b)に示す方向の熱伝導率が大きくなるような熱伝導率の異方性を持たせている。また、パワー回路部および信号回路部は、パワー回路部から信号回路部方向の放熱板101の熱伝導率が大きくなる様に配置されている。運転時の、熱流を図4(a)に矢印で模式的に示す。パワー回路部は信号回路部よりも発熱が大きい。パワー回路部の発熱は、熱伝導率が大きい信号回路部の方向に広がり、効率的に冷却される。
【0030】
【発明の効果】
以上のように本発明によれば、安価な樹脂絶縁層を用いて、低熱抵抗かつ、運転時の熱歪みの小さい高信頼性の中、大容量パワー半導体モジュールを得ることができた。
【図面の簡単な説明】
【図1】 本発明によるパワー半導体モジュールの第一の実施例を示す説明図である。
【図2】 本発明によるパワー半導体モジュールの第二の実施例を示す説明図である。
【図3】 本発明によるパワー半導体モジュールの第三の実施例を示す説明図である。
【図4】 本発明によるパワー半導体モジュールの第四の実施例を示す説明図である。
【図5】 本発明によるパワー半導体モジュールの従来例を示す説明図である。
【図6】 本発明によるパワー半導体モジュールの従来例を示す説明図である。
【図7】 本発明によるパワー半導体モジュールの従来例を示す説明図である。
【符号の説明】
101…放熱板、102…樹脂絶縁層、103a、 103 b…導電層、104…パワー半導体素子、104 a… IGBT 、 104 b…ダイオード、105…金属細線、106…ケース、107…封止樹脂、108a …パワー用外部端子、108 b…信号用外部端子、109…取り付け穴、301…多層基板、302…信号回路、303…制御用半導体素子、401…パワー回路部、402…信号回路部、501…セラミック基板、502…回路パターン、701…熱拡散板。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a power semiconductor module, in particular, about the suitable power semiconductor module inside insulated.
[0002]
[Prior art]
An IPM (Inteligent Power Module) incorporating a power semiconductor module and a control circuit for the power semiconductor module has been increasingly used as a power element such as an IGBT is increased in capacity and an inverter is used for household appliances. The use with the expansion of applications, cost reduction of a product corresponding and respective volume regions in a wide range of mass from the small-capacity has become necessary.
[0003]
In the power semiconductor module, normally considering highly exothermic the power semiconductor element mounted, a heat radiating plate having high thermal conductivity such as metal, an insulating layer of high thermal conductivity insulating material, a conductor circuit pattern is formed consist conductive layer is common. And the material of the said insulating layer is selected according to the emitted-heat amount of mounting components.
[0004]
The structure of a large and medium capacity power semiconductor module is shown in FIG. As shown in the drawing, the large, medium-capacity power semiconductor module, the
[0005]
On the other hand, the structure of a small capacity power semiconductor module is shown in FIG. As shown in the drawing, the small-capacity power semiconductor module, the
[0006]
[Problems to be solved by the invention]
If a power semiconductor module using a resin insulating layer can be applied to a medium and large capacity region, it is not necessary to use expensive ceramics such as alumina ceramics and aluminum nitride ceramics, and the cost can be reduced. However, the insulating resin has a low thermal conductivity, which increases the thermal resistance of the power semiconductor module. Cause. Therefore, when an insulating resin layer is used for a medium-capacity power semiconductor, the heat dissipation of the power semiconductor element becomes a problem.
[0007]
As a means for effectively dissipating the heat generated by these power semiconductor elements, as shown in FIG. 7, the
[0008]
On the other hand, by increasing the thickness of the conductive layer, there is a means for providing the conductive layer with a function of thermal diffusion and equivalently expanding the heat transfer area. As an effective means to thickening of the conductive layer is to use a conductive layer thick film disclosed in JP-A-09-129822 to the circuit pattern. The material used for the conductive layer is desired to have a low resistivity. However, if a low resistivity metal such as copper or aluminum is used for the conductive layer, there is a large difference in thermal expansion coefficient between the low resistivity metal and the power semiconductor element. Thermal distortion occurs at the joints. For example, the thermal expansion coefficient of copper is 17 × 10 ~ 6 / K, the thermal expansion coefficient of aluminum is 24 × 10 ~ 6 / K. On the other hand, the main constituent material of the power semiconductor element is mainly silicon. The thermal expansion coefficient of silicon is 3 × 10 6 / K. The thermal strain generated at the joint increases as the difference in the thermal expansion coefficient between the conductive layer and the power semiconductor element increases. In addition, the larger the size of the power semiconductor element, that is, the larger the medium-capacity power semiconductor module, the greater the thermal distortion. The greater the thermal strain, the lower the reliability of the joint. When a low resistance metal such as copper or aluminum is used for the conductive layer due to thermal distortion generated during operation, there is a limit to increasing the capacity of the power semiconductor module.
[0009]
The present invention has been made in view of the above, it is an object of using an inexpensive resin insulating layer, a low thermal resistance and, in the heat distortion is small reliability during operation, preferably in a mass Is to provide a simple power semiconductor module.
[0010]
[Means for Solving the Problems]
In the present invention, in order to achieve the above object, a heat sink, a conductive layer bonded to the heat sink via a resin insulating layer, a power semiconductor element in contact with the conductive layer, and a terminal for connection to the outside A power semiconductor module in which a part or all of the power semiconductor element and the conductive layer are sealed with a resin, wherein the conductive layer is a composite material of copper and copper oxide having a thickness of 0.5 mm or more. A power semiconductor module, or a heat sink, a conductive layer bonded to the heat sink via a resin insulating layer, a laminated substrate bonded to the heat sink and a resin insulating layer, and on the laminated substrate And a power semiconductor element in contact with the conductive layer, and a terminal for connection to the outside. The power semiconductor element, the signal circuit, and a part or all of the conductive layer are sealed with resin. Power semiconductor module In this case, a composite material of copper and copper oxide is used for the heat sink, the heat conductivity of the heat sink is made anisotropic, and the heat conductivity of the heat sink is the power semiconductor. The power semiconductor module is configured such that the power semiconductor element and the signal circuit are arranged so that the signal circuit side is larger than the element side.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to FIGS. 1, 2, 3, and 4. FIG. However, the present invention is not limited to the following examples.
[0012]
Example 1
Figure 1 (a), (b) , shows a power semiconductor module including a first three-phase power circuit to an embodiment der of the present invention, FIG. 1 (b) planar structure of this embodiment, FIG. 1 (A) shows the AA cross section of FIG.1 (b).
[0013]
Structure of the power semiconductor module of this embodiment, the
[0014]
On the other hand, the
[0015]
The
[0016]
[0017]
By the use of the composite material of an oxide of copper and copper
[0018]
The
[0019]
Solder for bonding the
[0020]
[0021]
The
[0022]
The
[0023]
Power semiconductor module according to the present embodiment, by using the
[0024]
(Example 2)
FIGS. 2A , 2B, and 2C show examples applied to a power semiconductor module including a single-phase power circuit according to the second embodiment of the present invention.
[0025]
In the present embodiment, the anti-parallel
[0026]
(Example 3)
FIG. 3 (a), (b), the illustrating an example of application to the third power semiconductor module comprising a signal circuit including a control device for controlling a three-phase power circuit and the power circuit according to an embodiment of the present invention. FIG. 3B shows a planar structure of this embodiment. Fig.3 (a) shows the AA cross section of FIG.3 (b). In addition, about the structure same as the power semiconductor module which is 1st Example demonstrated using FIG. 1, the same code | symbol is attached | subjected and the overlapping description is abbreviate | omitted.
[0027]
As shown in the figure, a
[0028]
Example 4
4 (a) and 4 (b) , a signal including a three-phase
[0029]
As shown in the drawing, the
[0030]
【The invention's effect】
As described above, according to the present invention, a high-capacity power semiconductor module having low thermal resistance and low thermal distortion during operation and high reliability can be obtained by using an inexpensive resin insulating layer.
[Brief description of the drawings]
FIG. 1 is an explanatory view showing a first embodiment of a power semiconductor module according to the present invention.
FIG. 2 is an explanatory view showing a second embodiment of the power semiconductor module according to the present invention.
FIG. 3 is an explanatory view showing a third embodiment of the power semiconductor module according to the present invention.
FIG. 4 is an explanatory view showing a fourth embodiment of the power semiconductor module according to the present invention.
FIG. 5 is an explanatory view showing a conventional example of a power semiconductor module according to the present invention.
FIG. 6 is an explanatory view showing a conventional example of a power semiconductor module according to the present invention.
FIG. 7 is an explanatory view showing a conventional example of a power semiconductor module according to the present invention.
[Explanation of symbols]
101 ...
Claims (3)
前記導電層が板厚0.5mm以上の銅と銅の酸化物との複合材料であることを特徴とするパワー半導体モジュール。 Comprising a hot plate release, and the heat radiating plate and the resin insulating layer is bonded via a conductive layer, and Rupa word semiconductor device Sessu with the conductive layer, and a terminal for connection to the outside, the power semiconductor In the power semiconductor module in which part or all of the element and the conductive layer are sealed with resin,
The power semiconductor module, wherein said conductive layer is a composite material of an oxide of more copper and copper plate thickness 0.5 mm.
前記パワー半導体素子として、逆並列接続されたダイオードと自己消弧型スイッチング素子がそれぞれ2チップずつ並列接続され、同一の回路パターンの導電層上に搭載されているものを用い、かつ、前記導電層の複合材料の熱伝導率に異方性を持たせ、該導電層の熱伝導率が、前記ダイオード側の方が自己消弧型スイッチング素子側よりも大きくなるように、前記パワー半導体素子が配置されていることを特徴としたパワー半導体モジュール。 The power semiconductor module according to claim 1,
As the power semiconductor element, a diode connected in reverse parallel and a self-extinguishing switching element are connected in parallel by two chips each and are mounted on a conductive layer having the same circuit pattern , and the conductive layer to have anisotropy in the thermal conductivity of the composite material, the thermal conductivity of the conductive layer, so that towards the diode side is larger than the self extinguishing type switching element side, the power semiconductor element is disposed power semiconductor module characterized in that it is.
前記放熱板に銅と銅の酸化物との複合材料を用いると共に、該放熱板の熱伝導率に異方性を持たせ、かつ、該放熱板の熱伝導率が、前記パワー半導体素子側よりも前記信号回路側の方が大きくなるように、前記パワー半導体素子と信号回路が配置されていることを特徴とするパワー半導体モジュール。A hot plate release, and the heat radiating plate and is bonded via the resin insulating layer conductive layer, and the product layer substrate bonded via the heat radiating plate and tree butter insulating layer, which is configured on the laminated substrate a signal circuit, and Rupa word semiconductor device Sessu and the conductive layer, and a terminal for connection to the outside, sealing part or all of the power semiconductor element and the signal circuit and the conductive layer is a resin Power semiconductor module
Rutotomoni using a composite material of an oxide of copper and copper on the heat radiating plate, to have anisotropy in thermal conductivity of the heat radiating plate, and the thermal conductivity of the heat dissipating plate, the power semiconductor element side the power semiconductor module, wherein the like towards the signal circuit side is increased, the power semiconductor element and the signal circuit is arranged than.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17192999A JP3972519B2 (en) | 1999-06-18 | 1999-06-18 | Power semiconductor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17192999A JP3972519B2 (en) | 1999-06-18 | 1999-06-18 | Power semiconductor module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001007281A JP2001007281A (en) | 2001-01-12 |
JP3972519B2 true JP3972519B2 (en) | 2007-09-05 |
Family
ID=15932464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17192999A Expired - Fee Related JP3972519B2 (en) | 1999-06-18 | 1999-06-18 | Power semiconductor module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3972519B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4691819B2 (en) * | 2001-04-25 | 2011-06-01 | 株式会社安川電機 | Inverter device |
DE10200372A1 (en) * | 2002-01-08 | 2003-07-24 | Siemens Ag | Power semiconductor module has one contact surface of semiconductor element contacting metallized structure via solder material and second contact surface contacting metallized structure via bonding wire |
JP2003303940A (en) * | 2002-04-12 | 2003-10-24 | Hitachi Ltd | Insulation circuit board and semiconductor device |
JP2008218814A (en) * | 2007-03-06 | 2008-09-18 | Sumitomo Electric Ind Ltd | Power module |
JP5549611B2 (en) * | 2011-01-20 | 2014-07-16 | 株式会社デンソー | Silicon carbide semiconductor device |
JP2015076442A (en) | 2013-10-07 | 2015-04-20 | ローム株式会社 | Power module and manufacturing method of the same |
JP2016181536A (en) * | 2015-03-23 | 2016-10-13 | 住友ベークライト株式会社 | Power semiconductor device |
-
1999
- 1999-06-18 JP JP17192999A patent/JP3972519B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001007281A (en) | 2001-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7204770B2 (en) | Double-sided cooling power module and manufacturing method thereof | |
CN109478521B (en) | Semiconductor device with a plurality of semiconductor chips | |
US5856913A (en) | Multilayer semiconductor device having high packing density | |
US4556899A (en) | Insulated type semiconductor devices | |
US6324072B1 (en) | Microelectronic component of sandwich construction | |
JP4438489B2 (en) | Semiconductor device | |
US20100078807A1 (en) | Power semiconductor module assembly with heat dissipating element | |
JP4645406B2 (en) | Semiconductor device | |
US20060202324A1 (en) | Semiconductor power module | |
JP5965687B2 (en) | Power semiconductor module | |
JP2000164800A (en) | Semiconductor module | |
WO2007145303A1 (en) | Semiconductor module and method for manufacturing same | |
JP2007059860A (en) | Semiconductor package and semiconductor module | |
JP3556175B2 (en) | Semiconductor module and power converter | |
JP7196047B2 (en) | ELECTRICAL CIRCUIT, POWER CONVERTER, AND METHOD OF MANUFACTURING ELECTRICAL CIRCUIT | |
JPH09275170A (en) | Semiconductor device | |
WO2011040313A1 (en) | Semiconductor module, process for production thereof | |
JP6945418B2 (en) | Semiconductor devices and manufacturing methods for semiconductor devices | |
WO2013171946A1 (en) | Method for manufacturing semiconductor device and semiconductor device | |
JP2007088030A (en) | Semiconductor device | |
JP2000174180A (en) | Semiconductor device | |
JP2004047883A (en) | Electric power semiconductor device | |
JP2008258547A (en) | Semiconductor device, and manufacturing method thereof | |
JP3603354B2 (en) | Hybrid integrated circuit device | |
JP4096741B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050517 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060417 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070522 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070604 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |