JP2016181536A - Power semiconductor device - Google Patents
Power semiconductor device Download PDFInfo
- Publication number
- JP2016181536A JP2016181536A JP2015059507A JP2015059507A JP2016181536A JP 2016181536 A JP2016181536 A JP 2016181536A JP 2015059507 A JP2015059507 A JP 2015059507A JP 2015059507 A JP2015059507 A JP 2015059507A JP 2016181536 A JP2016181536 A JP 2016181536A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor device
- base circuit
- metal base
- power semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
Description
本発明は、パワー半導体装置に関する。 The present invention relates to a power semiconductor device.
従来から絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ；Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）及びダイオード等の半導体チップ、抵抗、ならびにコンデンサ等の電子部品を基板上に搭載して構成したインバーター装置又はパワー半導体装置が知られている。 2. Description of the Related Art Conventionally, an inverter device or a power semiconductor device configured by mounting an insulated gate bipolar transistor (IGBT; Insulated Gate Bipolar Transistor) and a semiconductor chip such as a diode, resistors, and electronic components such as a capacitor on a substrate are known.
従来のパッケージ構造においては、セラミックス基板の一方の面に金属回路、他方の面に金属放熱板が接合された構成を具備する回路基板を作成し、該回路基板の金属回路上に半導体チップをマウントして実装基板とし、該実装基板を金属ベース板に実装した後、前記実装基板を収納する樹脂ケースを金属ベース板上に設置し、該樹脂ケース内にシリコーンゲルを封入して作成されている。このようなパッケージ構造は複雑であり、コスト高になるという問題があった。 In a conventional package structure, a circuit board having a structure in which a metal circuit is bonded to one surface of a ceramic substrate and a metal heat sink is bonded to the other surface, and a semiconductor chip is mounted on the metal circuit of the circuit board. After mounting the mounting substrate on a metal base plate, a resin case that houses the mounting substrate is placed on the metal base plate, and silicone gel is enclosed in the resin case. . Such a package structure is complicated and has a problem of high cost.
これら欠点を解消するため、例えば、特許文献１では、パワーモジュールにおいて絶縁基板の材料として熱可塑性ポリイミドシートを用いることが提案されている。 In order to eliminate these drawbacks, for example, Patent Document 1 proposes the use of a thermoplastic polyimide sheet as a material for an insulating substrate in a power module.
絶縁材料として、セラミックスの代わりに上記のような絶縁樹脂接着シートを使用する場合、絶縁樹脂接着シートには、金属回路と金属板の強固な絶縁性と良好な伝熱性が求められる。しかし、厚みのある導体パターンと絶縁樹脂接着シートとを接着を行うには、圧力むらの防止、位置決め精度の確保など、難易度の高い課題を個別の形状ごとに調整して解決する必要があり、安定した生産が困難となる場合があった。また、導体パターンは個別のモジュール毎に個片で作成して個別のモジュール毎に接着を行わなければならず、大量生産において生産コストに課題を有していた。本発明は、生産コストが低く、量産性に優れるパワー半導体装置を提供することを目的とする。 When the insulating resin adhesive sheet as described above is used as the insulating material instead of ceramics, the insulating resin adhesive sheet is required to have strong insulating properties and good heat transfer between the metal circuit and the metal plate. However, in order to bond a thick conductor pattern to an insulating resin adhesive sheet, it is necessary to adjust and solve difficult problems such as preventing pressure unevenness and ensuring positioning accuracy for each individual shape. In some cases, stable production becomes difficult. In addition, the conductor pattern must be created individually for each individual module and bonded to each individual module, which has a problem in production cost in mass production. An object of the present invention is to provide a power semiconductor device that is low in production cost and excellent in mass productivity.
このような目的は、下記の本発明［１］〜［１１］により達成される。
［１］ 金属板と、前記金属板の一方の面の実質的に全面に設けられた絶縁層と、前記絶縁層の金属板とは反対の面に設けられた導体パターンと、からなる金属ベース回路基板と、前記金属ベース回路基板の前記導体パターン上に接合した半導体チップと、前記金属ベース回路基板の前記導体パターン及び前記半導体チップを収納し、前記金属ベース回路基板の前記絶縁層上に接着された樹脂ケースと、前記樹脂ケース内に充填された保護材と、を備えていることを特徴とするパワー半導体装置。
［２］ 前記金属ベース回路基板の前記絶縁層が、熱硬化性樹脂と熱伝導性フィラーを含有する［１］に記載のパワー半導体装置。
［３］ 前記保護材が、シリコーンゲル、シリコーンオイル、エポキシ樹脂からなる群から選ばれる少なくとも１つである［１］又は［２］に記載のパワー半導体装置。
［４］ 前記金属ベース回路基板の前記導体パターンと前記半導体チップがハンダで接
合されている［１］から［３］のいずれか一項に記載のパワー半導体装置。
［５］ 前記金属ベース回路基板の前記導体パターンと前記半導体チップが導電性ペーストで接合されている［１］から［３］のいずれか一項に記載のパワー半導体装置。
［６］ 前記金属ベース回路基板の前記導体パターンの厚みが０．１ｍｍ以上１．０ｍｍ以下である［１］から［５］のいずれか一項に記載のパワー半導体装置。
［７］ 前記金属ベース回路基板の前記金属板の厚みが１．５ｍｍ以上７．０ｍｍ以下である［１］から［６］のいずれか一項に記載のパワー半導体装置。
［８］ 前記金属ベース回路基板の前記金属板が銅板である［１］から［７］のいずれか一項に記載のパワー半導体装置。
［９］ 前記金属ベース回路基板の前記導体パターンがエッチング加工によって形成されたものである［１］から［８］のいずれか一項に記載のパワー半導体装置。
［１０］ 前記金属ベース回路基板が前記金属板と前記絶縁層を貫通する孔を具備している［１］から［９］のいずれか一項に記載のパワー半導体装置。
［１１］ 前記金属ベース回路基板の前記金属板と前記絶縁層を貫通する前記孔が、当該パワー半導体装置を前記金属ベース回路基板の前記半導体チップ接合面と反対の面に設けられたヒートシンクにネジ留めするためのものであり、前記ネジ留め用のネジが接触しないように、貫通する前記孔の近傍部分の前記絶縁層が除去されている［１０］に記載のパワー半導体装置。
Such an object is achieved by the following present invention [1] to [11].
[1] A metal base comprising a metal plate, an insulating layer provided on substantially the entire surface of one side of the metal plate, and a conductor pattern provided on a surface opposite to the metal plate of the insulating layer. A circuit board, a semiconductor chip bonded onto the conductor pattern of the metal base circuit board, and the conductor pattern of the metal base circuit board and the semiconductor chip are accommodated and bonded onto the insulating layer of the metal base circuit board A power semiconductor device comprising: a molded resin case; and a protective material filled in the resin case.
[2] The power semiconductor device according to [1], wherein the insulating layer of the metal base circuit board contains a thermosetting resin and a thermally conductive filler.
[3] The power semiconductor device according to [1] or [2], wherein the protective material is at least one selected from the group consisting of silicone gel, silicone oil, and epoxy resin.
[4] The power semiconductor device according to any one of [1] to [3], wherein the conductor pattern of the metal base circuit board and the semiconductor chip are joined by solder.
[5] The power semiconductor device according to any one of [1] to [3], wherein the conductor pattern of the metal base circuit board and the semiconductor chip are bonded with a conductive paste.
[6] The power semiconductor device according to any one of [1] to [5], wherein the conductor pattern of the metal base circuit board has a thickness of 0.1 mm to 1.0 mm.
[7] The power semiconductor device according to any one of [1] to [6], wherein a thickness of the metal plate of the metal base circuit board is 1.5 mm or greater and 7.0 mm or less.
[8] The power semiconductor device according to any one of [1] to [7], wherein the metal plate of the metal base circuit board is a copper plate.
[9] The power semiconductor device according to any one of [1] to [8], wherein the conductor pattern of the metal base circuit board is formed by etching.
[10] The power semiconductor device according to any one of [1] to [9], wherein the metal base circuit board includes a hole penetrating the metal plate and the insulating layer.
[11] The hole penetrating the metal plate and the insulating layer of the metal base circuit board is screwed into a heat sink provided on the surface of the metal base circuit board opposite to the semiconductor chip bonding surface. The power semiconductor device according to [10], wherein the insulating layer in the vicinity of the through-hole is removed so that the screw for screwing does not come into contact.
本発明によれば、生産コストが低く、量産性に優れるパワー半導体装置を提供できる。
According to the present invention, it is possible to provide a power semiconductor device that is low in production cost and excellent in mass productivity.
はじめに、本実施形態に係るパワー半導体装置について説明する。本発明のパワー半導体装置は、金属板と、金属板の一方の面の実質的に全面に設けられた絶縁層と、絶縁層の金属板とは反対の面に設けられた導体パターンと、からなる金属ベース回路基板と、金属ベース回路基板の導体パターン上に接合した半導体チップと、金属ベース回路基板の導体パターン及び半導体チップを収納し、金属ベース回路基板の絶縁層上に接着された樹脂ケースと、樹脂ケース内に充填された保護材と、を備えている。 First, the power semiconductor device according to the present embodiment will be described. The power semiconductor device of the present invention comprises a metal plate, an insulating layer provided on substantially the entire surface of one side of the metal plate, and a conductor pattern provided on the surface of the insulating layer opposite to the metal plate. A metal base circuit board, a semiconductor chip bonded onto the conductor pattern of the metal base circuit board, and a resin case that houses the conductor pattern and the semiconductor chip of the metal base circuit board and is bonded onto the insulating layer of the metal base circuit board And a protective material filled in the resin case.
本発明のパワー半導体装置構造においては、高価なセラミック基板を使用せずに済むため、コスト低減を図ることができる。また、導体パターンをセラミック基板に接着する工程が必要なくなり、接着工数の削減と接着剤等による熱抵抗の増大を防ぐこともできる。また、ハンダ実装回数が１回になるため、高温ハンダを用いる必要が無くなる。また、導体パターンが金属ベース回路基板の個片化前に接着及びパターン形成されるため、大面積での加工が可能になり生産性を著しく向上できる。また、金属ベースの片面の実質的に全面が絶縁シートで覆われるため、沿面放電による損傷リスクが軽減される。更に、絶縁樹脂シートの実質的に全面に均一な加圧加熱を行うことが可能となるため成形ボイドに起因する絶縁不良を好適に防止することが可能となる。 In the power semiconductor device structure of the present invention, it is not necessary to use an expensive ceramic substrate, so that the cost can be reduced. In addition, the process of adhering the conductor pattern to the ceramic substrate is not necessary, and it is possible to reduce the number of adhesion steps and increase the thermal resistance due to an adhesive or the like. In addition, since the number of times of solder mounting is one, it is not necessary to use high-temperature solder. In addition, since the conductor pattern is bonded and formed before the metal base circuit board is separated, processing in a large area is possible, and productivity can be significantly improved. In addition, since the entire surface of one side of the metal base is covered with the insulating sheet, the risk of damage due to creeping discharge is reduced. Furthermore, since it is possible to perform uniform pressure heating over substantially the entire surface of the insulating resin sheet, it is possible to suitably prevent insulation failure caused by the molding void.
以下、本発明の実施形態を図面に基づいて説明する。なお、すべての図面において、同様な構成要素には同一符号を付し、その詳細な説明は重複しないように適宜省略される。また、図は概略図であり、実際の寸法比率とは必ずしも一致していない。また、「〜」は特に断りがなければ、以上から以下を表す。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same components are denoted by the same reference numerals, and detailed description thereof is appropriately omitted so as not to overlap. Moreover, the figure is a schematic diagram and does not necessarily match the actual dimensional ratio. Further, unless otherwise specified, “to” represents the following.
図１は、実施の形態にかかる構造を備えたパワー半導体装置の概略構成例を示す断面図である。パワー半導体装置１００は、金属板１０１、金属板の一方の面の実質的に全面に設けられた絶縁層１０２、絶縁層１０２の金属板１０１とは反対の面に設けられた導体パターン１０３、からなる金属ベース基板と、導体パターン１０３上に設置された半導体チップ１０４、導体パターン１０３及び半導体チップ１０４を収納し絶縁層１０２に接着された樹脂ケース１０５、樹脂ケース１０５内に充填された保護材１０６、外部電極端子（図示せず）に接続された導電部材１０７、導体部材１０７と半導体チップ１０４を接続するボンディングワイヤ１０８からなるパワー半導体装置である。金属板１０１、絶縁層１０２、導体パターン１０３からなる部品を金属ベース回路基板１１０と呼称する。 FIG. 1 is a cross-sectional view showing a schematic configuration example of a power semiconductor device having the structure according to the embodiment. The power semiconductor device 100 includes a metal plate 101, an insulating layer 102 provided on substantially the whole surface of one side of the metal plate, and a conductor pattern 103 provided on the surface of the insulating layer 102 opposite to the metal plate 101. A metal base substrate, a semiconductor chip 104 placed on the conductor pattern 103, a resin case 105 containing the conductor pattern 103 and the semiconductor chip 104 and bonded to the insulating layer 102, and a protective material 106 filled in the resin case 105 The power semiconductor device includes a conductive member 107 connected to an external electrode terminal (not shown), and a bonding wire 108 for connecting the conductor member 107 and the semiconductor chip 104. A component composed of the metal plate 101, the insulating layer 102, and the conductor pattern 103 is referred to as a metal base circuit board 110.
本発明のパワー半導体装置に用いられる金属ベース回路基板１１０は、特に限定されるものではないが、例えば、金属板（Ａ）と、Ｂステージ状態の熱硬化性樹脂シートと、金属板（Ｂ）を加圧加熱して金属ベース基板を作成した後に、金属板（Ｂ）を回路加工して導体パターン１０３を作製し、さらに個片化する方法などにより製造することができる。この製造方法により、絶縁層１０２は金属板１０１の一方の面の実質的に全面に設けられる。絶縁層１０２が樹脂ケース１０５の内側のみに形成されている場合は、金属板１０１と導体パターン１０３との間での沿面放電を避けるために、導体パターン１０３の面積が制約されることとなるが、絶縁層１０２を金属ベース回路基板の実質的に全面積に設けることにより、沿面距離を長く維持し、導体パターンを１０３の面積を広く確保することが可能となる。 The metal base circuit board 110 used in the power semiconductor device of the present invention is not particularly limited. For example, a metal plate (A), a thermosetting resin sheet in a B stage state, and a metal plate (B) After the metal base substrate is produced by pressurizing and heating the metal plate (B), the conductor pattern 103 can be produced by circuit processing of the metal plate (B), and further can be manufactured by a method of singulation. With this manufacturing method, the insulating layer 102 is provided on substantially the entire one surface of the metal plate 101. When the insulating layer 102 is formed only on the inner side of the resin case 105, the area of the conductor pattern 103 is restricted in order to avoid creeping discharge between the metal plate 101 and the conductor pattern 103. By providing the insulating layer 102 over substantially the entire area of the metal base circuit board, it is possible to maintain a long creepage distance and secure a large area of the conductor pattern 103.
導体パターン１０３を回路加工する手段は、特に限定されるものではないが、例えば、エッチング等により作製することができる。 The means for processing the conductor pattern 103 is not particularly limited, but for example, it can be produced by etching or the like.
本発明のパワー半導体装置に用いられる金属板１０１の素となる金属板（Ａ）の素材は、特に限定されるものではなく、銅、アルミなどの金属又はそれらの合金が挙げられるが、放熱性の観点では銅であることが好ましい。また、金属板１０１の厚みは特に限定されるものではないが、１．５ｍｍ以上７．０ｍｍ以下であることが好ましく、２．０ｍｍ以上４.５ｍｍ以下であることがより好ましい。金属板１０１の厚みが、上記下限値以上で
あれば、充分な冷却能力を得ることができる。また、金属板１０１の厚みが、上記上限値以下であれば、パワー半導体装置が過度に重くなることがなく、部材コストを適正な範囲に抑えることができる。
The material of the metal plate (A) used as the element of the metal plate 101 used in the power semiconductor device of the present invention is not particularly limited, and examples thereof include metals such as copper and aluminum or alloys thereof. From the viewpoint of copper, copper is preferable. Moreover, the thickness of the metal plate 101 is not particularly limited, but is preferably 1.5 mm or more and 7.0 mm or less, and more preferably 2.0 mm or more and 4.5 mm or less. If the thickness of the metal plate 101 is not less than the above lower limit value, sufficient cooling capacity can be obtained. Moreover, if the thickness of the metal plate 101 is equal to or less than the above upper limit value, the power semiconductor device is not excessively heavy, and the member cost can be suppressed to an appropriate range.
本発明のパワー半導体装置に用いられる導体パターン１０３の素となる金属板（Ｂ）の素材は、特に限定されるものではなく、銅、アルミなどの金属又はそれらの合金が挙げられるが、熱伝導性、電気伝導性の観点では銅であることが好ましい。また、導体パターン１０３の厚みは特に限定されるものではないが、０．１ｍｍ以上１．０ｍｍ以下であることが好ましく、０．３ｍｍ以上０．８ｍｍ以下であることがより好ましい。導体パターン１０３の厚みが、上記下限値以上であれば、大電流を流した際の抵抗を適正な範囲に抑えることができる。また、導体パターン１０３の厚みが、上記上限値以下であれば、エッチングを用いた回路形成コストを適正な範囲に抑えることができる。 The material of the metal plate (B) used as the element of the conductor pattern 103 used in the power semiconductor device of the present invention is not particularly limited, and examples thereof include metals such as copper and aluminum or alloys thereof. From the viewpoints of conductivity and electrical conductivity, copper is preferable. The thickness of the conductor pattern 103 is not particularly limited, but is preferably 0.1 mm or more and 1.0 mm or less, and more preferably 0.3 mm or more and 0.8 mm or less. When the thickness of the conductor pattern 103 is equal to or greater than the lower limit, the resistance when a large current is passed can be suppressed within an appropriate range. Moreover, if the thickness of the conductor pattern 103 is equal to or less than the above upper limit value, the circuit formation cost using etching can be suppressed to an appropriate range.
本発明のパワー半導体装置に用いられる絶縁層１０２の素となる熱硬化性樹脂シートは、特に限定されるものではないが、熱硬化性樹脂と熱伝導性フィラーを含有していることが好ましい。熱伝導性フィラーを含有することにより、絶縁層の熱抵抗を低減することができる。 Although the thermosetting resin sheet used as the element | base of the insulating layer 102 used for the power semiconductor device of this invention is not specifically limited, It is preferable to contain a thermosetting resin and a heat conductive filler. By containing a thermally conductive filler, the thermal resistance of the insulating layer can be reduced.
熱硬化性樹脂シートに含有される熱硬化性樹脂としては、特に限定されるものではないが、例えば、エポキシ樹脂、シアネート樹脂、ポリイミド樹脂、ベンゾオキサジン樹脂、不飽和ポリエステル樹脂、フェノール樹脂、メラミン樹脂、シリコーン樹脂、ビスマレイ
ミド樹脂、アクリル樹脂等が挙げられる。これらの中の１種類を単独で用いてもよいし、２種類以上を併用してもよい。
The thermosetting resin contained in the thermosetting resin sheet is not particularly limited. For example, epoxy resin, cyanate resin, polyimide resin, benzoxazine resin, unsaturated polyester resin, phenol resin, melamine resin , Silicone resin, bismaleimide resin, acrylic resin and the like. One of these may be used alone, or two or more may be used in combination.
熱硬化性樹脂シートに含有される熱伝導性フィラーとしては、特に限定されるものではないが、例えば、アルミナ、窒化ホウ素、窒化アルミニウム、窒化ケイ素、酸化マグネシウム、及び炭化ケイ素等が挙げられる。これらは１種を単独で用いても、２種以上を併用してもよい。 The thermally conductive filler contained in the thermosetting resin sheet is not particularly limited, and examples thereof include alumina, boron nitride, aluminum nitride, silicon nitride, magnesium oxide, and silicon carbide. These may be used alone or in combination of two or more.
本発明のパワー半導体装置に用いられる保護材１０６は、特に限定されるものではないが、シリコーンゲル、シリコーンオイル、エポキシ樹脂から選ばれる少なくとも１種であることが好ましい。これらの保護材を充填することにより、絶縁層上に設けられた導体パターンの回路間での放電を好適に抑制することができる。 The protective material 106 used in the power semiconductor device of the present invention is not particularly limited, but is preferably at least one selected from silicone gel, silicone oil, and epoxy resin. By filling these protective materials, the discharge between the circuits of the conductor pattern provided on the insulating layer can be suitably suppressed.
本発明のパワー半導体装置に用いられる樹脂ケース１０５は、外部端子の支持と筐体の機能を有し、前記絶縁層１０２上に設けられる。また、前記金属板１０１の側面と接していてもよい。樹脂ケース１０５の素材は特に限定されるものではないが、ポリフェニレンサルファド樹脂（ＰＰＳ）、ポリブチレンテレフタレート樹脂（ＰＢＴ）などを用いることができる。 The resin case 105 used in the power semiconductor device of the present invention has functions of supporting external terminals and a casing, and is provided on the insulating layer 102. Further, it may be in contact with the side surface of the metal plate 101. The material of the resin case 105 is not particularly limited, but polyphenylene sulfide resin (PPS), polybutylene terephthalate resin (PBT), or the like can be used.
本発明のパワー半導体装置に用いられる導体パターン１０３と半導体チップ１０４の接続方法は、特に限定されるものではないが、ハンダを用いる方法や導電性ペーストを用いる方法がある。ハンダを用いることにより、ハンダのセルフアライメント機構により簡便に位置精度のよい実装ができる。また、導電性ペースを用いることにより、ハンダ実装に比べて低温での実装が可能となり、実装時の金属ベース回路基板の反りを低減することが可能となる。 The method for connecting the conductor pattern 103 and the semiconductor chip 104 used in the power semiconductor device of the present invention is not particularly limited, and there are a method using solder and a method using conductive paste. By using solder, mounting with high positional accuracy can be easily performed by the self-alignment mechanism of the solder. Further, by using the conductive pace, it is possible to mount at a lower temperature than the solder mounting, and it is possible to reduce the warp of the metal base circuit board at the time of mounting.
図２は、実施の形態にかかる構造を備えた金属ベース回路基板１１０の概略構成例を示す平面図である。金属ベース回路基板１１０は、導電パターン１０３よりも外周に位置し、金属板１０１と絶縁層１０２を貫通する孔２０１を具備していてもよい。この孔は例えばヒートシンクにパワー半導体装置を固定する際に用いることができる。貫通する孔２０１の開け方は、特に限定されるものではないが、打ち抜きやルータ加工によって形成することができる。従来の構造では、このような孔は金属板１０１のみに開けられていた。樹脂層１０２と一体的に孔を設けることにより、プロセスコスト低減を実現できる。 FIG. 2 is a plan view showing a schematic configuration example of the metal base circuit board 110 having the structure according to the embodiment. The metal base circuit board 110 may be provided with a hole 201 that is located on the outer periphery of the conductive pattern 103 and penetrates the metal plate 101 and the insulating layer 102. This hole can be used, for example, when fixing the power semiconductor device to the heat sink. The method for opening the through-hole 201 is not particularly limited, but can be formed by punching or router processing. In the conventional structure, such a hole is formed only in the metal plate 101. By providing a hole integrally with the resin layer 102, a process cost can be reduced.
更に金属ベース回路基板を貫通する孔２０１をパワー半導体装置のネジ留め孔として使用する場合には、貫通する孔２０１に挿入されるネジが絶縁層１０２に接触しないように、貫通する孔２０１の近傍部分の絶縁層を、導体パターン１０３の形成後に除去して用いてもよい。パワー半導体を強固に固定する必要がある場合に、ネジ留めのトルクによって絶縁層１０２へのダメージを防ぐことができる。 Further, when the hole 201 penetrating the metal base circuit board is used as a screwing hole of the power semiconductor device, the vicinity of the hole 201 penetrating so that the screw inserted into the hole 201 does not contact the insulating layer 102. A part of the insulating layer may be removed after the conductor pattern 103 is formed. When it is necessary to firmly fix the power semiconductor, damage to the insulating layer 102 can be prevented by screwing torque.
本発明のパワー半導体装置は、半導体チップからの発熱に対する放熱性や高電圧下での絶縁信頼性が良好であるだけでなく、生産コストが低く量産性に優れるものであり、パワースイッチング素子として用いるパワートランジスタモジュールなどに好適に用いることができる。 The power semiconductor device of the present invention is not only good in heat dissipation against heat generated from a semiconductor chip and insulation reliability under high voltage, but also has low production cost and excellent mass productivity, and is used as a power switching element. It can be suitably used for a power transistor module or the like.
１００ パワー半導体装置
１０１ 金属板
１０２ 絶縁層
１０３ 導体パターン
１０４ 半導体チップ
１０５ 樹脂ケース
１０６ 保護材
１０７ 導体部材
１０８ ボンディングワイヤ
１１０ 金属ベース回路基板
２０１ 貫通する孔
100 power semiconductor device
101 metal plate
102 Insulating layer
103 Conductor pattern
104 Semiconductor chip
105 resin case
106 Protective material
107 Conductor member
108 Bonding wire
110 Metal-based circuit board
201 Holes that penetrate
Claims (11)
前記金属ベース回路基板の前記導体パターン上に接合した半導体チップと、
前記金属ベース回路基板の前記導体パターン及び前記半導体チップを収納し、前記金属ベース回路基板の前記絶縁層上に接着された樹脂ケースと、
前記樹脂ケース内に充填された保護材と、
を備えていることを特徴とするパワー半導体装置。 A metal base circuit board comprising: a metal plate; an insulating layer provided on substantially the entire one surface of the metal plate; and a conductor pattern provided on a surface opposite to the metal plate of the insulating layer. ,
A semiconductor chip bonded onto the conductor pattern of the metal base circuit board;
A resin case that houses the conductor pattern and the semiconductor chip of the metal base circuit board and is bonded onto the insulating layer of the metal base circuit board;
A protective material filled in the resin case;
A power semiconductor device comprising:
The hole penetrating the metal plate and the insulating layer of the metal base circuit board is used for screwing the power semiconductor device to a heat sink provided on a surface opposite to the semiconductor chip bonding surface of the metal base circuit board. The power semiconductor device according to claim 10, wherein the insulating layer in the vicinity of the through-hole is removed so that the screw for screwing does not come into contact.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015059507A JP2016181536A (en) | 2015-03-23 | 2015-03-23 | Power semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015059507A JP2016181536A (en) | 2015-03-23 | 2015-03-23 | Power semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016181536A true JP2016181536A (en) | 2016-10-13 |
Family
ID=57132808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015059507A Pending JP2016181536A (en) | 2015-03-23 | 2015-03-23 | Power semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2016181536A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109273421A (en) * | 2018-09-17 | 2019-01-25 | 威海银创微电子技术有限公司 | IGBT module |
| JP2019071392A (en) * | 2017-10-11 | 2019-05-09 | 三菱電機株式会社 | Semiconductor device |
| JP2020047622A (en) * | 2018-09-14 | 2020-03-26 | アイシン精機株式会社 | Semiconductor device and manufacturing method thereof |
| JP2020087966A (en) * | 2018-11-15 | 2020-06-04 | 富士電機株式会社 | Semiconductor module and semiconductor device using the same |
| KR102536643B1 (en) * | 2022-11-28 | 2023-05-30 | 제엠제코(주) | Semiconductor package |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001007281A (en) * | 1999-06-18 | 2001-01-12 | Hitachi Ltd | Power semiconductor module |
| JP2003303940A (en) * | 2002-04-12 | 2003-10-24 | Hitachi Ltd | Insulation circuit board and semiconductor device |
| JP2007012731A (en) * | 2005-06-29 | 2007-01-18 | Sanyo Electric Co Ltd | Circuit device and its manufacturing method |
| JP2015043417A (en) * | 2013-07-26 | 2015-03-05 | 大日本印刷株式会社 | Power module metal wiring board, power module, power module board, and method for manufacturing power module metal wiring board |
-
2015
- 2015-03-23 JP JP2015059507A patent/JP2016181536A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001007281A (en) * | 1999-06-18 | 2001-01-12 | Hitachi Ltd | Power semiconductor module |
| JP2003303940A (en) * | 2002-04-12 | 2003-10-24 | Hitachi Ltd | Insulation circuit board and semiconductor device |
| JP2007012731A (en) * | 2005-06-29 | 2007-01-18 | Sanyo Electric Co Ltd | Circuit device and its manufacturing method |
| JP2015043417A (en) * | 2013-07-26 | 2015-03-05 | 大日本印刷株式会社 | Power module metal wiring board, power module, power module board, and method for manufacturing power module metal wiring board |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019071392A (en) * | 2017-10-11 | 2019-05-09 | 三菱電機株式会社 | Semiconductor device |
| US11004756B2 (en) | 2017-10-11 | 2021-05-11 | Mitsubishi Electric Corporation | Semiconductor device |
| JP2020047622A (en) * | 2018-09-14 | 2020-03-26 | アイシン精機株式会社 | Semiconductor device and manufacturing method thereof |
| JP7167574B2 (en) | 2018-09-14 | 2022-11-09 | 株式会社アイシン | Semiconductor device and its manufacturing method |
| CN109273421A (en) * | 2018-09-17 | 2019-01-25 | 威海银创微电子技术有限公司 | IGBT module |
| JP2020087966A (en) * | 2018-11-15 | 2020-06-04 | 富士電機株式会社 | Semiconductor module and semiconductor device using the same |
| JP7238353B2 (en) | 2018-11-15 | 2023-03-14 | 富士電機株式会社 | Semiconductor module and semiconductor device using the same |
| KR102536643B1 (en) * | 2022-11-28 | 2023-05-30 | 제엠제코(주) | Semiconductor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9761567B2 (en) | Power semiconductor module and composite module | |
| JP5948668B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20140029201A1 (en) | Power package module and manufacturing method thereof | |
| US9524929B2 (en) | Semiconductor module package and method of manufacturing the same | |
| US9754855B2 (en) | Semiconductor module having an embedded metal heat dissipation plate | |
| US9728484B2 (en) | Power module package and method for manufacturing the same | |
| KR20110008634A (en) | Power semiconductor module and a method of manufacturing the same | |
| KR101321277B1 (en) | Power module package and method for manufacturing the same | |
| US9466542B2 (en) | Semiconductor device | |
| JP2008199022A (en) | Power semiconductor module and its manufacturing method | |
| JP2016181536A (en) | Power semiconductor device | |
| CN106298700B (en) | Semiconductor device with a plurality of semiconductor chips | |
| US20150270201A1 (en) | Semiconductor module package and method of manufacturing the same | |
| KR101946467B1 (en) | Heat radiation structure of semiconductor device | |
| JP6360035B2 (en) | Semiconductor device | |
| CN112530915A (en) | Semiconductor device with a plurality of semiconductor chips | |
| KR20150071336A (en) | Power module Package and Manufacturing Method for the same | |
| US9099451B2 (en) | Power module package and method of manufacturing the same | |
| JP6769556B2 (en) | Semiconductor devices and semiconductor modules | |
| KR101067138B1 (en) | Power module and its manufacturing method | |
| WO2018092185A1 (en) | Semiconductor module and semiconductor device | |
| JP2018037436A (en) | Semiconductor device | |
| KR20150049975A (en) | Semi-conductor Package and the Method of Manufacturing the same | |
| JP2016012710A (en) | Semiconductor device | |
| KR20150093500A (en) | Package Substrate, and Semi-Conductor Package using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181022 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181219 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190604 |