JP3966164B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3966164B2 JP3966164B2 JP2002324894A JP2002324894A JP3966164B2 JP 3966164 B2 JP3966164 B2 JP 3966164B2 JP 2002324894 A JP2002324894 A JP 2002324894A JP 2002324894 A JP2002324894 A JP 2002324894A JP 3966164 B2 JP3966164 B2 JP 3966164B2
- Authority
- JP
- Japan
- Prior art keywords
- bumps
- signal
- dielectric substrate
- vias
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の属する技術分野】
この発明は、上面にベアチップを搭載し、下面にバンプが接合された基板を備えた半導体装置に関するものである。
例えば、マルチプレクサ(多重化回路、以下MUXと呼ぶ)や、デマルチプレクサ(多重分離回路、以下DEMUXと呼ぶ)として利用される半導体装置に関する。
【0002】
【従来の技術】
近年の光ファイバ通信の分野では、幹線系の大容量化/高速化を実現するために、40Gb/s以上の伝送容量を提供する光送受信装置の開発が進められている。この種の光送受信装置では、低ビットレートの複数の電気信号を時分割多重化し、高ビットレートの電気信号を出力するMUXや、時分割多重化された高ビットレートの電気信号を分配し、低ビットレートの複数の電気信号を出力するDEMUXが用いられる。
【0003】
一般に、MUX/DEMUXは、電子部品(IC)がパッケージ内に高密度に実装され、実装されるICとパッケージ外部の基板を電気的に接続するための接続端子が数多く設けられる。このため、パッケージの小型化や低価格化に有利なBGA(Ball Grid Array)パッケージが使われている。
BGAパッケージは、パッケージ底面のバンプが光送受信装置内の基板と電気的に接続される。このとき、高周波信号を出力または入力する信号用バンプは、信号の伝送損失が増大しないようにインピーダンス整合を行う。
【0004】
高周波信号の伝送を目的とした従来のBGAパッケージの一例として、特許文献1に記載されたパッケージが知られている。このパッケージでは、信号用の端子周囲のパッケージ底面に、パッケージのグランドと接続されリング状に配置された導体パッドを備えている(特許文献1には、4つの円形の導体パッドが開示される)。そして、パッケージと接続される基板の表面に接続端子を設け、信号用の端子と接続端子を信号伝送用のバンプで接続している。さらに、接続端子の周囲にリング状に配置されたサブ導体パッドを設けて、導体パッドとサブ導体パッドをグランド用の半田バンプで接続することにより、擬似的な同軸線路構造を構成している。
このようなBGAパッケージでは、多層基板を垂直に貫く信号用のビアホール(ビア)の一端を信号用の端子を介在させて信号伝送用のバンプに接続し、多層基板を垂直に貫くグランド用のビア(GNDビア)の一端を、導体パッドを介在させてグランド用のバンプに接続している。
【0005】
【特許文献1】
特開平8−236655号公報(第11、12頁、第11〜第14図)
【0006】
【発明が解決しようとする課題】
従来のBGAパッケージを用いた半導体装置では、信号用のビア(信号ビア)とバンプの接続箇所で十分なインピーダンス整合を取るために、信号ビアの周囲にリング状に配置された多数(少なくとも4以上)のGNDビアが設けられる。このため、パッケージ構造が複雑化して製造性の悪いパッケージとなった。
【0007】
また、信号用の端子や導体パッドを介在させたビアとバンプとの接続部では、特性インピーダンスの乱れを抑えるのが難しいため信号の反射が起きやすくなる。この反射によって、BGAパッケージからの出力波形の品質が劣化してしまうという問題があった。
【0008】
この発明は、係る課題を解決するために為されたものであり、信号用のビアの周囲に、リング状に配置したグランド用のビアを多数設ける必要がなく、また、ビアとバンプとの接続部の反射を低減させる、半導体装置のパッケージ構造を提供することを目的とする。
【0009】
【課題を解決するための手段】
この発明による半導体装置は、上面に信号伝送用の第1、第2のバンプを有するベアチップが搭載される誘電体基板で構成される。この誘電体基板は、誘電体基板の内層を貫通して設けられ、ベアチップの第1のバンプの直下で、一端が第1のバンプに接続される第1のビアと、誘電体基板の内層を貫通して設けられ、ベアチップの第2のバンプの直下で、一端が第2のバンプに接続され、第1のビアと結合差動線路を構成する第2のビアを備える。また、この誘電体基板は、内層を貫通して設けられ、第1、第2のビアを間に挟むように少なくとも2つ以上配置されたグランド用のビアを備える。
この誘電体基板の下面には、第1、第2のビアの他端に夫々接続された第3、第4のバンプが設けられる。更に、誘電体基板の下面には、夫々のグランドビアに接続された少なくとも2つ以上のグランドバンプと、誘電体基板内層の導体に接続され、誘電体基板の下面に複数配列されて成る他のバンプとを備え、第3、第4のバンプと誘電体基板の側面との間に、他のバンプおよびグランドバンプが非配置となる領域が設けられている。
【0010】
【発明の実施の形態】
実施の形態1.
図1は、この発明の実施の形態1による半導体装置を搭載した光送受信装置の構成を示す斜視図であり、後述する金属筐体5の側壁の一部とカバー6の大部分は説明の都合上省略している。
【0011】
図において、光送受信装置1は、基板3と、基板3を固定して収納する金属筐体5と、金属筐体5の上面5bにおける開口部を覆うカバー6とを備える。金属筐体5の底面には、レーザダイオードモジュール7、変調器モジュール9、および光受信モジュール11が、基板3に設けられた穴や切り欠き溝を貫通して配置される。基板3の上面には、夫々のモジュールの端子が接続されている。また、基板3の上面には、MUX13、DEMUX15、コネクタ17および他の電子部品が搭載されている。コネクタ17は光送受信装置1の外部に配置された図示しない外部装置と電気的に接続され、基板3と外部装置との間で電気信号が伝送される。
【0012】
MUX13は、基板3上に設けられ結合差動線路(差動線路)を成す導体線路41を介して変調器モジュール9に接続されている。DEMUX15は、基板3上に設けられ結合差動線路(差動線路)を成す導体線路42を介して光受信モジュール11に接続されている。レーザダイオードモジュール7は、内部に図示しないレーザダイオードを備えており、レーザダイオードから出力された一定波長の連続光は、側面に設けられた光ファイバ19に伝送される。変調器モジュール9は、内部に図示しない変調器(例えば、電界吸収型変調器、マッハツェンダ型変調器)が設けられる。変調器モジュール9の光入力端に光ファイバ19が接続され、変調器モジュール9の光出力端に光ファイバ21が接続される。光受信モジュール11には、ホトダイオードやアバランシェホトダイオード等の図示しない受光素子と、受光素子の出力電流を電圧信号に変換する図示しないプリアンプが設けられる。光受信モジュール11には、受光素子に光を導く光ファイバ23が接続されている。
【0013】
このように構成された光送受信装置は、次のように動作する。
コネクタ17は、外部装置からディジタル信号の送信データが入力される。この送信データは、基板3内を伝送されてMUX13に供給される。MUX13は、例えば2.5Gb/s(低ビットレート)の複数の電気信号(データ信号)を時分割多重化し、40Gb/s(高ビットレート)の電気信号(データ信号)を出力する。また、MUX13は、出力電気信号の波形整形を行い、電圧振幅を調整するドライバICとしても動作する。レーザダイオードモジュール7の出力した連続光は光ファイバ19を伝送され、光ファイバ19を介して変調器モジュール9の光入力端に連続光が入力される。変調器モジュール9は、MUX13の出力するデータ信号に基づいて、上記連続光を強度変調し、光出力端側の光ファイバ21から変調光を出力する。出力された変調光(出力光信号)は、光ファイバ21を伝送され光送受信装置1から外部装置に出力される。
【0014】
光受信モジュール11は、光ファイバ23を介して入力された光信号(入力光信号)を、受光素子によって電流信号に変換し、プリアンプで電圧信号に変換する。変換された電圧信号は、光受信モジュール11からDEMUX15に出力される。DEMUX15は、電圧信号を波形整形するとともに所望の大きさに増幅し、増幅された信号からデータ信号とクロック信号を抽出する。また、DEMUX15は、時分割多重化された高ビットレートの電気信号(クロック/データ信号)を分配し、低ビットレートの複数本の電気信号(クロック/データ信号)を出力する。DEMUX15から出力された電気信号は、基板3を介してコネクタ17から外部装置に出力される。
【0015】
図2は、この実施の形態1による半導体装置の構成を示すものであり、図2(a)は半導体装置の上面図、図2(b)はAA断面図、図2(c)は下面図を示す。また、図3(a)はベアチップ25を取り外した状態の、誘電体基板29の上面図である。図3(b)は図3(a)のC部詳細を示す。この半導体装置は、図1で説明したMUX13またはDEMUX15のパッケージ構造を供するものである。ここでは説明を簡単にするため、MUX13の例に限って説明する。
【0016】
図2において、半導体装置26は、ICチップ(ベアチップ)25が誘電体基板29の上面に搭載されて構成される。ベアチップ25は、下面に球形状、円筒形状、または円錐台形状を成す半田や金などのバンプ27が接合されている。バンプ27のピッチは0.2mm程度、直径は0.2mm程度である。ベアチップ25は、信号伝送用のバンプ27a(第1のバンプ)、およびバンプ27b(第2のバンプ)を有する。また、バンプ27a、27bの間にグランド用のバンプ27cが設けられる。バンプ27a、27bを両側から挟むように、グランド用のバンプ27d、27eが設けられる。ベアチップ25の下面には、その他の信号伝送用として複数のバンプ27fが適宜所定の間隔で配列される。
【0017】
誘電体基板29は、セラミック基板を多層積層して成り、各層間には信号伝送用またはグランド用の導体層が設けられ、基板内に設けられた複数のビアホール(ビア)で層間が接続されている。誘電体基板29の上面は、複数のビアの上端に夫々直接接合された複数の導体パッド28が、露出して設けられる。ベアチップ25は、フリップチップ実装によって誘電体基板29の上面の導体パッド28に接続される。
【0018】
信号伝送用の第1、第2のビア(信号ビア)33a、33bは、誘電体基板29の上面から下面まで貫通して設けられ、下端に信号バンプ37a(第3のバンプ)および信号バンプ37b(第4のバンプ)が接合される。グランド用のビア(GNDビア)35aおよびグランド用のビア(GNDビア)35bは、誘電体基板29の上面から下面まで貫通して設けられ、下端にバンプ(GNDバンプ)39aおよびバンプ(GNDバンプ)39bが接合される。また、誘電体基板29の下面には、信号バンプ37a、37bおよびGNDバンプ39a、39b以外の、他のバンプ40が複数個接合されて、碁盤の目様に所定の間隔で配列される。図3(b)に示すように、ベアチップ25の信号伝送用のバンプ27a、27bは、各バンプ27a、27bの直下で夫々導体パッド28a、28bに接続される。また、図3(c)に示すように、導体パッド28a、28bは、信号ビア33a、33bの上端に接続される。導体パッド28c、28d、28eは、誘電体基板29の内層に設けられた図示しない導体に接続され、グランドと接続される。その他の複数のバンプ27fは、導体パッド28fに接続される。
【0019】
信号バンプ37a、37b、GNDバンプ39a、39b、およびその他のバンプ40は、球形状、円筒形状、または円錐台形状を有し、半田や金などで形成される。各バンプの直径は0.4mm程度、GNDバンプ39a、39bおよび他のバンプ40の間隔は、0.8〜1mm程度である。図2(c)では、複数のバンプが規則的に配列されてボールグリッドアレイ(BGA)を構成する状態を示している。
【0020】
信号ビア33a、33bは互いに近接して配置され、結合差動線路(差動線路)を構成する。また、GNDビア35a、35bは、信号ビア33a、33bを両側から挟み込むように配置され、GNDビア35a、信号ビア33a、信号ビア33b、GNDビア35bの順に直線状に並べられる。GNDビア35aと信号ビア33aの間隔は、GNDビア35bと信号ビア33bの間隔と同じであり、信号ビア33a、33bの間隔よりも大きい。
【0021】
なお、GNDビアの配置や本数は、この実施の形態に示す例に限ったことではない。例えば、2本で一組のGNDビアを、信号ビア33a、33bを間に挟むように、信号ビア33a、33bの両側に全部で2組配置しても良く、また、信号ビア33a、33bの伝送信号の反射特性や製造コストが問題にならない程度で、更にそれ以上のGNDビアを設けても良い。
【0022】
一般に結合差動線路では、線路間の電界結合とグランドとの電界結合から成る伝送モードで信号伝送が行われる。2つの線路を近接させて位相の反転した信号を伝送する(Oddモード)ことによって、外部からの雑音に対して妨害を受け難く、インピーダンスの乱れを生じ難くい伝送線路を得ることができる。
【0023】
また、誘電体基板29の下面では、信号バンプ37a、37bの接合部から誘電体基板29の側面までの間に、他のバンプおよびグランドバンプが非配置となる領域が設けられる。したがって図2(c)に示した誘電体基板29の下面図では、2列分(8個)のバンプが非配置となっており、他のバンプおよびグランドバンプが非配置となる領域として、バンプの空隙部Dが設けられた状態を示している。
【0024】
図4は、この発明の実施の形態1による半導体装置26と半導体装置外部の基板3との接続を示す図であり、図4(a)は図2のAA断面図(基板3を付加したもの)、図4(b)は図2のBB断面図(基板3を付加したもの)である。図5は、基板3における半導体装置26の接合面を示す上面図である。基板3上面の表層には、導体線路41a、41bが設けられている。
【0025】
図に示すように、誘電体基板29下面の信号バンプ37a、37bは、基板3上面の導体線路41a、41bの一端部に直接もしくは半田を介して接続される。このとき、導体線路41a、41bの上部に、バンプの空隙部Dが位置するように、誘電体基板29が基板3上に配置される。誘電体基板29下面のGNDバンプ39a、39bは、基板3上面のビア42a、42bの上端に接続され、ビア42a、42bの下端は基板3の地導体43に接続される。
【0026】
また、他のバンプ40は基板3の導体パッド44を介して、基板3内層のビアに接続され、ビアを通じて内層導体と接続される。導体パッド44は基板3の上面であって、誘電体基板29の下面に複数配列され、誘電体基板29の外周近辺に配設された導体線路45に接続される。導体線路45は、コネクタ17や他の電子回路に接続される。
【0027】
信号バンプ37a、37bおよび他のバンプ40の接合された導体パッド44は、導体パッドが配置されない非配置領域Eを囲むようにコの字状に配置される。導体線路41a、41bはこの非配置領域E内を通過するように設けられる。
【0028】
以上のように構成された半導体装置は、次のように動作する。
他のバンプ40のいずれかに入力された低ビットレートのデータ信号は、他のバンプ40に接続された、ビア31および内層導体49に伝送される。ビア31および内層49を伝送される信号は、ベアチップ25の他のバンプ27fを介してベアチップ25内に入力される。ベアチップ25内では、入力信号について各種信号処理が実施され、バンプ27a、27bから高ビットレートのデータ信号が出力される。例えば、2.5Gb/sの複数本のデイジタル信号が時分割多重化され、ビットレートが40Gb/sの1本の高速なデイジタル信号(高速信号)が生成される。ベアチップ25からバンプ27a、27bに出力されたデイジタル信号は、誘電体基板29の信号ビア33a、33bに入力される。信号ビア33a、33bに入力されたデイジタル信号は、誘電体基板29内を伝送され、バンプ37a、37bから基板3の導体線路41a、41bへ出力される。
【0029】
ここで、信号ビア33a、33bおよび信号バンプ37a、37bのピッチや径寸法の具体的な例について説明する。誘電体基板29は多層構造であるため、ビアの信号伝送区間が長くなると、高速信号伝送のためにインピーダンス整合が必要となる。信号ビア33a、33bによる伝送区間の差動インピーダンスZdifは、式2で概略求めることができる。Zdifは、通常の電子回路では100Ωに設定されるので、この場合も100Ω近辺の値を選ぶことが望ましい。
【0030】
【数2】
【0031】
ここに、εrは誘電体基板29の比誘電率、PVは信号ビア33a、33bのピッチ、dは信号ビアの直径である。GNDビアと信号ビアの間隔がPVよりある程度大きければ、GNDビアはZdifの値にほとんど影響しない。ここで、ベアチップ25のバンプとビアは直接接続されるため、PVをベアチップ25の信号バンプ27a、27bのピッチと同程度にしておかないと接続が困難となる。このため、その設定にはあまり自由度がないが、dおよびεrの値を適当に選ぶことで差動インピーダンスを所定の値に調整することができる。
【0032】
例えば、ベアチップ25における各バンプのピッチは、一般的な値である0.225μmとする。また、グランドビアをG、信号ビアをSとした場合、信号ビア27a、27bの前後で、各ビアをGSGSGの配列で配置することとする。このとき、ベアチップ25の信号バンプ27a、27b同士のピッチは0.45mmである。ここで、多層基板がεr=6の材料であるとすると、式2よりPV/dの値が4のときに、Zdif=101Ω程度で、ほぼ100Ωに近い値となる。PVを、ベアチップ25の信号バンプ27a、27b同士のピッチと同じ0.45mmとすれば、d=0.12mmとなる。
なお、信号バンプ27a、27bと信号ビア33a、33b同士のピッチは、必ずしも完全に一致させる必要はなく、接続に支障がない範囲で適宜調整することも可能である。
【0033】
次に、信号バンプ37a、37bの直径を0.4mmとする。ここで、信号バンプ37a、37bのピッチを0.8mmとすると、信号ビア33a、33bのピッチ0.45mmに対して、信号バンプ37a、37bのピッチの違いが大きく、物理的に接続が難しくなる。各バンプのピッチを全て0.6mmとしても良いが、一対の信号バンプ37a、37bのみピッチを適宜調整すれば、信号バンプ37a、37bと信号ビア33a、33bの接続が可能であり、接続に際して実装信頼性をほとんど低下させることもない。すなわち、GNDバンプ39a、39bや他のバンプ40の夫々隣接するバンプとの間隔d1を0.8mmとし、信号バンプ37a、37bの間隔d2を0.6mmとして、間隔d1>間隔d2となるように設定するのが好ましい。これにより、結合差動線路を構成する信号バンプ37a、37bと、GNDバンプ39a、39bおよび他のバンプ40との干渉の影響が小さくなる。
【0034】
なお、信号ビア33や信号バンプ37の設定の仕方に拠っては、間隔d1<間隔d2としても構わない。しかし、GNDビア35については、信号ビア33のインピーダンスに影響を与えないように、GNDビア35aと信号ビア33aまたはGNDビア35bと信号ビア33bの間隔d3が、信号バンプ37a、37bの間隔d2よりも大きくなる(間隔d2<間隔d3)ように設定する。この際、GNDビア35aと信号ビア33aの間隔は、GNDビア35bと信号ビア33bの間隔に等しく、GNDバンプ39aと信号バンプ37aの間隔と、GNDバンプ39bと信号バンプ37bの間隔とがそれぞれ等しくなるようにする。
【0035】
また、一般に多層基板では、異なる層間における信号ビアの接続のために、層間にランド(導体板)が必要となる。このランドの存在によって、結合差動線路として高速信号を伝送する信号ビア33a、33bの差動インピーダンスが、局所的に乱れてしまう。そこで、この実施の形態では、誘電体基板29の積層後に、誘電体基板29の穴あけを実施し、その後にスルーホールメッキを行って、信号ビア33a、33bを作製する。これによって、このようなインピーダンスの乱れを回避することが可能となる。
【0036】
以上によれば、パッケージを構成する誘電体基板上にフリップチップ実装されたベアチップと、誘電体基板下面でBGAを構成するバンプとの間の高速信号の伝送線路を、所定の差動インピーダンスに設定された結合差動線路のビアのみで構成することができる。
【0037】
したがって、ベアチップ下面の信号端子である信号バンプと誘電体基板下面の信号端子である信号バンプとを接続する高速信号の伝送線路が、パッケージ内に最短距離で構成できるため、信号伝送損失の低い高速信号の伝送線路を構成することができる。
【0038】
これにより、ビアのように誘電体基板の上下面に垂直に信号伝送する垂直伝送路から、マイクロストリップ線路やトリプレート線路のように誘電体基板の上下面に平行に信号伝送する平行伝送路への変換部が、不要となる。また、結合差動線路から単相線路に線路変換するために、伝送線路を直角に折り曲げるようなインピーダンスの変換部位も必要なくなる。このため、伝送線路における信号の反射を小さく抑えることが可能となり、10Gbps以上の高速信号伝送(例えば40Gb/s)において、良好な信号伝送特性を得ることができる。
【0039】
また、ベアチップ下面の信号端子である信号バンプと誘電体基板下面の信号端子である信号バンプを接続する高速信号の伝送線路を、全て結合差動線路で構成できるため、ノイズ耐性が高いという特長がある。
【0040】
さらに、誘電体基板のマイクロストリップ線路41a、41bの真上近辺におけるBGAボールを除去し、グランドバンプが非配置となる領域を設けておくことにより、信号バンプと接続される基板に設けられたマイクロストリップ線路について、その特性インピーダンスが乱されることなくパッケージ外に信号を引き出せるようになる。これによって、基板表層にマイクロストリップ線路を配置することができるので、基板内層にトリプレート線路を設けた場合と比較し、マイクロストリップ線路とバンプとの接続箇所の反射を低くすることができ、高周波特性をより良好にできる。
【0041】
なお、パッケージは多層基板に限らず単層基板でも同様の効果があり、材料はセラミック、樹脂のいずれにおいても実現できる。
【0042】
実施の形態2.
図6は、この発明の実施の形態2による半導体装置の構成を示す図であり、図6(a)は半導体装置の上面図、図6(b)はAA断面図、図6(c)は下面図を示す。
【0043】
図において、半導体装置51はベアチップ25が誘電体基板29の上面に搭載されて構成される。ベアチップ25の構成は、図2に示した実施の形態1と同じものである。誘電体基板50は、セラミック基板を多層積層して成り、各層間には信号伝送またはグランド用の導体層が設けられ、基板内に設けられた複数のビアホール(ビア)で層間が接続されている。誘電体基板50の上面は、複数のビアの上端に夫々直接接合された複数の導体パッドが、露出して設けられる。
【0044】
誘電体基板50内を貫通して配置される信号ビア33a、33b、GNDビア35a、35bと、誘電体基板50の下面に接合される信号バンプ37a、37b、GNDバンプ39a、39b、および他のバンプ40は、図2に示した実施の形態1と同様のものを用いている。また、信号バンプ37a、37bやGNDバンプ39a、39bの間隔は、図2に示した実施の形態1と同様のものを用いている。しかし、誘電体基板50内でのそれらの配置は、図2に示した誘電体基板29における配置とは若干異なっている。
【0045】
具体的には、ベアチップ25の側端面が誘電体基板50の側端面の最外周付近に配置されるように、ベアチップ25が誘電体基板50の側面方向にオフセット配置される。また、信号ビア33a、33bおよび信号バンプ37a、37bが、誘電体基板50の側面付近に配置される。すなわち、誘電体基板50における信号バンプ37a、37bから近端の側面と、信号バンプ37a、37bとの間に、他のバンプやGNDバンプが配置されないように、信号バンプ37a、37bおよび信号ビア33a、33bを、誘電体基板50の最外周付近に配置する。
【0046】
次に、図7(a)はベアチップ25の搭載された誘電体基板50を基板30に接合した状態を示す側断面図、図7(b)は基板30のバンプ接合面を上方から見た図である。
【0047】
図に示すように、半導体装置51を搭載する基板30上には、導体線路41a、41bが設けられる。誘電体基板50内を貫通する信号ビア33a、33bの上端は、ベアチップ25の信号ビア27a、27bに接合される。信号ビア33a、33bの下端は、信号バンプ37a、37bに接合される。信号バンプ37a、37bは、導体線路41a、41bの一端部の上面に接合される。
【0048】
この実施の形態では、信号バンプ37a、37bを導体線路41a、41bに接続する際に、基板30上面に、導体パッドの非配置領域を設ける必要がない。これによって、実施の形態1のように誘電体基板下面におけるバンプの除去が不要となる。
【0049】
なお、この実施の形態では、ベアチップ25を誘電体基板50の端面付近までオフセットしているが、ベアチップ25の信号バンプと誘電体基板50下面の信号バンプが信号ビアで直結できれば、そのオフセット量は任意で良い。
【0050】
実施の形態3.
図8は、この発明の実施の形態3による半導体装置の構成を示す図であり、図8(a)は半導体装置の上面図、図8(b)はAA断面図、図8(c)は下面図を示す。
【0051】
図において、半導体装置55はベアチップ25が誘電体基板56の上面に搭載されて構成される。ベアチップ25の構成は、図2に示した実施の形態1と同じものである。誘電体基板56は、アルミナセラミック基板を多層積層して成り、各層間には信号伝送またはグランド用の導体層が設けられ、基板内に設けられた複数のビアホール(ビア)で層間が接続されている。誘電体基板56の上面は、複数のビアの上端に夫々直接接合された複数の導体パッドが、露出して設けられる。
【0052】
誘電体基板56内を貫通して配置される信号ビア33a、33b、GNDビア35a、35bと、誘電体基板50の下面に接合される信号バンプ37a、37b、GNDバンプ39a、39b、および他のバンプ40は、図2に示した実施の形態1と同様のものを用いている。また、信号バンプ37a、37bやGNDバンプ39a、39bの間隔は、図2に示した実施の形態1と同様のものを用いている。しかし、誘電体基板56内での他のバンプ40の配置は、図2に示した誘電体基板56における配置とは若干異なっている。信号バンプ37a、37bから誘電体基板の側端面までの間に、他のバンプ40が配置されている。すなわち、GNDバンプが配置されないバンプの非配置領域を設けていない。
【0053】
図9(a)は、ベアチップ25の搭載された誘電体基板56を基板60に接合した状態を示す側断面図、図9(b)は基板60の誘電体基板56の接合面を斜め上方から見た斜視図を示す。
図に示すように、半導体装置56を搭載する基板60上には、導体線路45a、45bが設けられる。導体線路45a、45bは、誘電体基板56内に設けられたビア46a、46bの上端に接続される。ビア46a、46bの下端は、基板内層の導体線路44a、44bの一端に接続される。また、導体線路44a、44bの他端は、誘電体基板56内に設けられたビア43a、43bの下端に接続される。ビア43a、43bの上端は、基板上面に接続された信号バンプ37a、37bに接続される。信号ビア33a、33bの上端は、ベアチップ25下面の信号バンプ27a、27bに接合される。信号ビア33a、33bの下端は、信号バンプ37a、37bに接合される。基板60の下面には地導体61が設けられる。また、基板60の上面には地導体62が設けられる。導体線路44a、44bは、地導体61と地導体62との間に配置されて、トリプレート線路を構成する。
【0054】
この実施の形態では、信号バンプ37a、37bを導体線路45a、45bに接続する際に、基板60上面に導体パッドの非配置領域を設ける必要がない。これによって、実施の形態1のように誘電体基板29下面におけるバンプの除去が不要となる。
【0055】
【発明の効果】
この発明によれば、ベアチップ下面の信号バンプと誘電体基板下面の信号バンプが、基板の上下に貫通して配置されるビアで接続されるので、信号伝送損失の低い伝送線路を実現できる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による半導体装置を搭載した光送受信装置の構成を示す図である。
【図2】 この発明の実施の形態1による半導体装置の構成を示す図である。
【図3】 この発明の実施の形態1による誘電体基板の上面を示す図である。
【図4】 この発明の実施の形態1による半導体装置の基板搭載図である。
【図5】 この発明の実施の形態1による半導体装置の実装される基板の上面図である。
【図6】 この発明の実施の形態2による半導体装置を示す図である。
【図7】 この発明の実施の形態2による半導体装置の基板搭載図である。
【図8】 この発明の実施の形態3による半導体装置を示す図である。
【図9】 この発明の実施の形態3による半導体装置の基板搭載図である。
【符号の説明】
1 光送受信装置、3 基板、25 ベアチップ、29 誘電体基板、27a、27b 信号バンプ(第1、第2のバンプ)、33a、33b 信号ビア(第1、第2のビア)、35a、35b GNDビア、37a、37b 信号バンプ(第3、第4のバンプ)、39a、39b GNDバンプ、40 他のバンプ、41a、41b 結合差動線路。
Claims (5)
- 信号伝送用の第1、第2のバンプを有するベアチップが上面に搭載される誘電体基板と、
上記誘電体基板の内層を貫通して設けられ、上記ベアチップの第1のバンプの直下で、一端が当該第1のバンプに接続される第1のビアと、
上記誘電体基板の内層を貫通して設けられ、上記ベアチップの第2のバンプの直下で、一端が当該第2のバンプに接続され、上記第1のビアと結合差動線路を構成する第2のビアと、
上記誘電体基板の内層を貫通して設けられ、上記第1、第2のビアを間に挟むように少なくとも2つ以上配置されたグランド用のビアと、
上記誘電体基板の下面で上記第1、第2のビアの他端に夫々接続された第3、第4のバンプと、
上記誘電体基板の下面で上記夫々のグランドビアに接続された少なくとも2つ以上のグランド用のバンプと、
上記誘電体基板内層の導体に接続され、上記誘電体基板の下面に複数配列されて成る他のバンプとを備え、
上記誘電体基板の下面における、上記第3、第4のバンプと上記誘電体基板の側面との間に、他のバンプおよびグランドバンプが非配置となる領域が設けられたことを特徴とする半導体装置。 - 上記第1、第2のバンプの間隔は、上記他のバンプの間隔よりも狭いことを特徴とする請求項1に記載の半導体装置。
- 上記第1、第2のビアの他端は、夫々上記第3、第4のバンプと直接接続されることを特徴とする請求項1に記載の半導体装置。
- 上記誘電体基板は、多層の誘電体が積層されて成り、上記誘電体基板の層間に設けられる導体層は、上記第1、第2のビアと非接続に配置されることを特徴とする請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002324894A JP3966164B2 (ja) | 2002-11-08 | 2002-11-08 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002324894A JP3966164B2 (ja) | 2002-11-08 | 2002-11-08 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004158754A JP2004158754A (ja) | 2004-06-03 |
JP3966164B2 true JP3966164B2 (ja) | 2007-08-29 |
Family
ID=32804296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002324894A Expired - Fee Related JP3966164B2 (ja) | 2002-11-08 | 2002-11-08 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3966164B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4761524B2 (ja) * | 2004-09-28 | 2011-08-31 | キヤノン株式会社 | プリント配線板及びプリント回路板 |
JP5018893B2 (ja) * | 2007-11-21 | 2012-09-05 | 富士通株式会社 | ビア設計装置、ビア設計プログラム、ビア設計方法 |
JP5503567B2 (ja) | 2011-01-26 | 2014-05-28 | 株式会社日立製作所 | 半導体装置および半導体装置実装体 |
JP2015099890A (ja) * | 2013-11-20 | 2015-05-28 | 株式会社東芝 | 半導体装置、及び半導体パッケージ |
-
2002
- 2002-11-08 JP JP2002324894A patent/JP3966164B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004158754A (ja) | 2004-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6752539B2 (en) | Apparatus and system for providing optical bus interprocessor interconnection | |
US9596750B2 (en) | Electronic circuit, method of manufacturing electronic circuit, and mounting member | |
US8410874B2 (en) | Vertical quasi-CPWG transmission lines | |
US20070031091A1 (en) | Optical module with flexible substrate | |
US6940155B2 (en) | IC package, optical transmitter, and optical receiver | |
US20100258952A1 (en) | Interconnection of IC Chips by Flex Circuit Superstructure | |
JP2008501247A (ja) | 電気−光相互接続のための装置 | |
US6767140B2 (en) | Ceramic optical sub-assembly for opto-electronic module utilizing LTCC (low-temperature co-fired ceramic) technology | |
US11937368B2 (en) | Structure for circuit interconnects | |
US20060082422A1 (en) | Connection structure of high frequency lines and optical transmission module using the connection structure | |
JP6806733B2 (ja) | 光通信機 | |
US9891396B2 (en) | Optical module | |
JP3966164B2 (ja) | 半導体装置 | |
US8585432B2 (en) | Connector and optical transmission apparatus | |
US10365446B2 (en) | Optical module structure | |
JP2006041234A (ja) | 光送信モジュールおよび光受信モジュール | |
JP2004158553A (ja) | 半導体装置 | |
US10935741B2 (en) | Optical module and solder ball bonding structure | |
JP7113325B2 (ja) | 光モジュール構造体 | |
WO2022003905A1 (ja) | 配線基板および信号接続構造 | |
US9035411B2 (en) | Semiconductor device | |
TWI289692B (en) | Ceramic optical sub-assembly for opto-electronic module utilizing LTCC (low-temperature co-fired ceramic) technology | |
JP2020191329A (ja) | 半導体装置の実装構造、光モジュール、及び半導体装置の実装構造の製造方法 | |
CN118075979A (zh) | 高速信号传输装置及高速光模块收发组件 | |
JP2020027804A (ja) | 光サブアセンブリ及び光モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040712 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070521 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |