JP3962414B2 - Wafer batch inspection apparatus and manufacturing method of inspection substrate used therefor - Google Patents

Wafer batch inspection apparatus and manufacturing method of inspection substrate used therefor Download PDF

Info

Publication number
JP3962414B2
JP3962414B2 JP2005128451A JP2005128451A JP3962414B2 JP 3962414 B2 JP3962414 B2 JP 3962414B2 JP 2005128451 A JP2005128451 A JP 2005128451A JP 2005128451 A JP2005128451 A JP 2005128451A JP 3962414 B2 JP3962414 B2 JP 3962414B2
Authority
JP
Japan
Prior art keywords
inspection
substrate
wafer
terminals
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005128451A
Other languages
Japanese (ja)
Other versions
JP2006148042A (en
Inventor
伸一 沖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005128451A priority Critical patent/JP3962414B2/en
Publication of JP2006148042A publication Critical patent/JP2006148042A/en
Application granted granted Critical
Publication of JP3962414B2 publication Critical patent/JP3962414B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、半導体ウェハに形成されている複数の半導体素子の検査をウェハ状態で一括して行うウェハ一括検査装置及びそれに用いる検査用基板の製造方法に関する。   The present invention relates to a wafer collective inspection apparatus that collectively inspects a plurality of semiconductor elements formed on a semiconductor wafer in a wafer state and a method of manufacturing an inspection substrate used therefor.

近年、半導体集積回路装置(以下、半導体装置と称する。)を搭載した電子機器の小型化及び低価格化の進歩はめざましく、これに伴って、半導体装置に対する小型化及び低価格化の要求が強くなっている。   2. Description of the Related Art In recent years, electronic devices equipped with semiconductor integrated circuit devices (hereinafter referred to as “semiconductor devices”) have made remarkable progress in downsizing and cost reduction. Accordingly, there is a strong demand for downsizing and cost reduction of semiconductor devices. It has become.

通常、半導体装置は、半導体素子のチップ(半導体チップ)とリードフレームとがボンディングワイヤによって電気的に接続された後、半導体チップ及びリードフレームが樹脂又はセラミクスにより封止された状態で供給され、プリント基板に実装される。しかし、電子機器の小型化の要求により、半導体ウェハから切り出されたままの半導体チップ、いわゆるベアチップを回路基板に直接実装する方法が開発されており、この実装方法に対応するために、品質が保証されたベアチップを低価格で供給することが望まれている。   Usually, a semiconductor device is supplied after a semiconductor element chip (semiconductor chip) and a lead frame are electrically connected by a bonding wire and then the semiconductor chip and the lead frame are sealed with resin or ceramics, and printed. Mounted on the board. However, due to the demand for miniaturization of electronic equipment, a method of directly mounting a semiconductor chip that has been cut out from a semiconductor wafer, a so-called bare chip, on a circuit board has been developed, and quality is guaranteed to support this mounting method. It is desired to supply the bare chip at a low price.

ベアチップの品質を保証するには、半導体ウェハに形成されている複数の半導体素子に対してウェハレベルでバーンイン等の検査をする必要がある。ところが、半導体ウェハ上の複数の半導体素子に対して1個又は数個ずつ何度にも分けて検査を行うことは多くの時間を要するので、時間的にもコスト的にも現実的ではない。そこで、半導体ウェハ上のすべての半導体素子に対してウェハレベルで一括してバーンイン等の検査を行うことが要求されている。   In order to guarantee the quality of the bare chip, it is necessary to inspect a plurality of semiconductor elements formed on the semiconductor wafer such as burn-in at the wafer level. However, since it takes a lot of time to inspect a plurality of semiconductor elements on a semiconductor wafer one by one or several times, it is not realistic in terms of time and cost. Therefore, it is required to perform an inspection such as burn-in on all the semiconductor elements on the semiconductor wafer at the wafer level.

複数の半導体素子に対してウェハレベルで一括に検査するには、半導体ウェハ上に形成されている複数の半導体素子に設けられた複数の検査用電極に電源電圧や信号を同時に印加し、これら複数の半導体素子を動作させる必要がある。従って、非常に多く(通常、数千個以上)の検査用端子を持つ検査用基板を用意する必要があるが、従来のニードル型の検査用基板ではピン数の点からも価格の点からも対応できない。   In order to collectively inspect a plurality of semiconductor elements at the wafer level, a power supply voltage and a signal are simultaneously applied to a plurality of inspection electrodes provided on the plurality of semiconductor elements formed on the semiconductor wafer. It is necessary to operate the semiconductor element. Therefore, it is necessary to prepare an inspection board having a very large number (usually several thousand or more) of inspection terminals. However, the conventional needle type inspection board has both the number of pins and the price. I can not cope.

そこで、半導体ウェハ上の複数の半導体チップに設けられた複数の検査用電極に、バンプからなる複数の検査用端子を同時にコンタクトさせることができるウェハ一括検査装置にが提案されている(例えば、特許文献1を参照。)。   Therefore, a wafer batch inspection apparatus has been proposed that can simultaneously contact a plurality of inspection terminals formed of bumps with a plurality of inspection electrodes provided on a plurality of semiconductor chips on a semiconductor wafer (for example, patents). See reference 1.)

以下、従来のウェハ一括検査装置について、図9の断面図を参照しながら説明する。図9は従来のウェハ一括検査装置の断面を示しており、図9(a)はウェハ一括検査装置の全体を示しており、図9(b)は図9(a)の領域Aを拡大して示している。   A conventional wafer batch inspection apparatus will be described below with reference to the cross-sectional view of FIG. 9 shows a cross section of a conventional wafer batch inspection apparatus, FIG. 9 (a) shows the entire wafer batch inspection apparatus, and FIG. 9 (b) enlarges the area A in FIG. 9 (a). It shows.

図9に示すように、ウェハトレイ111のウェハ保持部117の上には、複数の半導体素子がチップ形成領域ごとに形成された半導体ウェハ112が保持されており、半導体ウェハ112の主面(上面)の上には各半導体素子と電気的に接続された複数の検査用電極113が形成されている。   As shown in FIG. 9, a semiconductor wafer 112 in which a plurality of semiconductor elements are formed for each chip formation region is held on the wafer holding portion 117 of the wafer tray 111, and the main surface (upper surface) of the semiconductor wafer 112. A plurality of inspection electrodes 113 electrically connected to the respective semiconductor elements are formed on the substrate.

検査用基板120は、ウェハトレイ111に保持された半導体ウェハ112を挟み込むようにウェハトレイ111と対向して配置されている。検査用基板120の半導体ウェハ112と対向する面に形成された複数の検査用端子118が、それぞれ対応する検査用電極113と圧接されており、各半導体素子の特性を一括して検査することができる。   The inspection substrate 120 is arranged to face the wafer tray 111 so as to sandwich the semiconductor wafer 112 held on the wafer tray 111. A plurality of inspection terminals 118 formed on the surface of the inspection substrate 120 facing the semiconductor wafer 112 are in pressure contact with the corresponding inspection electrodes 113, and the characteristics of each semiconductor element can be inspected collectively. it can.

検査用基板120は、検査用端子118の基部となる基板電極126が設けられた配線基板121と、検査用端子118の先端部分となるバンプ端子143が設けられたバンプ付きシート141と、配線基板121とバンプ付きシート141との間に配置され且つ基板電極126とバンプ端子143とを電気的に接続する導電体133が設けられた異方導電弾性シート131とからなる。   The inspection substrate 120 includes a wiring substrate 121 provided with a substrate electrode 126 serving as a base portion of the inspection terminal 118, a bump-attached sheet 141 provided with a bump terminal 143 serving as a tip portion of the inspection terminal 118, and a wiring substrate. 121 and an anisotropic conductive elastic sheet 131 provided with a conductor 133 disposed between the bumped sheet 141 and the substrate electrode 126 and the bump terminal 143.

バンプ付きシート141は、外周部が剛性リング145によって固定されたポリイミドからなる絶縁性フィルム142と、絶縁性フィルム142の一の面に形成された複数の半球状のバンプ端子143と、絶縁性フィルム142のバンプ端子143と逆の面に形成され、各バンプ端子143と電気的に接続された複数の接続端子144とからなる。   The bumped sheet 141 includes an insulating film 142 made of polyimide with an outer peripheral portion fixed by a rigid ring 145, a plurality of hemispherical bump terminals 143 formed on one surface of the insulating film 142, and an insulating film. 142 includes a plurality of connection terminals 144 formed on the surface opposite to the bump terminals 143 and electrically connected to the bump terminals 143.

配線基板121は、バンプ付きシート141の各接続端子144と対応する位置に基板電極126がそれぞれ設けられており、また、各基板電極126は、上層配線124及び下層配線122からなる多層配線と電気的に接続されている。下層配線122と上層配線124との間には層間絶縁膜として下層絶縁膜123が形成されており、また、上層配線124の上には層間絶縁膜として上層絶縁膜125が形成されている。   The wiring substrate 121 is provided with substrate electrodes 126 at positions corresponding to the connection terminals 144 of the bumped sheet 141, and each substrate electrode 126 is electrically connected to the multilayer wiring composed of the upper layer wiring 124 and the lower layer wiring 122. Connected. A lower layer insulating film 123 is formed as an interlayer insulating film between the lower layer wiring 122 and the upper layer wiring 124, and an upper layer insulating film 125 is formed as an interlayer insulating film on the upper layer wiring 124.

異方導電弾性シート131は、シリコンゴム等の弾性部材132からなり、配線基板121とバンプ付きシート141との間に配置されている。異方導電弾性シート131のバンプ付きシート141の接続端子144と対向する部位には、異方導電弾性シート131の厚さ方向に鎖状に繋がった複数の導電性粒子からなる導電体133が埋め込まれており、配線基板121の基板電極126とバンプ付きシート141の接続端子144とは導電体133により電気的に接続されている。   The anisotropic conductive elastic sheet 131 is made of an elastic member 132 such as silicon rubber, and is disposed between the wiring board 121 and the bumped sheet 141. A conductor 133 made of a plurality of conductive particles connected in a chain shape in the thickness direction of the anisotropic conductive elastic sheet 131 is embedded in a portion of the anisotropic conductive elastic sheet 131 facing the connection terminal 144 of the bumped sheet 141. The board electrode 126 of the wiring board 121 and the connection terminal 144 of the bumped sheet 141 are electrically connected by a conductor 133.

また、異方導電弾性シート131におけるバンプ付きシート141の接続端子144と対向する部位には突出部が形成されており、配線基板121とバンプ付きシート141とを接近させる加圧力が作用すると、バンプ付きシート141のバンプ端子143は突出部の弾性力により半導体ウェハ112の検査用電極113の方に押圧されるので、半導体ウェハ112に段差部が存在したり又は反りが生じたりしていても、半導体ウェハ112の全面にわたって検査用端子118と検査電極113とを確実にコンタクトさせることができる。   Further, a projecting portion is formed in a portion of the anisotropic conductive elastic sheet 131 facing the connection terminal 144 of the bumped sheet 141, and when a pressing force is applied to bring the wiring board 121 and the bumped sheet 141 close to each other, Since the bump terminal 143 of the attached sheet 141 is pressed toward the inspection electrode 113 of the semiconductor wafer 112 by the elastic force of the protruding portion, even if the semiconductor wafer 112 has a stepped portion or warps, The inspection terminal 118 and the inspection electrode 113 can be reliably contacted over the entire surface of the semiconductor wafer 112.

検査用基板120の検査用端子118を検査用電極113に圧接するには以下のような方法が用いられている。   The following method is used to press the inspection terminal 118 of the inspection substrate 120 against the inspection electrode 113.

ウェハトレイ111の周囲には、ウェハ保持部117を取り囲むようにリップ状の断面を有する弾性体からなる環状のシール部材114が設けられている。ウェハトレイ111とシール部材114との間には環状の減圧用凹状溝115が形成されている。ウェハトレイ111の一側部には流路開閉バルブ116が設けられており、流路開閉バルブ116の先には真空ポンプ(図示せず)等の減圧手段が接続されている。   Around the wafer tray 111, an annular seal member 114 made of an elastic body having a lip-shaped cross section is provided so as to surround the wafer holding portion 117. An annular pressure-reducing concave groove 115 is formed between the wafer tray 111 and the seal member 114. A channel opening / closing valve 116 is provided at one side of the wafer tray 111, and a pressure reducing means such as a vacuum pump (not shown) is connected to the tip of the channel opening / closing valve 116.

まず、ウェハトレイ111に半導体ウェハ112を保持させて、検査用基板120の各検査用端子118を各検査用電極113に対向させた状態で、検査用基板120を環状のシール部材114と密着させることによりウェハ保持部117を取り囲む密閉空間119を形成する。次に、真空ポンプ等の減圧手段を駆動して減圧用凹状溝115の内部を減圧することにより密閉空間119を減圧状態とする。   First, the semiconductor wafer 112 is held on the wafer tray 111, and the inspection substrate 120 is brought into close contact with the annular seal member 114 in a state where each inspection terminal 118 of the inspection substrate 120 is opposed to each inspection electrode 113. Thus, a sealed space 119 surrounding the wafer holding part 117 is formed. Next, the sealed space 119 is brought into a decompressed state by driving the decompression means such as a vacuum pump to decompress the inside of the decompression concave groove 115.

密閉空間119を減圧することにより、検査用基板120の表面側と裏面側との間には圧力差が生じ、検査用基板120をウェハトレイ111の方向に押圧する力が加えられる。これにより、環状のシール部材114の断面形状が弓状に弾性変形するので、検査用基板120とウェハトレイ111とが一層接近して検査用端子118と検査用電極113とが確実にコンタクトする。
特開平7−231019号公報
By reducing the pressure in the sealed space 119, a pressure difference is generated between the front surface side and the back surface side of the inspection substrate 120, and a force is applied to press the inspection substrate 120 toward the wafer tray 111. As a result, the cross-sectional shape of the annular seal member 114 is elastically deformed into an arcuate shape, so that the inspection substrate 120 and the wafer tray 111 come closer to each other and the inspection terminal 118 and the inspection electrode 113 are reliably in contact with each other.
Japanese Patent Laid-Open No. 7-231019

しかしながら、従来のウェハ一括検査装置には以下のような問題がある。検査用基板120は検査対象である半導体ウェハ112よりも大きく、検査用基板120の外側の領域には検査用端子118が設けられていない領域が存在する。密閉空間119を減圧することにより、検査用端子118と検査用電極113とを圧接する場合に、最も外側に形成されている検査用端子118とシール部材114が接触している部分との間に位置する領域には検査用基板120を支えるものがなにも存在していない。   However, the conventional wafer batch inspection apparatus has the following problems. The inspection substrate 120 is larger than the semiconductor wafer 112 to be inspected, and there is a region where the inspection terminals 118 are not provided in the region outside the inspection substrate 120. When the inspection terminal 118 and the inspection electrode 113 are pressed against each other by reducing the pressure in the sealed space 119, the outermost inspection terminal 118 and the seal member 114 are in contact with each other. There is nothing that supports the inspection substrate 120 in the positioned region.

また、シール部材114は弾性体であり、検査用端子118よりも変形しやすいため、検査用基板120の外側の領域は中央部よりもウェハトレイ111に接近する。その結果、検査用基板120にたわみが生じて検査用基板120の中央部は逆に浮き上がる。   Further, since the seal member 114 is an elastic body and is more easily deformed than the inspection terminal 118, the region outside the inspection substrate 120 is closer to the wafer tray 111 than the center portion. As a result, the inspection substrate 120 is deflected and the central portion of the inspection substrate 120 is lifted up.

このため、検査用基板120の周縁部に形成された検査用端子118を検査用電極113に圧接する力は非常に強くなる一方、検査用基板120の周縁部を除く中央部に位置する検査用端子118を検査用電極113に圧接する力は弱くなる。すなわち、検査用端子118と検査用電極113とを接触させようとする力は、半導体ウェハ112の面内において大きくばらついてしまう。その結果、中央部に位置する検査用端子118と検査用電極113との接触抵抗が増大するという問題が生じる。   Therefore, the force that presses the inspection terminal 118 formed on the peripheral portion of the inspection substrate 120 against the inspection electrode 113 is very strong, while the inspection terminal is located in the central portion excluding the peripheral portion of the inspection substrate 120. The force that presses the terminal 118 against the inspection electrode 113 is weakened. That is, the force for bringing the inspection terminal 118 and the inspection electrode 113 into contact greatly varies within the surface of the semiconductor wafer 112. As a result, there arises a problem that the contact resistance between the inspection terminal 118 and the inspection electrode 113 located in the central portion increases.

これを解決する最も単純な方法は、検査用基板120の厚さを厚くして検査用基板120の剛性を大きくすることであるが、この場合には検査用基板120の重量が重くなり、検査工程における取り扱いが困難になるという問題がある。   The simplest method for solving this is to increase the rigidity of the inspection substrate 120 by increasing the thickness of the inspection substrate 120. In this case, however, the inspection substrate 120 becomes heavy and the inspection substrate 120 becomes heavy. There is a problem that handling in the process becomes difficult.

本発明は、前記問題を解決し、ウェハ保持部の周囲の密閉空間を減圧状態とすることにより、検査用基板の周縁部が中央部よりもウェハトレイ側に接近するように変形した場合においても、検査用端子が検査用電極に均等に圧接され、検査用端子と検査用電極との間の接触抵抗が上昇することのない、ウェハ一括検査装置を実現できるようにすることを目的とする。   The present invention solves the above-mentioned problem, and even when the peripheral portion of the inspection substrate is deformed so as to be closer to the wafer tray side than the central portion by setting the sealed space around the wafer holding portion in a reduced pressure state, An object of the present invention is to realize a wafer batch inspection apparatus in which inspection terminals are evenly pressed against inspection electrodes and contact resistance between the inspection terminals and the inspection electrodes does not increase.

前記の目的を達成するため、本発明においてはウェハ一括検査装置を周縁部における検査用端子の高さが他の領域よりも低い検査用基板を備える構成とする。   In order to achieve the above object, in the present invention, the wafer collective inspection apparatus is configured to include an inspection substrate in which the height of the inspection terminal at the peripheral portion is lower than that of other regions.

具体的に、本発明に係る第1のウェハ一括検査装置は、半導体ウェハを保持するウェハトレイと、半導体ウェハの主面の上に形成された複数の半導体素子を一括して検査する検査用基板とを備え、検査用基板は、ウェハトレイと対向して配置され且つウェハトレイと対向する面に複数の検査用端子を有し、各検査用端子は、半導体ウェハの主面の上に形成され且つ各半導体素子と電気的に接続された各検査用電極とそれぞれ圧接されることにより、検査用基板と各半導体素子と電気的に接続し、複数の検査用端子のうち検査用基板の周縁部に形成された検査用端子は、検査用基板の周縁部を除く領域に形成された検査用端子よりも検査用基板の基板面からの高さが低いことを特徴とする。   Specifically, a first wafer collective inspection apparatus according to the present invention includes a wafer tray that holds a semiconductor wafer, an inspection substrate that collectively inspects a plurality of semiconductor elements formed on the main surface of the semiconductor wafer, and The inspection substrate is disposed to face the wafer tray and has a plurality of inspection terminals on the surface facing the wafer tray, each inspection terminal being formed on the main surface of the semiconductor wafer and each semiconductor By being in pressure contact with each inspection electrode electrically connected to the element, it is electrically connected to the inspection substrate and each semiconductor element, and is formed on the peripheral portion of the inspection substrate among the plurality of inspection terminals. The inspection terminal is characterized in that the height from the substrate surface of the inspection substrate is lower than the inspection terminal formed in the region excluding the peripheral portion of the inspection substrate.

第1のウェハ一括検査装置によれば、複数の検査用端子のうち検査用基板の周縁部に形成された検査用端子は、検査用基板の周縁部を除く領域に形成された検査用端子よりも検査用基板の基板面からの高さが低い検査用端子を検査用電極に圧接する際に検査用基板が変形した場合にも、各検査用端子がそれぞれ対応する検査用電極と均等に圧接されるので、検査用端子と検査用電極との間の接触抵抗の上昇を防止でき、その結果、信頼性の高いウェハ一括検査装置を実現できる。   According to the first wafer collective inspection apparatus, the inspection terminals formed on the peripheral portion of the inspection substrate among the plurality of inspection terminals are more than the inspection terminals formed in the region excluding the peripheral portion of the inspection substrate. Even when the inspection substrate is deformed when the inspection terminal having a low height from the substrate surface of the inspection substrate is pressed against the inspection electrode, each inspection terminal is equally pressed against the corresponding inspection electrode. Therefore, an increase in contact resistance between the inspection terminal and the inspection electrode can be prevented, and as a result, a highly reliable wafer batch inspection apparatus can be realized.

第1のウェハ一括検査装置において、ウェハトレイは、トレイ本体と、トレイ本体に設けられ、半導体ウェハを保持するウェハ保持部と、該ウェハ保持部を囲むようにトレイ本体に設けられたシール部材とを有し、シール部材は、検査用基板と密着することにより、ウェハ保持部の周囲の空間を密閉空間とし、複数の検査用端子は、密閉空間を減圧することにより、それぞれ対応する検査用電極と圧接されることが好ましい。このような構成であれば、検査用端子を検査用電極に確実に圧接することができる。   In the first wafer collective inspection apparatus, the wafer tray includes a tray main body, a wafer holding portion that is provided on the tray main body and holds a semiconductor wafer, and a seal member that is provided on the tray main body so as to surround the wafer holding portion. The sealing member is in close contact with the inspection substrate, thereby making the space around the wafer holding portion a sealed space, and the plurality of inspection terminals are respectively provided with the corresponding inspection electrodes by depressurizing the sealed space. It is preferable to press-contact. With such a configuration, the inspection terminal can be reliably pressed against the inspection electrode.

第1のウェハ一括検査装置において、検査用基板は、配線基板と、ウェハトレイに保持された半導体基板と配線基板との間に配置されたバンプ付きシートと、配線基板とバンプ付きシートとの間に挟まれた異方導電弾性シートとを有し、各検査用端子は、バンプ付きシートの半導体基板と対向する面に設けられたバンプ端子と、バンプ付きシートのバンプ端子と反対側の面に設けられ且つバンプ端子と電気的に接続された接続端子と、配線基板のバンプ付きシートと対向する面に設けられた基板電極と、異方導電弾性シートを貫通するように形成され且つ基板電極と接続端子とを電気的に接続する導電体とを含み、バンプ付きシートの周縁部に形成されたバンプ端子は、バンプ付きシートの周縁部を除く領域に形成されたバンプ端子よりも、バンプ付きシートのシート面からの高さが低いことが好ましい。このようにすることにより、検査用基板の周縁部における検査用端子の高さを確実に低くすることができる。   In the first wafer batch inspection apparatus, the inspection substrate includes a wiring substrate, a bumped sheet disposed between the semiconductor substrate held on the wafer tray and the wiring substrate, and the wiring substrate and the bumped sheet. Each inspection terminal is provided on a surface opposite to the bump terminal of the bumped sheet, and a bump terminal provided on the surface facing the semiconductor substrate of the bumped sheet. Connected to the bump terminals and electrically connected to the bump terminals, a substrate electrode provided on the surface of the wiring board facing the bumped sheet, and an anisotropic conductive elastic sheet so as to penetrate and connect to the substrate electrodes A bump terminal formed on a peripheral portion of the bumped sheet, than a bump terminal formed in a region excluding the peripheral portion of the bumped sheet, It is preferable that a low height from the seat surface of the pump with the sheet. By doing in this way, the height of the inspection terminal at the peripheral edge of the inspection substrate can be reliably reduced.

第1のウェハ一括検査装置において、検査用基板は、配線基板と、ウェハトレイに保持された半導体基板と配線基板との間に配置されたバンプ付きシートと、配線基板とバンプ付きシートとの間に挟まれた異方導電弾性シートとを有し、各検査用端子は、バンプ付きシートの半導体基板と対向する面に設けられたバンプ端子と、バンプ付きシートのバンプ端子と反対側の面に設けられ且つバンプ端子と電気的に接続された接続端子と、配線基板のバンプ付きシートと対向する面に設けられた基板電極と、異方導電弾性シートを貫通するように形成され且つ基板電極と接続端子とを電気的に接続する導電体とを含み、異方導電弾性シートの周縁部に形成された導電体は、異方導電弾性シートの周縁部を除く領域に形成された導電体よりも高さが低いことが好ましい。このような構成であっても、検査用基板の周縁部における検査用端子の高さを確実に低くすることができる。   In the first wafer batch inspection apparatus, the inspection substrate includes a wiring substrate, a bumped sheet disposed between the semiconductor substrate held on the wafer tray and the wiring substrate, and the wiring substrate and the bumped sheet. Each inspection terminal is provided on a surface opposite to the bump terminal of the bumped sheet, and a bump terminal provided on the surface facing the semiconductor substrate of the bumped sheet. Connected to the bump terminals and electrically connected to the bump terminals, a substrate electrode provided on the surface of the wiring board facing the bumped sheet, and an anisotropic conductive elastic sheet so as to penetrate and connect to the substrate electrodes A conductor formed on the periphery of the anisotropic conductive elastic sheet is higher than a conductor formed on a region excluding the periphery of the anisotropic conductive elastic sheet. Saga Ikoto is preferable. Even with such a configuration, the height of the inspection terminal at the peripheral edge of the inspection substrate can be reliably reduced.

第1のウェハ一括検査装置において、検査用基板は、配線基板と、ウェハトレイに保持された半導体基板と配線基板との間に配置されたバンプ付きシートと、配線基板とバンプ付きシートとの間に挟まれた異方導電弾性シートとを有し、各検査用端子は、バンプ付きシートの半導体基板と対向する面に設けられたバンプ端子と、バンプ付きシートのバンプ端子と逆の面に設けられ且つバンプ端子と電気的に接続された接続端子と、配線基板のバンプ付きシートと対向する面に設けられた基板電極と、異方導電弾性シートを貫通するように形成され且つ基板電極と接続端子とを電気的に接続する導電体とを含み、配線基板の周縁部に形成された基板電極は、配線基板の周縁部を除く領域に形成された基板電極よりも配線基板の基板面からの高さが低い位置に形成されていることが好ましい。このような構成とした場合にも、検査用基板の周縁部における検査用端子の高さを確実に低くすることができる。   In the first wafer batch inspection apparatus, the inspection substrate includes a wiring substrate, a bumped sheet disposed between the semiconductor substrate held on the wafer tray and the wiring substrate, and the wiring substrate and the bumped sheet. Each inspection terminal is provided on the surface opposite to the bump terminal of the bumped sheet and the bump terminal provided on the surface facing the semiconductor substrate of the bumped sheet. And a connection terminal electrically connected to the bump terminal, a substrate electrode provided on the surface of the wiring substrate facing the bumped sheet, and the substrate electrode and the connection terminal formed so as to penetrate the anisotropic conductive elastic sheet. The substrate electrode formed on the peripheral portion of the wiring board is higher than the substrate electrode formed in the region excluding the peripheral portion of the wiring substrate from the substrate surface of the wiring substrate. The It is preferably formed at a lower position. Even in such a configuration, the height of the inspection terminal at the peripheral edge of the inspection substrate can be reliably reduced.

本発明に係る第2のウェハ一括検査装置は、半導体ウェハを保持するウェハトレイと、半導体ウェハの主面の上に形成された複数の半導体素子を一括して検査する検査用基板とを備え、検査用基板は、ウェハトレイと対向して配置され且つウェハトレイと対向する面に複数の検査用端子を有し、ウェハトレイは、トレイ本体と、トレイ本体に設けられ、半導体ウェハを搭載するウェハ保持部と、ウェハ保持部を囲むようにトレイ本体に設けられ、検査用基板と密着することによりウェハ保持部の周囲の空間を密閉空間とするシール部材とを有し、ウェハ保持部には、密閉空間を減圧することにより各検査用端子と各検査用電極とを圧接する際に検査用基板に生じる反りの形状に合わせて、ウェハ保持部の中心部から周縁部に向かって高さが次第に低くなる凸状領域が設けられていることを特徴とする。   A second wafer collective inspection apparatus according to the present invention includes a wafer tray for holding a semiconductor wafer, and an inspection substrate for inspecting a plurality of semiconductor elements formed on the main surface of the semiconductor wafer. The substrate for use is disposed facing the wafer tray and has a plurality of inspection terminals on the surface facing the wafer tray, the wafer tray is provided on the tray body, the wafer holding unit on which the semiconductor wafer is mounted, It is provided in the tray body so as to surround the wafer holding part, and has a sealing member that closes the space around the wafer holding part by being in close contact with the inspection substrate. The wafer holding part is decompressed. Thus, the height from the center of the wafer holding part toward the peripheral part is adjusted in accordance with the shape of the warp generated on the inspection substrate when each inspection terminal and each inspection electrode are pressed against each other. Wherein the protruding region to be low in are provided.

第2のウェハ一括検査装置によれば、ウェハ保持部には、密閉空間を減圧することにより各検査用端子と各検査用電極とを圧接する際に検査用基板に生じる反りの形状と一致して、ウェハ保持部の中心部の高さが周縁部と比べて高くなった凸状領域が設けられているため、検査用端子を検査用電極に圧接する際に検査用基板の周縁部が中央部よりもウェハトレイ側に近づくように変形した場合においても、各検査用端子を対応する検査用電極にすべて均一に圧接させることが可能となる。従って、検査用端子と検査用電極との間の接触抵抗の上昇を防止でき、その結果、信頼性の高いウェハ一括検査装置を実現できる。   According to the second wafer collective inspection apparatus, the wafer holding portion matches the shape of the warp generated on the inspection substrate when the inspection terminals and the inspection electrodes are pressed against each other by depressurizing the sealed space. In addition, since the convex region in which the height of the central portion of the wafer holding portion is higher than the peripheral portion is provided, the peripheral portion of the inspection substrate is centered when the inspection terminal is pressed against the inspection electrode. Even when it is deformed so as to be closer to the wafer tray side than the portion, it is possible to uniformly press contact each inspection terminal with the corresponding inspection electrode. Accordingly, an increase in contact resistance between the inspection terminal and the inspection electrode can be prevented, and as a result, a highly reliable wafer batch inspection apparatus can be realized.

第2のウェハ一括検査装置において、凸状領域は、ウェハ保持部から着脱自在な構造を有する凸状部材により形成されていることが好ましい。このような構成とすることにより、検査用基板の変形の程度に応じて凸状部材を交換することが可能となり、各検査用端子と検査用電極とをさらに均一に圧接することができる。   In the second wafer collective inspection apparatus, the convex region is preferably formed by a convex member having a structure that is detachable from the wafer holder. By adopting such a configuration, it becomes possible to replace the convex member according to the degree of deformation of the inspection substrate, and it is possible to press the inspection terminals and the inspection electrodes more uniformly.

本発明に係る第1の検査用基板の製造方法は、ウェハトレイに保持された半導体ウェハの主面の上に形成された複数の半導体素子を一括して検査するウェハ一括検査装置に用いる複数の検査用端子を有する検査用基板の製造方法を対象とし、各検査用端子の基部である複数の基板電極を有する配線基板を形成する工程と、各検査用端子の先端部である複数のバンプ端子と、各バンプ端子と電気的に接続された複数の接続端子とを有するバンプ付きシートを形成する工程と、各基板電極と各接続端子とを電気的に接続する複数の導電体を有する異方導電弾性シートを形成する工程とを備え、バンプ付きシートを形成する工程は、導電性フィルムと絶縁性フィルムとが積層された積層フィルムに剛性リングを接着する工程と、積層フィルムにおける所定の位置に、絶縁性フィルムを貫通し且つ導電性フィルムを露出させる複数のバンプホールを形成する工程と、各バンプホールに導電性材料を充填すると共に、絶縁性フィルムの表面における各バンプホールの周辺領域に導電性材料を等方的に成長させることにより、導電性フィルムとそれぞれ電気的に接続された複数のバンプ端子を形成する工程と、導電性フィルムにおける各バンプ端子との接続部分を残すようにパターニングを行い、それぞれが各バンプ端子と電気的に接続された複数の接続端子を形成する工程とを含み、バンプホールを形成する工程は、積層フィルムの周縁部に、積層フィルムの周縁部を除く領域に形成するバンプホールよりも径が小さいバンプホールを形成する工程であることを特徴とする。   A first inspection substrate manufacturing method according to the present invention includes a plurality of inspections used in a wafer batch inspection apparatus that collectively inspects a plurality of semiconductor elements formed on a main surface of a semiconductor wafer held on a wafer tray. A method of manufacturing a test substrate having a test terminal, forming a wiring substrate having a plurality of substrate electrodes as a base portion of each test terminal, and a plurality of bump terminals as tip portions of each test terminal; Forming a sheet with bumps having a plurality of connection terminals electrically connected to each bump terminal, and anisotropic conductivity having a plurality of conductors electrically connecting each substrate electrode and each connection terminal A step of forming an elastic sheet, and a step of forming a sheet with a bump includes a step of bonding a rigid ring to a laminated film in which a conductive film and an insulating film are laminated, and a step in the laminated film. A step of forming a plurality of bump holes penetrating the insulating film and exposing the conductive film at a predetermined position, filling each bump hole with a conductive material, and forming each bump hole on the surface of the insulating film By isotropically growing a conductive material in the peripheral region, a step of forming a plurality of bump terminals each electrically connected to the conductive film and a connection portion between each bump terminal in the conductive film are left. Patterning and forming a plurality of connection terminals each electrically connected to each bump terminal, and the step of forming a bump hole includes a peripheral portion of the laminated film and a peripheral portion of the laminated film. It is a process of forming a bump hole whose diameter is smaller than that of the bump hole formed in the region excluding.

第1の検査用基板の製造方法によれば、積層フィルムの周縁部に、積層フィルムの周縁部を除く領域に形成するバンプホールよりも直径が小さなバンプホールを形成する工程を備えているため、検査用基板の周縁部における検査用端子の高さを低くすることができるので、検査用端子を検査用電極に圧接する際に検査用基板が変形した場合にも、各検査用端子が対応する検査用電極にすべて均一に圧接される検査用基板を容易に得ることができる。   According to the first method for manufacturing a substrate for inspection, since it includes a step of forming a bump hole having a smaller diameter than a bump hole formed in a region excluding the peripheral portion of the laminated film at the peripheral portion of the laminated film, Since the height of the inspection terminal at the peripheral edge portion of the inspection substrate can be reduced, each inspection terminal corresponds even when the inspection substrate is deformed when the inspection terminal is pressed against the inspection electrode. It is possible to easily obtain an inspection substrate that is uniformly pressed against the inspection electrode.

第1の検査用基板の製造方法において、バンプ端子を形成する工程は、電気メッキによりバンプホールの内部及び積層フィルムにおけるバンプホールの周辺領域に導電性材料を堆積させる工程であることが好ましい。また、導電性材料は、ニッケルであることが好ましい。このようにすることにより、高さの異なるバンプホールを確実に形成することができる。   In the first method for manufacturing an inspection substrate, the step of forming the bump terminal is preferably a step of depositing a conductive material in the inside of the bump hole and in the peripheral region of the bump hole in the laminated film by electroplating. The conductive material is preferably nickel. By doing so, bump holes having different heights can be reliably formed.

本発明の第2の検査用基板の製造方法は、ウェハトレイに保持された半導体ウェハの主面の上に形成された複数の半導体素子を一括して検査するウェハ一括検査装置に用いる複数の検査用端子を有する検査用基板の製造方法を対象とし、各検査用端子の基部である複数の基板電極を有する配線基板を形成する工程と、各検査用端子の先端部である複数のバンプ端子と、各バンプ端子と電気的に接続された複数の接続端子とを有するバンプ付きシートを形成する工程と、各基板電極と各接続端子とを電気的に接続する複数の導電体を有する異方導電弾性シートを形成する工程とを備え、異方導電弾性シートを形成する工程は、互いに対向する部位に磁性体が埋め込まれた複数の導電体形成領域が設けられた一対の上金型と下金型とを用意する工程と、導電性粒子を散在させた未硬化のシリコンゴムを一対の上金型と下金型との隙間で挟持する工程と、一対の上金型と下金型の外部から磁場を与えて各磁性体に発生させた磁場により、シリコンゴム中に散在する導電性粒子を、各導電体形成領域において電気的に相互に接続された鎖状に配置して、異方導電弾性シートを貫通する複数の導電体を形成する工程と、シリコンゴムを硬化させる工程とを含み、一対の上金型と下金型は、一対の上金型と下金型の周縁部に位置する導電体形成領域における一対の上金型と下金型との間の隙間が、一対の上金型と下金型の周縁部を除く部位に位置する導電体形成領域における一対の上金型と下金型との間の隙間よりも小さく設定されており、異方導電弾性シートの周縁部に位置する領域には、異方導電弾性シートの周縁部を除く領域に形成される導電体よりも高さが低い導電体を形成することを特徴とする。   The second inspection substrate manufacturing method of the present invention is a plurality of inspection substrates used in a wafer collective inspection apparatus that collectively inspects a plurality of semiconductor elements formed on a main surface of a semiconductor wafer held on a wafer tray. Targeting a method for manufacturing an inspection substrate having a terminal, a step of forming a wiring substrate having a plurality of substrate electrodes that are base portions of each inspection terminal, a plurality of bump terminals that are tip portions of each inspection terminal, Forming a sheet with bumps having a plurality of connection terminals electrically connected to each bump terminal, and anisotropic conductive elasticity having a plurality of conductors electrically connecting each substrate electrode and each connection terminal A step of forming a sheet, and the step of forming an anisotropic conductive elastic sheet includes a pair of upper and lower molds provided with a plurality of conductor formation regions in which magnetic materials are embedded in mutually opposing portions. And a man who prepares A step of sandwiching uncured silicon rubber interspersed with conductive particles in a gap between a pair of upper mold and lower mold, and applying a magnetic field from outside the pair of upper mold and lower mold A plurality of conductive particles scattered in the silicon rubber by the magnetic field generated in the magnetic material are arranged in a chain electrically connected to each other in each conductor forming region, and pass through the anisotropic conductive elastic sheet. A pair of upper molds and lower molds in a conductor forming region located at the peripheral edge of the pair of upper molds and lower molds. The gap between the pair of upper mold and the lower mold is a gap between the pair of upper mold and the lower mold in the conductor forming region located at a portion excluding the peripheral portion of the pair of upper mold and the lower mold. It is set to be smaller than the gap between them, and the region located at the peripheral edge of the anisotropic conductive elastic sheet Wherein the conductive periphery height than a conductor formed in a region excluding the elastic sheet to form a lower conductor.

第2の検査用基板の製造方法によれば、異方導電弾性シートの周縁部に位置する領域には、異方導電弾性シートの周縁部を除く領域に形成される導電体よりも高さが低い導電体が形成されるため、検査用基板の周縁部における検査用端子の高さを低くすることができるので、検査用端子を検査用電極に圧接する際に検査用基板が変形した場合にも、各検査用端子が対応する検査用電極にすべて均一に圧接される検査用基板を容易に得ることができる。   According to the second inspection substrate manufacturing method, the region located at the peripheral edge of the anisotropic conductive elastic sheet has a height higher than the conductor formed in the region excluding the peripheral edge of the anisotropic conductive elastic sheet. Since the low conductor is formed, the height of the inspection terminal at the peripheral portion of the inspection substrate can be reduced, so that the inspection substrate is deformed when the inspection terminal is pressed against the inspection electrode. In addition, it is possible to easily obtain an inspection substrate in which each inspection terminal is uniformly pressed against the corresponding inspection electrode.

本発明の第3の検査用基板の製造方法は、ウェハトレイに保持された半導体ウェハの主面の上に形成された複数の半導体素子を一括して検査するウェハ一括検査装置に用いる複数の検査用端子を有する検査用基板の製造方法を対象とし、各検査用端子の基部である複数の基板電極を有する配線基板を形成する工程と、各検査用端子の先端部である複数のバンプ端子と、各バンプ端子と電気的に接続された複数の接続端子とを有するバンプ付きシートを形成する工程と、各基板電極と各接続端子とを電気的に接続する複数の導電体を有する異方導電弾性シートを形成する工程とを備え、配線基板を形成する工程は、配線基板の基板本体の上における所定の領域に段差用の絶縁膜を形成する工程と、段差用の絶縁膜の上を含む基板本体の上に少なくとも1層の層間絶縁膜を形成する工程と、層間絶縁膜の上に複数の基板電極を形成する工程とを含み、配線基板の周縁部において基板電極を、配線基板の周縁部を除く領域よりも基板本体からの高さが低い位置に形成することを特徴とする。   The third inspection substrate manufacturing method of the present invention is a plurality of inspection substrates used in a wafer batch inspection apparatus that collectively inspects a plurality of semiconductor elements formed on a main surface of a semiconductor wafer held on a wafer tray. Targeting a method for manufacturing an inspection substrate having a terminal, a step of forming a wiring substrate having a plurality of substrate electrodes that are base portions of each inspection terminal, a plurality of bump terminals that are tip portions of each inspection terminal, Forming a sheet with bumps having a plurality of connection terminals electrically connected to each bump terminal, and anisotropic conductive elasticity having a plurality of conductors electrically connecting each substrate electrode and each connection terminal Forming a sheet, and the step of forming the wiring board includes a step of forming a step insulating film in a predetermined region on the substrate body of the wiring substrate, and a substrate including the step insulating film A little on the body The method includes a step of forming an interlayer insulating film of one layer and a step of forming a plurality of substrate electrodes on the interlayer insulating film, wherein the substrate electrode is disposed at a peripheral portion of the wiring substrate from a region excluding the peripheral portion of the wiring substrate. Is formed at a position where the height from the substrate body is low.

第3の検査用基板の製造方法によれば、配線基板の周縁部において基板電極を配線基板の周縁部を除く領域よりも基板本体からの高さが低い位置に形成するため、検査用基板の周縁部における検査用端子の高さを低くすることができるので、検査用端子を検査用電極に圧接する際に検査用基板が変形した場合にも、各検査用端子が対応する検査用電極にすべて均一に圧接される検査用基板を容易に得ることができる。   According to the third method for manufacturing a substrate for inspection, the substrate electrode is formed at a position where the height from the substrate body is lower than the region excluding the periphery of the wiring substrate at the peripheral portion of the wiring substrate. Since the height of the inspection terminal at the peripheral edge can be reduced, even if the inspection substrate is deformed when the inspection terminal is pressed against the inspection electrode, each inspection terminal becomes a corresponding inspection electrode. It is possible to easily obtain an inspection substrate that is uniformly pressed.

本発明の検査用基板及びその製造方法並びにウェハトレイによれば、ウェハ保持部の周囲の密閉空間を減圧状態とすることにより、検査用基板の周縁部が中央部よりもウェハトレイ側に接近するように変形した場合においても、バンプ端子が検査用電極に均等に圧接され、バンプ端子と検査用電極との間の接触抵抗が上昇することのない、ウェハ一括検査装置を実現できる。   According to the inspection substrate, the manufacturing method thereof, and the wafer tray of the present invention, the peripheral space of the inspection substrate is closer to the wafer tray side than the center portion by reducing the sealed space around the wafer holding portion. Even when the bump terminal is deformed, it is possible to realize a wafer batch inspection apparatus in which the bump terminals are uniformly pressed against the inspection electrodes and the contact resistance between the bump terminals and the inspection electrodes does not increase.

(第1の実施形態)
本発明の第1の実施形態について、図面を参照しながら説明する。図1は本実施形態に係る検査用基板を備えたウェハ一括検査用装置の断面構造を示しており、図1(a)は全体を示しており、図1(b)は図1(a)の領域Aを拡大して示している。
(First embodiment)
A first embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a sectional structure of a wafer batch inspection apparatus provided with an inspection substrate according to the present embodiment, FIG. 1 (a) shows the whole, and FIG. 1 (b) shows FIG. 1 (a). The area A of FIG.

図1に示すように、本実施形態のウェハ一括検査用装置はウェハトレイ11とウェハトレイ11と主面が対向するように配置された検査用基板20とによって構成されている。   As shown in FIG. 1, the wafer batch inspection apparatus according to the present embodiment includes a wafer tray 11, a wafer tray 11, and an inspection substrate 20 disposed so that the main surfaces face each other.

ウェハトレイ11のウェハ保持部17に、半導体ウェハ12を主面が上になるようにして保持する。半導体ウェハ12の主面の上には、複数の半導体素子が各チップ形成領域に形成されており、各半導体素子にはそれぞれ複数の検査用電極13が設けられている。   The semiconductor wafer 12 is held on the wafer holder 17 of the wafer tray 11 with the main surface facing up. On the main surface of the semiconductor wafer 12, a plurality of semiconductor elements are formed in each chip formation region, and a plurality of inspection electrodes 13 are provided on each semiconductor element.

検査用基板20の主面には、ウェハトレイ11に保持された半導体ウェハ12に設けられた複数の検査用電極13のそれぞれに対応する位置に検査用端子18が設けられている。各検査用電極13のそれぞれに対応する検査用端子18を圧接して、検査用基板20と各半導体素子とを電気的に接続することにより、各半導体素子に対して電源電圧及び各種の信号を供給して、各半導体素子の動作状態のモニタ等を行う。これにより、ウェハ一括でバーンイン等の検査を行うことができる。   On the main surface of the inspection substrate 20, inspection terminals 18 are provided at positions corresponding to the plurality of inspection electrodes 13 provided on the semiconductor wafer 12 held on the wafer tray 11. By pressing the inspection terminals 18 corresponding to the respective inspection electrodes 13 and electrically connecting the inspection substrate 20 and the respective semiconductor elements, the power supply voltage and various signals are supplied to the respective semiconductor elements. Then, the operation state of each semiconductor element is monitored. Thereby, inspections such as burn-in can be performed in a batch of wafers.

本実施形態の検査用基板20は、配線基板21と異方導電弾性シート31とバンプ付きシート41とによって構成されている。   The inspection substrate 20 of the present embodiment includes a wiring substrate 21, an anisotropic conductive elastic sheet 31, and a bumped sheet 41.

バンプ付きシート41は、外周部が剛性リング45により固定されたポリイミドからなる絶縁性フィルム42と、絶縁性フィルム42のウェハトレイ11と対向する面に設けられた複数のバンプ端子43と、絶縁性フィルム42のバンプ端子43とは逆の面に設けられ且つ各バンプ端子と電気的に接続された接続端子44とによって構成されている。本実施形態においてはバンプ端子43として、直径が異なる2種類のバンプ端子が設けられており、検査用基板20がウェハトレイ11の側に大きく変形する周縁部に設けられたバンプ端子43は、他の領域に設けられたバンプ端子43よりも直径が小さく、高さも低くなっている。   The bumped sheet 41 includes an insulating film 42 made of polyimide with an outer peripheral portion fixed by a rigid ring 45, a plurality of bump terminals 43 provided on the surface of the insulating film 42 facing the wafer tray 11, and an insulating film. 42 is provided on a surface opposite to the bump terminal 43 and is constituted by a connection terminal 44 electrically connected to each bump terminal. In the present embodiment, two types of bump terminals having different diameters are provided as the bump terminals 43, and the bump terminals 43 provided on the peripheral edge where the inspection substrate 20 is largely deformed on the wafer tray 11 side are the other bump terminals 43. The diameter is smaller and the height is lower than the bump terminal 43 provided in the region.

配線基板21は、ガラス基板である基板本体28と、基板本体28のウェハトレイ11と対向する面(主面)に設けられた多層配線と、それぞれが多層配線と接続され且つバンプ付きシート41の各接続端子44と対向する位置に設けられた複数の基板電極26とによって構成されている。本実施形態においては、多層配線は下層配線22と上層配線24との2層の配線からなり、下層配線22及び上層配線24はそれぞれ層間絶縁膜である下層絶縁膜23及び上層絶縁膜25に埋め込まれている。   The wiring substrate 21 includes a substrate body 28 that is a glass substrate, a multilayer wiring provided on a surface (main surface) facing the wafer tray 11 of the substrate body 28, and each of the bumped sheets 41 connected to the multilayer wiring. A plurality of substrate electrodes 26 are provided at positions facing the connection terminals 44. In the present embodiment, the multilayer wiring is composed of two layers of a lower layer wiring 22 and an upper layer wiring 24, and the lower layer wiring 22 and the upper layer wiring 24 are embedded in the lower layer insulating film 23 and the upper layer insulating film 25, which are interlayer insulating films, respectively. It is.

異方導電弾性シート31は、絶縁性のシリコンゴムである弾性体32と弾性体32を貫通する導電体33とからなり、配線基板21とバンプ付きシート41との間に配置されている。導電体33は、バンプ付きシート41の各接続端子44及び配線基板21の各基板電極26に対応する位置に設けられている。これにより、バンプ付きシート41の各接続端子44と対応する配線基板21の各基板電極26とがそれぞれ電気的に接続されて、検査用端子18が形成されている。なお、本実施形態において導電体33は、複数の導電性粒子が表面を接するように鎖状に配列された導電性粒子列として形成されている。導電性粒子には直径が10μm程度の金メッキされたニッケルボール等を用いればよい。   The anisotropic conductive elastic sheet 31 includes an elastic body 32 that is an insulating silicon rubber and a conductive body 33 that penetrates the elastic body 32, and is disposed between the wiring substrate 21 and the bumped sheet 41. The conductor 33 is provided at a position corresponding to each connection terminal 44 of the bumped sheet 41 and each substrate electrode 26 of the wiring board 21. Thereby, each connection terminal 44 of the sheet | seat 41 with a bump and each board | substrate electrode 26 of the wiring board 21 corresponding are each electrically connected, and the terminal 18 for an inspection is formed. In the present embodiment, the conductor 33 is formed as a row of conductive particles arranged in a chain so that a plurality of conductive particles are in contact with the surface. As the conductive particles, nickel plated nickel balls having a diameter of about 10 μm may be used.

異方導電弾性シート31の導電体33が形成されている部分は、バンプ付きシート41の側に突出するように形成されている。このため、半導体ウェハ12に段差部が存在したり、反りが生じたりしている場合においても、異方導電弾性シートの弾性により段差等の影響を吸収して確実に検査用端子18を検査用電極13に圧接することが可能となる。   The portion of the anisotropic conductive elastic sheet 31 where the conductor 33 is formed is formed so as to protrude toward the bumped sheet 41. For this reason, even when the semiconductor wafer 12 has a stepped portion or warps, the effect of the step or the like is absorbed by the elasticity of the anisotropic conductive elastic sheet, and the inspection terminal 18 is reliably inspected. The electrode 13 can be pressed.

本実施形態においては、検査用端子18を検査用電極13に圧接するために以下のような手法を用いている。   In the present embodiment, the following method is used to press the inspection terminal 18 against the inspection electrode 13.

ウェハトレイ11には、ウェハ保持部17を取り囲むように環状のシール部材14が設けられている。シール部材14はリップ状の断面を有する弾性体であり、検査用基板20と密着させることによりウェハ保持部17を取り囲む密閉空間19を形成する。   An annular seal member 14 is provided on the wafer tray 11 so as to surround the wafer holding portion 17. The seal member 14 is an elastic body having a lip-shaped cross section, and forms a sealed space 19 that surrounds the wafer holding portion 17 by being in close contact with the inspection substrate 20.

ウェハトレイ11には、流路開閉バルブ16と減圧用凹状溝15が設けられており、流路開閉バルブ16を開き真空ポンプ等の減圧手段により密閉空間19を減圧する。密閉空間19の内圧を大気圧よりも低くすることにより、検査用基板20の主面と逆の面には、大気圧と密閉空間19の内圧との差に相当する圧力が加わるため、検査用基板20はウェハトレイ11の側に押し付けられる。従って、検査用基板20の主面に設けられた検査用端子18と、ウェハトレイ11に保持された半導体ウェハ12の検査用電極13とが圧接される。   The wafer tray 11 is provided with a flow path opening / closing valve 16 and a pressure-reducing concave groove 15. The flow path opening / closing valve 16 is opened, and the sealed space 19 is decompressed by a pressure reducing means such as a vacuum pump. By making the internal pressure of the sealed space 19 lower than the atmospheric pressure, a pressure corresponding to the difference between the atmospheric pressure and the internal pressure of the sealed space 19 is applied to the surface opposite to the main surface of the inspection substrate 20. The substrate 20 is pressed against the wafer tray 11 side. Therefore, the inspection terminal 18 provided on the main surface of the inspection substrate 20 and the inspection electrode 13 of the semiconductor wafer 12 held on the wafer tray 11 are pressed against each other.

検査用基板20がウェハトレイ11に押し付けられる際に、検査用基板20の検査用端子18が設けられている中央部は、検査用端子18によって支えられる。一方、最も外側に形成されている検査用端子18よりも外側の領域はシール部材14のみによって支えられる。シール部材14は弾性体であり、力が加えられたときに検査用端子18と比べて大きく変形する。従って、検査用基板20は外側の領域において中央部よりもウェハトレイ11に近づくため歪みが生じ、検査用端子18の高さが均一である場合には検査用端子18が検査用電極13に圧接される力は均一とならず、検査用基板20の中心部ほど検査用端子18を検査用電極に押し当てる力が弱くなり、導通不良が生じる。   When the inspection substrate 20 is pressed against the wafer tray 11, the central portion of the inspection substrate 20 where the inspection terminals 18 are provided is supported by the inspection terminals 18. On the other hand, the region outside the inspection terminal 18 formed on the outermost side is supported only by the seal member 14. The seal member 14 is an elastic body, and is greatly deformed compared to the inspection terminal 18 when a force is applied. Therefore, since the inspection substrate 20 is closer to the wafer tray 11 than the central portion in the outer region, distortion occurs, and the inspection terminal 18 is pressed against the inspection electrode 13 when the height of the inspection terminal 18 is uniform. The force that presses the inspection terminal 18 against the inspection electrode becomes weaker toward the center of the inspection substrate 20, resulting in poor conduction.

本実施形態においては、バンプ付きシート41のバンプ端子43のうち、検査用基板20がウェハトレイ11の側に大きく変形する周縁部に設けられたバンプ端子43の直径を、他の領域に設けられたバンプ端子43よりも小さくし且つ高さも低くしている。これにより、検査用基板20の周縁部に設けられた検査用端子18は、他の領域に設けられた検査用端子18よりも高さが低くなる。従って、密閉空間19を減圧することにより、検査用基板20の周縁部が中央部よりもウェハトレイ11に近づくように変形した場合にも、各検査用端子18が対応する各検査用電極13と均一に圧接される。   In the present embodiment, among the bump terminals 43 of the sheet 41 with bumps, the diameter of the bump terminals 43 provided at the peripheral edge where the inspection substrate 20 is greatly deformed toward the wafer tray 11 is provided in another region. The bump terminal 43 is smaller and the height is lower. Thereby, the inspection terminal 18 provided on the peripheral portion of the inspection substrate 20 has a lower height than the inspection terminals 18 provided in other regions. Accordingly, even when the peripheral portion of the inspection substrate 20 is deformed so as to be closer to the wafer tray 11 than the central portion by reducing the pressure of the sealed space 19, each inspection terminal 18 is uniform with the corresponding inspection electrode 13. Pressure contacted.

以下、本実施形態に係る検査用基板を構成するバンプ付きシートの製造方法について、図2を参照しながら説明する。   Hereinafter, the manufacturing method of the sheet | seat with a bump which comprises the board | substrate for an inspection which concerns on this embodiment is demonstrated, referring FIG.

図2は、バンプ付きシート41の各製造工程における断面構成を工程順に示している。まず、図2(a)に示すように、厚さが約18μmの銅からなる導電性フィルム46にポリイミド前駆体を約25μmの厚さにキャスティングする。続いて、ポリイミド前駆体を加熱することにより乾燥及び硬化させて、ポリイミドからなる絶縁性フィルム42を形成して、銅とポリイミドとの積層フィルム47を形成する。   FIG. 2 shows a cross-sectional configuration in each manufacturing process of the bumped sheet 41 in the order of processes. First, as shown in FIG. 2A, a polyimide precursor is cast to a thickness of about 25 μm on a conductive film 46 made of copper having a thickness of about 18 μm. Subsequently, the polyimide precursor is dried and cured by heating to form an insulating film 42 made of polyimide, and a laminated film 47 of copper and polyimide is formed.

次に、直径約12インチ、厚さが約4mmの円形の剛性リング45の片面に熱硬化性接着剤を薄く均一に(50μm〜100μm)塗布したものを、積層フィルム47の絶縁性フィルム42の側に貼り付ける。続いて、剛性リング45が貼り合わされた積層フィルム47を接着剤の硬化温度以上に加熱して剛性リング45を積層フィルム47に接着する。   Next, a thin, uniform (50 μm to 100 μm) thermosetting adhesive applied to one side of a circular rigid ring 45 having a diameter of about 12 inches and a thickness of about 4 mm is used as the insulating film 42 of the laminated film 47. Paste to the side. Subsequently, the laminated film 47 to which the rigid ring 45 is bonded is heated to a temperature higher than the curing temperature of the adhesive to adhere the rigid ring 45 to the laminated film 47.

剛性リング45の接着に用いる熱硬化性接着剤には、バーンイン等の試験の最高設定温度よりも0℃〜50℃高い温度で硬化するものを使用する。本実施形態においては、検査の設定温度が80℃〜150℃であるため、硬化温度が200℃の熱硬化性接着剤を用い、200℃の温度で3時間の熱処理を行った。   As the thermosetting adhesive used for bonding the rigid ring 45, a thermosetting adhesive that cures at a temperature higher by 0 ° C. to 50 ° C. than the maximum set temperature of a test such as burn-in is used. In this embodiment, since the inspection set temperature is 80 ° C. to 150 ° C., a thermosetting adhesive having a curing temperature of 200 ° C. is used, and heat treatment is performed at a temperature of 200 ° C. for 3 hours.

次に、剛性リング45を接着した積層フィルム47を常温まで冷却して、積層フィルム47を加熱前の状態まで収縮させた後、剛性リング45の外周に沿って剛性リング45の外側の積層フィルム47を切断除去する。   Next, the laminated film 47 to which the rigid ring 45 is bonded is cooled to room temperature, the laminated film 47 is contracted to a state before heating, and then the laminated film 47 outside the rigid ring 45 along the outer periphery of the rigid ring 45. Cut off.

次に、積層フィルム47における絶縁性フィルム42の所定の位置に、エキシマレーザを用いてバンプホール48を形成する。バンプホール48の直径は、密閉空間19が減圧されたときに検査用基板20がウェハトレイ11の側に向かって変形する変形状態に合わせて設定するする。本実施形態においては、検査用基板20の周縁部となる領域に形成するバンプホール48の直径を20μmとし、他の領域に形成するバンプホールの直径を40μmとした。   Next, a bump hole 48 is formed at a predetermined position of the insulating film 42 in the laminated film 47 using an excimer laser. The diameter of the bump hole 48 is set in accordance with a deformation state in which the inspection substrate 20 is deformed toward the wafer tray 11 when the sealed space 19 is decompressed. In the present embodiment, the diameter of the bump hole 48 formed in the region serving as the peripheral portion of the inspection substrate 20 is 20 μm, and the diameter of the bump hole formed in the other region is 40 μm.

次に、図2(b)に示すように、電気メッキを用いてバンプホール48にニッケル(Ni)を埋め込む。バンプホール48にNiが充填され絶縁性フィルム42の表面に達すると、Niの皮膜は等方的に広がり、ほぼ半球状に成長する。従って、直径の異なるバンプホール48には高さが異なるバンプ端子43が形成される。   Next, as shown in FIG. 2B, nickel (Ni) is embedded in the bump holes 48 by electroplating. When the bump hole 48 is filled with Ni and reaches the surface of the insulating film 42, the Ni film spreads isotropically and grows almost hemispherical. Accordingly, bump terminals 43 having different heights are formed in the bump holes 48 having different diameters.

なお、電気メッキの際には導電性フィルム46の表面には保護膜を形成し、導電性フィルム46の表面がメッキされないようにする。   During electroplating, a protective film is formed on the surface of the conductive film 46 so that the surface of the conductive film 46 is not plated.

次に、図2(c)に示すように、導電性フィルム46上の全面にレジスト49を塗布した後、図2(d)に示すように、バンプ端子43の裏側の領域のみにレジスト49を残すようにパターニングする。   Next, as shown in FIG. 2C, after applying a resist 49 to the entire surface of the conductive film 46, the resist 49 is applied only to the region on the back side of the bump terminal 43 as shown in FIG. Pattern to leave.

次に、図2(e)に示すように、このレジストパターンをマスクにして、銅箔等の導電性フィルム46をエッチングすることにより接続端子44を形成する。その後、レジストパターンを除去することでバンプ付きシート41が完成する。   Next, as shown in FIG. 2E, the connection terminal 44 is formed by etching the conductive film 46 such as a copper foil using the resist pattern as a mask. After that, the bumped sheet 41 is completed by removing the resist pattern.

ここで、導電性フィルムとして銅箔を、絶縁性フィルムとしてポリイミドフィルムを、導電性材料としてNiメッキを用いて説明したが、これらの材料に限定されるものではなく、それぞれの特性を有していれば他の材料を用いても何ら問題ない。   Here, the copper foil is used as the conductive film, the polyimide film is used as the insulating film, and the Ni plating is used as the conductive material. However, the present invention is not limited to these materials, and has respective characteristics. As long as other materials are used, there is no problem.

なお、本実施形態においてはNiを用いて硬質ニッケルのバンプ端子を形成したが、Au等の金属を主成分とする材料によりバンプ端子を形成してもよい。また、Niのバンプ表面にAu等の合金が形成されていてもよい。また、バンプ端子の高さを低くする領域及びバンプ端子の高さを低くする割合は、検査用基板の大きさ、材質、密閉空間の真空度の設定等により適宜変更すればよい。   In the present embodiment, Ni is used to form the hard nickel bump terminal, but the bump terminal may be formed of a material mainly composed of metal such as Au. An alloy such as Au may be formed on the surface of the Ni bump. In addition, the area where the height of the bump terminal is lowered and the ratio where the height of the bump terminal is lowered may be changed as appropriate depending on the size and material of the inspection substrate, the degree of vacuum of the sealed space, and the like.

(第2の実施形態)
以下に、本発明の第2の実施形態について、図面を参照しながら説明する。図3は本実施形態に係る検査用基板を備えたウェハ一括検査装置の断面構造を示しており、図3(a)は全体を示しており、図3(b)は図3(a)の領域Aを拡大して示している。なお、図3において、図1と同一の構成要素には同一の符号を附すことにより説明を省略する。
(Second Embodiment)
Below, the 2nd Embodiment of this invention is described, referring drawings. FIG. 3 shows a cross-sectional structure of a wafer batch inspection apparatus provided with the inspection substrate according to the present embodiment, FIG. 3 (a) shows the whole, and FIG. 3 (b) shows the structure of FIG. 3 (a). Region A is shown enlarged. In FIG. 3, the same components as those in FIG.

図3に示すように、本実施形態においては、検査用基板20を構成する異方導電弾性シート31に形成された導電体33の高さが、検査用基板20の周縁部において他の領域よりも低くなっている。このため、検査用基板20の周縁部において他の領域よりも検査用端子18の高さが低くなる。従って、ウェハ保持部17を取り囲む密閉空間19を減圧した際に、検査用基板20の周縁部が中央部よりもウェハトレイ11に近づくように変形した場合にも、検査用基板20の中央部に設けられた検査用端子18を検査用電極13と圧接する圧力が、検査用基板20の周縁部に設けられた検査用端子18を検査用電極13と圧接する圧力に比べて小さくなることはなく、すべての検査用端子18が均一な圧力で検査用電極13と圧接される。   As shown in FIG. 3, in the present embodiment, the height of the conductor 33 formed on the anisotropic conductive elastic sheet 31 constituting the inspection substrate 20 is higher than that of other regions at the peripheral edge of the inspection substrate 20. Is also low. For this reason, the height of the inspection terminal 18 is lower than the other regions in the peripheral portion of the inspection substrate 20. Therefore, when the sealed space 19 surrounding the wafer holding unit 17 is depressurized, even when the peripheral portion of the inspection substrate 20 is deformed so as to be closer to the wafer tray 11 than the central portion, it is provided in the central portion of the inspection substrate 20. The pressure at which the inspection terminal 18 is in pressure contact with the inspection electrode 13 is not smaller than the pressure at which the inspection terminal 18 provided on the peripheral portion of the inspection substrate 20 is in pressure contact with the inspection electrode 13, All the inspection terminals 18 are in pressure contact with the inspection electrodes 13 with a uniform pressure.

以下に、本実施形態に係る検査用基板を構成する異方導電弾性シートの製造方法について、図4を参照しながら説明する。   Below, the manufacturing method of the anisotropic conductive elastic sheet which comprises the board | substrate for an inspection which concerns on this embodiment is demonstrated, referring FIG.

図4は、異方導電弾性シートの各製造工程における断面構成を工程順に示している。   FIG. 4 shows a cross-sectional configuration in each manufacturing process of the anisotropic conductive elastic sheet in the order of processes.

まず、図4(a)に示すように、ゴムシート形成用の上金型34及び下金型35を用意する。金型の材質としては非磁性体材料の樹脂金型を用いる。上金型34及び下金型35所定の部位には複数の導電体形成領域が設けられており、上金型34の各導電体形成領域には磁性体36が埋め込まれており、対向する下金型35の各導電体形成領域には磁性体37が埋め込まれている。   First, as shown in FIG. 4A, an upper mold 34 and a lower mold 35 for forming a rubber sheet are prepared. A resin mold made of a non-magnetic material is used as the mold material. The upper metal mold 34 and the lower metal mold 35 are provided with a plurality of conductor forming regions at predetermined portions, and the magnetic material 36 is embedded in each conductor forming region of the upper metal mold 34 so as to face each other. A magnetic body 37 is embedded in each conductor forming region of the mold 35.

上金型34における各導電体形成領域には窪みが形成されており、上金型34と下金型35との間隔が他の領域よりも広くなっている。これにより、導電体33が埋め込まれた領域を突出した形状に成形することができる。なお、本実施形態において、上金型34と下金型35との隙間は、導電体形成領域では400μm〜600μmとし、他の領域では200μmとした。   A depression is formed in each conductor forming region in the upper mold 34, and the distance between the upper mold 34 and the lower mold 35 is wider than other regions. Thereby, the area | region where the conductor 33 was embedded can be shape | molded in the shape which protruded. In the present embodiment, the gap between the upper mold 34 and the lower mold 35 is set to 400 μm to 600 μm in the conductor forming region and 200 μm in the other regions.

次に、導電性ボールを分散させた未硬化のシリコンゴム38を上金型34と下金型35とにより挟持する。シリコンゴム38中に分散させる導電性ボールには、直径10μmのニッケルボールの表面に約1μmの金メッキを施したものを用いた。   Next, the uncured silicon rubber 38 in which the conductive balls are dispersed is sandwiched between the upper mold 34 and the lower mold 35. As the conductive ball dispersed in the silicon rubber 38, a nickel ball having a diameter of 10 μm and a gold plating of about 1 μm was used.

次に、図4(b)に示すように、この状態で上金型34及び下金型35の外側から磁石によって磁場を与える。これにより、シリコンゴム38中に分散させた導電性ボールは、磁性体36及び磁性体37の磁場により、導電体形成領域に局在化し、互いに表面を接して鎖状に配置され、弾性体32を貫通する導電体33となる。   Next, as shown in FIG. 4B, in this state, a magnetic field is applied from the outside of the upper mold 34 and the lower mold 35 by a magnet. As a result, the conductive balls dispersed in the silicon rubber 38 are localized in the conductor formation region by the magnetic field of the magnetic body 36 and the magnetic body 37, are arranged in a chain form in contact with each other, and the elastic body 32. It becomes the conductor 33 which penetrates.

次に、金型を加熱することによりシリコンゴム38を熱硬化させると、弾性体32を貫通する複数の導電体33を有する異方導電弾性シート31が得られる。本実施形態においては、導電体形成領域における上金型34と下金型35との間隔を変えることにより、検査用基板20の周縁部となる領域における導電体33の高さを他の領域における導電体33の高さよりも低くしている。これにより、検査用基板20の周縁部において他の領域よりも検査用端子18の高さを低くすることができる。   Next, when the silicon rubber 38 is thermoset by heating the mold, the anisotropic conductive elastic sheet 31 having a plurality of conductors 33 penetrating the elastic body 32 is obtained. In the present embodiment, by changing the distance between the upper mold 34 and the lower mold 35 in the conductor formation region, the height of the conductor 33 in the region serving as the peripheral portion of the inspection substrate 20 is set in other regions. It is lower than the height of the conductor 33. Thereby, the height of the terminal 18 for inspection can be made lower than the other region in the peripheral portion of the substrate 20 for inspection.

(第3の実施形態)
以下に、本発明の第2の実施形態について、図面を参照しながら説明する。図5は本実施形態に係る検査用基板を備えたウェハ一括検査用装置の断面構造を示しており、図5(a)は全体を示しており、図5(b)は図5(a)の領域Aを拡大して示している。なお、図5において、図1と同一の構成要素には同一の符号を附すことにより説明を省略する。
(Third embodiment)
Below, the 2nd Embodiment of this invention is described, referring drawings. FIG. 5 shows a cross-sectional structure of a wafer batch inspection apparatus provided with an inspection substrate according to the present embodiment, FIG. 5 (a) shows the whole, and FIG. 5 (b) shows FIG. 5 (a). The area A of FIG. In FIG. 5, the same components as those in FIG.

図6に示すように本実施形態においては、検査用基板20を構成する配線基板21の中心部に段差形成用絶縁膜27が設けられており、基板電極26は検査用基板20の周縁部において中心部よりも基板本体28からの高さが低い位置に形成されている。   As shown in FIG. 6, in the present embodiment, a step forming insulating film 27 is provided at the center of the wiring substrate 21 constituting the inspection substrate 20, and the substrate electrode 26 is disposed at the peripheral portion of the inspection substrate 20. The height from the substrate main body 28 is lower than the center portion.

このため、検査用基板20の周縁部において他の領域よりも検査用端子18の高さが低くなる。従って、密閉空間19を減圧した際に、検査用基板20の周縁部が中央部よりもウェハトレイ11に近づくように変形した場合にも、検査用基板20の中心部に設けられた検査用端子18を検査用電極13と圧接する圧力が、検査用基板20の周縁部に設けられた検査用端子18を検査用電極13と圧接する圧力と比べて小さくなることはなく、すべての検査用端子18が均一な圧力で検査用電極13と圧接される。   For this reason, the height of the inspection terminal 18 is lower than the other regions in the peripheral portion of the inspection substrate 20. Therefore, when the sealed space 19 is depressurized, the inspection terminal 18 provided in the central portion of the inspection substrate 20 also when the peripheral portion of the inspection substrate 20 is deformed so as to be closer to the wafer tray 11 than the central portion. The pressure at which the inspection terminal 13 is in pressure contact with the inspection electrode 13 does not become smaller than the pressure at which the inspection terminal 18 provided on the peripheral portion of the inspection substrate 20 is in pressure contact with the inspection electrode 13. Is in pressure contact with the inspection electrode 13 with a uniform pressure.

以下に、本実施形態に係る検査用基板を構成する配線基板の製造方法について、図6を参照しながら説明する。   Below, the manufacturing method of the wiring board which comprises the test | inspection board | substrate which concerns on this embodiment is demonstrated, referring FIG.

図6は、本実施形態の配線基板の各製造工程における断面構成を工程順に示している。   FIG. 6 shows a cross-sectional configuration in each manufacturing process of the wiring board of this embodiment in the order of processes.

まず、図6(a)に示すように表面を平らに研磨した厚さ5mmのガラスからなる基板本体28の片面に、スパッタ法により膜厚が約300オングストロームのクロム(Cr)膜、膜厚が約2.5μmの銅(Cu)膜及び膜厚が約0.3μmのニッケル(Ni)膜を順次成膜して、導電体積層膜を形成する。ここで、CrはガラスとCuに対する密着力を強化する目的で設けている。また、NiはCuの酸化を防止する目的、レジストに対する密着力を強化する目的及びCuとポリイミドとの反応によってコンタクトホール(ビア)底部にポリイミドが残留するのを防止する目的で設けている。なお、Ni膜の形成方法はスパッタ法に限定されず、電解メッキ法等により形成してもよい。また、Ni膜上に金(Au)膜等をスパッタ法、電解メッキ法又は無電解メッキ法により形成して、コンタクト抵抗の低減を図ることも可能である。   First, as shown in FIG. 6 (a), a chromium (Cr) film having a film thickness of about 300 angstroms is formed on one surface of a substrate body 28 made of glass having a thickness of 5 mm whose surface is polished flat by sputtering. A copper (Cu) film having a thickness of about 2.5 μm and a nickel (Ni) film having a thickness of about 0.3 μm are sequentially formed to form a conductor laminated film. Here, Cr is provided for the purpose of strengthening the adhesion between glass and Cu. Ni is provided for the purpose of preventing the oxidation of Cu, the purpose of enhancing the adhesion to the resist, and the purpose of preventing the polyimide from remaining at the bottom of the contact hole (via) due to the reaction between Cu and polyimide. Note that the method of forming the Ni film is not limited to the sputtering method, and may be formed by an electrolytic plating method or the like. It is also possible to reduce the contact resistance by forming a gold (Au) film or the like on the Ni film by a sputtering method, an electrolytic plating method or an electroless plating method.

次に、所定のフォトリソグラフィ工程(レジストコート、露光、現像及びエッチング)を行い、導電体積層膜をパターニングして下層配線22を形成する。   Next, a predetermined photolithography process (resist coating, exposure, development and etching) is performed, and the conductor laminated film is patterned to form the lower layer wiring 22.

次に、下層配線22上に感光性ポリイミド前駆体をスピナ等により10μmの厚さに塗布する。塗布した感光性ポリイミド前駆体を80℃で30分間ベークした後、所定のマスクを用いて露光、現像することにより基板本体28の周縁部から感光性ポリイミド前駆体を除去すると共に、所定の位置にコンタクトホール(図示せず)を形成する。   Next, a photosensitive polyimide precursor is applied on the lower layer wiring 22 to a thickness of 10 μm using a spinner or the like. After the applied photosensitive polyimide precursor is baked at 80 ° C. for 30 minutes, the photosensitive polyimide precursor is removed from the peripheral portion of the substrate body 28 by exposure and development using a predetermined mask, and at a predetermined position. A contact hole (not shown) is formed.

次に、窒素雰囲気中にて350℃で4時間キュアを行い感光性ポリイミド前駆体を完全にポリイミド化して段差形成用絶縁膜27を形成する。キュア後のポリイミドからなる段差形成用絶縁膜27の膜厚は、塗布後の膜厚の約半分(5μm)に減少する。その後、プラズマ処理によって、ポリイミド表面を粗面化して次工程にて形成する2層目の配線層との密着力を高める。   Next, curing is performed at 350 ° C. for 4 hours in a nitrogen atmosphere to completely convert the photosensitive polyimide precursor into a polyimide, thereby forming the step forming insulating film 27. The thickness of the step forming insulating film 27 made of polyimide after curing is reduced to about half (5 μm) after coating. Thereafter, the surface of the polyimide is roughened by plasma treatment to enhance the adhesion with the second wiring layer formed in the next step.

次に、図6(b)に示すように、前記、段差形成用絶縁膜27が形成された領域を含む基板本体28の全面に感光性ポリイミド前駆体をスピナ等により10μmの厚みで塗布する。これを段差用絶縁膜と同様にコンタクトホール(図示せず)を形成した後、キュアして下層絶縁膜23を形成する。   Next, as shown in FIG. 6B, a photosensitive polyimide precursor is applied to the entire surface of the substrate body 28 including the region where the step forming insulating film 27 is formed with a thickness of 10 μm using a spinner or the like. After forming a contact hole (not shown) in the same manner as the step insulating film, the lower insulating film 23 is formed by curing.

次に、図6(c)に示すように、下層絶縁膜23の上に下層配線22と同様にして導電体積層膜からなる上層配線24及び基板電極26を形成する。次に、基板電極26にだけ、酸化を防止する目的及び異方導電弾性シート31の導電体33との電気的コンタクト性を良くする等の目的で、Ni膜の上に厚さが0.3μmの金(Au)膜を無電解メッキ法により形成する(図示せず)。   Next, as shown in FIG. 6C, the upper layer wiring 24 and the substrate electrode 26 made of a conductor laminate film are formed on the lower insulating film 23 in the same manner as the lower layer wiring 22. Next, only the substrate electrode 26 has a thickness of 0.3 μm on the Ni film for the purpose of preventing oxidation and improving the electrical contact with the conductor 33 of the anisotropic conductive elastic sheet 31. The gold (Au) film is formed by electroless plating (not shown).

次に、基板上に絶縁膜としてのポリイミドを塗布した後、基板電極26部分のポリイミドのみを除去して上層絶縁膜25を形成する。   Next, after applying polyimide as an insulating film on the substrate, only the polyimide on the substrate electrode 26 is removed to form the upper insulating film 25.

このように配線基板21の中心部にのみ段差形成用絶縁膜27を設けることにより、基板電極26を配線基板21の周縁部において他の領域よりも低い位置に形成することができる。これにより、検査用基板20の周縁部において他の領域よりも検査用端子18の高さを低くすることができる。   Thus, by providing the step forming insulating film 27 only at the central portion of the wiring substrate 21, the substrate electrode 26 can be formed at a lower position than the other regions in the peripheral portion of the wiring substrate 21. Thereby, the height of the terminal 18 for inspection can be made lower than the other region in the peripheral portion of the substrate 20 for inspection.

なお、第1の実施形態から第3の実施形態においては、それぞれバンプ端子、導電体又は基板電極の高さを、検査用基板の周縁部が他の領域よりも低くなるように2種類設定する例を示したが、これに限定されるものではなく、ウェハトレイの中心部から周縁部に向かって段階的に変化する3種類以上の高さを設定してもよい。また、中心部から周縁部に向かって連続的に変化するようにしてもよい。このようにすればバンプ端子と検査用電極とウェハ面内においてさらに均一に圧接できる。   In the first to third embodiments, two types of bump terminals, conductors, or substrate electrodes are set so that the peripheral edge of the inspection substrate is lower than the other regions. Although an example is shown, the present invention is not limited to this, and three or more types of heights that change stepwise from the center of the wafer tray toward the peripheral edge may be set. Moreover, you may make it change continuously toward a peripheral part from a center part. In this way, the bump terminals, the inspection electrodes, and the wafer surface can be more uniformly pressed.

(第4の実施形態)
以下に、本発明の第4の実施形態について、図面を参照しながら説明する。図7は第4の実施形態に係るウェハ一括検査用装置の断面構造を示している。図7において、図1と同一の構成要素には同一の符号を附すことにより説明を省略する。
(Fourth embodiment)
Below, the 4th Embodiment of this invention is described, referring drawings. FIG. 7 shows a cross-sectional structure of a wafer batch inspection apparatus according to the fourth embodiment. In FIG. 7, the same components as those in FIG.

図7に示すように本実施形態においては、ウェハトレイ11の主面に設けられ、半導体ウェハ12を保持するウェハ保持部17の表面に凸状領域50が設けられている。凸状領域50は、検査用基板20と環状のシール部材14とを密着させることにより形成した密閉空間19を減圧した際に、検査用基板20に生じる反りの形状に合わせて、ウェハ保持部17の中心部から周縁部に向かって高さが次第に低くなるように形成されている。   As shown in FIG. 7, in the present embodiment, a convex region 50 is provided on the surface of the wafer holder 17 that is provided on the main surface of the wafer tray 11 and holds the semiconductor wafer 12. The convex region 50 is formed in accordance with the shape of the warp generated in the inspection substrate 20 when the sealed space 19 formed by bringing the inspection substrate 20 and the annular seal member 14 into close contact with each other is decompressed. The height is gradually reduced from the center to the periphery.

このため、検査用基板20と半導体ウェハ12との距離を半導体ウェハ12の全面において一定とすることができ、検査用基板20に設けられた各検査用端子18を半導体ウェハ12に設けられた対応する各検査用電極13と均一に圧接することが可能となる。   Therefore, the distance between the inspection substrate 20 and the semiconductor wafer 12 can be made constant over the entire surface of the semiconductor wafer 12, and each inspection terminal 18 provided on the inspection substrate 20 is provided on the semiconductor wafer 12. Thus, it is possible to uniformly press-contact each of the inspection electrodes 13.

凸状領域50は、ウェハトレイ11の主面を所定の形状に研磨することにより形成すればよい。また、ウェハトレイ11の主面に別に形成した凸状の部材を固着させてもよい。   The convex region 50 may be formed by polishing the main surface of the wafer tray 11 into a predetermined shape. Alternatively, a convex member separately formed on the main surface of the wafer tray 11 may be fixed.

例えば図8に示すように、ウェハトレイ11の主面に凹部52を形成し、凸状部材51を凹部52にはめ込むようにし、凸状部材51を交換可能としてもよい。このように、凸状部材51を交換可能とすることにより、検査対象の半導体ウェハ12に応じて検査用基板20を交換した際に、凸状領域50の形状を変更することが可能となる。これにより、どのような検査用基板20を用いた場合においても、すべての検査用端子18を対応する検査用電極13と均一に圧接することが可能となる。   For example, as shown in FIG. 8, a concave portion 52 may be formed on the main surface of the wafer tray 11 so that the convex member 51 is fitted into the concave portion 52 so that the convex member 51 can be replaced. Thus, by making the convex member 51 replaceable, the shape of the convex region 50 can be changed when the inspection substrate 20 is replaced in accordance with the semiconductor wafer 12 to be inspected. As a result, regardless of the inspection substrate 20 used, all the inspection terminals 18 can be uniformly in pressure contact with the corresponding inspection electrodes 13.

なお、凸状領域50の高さが連続的に変化している例を示したが、階段状に変化していてもよい。   In addition, although the example in which the height of the convex region 50 is continuously changed is shown, it may be changed stepwise.

本発明に係るウェハ一括検査装置及び検査用基板の製造方法は、ウェハ保持部の周囲の密閉空間を減圧状態にすることにより、検査用基板の周縁部が中心部よりもウェハトレイ側に接近するように変形した場合においても、バンプ端子が検査用電極に均等に圧接され、バンプ端子と検査用電極との間の接触抵抗が上昇することのないウェハ一括検査装置を実現できるため、半導体ウェハに形成されている複数の半導体チップの検査をウェハ状態で一括して行うウェハ一括検査装置及びそれに用いる検査用基板の製造方法等として有用である。   In the wafer batch inspection apparatus and the inspection substrate manufacturing method according to the present invention, the peripheral portion of the inspection substrate is closer to the wafer tray side than the center portion by reducing the sealed space around the wafer holding portion. Even when it is deformed, a bump terminal is pressed against the inspection electrode evenly, and a wafer batch inspection device can be realized in which the contact resistance between the bump terminal and the inspection electrode does not increase. The present invention is useful as a wafer batch inspection apparatus that collectively inspects a plurality of semiconductor chips in a wafer state and a method of manufacturing an inspection substrate used therefor.

本発明の第1の実施形態に係る検査用基板を備えたウェハ一括検査装置の示す断面図であり、(a)は全体図であり、(b)は(a)の領域Aの拡大図である。It is sectional drawing which shows the wafer package inspection apparatus provided with the board | substrate for an inspection which concerns on the 1st Embodiment of this invention, (a) is a general view, (b) is an enlarged view of the area | region A of (a). is there. 本発明の第1の実施形態に係る検査用基板を構成するバンプ付きシートの製造方法を工程順に示す断面図である。It is sectional drawing which shows the manufacturing method of the sheet | seat with a bump which comprises the board | substrate for a test | inspection which concerns on the 1st Embodiment of this invention in order of a process. 本発明の第2の実施形態に係る検査用基板を備えたウェハ一括検査装置を示す断面図であり、(a)は全体図であり、(b)は(a)の領域Aの拡大図である。It is sectional drawing which shows the wafer package inspection apparatus provided with the board | substrate for an inspection which concerns on the 2nd Embodiment of this invention, (a) is a general view, (b) is an enlarged view of the area | region A of (a). is there. 本発明の第2の実施形態に係る検査用基板を構成する異方導電ゴムシートの製造方法を工程順に示す断面図である。It is sectional drawing which shows the manufacturing method of the anisotropic conductive rubber sheet which comprises the board | substrate for a test | inspection which concerns on the 2nd Embodiment of this invention in order of a process. 本発明の第3の実施形態に係る検査用基板を備えたウェハ一括検査装置を示す断面図であり、(a)は全体図であり、(b)は(a)の領域Aの拡大図である。It is sectional drawing which shows the wafer package inspection apparatus provided with the board | substrate for an inspection which concerns on the 3rd Embodiment of this invention, (a) is a general view, (b) is an enlarged view of the area | region A of (a). is there. 本発明の第3の実施形態に係る検査用基板を構成する配線基板の製造方法を工程順に示す断面図である。It is sectional drawing which shows the manufacturing method of the wiring board which comprises the board | substrate for a test | inspection which concerns on the 3rd Embodiment of this invention in order of a process. 本発明の第4の実施形態に係るウェハトレイを備えたウェハ一括検査装置を示す断面図である。It is sectional drawing which shows the wafer batch inspection apparatus provided with the wafer tray which concerns on the 4th Embodiment of this invention. 本発明の第4の実施形態に係るウェハトレイの一例を示す断面図である。It is sectional drawing which shows an example of the wafer tray which concerns on the 4th Embodiment of this invention. 従来例に係る検査用基板を備えたウェハ一括検査装置を示す断面図であり、(a)は全体図であり、(b)は(a)の領域Aの拡大図である。It is sectional drawing which shows the wafer package inspection apparatus provided with the board | substrate for an inspection which concerns on a prior art example, (a) is a general view, (b) is an enlarged view of the area | region A of (a).

符号の説明Explanation of symbols

11 ウェハトレイ
12 半導体ウェハ
13 検査用電極
14 シール部材
15 減圧用凹状溝
16 流路開閉バルブ
17 ウェハ保持部
18 検査用端子
19 密閉空間
20 検査用基板
21 配線基板
22 下層配線
23 下層絶縁膜
24 上層配線
25 上層絶縁膜
26 基板電極
27 段差形成用絶縁膜
28 基板本体(ガラス基板)
31 異方導電弾性シート
32 弾性体
33 導電体
34 上金型
35 下金型
36 磁性体
37 磁性体
38 未硬化のシリコンゴム
41 バンプ付きシート
42 絶縁性フィルム
43 バンプ端子
44 接続端子
45 剛性リング
46 導電性フィルム
47 積層フィルム
48 バンプホール
49 レジスト
50 凸状領域
51 凸状部材
52 凹部

DESCRIPTION OF SYMBOLS 11 Wafer tray 12 Semiconductor wafer 13 Inspection electrode 14 Sealing member 15 Pressure-reducing concave groove 16 Flow path opening / closing valve 17 Wafer holding portion 18 Inspection terminal 19 Sealed space 20 Inspection substrate 21 Wiring substrate 22 Lower layer wiring 23 Lower layer insulating film 24 Upper layer wiring 25 Upper layer insulating film 26 Substrate electrode 27 Step forming insulating film 28 Substrate body (glass substrate)
31 Anisotropic conductive elastic sheet 32 Elastic body 33 Conductor 34 Upper mold 35 Lower mold 36 Magnetic body 37 Magnetic body 38 Uncured silicon rubber 41 Bumped sheet 42 Insulating film 43 Bump terminal 44 Connection terminal 45 Rigid ring 46 Conductive film 47 Laminated film 48 Bump hole 49 Resist 50 Convex region 51 Convex member 52 Concave

Claims (12)

半導体ウェハを保持するウェハトレイと、
前記半導体ウェハの主面の上に形成された複数の半導体素子を一括して検査する検査用基板とを備え、
前記検査用基板は、前記ウェハトレイと対向して配置され且つ前記ウェハトレイと対向する面に複数の検査用端子を有し、
前記各検査用端子は、前記半導体ウェハの主面の上に形成され且つ前記各半導体素子と電気的に接続された各検査用電極とそれぞれ圧接されることにより、前記検査用基板と前記各半導体素子と電気的に接続し、
前記複数の検査用端子のうち前記検査用基板の周縁部に形成された検査用端子のみが、前記検査用基板の周縁部を除く領域に形成された検査用端子よりも前記検査用基板の基板面からの高さが低いことを特徴とするウェハ一括検査装置。
A wafer tray for holding semiconductor wafers;
An inspection substrate for collectively inspecting a plurality of semiconductor elements formed on the main surface of the semiconductor wafer;
The inspection substrate has a plurality of inspection terminals disposed on a surface facing the wafer tray and facing the wafer tray,
Each inspection terminal is formed in contact with each inspection electrode formed on the main surface of the semiconductor wafer and electrically connected to each semiconductor element, whereby the inspection substrate and each semiconductor an element electrically connected,
Of the plurality of inspection terminals, only the inspection terminal formed at the peripheral edge of the inspection substrate is a substrate of the inspection substrate rather than the inspection terminal formed in a region excluding the peripheral edge of the inspection substrate. Wafer batch inspection apparatus characterized by low height from surface.
前記検査用基板は、
配線基板と、
前記ウェハトレイに保持された前記半導体基板と前記配線基板との間に配置されたバンプ付きシートと、
前記配線基板と前記バンプ付きシートとの間に挟まれた異方導電弾性シートとを有し、
前記各検査用端子は、
前記バンプ付きシートの前記半導体基板と対向する面に設けられたバンプ端子と、
前記バンプ付きシートの前記バンプ端子と反対側の面に設けられ且つ前記バンプ端子と電気的に接続された接続端子と、
前記配線基板の前記バンプ付きシートと対向する面に設けられた基板電極と、
前記異方導電弾性シートを貫通するように形成され且つ前記基板電極と前記接続端子とを電気的に接続する導電体とを含み、
前記バンプ付きシートの周縁部に形成された前記バンプ端子は、前記バンプ付きシートの周縁部を除く領域に形成された前記バンプ端子よりも、前記バンプ付きシートのシート面からの高さが低いことを特徴とする請求項1に記載のウェハ一括検査装置。
The inspection substrate is:
A wiring board;
A bumped sheet disposed between the semiconductor substrate and the wiring substrate held by the wafer tray;
An anisotropic conductive elastic sheet sandwiched between the wiring board and the bumped sheet,
Each of the inspection terminals is
Bump terminals provided on the surface of the sheet with bumps facing the semiconductor substrate,
A connection terminal provided on a surface opposite to the bump terminal of the bumped sheet and electrically connected to the bump terminal;
A substrate electrode provided on a surface of the wiring board facing the bumped sheet;
A conductor formed so as to penetrate the anisotropic conductive elastic sheet and electrically connecting the substrate electrode and the connection terminal;
The bump terminal formed on the periphery of the bumped sheet has a lower height from the sheet surface of the bumped sheet than the bump terminal formed in a region excluding the periphery of the bumped sheet. The wafer collective inspection apparatus according to claim 1 .
複数の半導体素子が主面の上に形成された半導体ウェハを保持するウェハトレイと、
前記ウェハトレイと対向して配置され、前記複数の半導体素子を一括して検査する検査用基板とを備え、
前記検査用基板は、
配線基板と、
前記ウェハトレイに保持された前記半導体基板と前記配線基板との間に配置されたバンプ付きシートと、
前記配線基板と前記バンプ付きシートとの間に挟まれた異方導電弾性シートと
前記ウェハトレイと対向する面に設けられ、前記各半導体素子に設けられた検査用電極とそれぞれ圧接されることにより、前記検査用基板と前記各半導体素子とを電気的に接続する複数の検査用端子とを有し、
前記各検査用端子は、
前記バンプ付きシートの前記半導体基板と対向する面に設けられたバンプ端子と、
前記バンプ付きシートの前記バンプ端子と反対側の面に設けられ且つ前記バンプ端子と電気的に接続された接続端子と、
前記配線基板の前記バンプ付きシートと対向する面に設けられた基板電極と、
前記異方導電弾性シートを貫通するように形成され且つ前記基板電極と前記接続端子とを電気的に接続する導電体とを含み、
前記複数の検査用端子のうち前記検査用基板の周縁部に形成された検査用端子は、前記異方導電弾性シートの周縁部に形成された前記導電体、前記異方導電弾性シートの周縁部を除く領域に形成された前記導電体よりも高さが低いことにより、前記検査用基板の周縁部を除く領域に形成された検査用端子よりも前記検査用基板の基板面からの高さが低いことを特徴とするウェハ一括検査装置。
A wafer tray for holding a semiconductor wafer on which a plurality of semiconductor elements are formed on the main surface;
An inspection substrate that is disposed to face the wafer tray and inspects the plurality of semiconductor elements at once;
The inspection substrate is:
A wiring board;
A bumped sheet disposed between the semiconductor substrate and the wiring substrate held by the wafer tray;
An anisotropic conductive elastic sheet sandwiched between the wiring board and the bumped sheet ;
A plurality of inspection terminals electrically connected to the inspection substrate and the semiconductor elements by being brought into pressure contact with inspection electrodes provided on the semiconductor elements, provided on a surface facing the wafer tray. And
Each of the inspection terminals is
Bump terminals provided on the surface of the sheet with bumps facing the semiconductor substrate,
A connection terminal provided on a surface opposite to the bump terminal of the bumped sheet and electrically connected to the bump terminal;
A substrate electrode provided on a surface of the wiring board facing the bumped sheet;
A conductor formed so as to penetrate the anisotropic conductive elastic sheet and electrically connecting the substrate electrode and the connection terminal;
Testing terminals formed on the periphery of the testing board of the plurality of terminals for inspection, wherein the anisotropic conductive elastic sheet said conductor formed on the periphery of, the peripheral edge of the anisotropic conductive elastic sheet Since the height is lower than the conductor formed in the region excluding the portion, the height from the substrate surface of the inspection substrate is higher than the inspection terminal formed in the region excluding the peripheral portion of the inspection substrate. Lou vinegar and characterized by a low E Ha batch inspection apparatus.
複数の半導体素子が主面の上に形成された半導体ウェハを保持するウェハトレイと、
前記ウェハトレイと対向して配置され、前記複数の半導体素子を一括して検査する検査用基板とを備え、
前記検査用基板は、
配線基板と、
前記ウェハトレイに保持された前記半導体基板と前記配線基板との間に配置されたバンプ付きシートと、
前記配線基板と前記バンプ付きシートとの間に挟まれた異方導電弾性シートと
前記ウェハトレイと対向する面に設けられ、前記各半導体素子に設けられた検査用電極とそれぞれ圧接されることにより、前記検査用基板と前記各半導体素子とを電気的に接続する複数の検査用端子とを有し、
前記各検査用端子は、
前記バンプ付きシートの前記半導体基板と対向する面に設けられたバンプ端子と、
前記バンプ付きシートの前記バンプ端子と逆の面に設けられ且つ前記バンプ端子と電気的に接続された接続端子と、
前記配線基板の前記バンプ付きシートと対向する面に設けられた基板電極と、
前記異方導電弾性シートを貫通するように形成され且つ前記基板電極と前記接続端子とを電気的に接続する導電体とを含み、
前記複数の検査用端子のうち前記検査用基板の周縁部に形成された検査用端子は、前記配線基板の周縁部に形成された前記基板電極、前記配線基板の前記周縁部を除く領域に形成された基板電極よりも前記配線基板の基板面からの高さが低い位置に形成されていることにより、前記検査用基板の周縁部を除く領域に形成された検査用端子よりも前記検査用基板の基板面からの高さが低いことを特徴とするウェハ一括検査装置。
A wafer tray for holding a semiconductor wafer on which a plurality of semiconductor elements are formed on the main surface;
An inspection substrate that is disposed to face the wafer tray and inspects the plurality of semiconductor elements at once;
The inspection substrate is:
A wiring board;
A bumped sheet disposed between the semiconductor substrate and the wiring substrate held by the wafer tray;
An anisotropic conductive elastic sheet sandwiched between the wiring board and the bumped sheet ;
A plurality of inspection terminals electrically connected to the inspection substrate and the semiconductor elements by being brought into pressure contact with inspection electrodes provided on the semiconductor elements, provided on a surface facing the wafer tray. And
Each of the inspection terminals is
Bump terminals provided on the surface of the sheet with bumps facing the semiconductor substrate,
A connection terminal provided on a surface opposite to the bump terminal of the bumped sheet and electrically connected to the bump terminal;
A substrate electrode provided on a surface of the wiring board facing the bumped sheet;
A conductor formed so as to penetrate the anisotropic conductive elastic sheet and electrically connecting the substrate electrode and the connection terminal;
Among the plurality of inspection terminals, the inspection terminal formed on the peripheral portion of the inspection substrate has the substrate electrode formed on the peripheral portion of the wiring substrate in a region excluding the peripheral portion of the wiring substrate. By being formed at a position where the height from the substrate surface of the wiring substrate is lower than the formed substrate electrode, the inspection terminal is formed more than the inspection terminal formed in the region excluding the peripheral portion of the inspection substrate. the low height characteristics and to roux E c bulk inspection apparatus from the substrate surface of the substrate.
前記ウェハトレイは、トレイ本体と、前記トレイ本体に設けられ、前記半導体ウェハを保持するウェハ保持部と、該ウェハ保持部を囲むように前記トレイ本体に設けられたシール部材とを有し、
前記シール部材は、前記検査用基板と密着することにより、前記ウェハ保持部の周囲の空間を密閉空間とし、
前記複数の検査用端子は、前記密閉空間を減圧することにより、それぞれ対応する前記検査用電極と圧接されることを特徴とする請求項1〜4のいずれか1項に記載のウェハ一括検査装置。
The wafer tray includes a tray main body, a wafer holding portion that is provided in the tray main body and holds the semiconductor wafer, and a seal member that is provided in the tray main body so as to surround the wafer holding portion,
The sealing member is in close contact with the inspection substrate, thereby making the space around the wafer holding portion a sealed space,
Wherein the plurality of terminals for inspection, said by the enclosed space under reduced pressure, the wafer batch testing apparatus according to any one of claims 1-4, characterized in that it is pressed against and the inspection electrodes corresponding .
半導体ウェハを保持するウェハトレイと、
前記半導体ウェハの主面の上に形成された複数の半導体素子を一括して検査する検査用基板とを備え、
前記検査用基板は、前記ウェハトレイと対向して配置され且つ前記ウェハトレイと対向する面に複数の検査用端子を有し、
前記ウェハトレイは、トレイ本体と、
前記トレイ本体に設けられ、前記半導体ウェハを搭載するウェハ保持部と、
前記ウェハ保持部を囲むように前記トレイ本体に設けられ、前記検査用基板と密着することにより前記ウェハ保持部の周囲の空間を密閉空間とするシール部材とを有し、
前記ウェハ保持部には、前記密閉空間を減圧することにより前記各検査用端子と前記各検査用電極とを圧接する際に前記検査用基板に生じる反りの形状と一致して、前記ウェハ保持部の中心部の高さが周縁部と比べて高くなった凸状領域が形成されていることを特徴とするウェハ一括検査装置。
A wafer tray for holding semiconductor wafers;
An inspection substrate for collectively inspecting a plurality of semiconductor elements formed on the main surface of the semiconductor wafer;
The inspection substrate has a plurality of inspection terminals disposed on a surface facing the wafer tray and facing the wafer tray,
The wafer tray includes a tray body,
A wafer holder provided on the tray body, on which the semiconductor wafer is mounted;
A seal member that is provided in the tray body so as to surround the wafer holding unit, and seals a space around the wafer holding unit by being in close contact with the inspection substrate;
In the wafer holding portion, the wafer holding portion matches the shape of the warp generated in the inspection substrate when the inspection terminals and the inspection electrodes are pressed against each other by depressurizing the sealed space. A wafer collective inspection apparatus characterized in that a convex region is formed in which the height of the central portion of the substrate is higher than that of the peripheral portion.
前記凸状領域は、前記ウェハ保持部から脱着可能な構造を有する凸状部材により形成されていることを特徴とする請求項6に記載のウェハ一括検査装置。   The wafer collective inspection apparatus according to claim 6, wherein the convex region is formed by a convex member having a structure that is detachable from the wafer holding unit. ウェハトレイに保持された半導体ウェハの主面の上に形成された複数の半導体素子を一括して検査するウェハ一括検査装置に用いる複数の検査用端子を有する検査用基板の製造方法であって、
前記各検査用端子の基部である複数の基板電極を有する配線基板を形成する工程と、
前記各検査用端子の先端部である複数のバンプ端子と、前記各バンプ端子と電気的に接続された複数の接続端子とを有するバンプ付きシートを形成する工程と、
前記各基板電極と前記各接続端子とを電気的に接続する複数の導電体を有する異方導電弾性シートを形成する工程とを備え、
前記バンプ付きシートを形成する工程は、
導電性フィルムと絶縁性フィルムとが積層された積層フィルムに剛性リングを接着する工程と、
前記積層フィルムにおける所定の位置に、前記絶縁性フィルムを貫通し且つ前記導電性フィルムを露出させる複数のバンプホールを形成する工程と、
前記各バンプホールに導電性材料を充填すると共に、前記絶縁性フィルムの表面における前記各バンプホールの周辺領域に前記導電性材料を等方的に成長させることにより、前記導電性フィルムとそれぞれ電気的に接続された複数のバンプ端子を形成する工程と、
前記導電性フィルムにおける前記各バンプ端子との接続部分を残すようにパターニングを行い、それぞれが前記各バンプ端子と電気的に接続された複数の接続端子を形成する工程とを含み、
前記バンプホールを形成する工程は、前記積層フィルムの周縁部に、前記積層フィルムの周縁部を除く領域に形成するバンプホールよりも径が小さいバンプホールを形成する工程であることを特徴とする検査用基板の製造方法。
A method for manufacturing an inspection substrate having a plurality of inspection terminals used in a wafer collective inspection apparatus for collectively inspecting a plurality of semiconductor elements formed on a main surface of a semiconductor wafer held on a wafer tray,
Forming a wiring board having a plurality of substrate electrodes which are base portions of the respective inspection terminals;
Forming a bumped sheet having a plurality of bump terminals which are tip portions of the respective inspection terminals and a plurality of connection terminals electrically connected to the respective bump terminals;
Forming an anisotropic conductive elastic sheet having a plurality of conductors that electrically connect each of the substrate electrodes and each of the connection terminals,
The step of forming the bumped sheet includes
Bonding a rigid ring to a laminated film in which a conductive film and an insulating film are laminated;
Forming a plurality of bump holes through the insulating film and exposing the conductive film at a predetermined position in the laminated film;
Each of the bump holes is filled with a conductive material, and the conductive material is isotropically grown in a peripheral region of each bump hole on the surface of the insulating film, thereby electrically connecting the conductive film and the conductive film. Forming a plurality of bump terminals connected to
Patterning to leave a connection portion with each of the bump terminals in the conductive film, and forming a plurality of connection terminals each electrically connected to the bump terminals,
The step of forming the bump hole is a step of forming a bump hole having a smaller diameter than a bump hole formed in a region excluding the peripheral portion of the laminated film at a peripheral portion of the laminated film. Manufacturing method for industrial use.
前記バンプ端子を形成する工程は、電気メッキにより前記バンプホールの内部及び前記積層フィルムにおける前記バンプホールの周辺領域に前記導電性材料を堆積させる工程であることを特徴とする請求項8に記載の検査用基板の製造方法。   9. The step of forming the bump terminal is a step of depositing the conductive material in the inside of the bump hole and in the peripheral area of the bump hole in the laminated film by electroplating. Manufacturing method of inspection substrate. 前記導電性材料は、ニッケルであることを特徴とする請求項9に記載の検査用基板の製造方法。   The method for manufacturing an inspection substrate according to claim 9, wherein the conductive material is nickel. ウェハトレイに保持された半導体ウェハの主面の上に形成された複数の半導体素子を一括して検査するウェハ一括検査装置に用いる複数の検査用端子を有する検査用基板の製造方法であって、
前記各検査用端子の基部である複数の基板電極を有する配線基板を形成する工程と、
前記各検査用端子の先端部である複数のバンプ端子と、前記各バンプ端子と電気的に接続された複数の接続端子とを有するバンプ付きシートを形成する工程と、
前記各基板電極と前記各接続端子とを電気的に接続する複数の導電体を有する異方導電弾性シートを形成する工程とを備え、
前記異方導電弾性シートを形成する工程は、
互いに対向する部位に磁性体が埋め込まれた複数の導電体形成領域が設けられた一対の上金型と下金型とを用意する工程と、
導電性粒子を散在させた未硬化のシリコンゴムを前記一対の上金型と下金型との隙間で挟持する工程と、
前記一対の上金型と下金型の外部から磁場を与えて前記各磁性体に発生させた磁場により、前記シリコンゴム中に散在する前記導電性粒子を、前記各導電体形成領域において電気的に相互に接続された鎖状に配置して、前記異方導電弾性シートを貫通する複数の導電体を形成する工程と、
前記シリコンゴムを硬化させる工程とを含み、
前記一対の上金型と下金型とは、前記一対の上金型と下金型の周縁部に位置する前記導電体形成領域における前記一対の上金型と下金型との間の隙間が、前記一対の上金型と下金型の周縁部を除く部位に位置する前記導電体形成領域における前記一対の上金型と下金型との間の隙間よりも小さく設定されており、前記異方導電弾性シートの周縁部に位置する領域には、前記異方導電弾性シートの周縁部を除く領域に形成される導電体よりも高さが低い導電体が形成されることを特徴とする検査用基板の製造方法。
A method for manufacturing an inspection substrate having a plurality of inspection terminals used in a wafer collective inspection apparatus for collectively inspecting a plurality of semiconductor elements formed on a main surface of a semiconductor wafer held on a wafer tray,
Forming a wiring board having a plurality of substrate electrodes which are base portions of the respective inspection terminals;
Forming a bumped sheet having a plurality of bump terminals which are tip portions of the respective inspection terminals and a plurality of connection terminals electrically connected to the respective bump terminals;
Forming an anisotropic conductive elastic sheet having a plurality of conductors that electrically connect each of the substrate electrodes and each of the connection terminals,
The step of forming the anisotropic conductive elastic sheet includes:
Preparing a pair of upper and lower molds provided with a plurality of conductor formation regions in which magnetic materials are embedded in mutually facing parts;
Sandwiching uncured silicon rubber interspersed with conductive particles in a gap between the pair of upper mold and lower mold; and
The conductive particles scattered in the silicon rubber are electrically generated in the respective conductor formation regions by a magnetic field generated in each of the magnetic bodies by applying a magnetic field from outside the pair of upper mold and lower mold. A plurality of conductors penetrating the anisotropic conductive elastic sheet, arranged in a chain connected to each other, and
Curing the silicone rubber,
The pair of upper molds and lower molds is a gap between the pair of upper molds and lower molds in the conductor forming region located at the peripheral portion of the pair of upper molds and lower molds. Is set to be smaller than the gap between the pair of upper mold and the lower mold in the conductor forming region located in a portion excluding the peripheral portion of the pair of upper mold and the lower mold, A conductor having a height lower than that of a conductor formed in a region excluding the peripheral portion of the anisotropic conductive elastic sheet is formed in a region located at the peripheral portion of the anisotropic conductive elastic sheet. A method for manufacturing an inspection substrate.
ウェハトレイに保持された半導体ウェハの主面の上に形成された複数の半導体素子を一括して検査するウェハ一括検査装置に用いる複数の検査用端子を有する検査用基板の製造方法であって、
前記各検査用端子の基部である複数の基板電極を有する配線基板を形成する工程と、
前記各検査用端子の先端部である複数のバンプ端子と、前記各バンプ端子と電気的に接続された複数の接続端子とを有するバンプ付きシートを形成する工程と、
前記各基板電極と前記各接続端子とを電気的に接続する複数の導電体を有する異方導電弾性シートを形成する工程とを備え、
前記配線基板を形成する工程は、
前記配線基板の基板本体の上における所定の領域に段差用の絶縁膜を形成する工程と、
前記段差用の絶縁膜の上を含む前記基板本体の上に少なくとも1層の層間絶縁膜を形成する工程と、
前記層間絶縁膜の上に複数の基板電極を形成する工程とを含み、
前記配線基板の周縁部において前記基板電極を、前記配線基板の前記周縁部を除く領域に形成された前記基板電極よりも前記基板本体からの高さが低い位置に形成することを特徴とする検査用基板の製造方法。
A method for manufacturing an inspection substrate having a plurality of inspection terminals used in a wafer collective inspection apparatus for collectively inspecting a plurality of semiconductor elements formed on a main surface of a semiconductor wafer held on a wafer tray,
Forming a wiring board having a plurality of substrate electrodes which are base portions of the respective inspection terminals;
Forming a bumped sheet having a plurality of bump terminals which are tip portions of the respective inspection terminals and a plurality of connection terminals electrically connected to the respective bump terminals;
Forming an anisotropic conductive elastic sheet having a plurality of conductors that electrically connect each of the substrate electrodes and each of the connection terminals,
The step of forming the wiring board includes
Forming an insulating film for a step in a predetermined region on the substrate body of the wiring board;
Forming at least one interlayer insulating film on the substrate body including the step insulating film;
Forming a plurality of substrate electrodes on the interlayer insulating film,
The inspection is characterized in that the substrate electrode is formed at a position where the height from the substrate body is lower than the substrate electrode formed in a region excluding the peripheral portion of the wiring substrate at the peripheral portion of the wiring substrate. Manufacturing method for industrial use.
JP2005128451A 2004-10-21 2005-04-26 Wafer batch inspection apparatus and manufacturing method of inspection substrate used therefor Expired - Fee Related JP3962414B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005128451A JP3962414B2 (en) 2004-10-21 2005-04-26 Wafer batch inspection apparatus and manufacturing method of inspection substrate used therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004306443 2004-10-21
JP2005128451A JP3962414B2 (en) 2004-10-21 2005-04-26 Wafer batch inspection apparatus and manufacturing method of inspection substrate used therefor

Publications (2)

Publication Number Publication Date
JP2006148042A JP2006148042A (en) 2006-06-08
JP3962414B2 true JP3962414B2 (en) 2007-08-22

Family

ID=36627340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005128451A Expired - Fee Related JP3962414B2 (en) 2004-10-21 2005-04-26 Wafer batch inspection apparatus and manufacturing method of inspection substrate used therefor

Country Status (1)

Country Link
JP (1) JP3962414B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010175507A (en) * 2009-02-02 2010-08-12 Micronics Japan Co Ltd Electrical connection device
JP5684095B2 (en) * 2011-11-16 2015-03-11 株式会社アドバンテスト Test carrier
KR101288050B1 (en) * 2013-01-31 2013-07-19 (주) 루켄테크놀러지스 Bump film probe card

Also Published As

Publication number Publication date
JP2006148042A (en) 2006-06-08

Similar Documents

Publication Publication Date Title
TWI248654B (en) Semiconductor package and method for manufacturing the same
JP3467394B2 (en) Burn-in wafer cassette and probe card manufacturing method
TW201342455A (en) Method of manufacturing semiconductor device and method of manufacturing electronic device
JP3631451B2 (en) Inspection apparatus and inspection method for semiconductor integrated circuit
JP3757971B2 (en) Manufacturing method of semiconductor device
US20140117544A1 (en) Semiconductor device and manufacturing method thereof
WO2004086062A1 (en) Connecteur de mesure de resistances electriques, dispositif de connecteur de mesure de resistances electriques et leur procede de fabrication, dispositif de mesure de la resistance electrique de circuits substrats, et methode de mesure
US5829126A (en) Method of manufacturing probe card
JP3962414B2 (en) Wafer batch inspection apparatus and manufacturing method of inspection substrate used therefor
KR20020096968A (en) Manufacturing method for circuit device
JP3108398B2 (en) Method of manufacturing probe card
JPH09229963A (en) Contact body for inspecting electronic parts, manufacture thereof, and inspecting method using the contact body
JPH10178074A (en) Probe card
JP2977124B2 (en) Circuit board, manufacturing method thereof, and bump type contact head using the circuit board
US9642255B2 (en) Membrane sheet with bumps for probe card, probe card and method for manufacturing membrane sheet with bumps for probe card
JP6333225B2 (en) Membrane sheet with bump for probe card, probe card, and method for manufacturing membrane sheet with bump for probe card
JP4232613B2 (en) Manufacturing method of semiconductor device
US11231443B2 (en) Semiconductor device test socket
JP2001056347A (en) Contact component and its manufacture
JPH11154694A (en) Method of alignment for batch wafer measuring test and method for manufacturing probe card
JP4065145B2 (en) Manufacturing method of socket for electronic parts
JP3897498B2 (en) Inspection substrate and inspection method
JP5058032B2 (en) Contact probe manufacturing method
JP2005159199A (en) Semiconductor device and its manufacturing method
JP2009115579A (en) Probe member, probe card using the probe member and wafer inspection system using the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070518

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees