JP2977124B2 - Circuit board, manufacturing method thereof, and bump type contact head using the circuit board - Google Patents

Circuit board, manufacturing method thereof, and bump type contact head using the circuit board

Info

Publication number
JP2977124B2
JP2977124B2 JP27101696A JP27101696A JP2977124B2 JP 2977124 B2 JP2977124 B2 JP 2977124B2 JP 27101696 A JP27101696 A JP 27101696A JP 27101696 A JP27101696 A JP 27101696A JP 2977124 B2 JP2977124 B2 JP 2977124B2
Authority
JP
Japan
Prior art keywords
layer
circuit
bump
conductor
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27101696A
Other languages
Japanese (ja)
Other versions
JPH09330995A (en
Inventor
昇 新開
辰男 和田
克郎 青島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MASHIIN AKUTEIU KONTAKUTO KK
MEIKOO KK
Original Assignee
MASHIIN AKUTEIU KONTAKUTO KK
MEIKOO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MASHIIN AKUTEIU KONTAKUTO KK, MEIKOO KK filed Critical MASHIIN AKUTEIU KONTAKUTO KK
Priority to JP27101696A priority Critical patent/JP2977124B2/en
Publication of JPH09330995A publication Critical patent/JPH09330995A/en
Application granted granted Critical
Publication of JP2977124B2 publication Critical patent/JP2977124B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Measuring Leads Or Probes (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、少なくとも一方の
表面に高さのばらつきが非常に小さいバンプのパターン
が突設されている回路基板とその製造方法に関し、更に
詳しくは、回路基板の全体的な出入力端子と導体回路と
の間に信頼性の高い導通構造が形成されており、そして
半導体素子の高密度実装が可能である回路基板、更に
は、その回路基板を用いることによって得られるバンプ
式コンタクトヘッドであって、LSI,液晶パネル,T
AB,PDPなどの回路部品の配線回路における障害点
の有無を検査するときに、それら回路部品がファインピ
ッチのものであっても充分に対応することができ、検査
端子間のピッチ精度が高く、また高周波特性に優れてい
るバンプ式コンタクトヘッドと、それらを高い生産性の
下で安価に製造する方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit board having a bump pattern with a very small variation in height projected on at least one surface, and a method of manufacturing the same. A circuit board on which a highly reliable conductive structure is formed between an input / output terminal and a conductive circuit, and on which a semiconductor element can be mounted at a high density, and a bump obtained by using the circuit board Type contact head, including an LSI, a liquid crystal panel,
When inspecting the presence or absence of a failure point in a wiring circuit of a circuit component such as AB or PDP, even if the circuit component has a fine pitch, it can sufficiently cope with it, and the pitch accuracy between test terminals is high. The present invention also relates to a bump-type contact head having excellent high-frequency characteristics and a method for manufacturing them at low cost with high productivity.

【0002】[0002]

【0003】[0003]

【従来の技術】コンピュータ,携帯用通信機器,液晶パ
ネルなどの各種電子機器に組み込まれる半導体素子パッ
ケージは、導体回路の所定パターンが形成されている回
路基板の上にベアチップのような半導体素子を通常は1
個搭載し、当該素子と導体回路の出入力端子との間の導
通をとって半導体素子を実装し、全体を樹脂モールドし
た構造になっているのが通例である。
2. Description of the Related Art Semiconductor device packages incorporated in various electronic devices such as computers, portable communication devices, and liquid crystal panels usually include a semiconductor device such as a bare chip mounted on a circuit board on which a predetermined pattern of a conductive circuit is formed. Is 1
In general, a semiconductor element is mounted by mounting a plurality of semiconductor elements and conducting between the element and an input / output terminal of a conductor circuit, and the whole is resin-molded.

【0004】そして、半導体素子の実装に関しては、回
路基板に半導体素子をダイボンドし、回路基板の出入力
端子と半導体素子の端子(ランド部)をワイヤボンディ
ングする方法,フリップチップを回路基板の出入力端子
に例えばはんだを用いて接続する方法,回路基板の出入
力端子と半導体素子のリード端子を直接はんだで接続す
る方法などが実施されている。
As for the mounting of the semiconductor element, a method of die-bonding the semiconductor element to the circuit board and wire-bonding the input / output terminal of the circuit board to the terminal (land portion) of the semiconductor element, and a method of connecting a flip chip to the input / output of the circuit board. For example, a method of connecting the terminals using solder, a method of directly connecting the input / output terminals of the circuit board and the lead terminals of the semiconductor element by solder, and the like have been implemented.

【0005】このようにして製造された半導体素子パッ
ケージは、所定パターンの導体回路が配線されているマ
ザーボード(実装用基板)に実装されて実機に組み込ま
れる。その場合、1個の半導体素子パッケージのマザー
ボードに対する面積比は、通常、1/10〜1/5程度
であり、そのため、マザーボードには複数個の半導体素
子パッケージが実装される。
[0005] The semiconductor element package manufactured in this manner is mounted on a motherboard (mounting board) on which conductor circuits of a predetermined pattern are wired and incorporated into an actual machine. In this case, the area ratio of one semiconductor element package to the motherboard is usually about 1/10 to 1/5, and therefore, a plurality of semiconductor element packages are mounted on the motherboard.

【0006】マザーボードへの実装に関しては、従来は
ワイヤボンディング法が一部適用されていたが、最近で
は、高密度実装の要請に応えるために、マザーボードの
ランド部へクリームはんだをパターン印刷し、そこに半
導体素子パッケージの端子(リード端子やボールグリッ
ドアレイ)を位置合わせして載せ、ついで全体をリフロ
ー装置に通して一括はんだ付けを行うという方法が広く
採用されている。
Conventionally, a wire bonding method has been partially applied to mounting on a motherboard, but recently, in order to meet the demand for high-density mounting, cream solder is pattern-printed on a land portion of the motherboard. A method has been widely adopted in which terminals (lead terminals and ball grid arrays) of a semiconductor element package are aligned and mounted, and then the whole is passed through a reflow device to perform batch soldering.

【0007】ところで、最近は電子機器の小型化,高速
化,多機能化が進んでいるが、そのことに伴って、全体
形状は小型であっても半導体部品の高密度実装を可能と
する回路基板への要請が一層強まっている。そのために
は、回路基板が多層回路基板であり、形成される導体回
路がファインパターンになっていることが好ましいこと
になる。しかしながら、従来から知られている多層回路
基板は、通常、いわゆるビルドアップ方式で製造されて
いるため次のような問題がある。
In recent years, electronic devices have been reduced in size, speed, and multi-functionality. With this trend, a circuit which enables high-density mounting of semiconductor components even if the overall shape is small. Demands for substrates are increasing. For that purpose, it is preferable that the circuit board is a multilayer circuit board and the formed conductor circuit has a fine pattern. However, conventionally known multilayer circuit boards are usually manufactured by a so-called build-up method, and thus have the following problems.

【0008】ビルドアップ方式で多層回路基板を製造す
る場合には、まず、最下層の絶縁基板の表面に信号パタ
ーンとして機能する導体回路を形成して単位回路基板を
製造し、更にその上に、別の信号パターンとして機能す
る導体回路が形成されている別の単位回路基板を重ね合
わせて一体化する作業を順次行い、下の方から上の方へ
順次組み立てていく。
In the case of manufacturing a multilayer circuit board by the build-up method, first, a conductor circuit functioning as a signal pattern is formed on the surface of the lowermost insulating substrate to manufacture a unit circuit board. An operation of superimposing and integrating another unit circuit board on which a conductor circuit functioning as another signal pattern is formed is sequentially performed, and sequentially assembled from the lower side to the upper side.

【0009】その場合、上層の導体回路と下層の導体回
路との導通構造は、通常、単位回路基板の厚み方向に複
数のスルーホールを所定の平面パターンで穿設し、この
スルーホールの壁面に例えば無電解めっきを行って導電
性を付与したのち、下層の導体回路を導電路にして電気
めっきを行い、そのめっき層で上層の導体回路のランド
部と下層の導体回路のランド部とを電気的に接続してい
る。
In this case, the conductive structure between the upper conductor circuit and the lower conductor circuit is usually formed by drilling a plurality of through holes in a predetermined plane pattern in the thickness direction of the unit circuit board, and forming the through holes on the wall surfaces of the through holes. For example, after conducting electroless plating to impart conductivity, electroplating is performed using the lower conductive circuit as a conductive path, and the plating layer electrically connects the land portions of the upper conductive circuit and the land portions of the lower conductive circuit. Connected.

【0010】したがって、高密度実装を実現するために
は、前記したスルーホールを細径化することが必要にな
るが、実際問題としては、その孔径には限界がある。ま
ず、スルーホールは、一般に、ドリル研削によって穿設
されているので、ドリル強度との関係もあってその孔径
をあまり小径にすることができない。ドリル研削による
孔径は、通常、150〜200μm程度である。なお、
ホトリソグラフィーを適用した場合でも100〜150
μm程度である。
Therefore, in order to realize high-density mounting, it is necessary to reduce the diameter of the above-mentioned through hole, but as a practical matter, there is a limit to the hole diameter. First, since the through hole is generally formed by drill grinding, the diameter of the through hole cannot be made very small due to the relationship with the drill strength. The hole diameter by drill grinding is usually about 150 to 200 μm. In addition,
100 to 150 even when photolithography is applied
It is about μm.

【0011】また、穿設したスルーホールの壁面に、前
記した無電解めっきと電気めっきを組み合わせてめっき
層を形成した場合、このめっき層の厚みが薄すぎると、
下層の導体回路と上層の導体回路との電気的な導通は満
足すべき状態にならないので、このめっき層の厚みはあ
る程度の厚みが確保されていなければならない。回路基
板の種類によっても異なるが、導体回路間に良好な導通
を実現するために、めっき層の厚みは通常20〜30μ
m程度に設定されている。
When a plating layer is formed on the wall surface of the drilled through hole by combining the above-described electroless plating and electroplating, if the thickness of the plating layer is too small,
Since the electrical conduction between the lower conductor circuit and the upper conductor circuit is not in a satisfactory state, the plating layer must have a certain thickness. Although it depends on the type of circuit board, the thickness of the plating layer is usually 20 to 30 μm in order to realize good conduction between the conductor circuits.
m.

【0012】したがって、スルーホールによる導通構造
では孔径150〜200μmのスルーホールの壁面に厚
み15〜20μmのめっき層が形成されているのが通例
であるが、その場合、スルーホールの中心部には、導体
回路間の導通に全く無関係で直径が100〜150μm
程度の死空間が存在していることになる。また、インナ
ーバイヤホールの場合であっても、その孔径が例えば1
00μmであると、死空間の孔は60〜70μm程度に
なる。すなわち、従来のスルーホールやインナーバイヤ
ホールの場合は、その細径化の実現に限界があり、しか
も導体回路間の導通にとっては無駄な孔径にならざるを
得なくなる。
Therefore, in a conductive structure using a through hole, a plating layer having a thickness of 15 to 20 μm is generally formed on the wall surface of the through hole having a hole diameter of 150 to 200 μm. Irrespective of the continuity between conductor circuits, having a diameter of 100 to 150 μm
This means that there is a certain degree of dead space. Even in the case of an inner via hole, the hole diameter is, for example, 1
If it is 00 μm, the dead space hole is about 60 to 70 μm. That is, in the case of a conventional through hole or inner via hole, there is a limit in realizing the reduction in the diameter, and moreover, there is no choice but to a useless hole diameter for conduction between the conductor circuits.

【0013】また、ビルドアップされていく各内層のス
ルーホールの壁面にめっき層を形成する場合には、通
常、次のような操作が行われている。すなわち、まず対
象とする内層の表面(形成されているスルーホールやイ
ンナーバイヤホールの壁面も含む)の全面に亘って無電
解めっきを行って導電性を付与したのちそこに電気めっ
きを行って薄いめっき層を形成する。ついで、そのめっ
き層の表面を被覆して例えばドライフィルムを貼着し、
それに露光・現像処理を行ってスルーホールの個所だけ
を表出させ、他の個所はマスキングした状態にし、更に
電気めっきを行ってスルーホールの壁面(およびランド
部)に所定厚みのめっき層を形成する。そして、前記し
たドライフィルムを剥離し、表出した内層の表面の薄い
めっき層と無電解めっきを例えばソフトエッチングして
除去する。
When a plating layer is formed on the wall surface of the through hole of each inner layer to be built up, the following operation is usually performed. That is, first, electroless plating is performed over the entire surface of the target inner layer (including the wall surface of the formed through hole and inner via hole) to impart conductivity, and then electroplating is performed thereon to obtain a thin film. Form a plating layer. Next, the surface of the plating layer is covered, for example, a dry film is attached,
Exposure and development are performed to expose only the through-holes, the other parts are masked, and electroplating is performed to form a plating layer of a predetermined thickness on the wall surfaces (and lands) of the through-holes. I do. Then, the dry film is peeled off, and the thin plating layer and the electroless plating on the surface of the exposed inner layer are removed by, for example, soft etching.

【0014】したがって、各内層をビルドアップして多
層回路基板を製造する場合、各内層ごとに上記操作を反
復することが必要となり、その製造工程は複雑である。
そのため、製造には長大な時間が必要となり、製造コス
トは高価格にならざるを得ない。ところで、インナーバ
イヤホールの場合、バイヤホールの壁面にめっき層を形
成したのち、その中央に残っている前記死空間に例えば
導電ペーストを埋め込んで各層間に中実の導通構造を形
成することも行われている。
Therefore, when manufacturing a multilayer circuit board by building up each inner layer, it is necessary to repeat the above operation for each inner layer, and the manufacturing process is complicated.
Therefore, a long time is required for manufacturing, and the manufacturing cost is unavoidably high. By the way, in the case of the inner via hole, after forming a plating layer on the wall surface of the via hole, for example, a conductive paste is buried in the dead space remaining in the center to form a solid conductive structure between the layers. Have been done.

【0015】その場合、前記導電ペーストの埋め込みに
代えて電気めっきで全てのバイヤホールの中に同時に導
電材料を電着・充填することにより前記中実の導通構造
を形成することも考えられるが、ビルドアップ方式の場
合には、電気めっき用の入力端子用の導電路を製造時に
おける最初の段階から別途設けておくことが必要であ
り、製造工程は一層複雑になってしまう。
In this case, it is conceivable to form the solid conductive structure by electrodepositing and filling a conductive material into all the via holes simultaneously by electroplating instead of embedding the conductive paste. In the case of the build-up method, it is necessary to separately provide a conductive path for an input terminal for electroplating from an initial stage in manufacturing, and the manufacturing process is further complicated.

【0016】また、半導体素子パッケージなどの実装用
基板や、マザーボードのようにその実装面にバンプパタ
ーンが突設されている回路基板をビルドアップ方式で形
成する場合には、ビルドアップしてきた導体回路のうち
の最上層の導体回路の所定個所に、例えば電気めっき法
でバンプ用の材料を電着して目的とする高さのバンプパ
ターンを形成することになる。
When a mounting substrate such as a semiconductor element package or a circuit board having a bump pattern protruding from its mounting surface, such as a motherboard, is formed by a build-up method, the conductive circuit which has been built up is used. Of these, a bump pattern having a desired height is formed by electrodepositing a material for a bump on a predetermined portion of the uppermost conductive circuit by, for example, an electroplating method.

【0017】しかしなから、実際の電気めっきにおいて
は、めっき条件の微妙な変動を受けたり、また、各バン
プ形成個所への電流の流れ具合がそれぞれ異なることな
どの影響を受けて、バンプパターンを構成する各バンプ
の全てが同じ高さで形成されることはなく、それぞれの
バンプの高さにばらつきが生じてくる。例えば、高さ0.
03mmを目標とするバンプの場合、その高さのばらつき
は、一般に、±0.003mm程度になる。
However, in the actual electroplating, the bump pattern is affected by subtle variations in plating conditions and by the fact that the current flows to the respective bump formation locations are different. Not all of the constituent bumps are formed at the same height, and the height of each bump varies. For example, height 0.
In the case of a bump having a target of 03 mm, the variation in the height is generally about ± 0.003 mm.

【0018】このバンプの高さのばらつきが大きくなる
と、ここに半導体素子パッケージのランド部を位置決め
して載せてリフロー処理を行っても、前記ランド部と接
続しないバンプも存在することになる。すなわち、信頼
性に富む実装の実現はできなくなる。このようなことか
ら、実装面にバンプパターンが形成されている回路基板
においては、形成されているバンプの高さのばらつきを
極力小さくすることが要請されることになる。
If the variation in the height of the bumps becomes large, even if the land portion of the semiconductor element package is positioned and mounted thereon and the reflow process is performed, some bumps may not be connected to the land portion. That is, it is impossible to realize a highly reliable mounting. For this reason, in a circuit board having a bump pattern formed on a mounting surface, it is required to minimize variations in the height of the formed bumps.

【0019】ところで、LSIや液晶パネルなどにおけ
る配線回路の障害点の有無を検査するコンタクトヘッド
も1種の回路基板であり、それは、従来、絶縁性のリジ
ット材料でピンプローブやL型針を埋込み、これらの先
端が検査対象の配線回路における所定の検査個所に接触
できるように所定のピッチでヘッド本体に固定し、他端
には配線をはんだ付けして、そこから検査個所における
信号を検出して使用するというものである。また一方で
は、所定の回路パターンを有する回路基板における所定
の回路個所に例えば電気めっきでバンプを形成したり、
または半導体分野で使用されている成膜法などによって
バンプを形成して、このバンプを前記したピンプローブ
やL型針に代えて動作させるというバンプ方式のものも
ある。
Meanwhile, a contact head for inspecting the presence or absence of a fault in a wiring circuit in an LSI, a liquid crystal panel, or the like is also one type of circuit board, which is conventionally formed by embedding a pin probe or an L-shaped needle with an insulating rigid material. Then, these tips are fixed to the head body at a predetermined pitch so that they can contact a predetermined inspection location in the wiring circuit to be inspected, and the other end is soldered with wiring, and a signal at the inspection location is detected therefrom. To use. On the other hand, for example, bumps are formed at predetermined circuit locations on a circuit board having a predetermined circuit pattern by electroplating,
Alternatively, there is a bump type in which a bump is formed by a film forming method used in the field of semiconductors and the bump is operated instead of the above-mentioned pin probe or L-shaped needle.

【0020】ところで、最近は、検査対象である各種の
回路部品における回路パターンのファイン化が進み、そ
れに伴って、検査個所相互間のピッチもファイン化して
いる。このような検査個所のファインピッチ化に対し、
ピンプローブ式のヘッドの場合は、ピンプローブの先端
を突出させるための穴をヘッドの面に微小間隔をなして
千鳥模様に形成して対応している。また、L型針を用い
るヘッドの場合は、固定するL型針を階層構造にして対
応している。
In recent years, finer circuit patterns in various circuit components to be inspected have become finer, and accordingly, the pitch between inspection locations has become finer. For such fine pitch inspections,
In the case of a pin probe type head, holes for projecting the tip of the pin probe are formed in a staggered pattern at a minute interval on the surface of the head. In the case of a head using an L-shaped needle, the L-shaped needle to be fixed has a hierarchical structure.

【0021】しかしながら、上記したこれらの対策の場
合、いずれも、検査個所のファインピッチ化に対応して
著しく増加してくるピンプローブやL型針の1本1本を
一定のピッチで固定する作業が必要であり、また、それ
ら1本1本に配線をはんだ付けする作業も必要であるた
め、製品の完成には高度の熟練と長大な作業時間を要
し、得られたヘッドは不可避的に極めて高価格となって
しまう。更には、ピンプローブやL型針をヘッドに固定
したのちであっても、それぞれの先端の正確な位置確認
とそのための手直し作業が必要であり、また出荷までの
保管時には、上記先端を他の物品にぶつけないようにす
る細心の注意を払うことも必要になる。
However, in the case of these countermeasures described above, in any case, the work of fixing each pin probe or L-shaped needle at a constant pitch, which increases remarkably in accordance with the fine pitch of the inspection location. Is required, and the work of soldering the wiring to each one of them is also necessary. Therefore, a high level of skill and a long working time are required to complete the product, and the obtained head is inevitably used. It will be extremely expensive. Furthermore, even after the pin probe or the L-shaped needle is fixed to the head, it is necessary to confirm the exact position of each tip and to carry out a reworking operation for it. Great care must also be taken to avoid hitting the item.

【0022】そして、階層構造になっているL型針を有
するヘッドの場合、各L型針は長さ部分が平行して配列
された状態にあるので、例えば検査スピードを高めるた
めに入出力信号の高周波化を進めると、得られる信号特
性に悪影響が及び、検査誤差を引き起こすことがある。
一方、バンプ方式のヘッドにおいて、そのバンプを電気
めっき法で形成する場合には、前記したようにバンプの
高さのばらつきが大きくなる。このバンプ高さのばらつ
きが大きいことは、配線回路の検査個所に全てのバンプ
を確実に接触させることを至上課題とするヘッドにとっ
て、致命的な問題になってしまう。
In the case of a head having L-shaped needles having a hierarchical structure, each L-shaped needle has a length portion arranged in parallel. As the frequency increases, the obtained signal characteristics may be adversely affected and an inspection error may be caused.
On the other hand, in the case of a bump type head, when the bumps are formed by electroplating, variations in the height of the bumps increase as described above. The large variation in the bump height is a fatal problem for a head whose top task is to ensure that all bumps are brought into contact with the inspection location of the wiring circuit.

【0023】また、半導体分野で使用されている薄膜製
造装置でバンプを形成する場合には、前記薄膜製造装置
は非常に高価であるため、得られるヘッドもまた非常に
高価となり、しかも、プローブカードと一体にするため
の機構が必要であり、また、検査時には配線回路の検査
個所に接触させるためにバンプを上方に移動させ、検査
終了後にはバンプを下方に移動させるための駆動機構が
必要になる。そのため、得られたヘッドはその機構が複
雑になり、しかも高価格化する。
When a bump is formed by a thin film manufacturing apparatus used in the field of semiconductors, the thin film manufacturing apparatus is very expensive, and the obtained head is also very expensive. And a drive mechanism to move the bumps upward to make contact with the inspection point of the wiring circuit at the time of inspection, and to move the bumps downward after the inspection is completed. Become. Therefore, the obtained head has a complicated mechanism and is expensive.

【0024】また、実装用基板においては、それに半導
体部品を高密度実装しようとしても、部品を実装する個
所が増加すればするほど、従来の基板ではその導通構造
が前記したようにスルーホールやインナーバイヤホール
を主体としているため不可避的に死空間が増大する。そ
のため、ある規格サイズの実装用基板においては、部品
の実装に必要なバンプパターン(またはランド部)の形
成個所やその広さは限定されることになり、高密度実装
への努力は制限されざるを得なくなる。そして、高密度
実装の実現を意図した場合、更なる信号パターンの引回
しなどが必要になり、そのために、基板は一層多層化せ
ざるを得ず、そのことにより信号パターンの配線は一層
長くなり、その結果として、得られた実装用基板の電気
特性面における信頼性の低下が引き起こされることもあ
る。
Further, in a mounting board, even if an attempt is made to mount semiconductor components at a high density on the mounting board, as the number of places where components are mounted increases, the conduction structure of the conventional board becomes as described above. Dead space increases inevitably due to the use of via holes. For this reason, in a mounting board of a certain standard size, a formation position and a width of a bump pattern (or a land) necessary for mounting components are limited, and an effort for high-density mounting is not limited. Will not get. If high-density mounting is intended, it is necessary to further route the signal pattern, and for this reason, the substrate must be further multilayered, which leads to longer signal pattern wiring. As a result, the reliability of the obtained mounting board in terms of electrical characteristics may be reduced.

【0025】[0025]

【発明が解決しようとする課題】本発明は、少なくとも
一方の表面にバンプパターンが形成されていて、そこを
ベアチップまたは半導体素子パッケージの実装面とする
ことにより、半導体素子パッケージ用の基板またはマザ
ーボードとして機能させることができる回路基板を提供
することを目的とする。
According to the present invention, a bump pattern is formed on at least one surface, and the bump pattern is formed as a mounting surface of a bare chip or a semiconductor element package, thereby forming a substrate or a mother board for a semiconductor element package. It is an object to provide a circuit board that can function.

【0026】また本発明は、バンプ高さのばらつきが非
常に小さい回路基板を提供すること、導体回路間の導通
構造を確実に保持しつつそれが細径化しているので、ベ
アチップや半導体素子パッケージの高密度実装が可能に
なる回路基板を提供すること、および、ベアチップや半
導体素子パッケージを直接バンプを介して実装すること
ができるので、部品の実装時における省力化を可能にす
る回路基板を提供することを目的とする。
Further, the present invention provides a circuit board having a very small variation in bump height. Since the diameter of the circuit board is reduced while reliably maintaining a conductive structure between conductor circuits, the present invention provides a bare chip or a semiconductor element package. Provide a circuit board that enables high-density mounting of semiconductor devices, and a circuit board that enables labor saving when mounting components because bare chips and semiconductor element packages can be mounted directly via bumps. The purpose is to do.

【0027】また、本発明は、従来のビルドアップ方式
で多層回路基板を製造するときに採用される機械加工を
行うことなく、いわば逆ビルドアップ方式ともいうべき
方法で、少なくとも一方の表面に高さのばらつきの小さ
いバンプパターンが形成されている回路基板の製造方法
の提供、および導体回路や導通構造の形成を電流密度の
高い電気めっき法で行うことができるので、目的とする
回路基板を高い生産性の下で製造することができる回路
基板の製造方法の提供を目的とする。
Further, the present invention does not carry out the machining process employed when manufacturing a multilayer circuit board by the conventional build-up method, but instead employs a method which can be called a reverse build-up method, and at least one surface is provided with a high level. Since the provision of a method of manufacturing a circuit board on which a bump pattern with small variation in the thickness is formed, and the formation of a conductive circuit and a conductive structure can be performed by an electroplating method with a high current density, It is an object of the present invention to provide a method for manufacturing a circuit board that can be manufactured with high productivity.

【0028】更に本発明は、検査対象がファインピッチ
化していても容易にそのことに対処することができ、高
周波検査時においても検査誤差を生ずることがなく、し
かも安価に製造することができるバンプ式コンタクトヘ
ッドとその製造方法の提供を目的とする
Further, according to the present invention, even if the inspection target has a fine pitch, it is possible to easily cope with the fine pitch. It is an object of the present invention to provide a contact head and a method of manufacturing the same .

【0029】[0029]

【課題を解決するための手段】上記した目的を達成する
ために、本発明においては、絶縁基材の少なくとも片面
には少なくともバンプが形成され、前記絶縁基材の少な
くとも片面または/および内部には少なくとも1層の導
体回路が配線され、前記バンプと導体回路の間または/
および各導体回路間にはそれらを電気的に接続する導通
構造が形成されている回路基板において、少なくとも前
記バンプは、少なくとも2種類の導電材料を順次電着し
て成る多層構造体であり、前記導通構造は、電気めっき
により一体に形成された柱状導体から成ることを特徴と
する回路基板が提供される。
In order to achieve the above-mentioned object, in the present invention, at least one bump is formed on at least one surface of the insulating base material, and at least one surface and / or the inside of the insulating base material is provided. At least one layer of conductive circuit is wired between the bump and the conductive circuit or /
And the circuit board conductive structure is formed between each conductor circuit electrically connecting them, at least the bump, Ri multilayer structure der formed by sequentially electrodeposited at least two electrically conductive material, The conductive structure is electroplated
Circuit board, wherein the formed Rukoto columnar conductor formed integrally is provided by.

【0030】とくに、前記導通構造は柱状導体から成
り、また、前記バンプは、外層部が金,ニッケル,ニッ
ケル合金などの耐食性の導電材料から成り、内層部が銅
から成る2層構造体である回路基板が提供される。ま
た、本発明においては、導電基板と、前記導電基板の少
なくとも片面に形成された導体薄層と、前記導体薄層の
表面に形成された電着層と、前記電着層の所定個所に埋
設して形成され、少なくとも2種類の導電材料を順次電
着して成る多層構造体のバンプと、前記電着層を被覆し
て形成されたレジスト部Aと、前記レジスト部Aに埋設
して形成され、前記バンプに接続する第1の柱状導体ま
たは導体回路もしくはランド部回路と、前記レジスト部
Aに埋設して形成され、前記導体回路または前記ランド
部回路に接続し、その端面は前記レジスト部Aの表面に
表出している第2の柱状導体と、から成る部材Aを製造
する工程A;前記部材Aのレジスト部Aの表面に1層の
導体回路が形成されている部材B(1)、または、複数層
の導体回路とそれら導体回路間を接続する柱状導体が別
のレジスト部Bに埋設して形成され、かつ、最後の導体
回路は前記レジスト部Bの表面に形成されている部材B
(2)を製造する工程B; 前記部材B(1)または部材B
(2)の前記導体回路側の表面を絶縁基材の表面に熱圧着
して、前記導体回路が前記絶縁基材に埋設されて成る一
体化物Cを製造する工程C;ならびに、前記一体化物C
から前記導電基板を剥離したのち、前記導体薄層および
前記電着層を順次エッチング除去してバンプを表出させ
る工程D;を備えている回路基板の製造方法が提供され
る。
In particular, the conductive structure is made of a columnar conductor, and the bump is a two-layer structure in which the outer layer is made of a corrosion-resistant conductive material such as gold, nickel or a nickel alloy, and the inner layer is made of copper. A circuit board is provided. Further, in the present invention, a conductive substrate, a conductor thin layer formed on at least one surface of the conductive substrate, an electrodeposition layer formed on a surface of the conductor thin layer, and embedded in a predetermined portion of the electrodeposition layer And a bump having a multilayer structure formed by sequentially electrodepositing at least two types of conductive materials, a resist portion A formed by covering the electrodeposition layer, and a resist portion A formed by being buried in the resist portion A. A first columnar conductor or a conductor circuit or a land circuit connected to the bumps, and formed so as to be buried in the resist portion A, connected to the conductor circuit or the land circuit, and an end face of which is connected to the resist portion. Step A of manufacturing a member A comprising a second columnar conductor exposed on the surface of A; a member B (1) in which a single-layer conductor circuit is formed on the surface of the resist portion A of the member A Or multi-layer conductor circuit and it Columnar conductors connecting the conductor circuits are formed by embedding a different registration unit B, and member the last conductor circuits are formed on a surface of the resist portion B B
Step B of manufacturing (2); the member B (1) or the member B
(2) a step C of thermocompression bonding the surface on the conductor circuit side to the surface of an insulating base material to produce an integrated product C in which the conductive circuit is embedded in the insulating base material;
After the conductive substrate is peeled off from the substrate, a step D of exposing the conductive thin layer and the electrodeposited layer sequentially to expose bumps is provided.

【0031】とくに、前記した工程Aが、電気めっき法
で、導電基板の少なくとも片面を被覆して導体薄層を形
成する工程A1;前記導体薄層を被覆してレジスト層a1
を形成したのち露光・現像処理を行って、前記レジスト
層a1をバンプ形成予定個所にのみ残置せしめて前記導
体薄層の他の表面を露出させる工程A2;前記導体薄層
の露出表面に、電気めっき法で、前記バンプ形成予定個
所に残置するレジスト層a1と面一に導電材料を電着し
て電着層を形成する工程A3;前記バンプ形成予定個所
に残置する前記レジスト層a1を除去して、前記電着層
に、前記導体薄層の表面が露出しているバンプ用凹みを
形成する工程A4;前記電着層の表面を被覆してレジス
ト層a2を形成したのち露光・現像処理を行って、前記
レジスト層a2に、前記バンプ用凹みに連通する第1の
孔と、形成すべきランド部回路の回路パターンに相当す
る平面パターンを形成する工程A5;電気めっきを行っ
て、前記バンプ用凹みと前記第1の孔と前記平面パター
ンに第1の導電材料を層状に電着し、ついで、形成され
た層状体の上に、前記第1の導電材料とは異なる少なく
とも1種の導電材料を更に順次電着し、前記バンプ用凹
みと前記第1の孔と前記平面パターンを、2種以上の導
電材料が積層して成る多層構造体で充填してバンプと第
1の柱状導体とランド部回路を一括して形成する工程A
6;前記レジスト層a2を除去して前記電着層の表面を露
出させる工程A7;前記電着層の露出表面を被覆して前
記第1の柱状導体の端面が表出する厚みでレジスト層a
3を形成する工程A8;前記レジスト層a3と前記第1の
柱状導体の端面を被覆して、無電解めっき法で、めっき
薄膜を形成する工程A9;前記めっき薄膜を被覆してレ
ジスト層a4を形成したのち露光・現像処理を行って、
前記レジスト層a4に、形成すべき導体回路の回路パタ
ーンに相当する平面パターン、および前記ランド部回路
に連通する孔の平面パターンを形成して、それらの平面
パターンから前記めっき薄膜の表面を露出させる工程A
10;電気めっきを行って、前記平面パターンに導電材料
を電着して導体回路、および前記ランド部回路に接続す
る柱状導体を一括して形成する工程A11;前記レジスト
層a4を除去し、露出した前記めっき薄膜をエッチング
除去して前記レジスト層a3を露出させる工程A1 2;前
記導体回路、ランド部回路に接続する前記柱状導体、お
よび前記レジスト層a3を、レジスト層a5で被覆して前
記レジスト層a3と前記レジスト層a5とから成るレジス
ト部Aを形成したのち露光・現像処理を行って、前記導
体回路、およびランド部回路に接続する前記柱状導体に
連通する第2の孔を形成する工程A 13;ならびに、電気
めっきを行って、前記第2の孔の中に導電材料を充填し
て第2の柱状導体を形成する工程A14;ら成る回路基板
の製造方法が提供される。
In particular, the step A is an electroplating method.
To form a conductive thin layer by covering at least one surface of the conductive substrate.
Forming process A1A resist layer a covering the conductor thin layer;1
After the formation of an exposure and development process, the resist
Layer a1Is left only at the place where the bump is to be formed.
Step A of exposing the other surface of the thin body layerTwo; Said conductor thin layer
On the exposed surface of the above, by the electroplating method
Resist layer a left in place1Electrodeposit a conductive material flush with
A to form an electrodeposition layerThreeA place where the bump is to be formed
The resist layer a to be left1To remove the electrodeposition layer
Then, a bump recess in which the surface of the conductor thin layer is exposed is formed.
Forming process AFourThe surface of the electrodeposition layer is coated with a resist
Layer aTwoAfter forming the exposure and development processing, the
Resist layer aTwoA first communicating with the bump recess;
Hole and the circuit pattern of the land circuit to be formed.
A for forming a flat patternFive; Electroplating
The bump recess, the first hole, and the planar pattern.
A first conductive material in a layered form,
A layer different from the first conductive material on the layered body.
In addition, one kind of conductive material is further electrodeposited sequentially, and the bump recesses are formed.
The first hole and the plane pattern by two or more
Filled with a multilayer structure composed of laminated electrical
Step A of collectively forming one columnar conductor and land circuit
6The resist layer aTwoTo remove the surface of the electrodeposited layer.
Outgoing process A7; Before covering the exposed surface of the electrodeposition layer
The resist layer a has a thickness at which the end face of the first columnar conductor is exposed.
ThreeStep A of Forming8The resist layer aThreeAnd the first
Cover the end surface of the columnar conductor and plate it by electroless plating.
Step A of forming a thin film9The coating of the plating thin film
Dist layer aFourAfter forming, exposure and development processing is performed,
The resist layer aFourThe circuit pattern of the conductor circuit to be formed
Pattern corresponding to the pattern and the land portion circuit
Form a plane pattern of holes communicating with
Step A of exposing the surface of the plating thin film from the pattern
TenAn electroplating is performed to form a conductive material on the planar pattern.
To the conductor circuit and the land circuit.
A for forming columnar conductors at once11; The resist
Layer aFourAnd etching the exposed plating thin film
Remove the resist layer aThreeA for exposing1 Two;Previous
The columnar conductor connected to the conductor circuit and the land circuit;
And the resist layer aThreeWith the resist layer aFiveCovered with
The resist layer aThreeAnd the resist layer aFiveRegis consisting of
After the exposure portion A is formed, exposure and development
Body circuit and the columnar conductor connected to the land circuit
Step A of forming a communicating second hole 13; And electricity
Plating is performed to fill the second hole with a conductive material.
A to form a second columnar conductor14A circuit board comprising
Is provided.

【0032】また、本発明においては、前記した工程B
(1)が、前記部材Aにおける前記レジスト層a5の全面を
被覆して、無電解めっき法で、めっき薄膜を形成する工
程B1;前記めっき薄膜を被覆してレジスト層b1を形成
したのち露光・現像処理を行って、形成すべき導体回路
の回路パターンに相当する平面パターンを形成して、そ
の平面パターンから前記めっき薄膜の表面を露出させる
工程B2;電気めっきを行って、前記めっき薄膜の露出
表面に導電材料を電着して導体回路を形成する工程
3;および、前記レジスト層b1を除去し、露出した前
記めっき薄膜をエッチング除去して前記レジスト層a5
を露出させる工程B4;から成る回路基板の製造方法が
提供される。
In the present invention, the above-mentioned step B
(1) a step B 1 of coating the entire surface of the resist layer a 5 in the member A and forming a plating thin film by electroless plating; a resist layer b 1 was formed by coating the plating thin film Exposure and development processing to form a planar pattern corresponding to the circuit pattern of the conductor circuit to be formed, and a step B 2 of exposing the surface of the plating thin film from the planar pattern; step B 3 to form a conductor circuit by electrodepositing a conductive material on the exposed surface of the plated thin film; and, the resist layer b 1 is removed, the resist layer a 5 of the plating film which is exposed by etching is removed
Exposing step B 4 ;

【0033】また、本発明においては、前記工程B(2)
が、前記部材B(1)に対し、レジスト層a5と前記導体回
路を被覆してレジスト層b2を形成したのち露光・現像
処理を行って、前記レジスト層b2に、前記導体回路に
連通する孔を形成する工程B5;電気めっきを行って、
前記孔の中に導電材料を電着して柱状導体を形成する工
程B6;前記レジスト層b2の全面を被覆して、無電解め
っき法で、めっき薄膜を形成する工程B7;前記めっき
薄膜を被覆してレジスト層b3を形成したのち露光・現
像処理を行って、前記レジスト層b3に、形成すべき導
体回路の回路パターンに相当する平面パターンを形成し
て、その平面パターンから前記めっき薄膜の表面を露出
させる工程B8;電気めっきを行って、前記平面パター
ンに、導電材料を電着して導体回路を形成する工程
9;および、前記レジスト層b3を除去し、露出した前
記めっき薄膜をエッチング除去して前記レジスト層b2
を露出させる工程B10;を少なくとも1回行う工程であ
る、請求項8の回路基板の製造方法が提供される。
In the present invention, the step B (2)
But the member B relative to (1), after forming a resist layer b 2 to cover the conductive circuit and the resist layer a 5 performs exposure and development, the resist layer b 2, to the conductor circuit step B 5 to form a hole communicating; performing electroplating,
A step B 6 of electrodepositing a conductive material in the hole to form a columnar conductor; a step B 7 of covering the entire surface of the resist layer b 2 and forming a plating thin film by an electroless plating method; After forming a resist layer b 3 by covering the thin film, exposure and development are performed to form a plane pattern corresponding to a circuit pattern of a conductor circuit to be formed on the resist layer b 3 , and from the plane pattern, performing electroplating, in the plane pattern, step B 9 to form a conductor circuit by electrodepositing a conductive material; step B 8 to expose the surface of the plating film and, removing the resist layer b 3, The exposed plating thin film is removed by etching to remove the resist layer b 2
Step B 10 to expose the; a step of performing at least once the method of manufacturing a circuit board according to claim 8 is provided.

【0034】更に本発明においては、前記工程Aが、導
電基板の少なくとも片面を被覆して、電気めっき法で、
導体薄層を形成する工程A1;前記導体薄層を被覆して
レジスト層a1を形成したのち露光・現像処理を行っ
て、前記レジスト層a1を、バンプ形成予定個所にのみ
残置せしめて前記導体薄層の他の表面を露出させる工程
2;前記導体薄層の露出表面に、電気めっき法で、前
記バンプ形成予定個所に残置する前記レジスト層a1
面一に導電材料を電着して電着層を形成する工程A3
前記バンプ形成予定個所に残置するレジスト層a1を除
去して、前記電着層に、前記導体薄層の表面が露出して
いるバンプ用凹みを形成する工程A4;前記電着層の表
面を被覆してレジスト層a2を形成したのち露光・現像
処理を行って、前記レジスト層a2に、前記バンプ用凹
みに連通する平面パターンであって、形成すべき導体回
路の回路パターンに相当する平面パターン、および、必
要に応じてはランド回路の回路パターンに相当する平面
パターンを形成する工程A15;電気めっきを行って、前
記バンプ用凹みと前記平面パターンに第1の導電材料を
層状に電着し、ついで、形成された層状体の上に、前記
第1の導電材料とは異なる少なくとも1種の導電材料を
順次電着し、前記バンプ用凹みと前記導体回路と必要に
応じては前記ランド部回路を2種以上の導電材料が積層
して成る多層構造体で充填して、バンプと導体回路と必
要に応じてはランド部回路を一括して形成する工程
16;前記導体回路および必要に応じてはランド部回路
を被覆してレジスト層a3を形成したのち露光・現像処
理を行って、前記レジスト層a3に、前記導体回路およ
び必要に応じてはランド部回路に連通する第1の孔を形
成する工程A 17;ならびに、電気めっきを行って、前記
第1の孔の中に導電材料を電着して柱状導体を形成する
工程A18;から成る回路基板の製造方法が提供される。
Further, in the present invention, the step A includes the step of conducting
Cover at least one side of the circuit board, by electroplating,
Step A of forming conductor thin layer1; Covering the conductor thin layer
Resist layer a1Exposure and development after forming
And the resist layer a1Only at the place where the bump is to be formed
Exposing the other surface of the conductor thin layer by leaving it behind
A TwoAn electroplating method on the exposed surface of the conductor thin layer;
The resist layer a remaining at the place where the bump is to be formed1When
Step A of electrodepositing a conductive material on the same surface to form an electrodeposition layerThree;
The resist layer a left at the place where the bump is to be formed1Excluding
Leaving the surface of the conductor thin layer exposed on the electrodeposition layer
A for forming a bump recessFourA table of the electrodeposited layer;
Resist layer aTwoExposure and development after forming
By performing a treatment, the resist layer aTwoThe concave for the bump
A conductor pattern to be formed.
Plane pattern equivalent to the road circuit pattern and required
If necessary, a plane corresponding to the circuit pattern of the land circuit
Step A of forming a patternFifteen; Before electroplating
A first conductive material for the bump recesses and the planar pattern;
Electrodeposited in layers, and then on the formed layered body,
At least one conductive material different from the first conductive material;
Electrodeposition sequentially, as necessary with the bump dent and the conductor circuit
If necessary, two or more conductive materials may be laminated on the land circuit.
And the bumps and conductor circuits
If necessary, the process of forming the land circuit at once
A16A conductor circuit and, if necessary, a land circuit
To form a resist layer aThreeExposure and development after forming
The resist layer aThreeThe conductor circuit and
If necessary, form a first hole communicating with the land circuit.
Forming process A 17And performing electroplating and
A columnar conductor is formed by electrodepositing a conductive material in the first hole.
Step A18A method for manufacturing a circuit board comprising:

【0035】また、本発明においては、絶縁基板の所定
個所には、少なくとも上面が上下動可能な可動部位が形
成され、前記可動部位の上面は前記絶縁基板の上面と面
一状態にあり、前記絶縁基板の上面または/および内部
には、前記可動部位にまで延在する複数本の信号導体が
配線され、少なくともその先端は前記可動部位に位置し
ており、前記信号導体の前記先端の上面には、少なくと
も2種類の導電材料を順次電着して成る多層構造体のバ
ンプが突設されていることを特徴とするバンプ式コンタ
クトヘッドが提供される。
Further, in the present invention, at a predetermined position of the insulating substrate, at least a movable portion whose upper surface can move up and down is formed, and the upper surface of the movable portion is flush with the upper surface of the insulating substrate. A plurality of signal conductors extending to the movable portion are wired on the upper surface or / and inside of the insulating substrate, and at least the distal end thereof is located in the movable portion, and the signal conductor is disposed on the upper surface of the distal end of the signal conductor. The present invention provides a bump-type contact head characterized in that bumps of a multilayer structure formed by sequentially depositing at least two types of conductive materials are provided.

【0036】とくに、前記可動部位が、前記絶縁基板の
厚み方向に形成された貫通孔と、前記貫通孔に配設され
た弾性部材とから成り、前記弾性部材の上面は前記貫通
孔の上部開口から表出している、バンプ式コンタクトヘ
ッドが提供され、また、前記可動部位が、前記絶縁基板
の上面側が薄肉部となるように前記絶縁基板の厚み方向
に段差構造をなして形成された貫通孔の前記薄肉部であ
り、前記貫通孔の上部開口の平面視形状は四角形をな
し、その四角形の四隅には前記絶縁基板の周縁部方向に
延びるスリットが少なくとも前記段差構造における前記
薄肉部の基部にまで刻設され、前記薄肉部の平面視形状
は舌片形状をなしている、バンプ式コンタクトヘッドが
提供され、更に前記可動部位が、前記絶縁基板の上面側
が薄肉部となるように前記絶縁基板の厚み方向に段差構
造をなして形成され、上部開口の平面視形状は四角形で
あり、その四角形の四隅には前記絶縁基板の周縁部方向
に延びるスリットが少なくとも前記段差構造における前
記薄肉部の基部にまで刻設され、前記薄肉部の平面視形
状は舌片形状をなしている貫通孔と、前記貫通孔に配設
された弾性部材とから成り、前記弾性部材の上面は前記
貫通孔の上部開口から表出し、前記弾性部材の上面にま
で前記信号導体が配線されている、バンプ式コンタクト
ヘッドが提供される。
In particular, the movable portion includes a through hole formed in a thickness direction of the insulating substrate, and an elastic member disposed in the through hole, and an upper surface of the elastic member has an upper opening of the through hole. And a through hole formed as a stepped structure in the thickness direction of the insulating substrate such that the movable portion has a thin portion on the upper surface side of the insulating substrate. The planar portion of the upper opening of the through-hole has a quadrangular shape, and at the four corners of the quadrangle, slits extending in the peripheral direction of the insulating substrate are formed at least at the base of the thin portion in the step structure. A bump type contact head is provided, wherein the thin portion has a tongue shape in plan view, and the movable portion has a thin portion on the upper surface side of the insulating substrate. The insulating substrate is formed so as to have a step structure in a thickness direction thereof, and an upper opening has a quadrangular shape in a plan view, and at each of the four corners of the square, a slit extending in a peripheral direction of the insulating substrate has at least the thin portion in the step structure. The thin portion has a tongue-shaped through-hole formed in the base of the portion, and an elastic member disposed in the through-hole, and an upper surface of the elastic member has the upper surface of the through-hole. A bump-type contact head is provided, in which the signal conductor is exposed from the upper opening of the hole and extends to the upper surface of the elastic member.

【0037】また、本発明においては、導電薄板の表面
を被覆して第1のレジスト層を形成したのち露光・現像
処理を行って、形成すべきバンプの位置に相当する個所
に前記導電薄板の表面を露出させる工程;前記導電薄板
の露出表面にエッチング処理を行って前記導電薄板の露
出表面にバンプ用凹みを形成したのち、前記第1のレジ
スト層を除去する工程;表出した導電薄板の表面を被覆
して第2のレジスト層を形成したのち露光・現像処理を
行って、形成すべき信号導体のパターンに相当する平面
パターンで前記導電薄板の表面を露出させる工程;電気
めっきを行って、前記バンプ用凹みと前記平面パターン
に第1の導電材料を層状に電着し、ついで、形成された
層状体の上に、前記第1の導電材料とは異なる少なくと
も1種の導電材料を更に順次電着し、前記バンプ用凹み
と前記平面パターンを2種以上の導電材料が積層して成
る多層構造体で充填してバンプと信号導体を一括して形
成する工程;前記第2のレジスト層を除去したのち、そ
の表出面を、所定形状の開口を有する貫通孔が形成され
ている絶縁基板の前記開口側の表面に熱圧着する工程;
ならびに、前記貫通孔と前記導電薄板が形成する空洞部
に弾性部材を充填したのち、前記導電薄板をエッチング
除去して前記バンプと前記信号導体の上面を表出させる
工程;を備えていることを特徴とするバンプ式コンタク
トヘッドの製造方法が提供される。
Further, in the present invention, after the first resist layer is formed by covering the surface of the conductive thin plate, exposure and development are performed, and the conductive thin plate is formed at a position corresponding to the position of the bump to be formed. Exposing the surface; performing an etching process on the exposed surface of the conductive thin plate to form a bump recess on the exposed surface of the conductive thin plate; and then removing the first resist layer; Exposing and developing a second resist layer after covering the surface to expose and develop the surface of the conductive thin plate in a plane pattern corresponding to a signal conductor pattern to be formed; A first conductive material is electrodeposited in a layered manner on the bump recess and the planar pattern, and at least one type of conductive material different from the first conductive material is formed on the formed layered body. A step of electrodepositing the bumps and the plane pattern in a multilayer structure formed by laminating two or more conductive materials to form bumps and signal conductors collectively; the second resist; Removing the layer, and then thermocompression bonding the exposed surface to a surface of the insulating substrate on which the through-hole having an opening of a predetermined shape is formed on the opening side;
And filling a cavity formed by the through hole and the conductive thin plate with an elastic member, and then removing the conductive thin plate by etching to expose the bumps and the upper surfaces of the signal conductors. A method for manufacturing a bump type contact head is provided.

【0038】また、本発明においては、導電基板の少な
くとも片面を被覆して、電気めっき法で、導体薄層を形
成する工程;前記導体薄層を被覆して第1のレジスト層
を形成したのち露光・現像処理を行って、前記第1のレ
ジスト層を、バンプ形成予定個所にのみ残置せしめて前
記導体薄層の他の表面を露出させる工程;前記導体薄層
の露出表面に、電気めっき法で、前記バンプ形成予定個
所に残置する前記第1のレジスト層と面一に導電材料を
電着して電着層を形成する工程;前記バンプ形成予定個
所に残置する前記第1のレジスト層を除去して、前記電
着層に、前記導体薄層の表面が露出しているバンプ用凹
みを形成する工程;前記電着層の表面を被覆して第2の
レジスト層を形成したのち露光・現像処理を行って、前
記第2のレジスト層に、形成すべき信号導体のパターン
に相当する平面パターンで前記電着層の表面を露出させ
る工程;電気めっきを行って、前記バンプ用凹みと前記
平面パターンに第1の導電材料を層状に電着し、つい
で、形成された層状体の上に、前記第1の導電材料とは
異なる少なくとも1種の導電材料を更に順次電着し、前
記バンプ用凹みと前記平面パターンを2種以上の導電材
料が積層して成る多層構造体で充填してバンプと信号導
体を一括して形成する工程;前記第2のレジスト層を除
去したのち、その表出面を、所定形状の開口を有する貫
通孔が形成されている絶縁基板の前記開口側の表面に熱
圧着する工程;前記貫通孔と前記電着層が形成する空洞
部に弾性部材を充填したのち、前記導電基板を剥離し、
ついで、前記導体薄層および電着層を順次エッチング除
去してバンプおよび信号導体を表出させる工程;を備え
ていることを特徴とするバンプ式コンタクトヘッドの製
造方法が提供される。
Also, in the present invention, a step of forming at least one surface of the conductive substrate to form a thin conductor layer by electroplating; and forming the first resist layer by coating the thin conductor layer. Exposing and developing the first resist layer to leave only the portion where the bump is to be formed, thereby exposing the other surface of the thin conductor layer; Forming an electrodeposition layer by electrodepositing a conductive material flush with the first resist layer to be left at the place where the bump is to be formed; forming the first resist layer to be left at the place where the bump is to be formed Removing and forming, in the electrodeposition layer, a bump recess in which the surface of the conductor thin layer is exposed; forming a second resist layer by covering the surface of the electrodeposition layer; After performing a development process, the second resist Exposing the surface of the electrodeposition layer with a plane pattern corresponding to the pattern of the signal conductor to be formed; performing electroplating to apply a first conductive material to the bump recesses and the plane pattern in a layered manner. Then, at least one kind of conductive material different from the first conductive material is further electrodeposited on the formed layered body, and the bump recess and the plane pattern are formed by two or more conductive materials. A step of forming bumps and signal conductors in a lump by filling with a multilayer structure formed by laminating materials; after removing the second resist layer, a through hole having an opening of a predetermined shape is formed on the exposed surface thereof; Thermocompression bonding to the surface of the opening side of the formed insulating substrate; after filling the cavity formed by the through hole and the electrodeposition layer with an elastic member, peeling the conductive substrate;
And a step of sequentially exposing and removing the thin conductive layer and the electrodeposited layer to expose the bumps and the signal conductor.

【0039】[0039]

【0040】[0040]

【発明の実施の形態】以下、図面に則して、まず最初
に、本発明の回路基板とその製造方法について詳細に説
明する。図1と図1のII−II線に沿う断面図である図2
は、本発明の回路基板M1を示し、また、図3と図3のI
V−IV線に沿う断面図である図4は、本発明の別の回路
基板M2を示している。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a perspective view of a circuit board according to the present invention; FIG. 2 is a sectional view taken along the line II-II of FIG. 1 and FIG.
Shows a circuit board M 1 of the present invention, also, I of FIG. 3 and FIG. 3
Figure 4 is a sectional view taken along the V-IV line shows another circuit board M 2 of the present invention.

【0041】そして、図5は本発明の更に別の回路基板
(マルチチップバンプボード)M3を示す斜視図であ
り、図6は本発明の他の回路基板(マルチチップバンプ
ボード)M4を示す斜視図である。これらの回路基板
1,M2,M3,M4は、いずれも共通して、絶縁基材1
の表面1aに、所定の平面パターンを形成してバンプ3
が突設されている。そして、回路基板M1,M2,M
3は、いずれも、絶縁基材1の表面1aにランド部回路
4が表出している。しかし、回路基板M4では前記ラン
ド部回路は表出しておらず、絶縁基材1の内部に形成さ
れている。
[0041] Then, FIG. 5 is a perspective view showing still another circuit board (multi-chip bump board) M 3 of the present invention, FIG. 6 is another circuit board (multi-chip bump board) M 4 of the present invention FIG. These circuit boards M 1 , M 2 , M 3 , and M 4 are commonly used as insulating base material 1.
A predetermined planar pattern is formed on the surface 1a of the
Is protruding. Then, the circuit boards M 1 , M 2 , M
3 , the land circuit 4 is exposed on the surface 1 a of the insulating base material 1. However, the circuit board M 4 the land portion circuit is not exposed, is formed in the insulating substrate 1.

【0042】また、回路基板M1,M2を比較すると、回
路基板M1の場合は、絶縁基材1の表面1aに後述する
導体回路は表出していないが、回路基板M2の場合は絶
縁基材1の表面1aに導体回路2aが表出した構造にな
っている。これら回路基板のうち、その基本構造は回路
基板M1,M2で代表させることができる。回路基板(マ
ルチチップバンプボード)M3は、回路基板M1に比べて
バンプパターンの数が異なるだけであり、回路基板M1
の変形例として位置づけることができ、また回路基板
(マルチチップバンプボード)M4は、後述する製造方
法において、ランド部回路4を絶縁基板1に所定のパタ
ーンで内設することによって得ることができる。
When the circuit boards M 1 and M 2 are compared, a conductor circuit to be described later is not exposed on the surface 1 a of the insulating base material 1 in the case of the circuit board M 1 , but in the case of the circuit board M 2 It has a structure in which a conductor circuit 2a is exposed on the surface 1a of the insulating base material 1. Of these circuit boards, the basic structure can be represented by circuit boards M 1 and M 2 . A circuit board (multi-chip bump board) M 3 is only the number of bump patterns are different as compared with the circuit board M 1, the circuit board M 1
Can be positioned as a modification of, and the circuit board (multi-chip bump board) M 4 is the manufacturing method described below, can be obtained by internally provided in a predetermined pattern lands circuit 4 in the insulating substrate 1 .

【0043】このようなことから、まずもって回路基板
1,M2について詳細に説明する。まず、回路基板
1,M2の場合、いずれも、絶縁基材1の内部には複数
層(図では2層)の導体回路2a,2bが前記絶縁基材
1の厚み方向に対して互いに所定の間隔を置いて埋設さ
れている。そして、回路基板M1の場合は、絶縁基材1
の表面1aにバンプ3が突出し、かつランド部回路4が
表出していて、表面側に位置する最上層の導体回路2a
は表面1aに表出しておらず、バンプ3と導体回路2
a,ランド部回路4と導体回路2b,各導体回路2a,
2b間はいずれも後述する柱状導体51,5で電気的に
接続されている。
For this reason, the circuit boards M 1 and M 2 will be described in detail first . First, in the case of the circuit boards M 1 and M 2 , in each case, a plurality of (two layers in the figure) conductive circuits 2 a and 2 b are disposed inside the insulating base 1 in the thickness direction of the insulating base 1. It is buried at predetermined intervals. Then, in the case of the circuit board M 1, an insulating substrate 1
The bumps 3 protrude from the front surface 1a and the land circuits 4 are exposed, and the uppermost conductive circuit 2a located on the front side
Is not exposed on the surface 1a, and the bump 3 and the conductor circuit 2
a, land circuit 4 and conductor circuit 2b, each conductor circuit 2a,
Both of the electrodes 2b are electrically connected by columnar conductors 5 1 and 5 described later.

【0044】その場合、バンプ3と最上層の導体回路2
aの導通構造を形成する最初の柱状導体51は、後述す
る製造方法との関係で、その断面の大きさがバンプ3の
断面の大きさよりも大きくなっている。しかし、それ以
外の柱状導体は、いずれも小径である。また、回路基板
2の場合は、最上層の導体回路2aとランド部回路4
が絶縁基材1の表面1aにいずれも表出しており、かつ
前記導体回路2aの先端にバンプ3が一体的に形成され
ている。
In this case, the bump 3 and the uppermost conductive circuit 2
first columnar conductor 5 1 for forming a conductive structure of a, in relation to the manufacturing method described later, the size of the cross section is larger than the size of the cross section of the bumps 3. However, each of the other columnar conductors has a small diameter. In the case of the circuit board M 2, the uppermost conductor circuit 2a and the land portion circuit 4
Are exposed on the surface 1a of the insulating base material 1, and the bumps 3 are integrally formed at the tip of the conductor circuit 2a.

【0045】この構造の回路基板M2は、導体回路を複
数層形成することなく、最上層の導体回路2aの1層だ
けにすることにより、後述する本発明のバンプ式コンタ
クトヘッドとして使用することができる。これらの回路
基板M1,M2は、いずれも、図の仮想線で示したよう
に、バンプパターンの個所に所定の半導体部品Sが実装
される。その場合、半導体部品Sがベアチップであれ
ば、これら回路基板M1,M2は半導体素子パッケージを
組み立てるときの実装用基板として使用することがで
き、また、半導体部品Sが既に組み立てられた半導体素
子パッケージであれば、これら回路基板M1,M2をマザ
ーボードとして使用することができる。
The circuit board M 2 having this structure can be used as a bump type contact head of the present invention described later by forming only one layer of the uppermost conductive circuit 2 a without forming a plurality of conductive circuits. Can be. In each of these circuit boards M 1 and M 2 , a predetermined semiconductor component S is mounted at a location of a bump pattern as shown by a virtual line in the figure. In this case, if the semiconductor component S is a bare chip, these circuit boards M 1 and M 2 can be used as a mounting board when assembling a semiconductor element package, and the semiconductor element S already assembled In the case of a package, these circuit boards M 1 and M 2 can be used as a motherboard.

【0046】そして、回路基板M1の場合、図7で示し
たように、バンプ3は別種の導電材料を順次電着して形
成される層状体3a,3bが積層して成る多層構造体
(図では2層構造体)になっており、またランド部回路
4も別種の導電材料を順次電着して形成される層状体4
a,4bが積層して成る多層構造体(図では2層構造
体)になっている。そして、バンプ3における外層部を
形成する層状体3aの導電材料とランド部回路4におけ
る外層部を形成する層状体4aの導電材料とはいずれも
同一の材料で構成されており、バンプ3における内層部
を形成する層状体3bの導電材料とランド部回路4にお
ける内層部を形成する層状体4bの導電材料とはいずれ
も同一の材料になっている。
In the case of the circuit board M 1 , as shown in FIG. 7, the bump 3 has a multilayer structure (a multilayer structure (Layer 3a, 3b) formed by sequentially depositing different kinds of conductive materials. The land circuit 4 is also a layered body 4 formed by sequentially electrodepositing another kind of conductive material.
The multi-layer structure (a two-layer structure in the figure) is formed by laminating a and 4b. The conductive material of the layered body 3a forming the outer layer portion of the bump 3 and the conductive material of the layered body 4a forming the outer layer portion of the land circuit 4 are both made of the same material. The conductive material of the layered body 3b forming the portion and the conductive material of the layered body 4b forming the inner layer portion in the land circuit 4 are the same.

【0047】その場合、外層部3a,4aは、後述する
製造方法で用いるエッチャントに対するバリヤ層として
機能させることからして、それを構成する導電材料はそ
のエッチャントに対して耐食性を有する材料になってい
る。例えば前記エッチャントとして銅をエッチング除去
するものを使用する場合には、外層部3a,4aを構成
する導電材料としては金,ニッケル,ニッケル−コバル
トのようなニッケル合金を好適例とすることができる。
また、内層部3b,4bは導電性に優れる銅で形成する
ことが好ましい。
In this case, since the outer layer portions 3a and 4a function as a barrier layer for an etchant used in a manufacturing method described later, the conductive material constituting the outer layer portions 3a and 4a is a material having corrosion resistance to the etchant. I have. For example, when a material that removes copper by etching is used as the etchant, a preferable example of the conductive material forming the outer layer portions 3a and 4a is nickel alloy such as gold, nickel, and nickel-cobalt.
Also, the inner layer portions 3b and 4b are preferably formed of copper having excellent conductivity.

【0048】なお、最初の柱状導体51の場合、バンプ
3よりも断面形状が大きいので、バンプ3との間で形成
されている段差構造の境界部付近は前記した外層部3a
を形成する導電材料の層が形成されているが、他の部分
は全て内層部3bと同じ導電材料をもって形成されてい
る。一方、回路基板M2の場合は、図8で示したよう
に、絶縁基材1の表面1aに表出しているバンプ3と導
体回路2aは、いずれも、回路基板M1の場合と同じよ
うに外層部3a(4a)と内層部3b(4b)の多層構
造体になっており、同時に、表面1aに表出しているラ
ンド部回路4もまた、その上面は前記した外層部3a
(4a)と同じ導電材料の層になっており、その下に位
置する部分が前記した内層部3b(4b)と同じ材料で
構成されている。
[0048] In the case of the first columnar conductor 5 1, since a large cross-section than the bump 3, the outer layer portion 3a near the boundary of the step structure formed between the bump 3 is described above
Is formed, but all other portions are formed of the same conductive material as the inner layer portion 3b. On the other hand, in the case of the circuit board M 2, as shown in FIG. 8, the bumps 3 and conductor circuit 2a which is exposed to the surface 1a of the insulating substrate 1 are both as in the case of the circuit board M 1 Has a multilayer structure of an outer layer portion 3a (4a) and an inner layer portion 3b (4b). At the same time, the land portion circuit 4 exposed on the surface 1a also has the upper surface described above as the outer layer portion 3a.
It is a layer of the same conductive material as that of (4a), and the portion located thereunder is made of the same material as the above-mentioned inner layer portion 3b (4b).

【0049】なお、上記多層構造体の説明においては、
多層構造体が2層構造体である場合について行ったが、
この多層構造体は2層構造に限定されるものではなく、
例えば外層部が異なる導電材料を2種以上層状に電着し
て形成した2層以上の層状体であってもよい。しかし、
その場合でも、最上層を構成する層は、前記したよう
に、後述する工程で用いるエッチャントに対する耐食性
を備えた導電材料であることが必要である。
In the above description of the multilayer structure,
Although the case where the multilayer structure was a two-layer structure was performed,
This multilayer structure is not limited to a two-layer structure,
For example, two or more layered bodies formed by electrodepositing two or more types of conductive materials having different outer layer portions may be used. But,
Even in such a case, as described above, the layer constituting the uppermost layer needs to be a conductive material having corrosion resistance to an etchant used in a process described later.

【0050】これらの回路基板M1,M2において、柱状
導体51,5は後述する方法で形成された孔の中に導電
材料を電気めっき法で電着することによりその導電材料
を充填したものである。したがって、例えば前記孔が従
来のスルーホールやインナーバイヤホールと同径であっ
た場合には、従来のようにスルーホールやインナーバイ
ヤホール壁面にめっき層を形成して成る導通構造に比べ
て、その電流容量は超かに大きくなる。逆にいえば、回
路基板を動作させるために必要な電流容量を確保しよう
とした場合でも、従来のスルーホールやインナーバイヤ
ホールの構造に比べて、柱状導体5の直径を小さくする
ことができる。
In these circuit boards M 1 and M 2 , the columnar conductors 5 1 and 5 were filled with a conductive material by electroplating a hole in a hole formed by a method to be described later. Things. Therefore, for example, when the hole has the same diameter as a conventional through-hole or inner via hole, compared to a conventional conductive structure formed by forming a plating layer on the wall surface of the through-hole or inner via hole, as compared with a conventional structure. The current capacity becomes extremely large. Conversely, even if an attempt is made to secure a current capacity necessary for operating the circuit board, the diameter of the columnar conductor 5 can be reduced as compared with the conventional structures of through holes and inner via holes.

【0051】このことは、従来のスルーホールやインナ
ーバイヤホールの構造のような導通構造に比べて前記死
空間を極少化することが可能になるため、回路基板の表
面に形成できるバンプ3の分布密度を高めることが可能
となり、ひいては半導体部品の高密度実装を可能にす
る。また、回路基板M1,M2の場合、上記した柱状導体
5で導体回路間の導通をとるので、それらの製造に際し
ては、従来のように、導体回路の間を貫通するスルーホ
ールやインナーバイヤホールをドリル研削によって形成
するというような機械加工が不要になる。そのため、導
体回路の平面パターンをファイン化することができ、こ
のことからも、半導体部品の高密度実装が可能となる。
This is because the dead space can be minimized as compared with a conventional conductive structure such as a through hole or an inner via hole, and the distribution of the bumps 3 formed on the surface of the circuit board can be reduced. It is possible to increase the density, and thus to enable high-density mounting of semiconductor components. Further, in the case of the circuit boards M 1 and M 2 , conduction between the conductor circuits is established by the columnar conductors 5 described above. There is no need for machining such as forming holes by drill grinding. Therefore, the planar pattern of the conductor circuit can be made finer, which also enables high-density mounting of semiconductor components.

【0052】本発明の回路基板の製造方法における最大
の特徴は、まず最初にバンプが形成され、そのバンプの
下に、前記した柱状導体を介して複数層の導体回路が順
次形成されていくところにある。その場合、本発明の回
路基板は、前記した工程A,工程B,工程C、そして工
程Dをこの順序で進めることによって製造されるが、工
程Aでは、バンプと第1の柱状導体と最上層の導体回路
または/およびランド部回路がレジスト部に埋設されて
いる後述する部材Aが製造され、工程Bで前記部材Aに
更なる導体回路と柱状導体が付加された後述する部材B
(1)またはB(2)が製造され、工程Cで前記部材B(1)ま
たはB(2)と絶縁基板を一体化した一体化物Cが製造さ
れ、そして最後に、工程Dで目的とする回路基板が製造
されるのである。
The most significant feature of the circuit board manufacturing method of the present invention is that a bump is first formed, and a plurality of layers of conductive circuits are sequentially formed under the bump via the above-described columnar conductor. It is in. In that case, the circuit board of the present invention is manufactured by proceeding the above-described steps A, B, C, and D in this order. In step A, the bump, the first columnar conductor, and the uppermost layer A member A described later in which a conductor circuit or / and a land portion circuit are embedded in a resist portion is manufactured, and a member B described later in which a further conductor circuit and a columnar conductor are added to the member A in step B
(1) or B (2) is manufactured, and in Step C, an integrated product C in which the member B (1) or B (2) is integrated with an insulating substrate is manufactured. The circuit board is manufactured.

【0053】その場合、工程Aを前記した工程A1〜工
程A14として構成することにより、回路基板M1を製造
することができ、また、工程Aとして、前記した工程A
1〜工程A14において工程A5以降を工程A15〜工程A18
に代替することによって回路基板M2を製造することが
できる。最初に、回路基板M1の製造方法を説明する。
In this case, the circuit board M 1 can be manufactured by configuring the step A as the above-described steps A 1 to A 14.
1 Step A 15 step A 5 and later in-process A 14-step A 18
It is possible to manufacture a circuit board M 2 by substituting the. First, the manufacturing method of the circuit board M 1.

【0054】まず、部材Aが次のようにして製造され
る。以下、各工程につき順次説明する。 工程A1:図9で示したように、例えばステンレス鋼板
のような導電基板6の片面6aに、通常の電気めっき法
によって、例えば銅をめっきして厚みが2〜3μm程度
の導体薄層7を形成する。なお、導電基板としては銅板
であってもよい。
First, the member A is manufactured as follows. Hereinafter, each step will be described sequentially. Step A 1 : As shown in FIG. 9, a conductive thin layer 7 having a thickness of about 2 to 3 μm is formed by plating copper on one surface 6 a of a conductive substrate 6 such as a stainless steel plate by a normal electroplating method. To form Note that the conductive substrate may be a copper plate.

【0055】工程A2:ついで、導体薄層7の表面7a
を被覆してレジスト層a1を形成する(図10)。この
レジスト層a1の形成に関しては、例えば公知のドライ
フィルムを使用したり、また液体レジストを印刷して形
成する。そして、このレジスト層a1の厚みは、形成す
べきバンプの高さとほぼ同じとなるような厚みに設定さ
れる。
Step A 2 : Next, the surface 7a of the conductor thin layer 7
The coated to form a resist layer a 1 (FIG. 10). The resist layer for the formation of a 1 is, for example, to use the known dry film, also formed by printing a liquid resist. Then, the resist layer a 1 in thickness is set to a thickness such that substantially the same as the height to be formed bumps.

【0056】そして、このレジスト層a1に露光・現像
処理を行って、バンプ形成予定個所のレジスト層は残
し、それ以外の前記レジスト層a1を除去して、図11
で示したように、前記レジスト層a1を除去した個所に
導体薄層7の表面7aを露出させる。 工程A3:ついで、導電基板6をマイナス極にした状態
で電気めっきを行って、導体薄層7の露出表面7aに、
残置しているレジスト層a1と面一になるように所定の
導電材料を電着して電着層8を形成する(図12)。
[0056] Then, by performing exposure and development process in the resist layer a 1, the resist layer of the bump to be formed location leaves, and removing the resist layer a 1 otherwise, 11
As indicated, to expose the surface 7a of the conductor thin layer 7 at a location where the resist layer is removed a 1. Step A 3 : Then, electroplating is performed in a state where the conductive substrate 6 is set to the negative pole, and the exposed surface 7 a of the conductive thin layer 7 is
Leaving to electrodeposited a predetermined conductive material so that the resist layer a 1 and flush to form a electrodeposit layer 8 are (Fig. 12).

【0057】このときに用いる導電材料は格別限定され
るものではなく、例えば銅,銀,アルミニウム,金など
をあげることができる。通常、銅が好適である。 工程A4:ついで、バンプ形成予定個所に残置している
レジスト層a1を除去する。その結果、図13で示した
ように、電着層8には導体薄層7の表面7aが露出する
バンプ用凹み3Aが所定の平面パターンをなして形成さ
れる。
The conductive material used at this time is not particularly limited, and examples thereof include copper, silver, aluminum, and gold. Usually, copper is preferred. Step A 4: Then, the resist layer is removed a 1 that are left on the bump formation planned location. As a result, as shown in FIG. 13, bump recesses 3A in which the surface 7a of the conductor thin layer 7 is exposed are formed in the electrodeposition layer 8 in a predetermined plane pattern.

【0058】工程A5:ついで、電着層8の表面8a
に、形成すべき第1の柱状導体の高さとほぼ同じとなる
厚みでレジスト層a2を形成し、それに露光・現像処理
を行って、図14で示したように、バンプ用凹み3Aに
連通する第1の孔5A1と、形成すべきランド部回路の
回路パターンに相当する平面パターン4Aとを前記レジ
スト層a2に同時に形成する。
Step A 5 : Next, the surface 8 a of the electrodeposition layer 8
In the resist layer a 2 is formed with a thickness which is substantially the same as the height of the first columnar conductor to be formed, is subjected to exposure and development processes on it, as shown in FIG. 14, communicating with the bump recess 3A a first hole 5A 1 to simultaneously form a planar pattern 4A corresponding to the circuit pattern of the land portion circuits to be formed on the resist layer a 2.

【0059】なお、このときに形成される第1の孔5A
1の断面形状は、バンプ用凹み3Aの断面形状より大き
くなっている。したがって、この第1の孔5A1とバン
プ用凹み3Aは全体として1個の空洞になっている。そ
して、バンプ用凹み3Aの底部には導体薄層7の表面7
aと電着層8の側壁8bが表出し、また平面パターン4
Aからは電着層8の表面8aが露出している。また、第
1の孔5A1の断面形状はそれが連通するバンプ用凹み
3Aよりも大きいので、バンプ用凹み3Aと第1の孔5
1とから成る空洞は段差構造をなしており、その境界
部では、電着層8の一部表面8cが第1の孔5A1に表
出していることになる。なお、この工程A5におけるレ
ジスト層a2の形成に関しては、液体レジストを用いて
もよいが、通常、ドライフィルムが用いられる。
The first hole 5A formed at this time is
The cross-sectional shape of 1 is larger than the cross-sectional shape of the bump recess 3A. Therefore, the first hole 5A 1 and bump recess 3A has become one of the cavity as a whole. The bottom surface of the conductor thin layer 7 is provided at the bottom of the bump recess 3A.
a and the side walls 8b of the electrodeposition layer 8 are exposed.
From A, the surface 8a of the electrodeposition layer 8 is exposed. Further, since the cross-sectional shape of the first hole 5A 1 is it greater than the bump recess 3A communicates, dents bumps 3A and the first hole 5
Cavity consisting of A 1 Metropolitan has no stepped structure, in the boundary portion, so that the part of the surface 8c of the electrodeposit layer 8 is exposed to the first hole 5A 1. In this regard the formation of the resist layer a 2 in Step A 5, it may be used a liquid resist, usually, the dry film is used.

【0060】なお、この工程A5において、永久レジス
トでレジスト層a2を形成した場合には、後述する工程
7と工程A8を行うことは必ずしも必要ではなくなる。 工程A6:つぎに、全体を所定のめっき浴に浸漬し、導
電基板6をマイナス極にした状態で電気めっきが行われ
る。
[0060] Incidentally, in this step A 5, in the case of forming a resist layer a 2 in permanent resist, performing the step A 7 and step A 8 to be described later is not always necessary. Step A 6 : Next, the whole is immersed in a predetermined plating bath, and electroplating is performed in a state where the conductive substrate 6 has a negative polarity.

【0061】そのときの電気めっきは、めっき浴を変え
て少なくとも2回行われる。すなわち、電着層8が銅か
ら成る場合には、最初の電気めっきでは、金,ニッケ
ル,ニッケル−コバルト合金のように、後述する工程D
で行うエッチング処理時に、用いるエッチャントによっ
て侵食されないような耐食性を有する第1の導電材料の
電着が行われる。この最初の電気めっきで、前記したバ
ンブ用凹み3Aと第1の孔5A1とから成る空洞では、
導体薄層7の露出表面7a,電着層8の側壁8b、およ
び段差部における電着層8の一部表面8cに前記した第
1の導電材料が層状に電着する。また、平面パターン4
Aでも同様な電着が進行する。
The electroplating at that time is performed at least twice by changing the plating bath. That is, when the electrodeposition layer 8 is made of copper, in the first electroplating, a step D to be described later is performed like gold, nickel, and a nickel-cobalt alloy.
The electrodeposition of the first conductive material having corrosion resistance so as not to be eroded by the used etchant is performed during the etching process performed in the step (1). In this first electroplating, the bump for indentation 3A and the in cavity consisting of the first hole 5A 1 Tokyo,
The first conductive material is electrodeposited in a layered manner on the exposed surface 7a of the conductor thin layer 7, the side wall 8b of the electrodeposition layer 8, and the partial surface 8c of the electrodeposition layer 8 at the step. Also, the plane pattern 4
Similar electrodeposition proceeds in A.

【0062】そして、上記した最初の電気めっきに続け
て、更に次の電気めっきが行われ、前記した第1の導電
材料で形成されている層状体の上に別の導電材料が電着
される。このときに電着される導電材料は、導電性が優
れているものであれば何であってもよく、例えば、銅,
アルミニウムなどを好適な材料としてあげることができ
る。
Then, subsequent to the above-described first electroplating, further electroplating is performed, and another conductive material is electrodeposited on the layered body formed of the first conductive material. . The conductive material to be electrodeposited at this time may be any material as long as it has excellent conductivity, for example, copper,
Aluminum is a preferred material.

【0063】この電気めっきの過程で、バンプ用凹み3
Aと第1の孔5A1とから成る空洞、および、平面パタ
ーン4Aでは、まず最初に、工程Dで用いるエッチャン
トに対して耐食性を有する第1の導電材料が層状に堆積
し、更にその上に別の導電材料が堆積していき、結果と
して、前記空洞と平面パターンがこれら導電材料で充填
されることになる。
In this electroplating process, the bump recess 3
A a cavity comprising a first hole 5A 1 Tokyo, and, in the plane pattern 4A, first of all, the first conductive material is deposited in layers resistant to corrosion by the etchant used in the step D, further thereon Additional conductive materials are deposited, resulting in the cavity and planar pattern being filled with these conductive materials.

【0064】したがって、工程A6の終了時にあって
は、図15で示したように、バンプ用凹み3Aの中には
層状体(外層部)3aと層状体(内層部)3bが積層し
て成る2層構造体が充填された状態でバンプ3が形成さ
れ、また平面パターン4Aにも、前記層状体3aと同じ
材料から成る層状体(外層部)4aと、前記層状体3b
と同じ材料から成る層状体(内層部)4bが積層して成
る2層構造体がランド部回路4として形成される。そし
て、第1の孔5A1の中には、段差部近傍は層状体3a
から成り、その下は全て層状体3bと同じ材料から成る
2層構造体として第1の柱状導体51が一括して形成さ
れる。
[0064] Thus, in the at the end of step A 6, as shown in FIG. 15, some of the bump recess 3A layered body (outer layer) 3a and the layered body (the inner portion) 3b is laminated The bump 3 is formed in a state in which the two-layer structure is filled, and the plane pattern 4A also includes a layer body (outer layer portion) 4a made of the same material as the layer body 3a and the layer body 3b.
A two-layer structure formed by laminating layered bodies (inner layers) 4b made of the same material as the above is formed as the land part circuit 4. Then, in the first hole 5A 1 is stepped portion near the layered body 3a
Consists, the lower the first columnar conductor 5 1 a two-layer structure made of the same material as all layered body 3b is formed together.

【0065】この電気めっきの過程では、第1の孔5A
1の方がバンプ用凹み3Aよりも断面形状が大きくなっ
ているので、それぞれの導電材料の電着に際しては、バ
ンプ用凹みへの堆積、ついで第1の孔への堆積が円滑に
進行する。なお、この電気めっきの過程で、めっき浴に
超音波振動を与えると、第1の孔5A1やバンプ用凹み
3Aが小形状であっても、その中にめっき浴を確実に侵
入させることができ、また電気めっきの過程で発生する
ガスは第1の孔5A1やバンプ用凹み3Aから速やかに
除去するので、信頼性の高いめっきを行うことができ
る。
In this electroplating process, the first hole 5A
1 has a larger cross-sectional shape than the bump recess 3A, so that when the respective conductive materials are electrodeposited, deposition on the bump recess and then deposition on the first hole proceeds smoothly. In the course of this electroplating, when applying ultrasonic vibration to the plating bath, also the first holes 5A 1 and bump dent 3A is a small shape, is possible to reliably penetrate the plating bath therein can also because gas generated in the process of electroplating promptly removed from the first hole 5A 1 and bump dent 3A, it is possible to perform highly reliable plating.

【0066】この電気めっき時における導電路は、大き
な面積の導電基板6,導体薄層7および電着層8であ
る。そのため、大電流を流すことができ、電気めっき時
の電流密度を高くすることができる。その結果、バンプ
用凹み3Aと第1の孔5A1と平面パターン4Aは短時
間で導電材料によって満たされる。なお、この工程A6
において、電気めっきは2回行うことに限定されるもの
ではなく、必要に応じて2回以上行ってもよい。しか
し、その場合でも、最初の電気めっきでは、前記したよ
うな耐食性の第1の導電材料を層状に電着することが必
要である。
The conductive paths during the electroplating are the conductive substrate 6 having a large area, the conductive thin layer 7 and the electrodeposited layer 8. Therefore, a large current can flow and the current density at the time of electroplating can be increased. As a result, the bump recess 3A and the first hole 5A 1 and the plane patterns 4A is filled with a conductive material in a short time. This step A 6
In the above, the electroplating is not limited to being performed twice, but may be performed twice or more as necessary. However, even in that case, in the first electroplating, it is necessary to electrodeposit the corrosion-resistant first conductive material as described above in a layered manner.

【0067】工程A7:バンプ用凹み3Aと第1の孔5
1と平面パターン4Aが導電材料の多層構造体で満た
された時点、すなわち全体のめっき面がレジスト層a2
と面一状態になった時点で電気めっきを停止し、ついで
レジスト層a2を除去する。その結果、図16で示した
ように、電着層8の表面8aは露出し、その所定個所に
はバンプ用凹みに充填された導電材料の多層構造体から
成るバンプ3と、このバンプから突設した状態で第1の
柱状導体51とが一体的に形成され、同時に導電材料の
多層構造体から成るランド部回路4が形成される。
Step A 7 : Depression 3A for bump and first hole 5
A 1 and when the plane pattern 4A is filled with the multilayer structure of conductive material, i.e. the entire plated surface resist layer a 2
And stop electroplating as they become flush with, and then removing the resist layer a 2. As a result, as shown in FIG. 16, the surface 8a of the electrodeposition layer 8 is exposed, and a bump 3 made of a multilayered structure of a conductive material filled in the bump recess and a bump from the bump are formed at predetermined locations. set to a first columnar conductor 5 1 state is integrally formed, at the same time the land portion circuit 4 consisting of a multilayer structure of conductive material is formed.

【0068】工程A8:ついで、図17で示したよう
に、電着層8の露出表面8aを被覆して、第1の柱状導
体51の断面とランド部回路4の表面が表出するような
厚みでレジスト層a3を形成する。具体的には、例えば
液体レジストを塗布し、露光・現像処理を行って絶縁層
にする。
[0068] Step A 8: Next, as shown in FIG. 17, to cover the exposed surface 8a of the electrodeposit layer 8, the surface of the first columnar conductor 5 1 of the cross section and the land portion circuit 4 is exposed forming a resist layer a 3 with a thickness such. Specifically, for example, a liquid resist is applied, and exposure and development are performed to form an insulating layer.

【0069】工程A9:このレジスト層a3の表面を粗面
化したのち、そこに、例えば銅の無電解めっきを行うこ
とにより、図18で示したように、レジスト層a3と第
1の柱状導体51とランド部回路4の表面を被覆してめ
っき薄膜9を形成する。 工程A10:ついで、前記めっき薄膜9の表面を被覆し
て、形成すべき導体回路の厚みと略同じ厚みでレジスト
層a4を形成し、ここに露光・現像処理を行って、形成
すべき導体回路の回路パターンに相当する平面パターン
2A,ランド部回路4に導通すべき柱状導体に相当する
平面パターン5A1'を同時に形成する。
[0069] Step A 9: After the surface roughening of the resist layer a 3, there, for example, by performing electroless plating of copper, as shown in FIG. 18, the resist layer a 3 and the first columnar conductors 5 1 and covers the surface of the land portion circuit 4 to form a plating film 9. Step A 10 : Next, the surface of the plating thin film 9 is coated to form a resist layer a 4 having a thickness substantially equal to the thickness of the conductor circuit to be formed. A plane pattern 2A corresponding to the circuit pattern of the conductor circuit and a plane pattern 5A 1 ′ corresponding to a columnar conductor to be electrically connected to the land circuit 4 are simultaneously formed.

【0070】その結果、図19で示したように、めっき
薄膜9の表面には所定の平面パターンをなして導体回路
と柱状導体の平面パターン2A,5A1'が形成され、そ
れらの平面パターンからはめっき薄膜9の表面9aが露
出することになる。なお、この工程におけるレジスト層
4の形成に関しては、ドライフィルムと液体レジスト
のいずれを用いても行うことができる。
As a result, as shown in FIG. 19, the planar patterns 2A and 5A 1 ′ of the conductor circuits and the columnar conductors are formed on the surface of the plating thin film 9 in a predetermined planar pattern. Means that the surface 9a of the plating thin film 9 is exposed. Regarding the formation of the resist layer a 4 in this step may be carried out using any of dry film and liquid resist.

【0071】工程A11:ついで、導電基板6をマイナス
極にした状態で電気めっきを行い、平面パターン2A,
平面パターン5A1'から露出しているめっき薄膜9の表
面9aに例えば銅のような導電性が優れた導電材料を、
図20で示したように、前記レジスト層a4の表面と面
一になるように導体回路2aとして電着する。
Step A 11 : Then, electroplating is performed in a state where the conductive substrate 6 is set to the negative pole, and the plane pattern 2A,
On the surface 9a of the plating thin film 9 exposed from the plane pattern 5A 1 ′, a conductive material having excellent conductivity such as copper is applied, for example.
As shown in FIG. 20, wear to electrodeposition as a conductor circuit 2a so as to be flush with the surface of the resist layer a 4.

【0072】工程A12:ついで、レジスト層a4を除去
してめっき薄膜9の表面9aを露出させたのち、その露
出表面のみを例えばソフトエッチングして除去する。そ
の結果、図21で示したように、レジスト層a3の表面
が表出し、そこに、導体回路2aとランド部回路4に接
続する柱状導体51'が形成される。
Step A 12 : Then, after the resist layer a 4 is removed to expose the surface 9 a of the plating thin film 9, only the exposed surface is removed by, for example, soft etching. As a result, as shown in FIG. 21, exposed surface of the resist layer a 3, there, columnar conductors 5 1 connected to the conductor circuit 2a and the land portion circuit 4 'is formed.

【0073】工程A13:ついで、図22で示したよう
に、レジスト層a3の露出表面と、導体回路2aおよび
柱状導体51'の全体を被覆してレジスト層a5を形成す
る。このレジスト層a5の形成に際しては、ドライフィ
ルム,液体レジストのいずれを用いてもよいが、液体レ
ジストを用いることを好適とする。
Step A 13 : Then, as shown in FIG. 22, the exposed surface of the resist layer a 3 and the entirety of the conductor circuit 2 a and the columnar conductor 5 1 ′ are covered to form a resist layer a 5 . The time of formation of the resist layer a 5, the dry film may be either a liquid resist, and preferably to the use of a liquid resist.

【0074】したがって、既に形成されているレジスト
層a3と前記レジスト層a5とは一体化して、1個の絶縁
層であるレジスト部Aを形成し、この中に、導体回路2
aと柱状導体51'が埋設された状態になる。この場合、
導体回路2aと柱状導体51'の個所におけるレジスト層
5の厚みは、形成すべき第2の柱状導体(後述)の高
さと略同じとなるような厚みに設定される。
Therefore, the already formed resist layer a 3 and the resist layer a 5 are integrated to form a resist portion A which is one insulating layer, in which the conductor circuit 2 is formed.
a and the columnar conductor 5 1 ′ are buried. in this case,
The thickness of the resist layer a 5 at the location of the conductor circuit 2a and the columnar conductors 5 1 'is set second columnar conductor to be formed to a thickness such that the height substantially the same (see below).

【0075】その後、レジスト層a5に露光・現像処理
を行って、図23で示したように、導体回路2aと、柱
状導体51'に連通する第2の孔5A2をレジスト層a5
形成する。したがって、これらの第2の孔5A2からは
導体回路2aの表面と柱状導体51'の端面が露出する。 工程A14:そして最後に、導電基板6をマイナス極にし
た状態で電気めっきを行って、第2の孔5A2から露出
している導体回路2aと柱状導体51'の各表面に導電材
料を電着し、当該第2の孔5A2に充填して第2の柱状
導体52を形成し、工程Aを終了する。この場合、ラン
ド部回路4に導通する第2の柱状導体52は、既に形成
されている柱状導体51'と一緒になった状態で形成され
る。
[0075] After that, by performing the exposure and development to the resist layer a 5, as shown in FIG. 23, the conductor circuit 2a and the resist layer a 5 second hole 5A 2 communicating with the columnar conductors 5 1 ' Formed. Therefore, the end surface of the conductor circuit 2a of the surface and the columnar conductor 5 1 'is exposed from these second holes 5A 2. Step A 14: Finally, the conductive substrate 6 by performing electroplating while the negative electrode, conductive material on the surfaces of the second holes 5A 2 conductor circuit exposed from 2a and the columnar conductor 5 1 ' the electrodeposited, second to form a columnar conductor 5 2 is filled into the second hole 5A 2, and ends the process a. In this case, second columnar conductor 5 2 which conduct the land portion circuit 4 is formed in a state that together with columnar conductors 5 1 'that has already been formed.

【0076】以上の工程Aが終了した時点では、図24
に示したように、バンプ3は電着層8の中に位置し、第
1の柱状導体51とランド部回路4と導体回路2aと第
2の柱状導体52がレジスト層a3,a5から成るレジス
ト部Aの中に埋設され、レジスト層a5の表面には、第
2の柱状導体52の端面が所定のパターンをなして表出
している部材Aが製造される。
At the time when the above step A is completed, FIG.
As shown in, the bump 3 is located in the electrodeposit layer 8, the first columnar conductor 5 1 and the land portion circuit 4 and the conductor circuit 2a and the second columnar conductor 5 2 resist layer a 3, a registration unit consisting 5 is embedded in the a, on the surface of the resist layer a 5, member a to the end surface of the second columnar conductor 5 2 is exposed to form a predetermined pattern is produced.

【0077】したがって、この部材Aにおいては、バン
プ3−第1の柱状導体51−めっき薄膜9−導体回路2
a−第2の柱状導体52の間と、ランド部回路4−めっ
き薄膜9−第2の柱状導体52でそれぞれ導通構造が形
成されている。ついで、得られた部材Aに対して、次の
ような工程Bを行うことにより、部材Aに更に別の導体
回路が付加される。
Therefore, in this member A, the bump 3-the first columnar conductor 5 1 -the plating thin film 9-the conductor circuit 2
and between a- second columnar conductor 5 2, respectively conducting structure land portion circuit 4 plating film 9 second columnar conductor 5 2 is formed. Next, by performing the following step B on the obtained member A, another conductor circuit is added to the member A.

【0078】その場合、工程Bは、前記した工程B(1)
または工程B(2)のいずれかをもって構成され、後述す
る工程B1〜工程B4から成る工程B(1)を採用した場合
には、図1と図2で示したように2個の導体回路が埋設
されている回路基板M1用の中間部材B(1)を製造するこ
とができ、また、工程B5〜工程B10から成る工程B(2)
を採用した場合には、3個以上の導体回路が埋設されて
いる回路基板M1用の中間部材B(2)を製造することがで
きる。
In this case, the step B is the same as the step B (1)
Or be configured with any of the steps B (2), in the case of adopting the step B (1) comprising the step B 1 ~ Step B 4 to be described later, two conductors, as shown in FIGS. 1 and 2 can be produced an intermediate member B (1) of the circuit board M 1 the circuit is embedded, the step comprising the step B 5 ~ step B 10 B (2)
The when employed, can be produced an intermediate member B (2) of the circuit board M 1 three or more conductor circuit is embedded.

【0079】まず、工程B(1)について説明する。 工程B1:まず最初に、図25で示したように、工程A
で製造された部材Aのレジスト層a5の表面に無電解め
っきを行って、その全面を被覆するめっき薄膜10を形
成する。
First, the step B (1) will be described. Step B 1 : First, as shown in FIG.
In performing electroless plating on the surface of the resist layer a 5 of the manufactured member A, to form a plating film 10 that covers the entire surface.

【0080】工程B2:ついで、このめっき薄膜10の
表面10aを被覆してレジスト層b1を形成し、ここに
露光・現像処理を行って、形成すべき導体回路の回路パ
ターンに相当する平面パターン2Bを形成する。その結
果、図26で示したように、めっき薄膜10の表面10
aには所定の平面パターンをなして導体回路のパターン
2Bが形成され、そこからめっき薄膜10の表面10a
が露出する。なお、このときのレジスト層b1の形成に
関しては、ドライフィルム,液体レジストのいずれをも
使用することができる。
Step B 2 : Next, a resist layer b 1 is formed by covering the surface 10 a of the plating thin film 10, and is subjected to exposure and development treatments to form a plane corresponding to a circuit pattern of a conductor circuit to be formed. The pattern 2B is formed. As a result, as shown in FIG.
a, a conductor circuit pattern 2B is formed in a predetermined plane pattern, and the surface 10a of the plating thin film 10 is formed therefrom.
Is exposed. Regarding the formation of the resist layer b 1 at this time, it may be used either dry film, liquid resist.

【0081】工程B3:ついで、導電基板6をマイナス
極にして電気めっきを行い、めっき薄膜10の前記露出
表面10aに例えば銅のように導電性が優れている導電
材料を、前記レジスト層b1と面一になるような厚みで
電着する。その結果、図27で示したように、前記平面
パターン2Bには導体回路2bが形成される。
Step B 3 : Next, electroplating is performed by using the conductive substrate 6 as a negative electrode, and a conductive material having excellent conductivity such as copper is coated on the exposed surface 10 a of the plating thin film 10 with the resist layer b. wear to electricity at a thickness such that 1 flush. As a result, as shown in FIG. 27, the conductor circuit 2b is formed on the plane pattern 2B.

【0082】工程B4:ついで、レジスト層b1を除去す
る。その結果、図28で示したように、レジスト層b1
が存在していた個所には、めっき薄膜10の表面10a
が露出する。そして、この露出しているめっき薄膜10
を例えばソフトエッチングして除去する。
Step B 4 : Then, the resist layer b 1 is removed. As a result, as shown in FIG. 28, the resist layer b 1
Was present on the surface 10a of the plating thin film 10.
Is exposed. Then, the exposed plating thin film 10
Is removed by, for example, soft etching.

【0083】その結果、図29で示したように、レジス
ト層a5の表面に所定の平面パターンをなして導体回路
2bが形成されている部材B(1)が製造される。この部
材B(1)では、バンプ3−第1の柱状導体51−めっき薄
膜9−導体回路2a−第2の柱状導体52−めっき薄膜
10−導体回路2bの間と、ランド部回路4−めっき薄
膜9−第2の柱状導体52−めっき薄膜10−導体回路
2bの間でそれぞれ導通構造が形成されている。
[0083] As a result, as shown in FIG. 29, member B of the conductor circuit 2b to form a predetermined plane pattern on the surface of the resist layer a 5 is formed (1) is produced. This member B (1), the bump 3 a first columnar conductor 5 1 - plating film 9 conductor circuits 2a- second columnar conductor 5 2 - and between the plating film 10 the conductor circuit 2b, the land portion circuit 4 - plating film 9 second columnar conductor 5 2 - each conducting structure between the plating film 10 the conductor circuit 2b is formed.

【0084】この部材B(1)に対し、次に工程Cを行え
ば、得られる回路基板M1は2個の導体回路が埋設され
たものになるが、更に多くの導体回路を埋設する場合に
は、この部材B(1)に以下で説明する工程B(2)を行えば
よい。 工程B5:まず、図30で示したように、部材B(1)にお
ける導体回路2bとレジスト層a5の全体を被覆してレ
ジスト層b2を形成する。なお、このレジスト層b2は、
ドライフィルム,液体レジストのいずれを使用しても形
成することができるが、液体レジストを用いることが好
適である。
[0084] When to this member B (1), if then performed step C, the circuit board M 1 obtained is made to those two conductor circuits embedded therein, which further embedded a number of conductor circuits Then, the member B (1) may be subjected to the step B (2) described below. Step B 5: First, as shown in FIG. 30, to cover the whole of the conductor circuit 2b and the resist layer a 5 of the member B (1) to form a resist layer b 2. In addition, this resist layer b 2
Although it can be formed using either a dry film or a liquid resist, it is preferable to use a liquid resist.

【0085】したがって、部材B(1)のレジスト層a3
5と前記レジスト層b2とは一体化してここに1個の絶
縁層を形成し、この中に、導体回路2a,ランド部回路
4と導体回路2bとが埋設された状態になる。そしてこ
の場合、導体回路2bを埋設している個所におけるレジ
スト層b2の厚みは、次に形成すべき柱状導体(後述)
の高さと略同じとなるような厚みに設定される。
Therefore, the resist layers a 3 ,
wherein the a 5 the resist layer b 2 form one of the insulating layers here integrally, in this, a state in which the conductor circuit 2a, and a land portion circuit 4 and the conductor circuit 2b are embedded. And in this case, the resist layer b 2 in thickness at the location that buried conductor circuit 2b is then formed to be columnar conductor (to be described later)
The thickness is set so as to be substantially the same as the height.

【0086】ついで、レジスト層b2に露光・現像処理
を行って、図31で示したように、導体回路2bに連通
する孔5B1をレジスト層b2に形成する。したがって、
この孔5B1からは、導体回路2bの表面が露出する。 工程B6:ついで、導電基板6をマイナス極にして電気
めっきを行い、孔5B1から露出している導体回路2b
の表面に導電材料を電着して、当該孔5B1の中に導電
材料を充填する。その結果、図32で示したように、導
体回路2bと一体化した柱状導体53がその表面をレジ
スト層b2に表出した状態で形成される。
[0086] Then, by performing the exposure and development on the resist layer b 2, as shown in FIG. 31, to form holes 5B 1 communicating with the conductor circuit 2b on the resist layer b 2. Therefore,
This hole 5B 1 is the surface of the conductor circuit 2b is exposed. Step B 6 : Then, electroplating is performed using the conductive substrate 6 as a negative pole, and the conductor circuit 2 b exposed from the hole 5 B 1
And electrodepositing a conductive material on the surface, to fill the conductive material into the said holes 5B 1. As a result, as shown in FIG. 32, it is formed in a state where the columnar conductors 5 3 integrated with the conductor circuit 2b is exposed to the surface on the resist layer b 2.

【0087】工程B7:そして、このレジスト層b2の全
面を被覆して、無電解めっき法でめっき薄膜11を形成
する(図33)。 工程B8:ついで、このめっき薄膜11の表面11aを
被覆してレジスト層b3を形成し、ここに露光・現像処
理を行って、導体回路2bの下層に形成すべき導体回路
の回路パターンに相当する平面パターン2Cを形成す
る。その結果、図34で示したように、形成された平面
パターン2Cからはめっき薄膜11の表面11aが露出
する。なお、レジスト層b3の形成に関しては、ドライ
フィルム,液体レジストのいずれを使用してもよい。
Step B 7 : Then, the entire surface of the resist layer b 2 is covered, and a plating thin film 11 is formed by an electroless plating method (FIG. 33). Step B 8 : Next, a resist layer b 3 is formed by covering the surface 11 a of the plating thin film 11, and is subjected to exposure and development processing to form a circuit pattern of a conductor circuit to be formed below the conductor circuit 2 b. A corresponding planar pattern 2C is formed. As a result, as shown in FIG. 34, the surface 11a of the plating thin film 11 is exposed from the formed planar pattern 2C. Regarding the formation of the resist layer b 3, the dry film may be used either liquid resist.

【0088】工程B9:そして、導電基板6をマイナス
極にして電気めっきを行い、めっき薄膜11の前記露出
表面11aに例えば銅のような導電材料を、残置するレ
ジスト層b3の厚みだけ電着する。その結果、図35で
示したように、めっき薄膜11の表面11aには、所定
の平面パターンをなして導体回路2cが形成される。
Step B 9 : Then, electroplating is performed by setting the conductive substrate 6 to the negative pole, and a conductive material such as copper is applied to the exposed surface 11 a of the plating thin film 11 by the thickness of the remaining resist layer b 3. To wear. As a result, as shown in FIG. 35, a conductor circuit 2c is formed on the surface 11a of the plating thin film 11 in a predetermined planar pattern.

【0089】工程B10:ついで、レジスト層b3を除去
する。その結果、図36で示したように、除去したレジ
スト層b3の個所にはめっき薄膜11の表面11aが露
出する。ついで、露出しているこのめっき薄膜を例えば
ソフトエッチングして除去する。その結果、図37で示
したように、レジスト層b2の表面に所定の平面パター
ンをなして導体回路2cが形成されている部材B(2)が
製造される。
Step B 10 : Next, the resist layer b 3 is removed. As a result, as shown in FIG. 36, the surface 11a of the plating film 11 is exposed in a location of the resist layer b 3 is removed. Next, the exposed plating thin film is removed by, for example, soft etching. As a result, as shown in FIG. 37, member B of conductive circuit 2c at a predetermined plane pattern on the surface of the resist layer b 2 is formed (2) is produced.

【0090】この部材B(2)では、レジスト層a3,a5
の中に2個の導体回路2a,2bが埋設され、導体回路
2cはレジスト層b2の表面に形成されている。その場
合、部材Aに付加された新しい導体回路2bと新たな柱
状導体53はレジスト層b2から成るレジスト部Bの中に
埋設されている。そして、バンプ3−第1の柱状導体5
1−めっき薄膜9−導体回路2a−第2の柱状導体52
めっき薄膜10−導体回路2b−柱状導体53−めっき
薄膜11−導体回路2cの間と、ランド部回路4−めっ
き薄膜9−第2の柱状導体52−めっき薄膜10−導体
回路2b−柱状導体53−めっき薄膜11−導体回路2
cの間でそれぞれ導通構造が形成されている。
In the member B (2), the resist layers a 3 and a 5
Two conductor circuit 2a in, 2b are embedded, the conductor circuit 2c is formed on the surface of the resist layer b 2. In that case, a new conductor circuit 2b and the new columnar conductor 3 that is added to the member A is embedded in the resist portion B composed of a resist layer b 2. Then, the bump 3-the first columnar conductor 5
1 - Plating film 9 conductor circuits 2a- second columnar conductor 5 2 -
Plating film 10 the conductor circuit 2b- columnar conductor 5 3 - and between the plating film 11 the conductor circuit 2c, the land portion circuit 4 plating film 9 second columnar conductor 5 2 - plated thin film 10 the conductor circuit 2b- columnar conductor 5 3 - plating film 11 conductive circuit 2
Each of the conductive structures is formed between c.

【0091】この導体回路2cに更に導体回路を付加す
る場合には、図30〜図37に基づいて説明した方法を
所望の回数だけ反復して行えばよい。このように、工程
Bを終了した時点では、工程B(1),工程B(2)のいずれ
においても、最後に形成したレジスト層の表面に所定の
導体回路が形成されている中間部材が製造される。
When a conductor circuit is further added to the conductor circuit 2c, the method described with reference to FIGS. 30 to 37 may be repeated a desired number of times. As described above, when the step B is completed, in both the step B (1) and the step B (2), the intermediate member having the predetermined conductor circuit formed on the surface of the last formed resist layer is manufactured. Is done.

【0092】そして、この中間部材に対し、次に、工程
Cが適用される。それを、図29で示した部材B(1)の
場合を例にして説明する。すなわち、図38で示したよ
うに、絶縁基板12を用意し、その一方の面12aと、
部材B(1)の導体回路2bが形成されている方の面とを
熱圧着する。その結果、導体回路2bは絶縁基板12の
中に埋設され、図39で示したように、部材B(1)と絶
縁基板12とが一体化した一体化物Cが製造される。
Then, the step C is applied to the intermediate member. This will be described using the case of the member B (1) shown in FIG. 29 as an example. That is, as shown in FIG. 38, an insulating substrate 12 is prepared, and one surface 12a thereof is
The surface of the member B (1) on which the conductor circuit 2b is formed is thermocompression-bonded. As a result, the conductor circuit 2b is embedded in the insulating substrate 12, and as shown in FIG. 39, an integrated product C in which the member B (1) and the insulating substrate 12 are integrated is manufactured.

【0093】なお、このときに用いる絶縁基板12とし
ては、常温下では半硬化状態にあり、加熱されると軟化
する材料であることが好適である。例えばブリブレグで
ある。その理由は、導体回路2bのパターンはレジスト
層a5の表面に突起した状態で形成されているため、こ
こに絶縁基板12が圧着されたときに、前記導体回路2
bのパターンは、その時点では可塑性を有する当該絶縁
基板12の上面12aに埋没することができ、その後基
板が熱硬化して固定されるからである。
It is preferable that the insulating substrate 12 used at this time is a material that is in a semi-cured state at normal temperature and softens when heated. An example is Brigreg. The reason is because when the pattern of the conductor circuit 2b is formed in a state of protruding on the surface of the resist layer a 5, that here the insulating substrate 12 is crimped, the conductor circuit 2
This is because the pattern b can be buried in the upper surface 12a of the insulating substrate 12 having plasticity at that time, and the substrate is thermally cured and fixed thereafter.

【0094】しかし、絶縁基板12がリジットな材料か
ら成る場合であっても、例えば、前記した部材B(1)の
導体回路2bのパターンが形成されている面に例えば未
硬化のエポキシ樹脂から成る層を形成して導体回路2b
のパターン全体を被覆し、ここに、リジットな絶縁基板
12を熱圧着して部材B(1)と絶縁基板12を一体化す
ることができる。
However, even when the insulating substrate 12 is made of a rigid material, for example, an uncured epoxy resin is formed on the surface of the member B (1) on which the pattern of the conductor circuit 2b is formed. Forming a layer to form a conductor circuit 2b
And the member B (1) and the insulating substrate 12 can be integrated with each other by thermocompression bonding of the rigid insulating substrate 12.

【0095】この場合、両者を圧着した時点では、例え
ばエポキシ樹脂から成る層は未硬化で軟質な状態にある
ため、ここに導体回路2bのパターンは埋没させること
ができ、同時に、前記層は絶縁基板12の上面12aと
接着する。そして、層が熱硬化することにより、導体回
路2bのパターンは熱硬化した層に埋没した状態で絶縁
基板12と一体化する。
In this case, at the time when both are pressed, the layer made of, for example, epoxy resin is in an uncured and soft state, so that the pattern of the conductor circuit 2b can be buried here, and at the same time, the layer is insulated. It is bonded to the upper surface 12a of the substrate 12. Then, when the layer is thermoset, the pattern of the conductor circuit 2b is integrated with the insulating substrate 12 while being buried in the thermoset layer.

【0096】この工程Cで用いる絶縁基板としては、電
気絶縁性のものであれば何であってもよく、例えば、ガ
ラスエポキシ樹脂基板,フレキシブルプリント基板や、
エポキシ樹脂系,ポリイミド系,ポリエステル系,ウレ
タン樹脂系,フェノール樹脂系などから成る樹脂基板や
シート、またセラミックス板などをあげることができ
る。これらのうち、前記したように、導体回路2bのパ
ターンを熱圧着時に埋没させるということからすると軟
質なガラスエポキシ樹脂のプリプレグが好適である。ま
た、上記した絶縁基板は、例えば複数枚のプリプレグを
積層して適当な厚みに形成してもよい。
The insulating substrate used in this step C may be any substrate as long as it is electrically insulating. For example, a glass epoxy resin substrate, a flexible printed substrate,
Examples include resin substrates and sheets made of epoxy resin, polyimide, polyester, urethane resin, and phenol resin, and ceramic plates. Among them, as described above, a prepreg made of a soft glass epoxy resin is preferable because the pattern of the conductor circuit 2b is buried at the time of thermocompression bonding. Further, the above-described insulating substrate may be formed to have an appropriate thickness by laminating a plurality of prepregs, for example.

【0097】このようにして製造された一体化物Cに対
し、次に、工程Dが適用される。すなわち、工程Dにお
いては、まず、導電基板6を剥離する。得られた部材の
表面は、図40で示したように、導体薄層7で覆われた
状態にある。ついで、導体薄層7とその下に位置する電
着層8を順次エッチングして除去する。その結果、図4
1で示したように、導体回路2a,2bが、いずれもレ
ジスト層a3とレジスト層a5と絶縁基板12とから成る
絶縁基材1の中に埋設しており、レジスト層a3の表面
にのみバンプ3が突出し、またランド部回路4が表出し
ている回路基板M1が製造される。
Next, step D is applied to the integrated product C thus manufactured. That is, in step D, first, the conductive substrate 6 is peeled off. The surface of the obtained member is covered with the conductor thin layer 7 as shown in FIG. Next, the conductor thin layer 7 and the electrodeposition layer 8 located thereunder are sequentially etched and removed. As a result, FIG.
As shown in 1, the conductor circuit 2a, 2b are both are embedded in the resist layer a 3 and the resist layer a 5 and made of an insulating substrate 12. insulating substrate 1, the surface of the resist layer a 3 only the bump 3 is projected, and the circuit board M 1 of the land portion circuit 4 is exposed is produced.

【0098】なお、上記した導体薄層7と電着層8のエ
ッチング除去時に、バンプ3とランド部回路4の表面は
エッチャントと接触する。しかし、バンプ3の外層部3
aとランド部回路4の外層部4aは、前記したように、
いずれもエッチャントに対して耐食性を備えた前記第1
の導電材料で形成されているので、バンプやランド部回
路がこのエッチング過程でエッチャントによって侵食さ
れるという問題は起こらない。
When the conductor thin layer 7 and the electrodeposition layer 8 are removed by etching, the surface of the bump 3 and the surface of the land circuit 4 come into contact with the etchant. However, the outer layer 3 of the bump 3
a and the outer layer portion 4a of the land portion circuit 4, as described above,
All of the above-mentioned first materials having corrosion resistance to etchants
Since the bumps and land circuits are formed by this conductive material, there is no problem that the etchant erodes the bumps and land circuits.

【0099】そして、全てのバンプ3は、所定厚みの電
着層8に刻設された同じ深さのバンプ用凹みの中に充填
された多層構造体であるので、その高さは前記バンプ用
凹みの深さと同等であり、高さのばらつきは極めて小さ
くなっている。次に、回路基板M2の製造方法について
説明する。この製造方法においては、前記した工程Aを
後述する工程に変化させることを除けば、他の工程、す
なわち、工程B,工程C,工程Dは回路基板M1の場合
と同じように進められる。
Since all the bumps 3 are multi-layered structures filled in the bump recesses having the same depth formed in the electrodeposited layer 8 having a predetermined thickness, the height of the bumps 3 is not larger than that of the bumps. It is equivalent to the depth of the recess, and the variation in height is extremely small. Next, a method for manufacturing the circuit board M 2. In this manufacturing method, except that changing the process described below the aforementioned step A, other steps, namely, step B, step C, step D proceeds as in the case of the circuit board M 1.

【0100】そこで、回路基板M2を製造する工程Aに
つき、図面に則して説明する。まず、回路基板M1の製
造時と同様にして工程A1〜工程A4が進められ、図42
で示したように、導体薄層7の表面7aのバンプ形成予
定個所にレジスト層a 1を残置せしめたのち他の表面に
電気めっき法で電着層を形成し、ついで、前記レジスト
層a1を除去することにより、図43で示したように、
電着層8にバンプ用凹み3Aを形成してそこから導体薄
層7の表面7aを露出させる。
Accordingly, the circuit board MTwoIn process A for manufacturing
A description will be given with reference to the drawings. First, the circuit board M1Made of
Step A in the same way as during fabrication1~ Step AFourIs advanced, and FIG.
As shown in the figure, the bump formation on the surface 7a of the conductor thin layer 7
Resist layer a in place 1On the other surface after leaving
An electrodeposition layer is formed by electroplating, and then the resist
Layer a1Is removed, as shown in FIG.
A bump recess 3A is formed in the electrodeposition layer 8 and a conductor thin film is formed therefrom.
The surface 7a of the layer 7 is exposed.

【0101】なお、この工程では、レジスト層a1は液
体レジスト,ドライフィルムのいずれを用いて形成して
もよい。その後、以下の工程A15〜工程A18を順次進め
ることにより、部材Aが製造される。 工程A15:この電着層8の表面8aを被覆してレジスト
層a2を形成し、それに露光・現像処理を行って、図4
4で示したように、形成すべき導体回路の回路パターン
に相当する平面パターン2Aをバンプ用凹み3Aと連通
する状態で形成し、同時に、形成すべきランド部回路の
回路パターンに相当する平面パターン4Aを形成する。
したがって、平面パターン2Aと平面パターン4Aから
は電着層8の表面8aが露出し、また、バンプ用凹み3
Aからは導体薄層7の表面7aと電着層8の側壁8bが
露出する。
[0102] In this step, the resist layer a 1 is liquid resist may be formed using any of dry film. Thereafter, by sequentially advancing the following steps A 15 ~ Step A 18, member A is manufactured. Step A 15 : A resist layer a 2 is formed by covering the surface 8 a of the electrodeposition layer 8, and the resist layer a 2 is exposed and developed, and
As shown at 4, a planar pattern 2A corresponding to the circuit pattern of the conductor circuit to be formed is formed in a state of communicating with the bump recess 3A, and at the same time, a planar pattern corresponding to the circuit pattern of the land circuit to be formed. 4A is formed.
Therefore, the surface 8a of the electrodeposition layer 8 is exposed from the plane pattern 2A and the plane pattern 4A, and the bump recess 3 is formed.
From A, the surface 7a of the conductor thin layer 7 and the side wall 8b of the electrodeposition layer 8 are exposed.

【0102】なお、この工程において、前記レジスト層
2の形成においては通常ドライフィルムが用いられ
る。 工程A16:ついで、回路基板M1の製造時における工程
6と同じ態様で、全体をめっき浴に浸漬し、導電基板
6をマイナス極にした状態で少なくとも2回の電気めっ
きが行って異種導電材料の多層構造体を形成する。
[0102] Incidentally, in this step, usually a dry film is used in the formation of the resist layer a 2. Step A 16 : Then, in the same manner as in step A 6 during the manufacture of the circuit board M 1 , the whole is immersed in a plating bath, and electroplating is performed at least twice with the conductive substrate 6 being a negative electrode, and different types are obtained. A multilayer structure of conductive material is formed.

【0103】この電気めっきが終了した時点では、図4
5で示したように、ランド部回路の平面パターン4Aに
は耐食性の第1の導電材料の層状体4aと他の導電材料
の層状体4bの2層構造体が充填されてランド部回路4
が形成される。そして、バンプ用凹み3Aと導体回路の
平面パターン2Aでは、最初の電気めっきにより、耐食
性の第1の導電材料が電着層8の表面8aとバンプ用凹
みの側壁8bと導体薄層7の表面7aに層状に電着して
層状体(外層部)3aを形成し、次の電気めっきでこの
層状体3aの上に別の導電材料が電着して層状体(内層
部)3bを形成し、ここに、これら層状体の2層構造体
であるバンプ3と導体回路2aが一括して形成される。
At the time when this electroplating is completed, FIG.
As shown in FIG. 5, the planar pattern 4A of the land circuit is filled with a two-layer structure of a layered body 4a of a first conductive material having corrosion resistance and a layered body 4b of another conductive material.
Is formed. Then, in the bump recess 3A and the plane pattern 2A of the conductor circuit, the first electroplating is performed by the first electroplating. A layered body (outer layer portion) 3a is formed by electrodeposition on the layered body 7a, and another conductive material is electrodeposited on the layered body 3a by the next electroplating to form a layered body (inner layer portion) 3b. Here, the bump 3 and the conductor circuit 2a, which are a two-layer structure of these layered bodies, are collectively formed.

【0104】工程A17:ついで、図46で示したよう
に、導体回路2aとランド部回路4を被覆してレジスト
層a3を形成し、ここに露光・現像処理を行って、それ
ぞれは導体回路2a(またはランド部回路4)に連通す
る第1の孔5A1を当該レジスト層a3に形成する。した
がって、第1の孔5A1からは導体回路2a(またはラ
ンド部回路4)の表面が露出する。なお、このときのレ
ジスト層a3の厚みは形成すべき柱状導体の高さと略同
じとなるように設定され、またレジスト層a3の形成に
おいては、ドライフィルム,液体レジストのいずれを用
いてもよい。
[0104] Step A 17: Then, as shown in FIG. 46, the resist layer a 3 is formed by coating the conductor circuit 2a and the land portion circuit 4, is subjected to exposure and development processes herein, each conductor the first hole 5A 1 which communicates with the circuit 2a (or land portion circuit 4) is formed in the resist layer a 3. Thus, the surface of the conductor circuit 2a (or land portion circuit 4) is exposed from the first hole 5A 1. The thickness of the resist layer a 3 at this time is set to be substantially equal to the height of the columnar conductor to be formed the same, also in the formation of the resist layer a 3, dry film, using any of the liquid resist Good.

【0105】工程A18:そして最後に、導電基板6をマ
イナス極にして電気めっきを行い、第1の孔5A1から
露出する導体回路2a(またはランド部回路4)の表面
に導電材料を電着し、当該第1の孔5A1の中に充填し
て柱状導体を形成する。その結果、図47で示したよう
に、レジスト層a3の表面には第1の柱状導体51の端面
が所定のパターンをなして表出している部材Aが製造さ
れる。この部材Aにおいては、バンプ3−導体回路2a
−第1の柱状導体51の間で導通構造が形成されてい
る。
[0105] Step A 18: Finally, perform electroplating with the conductive substrate 6 to the negative pole, the conductive material collector to the surface of the conductor circuit 2a exposed from the first hole 5A 1 (or land portion circuit 4) wear and form a columnar conductor is filled into the first hole 5A 1. As a result, as shown in FIG. 47, the surface of the resist layer a 3 is the member A to the end surface of the first columnar conductor 5 1 is exposed to form a predetermined pattern is produced. In this member A, the bump 3-conductor circuit 2a
- conducting structure is formed between the first columnar conductor 5 1.

【0106】以後、この部材Aに、前記した工程B,工
程C,工程Dを順次行うことにより、絶縁基材の表面に
は所定の平面パターンで表出する導体回路2aとランド
部回路4、および導体回路2aの先端表面に突設された
バンプ3を備えている回路基板M2(図3)が製造され
る。なお、図6で示した回路基板M4、すなわち絶縁基
材1の表面1aにランド部回路が表出していない回路基
板を製造する場合には、回路基板M1の製造において、
工程A5(図14)を実施するときに、ランド部回路の
回路パターンに相当する平面パターン4Aを形成するこ
となく、それ以降の工程、例えば工程Bで上記平面パタ
ーン4Aを形成し、更にそこに導電材料を電着してラン
ド部回路とし、そのランド部回路を表出しているバンプ
パターンと接続するようにレジスト部に内設すればよ
い。
Thereafter, the above-described steps B, C, and D are sequentially performed on the member A, so that the conductor circuit 2a and the land circuit 4, which are expressed in a predetermined plane pattern on the surface of the insulating base material, Then, a circuit board M 2 (FIG. 3) having the bumps 3 protruding from the tip surface of the conductor circuit 2a is manufactured. In the case of manufacturing the circuit board M 4 shown in FIG. 6, that is, a circuit board in which the land circuit is not exposed on the surface 1 a of the insulating base material 1, in manufacturing the circuit board M 1 ,
When carrying out the step A 5 (FIG. 14), the plane pattern 4A corresponding to the circuit pattern of the land circuit is not formed, but the plane pattern 4A is formed in a subsequent step, for example, the step B. Then, a conductive material may be electrodeposited to form a land circuit, and the land circuit may be provided in the resist so as to be connected to the exposed bump pattern.

【0107】以上の説明は、いずれも片面実装用の回路
基板を製造する場合であるが、必要に応じては、更に次
のようにして両面実装用の回路基板を製造することがで
きる。それを、回路基板M1の製造時に得られた部材B
(1)と部材B(2)を使用する場合を例として以下に説明す
る。すなわち、図48で示したように、部材B(1)と部
材B(2)のそれぞれの導体回路側の面を絶縁基板12の
各片面にまず熱圧着して、部材B(1)と部材B(2)と絶縁
基板12とを一体化する。ついで、一体化物の両面にあ
る導電基板を剥離し、更に導体薄層,電着層を順次エッ
チング除去したのち、図示しないスルーホールを形成す
ることにより、図49で示したような両面実装用回路基
板M5が得られる。
The above description is directed to the case where a circuit board for single-sided mounting is manufactured. If necessary, a circuit board for double-sided mounting can be manufactured as follows. That is, the member B obtained at the time of manufacturing the circuit board M 1
The case where (1) and the member B (2) are used will be described below as an example. That is, as shown in FIG. 48, the surfaces of the member B (1) and the member B (2) on the side of the conductor circuit are first thermocompression-bonded to one side of the insulating substrate 12, and the members B (1) and B (2) and the insulating substrate 12 are integrated. Next, the conductive substrates on both sides of the integrated body are peeled off, and the thin conductor layer and the electrodeposition layer are sequentially removed by etching. Then, through holes (not shown) are formed to form a circuit for double-sided mounting as shown in FIG. board M 5 is obtained.

【0108】また、図39で示した部材に対し、その絶
縁基板12に従来のサブトラクティブ法やアディティブ
法などを適用して別の導体回路をビルドアップしたの
ち、導電基板6を剥離し、導体薄層7と電着層8を順次
エッチング除去することによっても、目的とする両面実
装用の回路基板にすることもできる。更には、図48で
示したような絶縁基板12を用いることなく、例えば部
材B(1)の導体回路2bの方の面に永久レジストを用い
て所定の導体回路と柱状導体を順次積層していき、最後
に、所定の導体回路やランド部回路を形成して両面実装
用回路基板にすることもできる。
Further, after applying a conventional subtractive method or additive method to the member shown in FIG. 39 to build up another conductor circuit, the conductive substrate 6 is peeled off, The target circuit board for double-sided mounting can also be obtained by sequentially removing the thin layer 7 and the electrodeposition layer 8 by etching. Further, without using the insulating substrate 12 as shown in FIG. 48, for example, a predetermined conductor circuit and a columnar conductor are sequentially laminated using permanent resist on the surface of the member B (1) on the side of the conductor circuit 2b. Finally, a predetermined conductor circuit or land circuit may be formed to form a double-sided circuit board.

【0109】また、次のようにしても製造することがで
きる。すなわち、まず、図50で示したように、例えば
部材B(2)の導体回路2c側の面に、片面に接着剤層1
3aが形成されているフィルム13を貼着する。つい
で、フィルム13と接着剤層13aに対し、例えばレー
ザ加工,機械加工などを施して当該フィルムに柱状導体
用の孔パターンを形成し、ここに電気めっきを行って柱
状導体を形成し、更に全面に無電解めっきを行い、その
表面に一般的な方法、例えばサブトラクティブ法やアデ
ィティブ法などで所定の回路パターンを形成したのち、
導電基板6をマイナス極にした電気めっきにより導電材
料を電着し、導電基板6を剥離し、導体薄層7,電着層
8を順次除去する。その結果、図51で示したように、
下面1bにランド部回路が形成されている両面実装用回
路基板M6を得ることができる。
Further, it can be manufactured as follows. That is, first, as shown in FIG. 50, for example, the adhesive layer 1 is formed on one surface of the member B (2) on the conductor circuit 2c side.
The film 13 on which 3a is formed is attached. Next, the film 13 and the adhesive layer 13a are subjected to, for example, laser processing, machining, or the like to form hole patterns for columnar conductors in the film, and electroplating is performed thereon to form columnar conductors. After electroless plating, after forming a predetermined circuit pattern on the surface by a general method, for example, a subtractive method or an additive method,
A conductive material is electrodeposited by electroplating with the conductive substrate 6 having a negative polarity, the conductive substrate 6 is peeled off, and the thin conductive layer 7 and the electrodeposited layer 8 are sequentially removed. As a result, as shown in FIG.
It is possible to obtain a double-sided mounting circuit board M 6 for the land portion circuit is formed on the lower surface 1b.

【0110】更に、図37で示した部材B(2)の導体回
路2cを形成するときに、この導体回路2cに代えて柱
状導体を形成し、そこに、熱硬化型の軟質な樹脂シート
をホットプレスして前記柱状導体をこの樹脂シートに突
き刺して反対面に突出させたり、また突出させない場合
でも樹脂シートの表面を機械研摩して柱状導体の表面を
表出させたのち、その全面に無電解めっきを施し、つい
で、前記した一般的な方法で所定の回路パターンを形成
することにより、両面実装用回路基板M6を製造するこ
ともできる。
Further, when forming the conductor circuit 2c of the member B (2) shown in FIG. 37, a columnar conductor is formed instead of the conductor circuit 2c, and a thermosetting soft resin sheet is placed thereon. The column conductor is pierced into this resin sheet by hot pressing to protrude to the opposite surface. subjected to electrolytic plating and then by forming a predetermined circuit pattern in the above-described general method, it is also possible to produce a double-sided mounting circuit board M 6.

【0111】また、本発明の方法によれば、図52で示
したように、半導体部品を接続するバンプ3の位置にヒ
ートシンク14が形成され、また絶縁基材1の表面1a
にグランド線回路15のパターンが表出している回路基
板M7を得ることができる。例えば、図14〜図16で
示した工程において、ランド部回路4を形成するに際
し、同時にヒートシンク14を一緒に形成し、それ以降
の工程においては、導体回路と柱状導体を形成していく
際に、同時に導電材料から成る中実の柱を電気めっき法
で形成してそれを伝熱路16とし、この伝熱路16を絶
縁基材1の他方の面1bにまで表出させるように形成す
ればよい。この場合、バンプ3とヒートシンク14とラ
ンド部回路4はいずれも少なくとも2回の電気めっきで
同時に形成されるので、ヒートシンク14もまた導電材
料の多層構造体になっている。
According to the method of the present invention, as shown in FIG. 52, the heat sink 14 is formed at the position of the bump 3 connecting the semiconductor component, and the surface 1a of the insulating base 1 is formed.
It can be obtained a circuit board M 7 to the pattern of the ground line circuit 15 is exposed to. For example, in the process shown in FIGS. 14 to 16, when the land circuit 4 is formed, the heat sink 14 is simultaneously formed, and in the subsequent processes, when the conductor circuit and the columnar conductor are formed, At the same time, a solid pillar made of a conductive material is formed by an electroplating method and used as a heat transfer path 16, and the heat transfer path 16 is formed so as to be exposed to the other surface 1b of the insulating base material 1. I just need. In this case, since the bump 3, the heat sink 14, and the land circuit 4 are all formed simultaneously by at least two times of electroplating, the heat sink 14 also has a multilayer structure made of a conductive material.

【0112】なお、図52のように、途中まで中実の伝
熱路16を形成し、その後更に厚み100μm程度の導
体膜部16cを形成し、絶縁基材1の他方の面1bには
例えば機械加工によって導体膜部16cにまで至る穴1
6aを穿設し、その壁面に同じく電気めっき法で導電材
料を例えば厚み10〜30μm程度めっきしてめっき層
16bを形成すれば、全体の放熱面積は増加して優れた
放熱効果を得ることができるので好適である。
As shown in FIG. 52, a solid heat transfer path 16 is formed halfway, and then a conductor film portion 16c having a thickness of about 100 μm is further formed. Hole 1 reaching the conductor film 16c by machining
6a, a conductive material is plated on the wall surface by the same electroplating method, for example, to a thickness of about 10 to 30 μm to form a plating layer 16b. It is preferable because it can be performed.

【0113】この回路基板M7の場合、バンプ3に半導
体部品を例えばダイボンドしたときに、半導体部品の発
熱を、ヒートシンク14−中実の伝熱路16−導体膜部
16c−めっき層16bを伝達せしめることにより回路
基板M7の面1bから放熱させることができる。また、
グランド線回路15は、図14〜図16で示した工程に
おいて、ランド部回路4を形成する際に、同時に所定の
パターンとして形成すればよい。その場合、グランド線
回路15もまた導電材料の多層構造体になる。そして、
以降の工程において、導体回路と柱状導体を形成すると
きに、同時に信号導体15aと信号グランド15bを所
定のパターンで形成すればよい。
[0113] transmission case of the circuit board M 7, when a semiconductor component for example die-bonded to the bump 3, the heat generation of the semiconductor component, the heat transfer path 16 conductor layer portion of the middle heat sink 14 solid 16c- a plating layer 16b it can be radiated from the surface 1b of the circuit board M 7 by allowed to. Also,
The ground line circuit 15 may be formed as a predetermined pattern at the same time when the land circuit 4 is formed in the steps shown in FIGS. In that case, the ground line circuit 15 also becomes a multilayer structure made of a conductive material. And
In the subsequent steps, when the conductor circuit and the columnar conductor are formed, the signal conductor 15a and the signal ground 15b may be simultaneously formed in a predetermined pattern.

【0114】このように、回路基板M7ではグランド線
回路15を基板表面に設けることにより、EMS対策が
講じられていることになる。とくに、回路基板が図5で
示したようなマルチチップバンプボードM3である場合
には、部品実装側の面にはバンプが突出しているのみで
あるため、残りの表面個所に信号導体回路を形成するこ
とは不要となり、したがって、残りの表面個所の全体に
亘ってこのグランド線回路15を形成することができ、
絶縁基材1に埋設される信号導体15aと信号グランド
15bと一緒になって電磁波対策が講じられていること
になる。
[0114] Thus, by providing the ground line circuit 15 in the circuit board M 7 to the substrate surface, so that the EMS countermeasures have been taken. In particular, when the circuit board is a multi-chip bump board M 3 as shown in FIG. 5, since the surface of the component mounting side only bumps are projected, a signal conductor circuit to the rest of the surface points It is not necessary to form the ground line circuit 15 over the remaining surface portions.
Electromagnetic wave countermeasures are taken together with the signal conductor 15a and the signal ground 15b embedded in the insulating base material 1.

【0115】このことは、現在のマルチチップバンプボ
ードの電磁波対策が、実装回路基板を枠やケースに固定
する方法であることに比べて、アセンブリ工数の低減を
実現することが可能になって有用である。次に、前記し
た回路基板を用いた本発明のバンプ式コンタクトヘッド
とその製造方法につき図面に則して詳細に説明する。
This is useful because it is possible to reduce the number of assembly steps as compared with the current method of countermeasures against electromagnetic waves of a multi-chip bump board, which is a method of fixing a mounted circuit board to a frame or a case. It is. Next, a bump-type contact head of the present invention using the above-described circuit board and a method of manufacturing the same will be described in detail with reference to the drawings.

【0116】図53は、本発明ヘッドの1例C1を示す
斜視図であり、図54は図53のY1−Y1線に沿う断面
図である。このヘッドC1の場合、円板形状をした絶縁
基板17の所定個所(図では中央部)に、絶縁基板17
の上面17aから下面17bにかけて貫通する貫通孔1
8が形成され、上部には適宜な形状(図では四角形)の
上部開口18Aが形成されている。この貫通孔18には
弾性部材19が充填され、その弾性部材19の上面19
aは絶縁基板17の上面17aと面一状態になってい
る。
[0116] Figure 53 is a perspective view showing an example C 1 of the present invention the head, 54 is a sectional view taken along the Y 1 -Y 1 line in FIG. 53. In this head C 1, the predetermined position of the insulating substrate 17 in which the disk-shaped (central in the figure), the insulating substrate 17
Through hole 1 penetrating from upper surface 17a to lower surface 17b of
8 is formed, and an upper opening 18A of an appropriate shape (square in the figure) is formed in the upper part. The through hole 18 is filled with an elastic member 19, and the upper surface 19 of the elastic member 19 is filled.
a is flush with the upper surface 17 a of the insulating substrate 17.

【0117】したがって、上記した弾性部材19に下方
から上方にかけて所定の上向きの力を加えると、当該弾
性部材19は変形してその上面19aが上方に膨出し、
そして、その上向きの力を解除すると、弾性部材19の
上面19aは元の位置に復元して絶縁基板17の上面1
7aと面一状態に戻る。すなわち、上記弾性部材19は
少なくともその上面19aが上下動可能な可動部位Eと
して機能する。
Therefore, when a predetermined upward force is applied to the elastic member 19 from below to above, the elastic member 19 is deformed and its upper surface 19a bulges upward.
When the upward force is released, the upper surface 19a of the elastic member 19 is restored to the original position, and the upper surface 1a of the insulating substrate 17 is restored.
It returns to the flush state with 7a. That is, the elastic member 19 functions as a movable portion E in which at least the upper surface 19a can move up and down.

【0118】絶縁基板17の上面17aには所定の幅と
長さを有する信号導体20と、信号導体20に高周波入
力したときのノイズ発生を軽減するためのグランド線2
0’が所定のピッチで配線され、これらの信号導体20
とグランド線20’のうち、信号導体20は、絶縁基板
の上面17aから弾性部材19の上面19aにまで所定
の長さだけ延在して配線され、その延在部20aの先端
上面20bには所定高さのバンプ21が突設されてい
る。
On the upper surface 17a of the insulating substrate 17, a signal conductor 20 having a predetermined width and a predetermined length, and a ground line 2 for reducing the generation of noise when high-frequency input to the signal conductor 20 is performed.
0 'are wired at a predetermined pitch, and these signal conductors 20
The signal conductor 20 is extended from the upper surface 17a of the insulating substrate to the upper surface 19a of the elastic member 19 by a predetermined length, and the signal conductor 20 is disposed on the top surface 20b of the distal end of the extending portion 20a. A bump 21 having a predetermined height is protruded.

【0119】このヘッドC1においては、信号導体20
は、図54で示したように、その上面20cを除いた部
分は全て絶縁基板17と弾性部材19の中に埋没し、か
つ、上面20cのみが、絶縁基板17の上面17aと弾
性部材19の上面19aと面一状態をなして露出するよ
うに配線されている。そして、信号導体20の他端に位
置する端部20dは信号導体20の端子として図示しな
い信号処理装置の端子に接続されている。
[0119] In this head C 1, the signal conductor 20
As shown in FIG. 54, all of the portion except for the upper surface 20c is buried in the insulating substrate 17 and the elastic member 19, and only the upper surface 20c is formed between the upper surface 17a of the insulating substrate 17 and the elastic member 19. It is wired so as to be exposed flush with the upper surface 19a. An end 20 d located at the other end of the signal conductor 20 is connected to a terminal of a signal processing device (not shown) as a terminal of the signal conductor 20.

【0120】なお、信号導体20の延在部20aは、弾
性部材19の上面19aに2〜3mm程度相互に平行して
配線され、絶縁基板17の上面17aでは相互に平行と
ならないように近放射状に配線されている。このような
配線形態を採用することにより、絶縁基板17の上面1
7aでは信号導体20の間にグランド線20’となるパ
ターン(ライン)を設けることが可能となり、そのこと
によって、可動部位Eに位置する信号導体の延在部20
aが相互に平行となる長さを2〜3mm程度にまで短くす
ることができ、検査時の入出力信号が高周波化しても、
得られる検査信号の誤差は従来のL型針のヘッドに比べ
て著しく小さくなり、ヘッドの高周波特性は優れたもの
になる。
The extending portion 20a of the signal conductor 20 is wired on the upper surface 19a of the elastic member 19 in parallel with each other by about 2 to 3 mm. It is wired to. By adopting such a wiring form, the upper surface 1 of the insulating substrate 17
7a, it is possible to provide a pattern (line) serving as the ground line 20 'between the signal conductors 20, whereby the extending portion 20 of the signal conductor located at the movable portion E is provided.
a can be reduced to about 2 to 3 mm so that the input and output signals at the time of inspection become high frequency.
The error of the obtained inspection signal is significantly smaller than that of the conventional L-shaped needle head, and the high-frequency characteristics of the head are excellent.

【0121】弾性部材19の上面19aを上方に膨出さ
せると、それに伴って、弾性部材19の上面19aに配
線されている信号導体20の延在部20aとその先端上
面20bに形成されているバンプ21とは上方に動く。
そして、バンプ21は所定の検査箇所と接触することに
より接続端子として機能し、そこから検査信号を取り出
すことができる。そして、弾性部材への上向きの力を解
除すると、弾性部材の上面は元の位置まで復元すること
により、前記バンプは下方に移動して検査箇所との接触
状態が解除される。
When the upper surface 19a of the elastic member 19 is bulged upward, the extension portion 20a of the signal conductor 20 wired on the upper surface 19a of the elastic member 19 and the upper surface 20b of the distal end are formed. The bump 21 moves upward.
Then, the bump 21 functions as a connection terminal by contacting a predetermined inspection location, and an inspection signal can be extracted therefrom. Then, when the upward force on the elastic member is released, the upper surface of the elastic member is restored to the original position, whereby the bump moves downward and the contact state with the inspection location is released.

【0122】また、このヘッドC1の場合、弾性部材1
9の上面19aに配列している多数のバンプ21は、互
いに規制しあうことなく、それぞれが独立して上下動で
きる自由度が大きいという特徴を備えている。例えば図
55において、仮にバンプ21(2)が矢印のように上
下動したとしても、その上下動の周囲への影響は弾性部
材19の弾性によって吸収されることになり、隣接する
バンプ21(1),21(3)への伝播は大きく減退す
る。したがって、バンプ21(1),21(3)は、バ
ンプ21(2)が上下動しても、その上下動に引きづら
れて一緒に上下動するということは起こりづらくなって
いる。
[0122] Also, in the case of the head C 1, the elastic member 1
The large number of bumps 21 arranged on the upper surface 19a of the 9 have a feature that each of the bumps 21 has a high degree of freedom of independently moving up and down without restricting each other. For example, in FIG. 55, even if the bump 21 (2) moves up and down as shown by the arrow, the effect of the up and down movement on the periphery is absorbed by the elasticity of the elastic member 19, and the adjacent bump 21 (1) ), 21 (3) is greatly reduced. Therefore, even if the bumps 21 (2) move up and down, the bumps 21 (1) and 21 (3) are less likely to move up and down together with the bumps.

【0123】このことは、検査箇所に高さばらつきがあ
った場合でも、個々のバンプは、その高さばらつきに対
応して、それぞれが自由に独立して上下動することがで
きるということを可能とし、しかもその場合、隣接する
バンプに悪影響を及ぼすことなく上下動することができ
るということを意味しており、従来のヘッドではみられ
ない特徴である。
This means that, even if the inspection location has a height variation, each bump can freely move up and down independently in accordance with the height variation. In that case, it means that it can be moved up and down without adversely affecting adjacent bumps, which is a feature not seen in the conventional head.

【0124】このヘッドC1は、検査対象の配線回路の
所定個所に配置され、後述する押上げ手段で弾性部材1
9の上面19aを弾性的に押上げて膨出させることによ
りバンプ21を検査個所に接触させ、実使用に供され
る。検査終了後は、弾性部材19を元の状態に復元する
ことにより、検査個所へのバンプ21の接触を解除す
る。
The head C 1 is disposed at a predetermined position of the wiring circuit to be inspected, and is moved by an elastic member 1 by push-up means described later.
The bump 21 is brought into contact with the inspection location by elastically pushing up the upper surface 19a of the bump 9 to bulge it, and is used for actual use. After the inspection, the elastic member 19 is restored to the original state, thereby releasing the contact of the bump 21 to the inspection location.

【0125】また、予め、上向きの力が作用するように
押上げ手段を弾性部材19の下部に配置することによ
り、貫通孔18の上部開口18Aでは、バンプ21が所
定量だけ上部に持ち上がった状態にしてヘッドを製造し
ておき、そのヘッドを測定装置にそのままセットして実
使用に供してもよい。この押上げ手段としては、図56
に示したように、弾性部材19の下に形成した密閉空気
室22をあげることができる。具体的には、絶縁基板1
7の下部に所定体積の密閉空間を形成し、そこに圧縮空
気を圧入する構造にしてもよく、また、その密閉空間に
例えば風船袋を収容し、その風船袋に圧縮空気を圧入す
る構造にしてもよい。
Further, the bump 21 is lifted up by a predetermined amount in the upper opening 18A of the through hole 18 by previously disposing the lifting means under the elastic member 19 so that an upward force is applied. Then, the head may be manufactured in advance, and the head may be set as it is on a measuring device and used for actual use. As the pushing means, FIG.
As shown in (1), a sealed air chamber 22 formed below the elastic member 19 can be cited. Specifically, the insulating substrate 1
A closed space having a predetermined volume may be formed in the lower portion of the airbag 7, and compressed air may be press-fitted therein. Alternatively, for example, a balloon bag may be housed in the closed space and compressed air may be press-fitted into the balloon bag. You may.

【0126】この密閉空気室22を加圧状態にすること
により、弾性部材19は自らの弾性によって変形して上
方に膨出し、そのことによって信号導体の延在部20a
とバンプ21は上方へ動く。通常、バンプ21が上方へ
200〜300μm程度移動するような処置がとられ
る。密閉空気室22の内部の加圧状態を解除すると、弾
性部材19は自らの弾性で元の状態に復元し、バンプ2
1と検査個所との接触は解除される。
When the closed air chamber 22 is pressurized, the elastic member 19 is deformed by its own elasticity and swells upward, thereby extending the signal conductor extending portion 20a.
And the bump 21 moves upward. Usually, a measure is taken such that the bump 21 moves upward by about 200 to 300 μm. When the pressurized state inside the sealed air chamber 22 is released, the elastic member 19 restores its original state by its own elasticity, and the bump 2
The contact between 1 and the inspection location is released.

【0127】図57は別の押上げ手段を示す断面図であ
る。この場合には、図53で示したヘッドC1が、所定
径の貫通孔23aを有するマザーボード23の当該貫通
孔23aの上に配置され、信号導体20の他端はマザー
ボード23に配線されている回路の端子に接続されてい
る。そして、貫通孔23aの下には、多数の押上げピン
24aが弾性部材19の下面と接触した状態で林立して
いる押上げ治具24を固定し、この押上げピン24aで
弾性部材19を上方に200〜300μm程度膨出させ
る。なお、押上げピン24aは、弾性部材19の上面に
所定のピッチで配列するバンプ列を一括して押上げるこ
とができるように配列することが好ましい。
FIG. 57 is a sectional view showing another lifting means. In this case, the head C 1 shown in FIG. 53, disposed on the the through hole 23a of the mother board 23 having a through hole 23a having a predetermined diameter, the other end of the signal conductor 20 is wired to the motherboard 23 Connected to circuit terminals. Then, below the through-hole 23a, a plurality of push-up pins 24a are fixed with a push-up jig 24 standing in contact with the lower surface of the elastic member 19, and the elastic member 19 is fixed by the push-up pins 24a. It is swollen upward by about 200 to 300 μm. In addition, it is preferable that the push-up pins 24a are arranged so that bump rows arranged at a predetermined pitch on the upper surface of the elastic member 19 can be pushed together.

【0128】ところで、前記した押上げ手段を動作させ
ると、弾性部材19の上面19aは上下動し、それに伴
って、当該上面に埋設されている信号導体の延在部20
aは、弾性部材19と絶縁基板17との境界、すなわ
ち、貫通孔18の上部開口18Aの四辺を形成する絶縁
基板の縁部18aの位置を支点にして上下方向に屈曲運
動をする。そのため、弾性部材19に埋設されている信
号導体の延在部20aには前記弾性部材19から剥離す
るような力が作用する。
When the push-up means is operated, the upper surface 19a of the elastic member 19 moves up and down, and accordingly, the extending portion 20 of the signal conductor buried in the upper surface.
“a” makes a bending movement in the vertical direction with the boundary between the elastic member 19 and the insulating substrate 17, that is, the position of the edge 18 a of the insulating substrate forming the four sides of the upper opening 18 A of the through hole 18 as a fulcrum. Therefore, a force is exerted on the extending portion 20 a of the signal conductor buried in the elastic member 19 so as to separate from the elastic member 19.

【0129】しかしながら、ヘッドC1の場合、信号導
体20はその上面20cを除いた部分が全て絶縁基板と
弾性部材の上面に埋設されているので、上記屈曲運動を
受けても、延在部20aは他の3面が弾性部材19で確
保されていることにより弾性部材19から剥離するとい
う事態は大幅に抑制される。したがって、本発明構造の
ヘッドにとって、ヘッドC1の場合のように信号導体2
0を絶縁基板と弾性部材の上面に埋設させることは、実
使用にとって有用である。
[0129] However, in the case of the head C 1, since the signal conductor 20 is a portion excluding the upper surface 20c are embedded in the upper surface of all the insulating substrate and the elastic member, even when subjected to the bending motion, the extending portion 20a Since the other three surfaces are secured by the elastic member 19, the situation of peeling from the elastic member 19 is greatly suppressed. Thus, for head of the present invention structure, the signal conductors as in the case of the head C 1 2
It is useful for practical use to bury 0 in the upper surfaces of the insulating substrate and the elastic member.

【0130】更には、信号導体20を上記したように埋
設すると次のような効果を奏することもできる。すなわ
ち、ヘッドC1の実使用時における環境温度は通常70
〜80℃であるため、実使用過程でバンプ21と検査個
所との接触個所や信号導体の周辺の温度上昇が進む。そ
して、その温度上昇に伴い、絶縁基板,弾性部材,信号
導体とバンプはそれぞれの熱膨張係数に応じて特有の長
さに熱膨張するので、例えば信号導体が絶縁基板や弾性
部材との間で剥離することも起こり得る。
Further, when the signal conductor 20 is embedded as described above, the following effects can be obtained. That is, the environmental temperature at the time of actual use of the head C 1 is typically 70
Since the temperature is about 80 ° C., the temperature at the contact point between the bump 21 and the inspection point and around the signal conductor increases during the actual use process. Then, as the temperature rises, the insulating substrate, the elastic member, the signal conductor, and the bump thermally expand to a specific length according to their respective thermal expansion coefficients. Peeling can also occur.

【0131】しかしながら、ヘッドC1の場合、例え
ば、絶縁基板17としてガラスエポキシ樹脂基板を用
い、弾性部材として各種ゴム材を用いた場合、ガラスエ
ポキシ樹脂基板の方がゴム材よりも熱膨張係数は小さい
ので、ゴム材の熱膨張はその周囲に位置するガラスエポ
キシ樹脂基板によって抑制される。そのため、弾性部材
に埋設されている信号導体(熱膨張係数が最も大きい金
属)のピッチ方向への熱膨張が抑制されることにもな
り、ピッチ精度の熱変化は抑制されるようになる。
[0131] However, in the case of the head C 1, for example, a glass epoxy resin substrate was used as the insulating substrate 17, in the case of using a variety of rubber materials as the elastic member, thermal expansion coefficient than the rubber material toward the glass epoxy resin substrate Since it is small, the thermal expansion of the rubber material is suppressed by the glass epoxy resin substrate located around the rubber material. Therefore, the thermal expansion in the pitch direction of the signal conductor (metal having the largest thermal expansion coefficient) embedded in the elastic member is suppressed, and the thermal change of the pitch accuracy is suppressed.

【0132】図58は、本発明の別のヘッド例C2を示
す断面図である。このヘッドC2は、絶縁基板17と弾
性部材19の上面に埋設されている信号導体4の他端
に、絶縁基板17を厚み方向に貫通するスルーホール2
5を穿設し、その内壁には公知の方法で導電性を付与す
ることにより、絶縁基板17の下面17bにまで信号導
体20を引き出し、その導出ランドに別のバンプ21’
を突設した構造になっている。なお、このバンプ21’
の形成に関しては、例えばバンプ材料としてはんだを選
択すれば、形成すべきバンプ21’が多数であっても一
括はんだ付け処理によって同時に形成することができ
る。
[0132] Figure 58 is a sectional view showing another head Example C 2 of the present invention. The head C 2 has a through hole 2 penetrating the insulating substrate 17 in the thickness direction at the other end of the signal conductor 4 embedded in the upper surfaces of the insulating substrate 17 and the elastic member 19.
5 is provided, and the inner wall thereof is provided with conductivity by a known method, whereby the signal conductor 20 is drawn out to the lower surface 17b of the insulating substrate 17, and another bump 21 'is formed on the lead-out land.
It has a protruding structure. In addition, this bump 21 '
For example, if solder is selected as a bump material, even if there are a large number of bumps 21 'to be formed, they can be formed simultaneously by a batch soldering process.

【0133】このヘッドC2は、図59で示したよう
に、所定径の貫通孔23aが形成されているマザーボー
ド23やサブボートの所定の端子(図示しない)の上
に、前記バンプ21’が接触するようにヘッドC2を直
接載置し、更に、例えばねじのような押さえ治具26で
ヘッドC2をマザーボード23に固定した状態で信号導
体20とバンプ5に所定の入出力信号を通信して実使用
に供することができる。
[0133] The head C 2, as shown in FIG. 59, on a predetermined diameter through hole 23a is formed in which the motherboard 23 and Sabuboto the predetermined terminal of the (not shown), the bump 21 'is in contact the head C 2 directly mounted to, further, for example, communicate a predetermined input signal to the signal conductor 20 and the bump 5 in a state of fixing the head C 2 to the motherboard 23 by the pressing jig 26, such as screws Can be used for actual use.

【0134】このヘッドC2の場合は上記した使用が可
能であるため、例えば、検査機種が変更となりヘッド交
換が必要になったときでも、押さえ治具26による固定
を解除してヘッドC2をマザーボード23から取り外し
て別のヘッドに交換することができるという利点を有し
ている。図60は他のヘッド例C3を示す断面図であ
る。
Since the head C 2 can be used as described above, for example, even when the inspection model is changed and the head needs to be replaced, the fixing by the holding jig 26 is released to remove the head C 2 . It has the advantage that it can be removed from the motherboard 23 and replaced with another head. Figure 60 is a sectional view showing another head Example C 3.

【0135】このヘッドC3の場合、絶縁基板17の厚
み方向に形成される貫通孔18の断面形状は、上部開口
18Aの方が下部開口18Bより小径となるような段差
構造になっていることを除いては前記したヘッドC1
同じ構造になっている。すなわち、上記したような段差
構造の貫通孔18が形成されているので、絶縁基板17
の上面側は全体の厚みより薄い薄肉部17cになってい
て、他の部分よりも上下方向への弾性変形を起こしやす
い構造になっている。
[0135] In the case of the head C 3, the cross-sectional shape of the through-hole 18 formed in the thickness direction of the insulating substrate 17, the direction of the upper opening 18A is in stepped structure such that diameter than the lower opening 18B except for the has the same structure as the head C 1 described above. That is, since the through hole 18 having the step structure as described above is formed, the insulating substrate 17 is formed.
Has a thin portion 17c which is thinner than the entire thickness, and has a structure in which elastic deformation in the vertical direction is more likely to occur than other portions.

【0136】そして、この貫通孔19に弾性部材19が
充填されることにより、上記薄肉部17cと弾性部材1
9をもって可動部位Eが形成されている。弾性部材19
を上方に膨出させた場合、信号導体20の延在部20a
とバンプ21は、弾性部材19の上面19aによる上方
への押上げ力を受けるとともに、段差部18bの上方に
位置する薄肉部17cからも上方への押上げ力を受ける
ことができる状態になっているので、ヘッドC1の場合
よりもバンプ21の上下動は円滑に進む。
By filling the through hole 19 with the elastic member 19, the thin portion 17c and the elastic member 1 are filled.
9, a movable portion E is formed. Elastic member 19
Is bulged upward, the extension 20a of the signal conductor 20
The bump 21 and the bump 21 receive the upward pushing force by the upper surface 19a of the elastic member 19, and can receive the upward pushing force from the thin portion 17c located above the stepped portion 18b. because there, the vertical movement of the bump 21 than in the case of the head C 1 proceeds smoothly.

【0137】このヘッドC3に関しては、弾性部材の下
部に図56で示したような密閉空気室を形成するととも
に、図61〜図63で示したような構造にすることが好
ましい。図61〜図63において、図61はヘッドC3
を示す斜視図であり、図62は図61の丸印Y2の領域
を示す部分拡大図であり、図63は図61のY3−Y3
に沿う断面図である。
[0137] With respect to the head C 3, to form a closed air chamber, as shown in FIG. 56 in the lower portion of the elastic member, it is preferable to structure as shown in FIG. 61 to FIG 63. 61 to 63, FIG. 61 shows the head C 3
Is a perspective view showing the FIG. 62 is a partially enlarged view showing a region of the circle Y 2 in FIG. 61, FIG. 63 is a sectional view taken along the Y 3 -Y 3 line in FIG. 61.

【0138】このヘッドC3の場合、貫通孔18の上部
開口18Aの平面視形状は四角形になっていて、その四
隅には、図61,図62で示したように、所定の幅と長
さを有するスリット27が絶縁基板17の周縁部方向に
向かって、前記した薄肉部17cの基部にまで刻設され
ている。このヘッドC3における貫通孔18は、図63
で示したように、その断面形状が図60で示したような
段差構造をなしており、その上部開口18Aには、充填
された弾性部材19の上面19aが絶縁基板17の上面
と面一状態をなして表出し、下部には密閉空気室22の
ような押上げ手段が配置されている。
[0138] In the case of the head C 3, the plan view shape of the upper opening 18A of the through-holes 18 have become square, the four corners thereof, FIG. 61, as shown in FIG. 62, the length and predetermined width The slit 27 having the following shape is formed in the direction of the peripheral edge of the insulating substrate 17 up to the base of the thin portion 17c. Through-hole 18 in the head C 3, as shown in FIG. 63
As shown in FIG. 60, the sectional shape has a step structure as shown in FIG. 60, and the upper surface 19a of the filled elastic member 19 is flush with the upper surface of the insulating substrate 17 in the upper opening 18A. The lower part is provided with a lifting means such as a sealed air chamber 22 at the lower part.

【0139】したがって、上部開口18Aの縁部18a
では、絶縁基板17のうち、図62と図63で示した長
さl1の部分が、薄肉部17cとして段差部18bの上
に位置しており、この部分が絶縁基板17の舌片部分と
して形成されている。そして、絶縁基板17に配線され
た信号導体20は、舌片部分(薄肉部)17cの上面を
通り、弾性部材19の上面19aにまで延在し、その先
端にはバンプ21が突設されている。
Therefore, the edge 18a of the upper opening 18A
In, of the insulating substrate 17, the portion of the length l 1 shown in FIGS. 62 and 63, located on the step portion 18b as a thin-walled portion 17c, as the tongue portion of this part is the insulating substrate 17 Is formed. The signal conductor 20 wired on the insulating substrate 17 passes through the upper surface of the tongue piece portion (thin portion) 17c and extends to the upper surface 19a of the elastic member 19, and a bump 21 is protruded from the tip thereof. I have.

【0140】この構造のヘッドC3の場合、段差部18
bの上に位置する絶縁基板の舌片部分17cは薄肉であ
るため弾性的に上下動が可能であり、上部開口18Aの
縁部18aから長さl1だけ離隔している個所(薄肉部
の基部)Pを支点として縁部18aは図63の矢印pで
示したような円弧運動をすることができ、舌片部分(薄
肉部)17cは全体として板ばね作用を発揮する。すな
わち、密閉空気室22内を加圧状態にして弾性部材19
を上方に膨出させた場合、弾性部材の上面19aも上方
に膨出して、信号導体の延在部20aは上方に押上げら
れるとともに、舌片部分(薄肉部:図62,図63にお
ける長さl1の部分)17cも上方に押上げられ、それ
に応じて信号導体20の延在部20aも上方に押上げら
れる。
[0140] When the head C 3 of this structure, the stepped portion 18
tongue portion 17c of the insulating substrate located on the b is capable of resiliently move up and down because it is thin, point (a thin portion which is remote from the edge 18a of the upper opening 18A by a length l 1 With the base P as a fulcrum, the edge 18a can make an arc movement as shown by an arrow p in FIG. 63, and the tongue portion (thin portion) 17c exerts a leaf spring action as a whole. That is, the interior of the closed air chamber 22 is pressurized to make the elastic member 19
Is bulged upward, the upper surface 19a of the elastic member also bulges upward, the extending portion 20a of the signal conductor is pushed upward, and the tongue piece portion (thin portion: the length in FIGS. 62 and 63) is increased. is l 1 portion) 17c also pushed up upwardly, extending portion 20a of the signal conductors 20 also pushed it is up upwards accordingly.

【0141】したがって、バンプ21の上下動の度合
は、弾性部材19の上面19aの膨出と復元によって規
定されるだけではなく、それに加えて絶縁基板17の舌
片部分(薄肉部)17cの反り上がりと復元によっても
規定されることになるので、この舌片部分(薄肉部)1
7cが存在しない場合に比べて、バンプ21の上下動に
対する調整作用は向上する。例えば、バンプ21の高さ
にばらつきがあった場合でも、舌片部分(薄肉部)17
cの長さl1や厚みを適切に選定して反り上がりの程度
を調節することにより、バンプ21の全てを検査個所に
確実に接触させることができる。
Therefore, the degree of vertical movement of the bumps 21 is not only determined by the bulging and restoring of the upper surface 19a of the elastic member 19, but also the warpage of the tongue portion (thin portion) 17c of the insulating substrate 17 The tongue piece (thin portion) 1 is defined by rising and restoring.
As compared with the case where 7c does not exist, the adjusting effect on the vertical movement of the bump 21 is improved. For example, even when the height of the bump 21 varies, the tongue piece portion (thin portion) 17
By appropriately selecting the length l 1 and thickness of c and adjusting the degree of warpage, all of the bumps 21 can be reliably brought into contact with the inspection location.

【0142】また、この舌片部分(薄肉部)17cは全
体として薄肉であり、そのため非常に屈曲しやすい状態
にあるため、前記した円弧運動pだけではなく、図62
で示したように、縁部18aの辺方向における任意の個
所Qでも独立した上下動が可能になっている。したがっ
て、例えば、検査個所に大きな凹凸があった場合でも、
その凹凸の状態に対応して、4個の舌片部分(薄肉部)
17cは、辺方向においても、上下方向においてもそれ
ぞれ独立して弾性変形することができ、そのため、検査
個所に確実にバンプ21の全てを接触させることができ
る。なお、検査個所の小さな凹凸に対しては、弾性部材
19の上下動だけでも充分にバンプ21を検査個所に接
触させることができる。
Since the tongue piece portion (thin portion) 17c is thin as a whole and is very easily bent, not only the above-mentioned circular motion p but also FIG.
As shown by, independent vertical movement is possible at any point Q in the side direction of the edge 18a. Therefore, for example, even if there are large irregularities in the inspection location,
Four tongue pieces (thin parts) corresponding to the irregularities
17c can be independently elastically deformed both in the side direction and in the vertical direction, so that all of the bumps 21 can be reliably brought into contact with the inspection location. It should be noted that the bumps 21 can be sufficiently brought into contact with the inspection location only by the vertical movement of the elastic member 19 with respect to small irregularities at the inspection location.

【0143】また、ヘッドC3の場合、密閉空気室22
を加圧状態にして弾性部材19や舌片部分(薄肉部)1
7cを予め上方に膨出させた状態にして検査個所と接触
させておき、検査個所だけを上下動して使用することも
できる。更に、この構造のヘッドの場合には、バンプ2
1を検査個所に接触して実使用したときに、前記バンプ
21と検査個所との接触抵抗を安定化できるという効果
を奏する。
[0143] Also, in the case of the head C 3, the sealed air chambers 22
The elastic member 19 and the tongue portion (thin portion) 1
It is also possible to make the 7c protrude upward in advance and to make contact with the inspection location, and to use only the inspection location by moving it up and down. Further, in the case of the head having this structure, the bump 2
When 1 is actually used in contact with the inspection location, it is possible to stabilize the contact resistance between the bump 21 and the inspection location.

【0144】例えば、図64で示したように、弾性部材
19を上方に膨出させてその上面19aを仮想線で示し
たように高さhだけ上方に移動させたとする。このと
き、長さl1の舌片部分(薄肉部)17cは個所Pを支
点にしてp方向への円弧運動を行うことにより上方に反
り上がり、それに伴って、バンプ21も高さhだけ上方
に移動する。このとき、バンプ21もp方向への円弧運
動をするので、このバンプ21は、仮想線で示したよう
に、水平位置は距離dだけ元の位置よりもずれることに
なる。すなわち、バンプ21は、高さhだけ上方に移動
していく過程で距離dだけ水平移動することになる。
For example, as shown in FIG. 64, it is assumed that the elastic member 19 is swelled upward and its upper surface 19a is moved upward by a height h as shown by a virtual line. At this time, the tongue piece portion (thin portion) 17c having the length l 1 is warped upward by performing an arc motion in the p direction with the point P as a fulcrum, and accordingly, the bump 21 is also raised by the height h. Go to At this time, since the bump 21 also makes an arc motion in the p direction, the horizontal position of the bump 21 is shifted from the original position by a distance d as shown by a virtual line. That is, the bump 21 moves horizontally by the distance d in the process of moving upward by the height h.

【0145】したがって、バンプ21が検査個所に接触
している場合には、上記した過程でバンプ21は検査個
所に圧接しながら距離dだけ検査個所を引っ掻くことに
なる。そのため、検査個所とバンプ21との電気的な接
触は確実となり、例えば検査個所に塵埃や酸化膜などの
抵抗増加要素が存在している場合であっても、上記した
引っ掻き効果によりバンプ21はこれら抵抗増加要素を
取り除いて検査個所と接触することができるので、接触
抵抗は安定化する。
Therefore, when the bump 21 is in contact with the inspection location, the bump 21 will scratch the inspection location by the distance d while pressing against the inspection location in the above process. Therefore, the electrical contact between the inspection location and the bump 21 is ensured, and even if, for example, a resistance increasing element such as dust or an oxide film is present at the inspection location, the bump 21 causes the bump 21 to have such a resistance. The contact resistance can be stabilized because the resistance increasing element can be removed to make contact with the inspection location.

【0146】図65は、本発明の更に別のヘッドC4
示す断面図である。前記したヘッドC1〜C3の場合は絶
縁基板17と弾性部材19とを異なる材料で構成するこ
とを前提としているが、図65で示したヘッドC4の場
合は、絶縁基板と弾性部材を同一材料で構成している。
すなわち、信号導体20が配線される材料は、全体が弾
性部材19で構成され、その上面19aには所定のパタ
ーンで信号導体20が埋設され、その先端上面20bに
バンプ21が突設されている。
[0146] Figure 65 is a sectional view showing still another head C 4 of the present invention. In the case of the heads C 1 to C 3 described above, it is assumed that the insulating substrate 17 and the elastic member 19 are made of different materials. However, in the case of the head C 4 shown in FIG. Made of the same material.
That is, the material on which the signal conductor 20 is wired is entirely formed of the elastic member 19, the signal conductor 20 is embedded in a predetermined pattern on the upper surface 19a, and the bump 21 is protruded from the upper surface 20b of the tip. .

【0147】このヘッドの場合、前記したヘッドC1
3のように貫通孔は形成されていないが、信号導体2
0の先端は、例えば図53で示したような平面パターン
をなして配線されていて、これら信号導体20の配線個
所全体、少なくともその先端が配線されている個所全体
でバンプ21の上下動が可能な可動部位Eを形成してい
る。
In the case of this head, the aforementioned heads C 1 to C 1
Although no through hole is formed unlike C 3 , the signal conductor 2
For example, the tops of the signal conductors 20 are wired in a plane pattern as shown in FIG. 53, and the bumps 21 can be moved up and down at all of the wiring locations of the signal conductors 20, at least at the entire locations where the tops are wired. Movable part E is formed.

【0148】このヘッドC4の場合、弾性部材19を薄
いシート形状にすると全体が可撓性に富んでいて自由に
屈曲させることができるため、その下面19bを所定形
状のベース部材に貼着して使用することができ、各種形
状のコンクタトヘッドを製造するときの設計自由度を高
めることができる。例えば、図66で示したように、信
号導体20の他端にバンプ21’を形成した状態で、こ
のヘッドC4のシートの下面19bを例えば表面が台形
形状をしたリジットなベース部材28に貼着してコンタ
クトヘッドにすることができる。
[0148] In the case of the head C 4, it is possible that the whole when the elastic member 19 in a thin sheet form to freely bent rich in flexibility, and stuck to its lower surface 19b to the base member having a predetermined shape It is possible to increase design flexibility when manufacturing contact heads of various shapes. For example, as shown in FIG. 66, in a state of forming a bump 21 'on the other end of the signal conductor 20, bonded to the sheet of the lower surface 19b of the head C 4 to rigid base member 28 which surface has a trapezoidal shape for example It can be worn as a contact head.

【0149】また、図65で示したヘッドC4を用いる
と図67で示したような構造のコンタクトヘッドC5
製造することができる。まず、弾性部材19の薄いシー
トを用いて図65で示したヘッドC4を製造し、バンプ
21を上下動させるための個所、すなわち可動部位Eと
して機能させるべき個所を開口状態にする。
[0149] Further, it is possible to produce a contact head C 5 having a structure as shown in FIG. 67 The use of head C 4 shown in FIG. 65. First, using a thin sheet of resilient member 19 to produce a head C 4 shown in FIG. 65, point for vertically moving the bump 21, that is, the point should function as a movable portion E to the opening state.

【0150】一方、弾性部材19の前記した開口部に相
当する個所に、段差構造をした貫通孔29aが形成さ
れ、全体の形状は前記した弾性部材19のシート形状よ
りも小さいリジッドな絶縁板29を用意する。そして、
この絶縁板29の表面29bに弾性部材19のシートの
下面19bを貼着して一体化し、形成された空洞部29
aの中に別の弾性部材19Aを充填し、かつその下部に
密閉空気室22を配置してヘッドC5にする。
On the other hand, a through hole 29a having a step structure is formed at a position corresponding to the opening of the elastic member 19, and the rigid insulating plate 29 has a whole shape smaller than the sheet shape of the elastic member 19 described above. Prepare And
The lower surface 19b of the sheet of the elastic member 19 is adhered to the surface 29b of the insulating plate 29 to be integrated, and the hollow portion 29 formed is formed.
filled with another elastic member 19A in a, and to the head C 5 to place closed air chamber 22 thereunder.

【0151】したがって、このヘッドC5の場合、絶縁
基板29の周縁からは、信号導体20が埋設されている
可撓性に富む弾性部材19のシートが張り出した構造に
なっており、別の弾性部材19Aの充填されている個所
がバンプ21の上下動可能な可動部位Eになっている。
このヘッドC5は図68で示したようにして実使用に供
することができる。
[0151] Therefore, in the case of the head C 5, from the peripheral edge of the insulating substrate 29, has become a sheet overhanging structure of the elastic member 19 which is rich in flexibility signal conductor 20 is embedded, another elastic The portion where the member 19A is filled is a movable portion E of the bump 21 which can move up and down.
The head C 5 can be subjected to to practical use as shown in Figure 68.

【0152】すなわち、信号導体20の他端に別のバン
プ21’を形成し、絶縁基板29の裏面29cの周縁に
ベース部材28を例えばねじを用いて機械的に固定し、
更にそのベース部材28の上に別のベース部材28aを
機械的に固定し、そして前記した弾性部材19のシート
の張り出した部分を屈曲させてその裏面19bを前記し
た別のベース部材28aに重ね合わせてそれを例えばね
じ止めのような機械的手段で固定し、バンプ21Cを図
示しないマザーボードと接続して使用する。
That is, another bump 21 ′ is formed on the other end of the signal conductor 20, and the base member 28 is mechanically fixed to the periphery of the back surface 29 c of the insulating substrate 29 using, for example, screws.
Further, another base member 28a is mechanically fixed on the base member 28, and the protruding portion of the sheet of the elastic member 19 is bent so that the back surface 19b is overlapped with the another base member 28a. Then, it is fixed by mechanical means such as screwing, and the bump 21C is connected to a motherboard (not shown) for use.

【0153】なお、このとき、ベース部材28,28a
の一方を軟質な材料にすればクッション効果が得られて
好適である。ヘッドC5をこのように使用することによ
り、バンプ21とバンプ21’とを接続するためにスル
ーホールを弾性部材19に穿設することも不要になり、
また検査機種の変換に伴うヘッドの交換に際しても、ベ
ース部材28,28aを容易に分解してヘッド交換を行
うことができる。
At this time, the base members 28, 28a
If one of them is made of a soft material, a cushion effect can be obtained, which is preferable. The head C 5 by using in this way, also becomes unnecessary to drilled through holes in the resilient member 19 for connecting the bump 21 and the bump 21 ',
Also, when exchanging the head due to the change of the inspection model, the head can be exchanged by easily disassembling the base members 28 and 28a.

【0154】図69は、本発明の別のヘッドC6を示す
斜視図であり、図70は図69のY4−Y4線に沿う断面
図である。このヘッドC6は、図60〜図63で示した
ヘッドC3において、貫通孔18に弾性部材を充填しな
い構造のものである。すなわち、絶縁基板17の厚み方
向には段差構造の貫通孔18が形成されている。この貫
通孔18の上部開口18Aの平面視形状は四角形であ
り、その四隅にはスリット27が刻設されていることに
より、ヘッドC3の場合と同じように、絶縁基板17の
上面側は薄肉部(舌片部分)17cになっている。
[0154] Figure 69 is a perspective view showing another head C 6 of the present invention, FIG 70 is a sectional view taken along the Y 4 -Y 4 line in FIG. 69. The head C 6, in the head C 3 shown in FIG. 60 Figure 63 is a structure in which the through-hole 18 is not filled with the elastic member. That is, the through hole 18 having a step structure is formed in the thickness direction of the insulating substrate 17. The plan view shape of the upper opening 18A of the through hole 18 is square, by the slit 27 is engraved on its four corners, as in the case of the head C 3, the upper surface of the insulating substrate 17 thin (A tongue piece portion) 17c.

【0155】そして、この薄肉部(舌片部分)17cの
周縁近くにまで信号導体20が配線され、その先端上面
20bにバンプ21が突設されている。したがって、こ
のヘッドC6では、可撓性に富む薄肉部(舌片部分)1
7cそれ自体でバンプ21の上下動を可能にする可動部
位Eを構成している。すなわち、薄肉部(舌片部分)1
7cの厚みや張り出しの長さ(スリット27の長さ)な
どを適宜に調節することにより、そして、貫通孔(空
洞)18の中に例えば風船袋などを配置し、その風船袋
を膨張させたり収縮させたりすれば、薄肉部(舌片部
分)17cは上下動し、その結果、バンプ21の上下動
を行わせることができる。
The signal conductor 20 is wired close to the periphery of the thin portion (tongue piece portion) 17c, and a bump 21 is provided on the top surface 20b of the signal conductor. Therefore, in the head C 6 , the thin portion (tongue piece portion) 1 having high flexibility is provided.
7c itself constitutes a movable portion E that allows the bump 21 to move up and down. That is, the thin portion (tongue piece portion) 1
By appropriately adjusting the thickness of 7c, the length of the overhang (the length of the slit 27), and the like, and, for example, disposing a balloon bag or the like in the through-hole (hollow) 18, the balloon bag can be inflated. By contracting, the thin portion (tongue piece portion) 17c moves up and down, and as a result, the bump 21 can be moved up and down.

【0156】上記列記したヘッドC1〜C6において、可
動部位Eに位置する少なくともバンプ21は、前記した
回路基板M1〜M6におけるバンプ3の場合と同じよう
に、外層部が耐食性の第1の導電材料から成る多層構造
体で形成されている。次に、本発明のバンプ式コンタク
トヘッドの製造方法を説明する。まず、第1の製造方法
は以下の通りであり、それを図面に則して説明する。
In the heads C 1 to C 6 listed above, at least the bumps 21 located at the movable portions E have the outer layer portions having corrosion resistance similar to the bumps 3 on the circuit boards M 1 to M 6 described above. It is formed of a multilayer structure made of one conductive material. Next, a method for manufacturing the bump type contact head of the present invention will be described. First, the first manufacturing method is as follows, which will be described with reference to the drawings.

【0157】図71で示したように、例えばリン青銅か
ら成り厚みが100〜150μm程度の導電薄板30A
を用意し、そこに公知のドライフィルムを貼着したりま
たは液体レジストを塗布することにより、表面30aの
全面を被覆して所定厚みの第1のレジスト層31Aを形
成する。ついで、このレジスト層31Aに、露光・現像
処理を行って、図72で示したように、バンプを形成す
べき個所に相当する個所のレジスト層31Aに所定形状
の貫通孔31aを形成してそこから導電薄板30Aの表
面30aを露出させる。続いて、貫通孔31aから露出
する表面30aにエッチング処理を行い、貫通孔31a
から露出している表面30aの部分のみを所定の深さだ
けエッチングしたのち、レジスト層31Aを除去する。
As shown in FIG. 71, a conductive thin plate 30A made of, for example, phosphor bronze and having a thickness of about 100 to 150 μm.
Is prepared, and a known dry film is adhered thereto or a liquid resist is applied to cover the entire surface 30a to form a first resist layer 31A having a predetermined thickness. Next, the resist layer 31A is exposed and developed to form a through hole 31a having a predetermined shape in the resist layer 31A at a location corresponding to a location where a bump is to be formed, as shown in FIG. 72. To expose the surface 30a of the conductive thin plate 30A. Subsequently, an etching process is performed on the surface 30a exposed from the through hole 31a,
After etching only the portion of the surface 30a exposed from the substrate to a predetermined depth, the resist layer 31A is removed.

【0158】その結果、図73で示したように、導電薄
板30Aの表面30aのうち、バンプを形成すべき個所
には所定深さのバンプ用凹み21aが形成される。つい
で、上記した表面30aの全面に公知のドライフィルム
を貼着したりまたは液体レジストを塗布して所定厚みの
レジスト層31Bを形成したのち露光・現像処理を行
い、図74で示したように、形成すべき信号導体のパタ
ーンに相当する個所のレジスト層31Bを除去し、深さ
が導電薄板30Aの表面30aにまで至る溝パターン
(平面パターン)31bを形成して導電薄板30Aの表
面を部分的に露出させる。形成した溝パターン31bの
先端ではバンプ用凹み21aが表出することになる。こ
のとき、レジスト層31Bの厚みは形成すべき信号導体
の厚みと略等しい厚みに設定される。
As a result, as shown in FIG. 73, a bump recess 21a having a predetermined depth is formed in a portion of the surface 30a of the conductive thin plate 30A where a bump is to be formed. Next, after applying a known dry film or applying a liquid resist on the entire surface 30a to form a resist layer 31B having a predetermined thickness, exposure and development are performed, and as shown in FIG. 74, The resist layer 31B corresponding to the pattern of the signal conductor to be formed is removed, and a groove pattern (plane pattern) 31b having a depth reaching the surface 30a of the conductive thin plate 30A is formed to partially cover the surface of the conductive thin plate 30A. Exposure to At the tip of the formed groove pattern 31b, the bump recess 21a is exposed. At this time, the thickness of the resist layer 31B is set to a thickness substantially equal to the thickness of the signal conductor to be formed.

【0159】また、溝パターン31bの幅は、その下に
位置するバンプ用凹み21aよりも大きく設定する。し
たがって、バンプ用凹み21aと溝パターン31bとで
形成される凹部の断面形状は段差構造になっていて、溝
パターン31bには段差構造の底部、すなわち導電薄板
30Aの部分が露出している。ついで、全体を所定のめ
っき浴に浸漬し、導電薄板30Aをマイナス極にした状
態で電気めっきが行われる。
Further, the width of the groove pattern 31b is set to be larger than that of the bump recess 21a located therebelow. Therefore, the cross-sectional shape of the recess formed by the bump recess 21a and the groove pattern 31b has a step structure, and the bottom of the step structure, that is, the portion of the conductive thin plate 30A is exposed in the groove pattern 31b. Next, the whole is immersed in a predetermined plating bath, and electroplating is performed in a state where the conductive thin plate 30A is set to a negative pole.

【0160】そのときの電気めっきは、めっき浴を変え
て少なくとも2回行われる。すなわち、最初の電気めっ
きでは、金,ニッケル,ニッケル−コバルト合金のよう
に、後述するエッチング処理時に用いるエッチャントに
よって侵食されないような耐食性を備えた第1の導電材
料の電着が行われる。この最初の電気めっきで、前記し
たバンプ用凹み21aと溝パターン31bから成る凹部
では、導電薄板30Aの露出表面に前記した第1の導電
材料が層状に電着する。
At this time, the electroplating is performed at least twice by changing the plating bath. That is, in the first electroplating, a first conductive material having corrosion resistance such as gold, nickel, and a nickel-cobalt alloy, which is not eroded by an etchant used in an etching process described later, is performed. In the first electroplating, the first conductive material is electrodeposited in a layered manner on the exposed surface of the conductive thin plate 30A in the recess formed by the bump recess 21a and the groove pattern 31b.

【0161】そして、上記した最初の電気めっきに続け
て、更に次の電気めっきを行い、前記した耐食性の導電
材料で形成されている層状体の上に別の導電材料を、レ
ジスト層31Bと面一状態になるように電着する。この
ときに電着される導電材料は、導電性が優れているもの
であれば何であってもよく、例えば、銅,アルミニウム
などを好適な材料としてあげることができる。
Then, subsequent to the above-described first electroplating, another electroplating is further performed, and another conductive material is coated on the layered body made of the above-described corrosion-resistant conductive material with the resist layer 31B. Electrodeposit so that it is in one state. The conductive material to be electrodeposited at this time may be any material as long as it has excellent conductivity. For example, copper, aluminum and the like can be mentioned as suitable materials.

【0162】この電気めっきの過程で、バンプ用凹み2
1aと溝パターン31bとから成る凹部では、まず最初
に、バンプ用凹み21aに第1の導電材料が層状に堆積
し、更にその上に別の導電材料が堆積していき、結果と
して、前記凹部がこれら導電材料で充填されることにな
る。したがって、電気めっきの終了時にあっては、図7
5で示したように、バンプ用凹みの中には導電薄板30
Aの露出表面を覆う層状体21bとその上に形成される
層状体21cが積層して成る2層構造体が充填された状
態でバンプ21が形成され、また溝パターンにも、導電
薄板30Aの露出表面に層状に電着した層状体とその上
に堆積した別の導電材料とから成る2層構造体が形成さ
れる。
In this electroplating process, the bump recess 2
In the recess formed by the groove 1a and the groove pattern 31b, first, a first conductive material is deposited in a layer on the bump recess 21a, and another conductive material is further deposited thereon. Will be filled with these conductive materials. Therefore, at the end of electroplating, FIG.
As shown in FIG. 5, the conductive thin plate 30
A bump 21 is formed in a state where a two-layer structure formed by laminating a layered body 21b covering the exposed surface of A and a layered body 21c formed thereon is filled, and the groove pattern is also formed on the conductive thin plate 30A. A two-layer structure comprising a layered body electrodeposited on the exposed surface and another conductive material deposited thereon is formed.

【0163】ついで、レジスト層31Bを除去する。そ
の結果、図76で示したように、導電薄板30Aの表面
30aには、表面30aから突起した状態で所定のパタ
ーンを有する信号導体20と、その先端では信号導体2
0と一体化した状態で導電薄板30Aの中に埋没してい
るバンプ21とが形成される。
Next, the resist layer 31B is removed. As a result, as shown in FIG. 76, the signal conductor 20 having a predetermined pattern protruding from the surface 30a and the signal conductor 2
The bump 21 buried in the conductive thin plate 30A is formed in a state integrated with the bumps 21.

【0164】ついで、図77で示したように、断面形状
が段差構造となっていて、上方からの平面視形状が四角
形でその四隅にはスリットが刻設されている貫通孔18
が上面17aから下面17bまでを貫いて形成されてい
る絶縁基板17の上面17aと、信号導体20のパター
ンが形成されている導電薄板30Aの表面30aとを熱
圧着して両者を一体化する。信号導体20のパターンの
うち、バンプ21が形成されている先端部分は、貫通孔
18の上部開口18Aの個所に位置し、残りの部分は絶
縁基板17の中に埋没し、貫通孔18自体は空洞部とし
て存在することになる。
Next, as shown in FIG. 77, the cross-sectional shape is a stepped structure, the shape in plan view from above is a square, and slits are formed at the four corners of the through hole 18.
The upper surface 17a of the insulating substrate 17 formed from the upper surface 17a to the lower surface 17b and the surface 30a of the conductive thin plate 30A on which the pattern of the signal conductor 20 is formed are bonded by thermocompression. In the pattern of the signal conductor 20, the tip portion where the bump 21 is formed is located at the position of the upper opening 18A of the through hole 18, the remaining portion is buried in the insulating substrate 17, and the through hole 18 itself is It will be present as a cavity.

【0165】なお、このときに用いる絶縁基板17とし
ては、常温下では半硬化状態にあり、加熱されると軟化
する材料であることが好適である。例えばブリブレグで
ある。その理由は、信号導体20のパターンは導電薄板
30Aの表面30aに突起した状態で形成されているた
め、ここに絶縁基板17が圧着されたときに、前記信号
導体20のパターンは、その時点では可塑性を有する当
該絶縁基板17の上面17aに埋没することができ、そ
の後基板が熱硬化して固定されるからである。
It is preferable that the insulating substrate 17 used at this time is a material which is in a semi-cured state at normal temperature and softens when heated. An example is Brigreg. The reason is that the pattern of the signal conductor 20 is formed so as to protrude from the surface 30a of the conductive thin plate 30A. This is because the substrate can be buried in the upper surface 17a of the insulating substrate 17 having plasticity, and thereafter the substrate is thermally cured and fixed.

【0166】しかし、絶縁基板17がリジットな材料か
ら成る場合であっても、例えば、図78で示したよう
に、導電薄板30Aの表面30aに、信号導体20のパ
ターンを埋設するようにして例えば未硬化のエポキシ樹
脂から成る層17Aを形成し、ここに、上部開口18A
が所定形状をした貫通孔18を有するリジットな絶縁基
板17を熱圧着して一体化することができる。
However, even when the insulating substrate 17 is made of a rigid material, for example, as shown in FIG. 78, the pattern of the signal conductor 20 is embedded in the surface 30a of the conductive thin plate 30A. A layer 17A of uncured epoxy resin is formed, in which an upper opening 18A is formed.
Can be integrated by thermocompression bonding a rigid insulating substrate 17 having a through hole 18 having a predetermined shape.

【0167】この場合、両者を圧着した時点では、層1
7Aは未硬化で軟質な状態にあるため、ここに信号導体
20のパターンは埋没することができ、同時に、前記層
17Aは絶縁基板17の上面17aと接着する。そし
て、層17Aが熱硬化することにより、信号導体20の
パターンは熱硬化した層17Aに埋没した状態で絶縁基
板17と一体化する。
[0167] In this case, at the time when both are pressed, the layer 1
Since 7A is in an uncured and soft state, the pattern of the signal conductor 20 can be buried here, and at the same time, the layer 17A adheres to the upper surface 17a of the insulating substrate 17. When the layer 17A is thermally cured, the pattern of the signal conductor 20 is integrated with the insulating substrate 17 while being buried in the thermally cured layer 17A.

【0168】このときの絶縁基板としては、電気絶縁性
のものであれば何であってもよく、例えば、ガラスエポ
キシ樹脂基板,フレキシブルプリント基板や、エポキシ
樹脂系,ポリイミド系,ポリエステル系,ウレタン樹脂
系,フェノール樹脂系などから成る樹脂基板やシート、
またセラミックス板などをあげることができる。これら
のうち、前記したように導電薄板30Aの上に形成され
ている信号導体20のパターンを熱圧着時に埋没させる
ということからすると軟質なガラスエポキシ樹脂のプリ
プレグが好適である。
The insulating substrate at this time may be any substrate as long as it is electrically insulating. For example, a glass epoxy resin substrate, a flexible printed substrate, an epoxy resin, a polyimide, a polyester, or a urethane resin may be used. , Resin substrates and sheets made of phenolic resin, etc.
Also, a ceramic plate or the like can be given. Among these, a soft glass epoxy resin prepreg is preferable because the pattern of the signal conductor 20 formed on the conductive thin plate 30A is buried at the time of thermocompression bonding as described above.

【0169】また、上記した絶縁基板は、例えば複数枚
のプリプレグを積層して適当な厚みに形成してもよい。
導電薄板30Aと絶縁基板17との一体化を終了したの
ち、導電薄板30Aと絶縁基板17の貫通孔18とによ
って形成された空洞部18Cに弾性部材19が充填され
る。
The above-mentioned insulating substrate may be formed to have an appropriate thickness by laminating a plurality of prepregs, for example.
After the integration of the conductive thin plate 30A and the insulating substrate 17 is completed, the elastic member 19 is filled in the cavity 18C formed by the conductive thin plate 30A and the through hole 18 of the insulating substrate 17.

【0170】例えば、図79で示したように、絶縁基板
17の下面17bに所定の弾性部材19を配置し、この
弾性部材19を例えば矢印q方向に移動するスキージ3
2で空洞部18Cに充填しそれを固化すればよい。ま
た、図80で示したように、空洞部18Cの下部を密閉
構造にし、ここに減圧装置33aを配置して前記密閉空
間内を減圧とし、かつ、弾性部材19の収容容器33b
を前記密閉空間に接続し、収容されている弾性部材19
を密閉空間の中に差圧注入してから固化してもよい。
For example, as shown in FIG. 79, a predetermined elastic member 19 is disposed on the lower surface 17b of the insulating substrate 17, and the squeegee 3 moves the elastic member 19 in, for example, the direction of arrow q.
In step 2, the cavity 18C may be filled and solidified. Further, as shown in FIG. 80, the lower part of the hollow portion 18C has a closed structure, and a pressure reducing device 33a is disposed therein to reduce the pressure in the closed space.
Is connected to the closed space, and the accommodated elastic member 19 is connected.
May be injected into a closed space by differential pressure and then solidified.

【0171】このような充填処理を行うことにより、図
81で示したように、空洞部18Cの中には、上面19
aが導電薄板30Aの表面30aと接触し、段差部18
bで絶縁基板17の薄肉部(舌片部分)17cの下面と
接触し、かつ、貫通孔18の上部開口18Aでは信号導
体20の先端とバンプ21が埋設された状態で弾性部材
19が充填される。
By performing such a filling process, as shown in FIG. 81, the upper surface 19
a comes into contact with the surface 30a of the conductive thin plate 30A, and the step 18
The elastic member 19 is filled with the lower surface of the thin portion (tongue piece portion) 17c of the insulating substrate 17 at b, and the upper end 18A of the through hole 18 with the tip of the signal conductor 20 and the bump 21 embedded therein. You.

【0172】なお、図63で示したように、弾性部材1
9の下部に密閉空気室22を形成する場合には、図82
で示したように、空洞部18Cに充填されている弾性部
材19を包み込むような大きさの貫通孔22Aが形成さ
れている別の絶縁基板17Bを、絶縁基板17の下面に
接着または熱圧着すればよい。このときに用いる弾性部
材の材料としては、前記した空洞部に充填して固化した
のちでも適正な弾性を備えているものが好ましく、例え
ば、フッ素ゴム,シリコーンゴム,アクリルゴム,エチ
レン−プロピレンゴム,エチレン−酢酸ビニルゴム,ク
ロロプレンゴム,ニトリルゴム,スチレン−ブタジエン
ゴム,天然ゴムのようなものを使用することができる。
また、液状ポリブタジエン,液状シリコーンのような液
状ゴムや、ポリスチレン,ポリブタジエンのような熱可
塑性エラストマーを使用することもできる。
As shown in FIG. 63, the elastic member 1
When the closed air chamber 22 is formed in the lower part of
As shown in the above, another insulating substrate 17B having a through hole 22A large enough to enclose the elastic member 19 filled in the cavity 18C is bonded or thermocompression-bonded to the lower surface of the insulating substrate 17. I just need. As the material of the elastic member used at this time, a material having appropriate elasticity even after the cavity is filled and solidified is preferable. For example, fluorine rubber, silicone rubber, acrylic rubber, ethylene-propylene rubber, Materials such as ethylene-vinyl acetate rubber, chloroprene rubber, nitrile rubber, styrene-butadiene rubber, and natural rubber can be used.
Also, liquid rubber such as liquid polybutadiene and liquid silicone, and thermoplastic elastomer such as polystyrene and polybutadiene can be used.

【0173】なお、信号導体の弾性部材への埋設に関し
ては、上記したように、導電薄板30Aと絶縁基板17
を熱圧着し、そのときに形成される空洞部18Cに弾性
部材を充填する方法に限らず、例えば、図76で示した
ような導電薄板30Aにおいて、信号導体20の先端部
部を含む所定の個所を弾性部材で選択的にモールド成形
し、更に固化したのち脱型して、図77で示したように
絶縁基板17と熱圧着して一体化してもよい。
As described above, the embedding of the signal conductor in the elastic member is performed as described above.
The method is not limited to a method in which the elastic member is filled in the hollow portion 18C formed at that time. For example, in the conductive thin plate 30A shown in FIG. The portion may be selectively molded with an elastic member, further solidified, removed from the mold, and integrated with the insulating substrate 17 by thermocompression as shown in FIG.

【0174】最後に、空洞部18Cに充填された弾性部
材19を固化したのち、全体を所定のエッチャントに浸
漬して導電薄板30Aをエッチング除去する。かくし
て、図83で示したように、信号導体20はその上面の
みが露出した状態で絶縁基板17の上面17aと弾性部
材19の上面19aに埋設された状態で転写され、その
信号導体20の先端の所定位置にはバンプ21が上方に
突設しているヘッドが得られる。そして、表出している
信号導体のパターンの上面を電気めっきや無電解めっき
法で例えばAuで被覆することにより目的とするヘッド
が得られる。
Finally, after the elastic member 19 filled in the cavity 18C is solidified, the whole is immersed in a predetermined etchant to remove the conductive thin plate 30A by etching. Thus, as shown in FIG. 83, the signal conductor 20 is transferred while being buried on the upper surface 17a of the insulating substrate 17 and the upper surface 19a of the elastic member 19 with only the upper surface thereof being exposed. A head in which the bump 21 protrudes upward is obtained at a predetermined position. Then, the target head can be obtained by coating the upper surface of the exposed signal conductor pattern with, for example, Au by electroplating or electroless plating.

【0175】このとき、バンプ21の外層部21bは、
用いるエッチャントに侵食されない導電材料で形成され
ていて、エッチャントに対するバリヤ層として機能する
ので、このエッチング処理時にバンプ21がエッチング
されてしまうという事態は起こらない。なお、上記した
製造方法は、図71で示したような導電薄板30Aを用
意し、ここに、バンプ用凹みと信号導体のパターンを形
成した例である。
At this time, the outer layer 21b of the bump 21
Since the bump 21 is formed of a conductive material that is not eroded by the etchant to be used and functions as a barrier layer for the etchant, the situation that the bump 21 is etched during the etching process does not occur. The above-described manufacturing method is an example in which a conductive thin plate 30A as shown in FIG. 71 is prepared, and a bump recess and a signal conductor pattern are formed thereon.

【0176】しかし、本発明のバンプ式コンタクトヘッ
ドは、前記した回路基板M2の製造方法で製造すること
もできる。すなわちまず、図42〜図45で示したよう
に、回路基板M2の工程Aに従って、電着層8にバンプ
用凹み3Aを形成し、その下のレジスト層a2に信号導
体用の平面パターン(溝パターン)2Aを形成したの
ち、前記した少なくとも2回の電気めっきを行って、バ
ンプ用凹みに多層構造体のバンプ3を形成し、同時に溝
パターンに多層構造体から成る導体回路2aを形成す
る。
[0176] However, the bump type contact head according to the present invention can also be prepared in the above-described circuit substrate manufacturing method M 2. That is, first, as shown in FIGS. 42 to 45, a plane pattern of the circuit according to step A of the substrate M 2, the bump recess 3A on the electrodeposit layer 8 is formed, the signal conductor in the resist layer a 2 thereunder (Groove pattern) After forming 2A, the above-described electroplating is performed at least twice to form bumps 3 of a multilayer structure in the bump recesses, and at the same time, to form a conductor circuit 2a of the multilayer structure in the groove pattern. I do.

【0177】そして、得られた部材を、図77で示した
ように、絶縁基板と一体化したのち絶縁基板の貫通孔が
形成する空洞部に弾性部材を充填し、その後、導電基板
を剥離し、更に続けて、導体薄層とその下に位置する電
着層を順次エッチング除去すればよい。また、図65で
示したヘッドC4を製造する場合には、図77で示した
一体化処理時に、絶縁基板17として弾性部材から成る
シートを用いればよい。
Then, as shown in FIG. 77, the obtained member is integrated with the insulating substrate, and then the elastic member is filled in the hollow portion of the insulating substrate where the through-hole is formed. Subsequently, the conductor thin layer and the electrodeposition layer located thereunder may be sequentially removed by etching. When manufacturing the head C 4 shown in FIG. 65, when the integrated process shown in FIG. 77, may be used a sheet made of an elastic member as the insulating substrate 17.

【0178】更に、図69で示したヘッドC6を製造す
る場合には、図77で示した一体化処理を行うときに、
導電薄板30Aの表面30aに形成されている信号導体
20は、絶縁基板17の薄肉部(舌片部分)17cの上
面に位置せしめて一体化し、かつ、絶縁基板17の貫通
孔18には弾性部材を充填しなければよい。また、本発
明構造のヘッドの場合、図84で示したように、絶縁基
板17の貫通孔の上部開口18Aの平面形状を矩形と
し、そこから弾性部材19の表面19aを絶縁基板17
と面一状態に表出させ、そこに、複数本の信号導体20
とグランド線20’を平行配置して先端にバンプ21を
形成したものにしてもよい。この構造のヘッドの場合、
液晶パネル,PDP,TABなどの回路部品の検査に使
用しやすいので好適である。
[0178] Furthermore, when manufacturing the head C 6 shown in FIG. 69, when performing the integrated process shown in FIG. 77,
The signal conductor 20 formed on the front surface 30a of the conductive thin plate 30A is integrated with the upper surface of the thin portion (tongue piece portion) 17c of the insulating substrate 17 and an elastic member is provided in the through hole 18 of the insulating substrate 17. Should not be filled. In the case of the head having the structure of the present invention, as shown in FIG. 84, the planar shape of the upper opening 18A of the through-hole of the insulating substrate 17 is rectangular, and the surface 19a of the elastic member 19 is changed from the rectangular shape.
And a plurality of signal conductors 20
And the ground line 20 'may be arranged in parallel to form a bump 21 at the tip. For a head with this structure,
It is suitable because it can be easily used for inspection of circuit components such as a liquid crystal panel, PDP, and TAB.

【0179】[0179]

【0180】[0180]

【0181】[0181]

【0182】[0182]

【0183】[0183]

【0184】[0184]

【0185】[0185]

【発明の効果】以上の説明で明らかなように、本発明の
回路基板において、その表面に突設されるバンプは、均
一な厚みで形成される電着層の所定個所にその電着層の
厚みと同じ寸法の高さを有する多層構造体として形成さ
れる。そのため、バンプの高さのばらつきは極めて小さ
く、そこに半導体部品を接続するときの実装信頼性は非
常に高くなる。
As is clear from the above description, in the circuit board of the present invention, the bumps projecting from the surface of the circuit board are provided at predetermined positions of the electrodeposited layer having a uniform thickness. It is formed as a multilayer structure having a height equal to the thickness. Therefore, variations in the height of the bumps are extremely small, and the mounting reliability when connecting a semiconductor component to the bumps is extremely high.

【0186】そして、本発明の回路基板は、機械加工を
全く行うことなく、従来の回路基板の製造時に適用され
ている露光・現像処理、そして無電解めっきや電気めっ
きを組み合わせて製造することができるので、導体回路
や導体回路間の導通構造をファイン化することができ半
導体部品の高密度実装が可能になる。とくに導体回路間
を柱状導体で接続しているので、その電流容量は従来の
スルーホール構造に比べて大きくなり、バンプの分布密
度の向上、そしてそれに基づく半導体部品の高密度実装
を実現することができ、更にバンプによる実装部品を直
接接することができるため、部品実装の省力化が可能に
なる。また、インナーバイヤホール内を空洞にすること
が全く不要となるため、ホールを従来に比べて一層小径
化(例えば30〜50μm)することができる。
The circuit board of the present invention can be manufactured without any machining by combining exposure / development processing applied in the conventional manufacturing of circuit boards with electroless plating and electroplating. Accordingly, the conductive structure between the conductive circuits and between the conductive circuits can be made finer, and high-density mounting of semiconductor components becomes possible. In particular, since the conductor circuits are connected by columnar conductors, their current capacity is larger than that of the conventional through-hole structure, and it is possible to improve the distribution density of bumps and realize high-density mounting of semiconductor components based on them. In addition, since the mounted components can be directly contacted by the bumps, the component mounting can be saved. In addition, since it is unnecessary to make the inner via hole hollow, it is possible to further reduce the diameter of the hole (for example, 30 to 50 μm) as compared with the related art.

【0187】電気めっきは、いずれの場合においても、
大きな面積の導電基板をマイナス極にした状態で行われ
るので、小孔は全て一括して導電材料で埋めることがで
き、スルーホールめっきの場合に比べて著しく生産性が
高くなる。また、本発明のバンプ式コンタクトヘッド
は、絶縁基板と面一状態にある可動部位にまで信号導体
が延在して配線され、その先端にバンプが形成されてい
るので、前記可動部位の上面を押上げることによりバン
プを検査個所に接触させ、また押上げを解除することに
よりバンプの接触を解除することができる。
Electroplating is performed in any case.
Since the process is performed in a state where the conductive substrate having a large area is set to the negative pole, all the small holes can be filled at once with a conductive material, and productivity is remarkably higher than in the case of through-hole plating. Further, in the bump type contact head of the present invention, the signal conductor extends and is wired to the movable portion which is flush with the insulating substrate, and a bump is formed at the tip thereof. The bump can be brought into contact with the inspection point by pushing up, and the contact of the bump can be released by releasing the pushing up.

【0188】本発明のヘッドは、いずれも、信号導体の
上面のみが表出し、他の部分は絶縁基板と弾性部材(可
動部位)に埋設された状態にあるので、検査時における
バンプの上下動に伴って発生する信号導体の剥離応力に
対し強い抵抗を示し、使用時における信頼性は高く、ま
た使用寿命も長くなる。ヘッドC3の場合は、貫通孔の
上部開口近辺に位置する絶縁基板の部分がスリットで画
分された薄肉の独立した舌片形状をしているため、その
舌片部分はそれぞれ独立した状態で自由度の高い板ばね
作用を発揮することができる。そのため、バンプの上下
動の調節機能は向上する。
In each of the heads of the present invention, only the upper surface of the signal conductor is exposed, and the other portions are buried in the insulating substrate and the elastic member (movable part). It shows a strong resistance to the peeling stress of the signal conductor generated with the above, the reliability in use is high, and the service life is prolonged. If the head C 3, in the state of the insulating substrate because it independent tongue shape thin, which is fractionated in the slit, the tongue portion which independent located upper opening near the through-hole A leaf spring with a high degree of freedom can be exhibited. Therefore, the function of adjusting the vertical movement of the bump is improved.

【0189】また、本発明のヘッドは、弾性部材を押上
げる手段を内蔵していて、全体の構造は簡素であり、ま
た従来のように複雑な機構を必要としない。そして、本
発明のヘッドの場合、弾性部材(可動部位)の働きによ
り、その上面に配列しているバンプはそれぞれ独立して
上下動することができる。更に、本発明のヘッドは、ス
ルーホールを介して信号導体を反対側の面に導出し、そ
こにバンプを形成した構造にすることもでき、このバン
プをマザーボードに着脱自在に取り付けて実使用するこ
とができ、検査時における機種変更に伴って、簡単にヘ
ッド交換ができるという利点がある。
Further, the head of the present invention has a built-in means for pushing up the elastic member, has a simple overall structure, and does not require a complicated mechanism as in the prior art. In the case of the head of the present invention, the bumps arranged on the upper surface can move up and down independently of each other by the function of the elastic member (movable part). Further, the head of the present invention can be configured such that the signal conductor is led out to the opposite surface through the through hole and a bump is formed on the signal conductor, and the bump is detachably attached to the motherboard for actual use. This has the advantage that the head can be easily replaced with a model change at the time of inspection.

【0190】また、ヘッドC4は、絶縁基板が弾性部材
で構成されているので可撓性に富み、各種形状のベース
部材に取り付けることが容易であり、設計自由度を高め
ることができるヘッドとして有用である。また、これら
のヘッドは、いずれも、従来の回路基板の製造時に適用
されている露光・現像処理、そして電気めっき法を組み
合わせて製造することができるので、信号導体やバンプ
をファインピッチで多数形成する場合であっても、高い
ピッチ精度で設計基準どおりにそれらを一括して形成す
ることができる。そして、従来のような手直し作業など
は不要となる。また、製造に際しては、従来からプリン
ト基板の製造に用いられていた設備などを転用すること
が可能であり、従来のヘッド製造時に比べ、全体として
の製造コストを大幅に低減することができる。
[0190] The head C 4 is rich in flexibility since the insulating substrate is constituted by an elastic member, it is easy to attach the base member of various shapes, as a head capable of increasing the degree of freedom of design Useful. In addition, all of these heads can be manufactured by combining the exposure / development processing and the electroplating method used in the manufacture of conventional circuit boards, so that many signal conductors and bumps are formed at a fine pitch. However, even if they are performed, they can be collectively formed with high pitch accuracy in accordance with the design standard. Then, the conventional reworking operation is not required. In manufacturing, it is possible to divert equipment and the like that have been conventionally used for manufacturing a printed circuit board, so that the overall manufacturing cost can be significantly reduced as compared with the conventional head manufacturing.

【0191】[0191]

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の回路基板M1を示す斜視図である。1 is a perspective view showing a circuit board M 1 of the present invention.

【図2】図1のII−II線に沿う断面図である。FIG. 2 is a cross-sectional view taken along the line II-II of FIG.

【図3】本発明の別の回路基板M2を示す斜視図であ
る。
3 is a perspective view showing a circuit board M 2 Another of the present invention.

【図4】図3のIV−IV線に沿う断面図である。FIG. 4 is a sectional view taken along line IV-IV in FIG. 3;

【図5】回路基板M1の変形例であるマルチチップバン
プボードM3を示す斜視図である。
5 is a perspective view showing a multi-chip bump board M 3 is a modification of the circuit board M 1.

【図6】本発明の別のマルチチップバンプボードM4
示す斜視図である。
6 is a perspective view showing another multi-chip bump board M 4 of the present invention.

【図7】回路基板M1の上面近傍の断面構造を示す部分
断面図である。
7 is a partial sectional view showing the sectional structure of the vicinity of the upper surface of the circuit board M 1.

【図8】回路基板M2の上面近傍の断面構造を示す部分
断面図である。
8 is a partial sectional view showing the sectional structure of the vicinity of the upper surface of the circuit board M 2.

【図9】導電基板の表面を被覆して導体薄層を形成した
状態を示す断面図である。
FIG. 9 is a cross-sectional view showing a state in which a thin conductive layer is formed by covering the surface of a conductive substrate.

【図10】導体薄層の表面にレジスト層a1を形成した
状態を示す断面図である。
10 is a cross-sectional view showing a state of forming a resist layer a 1 on the surface of the conductive thin layer.

【図11】バンプ形成予定個所にレジスト層a1を残置
せしめた状態を示す断面図である。
11 is a sectional view showing a state in which allowed leaving the resist layer a 1 in the bump formation planned location.

【図12】導体薄層の表面に電着層を形成した状態を示
す断面図である。
FIG. 12 is a cross-sectional view showing a state where an electrodeposition layer is formed on the surface of a thin conductor layer.

【図13】電着層にバンプ用凹みを形成した状態を示す
断面図である。
FIG. 13 is a cross-sectional view showing a state in which a bump recess is formed in the electrodeposition layer.

【図14】レジスト層a2を形成し、そこにバンプ用凹
みに連通する第1の孔と、ランド部回路に相当する平面
パターンを形成した状態を示す断面図である。
[14] resist layer a 2 is formed, a first hole communicating with the there recess bump is a sectional view showing a state of forming a plane pattern corresponding to the land portion circuit.

【図15】バンプと第1の柱状導体とランドブ回路を形
成した状態を示す断面図である。
FIG. 15 is a cross-sectional view showing a state where bumps, first columnar conductors, and land circuits are formed.

【図16】レジスト層a2を除去して電着層の表面を露
出させた状態を示す断面図である。
16 is a sectional view showing a state of exposing the surface of the resist layer a 2 to remove the electrodeposited layer.

【図17】電着層の表面を被覆してレジスト層a3を形
成した状態を示す断面図である。
17 is a sectional view showing a state where the surface was coated to form a resist layer a 3 electrodeposition layer.

【図18】レジスト層a3の表面と第1の柱状導体の端
面とランド部回路の表面に無電解めっきを行ってめっき
薄膜を形成した状態を示す断面図である。
18 is a sectional view showing a state of forming a plating film by performing resist layer a 3 surface and the electroless plating on the surface of the end surface and the land portion circuit of the first columnar conductor.

【図19】図18のめっき薄膜にレジスト層a4を形成
し、そこに、形成すべき導体回路と同じパターンの平面
パターン、および、柱状導体用の孔を形成した状態を示
す断面図である。
[Figure 19] to form a resist layer a 4 to plated thin film of FIG. 18, therein, the plane pattern of the same pattern as the conductor circuit to be formed, and is a sectional view showing a state of forming a hole for columnar conductor .

【図20】図19の平面パターンと柱状導体用の孔に導
電材料を電気めっきした状態を示す断面図である。
20 is a cross-sectional view showing a state in which a conductive material is electroplated in the plane pattern of FIG. 19 and holes for columnar conductors.

【図21】レジスト層a4を除去し、ついでめっき薄膜
をエッチング除去してレジスト層a3に導体回路と柱状
導体を形成した状態を示す断面図である。
[Figure 21] resist layer a 4 is removed, then the plating film is removed by etching the resist layer a 3 is a sectional view showing a state of forming a conductive circuit and the columnar conductor.

【図22】導体回路と柱状導体を被覆してレジスト層a
5を形成した状態を示す断面図である。
FIG. 22 shows a resist layer a covering the conductor circuit and the columnar conductor.
FIG. 5 is a cross-sectional view showing a state in which 5 is formed.

【図23】レジスト層a5に孔を形成した状態を示す断
面図である。
23 is a cross-sectional view showing a state of forming a hole in the resist layer a 5.

【図24】図23の孔に電気めっき法で導電材料を充填
して柱状導体を形成して成る部材Aを示す断面図であ
る。
24 is a cross-sectional view showing a member A in which a hole is filled with a conductive material by an electroplating method to form a columnar conductor.

【図25】部材Aのレジスト層a5と柱状導体の端面を
被覆して無電解めっき法でめっき薄膜を形成した状態を
示す断面図である。
25 is a cross-sectional view showing a state of forming a plating film with a resist layer a 5 and an end face of the columnar conductor by coating electroless plating of member A.

【図26】めっき薄膜にレジスト層b1を形成し、そこ
に、形成すべき導体回路と同じパターンの平面パターン
を形成した状態を示す断面図である。
[Figure 26] to form a resist layer b 1 to the plating film, there is a cross-sectional view showing a state of forming a planar pattern of the same pattern as the conductor circuit to be formed.

【図27】図26の平面パターンに導電材料を電気めっ
きした状態を示す断面図である。
FIG. 27 is a cross-sectional view showing a state where a conductive material is electroplated on the plane pattern of FIG. 26;

【図28】レジスト層b1を除去した状態を示す断面図
である。
28 is a cross-sectional view showing a state in which the resist layer is removed b 1.

【図29】レジスト層a5に導体回路を形成して成る部
材B(1)を示す断面図である。
29 is a cross-sectional view showing a resist layer a 5 member by forming a conductor circuit in B (1).

【図30】図29の導体回路を被覆してレジスト層b2
を形成した状態を示す断面図である。
FIG. 30 shows a resist layer b 2 covering the conductor circuit of FIG. 29;
FIG. 4 is a cross-sectional view showing a state in which is formed.

【図31】レジスト層b2に柱状導体用の孔を形成した
状態を示す断面図である。
31 is a cross-sectional view showing the resist layer b 2 a state of forming a hole for the columnar conductor.

【図32】図31の孔に電気めっき法で導電材料を充填
して柱状導体を形成した状態を示す断面図である。
FIG. 32 is a cross-sectional view showing a state in which the hole of FIG. 31 is filled with a conductive material by an electroplating method to form a columnar conductor.

【図33】レジスト層b2の表面と柱状導体の端面に無
電解めっき法でめっき薄膜を形成した状態を示す断面図
である。
33 is a cross-sectional view showing a state of forming a plated film by electroless plating on an end surface of the resist layer b 2 of the surface and the columnar conductor.

【図34】図33のめっき薄膜にレジスト層b3を形成
し、そこに、形成すべき導体回路と同じパターンで平面
パターンを形成した状態を示す断面図である。
[Figure 34] to form a resist layer b 3 to the plating film in FIG. 33, there, in the same pattern as the conductor circuit to be formed is a cross-sectional view showing a state of forming a planar pattern.

【図35】図34の平面パターンに導電材料を電気めっ
きした状態を示す断面図である。
FIG. 35 is a cross-sectional view showing a state where a conductive material is electroplated on the plane pattern of FIG. 34;

【図36】レジスト層b3を除去した状態を示す断面図
である。
36 is a cross-sectional view showing a state in which the resist layer b 3 is removed.

【図37】レジスト層b2に導体回路を形成して成る部
材B(2)を示す断面図である。
Is a sectional view showing a member B (2) obtained by forming a conductor circuit in FIG. 37 the resist layer b 2.

【図38】部材B(1)の表面と絶縁基板とを熱圧着する
状態を示す断面図である。
FIG. 38 is a cross-sectional view showing a state in which the surface of a member B (1) and an insulating substrate are thermocompression-bonded.

【図39】部材B(1)と絶縁基板との一体化物Cを示す
断面図である。
FIG. 39 is a cross-sectional view showing an integrated product C of a member B (1) and an insulating substrate.

【図40】一体化物Cから導電基板を剥離した状態を示
す断面図である。
FIG. 40 is a cross-sectional view showing a state in which the conductive substrate is separated from the integrated product C.

【図41】本発明の回路基板M1を示す断面図である。41 is a cross-sectional view showing a circuit board M 1 of the present invention.

【図42】導体薄層のバンプ形成予定個所にレジスト層
1を残置せしめた状態を示す断面図である。
FIG. 42 is a sectional view showing a state in which allowed leaving the resist layer a 1 in the bump formation planned location of the conductive thin layer.

【図43】電着層にバンプ用凹みを形成した状態を示す
断面図である。
FIG. 43 is a cross-sectional view showing a state where a bump depression is formed in the electrodeposition layer.

【図44】レジスト層a2を形成し、そこに、バンプ用
凹みに連通する導体回路用と、ランド部回路用の各平面
パターンを形成した状態を示す断面図である。
[Figure 44] to form a resist layer a 2, there is a cross-sectional view showing a conductor circuit which communicates with the recess bump, a state in which a respective planar pattern of land portion circuit.

【図45】図44の平面パターンに電気めっきしてバン
プと導体回路とランド部回路を形成した状態を示す断面
図である。
FIG. 45 is a cross-sectional view showing a state where bumps, conductive circuits, and land circuits are formed by electroplating the planar pattern of FIG. 44;

【図46】導体回路とランド部回路とレジスト層a2
被覆してレジスト層a3を形成したのち、そこに、柱状
導体用の孔を形成した状態を示す断面図である。
[Figure 46] After coating the conductor circuits and the land portion circuit and the resist layer a 2 to form a resist layer a 3, there is a cross-sectional view showing a state of forming a hole for the columnar conductor.

【図47】図46の柱状導体用の孔に電気めっき法で導
電材料を充填して柱状導体を形成して成る部材Aを示す
断面図である。
FIG. 47 is a cross-sectional view showing a member A formed by filling a hole for the columnar conductor of FIG. 46 with a conductive material by an electroplating method to form a columnar conductor.

【図48】部材B(1)と部材B(2)を絶縁基板に熱圧着す
る状態を示す断面図である。
FIG. 48 is a cross-sectional view showing a state where members B (1) and B (2) are thermocompression-bonded to an insulating substrate.

【図49】本発明方法で製造した両面実装用回路基板M
5を示す断面図である。
FIG. 49 is a circuit board M for double-sided mounting manufactured by the method of the present invention.
FIG. 5 is a cross-sectional view showing 5 .

【図50】両面実装用回路基板を製造するに際し、部材
B(2)にフィルムを貼着する状態を示す断面図である。
FIG. 50 is a cross-sectional view showing a state in which a film is attached to member B (2) when manufacturing a circuit board for double-sided mounting.

【図51】本発明の回路基板を用いて製造した両面実装
用回路基板例M6を示す斜視図である。
51 is a perspective view showing a double-sided mounting circuit board example M 6 produced by using the circuit board of the present invention.

【図52】ヒートシンクと伝熱路を備えた本発明の回路
基板M7を示す断面図である。
FIG. 52 is a sectional view showing a circuit board M 7 of the present invention having the heat sink and the heat transfer path.

【図53】本発明のヘッドC1を示す斜視図である。FIG. 53 is a perspective view showing the head C 1 of the present invention.

【図54】図53のY1−Y1線に沿う断面図である。FIG. 54 is a cross-sectional view of FIG. 53 taken along the line Y 1 -Y 1 .

【図55】弾性部材の上面におけるバンプの配列状態を
示す部分断面図である。
FIG. 55 is a partial cross-sectional view showing an arrangement state of bumps on an upper surface of an elastic member.

【図56】ヘッドC1に押上げ手段(密閉空気室)を配
設した状態を示す断面図である。
FIG. 56 is a sectional view showing a state in which the push-up means on the head C 1 (closed air chamber) is disposed.

【図57】ヘッドC1に別の押上げ手段を配設した状態
を示す断面図である。
FIG. 57 is a sectional view showing a state in which is disposed a separate lifting means to the head C 1.

【図58】本発明のヘッドC2を示す断面図である。FIG. 58 is a sectional view showing a head C 2 of the present invention.

【図59】ヘッドC2をマザーボードに配置した状態を
示す断面図である。
FIG. 59 is a sectional view showing a state of arranging the head C 2 to the mother board.

【図60】本発明のヘッドC3を示す断面図である。FIG. 60 is a sectional view showing a head C 3 of the present invention.

【図61】本発明のヘッドC3の好適例を示す斜視図で
ある。
FIG. 61 is a perspective view showing a preferred example of the head C 3 of the present invention.

【図62】図61の丸印の領域Y2の部分拡大図であ
る。
FIG. 62 is a partially enlarged view of a region Y 2 indicated by a circle in FIG. 61.

【図63】図61のY3−Y3線に沿う部分断面図であ
る。
FIG. 63 is a partial cross-sectional view along the line Y 3 -Y 3 in FIG. 61;

【図64】ヘッドC3におけるバンプ動作を示す部分断
面図である。
FIG. 64 is a partial sectional view showing a bump operation in the head C 3.

【図65】本発明のヘッドC4を示す断面図である。Is a sectional view showing a head C 4 in FIG. 65 the present invention.

【図66】図65のヘッドC4を用いて製造したコンタ
クトヘッドの断面図である。
Figure 66 is a cross-sectional view of the contact head manufactured using the head C 4 in FIG. 65.

【図67】本発明のヘッドC5を示す断面図である。FIG. 67 is a sectional view showing a head C 5 of the present invention.

【図68】図67のヘッドC5をマザーボードに取り付
けた状態を示す断面図である。
FIG. 68 is a sectional view showing a state where the head C 5 mounted on the motherboard of FIG. 67.

【図69】本発明のヘッドC6を示す斜視図である。Figure 69 is a perspective view showing a head C 6 of the present invention.

【図70】図69のY4−Y4線に沿う断面図である。70 is a cross-sectional view of FIG. 69 taken along the line Y 4 -Y 4 .

【図71】導電薄板に第1のレジスト層を形成した状態
を示す断面図である。
FIG. 71 is a cross-sectional view showing a state where a first resist layer is formed on a conductive thin plate.

【図72】第1のレジスト層に貫通孔を形成した状態を
示す断面図である。
FIG. 72 is a cross-sectional view showing a state where a through hole is formed in the first resist layer.

【図73】導電薄板にバンプ用凹みを形成した状態を示
す断面図である。
FIG. 73 is a cross-sectional view showing a state in which a bump recess is formed in a conductive thin plate.

【図74】導電薄板に第2のレジスト層を形成し、そこ
に、形成すべき信号導体の溝パターンに相当するパター
ンを形成した状態を示す断面図である。
FIG. 74 is a cross-sectional view showing a state where a second resist layer is formed on a conductive thin plate and a pattern corresponding to a groove pattern of a signal conductor to be formed is formed thereon.

【図75】バンプ用凹みと信号導体用の溝パターンに導
電材料を電着した状態を示す断面図である。
FIG. 75 is a cross-sectional view showing a state where a conductive material is electrodeposited in the bump recess and the signal conductor groove pattern.

【図76】導電薄板の表面にバンプと信号導体を形成し
た状態を示す断面図である。
FIG. 76 is a cross-sectional view showing a state where bumps and signal conductors are formed on the surface of a conductive thin plate.

【図77】図76の導電薄板の表面と絶縁基板を熱圧着
する状態を示す断面図である。
77 is a cross-sectional view showing a state where the surface of the conductive thin plate of FIG. 76 and an insulating substrate are thermocompression-bonded.

【図78】導電薄板と絶縁基板を熱圧着する別の状態を
示す断面図である。
FIG. 78 is a cross-sectional view showing another state in which the conductive thin plate and the insulating substrate are thermocompression-bonded.

【図79】図76の導電薄板と絶縁基板を一体化したと
きに形成される空洞部に弾性部材を充填する状態を示す
断面図である。
79 is a cross-sectional view showing a state in which a cavity formed when the conductive thin plate and the insulating substrate of FIG. 76 are integrated is filled with an elastic member.

【図80】弾性部材の別の充填方法を示す断面図であ
る。
FIG. 80 is a cross-sectional view showing another method of filling the elastic member.

【図81】図79で示した空洞部に弾性部材が充填され
た状態を示す断面図である。
FIG. 81 is a cross-sectional view showing a state in which the cavity shown in FIG. 79 is filled with an elastic member.

【図82】図81で示した部材に更に別の絶縁基板を配
置する状態を示す断面図である。
FIG. 82 is a cross-sectional view showing a state where another insulating substrate is disposed on the member shown in FIG. 81;

【図83】導電薄板を剥離除去した状態を示す断面図で
ある。
FIG. 83 is a cross-sectional view showing a state where the conductive thin plate is peeled and removed.

【図84】本発明の別のコンタクトヘッドC7を示す部
分平面図である。
Figure 84 is a partial plan view showing another contact head C 7 of the present invention.

【符号の説明】[Explanation of symbols]

a1,a2,a3,a4,a5,b1,b2,b3 レ
ジスト 1 絶縁基材 1a,1b 絶縁基材1の表面 2a,2b,2c 導体回路 2A,2B,2C 導体回路用の平面パターン 3 バンプ(多層構造体) 3a,3b 導電材料の層状体 3A バンプ用凹み 4 ランド部回路 4a,4b 導電材料の層状体 4A ランド部回路用の平面パターン 5,51,51’,52,53 柱状導体 5A1,5A1’,5A2,5B1 柱状導体用の孔 6 導電基板 6a 導電基板6の表面 7 導体薄層 7a 導体薄層7の表面 8 電着層 8a 電着層8の表面 8b バンプ用凹み3Aに表出した電
着層8の壁面 8c 孔5A1に表出した電着層8の
一部表面 9,10,11 めっき薄膜 9a,10a,11a めっき薄膜の表面 12 絶縁基板 12a 絶縁基板12の表面 13 フィルム 13a 接着剤層 14 ヒートシンク 15 グランド線回路 15a 信号導体 15b 信号グランド 16 伝熱路 16a 穴 16b めっき層 16c 導体膜部 17 絶縁基板 17a 絶縁基板17の上面 17b 絶縁基板17の下面 17A 未硬化の樹脂 17B 絶縁基板 18 貫通孔 18A 貫通孔18の上部開口 18B 貫通孔18の下部開口 18C 空洞部 18a 貫通孔18の上部縁部 19 弾性部材 19a 弾性部材の上面 19b 弾性部材の下面 20 信号導体 20a 信号導体20の延在部 20b 信号導体20の延在部における
先端上面 20c 信号導体20の上面 20d 信号導体の端部 20’ グランド線 21,21(1),21(2),21(3),21’
バンプ 21a バンプ用凹み 21b,21c 導電材料の層状体 22 密閉空気室 23 マザーボード 23a マザーボード23の貫通孔 24 治具 24a 押上げピン 25 スルーホール 26 押さえ治具 27 スリット 28,28a ベース部材 29 絶縁板 29a 絶縁板29に形成した貫通孔
(空洞部) 29b,29c 絶縁板29の表面 30A 導電薄板 30a 導電薄板30Aの表面 31A レジスト層 31a レジスト層31Aに形成した貫
通孔 31B レジスト層 31b 信号導体用の平面パターン 32 スキージ 33a 減圧装置 33b 弾性部材の収容容器
a1, a2, a3, a4, a5, b1, b2, b3 Resist 1 Insulating base material 1a, 1b Surface 2a, 2b, 2c of insulating base material 1 Conductor circuit 2A, 2B, 2C Planar pattern for conductor circuit 3 Bump ( 3a, 3b layered body of conductive material 3A recess for bump 4 land circuit 4a, 4b layered body of conductive material 4A plane pattern for land section circuit 5, 51, 51 ', 52, 53 pillar-shaped conductor 5A1, 5A1 ', 5A2, 5B1 Hole for columnar conductor 6 Conductive substrate 6a Surface of conductive substrate 6 7 Conductive thin layer 7a Surface of conductive thin layer 7 8 Electrodeposited layer 8a Surface of electrodeposited layer 8 8b Appears in bump recess 3A Wall surface 8c of electrodeposited layer 8 which was exposed 8c Partial surface of electrodeposited layer 8 exposed in hole 5A1 9, 10, 11 Plating thin film 9a, 10a, 11a Plating thin film surface 12 Insulating substrate 12a Insulating substrate 12 table DESCRIPTION OF SYMBOLS 13 Film 13a Adhesive layer 14 Heat sink 15 Ground line circuit 15a Signal conductor 15b Signal ground 16 Heat transfer path 16a Hole 16b Plating layer 16c Conductive film portion 17 Insulating substrate 17a Upper surface of insulating substrate 17b Lower surface of insulating substrate 17 Uncured Resin 17B Insulating substrate 18 Through hole 18A Upper opening of through hole 18 18B Lower opening of through hole 18 Cavity 18a Upper edge of through hole 18 Elastic member 19a Upper surface of elastic member 19b Lower surface of elastic member 20 Signal conductor 20a Signal Extension portion 20b of conductor 20 Top end surface of extension portion of signal conductor 20 20c Upper surface of signal conductor 20d End portion of signal conductor 20 'Ground line 21, 21 (1), 21 (2), 21 (3), 21 '
Bump 21a Bump recess 21b, 21c Layered body of conductive material 22 Sealed air chamber 23 Mother board 23a Through hole of mother board 23 24 Jig 24a Push-up pin 25 Through hole 26 Holding jig 27 Slit 28, 28a Base member 29 Insulating plate 29a Through holes (hollow portions) formed in insulating plate 29 29b, 29c Surface of insulating plate 29 30A Conductive thin plate 30a Surface of conductive thin plate 30A 31A Resist layer 31a Through hole formed in resist layer 31A 31B Resist layer 31b Plane for signal conductor Pattern 32 Squeegee 33a Decompression device 33b Container for storing elastic member

───────────────────────────────────────────────────── フロントページの続き (72)発明者 青島 克郎 神奈川県綾瀬市大上5丁目14番15号 株 式会社メイコー内 (56)参考文献 特開 平1−289274(JP,A) 特開 平5−243233(JP,A) 特開 平6−140733(JP,A) 特開 平6−347480(JP,A) 特開 平6−308158(JP,A) 実開 平3−122371(JP,U) (58)調査した分野(Int.Cl.6,DB名) H01L 23/12 G01R 1/06 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Katsuo Aoshima 5-14-15 Ogami, Ayase City, Kanagawa Prefecture Inside Meiko Co., Ltd. (56) References JP-A-1-289274 (JP, A) JP-A-Hei 5-243233 (JP, A) JP-A-6-140733 (JP, A) JP-A-6-347480 (JP, A) JP-A-6-308158 (JP, A) JP-A-3-122371 (JP, A) U) (58) Fields investigated (Int. Cl. 6 , DB name) H01L 23/12 G01R 1/06

Claims (22)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 絶縁基材の少なくとも片面には少なくと
もバンプが形成され、 前記絶縁基材の少なくとも片面または/および内部には
少なくとも1層の導体回路が配線され、 前記バンプと導体回路の間または/および各導体回路間
にはそれらを電気的に接続する導通構造が形成されてい
る回路基板において、 少なくとも前記バンプは、少なくとも2種類の導電材料
を順次電着して成る多層構造体であり、 前記導通構造は、電気めっきにより一体に形成された柱
状導体から成 ることを特徴とする回路基板。
At least one bump is formed on at least one surface of an insulating base material, and at least one layer of a conductive circuit is wired on at least one surface and / or inside of the insulating base material, between the bump and the conductive circuit or / and the circuit board conduction structure to connect them electrically are formed between each conductor circuit, at least the bump is a multilayer structure formed by successively electrodepositing at least two conductive material Ah is, the conducting structure, posts which are integrally formed by electroplating
Circuit board, wherein the formed Rukoto from Jo conductor.
【請求項2】 前記多層構造体は2層構造体であり、前
記2層構造体の外層部は金,ニッケル,ニッケル合金の
群から選ばれるいずれか1種から成り、かつ内層部は銅
から成る請求項1の回路基板。
2. The multilayer structure is a two-layer structure, an outer layer portion of the two-layer structure is made of any one selected from the group consisting of gold, nickel and a nickel alloy, and an inner layer portion is made of copper. 2. The circuit board according to claim 1, comprising:
【請求項3】 前記絶縁基材の少なくとも片面にはバン
プとランド部回路が表出して形成されている請求項1の
回路基板。
3. The circuit board according to claim 1, wherein a bump and a land circuit are formed on at least one surface of the insulating base material.
【請求項4】 前記絶縁基材の少なくとも片面にはバン
プとランド部回路と導体回路とが表出して形成されてい
る請求項1の回路基板。
4. The circuit board according to claim 1, wherein a bump, a land circuit, and a conductor circuit are formed on at least one surface of the insulating base material.
【請求項5】 前記バンプが形成されている前記絶縁基
材の表面にはグランド線回路または/およびヒートシン
クが形成されている請求項1の回路基板。
5. The circuit board according to claim 1, wherein a ground line circuit and / or a heat sink is formed on a surface of the insulating base on which the bump is formed.
【請求項6】 前記絶縁基材の内部には、前記ヒートシ
ンクから他方の面にかけて前記他方の面に表出する伝熱
路が形成されている請求項の回路基板。
6. The circuit board according to claim 5 , wherein a heat transfer path extending from the heat sink to the other surface and formed on the other surface is formed inside the insulating base material.
【請求項7】 導電基板と、前記導電基板の少なくとも
片面に形成された導体薄層と、前記導体薄層の表面に形
成された電着層と、前記電着層の所定個所に埋設して形
成され、少なくとも2種類の導電材料を順次電着して成
る多層構造体のバンプと、前記電着層を被覆して形成さ
れたレジスト部Aと、前記レジスト部Aに埋設して形成
され、前記バンプに接続する第1の柱状導体または導体
回路もしくはランド部回路と、前記レジスト部Aに埋設
して形成され、前記導体回路または前記ランド部回路に
接続し、その端面は前記レジスト部Aの表面に表出して
いる第2の柱状導体とから成る部材Aを製造する工程
A; 前記部材Aのレジスト部Aの表面に1層の導体回路が形
成されている部材B(1)、または、複数層の導体回路と
それら導体回路間を接続する柱状導体が別のレジスト部
Bに埋設して形成され、かつ、最後の導体回路は前記レ
ジスト部Bの表面に形成されている部材B(2)を製造す
る工程B; 前記部材B(1)または部材B(2)の前記導体回路側の表面
を絶縁基材の表面に熱圧着して、前記導体回路が前記絶
縁基材に埋設されて成る一体化物Cを製造する工程C;
ならびに、 前記一体化物Cから前記導電基板を剥離したのち、前記
導体薄層および電着層を順次エッチング除去してバンプ
を表出させる工程D;を備えていることを特徴とする回
路基板の製造方法。
7. A conductive substrate, a conductive thin layer formed on at least one surface of the conductive substrate, an electrodeposition layer formed on a surface of the conductive thin layer, and embedded in a predetermined portion of the electrodeposition layer. A multi-layered structure bump formed by sequentially electrodepositing at least two types of conductive materials, a resist portion A formed by covering the electrodeposition layer, and a resist portion A formed by being buried in the resist portion A; A first columnar conductor or a conductor circuit or a land circuit connected to the bump, and formed to be embedded in the resist portion A, and connected to the conductor circuit or the land circuit; Step A of manufacturing a member A comprising a second columnar conductor exposed on the surface; a member B (1) in which a one-layer conductor circuit is formed on the surface of the resist portion A of the member A; Multiple layers of conductor circuits and between them Step B of manufacturing a member B (2) in which a columnar conductor to be connected is buried in another resist portion B and the last conductor circuit is formed on the surface of the resist portion B; 1) or a step C of thermocompression bonding the surface of the member B (2) on the conductor circuit side to the surface of an insulating base material to produce an integrated product C in which the conductive circuit is embedded in the insulating base material;
And a step D of peeling off the conductive substrate from the integrated member C and then sequentially removing the thin conductive layer and the electrodeposited layer by etching to expose bumps. Method.
【請求項8】 前記工程Aが、 電気めっき法で、導電基板の少なくとも片面を被覆して
導体薄層を形成する工程A1; 前記導体薄層を被覆してレジスト層a1を形成したのち
露光・現像処理を行って、前記レジスト層a1をバンプ
形成予定個所にのみ残置せしめて前記導体薄層の他の表
面を露出させる工程A2; 前記導体薄層の露出表面に、電気めっき法で、前記バン
プ形成予定個所に残置するレジスト層a1と面一に導電
材料を電着して電着層を形成する工程A3; 前記バンプ形成予定個所に残置する前記レジスト層a1
を除去して、前記電着層に、前記導体薄層の表面が露出
しているバンプ用凹みを形成する工程A4; 前記電着層の表面を被覆してレジスト層a2を形成した
のち露光・現像処理を行って、前記レジスト層a2に、
前記バンプ用凹みに連通する第1の孔と、形成すべきラ
ンド部回路の回路パターンに相当する平面パターンを形
成する工程A5; 電気めっきを行って、前記バンプ用凹みと前記第1の孔
と前記平面パターンに第1の導電材料を層状に電着し、
ついで、形成された層状体の上に、前記第1の導電材料
とは異なる少なくとも1種の導電材料を更に順次電着
し、前記バンプ用凹みと前記第1の孔と前記平面パター
ンを、2種以上の導電材料が積層して成る多層構造体で
充填してバンプと第1の柱状導体とランド部回路を一括
して形成する工程A6; 前記レジスト層a2を除去して前記電着層の表面を露出
させる工程A7; 前記電着層の露出表面を被覆して前記第1の柱状導体の
端面が表出する厚みでレジスト層a3を形成する工程
8; 前記レジスト層a3と前記第1の柱状導体の端面を被覆
して、無電解めっき法で、めっき薄膜を形成する工程A
9; 前記めっき薄膜を被覆してレジスト層a4を形成したの
ち露光・現像処理を行って、前記レジスト層a4に、形
成すべき導体回路の回路パターンに相当する平面パター
ン、および、前記ランド部回路に連通する孔の平面パタ
ーンを形成して、それらの平面パターンから前記めっき
薄膜の表面を露出させる工程A10; 電気めっきを行って、前記平面パターンに導電材料を電
着して導体回路、および、前記ランド部回路に接続する
柱状導体を一括して形成する工程A11; 前記レジスト層a4を除去し、露出した前記めっき薄膜
をエッチング除去して前記レジスト層a3を露出させる
工程A12; 前記導体回路、ランド部回路に接続する前記柱状導体お
よび前記レジスト層a3を、レジスト層a5で被覆して前
記レジスト層a3と前記レジスト層a5から成るレジスト
部Aを形成したのち露光・現像処理を行って、前記導体
回路、および、ランド部回路に接続する前記柱状導体に
連通する第2の孔を形成する工程A13; ならびに、 電気めっきを行って、前記第2の孔の中に導電材料を充
填して第2の柱状導体を形成する工程A14;から成る請
求項の回路基板の製造方法。
Wherein said step A is, in electroplating, Step A 1 to form a conductive thin layer to cover at least one surface of the conductive substrate; after forming the resist layer a 1 to cover the conductive thin layer performing exposure and development, the resist layer step a 2 a 1 a and allowed leaving only the bump formation planned location to expose the other surface of the conductive thin layer; the exposed surface of the conductive thin layer, electroplating A step A 3 of electrodepositing a conductive material flush with the resist layer a 1 to be left at the place where the bump is to be formed to form an electrodeposition layer; the resist layer a 1 remaining at the place where the bump is to be formed
Removal of the the electrodeposit layer, Step A 4 to form a recess bump surface of the conductive thin layer is exposed; After forming the resist layer a 2 covers the surface of the electrodeposit layer performing exposure and development, the resist layer a 2,
First hole and, Step A 5 to form a planar pattern corresponding to a circuit pattern to be formed land portion circuit communicating with recess for the bump; performing electroplating, the a recess for the bump first hole And electrodepositing a first conductive material in a layer on the plane pattern,
Next, on the formed layered body, at least one kind of conductive material different from the first conductive material is further electrodeposited sequentially, and the bump recesses, the first holes, and the plane pattern are formed into two. A step A 6 of forming a bump, a first columnar conductor and a land circuit collectively by filling with a multilayer structure formed by laminating at least two kinds of conductive materials; removing the resist layer a 2 and performing the electrodeposition step a 8 to form a resist layer a 3 with a thickness of the end surface of coating the exposed surface of the electrodeposited layer and the first columnar conductor is exposed; step a 7 to expose the surface of the layer the resist layer a Step A of forming a plated thin film by electroless plating by covering the end face of the third columnar conductor with the first columnar conductor
9; performing the plating film coating to resist layer a 4 exposure and development after forming the said resist layer a 4, a plane pattern corresponding to a circuit pattern of the conductor circuit to be formed, and the land Step A 10 of forming a plane pattern of holes communicating with the external circuit and exposing the surface of the plating thin film from the plane pattern; performing electroplating, and electrodepositing a conductive material on the plane pattern to form a conductor circuit. and step a 11 collectively formed the columnar conductor to be connected to the land portion circuit; step of exposing the resist layer a 4 is removed, the resist layer a 3 and the plating film which is exposed by etching is removed a 12; said conductor circuit, the columnar conductor and the resist layer a 3 is connected to the land portion circuit, the resist layer and the resist layer a 3 is coated with the resist layer a 5 After forming a resist portion A consisting of 5 is subjected to exposure and development processes, the conductor circuit, and, step A 13 to form a second hole communicating with the columnar conductor to be connected to the land portion circuit; and electrical method of manufacturing a circuit board according to claim 7 consisting of; performing plating, the second step a 14 to form a second columnar conductor by filling a conductive material into the hole.
【請求項9】 前記工程B(1)が、 前記部材Aにおける前記レジスト層a5の全面を被覆し
て、無電解めっき法で、めっき薄膜を形成する工程
1; 前記めっき薄膜を被覆してレジスト層b1を形成したの
ち露光・現像処理を行って、形成すべき導体回路の回路
パターンに相当する平面パターンを形成して、その平面
パターンから前記めっき薄膜の表面を露出させる工程B
2; 電気めっきを行って、前記めっき薄膜の露出表面に導電
材料を電着して導体回路を形成する工程B3;および、 前記レジスト層b1を除去し、露出した前記めっき薄膜
をエッチング除去して前記レジスト層a5を露出させる
工程B4;から成る請求項の回路基板の製造方法。
Wherein said step B (1) is, to cover the entire surface of the resist layer a 5 of the member A, by electroless plating, Step B 1 to form a plating film; covering the plating film performing exposure and development after forming the resist layer b 1 Te, to form a corresponding planar pattern to the circuit pattern of the conductor circuit to be formed, step B to expose a surface of the plated film from the planar pattern
2; performing electroplating, the plating thin film process B 3 to form a conductor circuit by electrodepositing a conductive material on the exposed surface; and, the resist layer b 1 is removed, etching away the plated film exposed method of manufacturing a circuit board according to claim 7 consisting of; step B 4 to expose the resist layer a 5 to.
【請求項10】 前記工程B(2)が、 前記部材B(1)に対し、 レジスト層a5と前記導体回路を被覆してレジスト層b2
を形成したのち露光・現像処理を行って、前記レジスト
層b2に、前記導体回路に連通する孔を形成する工程
5; 電気めっきを行って、前記孔の中に導電材料を電着して
柱状導体を形成する工程B6; 前記レジスト層b2の全面を被覆して、無電解めっき法
で、めっき薄膜を形成する工程B7; 前記めっき薄膜を被覆してレジスト層b3を形成したの
ち露光・現像処理を行って、前記レジスト層b3に、形
成すべき導体回路の回路パターンに相当する平面パター
ンを形成して、その平面パターンから前記めっき薄膜の
表面を露出させる工程B8; 電気めっきを行って、前記平面パターンに、導電材料を
電着して導体回路を形成する工程B9;および、 前記レジスト層b3を除去し、露出した前記めっき薄膜
をエッチング除去して前記レジスト層b2を露出させる
工程B10;を少なくとも1回行う工程である、請求項
の回路基板の製造方法。
Wherein said step B (2) is, the member relative to B (1), the resist layer b 2 to cover the conductive circuit and the resist layer a 5
Performing exposure and development after forming the said resist layer b 2, Step B 5 to form a hole communicating to the conductor circuit; performing electroplating, electrodeposition a conductive material in said hole Step B 6 of forming a columnar conductor by plating; Step B 7 of covering the entire surface of the resist layer b 2 and forming a plating thin film by electroless plating; and forming a resist layer b 3 by covering the plating thin film was then carried out exposure and development, the resist layer b 3, forms a plane pattern corresponding to a circuit pattern of the conductor circuit to be formed, step B 8 to expose the surface of the plating film from the planar pattern A step B 9 of performing electroplating and electrodepositing a conductive material on the plane pattern to form a conductive circuit; and removing the resist layer b 3 and etching away the exposed plating thin film. Regis Step B 10 to expose the layer b 2; a is a step of performing at least one time, according to claim 7
Method for manufacturing a circuit board.
【請求項11】 前記工程Aが、 導電基板の少なくとも片面を被覆して、電気めっき法
で、導体薄層を形成する工程A1; 前記導体薄層を被覆してレジスト層a1を形成したのち
露光・現像処理を行って、前記レジスト層a1を、バン
プ形成予定個所にのみ残置せしめて前記導体薄層の他の
表面を露出させる工程A2; 前記導体薄層の露出表面に、電気めっき法で、前記バン
プ形成予定個所に残置する前記レジスト層a1と面一に
導電材料を電着して電着層を形成する工程A3; 前記バンプ形成予定個所に残置するレジスト層a1を除
去して、前記電着層に、前記導体薄層の表面が露出して
いるバンプ用凹みを形成する工程A4; 前記電着層の表面を被覆してレジスト層a2を形成した
のち露光・現像処理を行って、前記レジスト層a2に、
前記バンプ用凹みに連通する平面パターンであって、形
成すべき導体回路の回路パターンに相当する平面パター
ン、および、必要に応じてはランド回路の回路パターン
に相当する平面パターンを形成する工程A15; 電気めっきを行って、前記バンプ用凹みと前記平面パタ
ーンに第1の導電材料を電着し、ついで、形成された層
状体の上に、前記第1の導電材料とは異なる少なくとも
1種の導電材料を順次電着し、前記バンプ用凹みと前記
導体回路と必要に応じては前記ランド部回路を2種以上
の導電材料が積層して成る多層構造体で充填して、バン
プと導体回路と必要に応じてはランド部回路を一括して
形成する工程A16; 前記導体回路および必要に応じてはランド部回路を被覆
してレジスト層a3を形成したのち露光・現像処理を行
って、前記レジスト層a3に、前記導体回路および必要
に応じてはランド部回路に連通する第1の孔を形成する
工程A17;ならびに、 電気めっきを行って、前記第1の孔の中に導電材料を電
着して柱状導体を形成する工程A18;から成る請求項
の回路基板の製造方法。
Wherein said step A is coated on at least one side of the conductive substrate, in the electroplating method, Step A 1 to form a conductive thin layer; forming a resist layer a 1 to cover the conductive thin layer later by performing exposure and development process, the resist layer a 1, step a 2 to be brought leaving only the bump formation planned location to expose the other surface of the conductive thin layer; the exposed surface of the conductive thin layer, electrical by plating, step a 3 to form the resist layer a 1 and electrodeposited to electrodeposit layer a conductive material flush to left on the bump formation planned locations; resist layer a 1 to left on the bump formation planned location removal of the the electrodeposit layer, step a 4 to form a recess bump surface of the conductive thin layer is exposed; After forming the resist layer a 2 covers the surface of the electrodeposit layer performing exposure and development, the resist layer a 2,
A plane pattern which communicates with the recess for the bump, the plane patterns corresponding to the circuit pattern of the conductor circuit to be formed, and, if necessary step A 15 to form a plane pattern corresponding to a circuit pattern of the land circuit Performing electroplating to electrodeposit a first conductive material on the bump recesses and the planar pattern, and then, on the formed layered body, at least one type of material different from the first conductive material. A conductive material is sequentially electrodeposited, and the bump recess, the conductor circuit and, if necessary, the land circuit are filled with a multilayer structure formed by laminating two or more kinds of conductive materials. the optionally step a 16 collectively formed lands circuit; said optionally conductor circuit and optionally performing exposure and development after forming the resist layer a 3 and covers the land portion circuit Wherein the resist layer a 3, Step A 17 to form a first hole above if the conductor circuits and the need for communicating the land portion circuit; and, performing electroplating, conductive in said first hole 7. consisting of: step a 18 to form a columnar conductor material electrodeposited
Method for manufacturing a circuit board.
【請求項12】 絶縁基板の所定個所には、少なくとも
上面が上下動可能な可動部位が形成され、 前記可動部位の上面は前記絶縁基板の上面と面一状態に
あり、 前記絶縁基板の上面または/および内部には、前記可動
部位にまで延在する複数本の信号導体が配線され、少な
くともその先端は前記可動部位に位置しており、 前記信号導体の前記先端の上面には、少なくとも2種類
の導電材料を順次電着して成る多層構造体のバンプが突
設されていることを特徴とするンプ式コンタクトヘッ
ド。
12. A movable portion having at least an upper surface movable up and down at a predetermined position of the insulating substrate, wherein the upper surface of the movable portion is flush with the upper surface of the insulating substrate; / And a plurality of signal conductors extending to the movable portion are wired inside, and at least the tip is located at the movable portion, and at least two types of signal conductors are provided on the upper surface of the tip of the signal conductor. Bas pump type contact head bumps of electrically conductive material are sequentially electrodeposited to made multilayer structure is characterized in that it is projected.
【請求項13】 前記可動部位が、 前記絶縁基板の厚み方向に形成された貫通孔と前記貫通
孔に配設された弾性部材とから成り、 前記弾性部材の上面は前記貫通孔の上部開口から表出し
ている請求項12のバンプ式コンタクトヘッド。
13. The movable portion includes a through hole formed in a thickness direction of the insulating substrate and an elastic member provided in the through hole, and an upper surface of the elastic member is formed from an upper opening of the through hole. The bump-type contact head according to claim 12 , which is exposed.
【請求項14】 前記可動部位が、 前記絶縁基板の上面側が薄肉部となるように前記絶縁基
板の厚み方向に段差構造をなして形成された貫通孔の前
記薄肉部であり、 前記貫通孔の上部開口の平面視形状は四角形をなし、そ
の四角形の四隅には前記絶縁基板の周縁部方向に延びる
スリットが少なくとも前記段差構造における前記薄肉部
の基部にまで刻設され、前記薄肉部の平面視形状は舌片
形状をなしている請求項12のンプ式コンタクトヘッ
ド。
14. The thin portion of the through-hole formed in a step structure in the thickness direction of the insulating substrate so that the upper surface side of the insulating substrate becomes a thin portion on the upper side of the insulating substrate. The upper opening has a quadrangular shape in plan view, and slits extending in the peripheral direction of the insulating substrate are formed at four corners of the quadrangular shape at least to the base of the thin portion in the step structure, and the thin portion in plan view is formed. Bas pump type contact head according to claim 12 shape which forms a tongue shape.
【請求項15】 前記可動部位が、 前記絶縁基板の上面側が薄肉部となるように前記絶縁基
板の厚み方向に段差構造をなして形成され、上部開口の
平面視形状は四角形であり、その四角形の四隅には前記
絶縁基板の周縁部方向に延びるスリットが少なくとも前
記段差構造における前記薄肉部の基部にまで刻設され、
前記薄肉部の平面視形状は舌片形状をなしている貫通孔
と、 前記貫通孔に配設された弾性部材とを有し、 前記弾性部材の上面は前記貫通孔の上部開口から表出
し、前記弾性部材の上面にまで前記信号導体が配線され
ている請求項12のバンプ式コンタクトヘッド。
15. The movable portion is formed so as to have a step structure in a thickness direction of the insulating substrate so that an upper surface side of the insulating substrate becomes a thin portion, and a plan view shape of an upper opening is quadrangular, At the four corners, slits extending in the direction of the peripheral edge of the insulating substrate are engraved at least to the base of the thin portion in the step structure,
The plan view shape of the thin portion has a tongue-shaped through hole, and an elastic member disposed in the through hole, and the upper surface of the elastic member is exposed from an upper opening of the through hole. 13. The bump-type contact head according to claim 12 , wherein the signal conductor is wired up to an upper surface of the elastic member.
【請求項16】 前記信号導体は、その上面のみが前記
絶縁基板と前記可動部位のそれぞれの上面に表出してい
る請求項12のバンプ式コンタクトヘッド。
16. The bump type contact head according to claim 12 , wherein only the upper surface of the signal conductor is exposed on the upper surfaces of the insulating substrate and the movable portion.
【請求項17】 前記可動部位の下部には、前記可動部
位の上面を上方に膨出させる押上げ手段が配設されてい
る請求項12のバンプ式コンタクトヘッド。
17. The bump-type contact head according to claim 12 , wherein a push-up means for bulging an upper surface of the movable portion upward is provided below the movable portion.
【請求項18】 前記押上げ手段が密閉空気室である請
求項12のバンプ式コンタクトヘッド。
18. The bump-type contact head according to claim 12 , wherein said pushing means is a sealed air chamber.
【請求項19】 前記絶縁基板にはスルーホールが形成
され、前記信号導体の他端は前記スルーホールを介して
前記絶縁基板の他方の面にまで導出され、その先端には
バンプが形成されている請求項12のバンプ式コンタク
トヘッド。
19. A through-hole is formed in the insulating substrate, the other end of the signal conductor is led out to the other surface of the insulating substrate through the through-hole, and a bump is formed at the tip. The bump-type contact head according to claim 12 , wherein
【請求項20】 前記絶縁基板は全体が弾性部材から成
る請求項12のバンプ式コンタクトヘッド。
20. The bump-type contact head according to claim 12 , wherein said insulating substrate is entirely made of an elastic member.
【請求項21】 導電薄板の表面を被覆して第1のレジ
スト層を形成したのち露光・現像処理を行って、形成す
べきバンプの位置に相当する個所に前記導電薄板の表面
を露出させる工程; 前記導電薄板の露出表面にエッチング処理を行って前記
導電薄板の露出表面にバンプ用凹みを形成したのち、前
記第1のレジスト層を除去する工程; 表出した導電薄板の表面を被覆して第2のレジスト層を
形成したのち露光・現像処理を行って、形成すべき信号
導体のパターンに相当する平面パターンで前記導電薄板
の表面を露出させる工程; 電気めっきを行って、前記バンプ用凹みと前記平面パタ
ーンに第1の導電材料を層状に電着し、ついで、形成さ
れた層状体の上に、前記第1の導電材料とは異なる少な
くとも1種の導電材料を更に順次電着し、前記バンプ用
凹みと前記平面パターンを2種以上の導電材料が積層し
て成る多層構造体で充填してバンプと信号導体を一括し
て形成する工程; 前記第2のレジスト層を除去したのち、その表出面を、
所定形状の開口を有する貫通孔が形成されている絶縁基
板の前記開口側の表面に熱圧着する工程;ならびに、 前記貫通孔と前記導電薄板によって形成された空洞部に
弾性部材を充填したのち、前記導電薄板をエッチング除
去して前記バンプと前記信号導体の上面を表出させる工
程;を備えていることを特徴とするバンプ式コンタクト
ヘッドの製造方法。
21. A step of forming a first resist layer by covering the surface of a conductive thin plate, and then performing exposure and development treatments to expose the surface of the conductive thin plate at a position corresponding to a position of a bump to be formed. Etching the exposed surface of the conductive thin plate to form a bump dent on the exposed surface of the conductive thin plate and then removing the first resist layer; covering the exposed surface of the conductive thin plate; A step of exposing and developing the surface of the conductive thin plate with a planar pattern corresponding to a signal conductor pattern to be formed after forming a second resist layer; And electrodepositing a first conductive material on the planar pattern in a layered manner, and then further electrodepositing at least one type of conductive material different from the first conductive material on the formed layered body, Previous A step of filling the recesses for bumps and the plane pattern with a multilayer structure formed by laminating two or more types of conductive materials to form bumps and signal conductors at once; after removing the second resist layer, The expression surface,
A step of thermocompression bonding to a surface on the opening side of the insulating substrate in which a through-hole having an opening of a predetermined shape is formed; and, after filling a cavity formed by the through-hole and the conductive thin plate with an elastic member, Etching the conductive thin plate to expose the upper surfaces of the bumps and the signal conductors.
【請求項22】 導電基板の少なくとも片面を被覆し
て、電気めっき法で、導体薄層を形成する工程; 前記導体薄層を被覆して第1のレジスト層を形成したの
ち露光・現像処理を行って、前記第1のレジスト層を、
バンプ形成予定個所にのみ残置せしめて前記導体薄層の
他の表面を露出させる工程; 前記導体薄層の露出表面に、電気めっき法で、前記バン
プ形成予定個所に残置する前記第1のレジスト層と面一
に導電材料を電着して電着層を形成する工程; 前記バンプ形成予定個所に残置する前記第1のレジスト
層を除去して、前記電着層に、前記導体薄層の表面が露
出しているバンプ用凹みを形成する工程; 前記電着層の表面を被覆して第2のレジスト層を形成し
たのち露光・現像処理を行って、前記第2のレジスト層
に、形成すべき信号導体のパターンに相当する平面パタ
ーンで前記電着層の表面を露出させる工程; 電気めっきを行って、前記バンプ用凹みと前記平面パタ
ーンに第1の導電材料を層状に電着し、ついで、形成さ
れた層状体の上に、前記第1の導電材料とは異なる少な
くとも1種の導電材料を更に順次電着し、前記バンプ用
凹みと前記平面パターンを2種以上の導電材料が積層し
て成る多層構造体で充填してバンプと信号導体を一括し
て形成する工程; 前記第2のレジスト層を除去したのち、その表出面を、
所定形状の開口を有する貫通孔が形成されている絶縁基
板の前記開口側の表面に熱圧着する工程; 前記貫通孔と前記電着層とによって形成された空洞部に
弾性部材を充填したのち、前記導電基板を剥離し、つい
で、前記導体薄層および電着層を順次エッチング除去し
てバンプおよび信号導体を表出させる工程;を備えてい
ることを特徴とするバンプ式コンタクトヘッドの製造方
法。
22. A step of forming at least one side of the conductive substrate to form a thin conductor layer by electroplating; forming a first resist layer by coating the thin conductor layer, and then performing an exposure / development process. Performing the first resist layer,
Exposing the other surface of the conductor thin layer by leaving only at the portion where the bump is to be formed; the first resist layer remaining on the portion where the bump is to be formed on the exposed surface of the conductor thin layer by electroplating Forming an electrodeposition layer by electrodepositing a conductive material flush with the surface; removing the first resist layer remaining at the bump formation scheduled portion, and forming a surface of the conductor thin layer on the electrodeposition layer. Forming a bump dent in which is exposed; forming a second resist layer by covering the surface of the electrodeposited layer; and performing exposure and development treatment to form a bump in the second resist layer. Exposing the surface of the electrodeposition layer with a plane pattern corresponding to the pattern of the signal conductor to be formed; performing electroplating to electrodeposit a first conductive material in a layered manner on the bump recesses and the plane pattern; , On the formed layered body, At least one conductive material different from the first conductive material is further electrodeposited sequentially, and the bump recess and the planar pattern are filled with a multilayer structure formed by laminating two or more conductive materials. And collectively forming signal conductors; after removing the second resist layer, the exposed surface is
A step of thermocompression bonding to a surface of the insulating substrate on which the through-hole having an opening of a predetermined shape is formed on the opening side; after filling a cavity formed by the through-hole and the electrodeposition layer with an elastic member, Removing the conductive substrate, and then sequentially etching and removing the conductive thin layer and the electrodeposited layer to expose the bumps and the signal conductors.
JP27101696A 1995-10-13 1996-10-14 Circuit board, manufacturing method thereof, and bump type contact head using the circuit board Expired - Fee Related JP2977124B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27101696A JP2977124B2 (en) 1995-10-13 1996-10-14 Circuit board, manufacturing method thereof, and bump type contact head using the circuit board

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP26570195 1995-10-13
JP4774496 1996-03-05
JP8826596 1996-04-10
JP7-265701 1996-04-10
JP8-47744 1996-04-10
JP8-88265 1996-04-10
JP27101696A JP2977124B2 (en) 1995-10-13 1996-10-14 Circuit board, manufacturing method thereof, and bump type contact head using the circuit board

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP10151786A Division JP3112885B2 (en) 1998-06-01 1998-06-01 Semiconductor component mounting module

Publications (2)

Publication Number Publication Date
JPH09330995A JPH09330995A (en) 1997-12-22
JP2977124B2 true JP2977124B2 (en) 1999-11-10

Family

ID=27462092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27101696A Expired - Fee Related JP2977124B2 (en) 1995-10-13 1996-10-14 Circuit board, manufacturing method thereof, and bump type contact head using the circuit board

Country Status (1)

Country Link
JP (1) JP2977124B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4990492B2 (en) * 2004-11-19 2012-08-01 株式会社テラミクロス Semiconductor device
JP5123533B2 (en) * 2007-02-01 2013-01-23 株式会社日本マイクロニクス Probe for energization test and manufacturing method thereof
WO2011081129A1 (en) * 2009-12-28 2011-07-07 株式会社メイコー Method for manufacturing printed circuit substrate and method for manufacturing probe substrate using the same
JP5379065B2 (en) 2010-04-21 2013-12-25 新光電気工業株式会社 Probe card and manufacturing method thereof
JP2012047674A (en) 2010-08-30 2012-03-08 Advantest Corp Dicing substrate for test, probe, and semiconductor wafer testing apparatus
JP6017123B2 (en) * 2011-07-20 2016-10-26 株式会社日本マイクロニクス Probe for passing electrical signals, electrical connection device using the same, and probe manufacturing method
JP6652443B2 (en) * 2016-05-06 2020-02-26 株式会社日本マイクロニクス Multilayer wiring board and probe card using the same
CN115989417A (en) * 2020-11-17 2023-04-18 日本电子材料株式会社 Multilayer wiring substrate for probe card and probe card

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243233A (en) * 1992-02-27 1993-09-21 Nec Kansai Ltd Formation of bump
JP3066201B2 (en) * 1992-10-29 2000-07-17 京セラ株式会社 Circuit board and method of manufacturing the same

Also Published As

Publication number Publication date
JPH09330995A (en) 1997-12-22

Similar Documents

Publication Publication Date Title
KR100458754B1 (en) Circuit board and manufacturing method thereof, bump type contact head using the circuit board, and semiconductor component mounting module
TWI395274B (en) Method of manufacturing a circuit substrate and method of manufacturing an electronic parts packaging structure
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
JP5882390B2 (en) Method for forming a chip / substrate assembly
TWI471956B (en) Semiconductor package and fabrication method
US6365974B1 (en) Flex circuit substrate for an integrated circuit package
US20050185382A1 (en) Substrate for carrying a semiconductor chip and a manufacturing method thereof
US7399661B2 (en) Method for making an integrated circuit substrate having embedded back-side access conductors and vias
JPH0982834A (en) Manufacture of semiconductor package
KR20050077270A (en) Semiconductor device having conducting portion of upper and lower conductive layers, and method of fabricating the same
JP2977124B2 (en) Circuit board, manufacturing method thereof, and bump type contact head using the circuit board
JPH10125818A (en) Substrate for semiconductor device, semiconductor device and manufacture thereof
JP2002118204A (en) Semiconductor device, substrate for mounting semiconductor and method for manufacturing the same
KR100442911B1 (en) Resin encapsulated bga-type semiconductor device and method for manufacturing the same
US20010010947A1 (en) Film ball grid array (BGA) semiconductor package
JP4077665B2 (en) Contact probe manufacturing method
JP2003068803A (en) Tape carrier for semiconductor device and semiconductor device using the same
JP7412735B2 (en) Manufacturing method for semiconductor packages
JPH08330472A (en) Semiconductor device and its manufacture
JP3777687B2 (en) Chip carrier
KR200257975Y1 (en) Multi-layered printed circuit board having hidden laser via hole
JP2005191157A (en) Semiconductor device and its manufacturing method
JP3911439B2 (en) Wiring board manufacturing method
JPH11150364A (en) Manufacture of double-sided printed wiring board
JPH07122679A (en) Board for mounting semiconductor element

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120910

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120910

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees