JP3961201B2 - レーザ用電源装置 - Google Patents
レーザ用電源装置 Download PDFInfo
- Publication number
- JP3961201B2 JP3961201B2 JP2000227738A JP2000227738A JP3961201B2 JP 3961201 B2 JP3961201 B2 JP 3961201B2 JP 2000227738 A JP2000227738 A JP 2000227738A JP 2000227738 A JP2000227738 A JP 2000227738A JP 3961201 B2 JP3961201 B2 JP 3961201B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- circuit
- frequency
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Lasers (AREA)
Description
【発明の属する技術分野】
本発明は、交流放電を利用してレーザ発振を行い加工等に用いる、レーザ用電源装置に関するものである。
【0002】
【従来の技術】
図3は従来のレーザ装置の構成図であり、図において、1は一対の電極、2は各電極1の表面に形成された一対の誘電体、3は高周波電源、4はレーザ発振を起こすための部分反射ミラー、5はレーザ発振を起こすための全反射ミラー、6はレーザ光である。なお、一対の誘電体2間には放電空間であるガスが存在している。図4は誘電体2と放電部との等価回路を示す図であり、図において、7は誘電体2のキャパシタを示す誘電体コンデンサ、8は放電部の等価抵抗を示す放電抵抗である。この誘電体コンデンサ7及び放電抵抗8の直列回路により放電負荷を構成する。図5は高周波電源3の詳細図であり、図において、9(9−1,9−2,9−3,9−4)は高速半導体スイッチ、10は直流電圧の電源、11は高周波トランス、12は出力リアクトルである。
【0003】
次に動作について説明する。
図5において、高速半導体スイッチ9−1〜9−4はフルブリッジインバータを構成しており、例えば、図6に示されるような制御信号G1,G2,G3,G4によって駆動されており、インバータの出力Voutには矩形の高周波電圧が発生する。Voutは高周波トランス11によって昇圧され、出力リアクトル12を通して誘電体コンデンサ7及び放電抵抗8の直列回路からなる放電負荷に供給される。出力リアクトル12と誘電体コンデンサ7によって出力電流の高周波成分が除去され、ほぼ正弦波の電流Idが放電負荷に流れて放電を形成する。放電が形成されると放電空間に封入されているガスが励起され、外部に設けられたミラー4,5によってレーザ発振を得る。レーザ発振で得られたレーザ光6は加工などに用いられる。通常、出力リアクトル12は高周波トランス11の漏れインダクタンスを利用する場合が多い。
【0004】
加工対象にもよるが、微細な精度を要求される場合には、図7に示すようにエネルギー強度が高くて短いパルス幅のレーザ光6を求められることが多い。エネルギー強度の高いレーザ光6を得るためには、放電空間に大きな電流を流す必要が生ずる。放電負荷のインピーダンスは容量性であるため放電空間に大きな電流を流す場合、図8に示すように周波数が高いほど誘電体コンデンサ7に印加される電圧は小さくなる。図8(a),(b)に示すように、同じ電流Idを流すために必要な電圧Vcは、同図(b),(d)に示すように周波数が高いほど小さい。
【0005】
今、誘電体2の厚みが一定の場合には、誘電体2に印加される電圧が耐圧以下となるように設計されるから、大きな電流を流そうとすれば周波数を上げざるを得ない。一方、周波数を増加すると負荷に流れる電流は放電抵抗8よりむしろ出力リアクトル12の大きさによって制限を受ける。出力リアクトル12が大きい場合、電流が十分に立ち上がらないうちに立ち下がるから、結果的に大きな電流を流せない。先にも述べたように、出力リアクトル12は高周波トランス11の漏れインダクタンスで形成することが多いため、トランスの構造上漏れインダクタンスをゼロにすることはできないから、必然的に出力リアクトル12の最小値も決まり、その結果流し得る電流の大きさも制限される。
【0006】
トランスの漏れインダクタンスは巻き数比の2乗に比例するため、2次側が高圧の場合には、出力リアクトル12の大きさも大きくなる。その結果、周波数にも上限が発生し、ひいては誘電体コンデンサ7の耐圧の面から、レーザ光6のエネルギー強度にも上限が生ずる。そのため、高周波トランス11を用いた従来のレーザ用電源装置では、レーザ光のエネルギー強度を高くすることができず、微細加工には適用できない。そこで、高周波トランス11を用いないでレーザ用電源装置を構成する提案がなされ、本願出願人より特許出願がなされた(特願平10−168498)。
【0007】
図9は、高周波トランスを用いないレーザ用電源装置の例を示す構成図であり、図において、13は4個(S1〜S4)の高電圧スイッチ、16は直流電圧の高圧電源、17は制御回路である。高電圧スイッチ13は、S1〜S4にてフルブリッジインバータを構成し、高速半導体スイッチ13aを複数直列接続した構成からなり、全体として耐圧を稼いでいる。また、各高電圧スイッチ13を構成する複数の高速半導体スイッチ13aの制御端子同士は接続されている。
【0008】
次に動作について説明する。図10は、図9の各部における信号のタイミングチャートである。制御回路17には、周波数fpでパルス幅τpの周期信号が入力されて、互いに90度の位相差の高周波信号Lp,Lnを出力する。高電圧スイッチ13(S1〜S4)それぞれの高速半導体スイッチ13aの群には、互いに絶縁された同じ制御信号Lp又はLnが入力される。すなわち、制御回路17から出力される制御信号LpはS1及びS2に入力され、制御回路17から出力される制御信号LnはS3及びS4に入力される。
【0009】
これらの制御信号Lp,Lnによって、直流電圧を交流電圧Voutに変換する。したがって昇圧トランスは不要となり、高電圧スイッチ13で構成されるフルブリッジインバータの出力端から負荷までのインダクタンスは、ほぼ挿入する出力リアクトル12によって決まる。出力リアクトル12は十分に小さく選定できるから、インバータの周波数を高くすることができ、放電電力を大きくすることができ、結果的にレーザ出力強度も大きくできる。
【0010】
図11は高速半導体スイッチ13aの詳細図である。図において、30はMOSFET、33はスナバダイオード、34はスナバコンデンサ、35は抵抗値Rpのスナバ抵抗、36はゼナ電圧Vzのゼナダイオード、37は抵抗値Rz2のクランパゲート抵抗、38は抵抗値Rz1のクランパ抵抗、39はクランパFETである。
【0011】
次に動作について説明する。
スナバダイオード33とスナバコンデンサ34及びスナバ抵抗35の並列回路とは、各ステージのターンオンやターンオフ時の同期ずれ不良によって発生する過電圧を吸収するものである。詳細については、文献(電気学会論文誌D−113巻1号)に記載されている。まず、スナバコンデンサ34とスナバ抵抗35との積は、パルス周波数に対して十分に大きく選定されているので、スナバコンデンサ34の電圧はおおよそ直流電圧が印加されている。図12はスナバ回路の有無によってターンオンの遅れによる影響を比較する波形図である。
【0012】
図12(a)はスナバ回路がない場合であり、例えば特定のステージQnのみがτdだけターンオンが遅れたとすると、Qnの電圧Vqnには過電圧が発生する。図12(b)はスナバ回路がある場合であり、Qnがτdだけターンオンが遅れても、スナバコンデンサ34が電圧を吸収するため、電圧上昇ΔVはわずかとなる。電圧上昇は、スナバコンデンサ34の容量値を大きく選んでおくことにより小さくできる。上昇したスナバコンデンサ34の電圧ΔVは、出力パルスの休止期間でスナバ抵抗35を通して放電し、やがて元に戻る。
【0013】
ここで、スナバ抵抗35を小さくしておけば、スナバコンデンサ34の放電能力が高められるため、電圧上昇ΔVが大きい場合でもすぐに元に戻るのでより信頼性が高まる。しかし、スナバ抵抗35を小さくすると同期ずれが発生しないステージでも、常に大きな損失が発生することになる。これを改善するために設けられているものが、ゼナダイオード36、クランパゲート抵抗37、クランパ抵抗38、クランパFET39であり、スナバコンデンサ34の電圧が高ければ高いほど、放電能力が大きくなる回路を構成している。
【0014】
図13は、スナバ抵抗35に流れる電流is1、クランパ抵抗38に流れる電流iz1、スナバコンデンサ34から放電する電流ixをスナバコンデンサ34の電圧に対して示したものである。ここで先に述べたように、スナバコンデンサ34の電圧はほぼ直流である。電圧が増加し、ゼナダイオード36の降伏電圧Vzと一致すると、クランパFET39のゲートに電圧が印加されるので、クランパ抵抗38とクランパFET39の直列回路に電流が急激に流れ始める(クランパFET39が電圧増幅器の役目を果たす)ため、スナバコンデンサ34からの放電電流が増加する。
【0015】
例えば、ゼナダイオード36の降伏電圧Vzの値を、各ステージに均等に分圧した分圧電圧(すなわち直流電圧Eaを直列数で除算した電圧)より少し小さく選定しておくと、分圧電圧の少し手前でスナバコンデンサ34に放電電流が急激に流れ始め、分圧電圧辺りでは大きな放電電流が得られる。すなわち、分圧電圧においてはスナバコンデンサ34の放電能力が大きくなるため、同期ずれが繰り返し生じても、またひどい同期ずれが発生しても、スナバコンデンサ34の電圧が定常的に上昇しなくなり、MOSFET30の破壊が防止できる。例えば、相当ひどい同期ずれが発生した場合を考えると、スナバコンデンサ34の電圧が定常的に上昇しようとするが、上昇すればするほどスナバコンデンサ34の電流が増加するため、結果的にはそれほど上昇しないですむ。
【0016】
この上昇の特性はクランパ抵抗38に依存することは明らかである。もし、クランパ抵抗38をゼロとし、ゼナダイオード36の降伏電圧Vzを分圧電圧に合せれば、確実にスナバコンデンサ34の放電能力が高くなるが、クランパFET39に分圧電圧だけの電圧が印加されることになる。このように、クランパFET39にクランパ抵抗38を直列に接続することにより、クランパFET39の耐圧を小さく設定できるにも係わらず、スナバコンデンサ34の放電能力を分圧電圧以上に高めることができるから、装置の信頼性が増加すると共に低コストが実現できる。
【0017】
上記のようなスナバ回路の放電能力は、スナバコンデンサ34の直流平均電圧に依存することは、上記の説明から明らかである。すなわち、スナバコンデンサ34の直流平均電圧をVmeanとすると、そのときの1秒間当たりの放出可能最大電荷量Qoutmaxは
Qoutmax=Vmean/Rp+(Vmean−Vz)/Rz1(1)
となる。また、同期ずれにより1秒間当たりに流入する電荷量Qinmaxは、制御回路17に入力されるパルス信号Tpの繰り返し周波数をfp,パルス幅をτp,直流電圧Eaをスイッチングする高周波信号のキャリア周波数をfc,スイッチング時の瞬時電流値をIpとすると、
Qinmax=(τp/fc)×fp×Ip×τd (2)
となる。(1)式と(2)式とが一致する点まで、Vmeanが上昇することになる。ただし、Vmeanが分圧電圧より小さい場合は、ほぼ分圧電圧になる。このように、スナバコンデンサ34の平均電圧Vmeanは、τp、fc、fp、Ipに依存し、電源電圧Eaや直列数に依存しない特性を有する。
【0018】
【発明が解決しようとする課題】
しかしながら、一般に、パルス加工レーザ装置の使用条件は、入力電源の直流電圧Eaが低く、かつτp,fc,fpが大きい場合、入力電源の直流電圧Eaが高く、かつτp,fc,fpが小さい場合などがある。例えば、入力電源の直流電圧Eaが高く、かつτp,fc,fpが小さい条件でスナバ回路を設計した場合(Rp,Vz,Rz1を大きくした場合)、入力電源の直流電圧Eaが低く、かつτp,fc,fpが大きい条件では、スナバコンデンサ34の平均電圧Vmeanが高くなりすぎ、それが素子の耐圧を超えると素子を破壊にいたらしめるという課題があった。
この課題を解決するために、逆に入力電源の直流電圧Eaが低く、かつτp,fc,fpが大きい条件でスナバ回路を設計した場合(Rp,Vz,Rz1を小さくした場合)には、スナバコンデンサの放電能力を大きく設計することになるが、入力電源の直流電圧Eaが高く、かつτp,fc,fpが小さい条件では、スナバ抵抗35、クランパ抵抗38、クランパFET39に流れる電流が大きくなるので、同期ずれがないステージでも損失が大幅に増加してしまうので採用できない。
【0019】
この発明は上記のような課題を解決するためになされたもので、入力電源の直流電圧が低く、かつパルス幅τp,キャリア周波数fc,パルス繰り返し周波数fpが大きい条件でも、素子の破壊を防止することを目的とする。
また、この発明は、スナバコンデンサの平均電圧の増加を抑制して、素子の破壊を防止することを目的とする。
【0020】
【課題を解決するための手段】
この発明に係るレーザ用電源装置は、制御端子に入力される制御信号に応じてオン状態又はオフ状態となる高速半導体スイッチを直列に複数接続した半導体直列回路と、この半導体直列回路を構成する複数の高速半導体スイッチを複数の群に分割して各群ごとの制御端子を接続した接続手段と、各半導体直列回路における少なくとも1つの群の高速半導体スイッチを一定時間スイッチングさせる高周波信号及び他の群の高速半導体スイッチを一定時間オン状態にするオン信号を生成して高周波信号を入力する群とオン信号を入力する群とを一定周期ごとに切り替えて接続手段によって接続された各群ごとの制御端子に入力する信号生成手段と、複数の半導体直列回路によって構成され信号生成手段からの高周波信号により直流電圧を高周波の交流電圧に変換して一対の誘電体に与えてこの一対の誘電体間に存在するガス空間に高周波放電を形成させてガスを励起してレーザ発振を得るインバータ回路とを有するものである。
【0021】
この発明に係るレーザ用電源装置は、スナバコンデンサ及びスナバ抵抗の並列回路とこの並列回路に直列に接続されたダイオードとで構成され各高速半導体スイッチの両端に接続されたスナバ回路並びにスナバコンデンサに並列に接続された放電回路を有するものである。
【0022】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態1.
図1は、この発明の実施の形態1におけるレーザ用電源装置の構成図であり、図において、20は誘電体のキャパシタを示す誘電体コンデンサ、21は放電部の等価抵抗を示す放電抵抗、22は出力リアクトル、23は制御端子に入力される制御信号に応じてオン状態又はオフ状態となる高速半導体スイッチを直列に複数接続した高電圧スイッチ(半導体直列回路)、23aは高速半導体スイッチ、24は高圧電源からなる直流電圧、25は制御回路(信号生成手段)、26,27は切替スイッチ(信号生成手段)、28は高電圧スイッチ23と切替スイッチ26,27とを接続する接続線(接続手段)である。なお、高電圧スイッチ23は、4個(S1〜S4)にてフルブリッジインバータ(インバータ回路)を構成し、高電圧スイッチ23を構成する複数の高速半導体スイッチ23aによって、直流電圧Eaをその直列数で分圧した分圧電圧が各高速半導体スイッチ23aに印加されるので、その分だけ直流電圧Eaを高くでき、全体として耐圧を稼いでいる。この場合において、直流電圧Eaは低く設定されている。
なお、各高速半導体スイッチ23aの3つの素子の各内部構成は、図11に示したものと同じであるので説明は省略する。
【0023】
図1に示すように、接続線28は、各高電圧スイッチ23(S1〜S4)を構成する6個の高速半導体スイッチ23aを、3個の高速半導体スイッチ23aからなる2つの群に分割して、各群ごとの制御端子同士を接続している。そして、切替スイッチ26の端子C1はS1及びS2の上部(一方)の群の制御端子へのライン1a,2aに接続され、端子C2はS3及びS4の上部の群の制御端子へのライン3a,4aに接続されている。同様に、切替スイッチ27の端子C1はS1及びS2の下部(他方)の群の制御端子へのライン1b,2bに接続され、端子C2はS3及びS4の下部の群の制御端子へのライン3b,4bに接続されている。また、切替スイッチ26及び切替スイッチ27の端子A1はともに制御回路25の出力端子Lpに接続されている。同様に、切替スイッチ26及び切替スイッチ27の端子A2はともに制御回路25の出力端子Lnに接続されている。
【0024】
次に動作について説明する。
図2は、図1の各部における信号のタイミングチャートである。制御回路25には、パルス繰り返し周波数fp(周期1/fp)でパルス幅がτpのパルス信号Tpが入力され、高周波信号Lp,Lnがそれぞれ出力端子Lp,Lnから切替スイッチ26,27に出力される。切替スイッチ26,27には、パルス信号Tpに同期した同じ周期の切替信号Cpが入力されて、切替スイッチ26,27の端子C1,C2を端子A1,A2又は端子B1,B2に択一的に接続する。また、切替スイッチ26及び切替スイッチ27の端子の端子B1,B2のすべてには、ハイレベル信号Hが常時入力されている。
【0025】
この結果、図2に示すように、切替信号Cpがハイレベルの期間Aでは、S1及びS2の上部の群の制御端子へのライン1a,2aには高周波信号Lnが入力され、S3及びS4の上部の群の制御端子へのライン3a,4aには高周波信号Lpが入力される。また、S1及びS2の下部の群の制御端子へのライン1b,2b及びS3及びS4の下部の群の制御端子へのライン3b,4bには、ハイレベル信号Hが入力される。次に、切替信号Cpがローレベルの期間Bでは、S1及びS2の下部の群の制御端子へのライン1b,2bには高周波信号Lnが入力され、S3及びS4の下部の群の制御端子へのライン3b,4bには高周波信号Lpが入力される。また、S1及びS2の上部の群の制御端子へのライン1a,2a及びS3及びS4の上部の群の制御端子へのライン3a,4aには、ハイレベル信号Hが入力される。
【0026】
したがって、切替信号Cpがハイレベルの期間A及びローレベルの期間Bにおいて、各高電圧スイッチ23(S1〜S4)の2つの群のうち1つの群は常時スイッチング状態となり、4個の高電圧スイッチ23で構成されるインバータ回路からは、キャリア周波数fcの高周波の交流信号Voutが出力リアクトル22を介して誘電体コンデンサ20及び放電抵抗21からなる放電負荷に供給される。
【0027】
このように、この実施の形態1によれば、期間Aでは、S1のうちの上部の群の制御端子のライン1aには、フルブリッジインバータ用の高周波信号Lnが入力されている。この期間Aに、S1のうちの下部の群の制御端子のライン1bにはハイレベル信号Hが入力され常に導通状態となる。他のS2〜S4についても同様の入力信号形態となる。このとき、S1の半分のステージによって直流電圧Eaをオン・オフすることになるが、この使用条件の場合Eaは低く設定されているため耐圧的には問題ない。次に期間Bになると、切替スイッチ26,27によって、高周波信号LnはS1の下部の群の制御端子のライン1bに入力され、ハイレベル信号HはS1の上部の群の制御端子のライン1aに入力され、下部の群の高速半導体スイッチがオン・オフし、上部の群の高速半導体スイッチは導通状態のままとなる。
【0028】
このような信号の入れ替えを行うことによって、パルスの出力数(Tpの周波数)の半分しか各高電圧スイッチ23のステージはスイッチングする必要がなくなる。これにより、入力電源の直流電圧Eaが低く、かつパルス幅τp,キャリア周波数fc,パルス周波数fpが大きい条件でも、素子の破壊を防止するという効果がある。また、スナバコンデンサの平均電圧の増加を抑制して、素子の破壊を防止するという効果がある。
【0029】
なお、上記実施の形態1においては、各高電圧スイッチ23を構成する複数の高速半導体スイッチ23aを2つの群に分割するようにしたが、3分割以上に構成すればより少ないスイッチング回数となる。もちろんこのときは、直流電圧Eaを保持しうる個数の高速半導体スイッチ23aを直列に接続する必要がある。
【0030】
【発明の効果】
以上のように、この発明によれば、レーザ用電源装置を、制御端子に入力される制御信号に応じてオン状態又はオフ状態となる高速半導体スイッチを直列に複数接続した半導体直列回路と、この半導体直列回路を構成する複数の高速半導体スイッチを複数の群に分割して各群ごとの制御端子を接続した接続手段と、各半導体直列回路における少なくとも1つの群の高速半導体スイッチを一定時間スイッチングさせる高周波信号及び他の群の高速半導体スイッチを一定時間オン状態にするオン信号を生成して高周波信号を入力する群とオン信号を入力する群とを一定周期ごとに切り替えて接続手段によって接続された各群ごとの制御端子に入力する信号生成手段と、複数の半導体直列回路によって構成され信号生成手段からの高周波信号により直流電圧を高周波の交流電圧に変換して一対の誘電体に与えてこの一対の誘電体間に存在するガス空間に高周波放電を形成させてガスを励起してレーザ発振を得るインバータ回路とを有する構成にしたので、入力電源の直流電圧が低く、かつパルス幅、キャリア周波数、パルス周波数が大きい条件でも、素子の破壊を防止するという効果がある。
【0031】
この発明によれば、レーザ用電源装置において、スナバコンデンサ及びスナバ抵抗の並列回路とこの並列回路に直列に接続されたダイオードとで構成され各高速半導体スイッチの両端に接続されたスナバ回路並びにスナバコンデンサに並列に接続された放電回路を有するように構成したので、スナバコンデンサの平均電圧の増加を抑制して、素子の破壊を防止するという効果がある。
【図面の簡単な説明】
【図1】 この発明の実施の形態1におけるレーザ用電源装置の構成図である。
【図2】 図1の各部における信号のタイミングチャートである。
【図3】 従来のレーザ装置の構成図である。
【図4】 図3における誘電体と放電部との等価回路を示す図である。
【図5】 高周波電源の詳細図である。
【図6】 従来のレーザ用電源装置の動作を示す波形図である。
【図7】 レーザ加工の特性を示す波形図である。
【図8】 放電部の容量に掛かる電圧を示す波形図である。
【図9】 従来の高周波トランスを用いないレーザ用電源装置の構成図である。
【図10】 図9の各部における信号のタイミングチャートである。
【図11】 高速半導体スイッチの詳細図である。
【図12】 スナバコンデンサの有無の相違による信号の比較を示す波形図である。
【図13】 図11のクランパ回路の動作を示す特性図である。
【符号の説明】
20 誘電体コンデンサ、21 放電抵抗、22 出力リアクトル、23 高電圧スイッチ(半導体直列回路)、23a 高速半導体スイッチ、24 直流電圧、25 制御回路(信号生成手段)、26,27 切替スイッチ(信号生成手段)、28 接続線(接続手段)。
Claims (2)
- 制御端子に入力される制御信号に応じてオン状態又はオフ状態となる高速半導体スイッチを直列に複数接続した半導体直列回路と、
この半導体直列回路を構成する複数の上記高速半導体スイッチを複数の群に分割して各群ごとの制御端子を接続した接続手段と、
上記各半導体直列回路における少なくとも1つの群の高速半導体スイッチを一定時間スイッチングさせる高周波信号及び他の群の高速半導体スイッチを上記一定時間オン状態にするオン信号を生成して高周波信号を入力する群とオン信号を入力する群とを一定周期ごとに切り替えて上記接続手段によって接続された各群ごとの制御端子に入力する信号生成手段と、
複数の上記半導体直列回路によって構成され上記信号生成手段からの高周波信号により直流電圧を高周波の交流電圧に変換して一対の誘電体に与えてこの一対の誘電体間に存在するガス空間に高周波放電を形成させてガスを励起してレーザ発振を得るインバータ回路と
を有するレーザ用電源装置。 - スナバコンデンサ及びスナバ抵抗の並列回路とこの並列回路に直列に接続されたダイオードとで構成され各高速半導体スイッチの両端に接続されたスナバ回路並びに上記スナバコンデンサに並列に接続された放電回路を有することを特徴とする請求項1記載のレーザ用電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000227738A JP3961201B2 (ja) | 2000-07-27 | 2000-07-27 | レーザ用電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000227738A JP3961201B2 (ja) | 2000-07-27 | 2000-07-27 | レーザ用電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002043663A JP2002043663A (ja) | 2002-02-08 |
JP3961201B2 true JP3961201B2 (ja) | 2007-08-22 |
Family
ID=18721144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000227738A Expired - Lifetime JP3961201B2 (ja) | 2000-07-27 | 2000-07-27 | レーザ用電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3961201B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7045250B2 (ja) * | 2018-04-20 | 2022-03-31 | 住友重機械工業株式会社 | レーザ装置およびその電源装置 |
-
2000
- 2000-07-27 JP JP2000227738A patent/JP3961201B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002043663A (ja) | 2002-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5856916A (en) | Assembly set including a static converter with controlled switch and control circuit | |
KR960702207A (ko) | 역률보정을 하는 고주파 ac/ac 컨버터(high frequency ac/ac converter with power factor correction) | |
EP0894349A1 (en) | Method and apparatus for eliminating reflected energy due to stage mismatch in nonlinear magnetic compression module | |
KR100763492B1 (ko) | 방전용 전원 장치 | |
JP2000004059A (ja) | レーザ用電源装置 | |
US6147887A (en) | Inverter utilizing a bootstrap method | |
JPS5826573A (ja) | 急速にスイツチングするインバ−タ回路 | |
WO2006057365A1 (ja) | 高電圧パルス発生回路 | |
KR970077923A (ko) | Dc 전압을 ac 전류로 변환하기 위한 ac 전류원 회로 | |
JP3961201B2 (ja) | レーザ用電源装置 | |
WO2007116444A1 (ja) | 電源装置及び電源制御方法 | |
JPH07245549A (ja) | 高電圧パルス発生装置 | |
FI62916B (fi) | Koronageneratoranordning | |
JP3743141B2 (ja) | パルス発生装置および放電灯点灯装置 | |
JP3327754B2 (ja) | 半導体スイッチング素子のゲート駆動装置 | |
US6815909B2 (en) | Circuit arrangement for generating a high voltage | |
KR100430670B1 (ko) | 승압형 컨버터의 직렬 배열 구조를 갖는 펄스전압발생회로 | |
SU729787A1 (ru) | Инвертор | |
JP2003217885A (ja) | 放電灯点灯装置 | |
JPH0529087A (ja) | 放電灯点灯装置 | |
JP3035041B2 (ja) | 高圧放電灯用点灯装置 | |
JP4253809B2 (ja) | Dc−dcコンバータ | |
JPH06349586A (ja) | 放電灯点灯装置 | |
JP3246159B2 (ja) | 直流−交流変換装置 | |
RU2024177C1 (ru) | Преобразователь переменного тока для питания индуктора |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070516 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3961201 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140525 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |