JP3959062B2

JP3959062B2 - 移動通信システムのデータシンボルマッピング及び拡散装置

Info

Publication number: JP3959062B2
Application number: JP2003413994A
Authority: JP
Inventors: セオクイルチャン
Original assignee: LG Electronics Inc
Current assignee: LG Electronics Inc
Priority date: 2002-12-13
Filing date: 2003-12-11
Publication date: 2007-08-15
Anticipated expiration: 2023-12-11
Also published as: US7324581B2; EP1429468A3; KR20040052087A; KR100511299B1; US20040125861A1; CN1538629A; EP1429468A2; JP2004201306A; ATE546887T1; CN1327632C; EP1429468B1

Description

本発明は、移動通信システム（ｍｏｂｉｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓｙｓｔｅｍ）に係るもので、詳しくは、移動通信システムのデータシンボルマッピング（ｄａｔａｓｙｍｂｏｌｍａｐｐｉｎｇ）及び拡散（ｓｐｒｅａｄｉｎｇ）装置に関するものである。

一般に、第３世代移動通信の時分割多重接続（ＴｉｍｅＤｉｖｉｓｉｏｎＤｕｐｌｅｘ、ＴｉｍｅＤｉｖｉｓｉｏｎＤｕｐｌｅｘｉｎｇ；ＴＤＤ）モードでＱＰＳＫ（ＱｕａｄｒａｔｕｒｅＰｈａｓｅＳｈｉｆｔＫｅｙｉｎｇ）変調方式を用いる場合、該ＱＰＳＫ変調方式の特性上、物理的チャンネル（ｐｈｙｓｉｃａｌｃｈａｎｎｅｌ）にマッピングされた二進（ｂｉｎａｒｙ）情報は、それぞれ２ビットずつ一つのシンボルにマッピングされ、該マッピングされたシンボルは、チャンネル化過程及びスクランブリング（ｓｃｒａｍｂｌｉｎｇ）過程を経るようになる。また、前記マッピング過程とスクランブリング過程とからなる拡散過程は、米国に登録された特許番号“６，３９３，０４７”（特許文献１）に記載されている。
米国特許第６，３９３，０４７号

然るに、このような従来のシンボルマッピング、チャンネル化及びスクランブリング過程においては、マッピングテーブル及び複素数の乗算演算を必要とするため、移動通信システム内のソフトウェア及びハードウェアにおける演算処理時間（ｐｒｏｃｅｓｓｉｎｇｔｉｍｅ）及び複雑度（ｃｏｍｐｌｅｘｉｔｙ）が増加するという不都合な点があった。

本発明は、このような従来の課題に鑑みてなされたもので、移動通信時分割多重接続（ＴＤＤ）モードでＱＰＳＫ変調を行うとき、データシンボルマッピング及び拡散過程を複素数（ｃｏｍｐｌｅｘｎｕｍｂｅｒ）演算の代わりに二進演算により処理することで、移動通信システムの効率性を向上し得る移動通信システムのデータシンボルマッピング及び拡散装置を提供することを目的とする。

このような目的を達成するため、本発明に係る移動通信システムのデータシンボルマッピング及び拡散装置においては、移動通信時分割多重接続（ＴＤＤ）モードでＱＰＳＫ変調を行うとき、データシンボルのマッピング及び拡散を行う装置であって、該装置は、二進演算により前記データシンボルのマッピング及び拡散を行うことを特徴とする。

また、本発明に係る移動通信システムのデータシンボルマッピング及び拡散装置においては、二進情報がマッピングされたシンボルの虚数係数（ｉｍａｇｉｎａｒｙｃｏｅｆｆｉｃｉｅｎｔ）を発生する二進チャンネル化データシンボル発生器と、前記虚数係数をカウントする二進カウンタと、該二進カウンタの最上位ビット及び最下位ビットに対する排他的論理和の値を求め、それら求められた値を出力する第１排他的論理和回路と、スクランブリングコードをそれぞれ０、１にマッピングし、それらマッピングされた値を出力する二進スクランブルコード発生器と、該二進スクランブルコード発生器の出力値、前記第１排他的論理和回路の出力値、及び前記二進チャンネル化データシンボル発生器によりそれぞれマッピングされたシンボルの実数係数（ｒｅａｌｃｏｅｆｆｉｃｉｅｎｔ）に対する排他的論理和の演算値を求める第２排他的論理和回路と、該第２排他的論理和回路により演算された値を１、−１の二進数にマッピングし、そのマッピングされた値を出力するマッピング器と、該マッピング器の出力値を前記二進カウンタの最下位ビットにより実数部（ｒｅａｌｐａｒｔ）及び虚数部（ｉｍａｇｉｎａｒｙｐａｒｔ）にそれぞれ出力するスイッチと、を包含して構成され、ここで、前記第２排他的論理和回路により演算された値は、実数部と虚数部とに分けられた０、１の二進数であることを特徴とする。

本発明の移動通信システムのデータシンボルマッピング及び拡散装置は、移動通信時分割多重接続（ＴｉｍｅＤｉｖｉｓｉｏｎＤｕｐｌｅｘ；ＴＤＤ）モードでＱＰＳＫ（ＱｕａｄｒａｔｕｒｅＰｈａｓｅＳｈｉｆｔＫｅｙｉｎｇ）変調を行うとき、データシンボル（ｄａｔａｓｙｍｂｏｌ）のマッピング（ｍａｐｐｉｎｇ）及び拡散（ｓｐｒｅａｄｉｎｇ）を行う装置であって、前記データシンボルのマッピング及び拡散を行う装置は、二進（ｂｉｎａｒｙ）演算により前記データシンボルのマッピング及び拡散を行うことを特徴とする。

上記本発明の移動通信システムのデータシンボルマッピング及び拡散装置において、前記データシンボルのマッピング及び拡散を行う装置は、移動通信システムの効率性を向上させるため、複素数（ｃｏｍｐｌｅｘｎｕｍｂｅｒ）演算の代わりに前記二進演算により、前記データシンボルのマッピング及び拡散を行うことが好ましい。

上記本発明の移動通信システムのデータシンボルマッピング及び拡散装置において、前記データシンボルのマッピング及び拡散を行う装置は、二進情報がマッピングされたシンボルの虚数係数を発生する二進チャンネル化データシンボル発生器と、前記虚数係数をカウントする二進カウンタと、該二進カウンタの最上位ビット及び最下位ビットに対する排他的論理和の値を求め、その求められた値を出力する第１排他的論理和回路と、スクランブリングコードを０、１にマッピングし、そのマッピングされた値を出力する二進スクランブルコード発生器と、該二進スクランブルコード発生器の出力値、前記第１排他的論理和回路の出力値、及び前記二進チャンネル化データシンボル発生器によりマッピングされたシンボルの実数係数に対する排他的論理和の演算値を求める第２排他的論理和回路と、該第２排他的論理和回路により演算された値を１、−１の二進数にマッピングし、そのマッピングされた値を出力するマッピング器と、該マッピング器の出力値を前記二進カウンタの最下位ビットにより実数部及び虚数部に出力するスイッチと、を包含して構成され、ここで、前記第２排他的論理和回路により演算された値は、実数部と虚数部とに分けられた０、１の二進数であることが好ましい。

本発明の移動通信システムのデータシンボルマッピング及び拡散装置は、二進チャンネル化データシンボル発生器によりマッピングされたシンボルの虚数係数をカウントする二進カウンタと、該二進カウンタの最上位ビット及び最下位ビットに対する排他的論理和の値を求め、その求められた値を出力する第１排他的論理和回路と、スクランブリングコードを０、１にマッピングし、そのマッピングされた値を出力する二進スクランブルコード発生器と、該二進スクランブルコード発生器の出力値、前記第１排他的論理和回路の出力値、及び前記二進チャンネル化データシンボル発生器によりマッピングされたシンボルの実数係数に対する排他的論理和の演算値を求める第２排他的論理和回路と、該第２排他的論理和回路により演算された値を１、−１の二進数にマッピングし、そのマッピングされた値を出力するマッピング器と、該マッピング器の出力値を前記二進カウンタの最下位ビットにより実数部及び虚数部に出力するスイッチと、を包含して構成され、ここで、前記第２排他的論理和回路により演算された値は、実数部と虚数部とに分けられた０、１の二進数であることを特徴とする。

上記本発明の移動通信システムのデータシンボルマッピング及び拡散装置において、前記マッピング器は、前記二進数‘０’を‘１’の二進数にマッピングし、前記二進数‘１’を‘−１’の二進数にマッピングすることが好ましい。

上記本発明の移動通信システムのデータシンボルマッピング及び拡散装置において、前記二進チャンネル化データシンボル発生器は、加重値の符号（ｓｉｇｎ）に対応する０、１の二進数、及び加重値の虚数に対応する０、１の二進数を出力する加重値符号二進化器と、連続的な二つのビット列を排他的論理和演算し、その演算された値を論理否定回路を通して実数部と虚数部とに分けた後、前記加重値符号二進化器から出力される虚数に対応する二進数によって、前記分けられた実数部及び虚数部をスイッチングして出力する二進シンボル器と、拡散率の選択により生成されたＯＶＳＦ（ＯｒｔｈｏｇｏｎａｌＶａｒｉａｂｌｅＳｐｒｅａｄｉｎｇＦａｃｔｏｒ）コードを０、１にマッピングして出力する二進ＯＶＳＦコード発生器と、前記二進シンボル器から出力される実数部と虚数部とに分けられた二進数を、前記加重値符号二進化器から出力された二進数、及び前記二進ＯＶＳＦコード発生器から出力された二進数を排他的論理和演算した二進数と論理積して出力する二進チャンネル化器と、該二進チャンネル化器から出力される論理積した値を選択的に出力する第２スイッチと、から構成されることが好ましい。

上記本発明の移動通信システムのデータシンボルマッピング及び拡散装置において、前記第２スイッチは、前記二進チャンネル化器から出力される実数部と虚数部とに分けられた０、１を選択的に出力することが好ましい。

上記本発明の移動通信システムのデータシンボルマッピング及び拡散装置において、前記二進シンボル器は、前記連続される二つのビット列を排他的論理和演算し、その演算された値に対応するビットを出力する第３排他的論理和回路と、該第３排他的論理和回路から出力されるビットを反転させて虚数部を生成して出力する論理否定回路と、前記加重値符号二進化器で加重値の虚数を示すビットによって、実数部に対応する前記第３排他的論理和回路の出力ビット、及び虚数部に対応する前記論理否定回路の出力ビットを選択的にスイッチングして出力する第３スイッチと、から構成されることが好ましい。

上記本発明の移動通信システムのデータシンボルマッピング及び拡散装置において、前記二進チャンネル化器は、前記二進シンボル器で連続されるビット列に対応するシンボルのコードを決定するビット、前記加重値符号二進化器で加重値のコードを示すビット、及び前記二進ＯＶＳＦコード発生器で二進ＯＶＳＦコードによるビット列を排他的論理和演算して出力する第４排他的論理和回路と、前記加重値符号二進化器で加重値の虚数を示すビット、及び前記第４排他的論理和回路から出力されるビット列を排他的論理和演算して出力する第５排他的論理和回路と、前記二進シンボル器から出力される虚数部に対応するビットを前記ＯＶＳＦコードが生成される間格納するフリップフロップと、から構成されることが好ましい。

本発明に係る移動通信システムのデータシンボルマッピング及び拡散装置においては、移動通信時分割多重接続（ＴＤＤ）モードでＱＰＳＫ変調を行うとき、シンボルマッピング及び拡散過程を複素数乗算の代わりに二進演算により処理することで、移動通信システム内のソフトウェア及びハードウェアにおける演算処理時間及び複雑度が減少するという効果がある。

また、ソフトウェア及びハードウェアにおける処理時間及び複雑度が減少するため、移動通信システムの効率性を向上し得るという効果がある。

また、前記マッピングシンボルのチャンネル化過程及びスクランブリング過程を、全て二進演算のみにより処理するため、マッピングテーブルを必要とせず、複雑な複素数演算を省き得るという効果がある。

以下、移動通信時分割多重接続（ＴＤＤ）モードでＱＰＳＫ変調を行うとき、データシンボルマッピング及び拡散過程を複素数演算の代わりに二進演算により処理することで、移動通信システムの効率性を向上し得る移動通信システムのデータシンボルマッピング及び拡散装置の好ましい実施の形態に対し、図１及び図２に基づいて説明する。

図１は、一般のデータシンボルの拡散過程を示した説明図で、図示されたように、二進データは、ＱＰＳＫ星座度（ｃｏｎｓｔｅｌｌａｔｉｏｎ）を利用して２ビットずつ一つのシンボルにマッピングされ、そのマッピングされたシンボルは、拡散過程を経るようになる。

前記拡散過程は二つの過程からなり、第１過程は、データシンボルを帯域拡散（ｓｐｒｅａｄ−ｓｐｅｃｔｒｕｍ）してチャンネル化（ｃｈａｎｎｅｌｉｚａｔｉｏｎ）する過程で、第２過程は、そのチャンネル化されたデータをスクランブリングする過程である。このとき、前記各データシンボルはＱＰＳＫシンボルであるため複素数により表現され、チャンネル化コード（ｃｈａｎｎｅｌｉｚｉｎｇｃｏｄｅ）及びスクランブリングコード（ｓｃｒａｍｂｌｉｎｇｃｏｄｅ）も同じように複素数により表現される。

よって、図１の拡散過程は、全て複素数の乗算演算により行われる。然し、本発明は、前記複素数の乗算演算を二進演算に変換してその二進演算を行うもので、前記拡散過程は、下記式１のように表現される。

上式中、ｄ^{（ｋ，ｉ）}は、各バースト（ｂｕｒｓｔ）の二つのデータパートに割り当てられた複素数データ、Ｎ_ｋは、各データパートに割り当てられたデータシンボルの個数、Ｑ_ｋは、拡散率（ｓｐｒｅａｄｉｎｇｆａｃｔｏｒ）をそれぞれ示したものである。

ここで使用されるスクランブリングコード

は、規格（例えば、３ＧＰＰＴＳ２５．２２３Ｖ５．０．０、ＴＤＤＬＣＲ標準、ｐｐ１９）に定義された長さ（ｌｅｎｇｔｈ）１６の二進スクランブリングコードを使用して下記式２のように生成され、該生成されたスクランブリングコードは、コード化された物理的なデータの長さに合うように繰り返して使用される。

上式中、ν_ｉはセル（ｃｅｌｌ）に割り当てられたスクランブリングコードの各エレメント（ｅｌｅｍｅｎｔｓ）、ｊは、複素数

をそれぞれ示したものである。

また、図２は、本発明に係る移動通信システムのデータシンボルマッピング及び拡散装置の構成を示したブロック図で、シンボルマッピング、チャンネル化及びスクランブリング過程を二進演算して処理する装置が構成されている。且つ、前記規格の二進スクランブリングコードは、±１からなる長さ１６のコード（ｃｏｄｅ）と規定されているが、本発明による図２の二進スクランブリングコードは、０、１からなる長さ１６のコードであって、該コードは、二進スクランブルコード発生器１０により反復的に生成される。即ち、本発明は、元の規格（例えば、３ＧＰＰＴＳ２５，２２３Ｖ５．０．０）に定義された二進スクランブリングコード（±１）を０、１にマッピングする。従って、本発明は、二進スクランブリングコード値‘＋１’を‘０’にマッピングし、二進スクランブリングコード値‘−１’を‘１’にマッピングし、それら‘０’及び‘１’にマッピングされたコードを使用するため、前記二進スクランブリングコードは、０と１とからなる。

図２に示したように、本発明に係る移動通信システムのデータシンボルマッピング及び拡散装置においては、二進情報がマッピングされたシンボルの虚数係数（虚数出力（ｉｍａｇｉｎａｒｙｏｕｔｐｕｔ））を発生する二進チャンネル化データシンボル発生器２０と、該二進チャンネル化データシンボル発生器２０から発生した虚数係数（虚数出力）を受信し、該受信された虚数係数をカウントする二進カウンタ（ｂｉｎａｒｙｃｏｕｎｔｅｒ；例えば、２ビットカウンタ）３０と、該二進カウンタ３０の最上位ビット（ＭｏｓｔＳｉｇｎｉｆｉｃａｎｔＢｉｔ）ＭＳＢ及び最下位ビット（ＬｅａｓｔＳｉｇｎｉｆｉｃａｎｔＢｉｔ）ＬＳＢに対する排他的論理和（ｅｘｃｌｕｓｉｖｅＯＲ）ＸＯＲの値を求め、その求められた値を出力する第１排他的論理和回路ＸＯＲ１と、スクランブリングコードを０、１にマッピングし、そのマッピングされた値を出力する二進スクランブルコード発生器１０と、該二進スクランブルコード発生器１０の出力値、前記第１排他的論理和回路ＸＯＲ１の出力値、及び前記二進チャンネル化データシンボル発生器２０から出力されるマッピングされたシンボルの実数係数（実数出力（ｒｅａｌｏｕｔｐｕｔ））に対する排他的論理和の値を求め、その求められた値を出力する第２排他的論理和回路ＸＯＲ２と、該第２排他的論理和回路ＸＯＲ２から出力される値（実数部と虚数部とに分けられた０、１の二進数）をそれぞれ＋１、−１の二進数にマッピングし、そのマッピングされた値を出力するマッピング器（ｍａｐｐｅｒ）４０と、前記二進カウンタ３０の最下位ビット（ＬＳＢ）により前記マッピング器４０の出力値を実数部または虚数部に出力するスイッチＳＷ１と、を包含して構成されている。

以下、このように構成された本発明に係る移動通信システムのデータシンボルマッピング及び拡散装置の動作に対し、図２に基づいて説明する。

まず、前記二進カウンタ（例えば、２ビットカウンタ）３０は、前記二進チャンネル化データシンボル発生器２０から出力されるマッピングされたシンボルの虚数係数を受信し、該受信された虚数係数をカウントする。ここで、前記二進カウンタ３０は、前記二進チャンネル化データシンボル発生器２０の虚数係数が０であると‘００’に初期化し、１であると‘０１’に初期化する。

次いで、前記第１排他的論理和回路ＸＯＲ１は、前記二進カウンタ３０の最上位ビットＭＳＢ及び最下位ビットＬＳＢに対する排他的論理和ＸＯＲの値を求め、その求められた値を前記第２排他的論理和回路ＸＯＲ２に出力する。このとき、前記二進スクランブルコード発生器１０は、スクランブリングコードを０、１にマッピングし、そのマッピングされた値を前記第２排他的論理和回路ＸＯＲ２に出力する。

且つ、前記第２排他的論理和回路ＸＯＲ２は、前記二進スクランブルコード発生器１０の出力値、前記第１排他的論理和回路ＸＯＲ１の出力値、及び前記二進チャンネル化データシンボル発生器２０の実数係数に対する排他的論理和の値を求め、その求められた値を前記マッピング器４０に出力する。

次いで、前記マッピング器４０は、前記第２排他的論理和回路ＸＯＲ２により求められた値、即ち、実数部と虚数部とに分けられた０、１の二進数を、それぞれ＋１、−１の二進数にマッピングし、そのマッピングされた値を前記スイッチＳＷ１に出力する。

次いで、前記スイッチＳＷ１は、前記二進カウンタ３０の最下位ビットＬＳＢにより前記マッピング器４０の出力値を実数部または虚数部に出力する。例えば、前記スイッチＳＷ１は、前記二進カウンタ３０の最下位ビットＬＳＢ値が‘０’であると、‘＋１’にマッピングされたコードを実数部に出力し、前記二進カウンタ３０の最下位ビットＬＳＢ値が‘１’であると、‘−１’にマッピングされたコードを虚数部に出力する。また、前記スイッチＳＷ１は、‘＋１’を虚数部に出力するとき、実数部に‘０’を出力し、‘＋１’を実数部に出力するとき、虚数部に‘０’を出力する。且つ、前記スイッチＳＷ１は、‘−１’を虚数部に出力するとき、実数部に‘１’を出力し、‘−１’を実数部に出力するとき、虚数部に‘１’を出力する。

よって、本発明は、データのシンボルマッピング、チャンネル化及びスクランブリング過程を、複素数の乗算演算を行うことなく、二進演算のみにより処理することができる。

以下、前記二進チャンネル化データシンボル発生器２０の実施例に対し、図３に基づいて説明する。

図３は、図２の二進チャンネル化データシンボル発生器２０を示したブロック図で、図示されたように、前記二進チャンネル化データシンボル発生器２０は、加重値（ｗｅｉｇｈｔ）の符号（ｓｉｇｎ）に対応する０、１の二進数を出力し、加重値の虚数に対応する０、１の二進数を出力する加重値符号二進化器２２と、連続的な二つの入力データを排他的論理和演算し、その演算された値又は論理否定回路で反転された演算値を、前記加重値符号二進化器２２から出力される虚数に対応する二進数（Ｉ）によってスイッチングして出力する二進シンボル器２１と、拡散率（ｓｐｒｅａｄｉｎｇｆａｃｔｏｒ）の選択により生成されたＯＶＳＦ（ＯｒｔｈｏｇｏｎａｌＶａｒｉａｂｌｅＳｐｒｅａｄｉｎｇＦａｃｔｏｒ）コードを０、１にマッピングして出力する二進ＯＶＳＦコード発生器２５と、前記二進シンボル器２１から出力される実数部と虚数部とに分けられた二進数を、前記加重値符号二進化器２２から出力される二進数及び前記二進ＯＶＳＦコード発生器２５から出力される二進数を排他的論理和演算した二進数と論理積し、その論理積した値を出力する二進チャンネル化器２３と、該二進チャンネル化器２３から出力される論理積した値（実数部と虚数部とに分けられた０、１）を出力するスイッチＳＷ２と、から構成されている。ここで、前記スイッチＳＷ２は、前記二進チャンネル化器２３から出力される論理積した値、即ち、実数部と虚数部とに分けられた０、１を選択的に出力する。

また、前記二進シンボル器２１は、前記連続される二つのビット列を排他的論理和演算し、その演算された値を出力する第３排他的論理和回路ＸＯＲ３と、該第３排他的論理和回路ＸＯＲ３から出力される演算された値に対応するビットを反転させて虚数部を生成し、該生成された虚数部を出力する論理否定回路ＩＮＶ１と、前記加重値符号二進化器２２で加重値の虚数を示すビットによって、実数部に対応する前記第３排他的論理和回路ＸＯＲ３の出力ビット、及び虚数部に対応する前記論理否定回路ＩＮＶ１の出力ビットを選択的に出力するか、または全て出力するスイッチ２６と、から構成されている。

且つ、前記二進チャンネル化器２３は、前記二進シンボル器２１で連続されるビット列に対応するシンボルの符号を決定するビット、前記加重値符号二進化器２２で加重値の符号を示すビット、及び前記二進ＯＶＳＦコード発生器２５で二進ＯＶＳＦコードによるビット列を排他的論理和演算して出力する第４排他的論理和回路ＸＯＲ４と、前記加重値符号二進化器２２で加重値の虚数を示すビット、及び前記第４排他的論理和回路ＸＯＲ４から出力されるビット列を排他的論理和演算して出力する第５排他的論理和回路ＸＯＲ５と、前記二進シンボル器２１から出力される虚数部に対応するビットをＯＶＳＦコードが生成される間格納するフリップフロップ２４と、から構成されている。

以下、前記二進チャンネル化データシンボル発生器２０の実施例の動作に対し、図３に基づいて説明する。

まず、前記二進ＯＶＳＦコード発生器２５は、拡散率によってＯＶＳＦコードを生成し、該生成されたコードの＋１を０にマッピングし、−１を１にマッピングし、そのマッピングされた値を出力する。

前記加重値符号二進化器２２は、加重値の符号に対応するビット及び加重値の虚数に対応するビットをそれぞれ生成して出力する。即ち、前記加重値符号二進化器２２は、加重値の符号がマイナスの場合はマイナスに対応するビットを１に出力し、逆に、プラスの場合はプラスに対応するビットを０に出力する。

また、前記加重値符号二進化器２２の虚数に対応するビットは、前記二進シンボル器２１に入力され、該二進シンボル器２１の実数部及び虚数部の出力ビットをスイッチングして出力するか、またはスイッチングせずに出力するかを決定する。即ち、加重値に虚数があるときは、前記二進シンボル器２１の上部スイッチは下方に、下部スイッチは上方にスイッチングされるが、その他の場合はスイッチングされない。

且つ、前記二進シンボル器２１は、連続的な二つのビット列の入力を受けて排他的論理和演算を行うことで実数部に対応するビットを生成し、このビットを論理否定回路ＩＮＶ１を通して反転させることで虚数部に対応するビットを生成する。

以上説明したように、前記二進シンボル器２１のスイッチ２６は、前記加重値符号二進化器２２から出力される虚数に対応するビットによって、実数部及び虚数部に対応するビットをスイッチングして出力するか、またはスイッチングせずに出力する。即ち、前記二進シンボル器２１から出力された虚数部に対応するビットは、前記二進チャンネル化器２３のフリップフロップ２４に入力されてＯＶＳＦコードが生成される間維持される。

また、前記二進チャンネル化器２３の第４排他的論理和回路ＸＯＲ４は、前記二進シンボル器２１で連続されたビット列に対応するシンボルのコードを決定するビット、加重値符号二進化器２２で加重値のコードを示すビット、及び二進ＯＶＳＦコード発生器２５で二進ＯＶＳＦコードによるビット列を排他的論理和演算を行い、その演算された値を出力する。

また、前記二進チャンネル化器２３の第５排他的論理和回路ＸＯＲ５は、前記加重値符号二進化器２２で加重値の虚数を示すビット、及び前記第４排他的論理和回路ＸＯＲ４から出力されたビット列を排他的論理和演算し、その演算された値を出力する。ここで、前記第４及び第５排他的論理和回路ＸＯＲ４、ＸＯＲ５は、実数部及び虚数部に対応するビットにコード及び虚数を乗算するためのビット演算過程に該当する。

前記二進チャンネル化器２３から出力される実数部及び虚数部に対応するビットは、スイッチＳＷ２によって虚数部によりスイッチングして出力される。このような過程により出力された最後値は、二進データがシンボルにマッピングされ、そのマッピングされたシンボルをチャンネル化した複素数値の結果となる。

よって、前記シンボルマッピング及びチャンネル化過程は、シンボルマッピングテーブル及び複素数演算を必要とすることなく、二進演算のみにより行なわれ、実際チャンネル化されたデータの出力は、純実数（ｒｅａｌｎｕｍｂｅｒ）または純虚数（ｐｕｒｅｉｍａｇｉｎａｒｙｎｕｍｂｅｒ）となる。このとき、前記チャンネル化データの出力が純実数であるか、または純虚数であるかは、マッピングされたシンボルの実数または虚数の係数により決定されるため、図３のシンボルマッピング及びチャンネル化過程による出力は、マッピングされたシンボルの虚数係数と、チャンネル化された信号の二進値と、から構成される。

以上説明したように、本発明は、移動通信時分割多重接続（ＴｉｍｅＤｉｖｉｓｉｏｎＤｕｐｌｅｘ；ＴＤＤ）モードでＱＰＳＫ（ＱｕａｄｒａｔｕｒｅＰｈａｓｅＳｈｉｆｔＫｅｙｉｎｇ）変調を行うとき、データシンボルマッピング（ｄａｔａｓｙｍｂｏｌｍａｐｐｉｎｇ）及び拡散（ｓｐｒｅａｄｉｎｇ）過程を複素数（ｃｏｍｐｌｅｘｎｕｍｂｅｒ）演算の代わりに二進演算により処理することで、移動通信システムの効率性を向上し得る移動通信システムのデータシンボルマッピング及び拡散装置を提供しようとする。

移動通信時分割多重接続モードでＱＰＳＫ変調を行うとき、データシンボルのマッピング及び拡散を行う装置であって、その装置は、二進（ｂｉｎａｒｙ）演算により前記データシンボルのマッピング及び拡散を行う。

以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。

一般のデータシンボルの拡散過程を示した説明図である。本発明に係る移動通信システムのデータシンボルマッピング及び拡散装置の構成を示したブロック図である。本発明に係る二進チャンネル化データシンボル発生器を示したブロック図である。

符号の説明

１０二進スクランブルコード発生器
２０二進チャンネル化データシンボル発生器
３０二進カウンタ（ｂｉｎａｒｙｃｏｕｎｔｅｒ）
４０マッピング器（ｍａｐｐｅｒ）
ＸＯＲ１第１排他的論理和回路
ＸＯＲ２第２排他的論理和回路
ＳＷ１スイッチ

Claims

二進チャンネル化データシンボル発生器によりマッピングされたシンボルの虚数係数をカウントする二進カウンタと、
該二進カウンタの最上位ビット及び最下位ビットに対する排他的論理和の値を求め、その求められた値を出力する第１排他的論理和回路と、
スクランブリングコードを０、１にマッピングし、そのマッピングされた値を出力する二進スクランブルコード発生器と、
該二進スクランブルコード発生器の出力値、前記第１排他的論理和回路の出力値、及び前記二進チャンネル化データシンボル発生器によりマッピングされたシンボルの実数係数に対する排他的論理和の演算値を求める第２排他的論理和回路と、
該第２排他的論理和回路により演算された値を１、−１の二進数にマッピングし、そのマッピングされた値を出力するマッピング器と、
該マッピング器の出力値を前記二進カウンタの最下位ビットにより実数部及び虚数部に出力するスイッチと、を包含して構成され、
ここで、前記第２排他的論理和回路により演算された値は、実数部と虚数部とに分けられた０、１の二進数であることを特徴とする移動通信システムのデータシンボルマッピング及び拡散装置。
前記マッピング器は、
前記二進数‘０’を‘１’の二進数にマッピングし、前記二進数‘１’を‘−１’の二進数にマッピングすることを特徴とする請求項１に記載の移動通信システムのデータシンボルマッピング及び拡散装置。
前記二進チャンネル化データシンボル発生器は、
加重値の符号（ｓｉｇｎ）に対応する０、１の二進数、及び加重値の虚数に対応する０、１の二進数を出力する加重値符号二進化器と、
連続的な二つのビット列を排他的論理和演算し、その演算された値を論理否定回路を通して実数部と虚数部とに分けた後、前記加重値符号二進化器から出力される虚数に対応する二進数によって、前記分けられた実数部及び虚数部をスイッチングして出力する二進シンボル器と、
拡散率の選択により生成されたＯＶＳＦ（ＯｒｔｈｏｇｏｎａｌＶａｒｉａｂｌｅＳｐｒｅａｄｉｎｇＦａｃｔｏｒ）コードを０、１にマッピングして出力する二進ＯＶＳＦコード発生器と、
前記二進シンボル器から出力される実数部と虚数部とに分けられた二進数を、前記加重値符号二進化器から出力された二進数、及び前記二進ＯＶＳＦコード発生器から出力された二進数を排他的論理和演算した二進数と論理積して出力する二進チャンネル化器と、
該二進チャンネル化器から出力される論理積した値を選択的に出力する第２スイッチと、
から構成されることを特徴とする請求項１に記載の移動通信システムのデータシンボルマッピング及び拡散装置。
前記第２スイッチは、
前記二進チャンネル化器から出力される実数部と虚数部とに分けられた０、１を選択的に出力することを特徴とする請求項３に記載の移動通信システムのデータシンボルマッピング及び拡散装置。
前記二進シンボル器は、
前記連続される二つのビット列を排他的論理和演算し、その演算された値に対応するビットを出力する第３排他的論理和回路と、
該第３排他的論理和回路から出力されるビットを反転させて虚数部を生成して出力する論理否定回路と、
前記加重値符号二進化器で加重値の虚数を示すビットによって、実数部に対応する前記第３排他的論理和回路の出力ビット、及び虚数部に対応する前記論理否定回路の出力ビットを選択的にスイッチングして出力する第３スイッチと、
から構成されることを特徴とする請求項３に記載の移動通信システムのデータシンボルマッピング及び拡散装置。
前記二進チャンネル化器は、
前記二進シンボル器で連続されるビット列に対応するシンボルのコードを決定するビット、前記加重値符号二進化器で加重値のコードを示すビット、及び前記二進ＯＶＳＦコード発生器で二進ＯＶＳＦコードによるビット列を排他的論理和演算して出力する第４排他的論理和回路と、
前記加重値符号二進化器で加重値の虚数を示すビット、及び前記第４排他的論理和回路から出力されるビット列を排他的論理和演算して出力する第５排他的論理和回路と、
前記二進シンボル器から出力される虚数部に対応するビットを前記ＯＶＳＦコードが生成される間格納するフリップフロップと、
から構成されることを特徴とする請求項３に記載の移動通信システムのデータシンボルマッピング及び拡散装置。