JP3947420B2 - 電子線検出器 - Google Patents
電子線検出器 Download PDFInfo
- Publication number
- JP3947420B2 JP3947420B2 JP2002084110A JP2002084110A JP3947420B2 JP 3947420 B2 JP3947420 B2 JP 3947420B2 JP 2002084110 A JP2002084110 A JP 2002084110A JP 2002084110 A JP2002084110 A JP 2002084110A JP 3947420 B2 JP3947420 B2 JP 3947420B2
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- hole
- opening
- layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Radiation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子線検出器に係り、特に、電子線を半導体基板の裏面側から透過させ、被写体で反射した電子線を、半導体基板の表面側に形成された電子線検出部で検出する電子線検出器に関する。
【０００２】
従来、走査電子顕微鏡などでは、いわゆる電子線透過型半導体電子線検出器が用いられている。この種の電子線検出器としては、たとえば特開平６−６８８３１号公報に開示された反射電子検出器がある。この反射電子検出器は、入射面をＮ+層で形成し、他方の面をＰ+層で形成し、その間をＩ層で形成してなる半導体検出器を有する。この半導体検出器には、電子ビームを通過させる通過穴が形成されており、Ｐ+層側から入射した電子が通過穴を通過し、試料で反射した電子を入射面であるＮ+層で検出するというものである。
【０００３】
【発明が解決しようとする課題】
ところで、この種の電子線検出器では、チャージアップ（帯電）が生じると、検出誤差が大きくなり、画像を認識するのが難しくなることがあるので、チャージアップを防止することが望まれている。しかし、上記従来の反射電子検出器は、好適にチャージアップを防止することができるものではなかった。
【０００４】
そこで、本発明の課題は、チャージアップを好適に防止して、検出誤差を小さくした電子線検出器を提供することにある。
【０００５】
【課題を解決するための手段】
上記の課題を解決した本発明に係る電子線検出器は、電子線が通過する貫通孔が形成された半導体基板を備え、貫通孔における一方の開口部の開口面積が他方の開口部の開口面積よりも大きく、貫通孔には、一方の開口部から他方の開口部に向けて縮径するテーパ部が形成されており、一方の開口部および他方の開口部のうち、電子線が出射する側の開口部の周囲に、被写体で反射された電子線を検出する電子線検出部が形成されており、貫通孔の内壁が絶縁膜で被覆され、絶縁膜がＡｕ膜で被覆されているものである。
【０００６】
本発明に係る電子線検出器では、電子線が通過する貫通孔に絶縁膜およびＡｕ膜が形成されている。この貫通孔にＡｕ膜を形成することにより、チャージアップを好適に防止し、もって検出誤差を小さなものとすることができる。
【０００７】
ところで、貫通孔にＡｕ膜を形成するにあたり、貫通孔が円柱状に形成されていると、この貫通孔にＡｕ膜を形成する、特に蒸着により形成するのが困難であった。この点、上記従来の公報に開示されている反射電子線検出器では、加工の容易性等の理由で、貫通孔（通過穴）は、半導体基板に対して垂直に円柱状に形成されていた。これに対して、本発明に係る電子線検出器では、開口面積が大きい側の開口部から蒸着を施すことにより、貫通孔に対して容易にＡｕ膜を形成することができる。
【０００８】
ここで、前記一方の開口部が、前記電子線が入射する入射側開口部であり、前記他方の開口部が、前記電子線が出射する出射側開口部であるのが好適である。
【０００９】
本発明における一方の開口部の開口面積は、他方の開口部の開口面積よりも大きいため、出射側開口部の開口面積は小さなものとなる。半導体基板における出射側開口部が形成されている面は入射面となることから、入射面のデッドスペースを小さなものとすることができる。
【００１０】
さらに、絶縁膜が半導体基板における入射側開口部が形成されている面を被覆し、Ａｕ膜が絶縁膜を被覆しているのが好適である。このように入射側開口部が形成されている面をＡｕ膜が被覆していることにより、チャージアップをさらに好適に防止して検出誤差を小さくするとともに、Ａｕ膜を形成するのが容易となる。さらに、絶縁膜とＡｕ膜との間に、Ｃｒ層が介在されているのが好適である。
【００１１】
【発明の実施の形態】
以下、図面を参照して、本発明の好適な実施形態について詳細に説明する。
【００１２】
図１は、本発明の実施形態に係る電子線検出器の使用状態を示す側断面図、図２は本発明の実施形態に係る電子線検出器を表面側から見た平面図である。
【００１３】
図１に示すように、本実施形態に係る電子線検出器１は、たとえば走査電子顕微鏡に用いられる電子線透過型半導体電子線検出器である。この電子線検出器１は、いわゆるＰＩＮ形半導体検出器であり、半導体基板２を備えている。半導体基板２は、板状である真性領域を形成するＩ層１１を有している。Ｉ層１１の表面側には、入射面となるＰ形半導体層（以下「Ｐ+層」という）１２が形成され、裏面側にはＮ形半導体層（以下「Ｎ+層」という）１３が形成されている。
【００１４】
Ｐ+層１２は、図２に示すように、中心角が９０度の扇形が４つ並んで円形を形成し、その中心部がくり抜かれた形状をなすように配置されている。このＰ+層１２は、たとえばＰ+不純物をＩ層１１の表面に拡散して形成される。Ｎ+層１３は、Ｉ層１１の裏面側の全面に渡って、たとえばＮ+を拡散することによって形成されている。さらに、Ｐ+層１２の中心部には、Ｎ+からなるチャンネルストッパ１４が形成されている。
【００１５】
また、半導体基板２におけるＰ+層１２の中心部であって、チャンネルストッパ１４の中心位置には、電子線Ｌが通過する貫通孔１５が形成されている。貫通孔１５では、電子線Ｌの入射側である半導体基板２の裏面側に入射側開口部１６が形成され、電子線Ｌの出射側である半導体基板２の表面側に出射側開口部１７が形成されている。このうちの、出射側開口部１７は、図２に示すように八角形状であり、入射側開口部１６は、出射側開口部１７よりも大径の八角形状である。また、貫通孔１５には、入射側開口部１６から出射側開口部１７に向けて縮径するテーパ部１８が形成されている。
【００１６】
さらに、貫通孔１５およびその両開口部１６，１７の近傍は、保護膜１９で被覆されている。この保護膜１９は、たとえば熱酸化によって形成されたＳｉＯ2膜であり、貫通孔１５の側壁部分を保護している。
【００１７】
また、貫通孔１５には、Ａｕ−Ｃｒ層からなるシールド層２０が形成されている。シールド層２０は、たとえばＣｒ層が５００Å、Ａｕ膜が３０００Åである。ここで、Ａｕ膜は保護膜１９や半導体とは強く密着しないので、保護膜１９や半導体と、Ａｕ膜との間にＣｒ層を介在させている。このうちのＡｕ膜は、チャージアップを防止する。また、シールド層２０は、貫通孔１５の表面に形成された保護膜１９を覆っているとともに、Ｎ+層１３を全体的に覆っており、Ｎ+層１３との間でカソード電極として機能している。さらに、シールド層２０は、図２に破線で示すように、入射側開口部１６を被覆する位置では、八角形状をなしている。そして、Ｐ+層１２の表面には、Ａｌからなるアノード電極２１が設けられている。
【００１８】
電子線検出器１の下方位置には、試料台３０が設けられており、試料台３０の上には、被写体となる試料Ｓが載置されている。さらに、電子線検出器１の上方位置には、電子線Ｌを投射する図示しない電子銃が配置されており、電子銃より投射された電子線Ｌは、貫通孔１５を通過して試料台３０の上に載置された試料Ｓに到達する。試料Ｓに到達した電子線Ｌは、試料Ｓで反射されて電子線検出器１の表面側に到達する。電子線検出器１の表面側には入射面が形成されており、この入射面によって、試料Ｓで反射された電子線Ｌが検出される。
【００１９】
かかる構成を有する本実施形態の電子線検出器１においては、図示しない電子銃から投射される電子線Ｌが半導体基板２の裏面側に形成された入射側開口部１６を介して貫通孔１５に入射する。この入射側開口部１６は、出射側開口部１７よりも大径であるため、電子線Ｌは、容易に貫通孔１５内に入射することができる。貫通孔１５に入射した電子線Ｌは、半導体基板２の表面に形成された出射側開口部１７から出射する。ここで、出射側開口部１７は、入射側開口部１６よりも小径であるので、半導体基板２の表面を占める面積の割合が小さなものとなる。このため、入射面となる半導体基板２のデッドスペースを低減することができる。
【００２０】
また、本実施形態に係る電子線検出器１では、半導体基板２の裏面側および貫通孔１５にシールド層２０が形成されている。このため、電子線が入射する側の面および貫通孔にはＳｉＯ2などの絶縁膜が露出していない構造とすることができるため、チャージアップを好適に防止し、検出誤差を小さなものとすることができる。ところで、電子線Ｌが通過する貫通孔１５は、表面側のデッドスペースを低減するために、あまり大きな径とはされていない。このため、たとえば上記従来公報に開示された反射電子検出器のように、貫通孔（通過穴）が円柱形状をなしていると、貫通孔にまでシールド層を蒸着させるのが困難となる。この点、本実施形態に係る電子線検出器１において形成されている貫通孔１５には、テーパ部１８が形成されている。このようなテーパ部１８が形成されていることにより、大径の方の開口部、本実施形態では入射側開口部１６からシールド層２０を形成することにより、貫通孔１５に対しても容易にシールド層２０を形成することができる。
【００２１】
次に、本実施形態に係る電子線検出器１の製造手順について説明する。
【００２２】
まず、図３（ａ）に示すように、半導体基板２となる板状のシリコンウェハ（エピウェハ）を用意する。次に、図３（ｂ）に示すように、半導体基板２の表面の全体にＮ+を拡散し、裏面カソードとしてＮ+層１３を設ける。これと同時に、半導体基板２の表面の一部にＮ+不純物を拡散してチャンネルストッパ１４を設ける。続いて、図３（ｃ）に示すように、半導体基板２の表面のうちチャンネルストッパ１４を形成した位置の周囲にＰ+不純物を拡散し、Ｐ+層１２を設ける。これらＰ+層１２およびＮ+層１３によってＰＮ接合を形成する。ここで、ＰＮ接合を形成する際には、感度を良好なものとするために、０．５μｍ以下の浅い接合として、デッド層を小さくするのが好適である。こうして、半導体基板２にＰＮ接合を形成したら、図３（ｄ）に示すように、半導体基板２の表面全体および裏面の一部にアルカリエッチング用にＣＶＤ−ＳｉＮ膜２５を形成して、裏面のパターニングを行う。
【００２３】
裏面のパターニングが済んだら、ＫＯＨによるＳｉウェットエッチングを行って、図４（ａ）に示すように、貫通孔１５を形成する。Ｓｉウェットエッチングでは、ＫＯＨ＋ＩＰＡ＋Ｈ2Ｏ溶液を用いている。このＫＯＨ＋ＩＰＡ＋Ｈ2Ｏ溶液を用いることにより、貫通孔１５の入射側開口部１６を円に近い形状、正確には八角形状に形成される。同様にして、図２に示すように、出射側開口部１７も、八角形状に形成される。また、半導体基板２としては面方位（１００）のシリコンウェハを用いているので、５５度の角度を持ったテーパ状となるように貫通孔１５を形成することができる。このような異方性エッチングを行うことにより、半導体基板２に対するダメージの小さい穴加工を行うことができ、素子のリークを小さくすることができる。
【００２４】
こうして貫通孔１５を形成したら、図４（ｂ）に示すように、ＣＶＤ−ＳｉＮ膜２５を除去する。ＣＶＤ−ＳｉＮ膜２５を除去したら、半導体基板２を熱酸化することにより、図４（ｃ）に示すように、ＳｉＯ2からなる保護膜１９を形成する。この保護膜１９は、半導体基板２の全面にわたって形成され、半導体基板２の裏面側に形成されたＮ+層１３、表面側に形成されたＰ+層１２、および貫通孔１５の表面全体を覆って形成される。
【００２５】
保護膜１９を半導体基板２に形成したら、図５（ａ）に示すように、半導体基板２の表面側をコンタクトホールエッチングし、保護膜１９を部分的に取り除く。それから、半導体基板２の表面側でコンタクトホールエッチングされた部分に、図５（ｂ）に示すように、Ａｌからなるアノード電極２１を設ける。続いて、図５（ｃ）に示すように、半導体基板２の裏面側をコンタクトホールエッチングする。その後、図５（ｄ）に示すように、半導体基板２の裏面側からＣｒ／Ａｕの蒸着シンタリングを行うことにより、シールド層２０を形成する。このシールド層２０は、貫通孔１５およびＮ+層１３の全体を覆っている。このように、貫通孔１５にＡｕを含むシールド層２０が形成されていることから、チャージアップを好適に防止することができる。
【００２６】
ここで、本実施形態に係る電子線検出器１では、貫通孔１５に裏面から表面に向けて縮径するテーパ部１８が形成されており、シールド層２０は、裏面側からの蒸着によって形成される。このため、貫通孔１５に対して容易にシールド層２０を形成することができる。そして、貫通孔１５にシールド層２０を形成し、このシールド層２０は導電性があることから、貫通孔１５におけるチャージアップを好適に防止することができる。こうして、電子線検出器１の全体におけるチャージアップの発生防止に寄与することができる。
【００２７】
また、シールド層２０は、貫通孔１５の他に半導体基板２の裏面側においても形成されている。したがって、さらに好適に電子線検出器１におけるチャージアップを防止することができる。また、かくして製造された電子線検出器１では、出射側開口部１７の表面積は小さなものとすることができるので、入射面となるＰ+層１２の表面積を大きくすることができる。この結果、入射面のデッドスペースを小さなものとすることができる。
【００２８】
こうして製造された電子線検出器１は、図１では、天地を返した状態で描かれており、裏面側から電子線Ｌを入射させて使用することができる。
【００２９】
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に限定されるものではない。たとえば、上記実施形態では入射面のデッドスペースを低減させるために入射面側が大径となるテーパを付した貫通孔としたが、逆に入射面側が小径のテーパを付して貫通孔とすることもできる。また、上記実施形態における貫通孔の開口部は、八角形としているが、たとえば円形や他の形状などとすることもできる。さらに、Ｃｒ−Ａｕ層は、チャージアップを効果的に防止するために貫通孔および半導体基板の裏面を覆っているが、たとえば貫通孔のみに形成された態様としてもよい。この場合には、別途電極を形成する。
【００３０】
【発明の効果】
以上の説明のとおり、本発明によれば、チャージアップを好適に防止することができる電子線検出器を提供することができる。
【図面の簡単な説明】
【図１】本発明実施形態に係る電子線検出器の使用状態を示す側断面図である。
【図２】本発明の実施形態に係る電子線検出器を表面側から見た平面図である。
【図３】本発明の実施形態に係る電子線検出器を製造する工程を示す工程図である。
【図４】図３に続く工程を示す工程図である。
【図５】図４に続く工程を示す工程図である。
【符号の説明】
１…電子線検出器、２…半導体基板、１１…Ｉ層、１２…Ｐ形半導体層（Ｐ+層）、１３…Ｎ形半導体層（Ｎ+層）、１４…チャンネルストッパ、１５…貫通孔、１６…入射側開口部、１７…出射側開口部、１８…テーパ部、１９…保護膜、２０…シールド層、２１…アノード電極、２５…ＣＶＤ−ＳｉＮ膜、３０…試料台、Ｌ…電子線、Ｓ…試料。
【発明の属する技術分野】
本発明は、電子線検出器に係り、特に、電子線を半導体基板の裏面側から透過させ、被写体で反射した電子線を、半導体基板の表面側に形成された電子線検出部で検出する電子線検出器に関する。
【０００２】
従来、走査電子顕微鏡などでは、いわゆる電子線透過型半導体電子線検出器が用いられている。この種の電子線検出器としては、たとえば特開平６−６８８３１号公報に開示された反射電子検出器がある。この反射電子検出器は、入射面をＮ+層で形成し、他方の面をＰ+層で形成し、その間をＩ層で形成してなる半導体検出器を有する。この半導体検出器には、電子ビームを通過させる通過穴が形成されており、Ｐ+層側から入射した電子が通過穴を通過し、試料で反射した電子を入射面であるＮ+層で検出するというものである。
【０００３】
【発明が解決しようとする課題】
ところで、この種の電子線検出器では、チャージアップ（帯電）が生じると、検出誤差が大きくなり、画像を認識するのが難しくなることがあるので、チャージアップを防止することが望まれている。しかし、上記従来の反射電子検出器は、好適にチャージアップを防止することができるものではなかった。
【０００４】
そこで、本発明の課題は、チャージアップを好適に防止して、検出誤差を小さくした電子線検出器を提供することにある。
【０００５】
【課題を解決するための手段】
上記の課題を解決した本発明に係る電子線検出器は、電子線が通過する貫通孔が形成された半導体基板を備え、貫通孔における一方の開口部の開口面積が他方の開口部の開口面積よりも大きく、貫通孔には、一方の開口部から他方の開口部に向けて縮径するテーパ部が形成されており、一方の開口部および他方の開口部のうち、電子線が出射する側の開口部の周囲に、被写体で反射された電子線を検出する電子線検出部が形成されており、貫通孔の内壁が絶縁膜で被覆され、絶縁膜がＡｕ膜で被覆されているものである。
【０００６】
本発明に係る電子線検出器では、電子線が通過する貫通孔に絶縁膜およびＡｕ膜が形成されている。この貫通孔にＡｕ膜を形成することにより、チャージアップを好適に防止し、もって検出誤差を小さなものとすることができる。
【０００７】
ところで、貫通孔にＡｕ膜を形成するにあたり、貫通孔が円柱状に形成されていると、この貫通孔にＡｕ膜を形成する、特に蒸着により形成するのが困難であった。この点、上記従来の公報に開示されている反射電子線検出器では、加工の容易性等の理由で、貫通孔（通過穴）は、半導体基板に対して垂直に円柱状に形成されていた。これに対して、本発明に係る電子線検出器では、開口面積が大きい側の開口部から蒸着を施すことにより、貫通孔に対して容易にＡｕ膜を形成することができる。
【０００８】
ここで、前記一方の開口部が、前記電子線が入射する入射側開口部であり、前記他方の開口部が、前記電子線が出射する出射側開口部であるのが好適である。
【０００９】
本発明における一方の開口部の開口面積は、他方の開口部の開口面積よりも大きいため、出射側開口部の開口面積は小さなものとなる。半導体基板における出射側開口部が形成されている面は入射面となることから、入射面のデッドスペースを小さなものとすることができる。
【００１０】
さらに、絶縁膜が半導体基板における入射側開口部が形成されている面を被覆し、Ａｕ膜が絶縁膜を被覆しているのが好適である。このように入射側開口部が形成されている面をＡｕ膜が被覆していることにより、チャージアップをさらに好適に防止して検出誤差を小さくするとともに、Ａｕ膜を形成するのが容易となる。さらに、絶縁膜とＡｕ膜との間に、Ｃｒ層が介在されているのが好適である。
【００１１】
【発明の実施の形態】
以下、図面を参照して、本発明の好適な実施形態について詳細に説明する。
【００１２】
図１は、本発明の実施形態に係る電子線検出器の使用状態を示す側断面図、図２は本発明の実施形態に係る電子線検出器を表面側から見た平面図である。
【００１３】
図１に示すように、本実施形態に係る電子線検出器１は、たとえば走査電子顕微鏡に用いられる電子線透過型半導体電子線検出器である。この電子線検出器１は、いわゆるＰＩＮ形半導体検出器であり、半導体基板２を備えている。半導体基板２は、板状である真性領域を形成するＩ層１１を有している。Ｉ層１１の表面側には、入射面となるＰ形半導体層（以下「Ｐ+層」という）１２が形成され、裏面側にはＮ形半導体層（以下「Ｎ+層」という）１３が形成されている。
【００１４】
Ｐ+層１２は、図２に示すように、中心角が９０度の扇形が４つ並んで円形を形成し、その中心部がくり抜かれた形状をなすように配置されている。このＰ+層１２は、たとえばＰ+不純物をＩ層１１の表面に拡散して形成される。Ｎ+層１３は、Ｉ層１１の裏面側の全面に渡って、たとえばＮ+を拡散することによって形成されている。さらに、Ｐ+層１２の中心部には、Ｎ+からなるチャンネルストッパ１４が形成されている。
【００１５】
また、半導体基板２におけるＰ+層１２の中心部であって、チャンネルストッパ１４の中心位置には、電子線Ｌが通過する貫通孔１５が形成されている。貫通孔１５では、電子線Ｌの入射側である半導体基板２の裏面側に入射側開口部１６が形成され、電子線Ｌの出射側である半導体基板２の表面側に出射側開口部１７が形成されている。このうちの、出射側開口部１７は、図２に示すように八角形状であり、入射側開口部１６は、出射側開口部１７よりも大径の八角形状である。また、貫通孔１５には、入射側開口部１６から出射側開口部１７に向けて縮径するテーパ部１８が形成されている。
【００１６】
さらに、貫通孔１５およびその両開口部１６，１７の近傍は、保護膜１９で被覆されている。この保護膜１９は、たとえば熱酸化によって形成されたＳｉＯ2膜であり、貫通孔１５の側壁部分を保護している。
【００１７】
また、貫通孔１５には、Ａｕ−Ｃｒ層からなるシールド層２０が形成されている。シールド層２０は、たとえばＣｒ層が５００Å、Ａｕ膜が３０００Åである。ここで、Ａｕ膜は保護膜１９や半導体とは強く密着しないので、保護膜１９や半導体と、Ａｕ膜との間にＣｒ層を介在させている。このうちのＡｕ膜は、チャージアップを防止する。また、シールド層２０は、貫通孔１５の表面に形成された保護膜１９を覆っているとともに、Ｎ+層１３を全体的に覆っており、Ｎ+層１３との間でカソード電極として機能している。さらに、シールド層２０は、図２に破線で示すように、入射側開口部１６を被覆する位置では、八角形状をなしている。そして、Ｐ+層１２の表面には、Ａｌからなるアノード電極２１が設けられている。
【００１８】
電子線検出器１の下方位置には、試料台３０が設けられており、試料台３０の上には、被写体となる試料Ｓが載置されている。さらに、電子線検出器１の上方位置には、電子線Ｌを投射する図示しない電子銃が配置されており、電子銃より投射された電子線Ｌは、貫通孔１５を通過して試料台３０の上に載置された試料Ｓに到達する。試料Ｓに到達した電子線Ｌは、試料Ｓで反射されて電子線検出器１の表面側に到達する。電子線検出器１の表面側には入射面が形成されており、この入射面によって、試料Ｓで反射された電子線Ｌが検出される。
【００１９】
かかる構成を有する本実施形態の電子線検出器１においては、図示しない電子銃から投射される電子線Ｌが半導体基板２の裏面側に形成された入射側開口部１６を介して貫通孔１５に入射する。この入射側開口部１６は、出射側開口部１７よりも大径であるため、電子線Ｌは、容易に貫通孔１５内に入射することができる。貫通孔１５に入射した電子線Ｌは、半導体基板２の表面に形成された出射側開口部１７から出射する。ここで、出射側開口部１７は、入射側開口部１６よりも小径であるので、半導体基板２の表面を占める面積の割合が小さなものとなる。このため、入射面となる半導体基板２のデッドスペースを低減することができる。
【００２０】
また、本実施形態に係る電子線検出器１では、半導体基板２の裏面側および貫通孔１５にシールド層２０が形成されている。このため、電子線が入射する側の面および貫通孔にはＳｉＯ2などの絶縁膜が露出していない構造とすることができるため、チャージアップを好適に防止し、検出誤差を小さなものとすることができる。ところで、電子線Ｌが通過する貫通孔１５は、表面側のデッドスペースを低減するために、あまり大きな径とはされていない。このため、たとえば上記従来公報に開示された反射電子検出器のように、貫通孔（通過穴）が円柱形状をなしていると、貫通孔にまでシールド層を蒸着させるのが困難となる。この点、本実施形態に係る電子線検出器１において形成されている貫通孔１５には、テーパ部１８が形成されている。このようなテーパ部１８が形成されていることにより、大径の方の開口部、本実施形態では入射側開口部１６からシールド層２０を形成することにより、貫通孔１５に対しても容易にシールド層２０を形成することができる。
【００２１】
次に、本実施形態に係る電子線検出器１の製造手順について説明する。
【００２２】
まず、図３（ａ）に示すように、半導体基板２となる板状のシリコンウェハ（エピウェハ）を用意する。次に、図３（ｂ）に示すように、半導体基板２の表面の全体にＮ+を拡散し、裏面カソードとしてＮ+層１３を設ける。これと同時に、半導体基板２の表面の一部にＮ+不純物を拡散してチャンネルストッパ１４を設ける。続いて、図３（ｃ）に示すように、半導体基板２の表面のうちチャンネルストッパ１４を形成した位置の周囲にＰ+不純物を拡散し、Ｐ+層１２を設ける。これらＰ+層１２およびＮ+層１３によってＰＮ接合を形成する。ここで、ＰＮ接合を形成する際には、感度を良好なものとするために、０．５μｍ以下の浅い接合として、デッド層を小さくするのが好適である。こうして、半導体基板２にＰＮ接合を形成したら、図３（ｄ）に示すように、半導体基板２の表面全体および裏面の一部にアルカリエッチング用にＣＶＤ−ＳｉＮ膜２５を形成して、裏面のパターニングを行う。
【００２３】
裏面のパターニングが済んだら、ＫＯＨによるＳｉウェットエッチングを行って、図４（ａ）に示すように、貫通孔１５を形成する。Ｓｉウェットエッチングでは、ＫＯＨ＋ＩＰＡ＋Ｈ2Ｏ溶液を用いている。このＫＯＨ＋ＩＰＡ＋Ｈ2Ｏ溶液を用いることにより、貫通孔１５の入射側開口部１６を円に近い形状、正確には八角形状に形成される。同様にして、図２に示すように、出射側開口部１７も、八角形状に形成される。また、半導体基板２としては面方位（１００）のシリコンウェハを用いているので、５５度の角度を持ったテーパ状となるように貫通孔１５を形成することができる。このような異方性エッチングを行うことにより、半導体基板２に対するダメージの小さい穴加工を行うことができ、素子のリークを小さくすることができる。
【００２４】
こうして貫通孔１５を形成したら、図４（ｂ）に示すように、ＣＶＤ−ＳｉＮ膜２５を除去する。ＣＶＤ−ＳｉＮ膜２５を除去したら、半導体基板２を熱酸化することにより、図４（ｃ）に示すように、ＳｉＯ2からなる保護膜１９を形成する。この保護膜１９は、半導体基板２の全面にわたって形成され、半導体基板２の裏面側に形成されたＮ+層１３、表面側に形成されたＰ+層１２、および貫通孔１５の表面全体を覆って形成される。
【００２５】
保護膜１９を半導体基板２に形成したら、図５（ａ）に示すように、半導体基板２の表面側をコンタクトホールエッチングし、保護膜１９を部分的に取り除く。それから、半導体基板２の表面側でコンタクトホールエッチングされた部分に、図５（ｂ）に示すように、Ａｌからなるアノード電極２１を設ける。続いて、図５（ｃ）に示すように、半導体基板２の裏面側をコンタクトホールエッチングする。その後、図５（ｄ）に示すように、半導体基板２の裏面側からＣｒ／Ａｕの蒸着シンタリングを行うことにより、シールド層２０を形成する。このシールド層２０は、貫通孔１５およびＮ+層１３の全体を覆っている。このように、貫通孔１５にＡｕを含むシールド層２０が形成されていることから、チャージアップを好適に防止することができる。
【００２６】
ここで、本実施形態に係る電子線検出器１では、貫通孔１５に裏面から表面に向けて縮径するテーパ部１８が形成されており、シールド層２０は、裏面側からの蒸着によって形成される。このため、貫通孔１５に対して容易にシールド層２０を形成することができる。そして、貫通孔１５にシールド層２０を形成し、このシールド層２０は導電性があることから、貫通孔１５におけるチャージアップを好適に防止することができる。こうして、電子線検出器１の全体におけるチャージアップの発生防止に寄与することができる。
【００２７】
また、シールド層２０は、貫通孔１５の他に半導体基板２の裏面側においても形成されている。したがって、さらに好適に電子線検出器１におけるチャージアップを防止することができる。また、かくして製造された電子線検出器１では、出射側開口部１７の表面積は小さなものとすることができるので、入射面となるＰ+層１２の表面積を大きくすることができる。この結果、入射面のデッドスペースを小さなものとすることができる。
【００２８】
こうして製造された電子線検出器１は、図１では、天地を返した状態で描かれており、裏面側から電子線Ｌを入射させて使用することができる。
【００２９】
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に限定されるものではない。たとえば、上記実施形態では入射面のデッドスペースを低減させるために入射面側が大径となるテーパを付した貫通孔としたが、逆に入射面側が小径のテーパを付して貫通孔とすることもできる。また、上記実施形態における貫通孔の開口部は、八角形としているが、たとえば円形や他の形状などとすることもできる。さらに、Ｃｒ−Ａｕ層は、チャージアップを効果的に防止するために貫通孔および半導体基板の裏面を覆っているが、たとえば貫通孔のみに形成された態様としてもよい。この場合には、別途電極を形成する。
【００３０】
【発明の効果】
以上の説明のとおり、本発明によれば、チャージアップを好適に防止することができる電子線検出器を提供することができる。
【図面の簡単な説明】
【図１】本発明実施形態に係る電子線検出器の使用状態を示す側断面図である。
【図２】本発明の実施形態に係る電子線検出器を表面側から見た平面図である。
【図３】本発明の実施形態に係る電子線検出器を製造する工程を示す工程図である。
【図４】図３に続く工程を示す工程図である。
【図５】図４に続く工程を示す工程図である。
【符号の説明】
１…電子線検出器、２…半導体基板、１１…Ｉ層、１２…Ｐ形半導体層（Ｐ+層）、１３…Ｎ形半導体層（Ｎ+層）、１４…チャンネルストッパ、１５…貫通孔、１６…入射側開口部、１７…出射側開口部、１８…テーパ部、１９…保護膜、２０…シールド層、２１…アノード電極、２５…ＣＶＤ−ＳｉＮ膜、３０…試料台、Ｌ…電子線、Ｓ…試料。
Claims (4)
- 電子線が通過する貫通孔が形成された半導体基板を備え、
前記貫通孔における一方の開口部の開口面積が他方の開口部の開口面積よりも大きく、前記貫通孔には、前記一方の開口部から他方の開口部に向けて縮径するテーパ部が形成されており、
前記一方の開口部および他方の開口部のうち、前記電子線が出射する側の開口部の周囲に、被写体で反射された電子線を検出する電子線検出部が形成されており、
前記貫通孔の内壁が絶縁膜で被覆され、
前記絶縁膜がＡｕ膜で被覆されていることを特徴とする電子線検出器。 - 前記一方の開口部が、前記電子線が入射する入射側開口部であり、前記他方の開口部が、前記電子線が出射する出射側開口部である請求項１に記載の電子線検出器。
- 前記絶縁膜が前記半導体基板における前記入射側開口部が形成されている面を被覆し、
前記Ａｕ膜が前記絶縁膜を被覆している請求項２に記載の電子線検出器。 - 前記絶縁膜と前記Ａｕ膜との間に、Ｃｒ層が介在されている請求項１〜請求項３のうちのいずれか１項に記載の電子線検出器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002084110A JP3947420B2 (ja) | 2002-03-25 | 2002-03-25 | 電子線検出器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002084110A JP3947420B2 (ja) | 2002-03-25 | 2002-03-25 | 電子線検出器 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003282017A JP2003282017A (ja) | 2003-10-03 |
| JP2003282017A5 JP2003282017A5 (ja) | 2005-07-07 |
| JP3947420B2 true JP3947420B2 (ja) | 2007-07-18 |
Family
ID=29231610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002084110A Expired - Fee Related JP3947420B2 (ja) | 2002-03-25 | 2002-03-25 | 電子線検出器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3947420B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2346094A1 (en) * | 2010-01-13 | 2011-07-20 | FEI Company | Method of manufacturing a radiation detector |
| KR101458011B1 (ko) * | 2013-08-30 | 2014-11-06 | 한국표준과학연구원 | 주사전자현미경의 반사전자 검출기 |
| CN111164728B (zh) | 2017-09-29 | 2023-03-17 | Asml荷兰有限公司 | 带电粒子的多单元检测器 |
| US11843069B2 (en) * | 2018-12-31 | 2023-12-12 | Asml Netherlands B.V. | Semiconductor detector and method of fabricating same |
-
2002
- 2002-03-25 JP JP2002084110A patent/JP3947420B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003282017A (ja) | 2003-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7479686B2 (en) | Backside imaging through a doped layer | |
| JP6700230B2 (ja) | 半導体構造およびそれを製造する方法 | |
| US11201184B1 (en) | Image sensing devices with reflector arrays | |
| US10784393B2 (en) | Photodetection element having a periodic nano-concave/convex structure | |
| CN109346552B (zh) | 基于弧形扩散区的雪崩光电探测器及其制作方法 | |
| JP7434443B2 (ja) | 半導体検出器及びこれを製造する方法 | |
| CN108352422A (zh) | 倾斜光电探测器单元 | |
| JP3947420B2 (ja) | 電子線検出器 | |
| US11255954B2 (en) | Photo detection element, photo detection system, lidar device and vehicle comprising a fifth region of first conductivity type between a first region and a fourth region | |
| US7042060B2 (en) | Backside thinning of image array devices | |
| JP5010253B2 (ja) | 半導体レンズおよびそれを用いた赤外線検出装置、半導体レンズの製造方法 | |
| US20040169248A1 (en) | Backside thinning of image array devices | |
| JP4647955B2 (ja) | 光電陰極板及び電子管 | |
| JP2021150563A (ja) | 光検出器、光検出システム、ライダー装置、及び車 | |
| JP2001305234A (ja) | 半導体電子線検出器 | |
| JP2007329323A (ja) | 半導体装置及びその製造方法 | |
| US11233163B2 (en) | Photo detection element, photo detector, photo detection system, lidar device and vehicle comprising a plurality of structure bodies separately provided between first and second regions | |
| US20240234620A9 (en) | Semiconductor detector and method of fabricating same | |
| WO2018012115A1 (ja) | 赤外線検出素子および赤外線検出素子の製造方法 | |
| JPS5819807Y2 (ja) | 反射電子検出器 | |
| JP3150394B2 (ja) | 電子検出器 | |
| JP2012048249A (ja) | 半導体レンズ、半導体レンズの製造方法 | |
| KR20150063882A (ko) | 실리콘 광증배관 소자 및 그 제조 방법 | |
| JPH06338549A (ja) | 半導体基板に埋め込まれた絶縁膜の欠陥検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041105 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060703 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061031 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070413 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3947420 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140420 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |