JP3937813B2 - 集積回路 - Google Patents
集積回路 Download PDFInfo
- Publication number
- JP3937813B2 JP3937813B2 JP2001353908A JP2001353908A JP3937813B2 JP 3937813 B2 JP3937813 B2 JP 3937813B2 JP 2001353908 A JP2001353908 A JP 2001353908A JP 2001353908 A JP2001353908 A JP 2001353908A JP 3937813 B2 JP3937813 B2 JP 3937813B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- metal
- poly
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Read Only Memory (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、集積回路に関するものである。
【0002】
【従来の技術】
近年においては、ICカードなどの個人情報が書き込まれる製品が市場に出ているが、該個人情報の漏出や第三者による改ざん、解析のし易さなどについて配慮される必要がある。
【0003】
ここで、一般的対策としては、該ICカード等の内部にロジック回路を設けて該個人情報を暗号化する方法や、所定のパスワードが外部から入力されたときだけ該個人情報の読み出しが実行されるといった制御方法が用いられている。また、I/Oバッファを物理的に破壊することによって、その後の第三者による該個人情報の読み出しを抑制する方法も利用されている。
【0004】
しかしながら、上記のように個人情報を暗号化するためのロジック回路を設ける方法では、回路規模が大きくなってしまうと共に、特に非接触型ICカード等の製品においては消費電力が大きくなることも問題となる。
【0005】
また、上記のように読み出しの制御方法に工夫を凝らした場合でも、製品出荷前のテスト用として読み出しコントロール専用のテストピン等を有している回路では、該テストピンがセキュリティーホールとなって、該テストピンを通じて第三者により容易にデータを読み出される可能性があるという問題がある。
【0006】
さらに、回路の一部を物理的に破壊する方法でも、回路配線が第三者に解析されれば、該破壊された部分を修復して個人情報が読み出されてしまう可能性がある。
【0007】
【発明が解決しようとする課題】
本発明は上記のような問題を解消するためになされたもので、第三者による構造解析及び不正な情報読み出しを抑制し得る集積回路と回路集積方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明の集積回路は、基板上に形成されたテストピン回路を含む集積回路であって、前記テストピン回路は、テスト信号が外部から供給されるパッドと、前記基板上に互いに平行に配置され、電気的に直列接続されて当該直列接続の一方側が前記パッドに接続されているm個のポリ配線抵抗と、平面パターン上で、前記m個のポリ配線抵抗からn個を組みとして引き出されたメタル配線、即ち、第一の短絡配線を含むn個のメタル配線、第二の短絡配線を含むn個のメタル配線、及び、複数k組、即ち(n * k)個のダミーメタル配線と、を有する。前記短絡配線を含むメタル配線と前記ダミーメタル配線を構成する、合計n * (2+k)個のメタル配線の各々が、同一パターンの2層配線層から構成され、前記2層配線層の層間が、当該n * (2+k)個のメタル配線ごとに均等に割り当てられた上層コンタクトで接続され、前記2層配線層の下層配線層と前記m個のポリ配線抵抗との接続が、前記第一及び第二の短絡配線を経由して短絡すべき所定の2つのポリ配線抵抗上に設けられた下層コンタクトを介して行われている。そして、前記n * (2+k)個のメタル配線は、その反ポリ配線抵抗側の各先端部が、前記基板の一方の辺に集約して配置され、当該先端部同士でn * (2+k)個の全てのメタル配線を短絡するように設けられていたポリ配線の途中で基板分離とともに分断されることにより、電気的に非接続になっている。
【0009】
より具体的に、本発明では好適に、前記n * (2+k)個のメタル配線の積層構造が、複数m個の第一配線層、第一絶縁層、複数の第二配線層、第二絶縁層、及び、複数の第三配線層を備える。第一絶縁層は、第一配線層として設けられている前記m個のポリ配線抵抗上に形成され、前記短絡配線を含むメタル配線を構成する2n個の配線箇所のうち、短絡すべき前記2つのポリ配線抵抗の上に接続する第一コンタクトを含んで構成されている。前記複数の第二配線層は、前記第一絶縁層の上に積層され、前記複数のダミーメタル配線に対応する(n * k)個の配線箇所と、前記短絡配線を含むメタル配線に対応する2n個の配線箇所のうち前記第一コンタクトが設けられている2箇所以外の(2n−2)個の配線箇所とに形成され、前記第一コンタクトに接続されていないダミー配線と、前記第一コンタクトに接続され前記ダミー配線と同じ幅を有する接続配線とを含んで構成されている。第二絶縁層は、前記第二配線層の上に積層され、前記ダミー配線及び前記接続配線の全ての上に均等に接続された複数の第二コンタクトを含んで構成されている。そして、複数の第三配線層は、前記第二絶縁層の上に積層され、前記第二コンタクトが均等に割り当てられ、割り当てられた第二コンタクトにそれぞれが接続され、それぞれ対応する前記第二配線層と同一パターンを有して構成されている。
【0010】
このような手段によれば、上方からは、複数の第二コンタクトを介して第二配線層に接続された第三配線層が認識されるが、第二配線層に含まれるダミー配線も接続配線も同じに見えるため、下層に形成された第二配線層と第一配線層との第一コンタクトを介した接続関係が隠蔽される。
【0013】
【発明の実施の形態】
以下において、本発明の実施の形態を図面を参照しつつ詳しく説明する。なお、図中同一符号は同一または相当部分を示す。
【0014】
一般に、集積回路(IC)内部に組み込まれた不揮発性メモリなどにおいては、通常製品出荷前に必ず読み出し及び書き込みテストを行う必要があるため、該ICには外部からテスト信号を取り込むためのテストピンが設けられる。
【0015】
しかしながら、このようなテストピンが設けられた状態で該ICが組み立てられ製品出荷された場合には、該製品が第三者により該テストピンを介して解析され、該メモリに格納された情報が容易に読み出されてしまう可能性がある。このため、上記メモリに個人情報が記録されるICカード等では、セキュリティーの観点からテストピンを備えることは望ましくないこととされる。
【0016】
図1は、一般的なテストピン回路の構成を示す回路図である。図1に示されるように、一般的なテストピン回路はテスト信号が外部から供給されるパッド1と、パッド1に接続された信号線2と、保護ダイオード3,5、保護抵抗7、プルダウン抵抗9、及びバッファ11を備える。
【0017】
ここで、保護ダイオード3のアノードは信号線2に接続され、カソードは電源電圧ノードに接続される。また同様に、保護ダイオード5のアノードは接地ノードに接続され、カソードは信号線2に接続される。また、保護抵抗7は信号線2に接続され、バッファ11は保護抵抗7に接続される。そして、保護抵抗7とバッファ11との間の中間ノードと接地ノードとの間にプルダウン抵抗9が接続される。
【0018】
上記のような構成を有するテストピン回路では、保護ダイオード3,5は信号線2の電位を安定させると共に、外部からパッド1を介して供給されたノイズを逃がす。また、保護抵抗7はバッファ11に供給される過電流を回避し、プルダウン抵抗9はパッド1にテスト信号が供給されないときにおけるバッファ11への入力信号を接地電位に固定する。
【0019】
上記のようなテストピン回路に対して、IC組み立て後にテスト機能が働かないようレイアウト的に構造を変更することにより、セキュリティー機能を持たせることができる。図2は、このようなセキュリティー機能を有する本実施の形態に係るテストピン回路の構成を示す回路図である。
【0020】
図2に示されるように、本実施の形態に係るテストピン回路は、図1に示された一般的なテストピン回路に対し、m個のポリ配線抵抗DR1〜DRmと、各ポリ配線抵抗DR1〜DRmからn本ずつ引き出されたメタル配線12〜14と、メタル配線12〜14の一端を一体的に接続するポリ配線15とをさらに備える。
【0021】
ここで、メタル配線12〜14はそれぞれスクライブライン17まで引き出され、組み立て時にスクライブライン17で切断される。なお、該切断後はプルダウン抵抗9によりバッファ11に入力される信号のレベルが安定化される。
【0022】
また、メタル配線12とメタル配線14が接続される正常な状態を、上記切断後に第三者により容易に再現されないようにするため、複数のメタル配線13a,13bがダミーとして設けられる。さらに、第三者により配線経路が容易に解析されないよう、類似の配線パターンとして複数のポリ配線抵抗DR1〜DRmが形成される。なお、ポリ配線抵抗DR1〜DRmは、後に詳しく説明するように多結晶シリコン層により形成される。
【0023】
また、ポリ配線15も多結晶シリコン層からなり、スクライブライン17において切断されたメタル配線12〜14の断面の腐食を回避する。
【0024】
図3は、図2に示されたポリ配線抵抗DR1とメタル配線12との接続部、及びポリ配線抵抗DRmとメタル配線14との接続部のレイアウトを示す平面図である。図3に示されたように、メタル配線12はメタル配線W1〜W3を含むn本の配線からなり、メタル配線14はメタル配線W4〜W6を含むn本の配線からなる。そして、それぞれn本からなるメタル配線12,14は共に、複数のポリ配線抵抗DR1,DRmの上部に略並行に架設される。
【0025】
また、各メタル配線W1〜W6とポリ配線抵抗DR1,DRmとの交点においては、該メタル配線W1〜W6の下層にそれぞれ二箇所づつコンタクトV1a〜V16a,V1b〜V16bが設けられる。すなわち例えば、メタル配線W1とポリ配線抵抗DR1との交点においては、メタル配線W1の下層に二つのコンタクトV1a,V1bが所定の間隔で形成される。
【0026】
しかしながら、図2に示されるようにメタル配線12はポリ配線抵抗DR1のみに接続されるため、メタル配線W1〜W3を含むn本の配線のうち少なくともいずれか一つはコンタクトの少なくともいずれか一つを介してポリ配線抵抗DR1に接続される。同様に、メタル配線14はポリ配線抵抗DRmのみに接続されるため、メタル配線W4〜W6を含むn本の配線のうち少なくともいずれか一つはコンタクトの少なくともいずれか一つを介してポリ配線抵抗DRmに接続される。これにより、図3に示されるように、ポリ配線抵抗DR1の左側から流入した電流iはメタル配線12及びメタル配線14を介してポリ配線抵抗DRmの右側へ流出する。
【0027】
図4は、図3に示された配線パターンの断面構造を示す断面図であり、図4(a)は図3のA1−A2における断面構造を示し、図4(b)は図3のB1−B2における断面構造をそれぞれ示す。
【0028】
以下において、図3に示されたA1−A2における断面構造を、図4(a)を参照しつつ説明する。まず、ポリ配線抵抗DR1が多結晶シリコン層からなる層L1として形成され、その上にシリコン酸化膜からなる絶縁層が層L2として積層される。その後、該絶縁層をマスクし、ドライエッチングによってコンタクトVC1を形成する部分に孔があけられ、CVDによりタングステンが積層される。これにより、層L2においてコンタクトVC1が形成される。
【0029】
次に、層L2の上面が化学的機械研磨(CMP)により平坦化され、CVDによりアルミニウムが層L3として積層される。そして、該アルミニウム層は所定のメタル配線W11〜W16にパターニングされ、その後ドライエッチングされる。そして、メタル配線W11〜W16間がシリコン酸化膜によるCVDで埋められ層L3が形成される。なお、層L4及び層L5は上記の層L2及び層L3と同様な方法により形成される。
【0030】
ここで、層L2においては一つのコンタクトVC1のみが形成されるため、層L3に形成されたメタル配線W11〜W16のうちコンタクトVC1に接続されたメタル配線W12のみ層L1として形成されたポリ配線抵抗DR1に接続される。これにより、層L3に形成されたメタル配線W11〜W16にそれぞれ対応して層L5に形成されたメタル配線W1〜W6のうち、コンタクトV2aを介してメタル配線W12に接続されたメタル配線W2のみがポリ配線抵抗DR1に接続されることになる。
【0031】
しかしながら、層L3においてはダミーとしてメタル配線W11,W13〜W16が形成され、これらダミーのメタル配線上にそれぞれダミーのコンタクトV1a,V3a〜V6aが層L4に形成され、さらにその上にメタル配線W1〜W6が形成されるため、メタル配線W1〜W6とポリ配線抵抗DR1,DRmの接続部を上部から観察したときに得られるパターン像は同じものとなる。すなわち、換言すれば、メタル配線W2とポリ配線抵抗DR1の接続関係を示す層L2の上に形成された層L3〜L5が、層L2をマスクしていることになる。
【0032】
従って、上記のような構造によれば、第三者が本回路を上部より観察した場合であっても、メタル配線12がポリ配線抵抗DR1のみに接続されていること、及びメタル配線W2のみがポリ配線抵抗DR1に接続されていることを知ることができない。
【0033】
また、上記のようにメタル配線W2とポリ配線抵抗DR1の接続関係を決定する層L2の上にダミーとしての層L3〜L5が形成されるため、第三者が該配線関係に手を加えることを困難にすることができる。
【0034】
次に、図3に示されたB1−B2における断面構造を、図4(b)を参照しつつ説明する。B1−B2における断面構造は、図4(a)に示されたA1−A2における断面構造と同様なものであるが、層L2においては一つのコンタクトVC2のみが形成されるため、層L3に形成されたメタル配線W11〜W16のうちコンタクトVC2に接続されたメタル配線W16のみ層L1として形成されたポリ配線抵抗DRmに接続される。これにより、層L3に形成されたメタル配線W11〜W16にそれぞれ対応して層L5に形成されたメタル配線W1〜W6のうち、コンタクトV16aを介してメタル配線W16に接続されたメタル配線W6のみがポリ配線抵抗DRmに接続されることになる。
【0035】
しかしながら、層L3においてはダミーとしてメタル配線W11〜W15が形成され、これらダミーのメタル配線上にそれぞれダミーのコンタクトV11a〜V15aが層L4に形成され、さらにその上にメタル配線W1〜W6が形成されるため、メタル配線W1〜W6とポリ配線抵抗DR1,DRmの接続部を上部から観察したときに得られるパターン像は同じものとなる。
【0036】
従って、上記のような構造によれば、第三者が本回路を上部より観察した場合であっても、メタル配線14がポリ配線抵抗DRmのみに接続されていること、及びメタル配線W6のみがポリ配線抵抗DRmに接続されていることを知ることができない。
【0037】
また、上記のようにメタル配線W6とポリ配線抵抗DRmの接続関係を決定する層L2の上にダミーとしての層L3〜L5が形成されるため、第三者が該配線関係に手を加えることを困難にすることができる。
【0038】
ここで、上記図4(a)及び図4(b)に示された層L2に形成されるコンタクトVC1,VC2の位置は、シリコン酸化膜形成後に使用するマスクのパターンを変更することにより容易に選択することができるため、ポリ配線抵抗DR1,DRmと接続するメタル配線W1〜W6を容易に変更することができる。これにより、接続関係の異なる回路を多種類生産することによって、万が一第三者により接続関係が解析された場合であっても、解析された接続関係を有する回路を限定的なものとしてセキュリティーを高めることができる。
【0039】
以上より、本発明の実施の形態に係る集積回路と回路集積方法によれば、既存のプロセス技術を利用することにより、特別な回路を形成することなく第三者による構造解析及び不正な情報読み出しを抑制でき、回路規模及びコストを増大させることなく集積回路のセキュリティーを高めることができる。
【0040】
なお、上記においてはメモリに格納された情報を読み出すためのテストピン回路を例にセキュリティーを考慮した回路集積方法を説明したが、テストピン回路に限られず集積回路の形成に広く適用できることはいうまでもない。
【0041】
【発明の効果】
本発明に係る集積回路によれば、上方からはm個のポリ配線抵抗(第一配線層)と、二層配線層の下層配線層(第二配線層)の接続関係によらず一様な二層配線層(第二および第三配線層とその間の第二コンタクト)のパターンが認識されることにより、下層に形成され第一コンタクトにより接続された第一配線層と第二配線層の接続関係が隠蔽されるため、第三者による構造解析及び不正な情報読み出しを抑制することによってセキュリティーが高められる。
【図面の簡単な説明】
【図1】一般的なテストピン回路の構成を示す回路図である。
【図2】本発明の実施の形態に係るセキュリティー機能付きテストピン回路の構成を示す回路図である。
【図3】図2に示されたポリ配線抵抗と配線との接続部のレイアウトを示す平面図である。
【図4】図3に示されたA1−A2及びB1−B2における断面構造を示す断面図である。
【符号の説明】
1 パッド、2 信号線、3,5 保護ダイオード、7 保護抵抗、9 プルダウン抵抗、11 バッファ、12〜14,W1〜W6,W11〜W16 メタル配線、15 ポリ配線、17 スクライブライン、DR1,DR2,DRm ポリ配線抵抗、V1a〜V6a,V1b〜V6b,V11a〜V16a,V11b〜V16b,VC1,VC2 コンタクト、L1〜L5 層。
Claims (2)
- 基板上に形成されたテストピン回路を含む集積回路であって、
前記テストピン回路は、
テスト信号が外部から供給されるパッドと、
前記基板上に互いに平行に配置され、電気的に直列接続されて当該直列接続の一方側が前記パッドに接続されているm個のポリ配線抵抗と、
平面パターン上で、前記m個のポリ配線抵抗からn個を組みとして引き出されたメタル配線、即ち、第一の短絡配線を含むn個のメタル配線、第二の短絡配線を含むn個のメタル配線、及び、複数k組、即ち(n * k)個のダミーメタル配線と、
を有し、
前記短絡配線を含むメタル配線と前記ダミーメタル配線を構成する、合計n * (2+k)個のメタル配線の各々が、同一パターンの2層配線層から構成され、
前記2層配線層の層間が、当該n * (2+k)個のメタル配線ごとに均等に割り当てられた上層コンタクトで接続され、
前記2層配線層の下層配線層と前記m個のポリ配線抵抗との接続が、前記第一及び第二の短絡配線を経由して短絡すべき所定の2つのポリ配線抵抗上に設けられた下層コンタクトを介して行われており、
前記n * (2+k)個のメタル配線は、その反ポリ配線抵抗側の各先端部が、前記基板の一方の辺に集約して配置され、当該先端部同士でn * (2+k)個の全てのメタル配線を短絡するように設けられていたポリ配線の途中で基板分離とともに分断されることにより、電気的に非接続になっている
集積回路。 - 前記n * (2+k)個のメタル配線の積層構造が、
第一配線層として設けられている前記m個のポリ配線抵抗上に形成され、前記短絡配線を含むメタル配線を構成する2n個の配線箇所のうち、短絡すべき前記2つのポリ配線抵抗の上に接続する第一コンタクトを含む第一絶縁層と、
前記第一絶縁層の上に積層され、前記複数のダミーメタル配線に対応する(n * k)個の配線箇所と、前記短絡配線を含むメタル配線に対応する2n個の配線箇所のうち前記第一コンタクトが設けられている2箇所以外の(2n−2)個の配線箇所とに形成され、前記第一コンタクトに接続されていないダミー配線と、前記第一コンタクトに接続され前記ダミー配線と同じ幅を有する接続配線とを含む複数の第二配線層と、
前記第二配線層の上に積層され、前記ダミー配線及び前記接続配線の全ての上に均等に接続された複数の第二コンタクトを含む第二絶縁層と、
前記第二絶縁層の上に積層され、前記第二コンタクトが均等に割り当てられ、割り当てられた第二コンタクトにそれぞれが接続され、それぞれ対応する前記第二配線層と同一パターンの複数の第三配線層と、
を備える請求項1に記載の集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001353908A JP3937813B2 (ja) | 2001-11-20 | 2001-11-20 | 集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001353908A JP3937813B2 (ja) | 2001-11-20 | 2001-11-20 | 集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003158185A JP2003158185A (ja) | 2003-05-30 |
JP3937813B2 true JP3937813B2 (ja) | 2007-06-27 |
Family
ID=19165839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001353908A Expired - Fee Related JP3937813B2 (ja) | 2001-11-20 | 2001-11-20 | 集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3937813B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6832375B2 (ja) | 2019-02-25 | 2021-02-24 | ウィンボンド エレクトロニクス コーポレーション | 半導体集積回路をリバースエンジニアリングから保護する方法 |
-
2001
- 2001-11-20 JP JP2001353908A patent/JP3937813B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003158185A (ja) | 2003-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1079430B1 (en) | A method of manufacturing a semiconductor device | |
CN102474977B (zh) | 保护密钥和代码的多层安全结构及其方法 | |
US20100144067A1 (en) | Circuit and method for interconnecting stacked integrated circuit dies | |
US6528885B2 (en) | Anti-deciphering contacts | |
JP2005109145A (ja) | 半導体装置 | |
JP2008523607A (ja) | 識別コードを有する半導体チップ、その製造方法及び半導体チップの管理システム | |
JP3390408B2 (ja) | 半導体集積回路 | |
JP3937813B2 (ja) | 集積回路 | |
US20090091351A1 (en) | Chip identification system and method | |
JP4757660B2 (ja) | 半導体装置 | |
JPH0576174B2 (ja) | ||
JPH11186486A (ja) | 半導体集積回路装置 | |
JP2006344989A (ja) | 半導体装置の製造方法 | |
JP2002170929A (ja) | 半導体装置 | |
EP0890956B1 (en) | Semiconductor device having a security circuit for preventing illegal access | |
JP2000101030A (ja) | 表面カバ―を備えた半導体チップ | |
JPH05226584A (ja) | 集積回路装置 | |
KR100548582B1 (ko) | 반도체소자의 패드부 | |
KR100531956B1 (ko) | 메모리에서 각 층별 특성을 파악할 수 있는 다층 패드 | |
JP2006253438A (ja) | 半導体装置 | |
JP4594599B2 (ja) | 半導体集積回路 | |
JP2003151982A (ja) | 半導体装置及びその製造方法 | |
US8344477B2 (en) | Semiconductor chip, semiconductor wafer, method of manufacturing semiconductor chip | |
TW584937B (en) | Word line strap layout structure | |
JP2000114378A (ja) | 変更容易である回路配線を有する半導体回路素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041005 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070319 |
|
LAPS | Cancellation because of no payment of annual fees |