JP3932396B2 - Mixed delay locked loop circuit and clock signal synchronization method thereof - Google Patents
Mixed delay locked loop circuit and clock signal synchronization method thereof Download PDFInfo
- Publication number
- JP3932396B2 JP3932396B2 JP2001401857A JP2001401857A JP3932396B2 JP 3932396 B2 JP3932396 B2 JP 3932396B2 JP 2001401857 A JP2001401857 A JP 2001401857A JP 2001401857 A JP2001401857 A JP 2001401857A JP 3932396 B2 JP3932396 B2 JP 3932396B2
- Authority
- JP
- Japan
- Prior art keywords
- delay
- clock signal
- signal
- internal clock
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S331/00—Oscillators
- Y10S331/02—Phase locked loop having lock indicating or detecting means
Description
【0001】
【発明の属する技術分野】
本発明は混合型遅延固定ループ回路(DLL)に関し、特に、外部基準信号と出力クロック信号を同期させる混合型遅延固定ループ回路に関する。
【0002】
【従来の技術】
局部クロック信号が基準信号に比べて進む(leading)か、又は遅れる(lagging)かを問わず、最も短い時間内に安定したロッキングを行おうとする半導体メモリ装置にクロック再生成システムを提供する問題は、高速コンピュータ分野で非常に重要な課題となってきた。全ての再生成されたクロック信号が最小限のスキュー(skew)を有して生成されるように、再生成はコンピュータ内の全ての位置で行われなければならない。ピクセルクロック生成のようなグラフィックアプリケーションは、高い解像度と速いロッキングタイムと広い周波数範囲が要求される。さらに、DDR DRAM回路は基準信号の1/2周期より小さい最小限の位相遅延時間が要求される。
【0003】
遅延固定ループ(DLL)回路は、このような電子システムのタイミング問題を解決するにあたり、重要な部分になってきた。特に、DLLは設計者をして基準信号と内部クロック信号の間の位相差を、前記基準信号と関連してモニターできるようにする。基準信号と内部クロック信号との間のこのような位相差は、半導体メモリ装置で相応する応答遅延をもたらす。結果的に、DLLは基準信号を内部クロック信号と整列させるために利用されていた。DLLにはデジタル、アナログ及び混成(又は混合型)という3つの形式がある。
【0004】
混合型DLLが米国特許6,242,955 B1(Assignee:Silicon Magic Corporation, Appl.No.:09/399,116, Filed:Sep.20,1999)に開示されている。前記特許公報に開示されているように、このような混合型DLLはより速いロッキング時間、広い周波数範囲、高い解像度等の利点を有してはいるが、使用しようとするクロック周波数をカバーするため1サイクル遅延ライン(one cycle delay line)が求められる。このような1サイクル遅延ラインを用いる場合、ノイズの影響による遅延の変化が非常に大きいという問題点がある。さらに、遅延ラインにより消費電力が大きくなり、設置のための所要面積が増加するという問題点がある。
また、デジタルDLLでは遅延ラインがユニット遅延(unit delay)で構成されているので、ロッキング(locking)後のノイズの影響による動きもユニット遅延で動くものであるため、クロックジッタ(clock jitter)が非常に大きいという問題点がある。
【0005】
【発明が解決しようとする課題】
そこで、本発明は上記従来の混合型遅延固定ループ回路及びそのクロック信号同期方法における問題点に鑑みてなされたものであって、本発明の目的は、ノイズの影響による遅延の変化が大きくない混合型遅延固定ループ回路及びそのクロック信号同期方法を提供することにある。
【0006】
また、本発明の他の目的は、消費電力と所要面積が小さい混合型遅延固定ループ回路及びそのクロック信号同期方法を提供することにある。
さらに、本発明の他の目的は、ロッキング後のノイズの影響による動きでクロックジッタが大きくない混合型遅延固定ループ回路及びそのクロック信号同期方法を提供することにある。
【0007】
【課題を解決するための手段】
上記目的を達成するためになされた本発明による混合型遅延固定ループ回路は、混合型遅延固定ループ回路であって、外部から入力される基準クロック信号を用いて、前記混合型遅延固定ループ回路に適した信号レベルを有する第1内部クロック信号と、該第1内部クロック信号と180°の位相差を有する第2内部クロック信号とを出力する入力バッファと、複数の単位遅延器からなるデジタルハーフ遅延ラインを有し、前記入力バッファより入力される前記第1内部クロック信号と前記混合型遅延固定ループ回路のアナログ遅延ラインからの出力信号をフィードバックさせた出力クロック信号との位相を比べて前記デジタルハーフ遅延ラインで前記第1内部クロック信号及び前記第2内部クロック信号の中の何れか1つの内部クロック信号が選択的に提供される内部クロック信号が遅延される遅延量を制御し、前記第1内部クロック信号と前記出力クロック信号との間にロッキング(locking)が行われると、前記デジタルハーフ遅延ラインでの遅延量を固定させるデジタル遅延部と、前記アナログ遅延ラインを有し、前記第1内部クロック信号と前記出力クロック信号との位相を比べてその比較結果をアナログ信号に変換したあと、前記アナログ信号を用いて前記アナログ遅延ラインで前記デジタルハーフ遅延ラインの出力信号が遅延される遅延量を制御するアナログ遅延部とを備え、前記デジタル遅延部は、前記第1内部クロック信号と前記出力クロック信号の位相とを比べて比較結果を示す第1位相比較信号を出力する第1位相比較器と、前記第1位相比較信号を受信して前記デジタルハーフ遅延ラインでの遅延量を制御する第1遅延制御信号を生成する第1遅延制御器と、前記第1位相比較信号を受信して前記第1内部クロック信号と前記出力クロック信号とがロッキングされたと判定されると、前記第1遅延制御信号を固定させるロッキング検出器とをさらに備え、前記第1位相比較信号に従って、前記デジタルハーフ遅延ラインに前記第1内部クロック信号及び前記第2内部クロック信号の中の何れか1つの内部クロック信号が選択的に提供され、前記アナログ遅延ラインの出力信号が前記混合型遅延固定ループ回路の前記出力クロック信号として提供されることを特徴とする。
【0008】
前記第1遅延制御器は、前記第1位相比較信号に従って動作するカウンターを有し、前記ロッキング検出器により前記第1内部クロック信号と前記出力クロック信号とがロッキングされたと判定されると、前記カウンターは固定されることを特徴とする。
前記アナログ遅延部は、前記第1内部クロック信号と前記出力クロック信号との位相を比べて比較結果を示す第2位相比較信号を出力する第2位相比較器と、前記第2位相比較信号を受信して前記アナログ遅延ラインでの遅延量を制御する第2遅延制御信号を生成する第2遅延制御器と、前記第2遅延制御信号をアナログ信号に変換して前記アナログ遅延ラインの制御のために前記アナログ遅延ラインに提供するデジタル/アナログ変換器とをさらに備えていることを特徴とする。
前記基準クロック信号を分周して前記第1遅延制御器及び第2遅延制御器に提供するクロック分周器をさらに備えていることを特徴とする。
前記出力クロック信号を前記第1位相比較器及び第2位相比較器にフィードバックさせる出力複製遅延器をさらに備えていることを特徴とする。
【0009】
また、上記目的を達成するためになされた本発明による混合型遅延固定ループ回路は、混合型遅延固定ループ回路であって、外部から入力される入力クロック信号を用いて、前記混合型遅延固定ループ回路に適した信号レベルを有する第1内部クロック信号と、該第1内部クロック信号と180°の位相差を有する第2内部クロック信号とを出力する入力バッファと、複数の単位遅延部で構成され、前記入力バッファより前記第1内部クロック信号又は第2内部クロック信号が選択的に提供され、入力されるクロック信号をデジタル方式により所定時間遅延させるデジタルハーフ遅延ラインと、前記第1内部クロック信号と前記混合型遅延固定ループ回路のアナログ遅延ラインからの出力信号をフィードバックさせた出力クロック信号との位相を比べて比較結果を示す第1位相比較信号を出力する第1位相比較器と、前記第1位相比較信号を受信して前記デジタルハーフ遅延ラインでの遅延量を制御する第1遅延制御信号を生成し、前記デジタルハーフ遅延ラインに提供する第1遅延制御器と、前記第1位相比較信号を受信して前記第1内部クロック信号と前記出力クロック信号とがロッキングされたと判定されると、前記第1遅延制御信号を固定させるロッキング検出器と、前記デジタルハーフ遅延ラインの出力信号をアナログ方式により所定時間遅延させるアナログ遅延ラインと、前記第1内部クロック信号と前記出力クロック信号との位相を比べて比較結果を示す第2位相比較信号を出力する第2位相比較器と、前記第2位相比較信号を受信して前記アナログ遅延ラインでの遅延量を制御する第2遅延制御信号を生成する第2遅延制御器と、前記第2遅延制御信号をアナログ信号に変換して前記アナログ遅延ラインの制御のために前記アナログ遅延ラインに提供するデジタル/アナログ変換器とを備えていることを特徴とする。
【0010】
上記目的を達成するためになされた本発明による混合型遅延固定ループ回路のクロック信号同期方法は、 混合型遅延固定ループ回路において外部から入力される基準クロック信号に対し生成された出力クロック信号を同期させる方法であって、前記基準クロック信号を用いて前記混合型遅延固定ループ回路に適した信号レベルを有する第1内部クロック信号と、前記第1内部クロック信号と180°の位相差を有する第2内部クロック信号とを生成して出力する段階と、前記第1内部クロック信号と前記混合型遅延固定ループ回路のアナログ遅延ラインからの出力信号をフィードバックさせた出力クロック信号との位相を比べて第1位相比較信号を生成し、前記第1位相比較信号を用いて複数の単位遅延部でなるデジタルハーフ遅延ラインで前記第1内部クロック信号及び前記第2内部クロック信号の中の何れか1つの内部クロック信号が選択的に提供される内部クロック信号の遅延量を制御する段階と、前記第1内部クロック信号と前記出力クロック信号との間にロッキングが行われると、前記デジタルハーフ遅延ラインでの前記内部クロック信号の遅延量を固定させる段階と、前記第1内部クロック信号と前記出力クロック信号との位相を比べて第2位相比較信号を生成し、前記第2位相比較信号をアナログ信号に変換する段階と、前記アナログ信号を用いてアナログ遅延ラインにより前記デジタルハーフ遅延ラインの出力信号が遅延される遅延量を制御する段階とを備えていることを特徴とする。
【0011】
このような構成の本発明によれば、遅延ラインの長さが短くなるため、ノイズの影響による遅延の変化が大きくなくなる。さらに、消費電力と所要面積が小さくなり、ロッキング後のノイズの影響によるクロックジッタが大きくない利点がある。
【0012】
【発明の実施の形態】
次に、本発明にかかる混合型遅延固定ループ回路及びそのクロック信号同期方法の実施の形態の具体例を図面を参照しながら説明する。
図1は、本発明によるハーフ遅延ライン(half delay line)を有する混合型遅延固定ループ回路(以下、混合型DLL回路)のブロック図である。図1に示すように、本発明による混合型DLLはデジタル遅延部100とアナログ遅延部200で大きく区分される。デジタル遅延部100は位相検出器101、遅延制御器103、ロッキング検出器105、位相遅延モニター107、Mux109、デジタル(粗)遅延ライン111を含む。一方、アナログ遅延部200は位相検出器201、遅延制御器203、デジタル/アナログ変換器205、アナログ(精細)遅延ライン207を含む。
【0013】
図1に示した位相検出器201は、図面作成の便宜の上でデジタル遅延部100に含まれるものと示しているが、アナログ遅延部200を構成する要素である。他に、入力バッファ301と出力複製遅延器303とクロック分周器305をさらに備えている。図1に示したREF_CLKは外部から入力される基準クロック信号を、DLL_CLKは本発明の混合型DLL回路により生成されたクロック信号を、FB_CLKはDLL_CLKが出力複製遅延器303を介して第1位相検出器101及び第2位相検出器201にフィードバックされたクロック信号を、CLKは入力バッファ301の出力クロック信号を、CLK_Bは入力バッファ301の他の出力クロック信号であり、CLKから180°位相転移されたクロック信号をそれぞれ表わす。
【0014】
先ず、デジタル遅延部100で位相検出器101は、入力バッファ301の出力信号CLKとフィードバック信号FB_CLKとの位相差を比べてアップ信号(UP)又はダウン信号(DN)を生成する。位相検出器101の出力信号は、遅延制御器103とロッキング検出器105と位相遅延モニター107に提供される。遅延制御器103は、デジタル(粗)遅延ライン111での遅延程度を貯蔵するカウンター(図示省略)を備えており、位相検出器101の出力信号に従ってカウンターの値を変更させる。ロッキング検出器105は、位相検出器101からのアップ信号(UP)又はダウン信号(DN)を受信して内部クロック信号CLKとフィードバッククロック信号FB_CLKとの間のロッキング可否を判断し、この2つのクロック信号が互いにロッキングされたことが確認されると、遅延制御器103内部のカウンターを固定させる。位相遅延モニター107は、位相検出器101の出力信号を用いて設けたクロック信号の周波数範囲に対する半分遅延可否を判断する。Mux109は、位相遅延モニター107の出力信号に従って第1内部クロック信号CLK、又は内部クロック信号から180°位相転移された第2内部クロック信号CLK_Bを、選択的にデジタル(粗)遅延ライン111に提供するスイッチの役割を果たす。デジタル(粗)遅延ライン111はユニット遅延(unit delay)で構成されており、Mux109を介して提供されるクロック信号を所定時間遅延させ、アナログ遅延部200のアナログ(精細)遅延ライン207に提供する。
【0015】
次に、アナログ遅延部200で位相検出器201は、第1内部クロック信号CLKとフィードバッククロック信号FB_CLKとの位相差を比べ、アップ信号(UP)又はダウン信号(DN)を生成して遅延制御器203に提供する。遅延制御器203は、アナログ(精細)遅延ライン207での遅延程度を貯蔵するカウンター(図示省略)を備えており、位相検出器203の出力に従ってカウンターの値を変更させる。デジタル/アナログ変換器205は、遅延制御器203のカウンター値をアナログ信号である電流量に変換する。
一方、入力バッファ301は外部から基準クロック信号REF_CLKを受信し、DLL回路に適した信号レベルに変更させる。出力複製遅延器303は、このDLL回路により生成された内部クロック信号DLL_CLKをフィードバックさせて位相検出器101、201に提供する。クロック分周器305は、基準クロック信号を適切に分周して遅延制御器103、203に提供することにより、遅延制御器103、203内のカウンターを動作させる。
【0016】
図1に示したデジタル遅延部100は、デジタル方法を用いてユニット遅延で構成されているデジタル(粗)遅延ライン111を調節することにより、入力バッファ301を介して提供される外部基準信号REF_CLKを粗い精密度で遅延させる。アナログ遅延部200は、デジタル遅延部100のロッキング後にアナログ方法を用いて微細にアナログ(精細)遅延ライン207を調節し、デジタル(粗)遅延ライン111の出力信号を高い精密度で遅延させる。
【0017】
より具体的に説明すると、デジタル遅延部100で位相検出器101は、外部クロック信号CLKとフィードバッククロック信号FB_CLKとを比べてUP/HOLD/DOWNを判断する。ハーフ遅延ラインだけで、望む外部基準クロック信号REF_CLK範囲をカバーしなければならず、ユニット遅延で構成されているデジタル(粗)遅延ライン111で遅延制御器103を介して最初からユニット遅延を選択しなければならないため、位相遅延モニター107が位相検出器101のUP/DOWN信号を判断して第1内部クロック信号CLK又は第2内部クロック信号CLK_Bを選択する。遅延制御器103は、位相検出器101の出力信号により粗い遅延を増減することができるように、アップ信号及びダウン信号の回数をチェックする。ロッキング検出器105は、位相検出器101の出力であるHOLD状態を感知して遅延制御器103を停止させる。このようにしてデジタル遅延部100がロック状態を維持すれば、ユニット遅延程度のジッタ(jitter)を有することになるため、次にはユニット遅延のジッタに対しアナログ遅延部200の動作による微細チューニングが行われる。
【0018】
デジタル遅延部200のロッキング検出器105により遅延制御器103が固定された後、位相検出器201は遅延を微細チューニングすることができるように、クロック信号CLKとフィードバッククロック信号FB_CLKとを比べてアップ(UP)/ダウン(DOWN)を判断する。遅延制御器203は、位相検出器201の出力信号により遅延を増減することができるように、内部のカウンター(図示省略)を利用してアップ信号(UP)又はダウン信号(DN)の回数をチェックする。デジタル/アナログ変換器205は、遅延制御器203のカウンター値をアナログ信号である電流量に変換させる。デジタル/アナログ変換器205の電流調節により微細遅延を調節する。
【0019】
尚、本発明は、上述の実施例に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【0020】
【発明の効果】
上述のように、このような構成を有する本発明による混合型遅延固定ループ回路及びそのクロック信号同期方法によれば、遅延ラインの長さが短くなるためノイズの影響による遅延の変化が大きくなくなる。さらに、消費電力と所要面積が小さくなり、ロッキング後のノイズの影響によるクロックジッタが大きくないという利点がある。
【図面の簡単な説明】
【図1】本発明による混合型遅延固定ループ回路の構成図である。
【符号の説明】
100 デジタル遅延部
101 位相検出器
103 遅延制御器
105 ロッキング検出器
107 位相遅延モニター
109 Mux
111 デジタル(粗)遅延ライン
200 アナログ遅延部
201 位相検出器
203 遅延制御器
205 デジタル/アナログ変換器
207 アナログ(精細)遅延ライン
301 入力バッファ
303 出力複製遅延器
305 クロック分周器[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a mixed delay locked loop circuit (DLL), and more particularly to a mixed delay locked loop circuit that synchronizes an external reference signal and an output clock signal.
[0002]
[Prior art]
Regardless of whether the local clock signal is leading or lagging relative to the reference signal, the problem of providing a clock regeneration system to a semiconductor memory device that attempts to perform stable locking within the shortest time is It has become a very important issue in the field of high-speed computers. Regeneration must be done at every location in the computer so that all regenerated clock signals are generated with minimal skew. Graphic applications such as pixel clock generation require high resolution, fast locking time and a wide frequency range. Further, the DDR DRAM circuit is required to have a minimum phase delay time smaller than a half cycle of the reference signal.
[0003]
Delay locked loop (DLL) circuits have become an important part in solving such timing problems in electronic systems. In particular, the DLL allows the designer to monitor the phase difference between the reference signal and the internal clock signal in relation to the reference signal. Such a phase difference between the reference signal and the internal clock signal results in a corresponding response delay in the semiconductor memory device. As a result, the DLL has been used to align the reference signal with the internal clock signal. There are three types of DLLs: digital, analog and hybrid (or mixed).
[0004]
A mixed DLL is disclosed in US Pat. No. 6,242,955 B1 (Assignee: Silicon Magic Corporation, Appl. No .: 09/399, 116, Fielded: Sep. 20, 1999). As disclosed in the above-mentioned patent publication, such a mixed DLL has advantages such as a faster locking time, a wide frequency range, and a high resolution, but covers the clock frequency to be used. A one cycle delay line is required. When such a one-cycle delay line is used, there is a problem that the delay change due to the influence of noise is very large. Furthermore, there is a problem that power consumption increases due to the delay line, and the required area for installation increases.
In addition, in the digital DLL, since the delay line is composed of unit delay, the movement due to the influence of noise after locking also moves due to the unit delay, so the clock jitter is very large. There is a problem that it is big.
[0005]
[Problems to be solved by the invention]
Therefore, the present invention has been made in view of the problems in the above conventional mixed delay locked loop circuit and its clock signal synchronization method, and the object of the present invention is to provide a mixture in which the delay change due to the influence of noise is not large. It is an object to provide a type delay locked loop circuit and a clock signal synchronization method thereof.
[0006]
Another object of the present invention is to provide a mixed delay locked loop circuit and a clock signal synchronization method thereof that consumes less power and requires a small area.
Furthermore, another object of the present invention is to provide a mixed delay locked loop circuit and a clock signal synchronization method thereof in which the clock jitter is not large due to the movement caused by the influence of noise after locking.
[0007]
[Means for Solving the Problems]
A mixed delay locked loop circuit according to the present invention, which has been made to achieve the above object, is a mixed delay locked loop circuit , which uses a reference clock signal input from the outside, to the mixed delay locked loop circuit. A digital half delay comprising an input buffer for outputting a first internal clock signal having a suitable signal level and a second internal clock signal having a phase difference of 180 ° from the first internal clock signal, and a plurality of unit delay units with a line, it said digital half than the phases of the output clock signal obtained by feeding the output signal from the analog delay line of the first internal clock signal input from the input buffer and the mixture delay locked loop circuit one of the internal clock signal in said delay line first internal clock signal and the second internal clock signal There controlling a delay amount internal clock signal provided selectively is delayed, the locking (locking) is performed between the first internal clock signal and the output clock signal, with the digital half delay line A digital delay unit for fixing the delay amount of the analog signal, and the analog delay line, and comparing the phase of the first internal clock signal and the output clock signal and converting the comparison result into an analog signal, and then the analog signal. And an analog delay unit that controls a delay amount by which the output signal of the digital half delay line is delayed by the analog delay line, and the digital delay unit includes the first internal clock signal and the output clock signal. A first phase comparator that compares the phase and outputs a first phase comparison signal indicating a comparison result; and receives the first phase comparison signal. A first delay controller for generating a first delay control signal for controlling a delay amount in the digital half delay line, and receiving the first phase comparison signal to receive the first internal clock signal and the output clock. A locking detector for fixing the first delay control signal when it is determined that the first internal clock signal is locked to the digital half delay line according to the first phase comparison signal. Any one of the second internal clock signals is selectively provided, and an output signal of the analog delay line is provided as the output clock signal of the mixed delay locked loop circuit. To do.
[0008]
The first delay controller includes a counter that operates according to the first phase comparison signal. When the locking detector determines that the first internal clock signal and the output clock signal are locked, the counter Is characterized by being fixed.
The analog delay unit compares a phase of the first internal clock signal and the output clock signal, outputs a second phase comparison signal indicating a comparison result, and receives the second phase comparison signal. A second delay controller for generating a second delay control signal for controlling a delay amount in the analog delay line; and converting the second delay control signal into an analog signal to control the analog delay line. And a digital / analog converter provided to the analog delay line.
A clock divider for dividing the reference clock signal and providing it to the first delay controller and the second delay controller is further provided.
An output duplicating delay unit that feeds back the output clock signal to the first phase comparator and the second phase comparator is further provided .
[0009]
Also, a mixed delay locked loop circuit according to the present invention made to achieve the above object is a mixed delay locked loop circuit , which uses the input clock signal input from the outside and uses the mixed delay locked loop. An input buffer for outputting a first internal clock signal having a signal level suitable for a circuit, a second internal clock signal having a phase difference of 180 ° from the first internal clock signal, and a plurality of unit delay units. The first internal clock signal or the second internal clock signal is selectively provided from the input buffer, a digital half delay line for delaying the input clock signal by a digital method for a predetermined time, and the first internal clock signal ; position of an output clock signal obtained by feeding the output signal from the analog delay line of the mixing delay locked loop circuit A first phase comparator that outputs a first phase comparison signal indicating a comparison result, and a first delay control signal that receives the first phase comparison signal and controls a delay amount in the digital half delay line. Generating and providing to the digital half delay line and receiving the first phase comparison signal and determining that the first internal clock signal and the output clock signal are locked; The locking detector for fixing the first delay control signal, the analog delay line for delaying the output signal of the digital half delay line for a predetermined time by an analog method, and the phase of the first internal clock signal and the output clock signal are compared. A second phase comparator that outputs a second phase comparison signal indicating a comparison result, and a delay in the analog delay line when the second phase comparison signal is received. A second delay controller for generating a second delay control signal for controlling a delay amount; and a digital signal for converting the second delay control signal into an analog signal and providing the analog delay line to the analog delay line for controlling the analog delay line. / Analog converter.
[0010]
In order to achieve the above object, a clock signal synchronization method for a mixed delay locked loop circuit according to the present invention synchronizes an output clock signal generated with respect to a reference clock signal input from the outside in the mixed delay locked loop circuit. a method for a second having a first internal clock signal having a signal level suitable for the mixing delay locked loop circuit using the reference clock signal and the phase difference between the first internal clock signal and the 180 ° The phase of the first internal clock signal and the output clock signal obtained by feeding back the output signal from the analog delay line of the mixed delay locked loop circuit is compared with the first phase by generating and outputting the internal clock signal . generating a phase comparison signal, comprising a plurality of unit delay unit by using the first phase comparison signal by a digital half delay line And controlling the amount of delay of the internal clock signal serial any one of the internal clock signal in the first internal clock signal and the second internal clock signal is provided selectively, the said first internal clock signal When locking is performed with the output clock signal, the phase of the first internal clock signal and the output clock signal are compared with the step of fixing the delay amount of the internal clock signal in the digital half delay line. Generating a second phase comparison signal, converting the second phase comparison signal to an analog signal, and controlling a delay amount by which the output signal of the digital half delay line is delayed by the analog delay line using the analog signal; And a step of performing.
[0011]
According to the present invention having such a configuration, since the length of the delay line is shortened, the delay change due to the influence of noise is not large. Furthermore, power consumption and required area are reduced, and there is an advantage that clock jitter due to the influence of noise after locking is not large.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Next, a specific example of an embodiment of a mixed delay locked loop circuit and a clock signal synchronization method according to the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram of a mixed delay locked loop circuit (hereinafter referred to as a mixed DLL circuit) having a half delay line according to the present invention. As shown in FIG. 1, the mixed DLL according to the present invention is roughly divided into a
[0013]
The
[0014]
First, the
[0015]
Next, in the
On the other hand, the
[0016]
The
[0017]
More specifically, the
[0018]
After the
[0019]
The present invention is not limited to the above-described embodiments. Various modifications can be made without departing from the technical scope of the present invention.
[0020]
【The invention's effect】
As described above, according to the mixed delay locked loop circuit and the clock signal synchronization method of the present invention having such a configuration, the delay line length is shortened, so that the delay change due to the noise is not large. Further, power consumption and required area are reduced, and there is an advantage that clock jitter due to the influence of noise after locking is not large.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a mixed delay locked loop circuit according to the present invention.
[Explanation of symbols]
100
111 Digital (Coarse)
Claims (12)
外部から入力される基準クロック信号を用いて、前記混合型遅延固定ループ回路に適した信号レベルを有する第1内部クロック信号と、該第1内部クロック信号と180°の位相差を有する第2内部クロック信号とを出力する入力バッファと、
複数の単位遅延器からなるデジタルハーフ遅延ラインを有し、前記入力バッファより入力される前記第1内部クロック信号と前記混合型遅延固定ループ回路のアナログ遅延ラインからの出力信号をフィードバックさせた出力クロック信号との位相を比べて前記デジタルハーフ遅延ラインで前記第1内部クロック信号及び前記第2内部クロック信号の中の何れか1つの内部クロック信号が選択的に提供される内部クロック信号が遅延される遅延量を制御し、前記第1内部クロック信号と前記出力クロック信号との間にロッキング(locking)が行われると、前記デジタルハーフ遅延ラインでの遅延量を固定させるデジタル遅延部と、
前記アナログ遅延ラインを有し、前記第1内部クロック信号と前記出力クロック信号との位相を比べてその比較結果をアナログ信号に変換したあと、前記アナログ信号を用いて前記アナログ遅延ラインで前記デジタルハーフ遅延ラインの出力信号が遅延される遅延量を制御するアナログ遅延部とを備え、
前記デジタル遅延部は、前記第1内部クロック信号と前記出力クロック信号の位相とを比べて比較結果を示す第1位相比較信号を出力する第1位相比較器と、
前記第1位相比較信号を受信して前記デジタルハーフ遅延ラインでの遅延量を制御する第1遅延制御信号を生成する第1遅延制御器と、
前記第1位相比較信号を受信して前記第1内部クロック信号と前記出力クロック信号とがロッキングされたと判定されると、前記第1遅延制御信号を固定させるロッキング検出器とをさらに備え、
前記第1位相比較信号に従って、前記デジタルハーフ遅延ラインに前記第1内部クロック信号及び前記第2内部クロック信号の中の何れか1つの内部クロック信号が選択的に提供され、前記アナログ遅延ラインの出力信号が前記混合型遅延固定ループ回路の前記出力クロック信号として提供されることを特徴とする混合型遅延固定ループ回路。 A mixed delay locked loop circuit,
Using a reference clock signal input from the outside, a first internal clock signal having a signal level suitable for the mixed delay locked loop circuit, and a second internal clock having a phase difference of 180 ° with respect to the first internal clock signal An input buffer for outputting a clock signal;
An output clock having a digital half delay line composed of a plurality of unit delay units, and feeding back the first internal clock signal input from the input buffer and the output signal from the analog delay line of the mixed delay locked loop circuit An internal clock signal in which one of the first internal clock signal and the second internal clock signal is selectively provided is delayed by the digital half delay line by comparing the phase with the signal. A digital delay unit that controls a delay amount and locks the delay amount in the digital half delay line when locking is performed between the first internal clock signal and the output clock signal;
The analog delay line is provided, the phases of the first internal clock signal and the output clock signal are compared, and the comparison result is converted into an analog signal. An analog delay unit for controlling the delay amount by which the output signal of the delay line is delayed ,
The digital delay unit compares the phase of the first internal clock signal with the phase of the output clock signal and outputs a first phase comparison signal indicating a comparison result;
A first delay controller that receives the first phase comparison signal and generates a first delay control signal that controls a delay amount in the digital half delay line;
A locking detector for fixing the first delay control signal when the first phase comparison signal is received and it is determined that the first internal clock signal and the output clock signal are locked ;
According to the first phase comparison signal, one of the first internal clock signal and the second internal clock signal is selectively provided to the digital half delay line, and an output of the analog delay line is provided. A mixed delay locked loop circuit, wherein a signal is provided as the output clock signal of the mixed delay locked loop circuit.
前記第2位相比較信号を受信して前記アナログ遅延ラインでの遅延量を制御する第2遅延制御信号を生成する第2遅延制御器と、
前記第2遅延制御信号をアナログ信号に変換して前記アナログ遅延ラインの制御のために前記アナログ遅延ラインに提供するデジタル/アナログ変換器とをさらに備えていることを特徴とする請求項1に記載の混合型遅延固定ループ回路。The analog delay unit compares a phase between the first internal clock signal and the output clock signal and outputs a second phase comparison signal indicating a comparison result ; and
A second delay controller that receives the second phase comparison signal and generates a second delay control signal that controls a delay amount in the analog delay line ;
The digital / analog converter according to claim 1, further comprising a digital / analog converter that converts the second delay control signal into an analog signal and provides the analog delay line to the analog delay line for controlling the analog delay line. Mixed delay locked loop circuit.
外部から入力される入力クロック信号を用いて、前記混合型遅延固定ループ回路に適した信号レベルを有する第1内部クロック信号と、該第1内部クロック信号と180°の位相差を有する第2内部クロック信号とを出力する入力バッファと、
複数の単位遅延部で構成され、前記入力バッファより前記第1内部クロック信号又は第 2内部クロック信号が選択的に提供され、入力されるクロック信号をデジタル方式により所定時間遅延させるデジタルハーフ遅延ラインと、
前記第1内部クロック信号と前記混合型遅延固定ループ回路のアナログ遅延ラインからの出力信号をフィードバックさせた出力クロック信号との位相を比べて比較結果を示す第1位相比較信号を出力する第1位相比較器と、
前記第1位相比較信号を受信して前記デジタルハーフ遅延ラインでの遅延量を制御する第1遅延制御信号を生成し、前記デジタルハーフ遅延ラインに提供する第1遅延制御器と、
前記第1位相比較信号を受信して前記第1内部クロック信号と前記出力クロック信号とがロッキングされたと判定されると、前記第1遅延制御信号を固定させるロッキング検出器と、
前記デジタルハーフ遅延ラインの出力信号をアナログ方式により所定時間遅延させるアナログ遅延ラインと、
前記第1内部クロック信号と前記出力クロック信号との位相を比べて比較結果を示す第2位相比較信号を出力する第2位相比較器と、
前記第2位相比較信号を受信して前記アナログ遅延ラインでの遅延量を制御する第2遅延制御信号を生成する第2遅延制御器と、
前記第2遅延制御信号をアナログ信号に変換して前記アナログ遅延ラインの制御のために前記アナログ遅延ラインに提供するデジタル/アナログ変換器とを備えていることを特徴とする混合型遅延固定ループ回路。 A mixed delay locked loop circuit,
A first internal clock signal having a signal level suitable for the mixed delay locked loop circuit using an input clock signal input from the outside, and a second internal having a phase difference of 180 ° from the first internal clock signal An input buffer for outputting a clock signal;
A digital half delay line configured by a plurality of unit delay units, wherein the first internal clock signal or the second internal clock signal is selectively provided from the input buffer and delays the input clock signal by a digital method for a predetermined time; ,
A first phase for outputting a first phase comparison signal indicating a comparison result by comparing phases of the first internal clock signal and an output clock signal obtained by feeding back an output signal from the analog delay line of the mixed delay locked loop circuit. A comparator;
A first delay controller that receives the first phase comparison signal, generates a first delay control signal for controlling a delay amount in the digital half delay line, and provides the first delay control signal to the digital half delay line;
A locking detector for fixing the first delay control signal when the first phase comparison signal is received and it is determined that the first internal clock signal and the output clock signal are locked;
An analog delay line that delays the output signal of the digital half delay line for a predetermined time in an analog manner;
A second phase comparator for outputting a second phase comparison signal indicating a comparison result by comparing phases of the first internal clock signal and the output clock signal ;
A second delay controller that receives the second phase comparison signal and generates a second delay control signal that controls a delay amount in the analog delay line ;
A mixed delay locked loop circuit comprising: a digital / analog converter that converts the second delay control signal into an analog signal and supplies the analog delay line to the analog delay line for control of the analog delay line .
前記基準クロック信号を用いて前記混合型遅延固定ループ回路に適した信号レベルを有する第1内部クロック信号と、前記第1内部クロック信号と180°の位相差を有する第2内部クロック信号とを生成して出力する段階と、
前記第1内部クロック信号と前記混合型遅延固定ループ回路のアナログ遅延ラインからの出力信号をフィードバックさせた出力クロック信号との位相を比べて第1位相比較信号を生成し、前記第1位相比較信号を用いて複数の単位遅延部でなるデジタルハーフ遅延ラインで前記第1内部クロック信号及び前記第2内部クロック信号の中の何れか1つの内部クロック信号が選択的に提供される内部クロック信号の遅延量を制御する段階と、
前記第1内部クロック信号と前記出力クロック信号との間にロッキングが行われると、前記デジタルハーフ遅延ラインでの前記内部クロック信号の遅延量を固定させる段階と、
前記第1内部クロック信号と前記出力クロック信号との位相を比べて第2位相比較信号を生成し、前記第2位相比較信号をアナログ信号に変換する段階と、
前記アナログ信号を用いてアナログ遅延ラインにより前記デジタルハーフ遅延ラインの出力信号が遅延される遅延量を制御する段階とを備えていることを特徴とする混合型遅延固定ループ回路のクロック信号同期方法。A method of synchronizing an output clock signal generated with respect to a reference clock signal input from the outside in a mixed delay locked loop circuit ,
Using the reference clock signal, a first internal clock signal having a signal level suitable for the mixed delay locked loop circuit and a second internal clock signal having a phase difference of 180 ° from the first internal clock signal are generated. And output stage ,
A first phase comparison signal is generated by comparing phases of the first internal clock signal and an output clock signal obtained by feeding back an output signal from an analog delay line of the mixed delay locked loop circuit. Delay of an internal clock signal in which any one of the first internal clock signal and the second internal clock signal is selectively provided by a digital half delay line including a plurality of unit delay units. Controlling the amount;
When locking is performed between the first internal clock signal and the output clock signal, fixing a delay amount of the internal clock signal in the digital half delay line ;
Comparing the phase of the first internal clock signal and the output clock signal to generate a second phase comparison signal, and converting the second phase comparison signal into an analog signal;
A method of synchronizing the clock signal of the mixed delay locked loop circuit, comprising: controlling a delay amount by which the output signal of the digital half delay line is delayed by the analog delay line using the analog signal.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2001-058152 | 2001-09-20 | ||
KR10-2001-0058152A KR100437611B1 (en) | 2001-09-20 | 2001-09-20 | A mixed delay lock loop circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003110423A JP2003110423A (en) | 2003-04-11 |
JP3932396B2 true JP3932396B2 (en) | 2007-06-20 |
Family
ID=19714454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001401857A Expired - Fee Related JP3932396B2 (en) | 2001-09-20 | 2001-12-28 | Mixed delay locked loop circuit and clock signal synchronization method thereof |
Country Status (3)
Country | Link |
---|---|
US (1) | US6518807B1 (en) |
JP (1) | JP3932396B2 (en) |
KR (1) | KR100437611B1 (en) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6856558B1 (en) | 2002-09-20 | 2005-02-15 | Integrated Device Technology, Inc. | Integrated circuit devices having high precision digital delay lines therein |
KR100500925B1 (en) * | 2002-11-27 | 2005-07-14 | 주식회사 하이닉스반도체 | Low jitter dll using 2 coarse half delay line with digital phase mixer |
US7336752B2 (en) * | 2002-12-31 | 2008-02-26 | Mosaid Technologies Inc. | Wide frequency range delay locked loop |
KR100531469B1 (en) * | 2003-01-09 | 2005-11-28 | 주식회사 하이닉스반도체 | Analog Delay Lock Loop with store circuit about delay lock |
US7020793B1 (en) * | 2003-01-31 | 2006-03-28 | Lsi Logic Corporation | Circuit for aligning signal with reference signal |
KR100564566B1 (en) * | 2003-04-14 | 2006-03-29 | 삼성전자주식회사 | Delay locked loop capable of receiving external clock signal directly |
US7202714B2 (en) * | 2003-05-12 | 2007-04-10 | Samsung Electronics Co., Ltd. | Amplifier circuit with output delay selectively changed according to common mode voltage level, associated replica delay circuit and internal clock generator |
US7477716B2 (en) | 2003-06-25 | 2009-01-13 | Mosaid Technologies, Inc. | Start up circuit for delay locked loop |
KR100543460B1 (en) * | 2003-07-07 | 2006-01-20 | 삼성전자주식회사 | Delay Locked Loop |
US6867627B1 (en) | 2003-09-16 | 2005-03-15 | Integrated Device Technology, Inc. | Delay-locked loop (DLL) integrated circuits having high bandwidth and reliable locking characteristics |
US7091760B1 (en) * | 2004-02-25 | 2006-08-15 | Altera Corporation | DLL with adjustable phase shift using processed control signal |
KR100537196B1 (en) * | 2004-03-05 | 2005-12-16 | 주식회사 하이닉스반도체 | Delay locked loop in semiconductor memory device and its clock locking method |
US7177205B2 (en) * | 2004-04-27 | 2007-02-13 | Intel Corporation | Distributed loop components |
KR100541685B1 (en) * | 2004-04-30 | 2006-01-10 | 주식회사 하이닉스반도체 | Delay Locked Loop device |
KR100537202B1 (en) * | 2004-05-06 | 2005-12-16 | 주식회사 하이닉스반도체 | Semiconductor device capable of using lock-in state information of delay locked loop |
US7138845B2 (en) * | 2004-07-22 | 2006-11-21 | Micron Technology, Inc. | Method and apparatus to set a tuning range for an analog delay |
JP4923395B2 (en) * | 2004-08-30 | 2012-04-25 | 富士通株式会社 | Semiconductor circuit, semiconductor circuit characteristic monitoring method, semiconductor circuit test method, semiconductor circuit test apparatus, and semiconductor circuit test program |
US7116148B2 (en) * | 2004-10-27 | 2006-10-03 | Infineon Technologies Ag | Variable delay line using two blender delays |
US7116143B2 (en) * | 2004-12-30 | 2006-10-03 | Micron Technology, Inc. | Synchronous clock generator including duty cycle correction |
US7190201B2 (en) * | 2005-02-03 | 2007-03-13 | Mosaid Technologies, Inc. | Method and apparatus for initializing a delay locked loop |
GB2427085A (en) * | 2005-06-08 | 2006-12-13 | Zarlink Semiconductor Ltd | Variable signal delaying circuit, quadrature frequency converter and radio frequency tuner |
KR100744069B1 (en) | 2005-09-28 | 2007-07-30 | 주식회사 하이닉스반도체 | Delay cell of voltage controled delay line using digital and analog control |
KR100743493B1 (en) * | 2006-02-21 | 2007-07-30 | 삼성전자주식회사 | Adaptive delay locked loop |
US20070205817A1 (en) * | 2006-03-03 | 2007-09-06 | Tyler Gomm | Method, circuit and system for detecting a locked state of a clock synchronization circuit |
TWI314256B (en) * | 2006-05-17 | 2009-09-01 | Realtek Semiconductor Corp | Adjusting circuit for delay circuit and method thereof |
KR100838376B1 (en) * | 2006-08-24 | 2008-06-13 | 주식회사 하이닉스반도체 | DLL circuit capable of preventing malfunctioning caused by VDD change. |
KR100854457B1 (en) * | 2006-12-29 | 2008-08-27 | 주식회사 하이닉스반도체 | Delay locked loop |
KR100850285B1 (en) * | 2007-01-11 | 2008-08-04 | 삼성전자주식회사 | Delay lock loop circuits and method for controlling the same |
KR100856070B1 (en) * | 2007-03-30 | 2008-09-02 | 주식회사 하이닉스반도체 | Semiconductor memory device and driving method thereof |
DE102007025329A1 (en) * | 2007-05-31 | 2008-12-11 | Osram Gesellschaft mit beschränkter Haftung | projector |
KR100958811B1 (en) * | 2008-09-02 | 2010-05-24 | 주식회사 하이닉스반도체 | Delay locked loop circuit |
KR101022674B1 (en) * | 2008-12-05 | 2011-03-22 | 주식회사 하이닉스반도체 | Delay locked loop circuit and operating method thereof |
KR101606187B1 (en) | 2009-02-20 | 2016-03-25 | 삼성전자주식회사 | Delay locked loop circuit and method of operating delay locked loop circuit |
JP2011061457A (en) * | 2009-09-09 | 2011-03-24 | Elpida Memory Inc | Clock generating circuit, semiconductor device including the same, and data processing system |
US8289062B2 (en) | 2010-09-16 | 2012-10-16 | Micron Technology, Inc. | Analog delay lines and adaptive biasing |
US9954517B2 (en) | 2012-11-06 | 2018-04-24 | Micron Technology, Inc. | Apparatuses and methods for duty cycle adjustment |
US9413338B2 (en) | 2014-05-22 | 2016-08-09 | Micron Technology, Inc. | Apparatuses, methods, and circuits including a duty cycle adjustment circuit |
CN109831206B (en) * | 2019-02-13 | 2023-06-27 | 芯原微电子(上海)股份有限公司 | Delay locked loop and delay locking method |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5317202A (en) * | 1992-05-28 | 1994-05-31 | Intel Corporation | Delay line loop for 1X on-chip clock generation with zero skew and 50% duty cycle |
US5744991A (en) * | 1995-10-16 | 1998-04-28 | Altera Corporation | System for distributing clocks using a delay lock loop in a programmable logic circuit |
US5781055A (en) * | 1996-05-31 | 1998-07-14 | Sun Microsystems, Inc. | Apparatus and method for instantaneous stretching of clock signals in a delay-locked loop multi-phase clock generator |
CA2204089C (en) * | 1997-04-30 | 2001-08-07 | Mosaid Technologies Incorporated | Digital delay locked loop |
JPH1124785A (en) | 1997-07-04 | 1999-01-29 | Hitachi Ltd | Semiconductor integrated circuit device and semiconductor memory system |
US6101197A (en) | 1997-09-18 | 2000-08-08 | Micron Technology, Inc. | Method and apparatus for adjusting the timing of signals over fine and coarse ranges |
KR100511892B1 (en) * | 1997-12-31 | 2005-11-25 | 매그나칩 반도체 유한회사 | DL Device |
JP3789628B2 (en) * | 1998-01-16 | 2006-06-28 | 富士通株式会社 | Semiconductor device |
US6069507A (en) | 1998-05-22 | 2000-05-30 | Silicon Magic Corporation | Circuit and method for reducing delay line length in delay-locked loops |
KR100295674B1 (en) * | 1999-01-12 | 2001-07-12 | 김영환 | Analog mixed digital dll |
US6242955B1 (en) * | 1999-09-20 | 2001-06-05 | Silicon Magic Corporation | Delay lock loop circuit, system and method for synchronizing a reference signal with an output signal |
US6285226B1 (en) * | 1999-10-25 | 2001-09-04 | Xilinx, Inc. | Duty cycle correction circuit and method |
KR20010064098A (en) * | 1999-12-24 | 2001-07-09 | 박종섭 | Digital Delay Locked Loop with analog delay |
KR20020040941A (en) * | 2000-11-25 | 2002-05-31 | 윤종용 | Register-controlled symmetrical delay locked loop including hybrid delay line |
-
2001
- 2001-09-20 KR KR10-2001-0058152A patent/KR100437611B1/en not_active IP Right Cessation
- 2001-12-27 US US10/026,463 patent/US6518807B1/en not_active Expired - Lifetime
- 2001-12-28 JP JP2001401857A patent/JP3932396B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6518807B1 (en) | 2003-02-11 |
KR100437611B1 (en) | 2004-06-30 |
KR20030025326A (en) | 2003-03-29 |
JP2003110423A (en) | 2003-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3932396B2 (en) | Mixed delay locked loop circuit and clock signal synchronization method thereof | |
US6917229B2 (en) | Delay locked loop having low jitter in semiconductor device | |
JP4228220B2 (en) | Delay locked loop circuit | |
US6327318B1 (en) | Process, voltage, temperature independent switched delay compensation scheme | |
KR100954117B1 (en) | Delay Locked Loop Apparatus | |
US7009434B2 (en) | Generating multi-phase clock signals using hierarchical delays | |
US20020079937A1 (en) | Digital delay locked loop with wide dynamic range and fine precision | |
US7612591B2 (en) | DLL circuit of semiconductor memory apparatus and method of delaying and locking clock in semiconductor memory apparatus | |
US7990785B2 (en) | Delay locked loop circuit of semiconductor device | |
KR100780959B1 (en) | Delay locked loop circuit capable of reducing a bang-bang jitter | |
KR20010034143A (en) | Dual loop delay-locked loop | |
US8026749B2 (en) | Phase locked loop circuit, method of operating phase locked loop circuit and semiconductor memory device including phase locked loop circuit | |
US7061287B2 (en) | Delay locked loop | |
US20050242855A1 (en) | Delay locked loop circuit | |
US7057429B2 (en) | Method and apparatus for digital phase generation at high frequencies | |
JP4079733B2 (en) | Phase-locked loop circuit | |
US7202716B1 (en) | Apparatus and method of controlling and tuning a fine calibration for clock source synchronization in dual loop of hybrid phase and time domain | |
US7564283B1 (en) | Automatic tap delay calibration for precise digital phase shift | |
KR100784028B1 (en) | Delay locked loop | |
JP3786540B2 (en) | Timing control circuit device | |
KR100422583B1 (en) | Phase Comparator for Semiconductor Memory Device and its Method | |
US8035432B2 (en) | DLL circuit and control method thereof | |
KR101027347B1 (en) | Delay lock loop circuit | |
US6683501B2 (en) | High speed digitally voltage controlled oscillator | |
KR20060075008A (en) | Delay locked loop in semiconductor memory device and its control method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060913 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060919 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3932396 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |