JP3928267B2 - フリップチップのマウント構造及びフリップチップのマウント方法 - Google Patents
フリップチップのマウント構造及びフリップチップのマウント方法 Download PDFInfo
- Publication number
- JP3928267B2 JP3928267B2 JP23601998A JP23601998A JP3928267B2 JP 3928267 B2 JP3928267 B2 JP 3928267B2 JP 23601998 A JP23601998 A JP 23601998A JP 23601998 A JP23601998 A JP 23601998A JP 3928267 B2 JP3928267 B2 JP 3928267B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- flip chip
- wiring pattern
- chip
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、フリップチップのマウント構造及びマウント方法に関し、特に高周波ＭＭＩＣチップを基板に実装する場合に好適なフリップチップのマウント構造及びマウント方法に関する。
【０００２】
【従来の技術】
近年、セルラー電話，無線ＬＡＮ等のマイクロ波帯，ミリ波帯をキャリアとした高周波アプリケーションにおいて、ＰＡ（パワーアンプ），ＬＮＡ（ローノイズアンプ）等のＭＭＩＣ（モノリシックマイクロウェーブＩＣ）チップを、基板にフリップチップマウントする技術が盛んに検討されている。
【０００３】
図１６は一般的なフリップチップのマウント（実装）構造の断面図、図１７は要部の拡大図である。
図１６に示すように、ＭＭＩＣチップ１０１の「他方の面」（図では下面）上に、金，はんだ等からなるバンプ（突出電極）１０２を形成し、バンプ１０２を超音波圧接，ソルダリング等の手段により基板１０３上の電極１０４に接続する。チップ１０１の周囲ならびにチップ１０１と基板１０３の間を封止樹脂１０５で固め、接続の信頼性を向上させるマウント構造となっている。なお、図１６におけるプリント基板は、単層両面基板をエッチングでパターン形成したものであり、「他方の面」（図では上面）が配線パターン、「一方の面」（図では下面）が全面グランド面（裏面グランド）１０６である。
【０００４】
ＭＭＩＣチップにおいては、回路パターンをマイクロストリップラインで形成するのが主流である。即ち、図１７において、ＭＭＩＣチップ１０１の「一方の面」（図では上面）の全面を金メッキ１１１のグランドとし、ＭＭＩＣチップ材料の誘電率，厚さｄならびに回路パターン幅Ｗを設定することにより、マイクロストリップラインの特性インピーダンスを所望の値にする。
【０００５】
【発明が解決しようとする課題】
しかしながら、前記マイクロストリップラインによる回路パターンは、片面がグランド面〔例えば、図１７の１１１〕になっていることを前提に設計が行われている。しかるに、従来の図１６に示したフリップチップのマウント構造でＭＭＩＣをマウントした場合には、チップの裏面、即ちグランド面〔図１７の１１１〕が電気的に浮いたような状態になり、グランドとして満足に機能しないおそれがある。そうなると、マイクロストリップラインによるパターン設計にズレを生じてしまい、所望の回路特性が得られない原因となる。
【０００６】
そこで本発明の課題は、所望の回路特性を確保するようにしたフリップチップのマウント構造を提供することである。
【０００７】
【課題を解決するための手段】
前記課題を解決するために本発明は、一方の面の全面に金属箔層が形成され、他方の面に配線パターンが形成された基板と、一方の面の全面に金属箔層が形成され、他方の面に形成された金属バンプによって基板の他方の面に形成された配線パターンに導通接続して実装されたフリップチップと、基板上に形成され、フリップチップの周囲を固めた封止樹脂と、基板において、封止樹脂よりも外側に、かつ、配線パターンを避けて形成された、基板の一方の面と他方の面とを通じるビヤホールと、基板の他方の面に形成された配線パターン上を除いて、フリップチップの一方の面の全面を覆い、かつ、ビヤホールを充たして形成された、導電性接着剤とからなり、フリップチップの一方の面に形成された金属箔層と、基板の一方の面に形成された金属箔層とが、ビヤホールを介して導電性接着剤によって電気的に接続されていることを特徴とする。
【０００８】
このようにすれば、フリップチップの「一方の面」（グランド面）を、導電性接続部材を介して基板の「一方の面」（グランド面）に確実に導通接続できるので、フリップチップの「一方の面」（グランド面」が電気的に安定した状態となり、フリップチップは所望の回路特性を確保することができる。
【０００９】
【発明の実施の形態】
以下、本発明を図示の実施の形態に基づいて説明する。なお、既に説明した部分と同一の部分には、同一符号を付し、重複記載を省略する。
【００１０】
図１〜図３は本実施の形態の高周波半導体フリップチップのマウント構造を示す図であって、図１は平面図、図２は図１のｂ−ｂ線に沿う断面図、図３は図１のｃ−ｃ線に沿う断面図である。
【００１１】
図１〜図３に示すように、ＭＭＩＣチップ１０１のグランド面１１１を、銀ペースト等からなる導電性接着剤８ならびに基板１０３に形成したビヤホール２を介して基板のグランド面１０６に接続するようにした。また、その際に、導電性接着剤８が基板の配線パターン（ＤＣ用線路，電源ライン）６，配線パターン（５０Ωのマイクロストリップライン）１０４に接触してショートを起こさないようにした。また、図１〜図３は、図１３〜図１５に示す製造工程の終了直前の状態からフォトレジスト７を除去し内部を露呈した図であって、除去理由については後述する。
【００１２】
このようにすることで、ＭＭＩＣチップ１０１のグランド面１１１が、電気的に浮いた状態にならず着実に裏面グランド１０６に接地されるので、ＭＭＩＣチップ上のマイクロストリップラインによる回路パターン（配線パターン）１０４の設計に特性ズレが生じることを回避することができる。
なお、図１〜図３で説明しなかった部材（部材番号）については、以下に順次説明する。
【００１３】
次に、本実施の形態の高周波半導体ＭＭＩＣチップのマウント構造の製造工程を図４〜図１５を参照しつつ説明する。
先ず、図４〜図６に示すように、予めエッチングして上面に配線パターン６，配線パターン１０４を形成し、下面全体を銅箔層で覆って裏面グランド１０６とした基板１０３を用意する。
そして、基板１０３に、配線パターン６，１０４を避けて、図示の位置関係で裏面グランド１０６に通じるビヤホール２を形成する。また、エポキシ系材料等のソルダレジストからなる「遮蔽層」であるパターン３をフリップチップマウントされるエリヤＭＡを囲むように形成する。これらはいずれも通常の基板（プリント基板，セラミック基板）に対する工法で形成することができる。
【００１４】
次いで、図７〜図９に示すように、ＭＭＩＣチップ１０１をフリップチップマウントする。これは通常のはんだバンプを用いた接続や、金バンプを用いた超音波圧接等の手段でマウントすることができる。そして、その後にエポキシ樹脂等からなる封止樹脂４によってマウントされたＭＭＩＣチップ１０１の周囲を固める。
【００１５】
続いて、図１０〜図１２に示すように、ソルダレジストのパターン３で囲まれた内部で露出している配線パターン６を覆うように、「絶縁層」であるフォトレジスト７を塗布した後、硬化させる。このフォトレジスト７は、次に図１３〜図１５を用いて説明するように「導電性接続部材」である導電性接着剤（銀ペースト等）８を硬化させた後においても、アセトン等の溶剤で簡単に選択溶解除去できるような材料のもの、例えばクレゾールノボラック系樹脂等を使用する。
そして、図１３〜図１５に示す如く、フォトレジスト７で覆った部分以外の個所に（図１０〜図１２参照）、導電性接着剤８を付着させ硬化させる。この時点で、ＭＭＩＣチップ１０１の裏面のグランド１１１と導電性接着剤８，基板のビヤホール２，基板裏面のグランド１０６が電気的に接続される。その後、先のフォトレジスト７をアセトン等の溶剤で溶解除去すると、図１〜図３の示した状態となる。
【００１６】
なお、本発明の目的達成の別の手段として、本実施の形態の如く図１〜図３に示した基板配線部（配線パターン６，１０４の配線部）だけを導電性接着剤８の付着を回避するのではなく、前記基板配線部を絶縁樹脂（ソルダレジスト３）で覆ってしまい、その上から全体的に導電性接着剤８で覆う手段も考えられる。しかし、この手段では高周波信号が伝達される線路（図１〜図３で示した５０Ωマイクロストリップライン１０４）も前記絶縁樹脂に覆われることになり、寄生容量による伝送損失が大きくなる可能性がある。本発明の手段（フォトレジストを付着後、除去する手段）によれば、かかる懸念もなく、フリップチップのグランドを確実にとるという本発明の目的を達成することができる。
【００１７】
また、本実施の形態ではアナログ系の高周波ＭＭＩＣチップの場合について説明したが、デジタル系の高速ＩＣチップに対しも本発明を適用できるのは勿論である。
【００１８】
【発明の効果】
以上説明したように本発明によれば、以下の効果を奏することができる。
フリップチップマウントされたフリップチップ（例えばＭＭＩＣチップ）の裏面グランドを、電気的に確実に接地することができる。
また、フリップチップ（例えばＭＭＩＣチップ）表面のマイクロストリップラインによる回路パターン設計において、フリップチップマウントする際にもグランド浮きによる特性ズレを起こさない。
また、絶縁層（例えばフォトレジスト）を用いた部分マスク工法により、導電性接続部材と基板配線がショートすることなく、ＭＭＩＣチップ裏面グランドを確実に接地する構造を、極めて簡便に作製することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の高周波半導体フリップチップのマウント構造を示す平面図である。
【図２】本発明の実施の形態の高周波半導体フリップチップのマウント構造を示し、図１のｂ−ｂ線に沿う断面図である。
【図３】本発明の実施の形態の高周波半導体フリップチップのマウント構造を示し、図１のｃ−ｃ線に沿う断面図である。
【図４】フリップチップのマウント構造の製造過程を示す平面図である。
【図５】フリップチップのマウント構造の製造過程を示し、図４のｂ−ｂ線に沿う断面図である。
【図６】フリップチップのマウント構造の製造過程を示し、図４のｃ−ｃ線に沿う断面図である。
【図７】図４〜図６の続きの製造過程を示す平面図である。
【図８】図４〜図６の続きの製造過程を示し、図７のｂ−ｂ線に沿う断面図である。
【図９】図４〜図６の続きの製造過程を示し、図７のｃ−ｃ線に沿う断面図である。
【図１０】図７〜図９の続きの製造過程を示す平面図である。
【図１１】図７〜図９の続きの製造過程を示し、図１０のｂ−ｂ線に沿う断面図である。
【図１２】図７〜図９の続きの製造過程を示し、図１０のｃ−ｃ線に沿う断面図である。
【図１３】図１０〜図１２の続きの製造過程を示す平面図である。
【図１４】図１０〜図１２の続きの製造過程を示し、図１３のｂ−ｂ線に沿う断面図である。
【図１５】図１０〜図１２の続きの製造過程を示し、図１３のｃ−ｃ線に沿う断面図である。
【図１６】従来の高周波半導体フリップチップのマウント構造を示す断面図である。
【図１７】図１６の要部の拡大図である。
【符号の説明】
ＭＳ…フリップチップのマウント構造、２ ビヤホール…、３…ソルダレジスト（遮蔽層）、４…封止樹脂、６…ＤＣ線路用の配線パターン、７…フォトレジスト（絶縁層）、８…導電性接着剤（導電性接続部材）、１０１…ＭＭＩＣチップ（フリップチップ）、１０２…バンプ、１０３…基板、１０４…５０Ωマイクロストリップラインの配線パターン、１０６…基板の裏面グランド（金属箔層）、１１１…ＭＭＩＣチップの裏面の金メッキ（金属箔層）
【発明の属する技術分野】
本発明は、フリップチップのマウント構造及びマウント方法に関し、特に高周波ＭＭＩＣチップを基板に実装する場合に好適なフリップチップのマウント構造及びマウント方法に関する。
【０００２】
【従来の技術】
近年、セルラー電話，無線ＬＡＮ等のマイクロ波帯，ミリ波帯をキャリアとした高周波アプリケーションにおいて、ＰＡ（パワーアンプ），ＬＮＡ（ローノイズアンプ）等のＭＭＩＣ（モノリシックマイクロウェーブＩＣ）チップを、基板にフリップチップマウントする技術が盛んに検討されている。
【０００３】
図１６は一般的なフリップチップのマウント（実装）構造の断面図、図１７は要部の拡大図である。
図１６に示すように、ＭＭＩＣチップ１０１の「他方の面」（図では下面）上に、金，はんだ等からなるバンプ（突出電極）１０２を形成し、バンプ１０２を超音波圧接，ソルダリング等の手段により基板１０３上の電極１０４に接続する。チップ１０１の周囲ならびにチップ１０１と基板１０３の間を封止樹脂１０５で固め、接続の信頼性を向上させるマウント構造となっている。なお、図１６におけるプリント基板は、単層両面基板をエッチングでパターン形成したものであり、「他方の面」（図では上面）が配線パターン、「一方の面」（図では下面）が全面グランド面（裏面グランド）１０６である。
【０００４】
ＭＭＩＣチップにおいては、回路パターンをマイクロストリップラインで形成するのが主流である。即ち、図１７において、ＭＭＩＣチップ１０１の「一方の面」（図では上面）の全面を金メッキ１１１のグランドとし、ＭＭＩＣチップ材料の誘電率，厚さｄならびに回路パターン幅Ｗを設定することにより、マイクロストリップラインの特性インピーダンスを所望の値にする。
【０００５】
【発明が解決しようとする課題】
しかしながら、前記マイクロストリップラインによる回路パターンは、片面がグランド面〔例えば、図１７の１１１〕になっていることを前提に設計が行われている。しかるに、従来の図１６に示したフリップチップのマウント構造でＭＭＩＣをマウントした場合には、チップの裏面、即ちグランド面〔図１７の１１１〕が電気的に浮いたような状態になり、グランドとして満足に機能しないおそれがある。そうなると、マイクロストリップラインによるパターン設計にズレを生じてしまい、所望の回路特性が得られない原因となる。
【０００６】
そこで本発明の課題は、所望の回路特性を確保するようにしたフリップチップのマウント構造を提供することである。
【０００７】
【課題を解決するための手段】
前記課題を解決するために本発明は、一方の面の全面に金属箔層が形成され、他方の面に配線パターンが形成された基板と、一方の面の全面に金属箔層が形成され、他方の面に形成された金属バンプによって基板の他方の面に形成された配線パターンに導通接続して実装されたフリップチップと、基板上に形成され、フリップチップの周囲を固めた封止樹脂と、基板において、封止樹脂よりも外側に、かつ、配線パターンを避けて形成された、基板の一方の面と他方の面とを通じるビヤホールと、基板の他方の面に形成された配線パターン上を除いて、フリップチップの一方の面の全面を覆い、かつ、ビヤホールを充たして形成された、導電性接着剤とからなり、フリップチップの一方の面に形成された金属箔層と、基板の一方の面に形成された金属箔層とが、ビヤホールを介して導電性接着剤によって電気的に接続されていることを特徴とする。
【０００８】
このようにすれば、フリップチップの「一方の面」（グランド面）を、導電性接続部材を介して基板の「一方の面」（グランド面）に確実に導通接続できるので、フリップチップの「一方の面」（グランド面」が電気的に安定した状態となり、フリップチップは所望の回路特性を確保することができる。
【０００９】
【発明の実施の形態】
以下、本発明を図示の実施の形態に基づいて説明する。なお、既に説明した部分と同一の部分には、同一符号を付し、重複記載を省略する。
【００１０】
図１〜図３は本実施の形態の高周波半導体フリップチップのマウント構造を示す図であって、図１は平面図、図２は図１のｂ−ｂ線に沿う断面図、図３は図１のｃ−ｃ線に沿う断面図である。
【００１１】
図１〜図３に示すように、ＭＭＩＣチップ１０１のグランド面１１１を、銀ペースト等からなる導電性接着剤８ならびに基板１０３に形成したビヤホール２を介して基板のグランド面１０６に接続するようにした。また、その際に、導電性接着剤８が基板の配線パターン（ＤＣ用線路，電源ライン）６，配線パターン（５０Ωのマイクロストリップライン）１０４に接触してショートを起こさないようにした。また、図１〜図３は、図１３〜図１５に示す製造工程の終了直前の状態からフォトレジスト７を除去し内部を露呈した図であって、除去理由については後述する。
【００１２】
このようにすることで、ＭＭＩＣチップ１０１のグランド面１１１が、電気的に浮いた状態にならず着実に裏面グランド１０６に接地されるので、ＭＭＩＣチップ上のマイクロストリップラインによる回路パターン（配線パターン）１０４の設計に特性ズレが生じることを回避することができる。
なお、図１〜図３で説明しなかった部材（部材番号）については、以下に順次説明する。
【００１３】
次に、本実施の形態の高周波半導体ＭＭＩＣチップのマウント構造の製造工程を図４〜図１５を参照しつつ説明する。
先ず、図４〜図６に示すように、予めエッチングして上面に配線パターン６，配線パターン１０４を形成し、下面全体を銅箔層で覆って裏面グランド１０６とした基板１０３を用意する。
そして、基板１０３に、配線パターン６，１０４を避けて、図示の位置関係で裏面グランド１０６に通じるビヤホール２を形成する。また、エポキシ系材料等のソルダレジストからなる「遮蔽層」であるパターン３をフリップチップマウントされるエリヤＭＡを囲むように形成する。これらはいずれも通常の基板（プリント基板，セラミック基板）に対する工法で形成することができる。
【００１４】
次いで、図７〜図９に示すように、ＭＭＩＣチップ１０１をフリップチップマウントする。これは通常のはんだバンプを用いた接続や、金バンプを用いた超音波圧接等の手段でマウントすることができる。そして、その後にエポキシ樹脂等からなる封止樹脂４によってマウントされたＭＭＩＣチップ１０１の周囲を固める。
【００１５】
続いて、図１０〜図１２に示すように、ソルダレジストのパターン３で囲まれた内部で露出している配線パターン６を覆うように、「絶縁層」であるフォトレジスト７を塗布した後、硬化させる。このフォトレジスト７は、次に図１３〜図１５を用いて説明するように「導電性接続部材」である導電性接着剤（銀ペースト等）８を硬化させた後においても、アセトン等の溶剤で簡単に選択溶解除去できるような材料のもの、例えばクレゾールノボラック系樹脂等を使用する。
そして、図１３〜図１５に示す如く、フォトレジスト７で覆った部分以外の個所に（図１０〜図１２参照）、導電性接着剤８を付着させ硬化させる。この時点で、ＭＭＩＣチップ１０１の裏面のグランド１１１と導電性接着剤８，基板のビヤホール２，基板裏面のグランド１０６が電気的に接続される。その後、先のフォトレジスト７をアセトン等の溶剤で溶解除去すると、図１〜図３の示した状態となる。
【００１６】
なお、本発明の目的達成の別の手段として、本実施の形態の如く図１〜図３に示した基板配線部（配線パターン６，１０４の配線部）だけを導電性接着剤８の付着を回避するのではなく、前記基板配線部を絶縁樹脂（ソルダレジスト３）で覆ってしまい、その上から全体的に導電性接着剤８で覆う手段も考えられる。しかし、この手段では高周波信号が伝達される線路（図１〜図３で示した５０Ωマイクロストリップライン１０４）も前記絶縁樹脂に覆われることになり、寄生容量による伝送損失が大きくなる可能性がある。本発明の手段（フォトレジストを付着後、除去する手段）によれば、かかる懸念もなく、フリップチップのグランドを確実にとるという本発明の目的を達成することができる。
【００１７】
また、本実施の形態ではアナログ系の高周波ＭＭＩＣチップの場合について説明したが、デジタル系の高速ＩＣチップに対しも本発明を適用できるのは勿論である。
【００１８】
【発明の効果】
以上説明したように本発明によれば、以下の効果を奏することができる。
フリップチップマウントされたフリップチップ（例えばＭＭＩＣチップ）の裏面グランドを、電気的に確実に接地することができる。
また、フリップチップ（例えばＭＭＩＣチップ）表面のマイクロストリップラインによる回路パターン設計において、フリップチップマウントする際にもグランド浮きによる特性ズレを起こさない。
また、絶縁層（例えばフォトレジスト）を用いた部分マスク工法により、導電性接続部材と基板配線がショートすることなく、ＭＭＩＣチップ裏面グランドを確実に接地する構造を、極めて簡便に作製することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の高周波半導体フリップチップのマウント構造を示す平面図である。
【図２】本発明の実施の形態の高周波半導体フリップチップのマウント構造を示し、図１のｂ−ｂ線に沿う断面図である。
【図３】本発明の実施の形態の高周波半導体フリップチップのマウント構造を示し、図１のｃ−ｃ線に沿う断面図である。
【図４】フリップチップのマウント構造の製造過程を示す平面図である。
【図５】フリップチップのマウント構造の製造過程を示し、図４のｂ−ｂ線に沿う断面図である。
【図６】フリップチップのマウント構造の製造過程を示し、図４のｃ−ｃ線に沿う断面図である。
【図７】図４〜図６の続きの製造過程を示す平面図である。
【図８】図４〜図６の続きの製造過程を示し、図７のｂ−ｂ線に沿う断面図である。
【図９】図４〜図６の続きの製造過程を示し、図７のｃ−ｃ線に沿う断面図である。
【図１０】図７〜図９の続きの製造過程を示す平面図である。
【図１１】図７〜図９の続きの製造過程を示し、図１０のｂ−ｂ線に沿う断面図である。
【図１２】図７〜図９の続きの製造過程を示し、図１０のｃ−ｃ線に沿う断面図である。
【図１３】図１０〜図１２の続きの製造過程を示す平面図である。
【図１４】図１０〜図１２の続きの製造過程を示し、図１３のｂ−ｂ線に沿う断面図である。
【図１５】図１０〜図１２の続きの製造過程を示し、図１３のｃ−ｃ線に沿う断面図である。
【図１６】従来の高周波半導体フリップチップのマウント構造を示す断面図である。
【図１７】図１６の要部の拡大図である。
【符号の説明】
ＭＳ…フリップチップのマウント構造、２ ビヤホール…、３…ソルダレジスト（遮蔽層）、４…封止樹脂、６…ＤＣ線路用の配線パターン、７…フォトレジスト（絶縁層）、８…導電性接着剤（導電性接続部材）、１０１…ＭＭＩＣチップ（フリップチップ）、１０２…バンプ、１０３…基板、１０４…５０Ωマイクロストリップラインの配線パターン、１０６…基板の裏面グランド（金属箔層）、１１１…ＭＭＩＣチップの裏面の金メッキ（金属箔層）
Claims (5)
- 一方の面の全面に金属箔層が形成され、他方の面に配線パターンが形成された基板と、
一方の面の全面に金属箔層が形成され、他方の面に形成された金属バンプによって前記基板の他方の面に形成された配線パターンに導通接続して実装されたフリップチップと、
前記基板上に形成され、前記フリップチップの周囲を固めた封止樹脂と、
前記基板において、前記封止樹脂よりも外側に、かつ、前記配線パターンを避けて形成された、前記基板の一方の面と他方の面とを通じるビヤホールと、
前記基板の他方の面に形成された配線パターン上を除いて、前記フリップチップの一方の面の全面を覆い、かつ、前記ビヤホールを充たして形成された、導電性接着剤とからなり、
前記フリップチップの一方の面に形成された金属箔層と、前記基板の一方の面に形成された金属箔層とが、前記ビヤホールを介して前記導電性接着剤によって電気的に接続されている
ことを特徴とするフリップチップのマウント構造。 - 前記フリップチップがＭＭＩＣ（ Monolithic Microwave IC ）チップであることを特徴とする請求項１に記載のフリップチップのマウント構造。
- 前記基板の他方の面に形成された配線パターンが、マイクロストリップラインの配線パターンとＤＣ線路用の配線パターンであることを特徴とする請求項１に記載のフリップチップのマウント構造。
- 基板の一方の面の全体を金属箔層で覆い、他方の面に配線パターンを形成する工程と、
前記基板の配線パターンを避けた位置に、ビヤホールを形成する工程と、
一方の面の全面に金属箔層が形成され、他方の面に金属バンプが形成されたフリップチップを、前記金属バンプと前記基板の配線パターンとを接続することによってマウントする工程と、
前記フリップチップの周囲を樹脂によって封止する工程と、
前記基板の他方の面に形成された配線パターンを覆って絶縁層を形成する工程と、
前記フリップチップの一方の面に形成された金属箔層の全面を覆い、かつ、前記ビヤホールを充たして、導電性接着剤を設けることにより、前記フリップチップの一方の面に形成された金属箔層と、前記基板の一方の面に形成された金属箔層とを電気的に接続する工程と、
前記絶縁層を除去する工程とを有する
ことを特徴とするフリップチップのマウント方法。 - 前記絶縁層をフォトレジストによって形成し、前記フォトレジストを溶剤で溶解除去することを特徴とする請求項４に記載のフリップチップのマウント方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23601998A JP3928267B2 (ja) | 1998-08-21 | 1998-08-21 | フリップチップのマウント構造及びフリップチップのマウント方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23601998A JP3928267B2 (ja) | 1998-08-21 | 1998-08-21 | フリップチップのマウント構造及びフリップチップのマウント方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000068407A JP2000068407A (ja) | 2000-03-03 |
| JP3928267B2 true JP3928267B2 (ja) | 2007-06-13 |
Family
ID=16994573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23601998A Expired - Lifetime JP3928267B2 (ja) | 1998-08-21 | 1998-08-21 | フリップチップのマウント構造及びフリップチップのマウント方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3928267B2 (ja) |
-
1998
- 1998-08-21 JP JP23601998A patent/JP3928267B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000068407A (ja) | 2000-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5866942A (en) | Metal base package for a semiconductor device | |
| US7161242B2 (en) | Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element | |
| US6849936B1 (en) | System and method for using film deposition techniques to provide an antenna within an integrated circuit package | |
| US20040136123A1 (en) | Circuit devices and method for manufacturing the same | |
| JP2010219210A (ja) | 半導体装置およびその製造方法 | |
| US6851184B2 (en) | Method for manufacturing a printed circuit board | |
| JP2005198051A (ja) | 高周波モジュール | |
| KR20020046134A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| KR101447325B1 (ko) | 적응적 패터닝을 통한 저 손실 상호접속부와의 이종 칩 집적 | |
| US7719119B2 (en) | Semiconductor device, electronic apparatus comprising the same, and method for fabrication of substrate for semiconductor device used therein | |
| KR100300922B1 (ko) | 반도체장치 | |
| JP2002100698A (ja) | 半導体装置用パッケージおよび半導体装置 | |
| KR102609629B1 (ko) | 고주파 전력 증폭기용 반도체 패키지, 그의 실장 구조 및 그의 제조 방법 | |
| JP3928267B2 (ja) | フリップチップのマウント構造及びフリップチップのマウント方法 | |
| JP2006211620A (ja) | フィルタ及びデュプレクサ | |
| JPH1117063A (ja) | 半導体チップ実装用回路基板、半導体チップ収納用パッケージ、及び半導体デバイス | |
| JP3715120B2 (ja) | ハイブリッドモジュール | |
| JP3879267B2 (ja) | 電子部品およびその製造方法 | |
| US20230223355A1 (en) | Electronic component module, and method of manufacturing the same | |
| JP4010615B2 (ja) | 半導体装置 | |
| JPH09252191A (ja) | 回路基板装置 | |
| CN112038779B (zh) | 天线半导体封装装置及其制造方法 | |
| JP3879475B2 (ja) | 配線基板及びそれを用いた半導体装置並びに配線基板の製造方法 | |
| JP2000294733A (ja) | 高周波フリップチップ実装基板のパターンレイアウト | |
| JP2003110049A (ja) | 高周波ｉｃパッケージ、高周波ｉｃパッケージを使用する高周波ユニット及び、その製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050308 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070226 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |