JP3925280B2

JP3925280B2 - Manufacturing method of semiconductor device

Info

Publication number: JP3925280B2
Application number: JP2002104818A
Authority: JP
Inventors: 章博岡本; 直川野辺; 康晴亀山; 明司柴田
Original assignee: Hitachi Cable Ltd
Current assignee: Hitachi Cable Ltd
Priority date: 2002-04-08
Filing date: 2002-04-08
Publication date: 2007-06-06
Anticipated expiration: 2022-04-08
Also published as: JP2003303918A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、ボンディング用開口部を有する絶縁基板上に設けられた配線の一部が前記ボンディング用開口部上を通る配線基板上に半導体チップを設け、前記ボンディング用開口部上で配線を切断して前記半導体チップの外部電極と接続した半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
従来、インターポーザと呼ばれる配線基板上に半導体チップを実装した半導体装置には、前記配線基板と前記半導体チップの間に、絶縁性の弾性体を介在させた半導体装置がある。
【０００３】
前記弾性体を介在させた半導体装置は、例えば、図２０及び図２１に示すように、ボンディング用開口部１Ｆを有する絶縁基板１の表面に配線（導体パターン）２が設けられた配線基板上に、前記弾性体３を介在させて前記半導体チップ４が設けられている。このとき、前記配線２は、前記半導体チップの外部電極と接続される部分（インナーリード部）２Ａが、前記絶縁基板のボンディング用開口部１Ｆに突出している。また、前記弾性体３は、前記絶縁基板のボンディング用開口部１Ｆと重なる領域が開口されている。ここで、図２１は、図２０のＣ−Ｃ’線での断面図である。
【０００４】
このとき、前記半導体チップ４の外部電極４０１は、前記絶縁基板１のボンディング用開口部１Ｆ及び前記弾性体３の開口部と重なる領域内に設けられており、前記絶縁基板のボンディング用開口部１Ｆに突出した前記インナーリード部２Ａを変形させて、前記半導体チップの外部電極４０１と接続している。
【０００５】
またこのとき、前記配線２のインナーリード部は、図２２に示すように、第１の方向から前記ボンディング用開口部１Ｆに突出する第１インナーリード部２Ａと、前記第１の方向と反対の第２の方向から前記ボンディング用開口部１Ｆに突出する第２インナーリード部２Ｂが設けられている。ここで、図２２は、図２０の領域ＡＲ７の拡大平面図である。また、前記第１インナーリード部２Ａ及び前記第２インナーリード部２Ｂの延長線上にはそれぞれ、突出部２Ｃがある。
【０００６】
前記弾性体３を介在させた半導体装置では、前記配線基板（絶縁基板１）と前記半導体チップ４の熱膨張係数の差による熱応力を、前記弾性体３で緩和することができる。そのため、熱履歴による前記半導体チップ４のはがれを防ぐことができる。
【０００７】
また、前記第１インナーリード部２Ａ及び前記第２インナーリード部２Ｂを前記絶縁基板１から浮かせ、変形させて前記半導体チップの外部電極４０１と接続することにより、前記各インナーリード部２Ａ，２Ｂが動きやすくなるので、前記各インナーリード部２Ａ，２Ｂと前記半導体チップの外部電極４０１との接続部に応力が集中するのを防ぐことができる。そのため、前記各インナーリード部２Ａ，２Ｂと前記半導体チップの外部電極４０１との接続部のはがれを低減することができる。
【０００８】
前記弾性体３を介在させた半導体装置に用いる配線基板の製造方法を簡単に説明すると、まず、図２３に示すように、ボンディング用開口部１Ｆを有する絶縁基板１上に配線（導体パターン）２を形成する。このとき、前記配線２は、前記絶縁基板に設けられたボンディング用開口部１Ｆ上を通るように形成する。またこのとき、前記配線２の、前記ボンディング用開口部１Ｆ上を通る部分（以下、空中配線部と称する）は、前記半導体チップを実装したときに、切断して前記半導体チップの外部電極と接続するインナーリード部として用いられる。そのため、前記空中配線部には、図２３に示したように、前記配線の切断位置を制御するためのくびれ（以下、ノッチと称する）Ｎを設けておく。
【０００９】
またこのとき、前記インナーリード部には、第１の方向から前記ボンディング用開口部１Ｆに突出する前記第１インナーリード部２Ａと、第２の方向から前記ボンディング用開口部１Ｆに突出する前記第２インナーリード部２Ｂがある。そのため、前記ノッチＮは、図２３に示すように、前記第１インナーリード部２Ａ及び前記第２インナーリード部２Ｂが、前記半導体チップの外部電極と接続可能な長さになる位置に設ける。
【００１０】
前記絶縁基板１上に前記配線２を形成し、前記配線の表面に前記機能めっき（図示しない）を形成した後、前記絶縁基板１上に、前記絶縁基板のボンディング用開口部１Ｆと同じ領域が開口した弾性体３を形成する。
【００１１】
前記手順で形成した配線基板を用いて半導体装置を製造するときには、まず、前記配線基板の前記弾性体３上に半導体チップ４を貼り付け、接着する。
【００１２】
次に、ボンディングツールを用いて、前記ボンディング用開口部１Ｆ上で、前記空中配線部の前記ノッチＮが設けられた部分に圧力をかけて前記配線を切断し、続けて、切断した配線の一方を前記半導体チップの外部電極４０１と電気的に接続する。
【００１３】
次に、前記絶縁基板１のボンディング用開口部１Ａ内を絶縁体５で封止する。このとき、図示は省略するが、前記半導体チップ４の側面部分、あるいは前記半導体チップ４の露出面全面も前記絶縁体で封止する。
【００１４】
その後、前記絶縁基板１に設けられた外部接続端子用開口部に、Ｓｎ−Ｐｂ系はんだなどの接合材を用いたボール状の外部接続端子６を設けると、図２０及び図２１に示したような半導体装置を得ることができる。
【００１５】
【発明が解決しようとする課題】
しかしながら、前記従来の技術では、図２３に示したように、前記配線２の空中配線部は、１本の空中配線部が半導体チップの１つの外部電極４０１と対応している。すなわち、前記空中配線部は、前記第１インナーリード部２Ａ、もしくは前記第２インナーリード部２Ｂのいずれかとして用いられる。そのため、前記配線基板上に実装する半導体チップ４の外部電極４０１は、例えば、図２４に示すように、前記ボンディング用開口部１Ｆと重なる領域内に、１本の直線状に配置しなければならない。
【００１６】
また、近年、前記半導体チップ４は、高機能化とともに、動作が高速化（高周波化）しているため、外部電極の数が多くなる傾向にある。このとき、図２３に示したような、従来の配線基板を用いると、前記半導体チップ４の外部電極４０１は、１本の直線状に配置しなければならないため、前記半導体チップ４が、前記外部電極４０１の並んだ方向（紙面水平方向）に長くなっていく。同様に、前記配線基板も、図２３に示した、前記空中配線部が並ぶ方向（紙面水平方向）に長くなっていくという問題があった。
【００１７】
また、前記半導体装置は、高機能化や動作の高速化に加えて、小型化も進んでいる。しかしながら、図２０及び図２１に示したような、従来の半導体装置の場合、前記半導体チップ４の外部電極４０１の数を増やそうとすると、前記半導体チップ４及び配線基板の外形寸法が大きくなってしまい、装置の小型化が難しいという問題があった。
【００１８】
すなわち、図２０及び図２１に示したような、従来の半導体装置では、前記半導体チップ４の外形寸法を変えることなく、前記半導体チップ４の外部電極４０１の数を増やすことが難しくなってきているという問題があった。
【００１９】
本発明の目的は、開口部を有する絶縁基板上に設けられた配線の一部が前記開口部上を通る配線基板上に半導体チップを設け、前記開口部上で配線を切断して前記半導体チップの外部電極と接続した半導体装置において、半導体チップの外形寸法を変化させずに外部電極の数を増やすことが可能な技術を提供することにある。
【００２０】
本発明の他の目的は、開口部を有する絶縁基板上に設けられた配線の一部が前記開口部上を通る配線基板上に半導体チップを設け、前記開口部上で配線を切断して前記半導体チップの外部電極と接続した半導体装置において、前記半導体チップの外部電極が増えた場合の装置の大型化を防ぐことが可能な技術を提供することにある。
【００２１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００２２】
【課題を解決するための手段】
本発明において開示される発明の概要を説明すれば、以下の通りである。
【００２３】
（１）ボンディング用開口部を有する絶縁基板の表面に配線が形成された配線基板上に、絶縁性の弾性体を介在させて半導体チップを実装する半導体チップ実装工程を備える半導体装置の製造方法であって、前記配線基板は、前記配線の一部が前記ボンディング用開口部上を通るように形成され、前記半導体チップは、その外部電極の少なくとも一部が２列に配置されており、前記半導体チップ実装工程は、前記配線基板上に、前記弾性体を介在させて半導体チップを接着する半導体チップ接着工程と、前記配線基板の配線を前記ボンディング用開口部上で切断する配線切断工程と、前記ボンディング用開口部上で切断した配線の一方のうち、前記２列に配置された外部電極に対応するものを、前記半導体チップの第１の列の外部電極と電気的に接続し、前記ボンディング用開口部上で切断した配線の他方のうち、前記２列に配置された外部電極に対応するものを、前記半導体チップの第２の列の外部電極と電気的に接続する配線接続工程とを有することを特徴とする半導体装置の製造方法である。
【００２４】
前記（１）の手段によれば、前記絶縁基板のボンディング用開口部上を通る一本の配線を切断したときに、それぞれの突出部を前記半導体チップの外部電極と接続することにより、前記ボンディング用開口部上を通る配線の間隔が、従来の配線基板と同じ間隔であれば、前記半導体チップの外形寸法を変えることなく、前記配線と接続可能な外部電極の数を、最大で約２倍に増やすことができる。
【００２５】
（２）ボンディング用開口部を有する絶縁基板の表面に配線が形成された配線基板を形成する配線基板形成工程と、前記配線基板上に、絶縁性の弾性体を介在させて前記半導体チップを実装する半導体チップ実装工程とを備える半導体装置の製造方法であって、前記半導体チップは、その外部電極の少なくとも一部が２列に配置されており、前記配線基板形成工程は、前記絶縁基板にボンディング用開口部を形成する開口部形成工程と、前記絶縁基板の表面に前記ボンディング用開口部を通る配線を形成する配線形成工程とを有し、前記半導体チップ実装工程は、前記配線基板上に、前記弾性体を介在させて半導体チップを接着する半導体チップ接着工程と、前記配線基板の配線を前記ボンディング用開口部上で切断する配線切断工程と、前記ボンディング用開口部上で切断した配線の一方のうち、前記２列に配置された外部電極に対応するものを、前記半導体チップの第１の列の外部電極と電気的に接続し、前記ボンディング用開口部上で切断した配線の他方のうち、前記２列に配置された外部電極に対応するものを、前記半導体チップの第２の列の外部電極と電気的に接続する配線接続工程とを有することを特徴とする半導体装置の製造方法である。
【００２６】
前記（２）の手段によれば、前記（１）の手段と同様に、前記絶縁基板のボンディング用開口部上を通る一本の配線を切断したときに、それぞれの突出部を前記半導体チップの外部電極と接続することにより、前記ボンディング用開口部上を通る配線の数及び間隔が従来の配線基板と同じであれば、前記半導体チップの外形寸法を変えることなく、前記配線と接続可能な外部電極の数を、最大で約２倍に増やすことができる。
【００２７】
また、前記（２）の手段において、前記開口部形成工程及び前記配線形成工程の後、前記絶縁基板の前記配線が形成された面に、前記絶縁基板のボンディング用開口部と同じ領域を開口した絶縁性の弾性体を貼り付ける弾性体貼付工程を設けることにより、前記半導体チップ貼付工程が容易になる。
【００２８】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
【００２９】
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
【００３０】
【発明の実施の形態】
（実施例１）
図１乃至図３は、本発明による実施例１の半導体装置の概略構成を示す模式図であり、図１は半導体装置の平面図、図２は図１のＡ−Ａ’線での断面図、図３は図１の領域Ｌ１の拡大平面図である。
【００３１】
図１乃至図３において、１は絶縁基板、１Ａはボンディング用開口部、１Ｂは外部接続端子用開口部、２は配線、２Ａは第１インナーリード部、２Ｂは第２インナーリード部、３は弾性体、４は半導体チップ、４０１は半導体チップの外部電極、５は絶縁体、６は外部接続端子である。
【００３２】
本実施例１の半導体装置は、図１及び図２に示すように、ボンディング用開口部１Ａを有する絶縁基板１の表面に配線２を設けた配線基板と、前記配線基板上に、絶縁性の弾性体３を介在させて設けられた半導体チップ４とからなる。
【００３３】
また、前記配線２は、図１及び図２に示したように、前記半導体チップの外部電極４０１と接続される部分（インナーリード部）が、前記絶縁基板のボンディング用開口部１Ａ上に突出しており、前記ボンディング用開口部１Ａ内で前記配線のインナーリード部と前記半導体チップの外部電極４０１が電気的に接続されている。このとき、前記配線２のインナーリード部は、図１及び図２に示したように、第１の方向から前記ボンディング用開口部１Ａに突出した第１インナーリード部２Ａと、前記第１の方向と反対の第２の方向から前記ボンディング用開口部１Ａに突出した第２インナーリード部２Ｂがある。
【００３４】
また、本実施例１の半導体装置では、図３に示すように、前記第１インナーリード部２Ａの延長線上に、前記第２インナーリード部２Ｂが設けられている。このとき、前記半導体チップ４の、前記第１インナーリード部２Ａと接続された外部電極４０１と、前記第２インナーリード部２Ｂと接続された外部電極４０１とは、０．３mmから０．５mm程度の間隔で配置される。
【００３５】
また、前記ボンディング用開口部１Ａの内部は、図２に示すように、絶縁体５で封止されている。またこのとき、図示は省略するが、前記半導体チップ４の側面、あるいは前記半導体チップ４の周囲も、絶縁体で封止される。
【００３６】
また、前記絶縁基板１には、前記ボンディング用開口部１Ａの他に、図２に示すように、外部接続端子を設けるための開口部１Ｂが設けられており、前記開口部１Ｂ上に、前記配線２と電気的に接続されたボール状の外部接続端子６が設けられている。
【００３７】
図４至図６は、本実施例１の半導体装置に用いる配線基板の概略構成を示す模式図であり、図４は配線基板の平面図、図５は図４のＢ−Ｂ’線での断面図、図６はの領域ＡＲ２の拡大平面図である。
【００３８】
本実施例１の半導体装置に用いる配線基板は、図４及び図５に示すように、ボンディング用開口部１Ａを有する絶縁基板１と、前記絶縁基板１の表面に設けられた配線２とからなり、前記配線２の一部が前記絶縁基板のボンディング用開口部１Ａ上を通るように設けられている。
【００３９】
このとき、前記配線２の一部である空中配線部は、半導体チップを実装するときに切断して、前記半導体チップの外部電極４０１と電気的に接続するインナーリード部であり、図６に示すように、前記空中配線部の中央付近には、前記空中配線部を切断しやすくするためのノッチＮが設けられている。またこのとき、前記空中配線部を前記ノッチＮで切断したときに、一方の突出部２Ａが前記第１インナーリード部となり、他方の突出部２Ｂが前記第２インナーリード部になる。そのため、前記空中配線部の長さは、前記ノッチＮで切断したときの前記第１インナーリード部２Ａの長さＣＬ１、及び前記第２インナーリード部２Ｂの長さＣＬ２がそれぞれ、前記半導体チップの外部電極４０１と接続可能な長さになるように設ける。またこのとき、前記空中配線部は、前記ノッチＮが設けられた部分に圧力をかけて切断するため、前記空中配線部が長すぎると、前記空中配線部をうまく切断できない可能性がある。そのため、第１インナーリード部２Ａの長さＣＬ１及び前記第２インナーリード部２Ｂの長さＣＬ２のそれぞれが、例えば、０．５mmから０．６mm程度になるように設ける。
【００４０】
また、本実施例１の半導体装置に用いる配線基板では、前記ノッチＮは、図６に示したように、前記第１インナーリード部２Ａと前記第２インナーリード部２Ｂが同じ長さになるように、前記空中配線部の中央に設けられているが、これに限らず、前記第１インナーリード部２Ａの長さＣＬ１、及び前記第２インナーリード部２Ｂの長さＣＬ２が、前記半導体チップの外部電極４０１と接続可能な長さになる位置であれば、どこに設けられていてもよい。
【００４１】
また、本実施例１の配線基板では、図５に示したように、前記絶縁基板１上に、前記絶縁基板１のボンディング用開口部１Ａと同じ領域が開口された絶縁性の弾性体３が設けられている。
【００４２】
図４乃至図６に示したような配線基板の場合、１本の配線２の空中配線部を切断したときに、一方を前記第１インナーリード部２Ａとして用い、他方を前記第２インナーリード部２Ｂとして用いることができる。そのため、前記配線２の空中配線部の数及び間隔が、前記図２３に示したような、従来の配線基板の空中配線部の数及び間隔と同じであれば、従来の配線基板に比べて、２倍の数のインナーリード部を設けることができる。
【００４３】
図７乃至図１１は、本実施例１の半導体装置の製造方法を説明するための模式図であり、図７（ａ）、図７（ｂ）、及び図７（ｃ）は本実施例１の半導体装置に用いる配線基板を形成する各工程の断面図、図８は本実施例１の半導体装置に用いる半導体チップの平面図、図９は配線基板上に半導体チップを接着する工程の断面図、図１０及び図１１は配線基板の配線と半導体チップの外部電極を接続する工程の断面図である。なお、図１０及び図１１は、図９の領域ＡＲ３の拡大断面図である。
【００４４】
本実施例１の半導体装置の製造方法は、大きく分けると、前記配線基板を形成する配線基板形成工程と、前記配線基板形成工程で形成した配線基板上に半導体チップを実装する半導体チップ実装工程に分けられる。
【００４５】
前記配線基板形成工程では、まず、図７（ａ）に示すように、前記ボンディング用開口部１Ａ及び外部接続端子用開口部１Ｂが設けられた絶縁基板１上に導体膜２’を形成する。このとき、前記絶縁基板１には、例えば、ポリイミドテープなどの表面に接着剤（図示しない）が設けられたテープ材料を用い、金型を用いた打ち抜き加工により前記ボンディング用開口部１Ａ及び前記外部接続端子用開口部１Ｂを形成する。その後、前記絶縁基板１の表面に、前記接着剤（図示しない）を用いて、電解銅箔あるいは圧延銅箔などの導体膜２’を接着する。
【００４６】
また、前記手順に限らず、例えば、前記ポリイミドテープなどの絶縁基板１に前記銅箔などの導体膜２’を接着した後、エッチングにより前記ボンディング用開口部１Ａ及び前記外部接続端子用開口部１Ｂを形成してもよい。また、その他にも、前記絶縁基板１上に、スパッタリングやめっきにより導体膜２’を形成した後、エッチングにより前記ボンディング用開口部１Ａ及び前記外部接続端子用開口部１Ｂを形成してもよい。
【００４７】
次に、図７（ｂ）に示すように、前記導体膜２’をエッチングして配線（導体パターン）２を形成する。
【００４８】
このとき、前記ボンディング用開口部１Ａ及び前記空中配線部は、図６に示したように、前記空中配線部を前記ノッチＮで切断したときに、前記第１インナーリード部２Ａ及び前記第２インナーリード部２Ｂが、半導体チップの外部電極４０１と接続可能な長さになるように形成する。
【００４９】
その後、例えば、図７（ｃ）に示すように、前記絶縁基板１の、前記配線２が形成された面に、絶縁性の弾性体３を形成する。前記弾性体３は、例えば、エポキシ樹脂とアクリルゴムの混合材などの両面に接着剤（図示しない）が設けられたものを用いる。また、前記弾性体３は、前記絶縁基板１のボンディング用開口部１Ａと同じ領域に開口部３Ａを形成しておく。
【００５０】
また、前記手順により形成した配線基板では、半導体チップ４を実装したときに、前記配線２の空中配線部を切断し、前記第１インナーリード部２Ａと前記第２インナーリード部２Ｂとして用いる。そのため、前記配線基板に実装する半導体チップ４の外部電極４０１は、図８に示すように、前記配線基板のボンディング用開口部１Ａと重なる領域内に、第１の列Ｌ１と第２の列Ｌ２のそれぞれに直線状に形成しておく。このとき、前記第１の列Ｌ１と前記第２の列Ｌ２は、例えば、０．３mmから０．５mm程度の間隔になるようにする。またこのとき、前記外部電極４０１は、前記第１の列Ｌ１あるいは前記第２の列Ｌ２の直線上に配置されている必要はなく、前記第１の列Ｌ１及び前記第２の列Ｌ２に沿って配置されていればよい。
【００５１】
前記手順により形成した配線基板上に、図８に示したような半導体チップ４を実装する半導体チップ実装工程では、まず、図９に示すように、前記配線基板上に、前記弾性体３を介在させて半導体チップ４を接着する。
【００５２】
次に、図１０に示すように、ボンディングツール７を用いて、前記ボンディング用開口部１Ａ上で、前記空中配線部に形成した前記ノッチＮに荷重をかけて前記配線を切断する。続けて、図１１に示すように、前記ボンディングツール７を移動させ、前記切断した配線の一方、すなわち、第１インナーリード部２Ａと前記半導体チップ４における第１の列Ｌ１の外部電極４０１とを電気的に接続する。その後、図示は省略するが、前記ボンディングツール７を再び移動させて、前記切断した配線の他方、すなわち、第２インナーリード部２Ｂと前記半導体チップ４における第２の列Ｌ２の外部電極４０１とを電気的に接続する。
【００５３】
前記図１０及び図１１に示した手順を、前記ボンディング用開口部１Ａ上を通る全ての配線に対して繰り返し行った後、前記絶縁基板のボンディング用開口部１Ａ内を絶縁体５で封止し、前記絶縁基板の外部接続端子用開口部１Ｂに、Ｓｎ−Ｐｂ系はんだなどの接合材を用いてボール状の外部接続端子６を形成すると、本実施例１の半導体装置を得ることができる。
【００５４】
以上説明したように、本実施例１の半導体装置によれば、図４乃至図６に示したような配線基板を用いることにより、前記絶縁基板のボンディング用開口部上を通る１本の配線を切断したときに、それぞれの突出部をインナーリード部として用い、半導体チップの外部電極４０１に接続することができる。そのため、前記配線基板の空中配線部の数を増やすことなく、前記第１インナーリード部２Ａ及び前記第２インナーリード部２Ｂの数を増やすことができる。
【００５５】
また、前記空中配線部の数を増やすことなく、前記第１インナーリード部２Ａ及び前記第２インナーリード部２Ｂの数を増やすことができるため、半導体チップ４の外形寸法を変化させることなく、半導体チップの外部電極４０１を増やすことが容易になる。このとき、前記半導体チップの外部電極４０１は、図８に示したように、前記絶縁基板のボンディング用開口部１Ａと重なる領域内に２列に設けることができる。そのため、前記半導体チップの外部電極４０１の数を、従来の外部電極４０１の数に比べて、最大で約２倍にすることができる。
【００５６】
また、前記半導体チップの外部電極の数を、約２倍にまで増やすことができるため、前記外部電極４０１の数が増えたときに、前記半導体装置が大型化するのを防ぐことができる。
【００５７】
また、前記空中配線部の数及び間隔が、前記図２３に示したような、従来の配線基板の空中配線部の数及び間隔と同じ場合、従来の配線基板に比べて、インナーリードの数を２倍に増やすことができる。そのため、従来の配線基板のように、前記ボンディング用開口部１Ａの数を増やすことなく、インナーリード部の数を増やせる。そのため、前記配線基板上に前記半導体チップを実装するときに、前記インナーリード部と前記半導体チップの外部電極の接続が容易になる。
【００５８】
（実施例２）
図１２及び図１３は、本発明による実施例２の半導体装置の概略構成を示す模式図であり、図１２は半導体装置の平面図、図１３は図１２の領域ＡＲ４の拡大平面図である。
【００５９】
図１２及び図１３において、１は絶縁基板、１Ａは第１ボンディング用開口部、１Ｃは第２ボンディング用開口部、２は配線、２Ａは第１インナーリード部、２Ｂは第２インナーリード部、４は半導体チップ、４０１は半導体チップの外部電極である。
【００６０】
本実施例２の半導体装置は、前記実施例１で説明した半導体装置とほぼ同様の構成であり、ボンディング用開口部を有する絶縁基板１の表面に配線２を設けた配線基板と、前記配線基板上に、絶縁性の弾性体３を介在させて設けられた半導体チップ４とからなるため、その詳細な説明は省略する。
【００６１】
本実施例２の半導体装置において、前記実施例１で説明した半導体装置と異なる点は、図１２及び図１３に示すように、前記絶縁基板１に、第１ボンディング用開口部１Ａと第２ボンディング用開口部１Ｃが設けられている点である。
【００６２】
このとき、前記第１ボンディング用開口部１Ａは、前記実施例１の半導体装置と同様で、図１２及び図１３に示すように、第１の方向から前記ボンディング用開口部１Ａに突出した第１インナーリード部２Ａと、前記第１の方向と反対の第２の方向から前記ボンディング用開口部１Ａに突出し、かつ、前記第１インナーリード部２Ａの延長線上に設けられた第２インナーリード部２Ｂのそれぞれが、半導体チップの外部電極４０１と電気的に接続されている。
【００６３】
一方、前記第２ボンディング用開口部１Ｃは、前記図２２に示したような、従来の半導体装置と同様で、図１２及び図１３に示すように、前記第２インナーリード部２Ｂは、前記第１インナーリード部２Ａの延長線上になく、前記第１インナーリード部２Ａ及び前記第２インナーリード部２Ｂの延長線上には、突出部２Ｃが設けられている。
【００６４】
図１４及び図１５は、本実施例２の半導体装置に用いる配線基板の概略構成を示す模式図であり、図１４は配線基板の平面図、図１５は図１４の領域ＡＲ５の拡大平面図である。
【００６５】
本実施例２の半導体装置に用いる配線基板は、図１４及び図１５に示すように、第１ボンディング用開口部１Ａ及び第２ボンディング用開口部１Ｃを有する絶縁基板１と、前記絶縁基板１の表面に設けられた配線２とからなり、前記配線２の空中配線部は、前記絶縁基板の前記第１ボンディング用開口部１Ａ及び前記第２ボンディング用開口部１Ｃ上を通るように設けられている。
【００６６】
このとき、前記第１ボンディング用開口部１Ａ上を通る空中配線部は、前記実施例１で説明した配線基板のように、前記配線の中央付近に、前記空中配線部を切断しやすくするためのノッチＮが設けられている。またこのとき、前記空中配線部の長さは、前記ノッチＮで切断したときに、第１インナーリード部２Ａ及び第２インナーリード部２Ｂのそれぞれが、前記半導体チップの外部電極４０１と接続可能な長さになるように設ける。
【００６７】
また、前記第２ボンディング用開口部１Ｃ上を通る空中配線部は、従来の配線基板のように、前記空中配線部を切断したときに、切断したうちのどちらか一方の突出部のみをインナーリード部として用いる。そのため、前記ノッチＮは、前記第２ボンディング用開口部１Ｃの端部のどちらかに近い位置に設けられている。
【００６８】
図１４及び図１５に示した配線基板の製造方法は、前記実施例１で説明した配線基板の製造方法と同じであるため、その説明は省略する。
【００６９】
図１６は、本実施例２の半導体装置に用いる半導体チップの概略構成を示す模式平面図である。
【００７０】
前記実施例１の半導体装置に用いる配線基板では、図４乃至図７に示したように、前記ボンディング用開口部上の全ての空中配線部を、切断したときに前記第１インナーリード部２Ａと前記第２インナーリード部２Ｂとして用いる例を示したが、これに限らず、本実施例２の半導体装置に用いる配線基板のように、部分的に、従来の配線基板と同じ構成の部分が含まれていてもよい。
【００７１】
その場合、前記配線基板上に実装する半導体チップの外部電極４０１は、図１６に示すように、前記第１ボンディング用開口部１Ａと重なる領域内は、前記外部電極を２列に配置し、前記第２ボンディング用開口部１Ｂと重なる領域内は、従来と同じ１列に配置すればよい。
【００７２】
図１６に示した半導体チップ４を前記配線基板上に実装するときは、前記実施例１で説明した実装方法と同じであるため、その説明は省略する。
【００７３】
本実施例２の場合、前記外部電極４０１を部分的に２列に配置することができるため、前記半導体チップ４の外形寸法を変化させることなく、前記外部電極４０１の数を増やすことができる。
【００７４】
以上説明したように、本実施例２の半導体装置によれば、前記実施例１と同様に、前記絶縁基板の開口部上を通る１本の配線を切断したときに、半導体チップの２つの外部電極に接続することができる。そのため、従来の半導体チップの外形寸法を変化させることなく、半導体チップの外部電極を増やすことが容易になる。このとき、前記ボンディング用開口部上の全ての配線を、２つの外部電極に接続する必要はなく、例えば、図１４及び図１５に示したように、第１ボンディング用開口部１Ａ上を通る配線は２つの外部電極に接続し、第２ボンディング用開口部１Ｃ上を通る配線は、従来のように１つの外部電極と接続してもよい。
【００７５】
図１７は、前記実施例２の半導体装置の変形例を説明するための模式図であり、半導体装置に用いる配線基板の概略構成を示す平面図である。なお、図１７の平面図は、図１４の領域ＡＲ５に相当する拡大平面図である。
【００７６】
前記実施例２の半導体装置に用いる配線基板は、図１４及び図１５に示したように、前記第１ボンディング用開口部１Ａと前記第２ボンディング用開口部１Ｃを設けたが、これに限らず、図１７に示すように、一つのボンディング用開口部１Ｄ上に、全ての空中配線部を設けてもよい。
【００７７】
この場合、前記ボンディング用開口部１Ｄの形状は、例えば、図１７に示すように、１本の空中配線部を第１インナーリード部２Ａと第２インナーリード２Ｂとして用いる領域の幅が、従来のボンディング用開口部の幅に比べて広くなるように形成すればよい。
【００７８】
図１８及び図１９は、前記実施例２の半導体装置の他の変形例を説明するための模式図であり、図１８は半導体装置に用いる配線基板の平面図、図１９は図１８の領域ＡＲ６の拡大平面図である。
【００７９】
前記実施例２の半導体装置に用いる配線基板、及び図１７に示したような配線基板では、切断して第１インナーリード部２Ａと第２インナーリード部２Ｂとして用いる空中配線部と、１本の空中配線部を切断して第１インナーリード部２Ａもしくは第２インナーリード部２Ｂとして用いる空中配線部とを分けて設けているが、これに限らず、図１８及び図１９に示すように、両方の空中配線部が混在していてもよい。
【００８０】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。
【００８１】
【発明の効果】
本発明において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００８２】
（１）開口部を有する絶縁基板上に設けられた配線の一部が前記開口部上を通る配線基板上に半導体チップを設け、前記開口部上で配線を切断して前記半導体チップの外部電極と接続した半導体装置において、半導体チップの外形寸法を変化させずに外部電極の数を増やすことができる。
【００８３】
（２）開口部を有する絶縁基板上に設けられた配線の一部が前記開口部上を通る配線基板上に半導体チップを設け、前記開口部上で配線を切断して前記半導体チップの外部電極と接続した半導体装置において、前記半導体チップの外部電極が増えた場合の装置の大型化を防ぐことができる。
【図面の簡単な説明】
【図１】本発明による実施例１の半導体装置の概略構成を示す模式平面図である。
【図２】本実施例１の半導体装置の概略構成を示す模式図であり、図１のＡ−Ａ’線での断面図である。
【図３】本実施例１の半導体装置の概略構成を示す模式図であり、図１の領域ＡＲ１の拡大平面図である。
【図４】本実施例１の半導体装置に用いる配線基板の概略構成を示す模式平面図である。
【図５】本実施例１の半導体装置に用いる配線基板の概略構成を示す模式図であり、図４のＢ−Ｂ’線での断面図である。
【図６】本実施例１の半導体装置に用いる配線基板の概略構成を示す模式図であり、図４の領域ＡＲ２の拡大平面図である。
【図７】本実施例１の半導体装置の製造方法を説明するための模式図であり、図７（ａ）、図７（ｂ）、及び図７（ｃ）はそれぞれ、配線基板を製造する各工程の断面図である。
【図８】本実施例１の半導体装置の製造方法を説明するための模式図であり、半導体装置に用いる半導体チップの概略構成を示す平面図である。
【図９】本実施例１の半導体装置の製造方法を説明するための模式図であり、配線基板に半導体チップを接着する工程の断面図である。
【図１０】本実施例１の半導体装置の製造方法を説明するための模式図であり、配線基板の配線と半導体チップの外部電極を接続する工程の断面図である。
【図１１】本実施例１の半導体装置の製造方法を説明するための模式図であり、配線基板の配線と半導体チップの外部電極を接続する工程の断面図である。
【図１２】本発明による実施例２の半導体装置の概略構成を示す模式平面図である。
【図１３】本実施例２の半導体装置の概略構成を示す模式図であり、図１２の領域ＡＲ４の拡大平面図である。
【図１４】本実施例２の半導体装置に用いる配線基板の概略構成を示す模式平面図である。
【図１５】本実施例２の半導体装置に用いる配線基板の概略構成を示す模式図であり、図１４の領域ＡＲ５の拡大平面図である。
【図１６】本実施例２の半導体装置に用いる半導体チップの概略構成を示す模式平面図である。
【図１７】前記実施例２の半導体装置の変形例を説明するための模式図であり、半導体装置に用いる配線基板の概略構成を示す平面図である。
【図１８】前記実施例２の半導体装置の他の変形例を説明するための模式図であり、半導体装置に用いる配線基板の概略構成を示す平面図である。
【図１９】前記実施例２の半導体装置の他の変形例を説明するための模式図であり、図１８の領域ＡＲ６の拡大平面図である。
【図２０】従来の半導体装置の概略構成を示す模式平面図である。
【図２１】従来の半導体装置の概略構成を示す模式図であり、図２０のＣ−Ｃ’線での断面図である。
【図２２】従来の半導体装置の概略構成を示す模式図であり、図２０の領域ＡＲ７の拡大平面図である。
【図２３】従来の半導体装置に用いる配線基板の概略構成を示す模式平面図である。
【図２４】従来の半導体装置に用いる半導体チップの概略構成を示す模式平面図である。
【符号の説明】
１絶縁基板
１Ａボンディング用開口部（第１ボンディング用開口部）
１Ｂ外部接続端子用開口部
１Ｃ第２ボンディング用開口部
１Ｄ，１Ｅ，１Ｆボンディング用開口部
２配線
２Ａ第１インナーリード部
２Ｂ第２インナーリード部
３弾性体
４半導体チップ
４０１半導体チップの外部電極
５絶縁体
６外部接続端子
７ボンディングツール
Ｎくびれ（ノッチ）[0001]
BACKGROUND OF THE INVENTION
The present invention Semiconductor device With respect to the manufacturing method, in particular, a semiconductor chip is provided on a wiring board in which a part of wiring provided on an insulating substrate having a bonding opening passes over the bonding opening, and wiring is provided on the bonding opening. The present invention relates to a technique effective when applied to a semiconductor device that is cut and connected to an external electrode of the semiconductor chip.
[0002]
[Prior art]
Conventionally, a semiconductor device in which a semiconductor chip is mounted on a wiring substrate called an interposer includes a semiconductor device in which an insulating elastic body is interposed between the wiring substrate and the semiconductor chip.
[0003]
For example, as shown in FIGS. 20 and 21, the semiconductor device with the elastic body interposed is formed on a wiring board in which wiring (conductor pattern) 2 is provided on the surface of the insulating substrate 1 having the bonding opening 1F. The semiconductor chip 4 is provided with the elastic body 3 interposed therebetween. At this time, the wiring 2 is connected to an external electrode of the semiconductor chip ( Inner lead part ) 2A protrudes into the bonding opening 1F of the insulating substrate. Further, the elastic body 3 is opened in a region overlapping with the bonding opening 1F of the insulating substrate. Here, FIG. 21 is a cross-sectional view taken along the line CC ′ of FIG.
[0004]
At this time, the external electrode 401 of the semiconductor chip 4 is provided in a region overlapping the bonding opening 1F of the insulating substrate 1 and the opening of the elastic body 3, and the bonding opening 1F of the insulating substrate 1 is provided. The inner lead portion 2A protruding in the direction is deformed and connected to the external electrode 401 of the semiconductor chip.
[0005]
Further, at this time, as shown in FIG. 22, the inner lead portion of the wiring 2 is opposite to the first direction and the first inner lead portion 2A protruding from the first direction to the bonding opening 1F. A second inner lead portion 2B protruding from the second direction to the bonding opening 1F is provided. Here, FIG. 22 is an enlarged plan view of the area AR7 of FIG. In addition, there are protrusions 2C on the extended lines of the first inner lead portion 2A and the second inner lead portion 2B, respectively.
[0006]
In the semiconductor device in which the elastic body 3 is interposed, thermal stress due to a difference in thermal expansion coefficient between the wiring board (insulating substrate 1) and the semiconductor chip 4 can be relaxed by the elastic body 3. Therefore, it is possible to prevent the semiconductor chip 4 from peeling off due to the thermal history.
[0007]
Further, the first inner lead portion 2A and the second inner lead portion 2B are floated from the insulating substrate 1, deformed, and connected to the external electrode 401 of the semiconductor chip, so that the inner lead portions 2A and 2B are connected to each other. Since it becomes easy to move, it is possible to prevent stress from concentrating on the connection portion between the inner lead portions 2A and 2B and the external electrode 401 of the semiconductor chip. Therefore, it is possible to reduce the peeling of the connecting portion between each of the inner lead portions 2A and 2B and the external electrode 401 of the semiconductor chip.
[0008]
A method of manufacturing a wiring board used in a semiconductor device with the elastic body 3 interposed will be briefly described. First, as shown in FIG. 23, a wiring (conductor pattern) 2 is formed on an insulating substrate 1 having a bonding opening 1F. Form. At this time, the wiring 2 is formed so as to pass over the bonding opening 1F provided in the insulating substrate. At this time, the portion of the wiring 2 that passes over the bonding opening 1F (hereinafter referred to as the aerial wiring portion) is cut and connected to the external electrode of the semiconductor chip when the semiconductor chip is mounted. Used as an inner lead part. Therefore, as shown in FIG. 23, the aerial wiring section has a constriction (for controlling the cutting position of the wiring) Less than, notch Call ) N is provided.
[0009]
At this time, the inner lead portion includes the first inner lead portion 2A protruding from the first direction into the bonding opening portion 1F and the first inner lead portion protruding from the second direction into the bonding opening portion 1F. There are two inner lead portions 2B. Therefore, as shown in FIG. 23, the notch N is provided at a position where the first inner lead portion 2A and the second inner lead portion 2B can be connected to the external electrode of the semiconductor chip.
[0010]
After forming the wiring 2 on the insulating substrate 1 and forming the functional plating (not shown) on the surface of the wiring, the same region as the bonding opening 1F of the insulating substrate is formed on the insulating substrate 1. Opened elastic body 3 is formed.
[0011]
When manufacturing a semiconductor device using the wiring board formed in the above procedure, first, the semiconductor chip 4 is bonded and bonded onto the elastic body 3 of the wiring board.
[0012]
Next, using a bonding tool, on the bonding opening 1F, pressure is applied to the portion of the aerial wiring portion where the notch N is provided to cut the wiring, and then one of the cut wirings Is electrically connected to the external electrode 401 of the semiconductor chip.
[0013]
Next, the inside of the bonding opening 1 A of the insulating substrate 1 is sealed with an insulator 5. At this time, although not shown, the side surface portion of the semiconductor chip 4 or the entire exposed surface of the semiconductor chip 4 is also sealed with the insulator.
[0014]
Then, when the ball-shaped external connection terminals 6 using a bonding material such as Sn—Pb solder are provided in the external connection terminal openings provided in the insulating substrate 1, as shown in FIGS. Can be obtained.
[0015]
[Problems to be solved by the invention]
However, in the prior art, as shown in FIG. Wiring 2 In the aerial wiring portion, one aerial wiring portion corresponds to one external electrode 401 of the semiconductor chip. That is, Aerial wiring section Is used as either the first inner lead portion 2A or the second inner lead portion 2B. Therefore, the external electrodes 401 of the semiconductor chip 4 mounted on the wiring board must be arranged in a single straight line in a region overlapping with the bonding opening 1F, for example, as shown in FIG. .
[0016]
Further, in recent years, the semiconductor chip 4 tends to increase in the number of external electrodes because the function is increased and the operation is performed at higher speed (higher frequency). At this time, when a conventional wiring substrate as shown in FIG. 23 is used, the external electrodes 401 of the semiconductor chip 4 must be arranged in a single straight line. It becomes longer in the direction in which the electrodes 401 are arranged (the horizontal direction on the paper). Similarly, the wiring board has a problem that it becomes longer in the direction in which the aerial wiring portions are arranged (the horizontal direction on the paper surface) shown in FIG.
[0017]
Further, the semiconductor device has been miniaturized in addition to high functionality and high speed operation. However, in the case of the conventional semiconductor device as shown in FIGS. 20 and 21, if the number of the external electrodes 401 of the semiconductor chip 4 is increased, the external dimensions of the semiconductor chip 4 and the wiring board are increased. There was a problem that it was difficult to reduce the size of the apparatus.
[0018]
That is, in the conventional semiconductor device as shown in FIGS. 20 and 21, it is difficult to increase the number of external electrodes 401 of the semiconductor chip 4 without changing the external dimensions of the semiconductor chip 4. There was a problem.
[0019]
An object of the present invention is to provide a semiconductor chip on a wiring board in which a part of wiring provided on an insulating substrate having an opening passes over the opening, and cut the wiring on the opening to cut the semiconductor chip. It is an object of the present invention to provide a technology capable of increasing the number of external electrodes without changing the external dimensions of a semiconductor chip in a semiconductor device connected to the external electrodes.
[0020]
Another object of the present invention is to provide a semiconductor chip on a wiring board in which a part of wiring provided on an insulating substrate having an opening passes over the opening, and cut the wiring on the opening to An object of the present invention is to provide a technology capable of preventing an increase in size of a semiconductor device connected to external electrodes of a semiconductor chip when the number of external electrodes of the semiconductor chip is increased.
[0021]
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
[0022]
[Means for Solving the Problems]
The outline of the invention disclosed in the present invention will be described as follows.
[0023]
( 1 ) On the surface of an insulating substrate having an opening for bonding wiring A method of manufacturing a semiconductor device comprising a semiconductor chip mounting step of mounting a semiconductor chip with an insulating elastic body interposed on a wiring board on which is formed, wherein the wiring board has a part of the wiring as described above. Formed to pass over the bonding opening The semiconductor chip has at least part of its external electrodes arranged in two rows. The semiconductor chip mounting step includes a semiconductor chip bonding step for bonding the semiconductor chip on the wiring board with the elastic body interposed therebetween, and a wiring for cutting the wiring board wiring on the bonding opening. One of the cutting process and the wiring cut on the bonding opening Of these, corresponding to the external electrodes arranged in the two rows The first of the semiconductor chip Outside the column The other of the wires electrically connected to the electrode and cut on the bonding opening Of these, corresponding to the external electrodes arranged in the two rows The second of the semiconductor chip Outside the column A method for manufacturing a semiconductor device, comprising: a wiring connection step for electrically connecting to an electrode.
[0024]
Said ( 1 ), When one wiring passing over the bonding opening of the insulating substrate is cut, each protrusion is connected to the external electrode of the semiconductor chip, thereby On the opening If the distance between the wirings passing through the wiring is the same as that of the conventional wiring substrate, the number of external electrodes connectable to the wirings can be increased by a maximum of about 2 times without changing the external dimensions of the semiconductor chip. it can.
[0025]
( 2 ) On the surface of an insulating substrate having an opening for bonding wiring A method of manufacturing a semiconductor device, comprising: a wiring board forming step of forming a wiring board on which the semiconductor chip is formed; and a semiconductor chip mounting step of mounting the semiconductor chip on an insulating elastic body on the wiring board. And The semiconductor chip has at least part of its external electrodes arranged in two rows, The wiring board forming step includes an opening forming step of forming a bonding opening in the insulating substrate, and the bonding opening through the surface of the insulating substrate. wiring A wiring forming step of forming a semiconductor chip, and the semiconductor chip mounting step includes bonding a semiconductor chip on the wiring substrate with the elastic body interposed therebetween, and bonding the wiring on the wiring substrate to the bonding substrate. One of the wiring cutting process cut | disconnected on the opening part for wiring, and the wiring cut | disconnected on the said opening part for bonding Of these, corresponding to the external electrodes arranged in the two rows The first of the semiconductor chip Outside the column The other of the wires electrically connected to the electrode and cut on the bonding opening Of these, corresponding to the external electrodes arranged in the two rows The second of the semiconductor chip Outside the column A method of manufacturing a semiconductor device, comprising: a wiring connection step of electrically connecting to an electrode.
[0026]
Said ( 2 ) 1 In the same manner as the above-mentioned means, when one wiring passing over the bonding opening of the insulating substrate is cut, each protrusion is connected to an external electrode of the semiconductor chip, thereby On the opening If the number and interval of the wirings passing through the same are the same as those of the conventional wiring substrate, the number of external electrodes connectable to the wirings can be increased up to about twice without changing the external dimensions of the semiconductor chip. it can.
[0027]
The above ( 2 ), After the opening forming step and the wiring forming step, an insulating elastic body in which the same region as the bonding opening of the insulating substrate is opened on the surface of the insulating substrate on which the wiring is formed. By providing an elastic body attaching step for attaching the semiconductor chip, the semiconductor chip attaching step is facilitated.
[0028]
Hereinafter, the present invention will be described in detail together with embodiments (examples) with reference to the drawings.
[0029]
In all the drawings for explaining the embodiments, parts having the same function are given the same reference numerals and their repeated explanation is omitted.
[0030]
DETAILED DESCRIPTION OF THE INVENTION
Example 1
1 to 3 are schematic views showing a schematic configuration of a semiconductor device according to a first embodiment of the present invention. FIG. 1 is a plan view of the semiconductor device, and FIG. 2 is a cross-sectional view taken along line AA ′ of FIG. 3 is an enlarged plan view of a region L1 in FIG.
[0031]
1 to 3, 1 is an insulating substrate, 1A is a bonding opening, 1B is an external connection terminal opening, 2 is a wiring, 2A is a first inner lead portion, 2B is a second inner lead portion, An elastic body, 4 is a semiconductor chip, 401 is an external electrode of the semiconductor chip, 5 is an insulator, and 6 is an external connection terminal.
[0032]
As shown in FIGS. 1 and 2, the semiconductor device of Example 1 is formed on the surface of an insulating substrate 1 having a bonding opening 1A. wiring 2 and a semiconductor chip 4 provided on the wiring board with an insulating elastic body 3 interposed therebetween.
[0033]
Further, as shown in FIGS. 1 and 2, the wiring 2 is a portion connected to the external electrode 401 of the semiconductor chip ( Inner lead part ) Protrudes above the bonding opening 1A of the insulating substrate, and the inner lead portion of the wiring and the external electrode 401 of the semiconductor chip are electrically connected in the bonding opening 1A. At this time, as shown in FIGS. 1 and 2, the inner lead portion of the wiring 2 includes a first inner lead portion 2A protruding from the first direction to the bonding opening 1A, and the first direction. There is a second inner lead portion 2B protruding from the second direction opposite to the bonding opening 1A.
[0034]
Further, in the semiconductor device according to the first embodiment, as shown in FIG. 3, the second inner lead portion 2B is provided on an extension line of the first inner lead portion 2A. At this time, the external electrode 401 connected to the first inner lead part 2A and the external electrode 401 connected to the second inner lead part 2B of the semiconductor chip 4 are about 0.3 mm to 0.5 mm. Arranged at intervals of Be done .
[0035]
Further, the inside of the bonding opening 1A is sealed with an insulator 5 as shown in FIG. At this time, although not shown, the side surface of the semiconductor chip 4 or the periphery of the semiconductor chip 4 is also sealed with an insulator. Be done .
[0036]
In addition to the bonding opening 1A, the insulating substrate 1 is provided with an opening 1B for providing an external connection terminal, as shown in FIG. A ball-shaped external connection terminal 6 electrically connected to the wiring 2 is provided.
[0037]
4 to 6 are schematic views showing a schematic configuration of the wiring board used in the semiconductor device of the first embodiment, FIG. 4 is a plan view of the wiring board, and FIG. 5 is a BB ′ line in FIG. Sectional drawing and FIG. 6 are the enlarged plan views of area | region AR2.
[0038]
As shown in FIGS. 4 and 5, the wiring substrate used in the semiconductor device of Example 1 was provided on the surface of the insulating substrate 1 having the bonding opening 1 A and the insulating substrate 1. wiring 2 and a part of the wiring 2 is provided so as to pass over the bonding opening 1A of the insulating substrate. Have .
[0039]
At this time, the wiring 2 Is part The aerial wiring portion is an inner lead portion that is cut when the semiconductor chip is mounted, and is electrically connected to the external electrode 401 of the semiconductor chip, and as shown in FIG. 6, near the center of the aerial wiring portion. To facilitate cutting the aerial wiring part notch N is provided. At this time, when the aerial wiring portion is cut at the notch N, one protruding portion 2A becomes the first inner lead portion, and the other protruding portion 2B becomes the second inner lead portion. Therefore, the length of the aerial wiring portion is determined by the length CL1 of the first inner lead portion 2A and the length CL2 of the second inner lead portion 2B when cut by the notch N, respectively. It is provided so as to have a length connectable to the external electrode 401. At this time, since the aerial wiring portion is cut by applying pressure to the portion where the notch N is provided, if the aerial wiring portion is too long, the aerial wiring portion may not be cut well. Therefore, each of the length CL1 of the first inner lead portion 2A and the length CL2 of the second inner lead portion 2B is provided to be about 0.5 mm to 0.6 mm, for example.
[0040]
Further, in the wiring board used in the semiconductor device according to the first embodiment, the notch N is formed so that the first inner lead portion 2A and the second inner lead portion 2B have the same length as shown in FIG. Although not limited to this, the length CL1 of the first inner lead portion 2A and the length CL2 of the second inner lead portion 2B are not limited to this. It may be provided anywhere as long as it has a length that can be connected to the external electrode 401.
[0041]
Further, in the wiring board of the first embodiment, as shown in FIG. 5, the insulating elastic body 3 in which the same region as the bonding opening 1 A of the insulating substrate 1 is opened on the insulating substrate 1. Is provided.
[0042]
In the case of the wiring board as shown in FIGS. 4 to 6, when the aerial wiring part of one wiring 2 is cut, one is used as the first inner lead part 2A and the other is used as the second inner lead part. It can be used as 2B. Therefore, said Of wiring 2 If the number and spacing of the aerial wiring portions are the same as the number and spacing of the aerial wiring portions of the conventional wiring board as shown in FIG. 23, the number of inner wirings is twice that of the conventional wiring substrate. A lead portion can be provided.
[0043]
7 to 11 are schematic views for explaining the method of manufacturing the semiconductor device according to the first embodiment. FIGS. 7A, 7B, and 7C illustrate the first embodiment. FIG. 8 is a plan view of a semiconductor chip used in the semiconductor device of the first embodiment, and FIG. 9 is a cross-sectional view of the process of bonding the semiconductor chip on the wiring substrate. 10 and 11 are cross-sectional views of the process of connecting the wiring of the wiring board and the external electrodes of the semiconductor chip. 10 and 11 are enlarged sectional views of the area AR3 in FIG.
[0044]
Manufacturing method of semiconductor device of Example 1 Is In general, it can be divided into a wiring board forming process for forming the wiring board and a semiconductor chip mounting process for mounting a semiconductor chip on the wiring board formed in the wiring board forming process.
[0045]
In the wiring substrate formation step, first, as shown in FIG. 7A, a conductor film 2 ′ is formed on the insulating substrate 1 provided with the bonding opening 1A and the external connection terminal opening 1B. At this time, for example, a tape material having an adhesive (not shown) provided on the surface thereof, such as a polyimide tape, is used for the insulating substrate 1, and the bonding opening 1A and the external portion are punched out using a mold. A connection terminal opening 1B is formed. Thereafter, a conductor film 2 ′ such as an electrolytic copper foil or a rolled copper foil is bonded to the surface of the insulating substrate 1 using the adhesive (not shown).
[0046]
For example, the bonding opening 1A and the external connection terminal opening 1B are etched by bonding a conductive film 2 ′ such as a copper foil to the insulating substrate 1 such as the polyimide tape. May be formed. In addition, after forming the conductor film 2 ′ on the insulating substrate 1 by sputtering or plating, the bonding opening 1A and the external connection terminal opening 1B may be formed by etching.
[0047]
Next, as shown in FIG. 7B, the conductor film 2 ′ is etched to form a wiring (conductor pattern) 2.
[0048]
At this time, as shown in FIG. 6, the bonding opening 1A and the aerial wiring portion are formed by the first inner lead portion 2A and the second inner lead when the aerial wiring portion is cut by the notch N. The lead portion 2B is formed to have a length connectable to the external electrode 401 of the semiconductor chip.
[0049]
Then, for example, as shown in FIG. 7C, an insulating elastic body 3 is formed on the surface of the insulating substrate 1 on which the wiring 2 is formed. The elastic body 3 is, for example, one having an adhesive (not shown) provided on both sides, such as a mixture of epoxy resin and acrylic rubber. The elastic body 3 has an opening 3 A formed in the same region as the bonding opening 1 A of the insulating substrate 1.
[0050]
In the wiring board formed by the above procedure, the semiconductor chip 4 When the wiring is mounted 2 The aerial wiring portion is cut and used as the first inner lead portion 2A and the second inner lead portion 2B. Therefore, as shown in FIG. 8, the external electrode 401 of the semiconductor chip 4 mounted on the wiring board has a first row L1 and a second row L2 in a region overlapping the bonding opening 1A of the wiring board. Each is formed linearly. At this time, the first row L1 and the second row L2 are set to have an interval of about 0.3 mm to 0.5 mm, for example. At this time, the external electrode 401 does not have to be arranged on the straight line of the first row L1 or the second row L2, but extends along the first row L1 and the second row L2. As long as they are arranged.
[0051]
In the semiconductor chip mounting step of mounting the semiconductor chip 4 as shown in FIG. 8 on the wiring board formed by the above procedure, first, as shown in FIG. 9, the elastic body 3 is interposed on the wiring board. Then, the semiconductor chip 4 is bonded.
[0052]
Next, as shown in FIG. 10, using the bonding tool 7, the wiring is cut by applying a load to the notch N formed in the aerial wiring portion on the bonding opening 1 A. Subsequently, as shown in FIG. 11, the bonding tool 7 is moved, and one of the cut wires, that is, the first inner lead portion. 2A And the semiconductor chip 1st row L1 in 4 The external electrode 401 is electrically connected. Thereafter, although not shown, the bonding tool 7 is moved again, and the other of the cut wires, that is, the second inner lead portion 2B and the semiconductor chip. Second row L2 in 4 The external electrode 401 is electrically connected.
[0053]
The procedure shown in FIGS. 10 and 11 is repeated for all the wirings passing over the bonding opening 1A, and then the bonding opening 1A of the insulating substrate is sealed with an insulator 5. When the ball-shaped external connection terminal 6 is formed in the external connection terminal opening 1B of the insulating substrate using a bonding material such as Sn—Pb solder, the semiconductor device of the first embodiment can be obtained.
[0054]
As described above, according to the semiconductor device of the first embodiment, by using the wiring substrate as shown in FIGS. 4 to 6, one wiring passing over the bonding opening of the insulating substrate can be formed. When cut, each protruding portion can be used as an inner lead portion and connected to the external electrode 401 of the semiconductor chip. Therefore, the wiring board Aerial wiring The number of the first inner lead portions 2A and the second inner lead portions 2B can be increased without increasing the number.
[0055]
Also, the above Aerial wiring The number of the first inner lead portions 2A and the second inner lead portions 2B can be increased without increasing the number of the external electrodes 401 of the semiconductor chip without changing the external dimensions of the semiconductor chip 4. It becomes easy to increase. At this time, as shown in FIG. 8, the external electrodes 401 of the semiconductor chip can be provided in two rows in a region overlapping the bonding opening 1A of the insulating substrate. Therefore, the number of external electrodes 401 of the semiconductor chip can be increased to about twice as many as the number of conventional external electrodes 401.
[0056]
In addition, since the number of external electrodes of the semiconductor chip can be increased to about twice, it is possible to prevent the semiconductor device from being enlarged when the number of external electrodes 401 is increased.
[0057]
Also, the above Aerial wiring When the number and interval of the same are the same as the number and interval of the aerial wiring portions of the conventional wiring board as shown in FIG. 23, the number of inner leads can be doubled compared to the conventional wiring board. it can. Therefore, the number of inner lead portions can be increased without increasing the number of bonding openings 1A as in the conventional wiring board. Therefore, when the semiconductor chip is mounted on the wiring board, the inner lead portion and the external electrode of the semiconductor chip can be easily connected.
[0058]
(Example 2)
12 and 13 are schematic views showing a schematic configuration of the semiconductor device according to the second embodiment of the present invention. FIG. 12 is a plan view of the semiconductor device, and FIG. 13 is an enlarged plan view of a region AR4 in FIG.
[0059]
FIG. as well as In FIG. 13, 1 is an insulating substrate, 1A is a first bonding opening, 1C is a second bonding opening, 2 is a wiring, 2A is a first inner lead portion, 2B is a second inner lead portion, and 4 is a semiconductor. A chip 401 is an external electrode of the semiconductor chip.
[0060]
The semiconductor device according to the second embodiment has substantially the same configuration as the semiconductor device described in the first embodiment, and is formed on the surface of the insulating substrate 1 having a bonding opening. wiring 2 and a semiconductor chip 4 provided on the wiring board with an insulating elastic body 3 interposed therebetween, a detailed description thereof will be omitted.
[0061]
The semiconductor device of the second embodiment is different from the semiconductor device described in the first embodiment in that a first bonding opening 1A and a second bonding are formed in the insulating substrate 1 as shown in FIGS. 1C for the opening is provided.
[0062]
At this time, the first bonding opening 1A is the same as the semiconductor device of the first embodiment. As shown in FIGS. 12 and 13, the first bonding opening 1A protrudes from the first direction into the bonding opening 1A. An inner lead portion 2A and a second inner lead portion 2B protruding from the second direction opposite to the first direction to the bonding opening 1A and provided on an extension line of the first inner lead portion 2A Are electrically connected to the external electrode 401 of the semiconductor chip.
[0063]
On the other hand, the second bonding opening 1C is similar to the conventional semiconductor device as shown in FIG. 22, and as shown in FIGS. 12 and 13, the second inner lead portion 2B is A protrusion 2C is provided on the extension lines of the first inner lead part 2A and the second inner lead part 2B, not on the extension line of the first inner lead part 2A.
[0064]
14 and 15 are schematic views showing a schematic configuration of a wiring board used in the semiconductor device of the second embodiment, FIG. 14 is a plan view of the wiring board, and FIG. 15 is an enlarged plan view of an area AR5 in FIG. is there.
[0065]
As shown in FIGS. 14 and 15, the wiring substrate used in the semiconductor device of the second embodiment includes an insulating substrate 1 having a first bonding opening 1 A and a second bonding opening 1 C, and the insulating substrate 1. Provided on the surface wiring 2 and the aerial wiring portion of the wiring 2 is the first bonding opening 1A of the insulating substrate. as well as It is provided so as to pass over the second bonding opening 1C.
[0066]
At this time, the aerial wiring portion passing over the first bonding opening 1A is used to easily cut the aerial wiring portion near the center of the wiring as in the wiring substrate described in the first embodiment. notch N is provided. At this time, the length of the aerial wiring portion is such that when cut by the notch N, each of the first inner lead portion 2A and the second inner lead portion 2B can be connected to the external electrode 401 of the semiconductor chip. Provide a length.
[0067]
In addition, the aerial wiring portion that passes over the second bonding opening 1C has only one protruding portion of the inner lead as an inner lead when the aerial wiring portion is cut as in a conventional wiring board. Used as part. Therefore, the notch N Is provided at a position close to one of the ends of the second bonding opening 1C.
[0068]
The manufacturing method of the wiring board shown in FIGS. 14 and 15 is the same as the manufacturing method of the wiring board described in the first embodiment, and thus the description thereof is omitted.
[0069]
FIG. 16 is a schematic plan view showing a schematic configuration of a semiconductor chip used in the semiconductor device of the second embodiment.
[0070]
In the wiring board used in the semiconductor device of the first embodiment, as shown in FIGS. 4 to 7, when all the aerial wiring portions on the bonding openings are cut, the first inner lead portions 2A and Although the example used as said 2nd inner lead part 2B was shown, not only this but the part of the same structure as the conventional wiring board is partially included like the wiring board used for the semiconductor device of this Example 2. It may be.
[0071]
In that case, external electrodes of the semiconductor chip to be mounted on the wiring board 401 As shown in FIG. 16, the external electrodes are arranged in two rows in the region overlapping with the first bonding opening 1A, and the region overlapping with the second bonding opening 1B is the same as the conventional one. What is necessary is just to arrange | position in 1 row.
[0072]
When the semiconductor chip 4 shown in FIG. 16 is mounted on the wiring board, it is the same as the mounting method described in the first embodiment, and thus the description thereof is omitted.
[0073]
In the case of the second embodiment, since the external electrodes 401 can be partially arranged in two rows, the number of the external electrodes 401 can be increased without changing the external dimensions of the semiconductor chip 4.
[0074]
As described above, according to the semiconductor device of the second embodiment, as in the first embodiment, when one wiring passing over the opening of the insulating substrate is cut, two external parts of the semiconductor chip are removed. Can be connected to an electrode. Therefore, it becomes easy to increase the external electrodes of the semiconductor chip without changing the external dimensions of the conventional semiconductor chip. At this time, it is not necessary to connect all the wirings on the bonding opening to the two external electrodes. For example, as shown in FIGS. 14 and 15, the wiring passing over the first bonding opening 1A. May be connected to two external electrodes, and the wiring passing over the second bonding opening 1C may be connected to one external electrode as in the prior art.
[0075]
FIG. 17 is a schematic diagram for explaining a modification of the semiconductor device of the second embodiment, and is a plan view showing a schematic configuration of a wiring board used in the semiconductor device. Note that the plan view of FIG. 17 is an enlarged plan view corresponding to the area AR5 of FIG.
[0076]
As shown in FIGS. 14 and 15, the wiring board used in the semiconductor device of the second embodiment is provided with the first bonding opening 1A and the second bonding opening 1C. As shown in FIG. 17, all the aerial wiring portions may be provided on one bonding opening 1D.
[0077]
In this case, the shape of the bonding opening 1D is such that, for example, as shown in FIG. 17, the width of the region where one aerial wiring portion is used as the first inner lead portion 2A and the second inner lead 2B What is necessary is just to form so that it may become wide compared with the width | variety of the opening part for bonding.
[0078]
18 and 19 are schematic views for explaining another modified example of the semiconductor device of the second embodiment. FIG. 18 is a plan view of a wiring board used in the semiconductor device, and FIG. 19 is a region AR6 in FIG. FIG.
[0079]
In the wiring board used in the semiconductor device of the second embodiment and the wiring board as shown in FIG. 17, an aerial wiring part that is cut and used as the first inner lead part 2A and the second inner lead part 2B, The aerial wiring portion is cut and provided separately from the aerial wiring portion used as the first inner lead portion 2A or the second inner lead portion 2B. However, the present invention is not limited to this, as shown in FIGS. The aerial wiring section may be mixed.
[0080]
The present invention has been specifically described above based on the above-described embodiments. However, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention. is there.
[0081]
【The invention's effect】
The effects obtained by typical ones of the inventions disclosed in the present invention will be briefly described as follows.
[0082]
(1) A semiconductor chip is provided on a wiring substrate in which a part of the wiring provided on the insulating substrate having the opening passes over the opening, and the wiring is cut on the opening so that the external electrode of the semiconductor chip The number of external electrodes can be increased without changing the external dimensions of the semiconductor chip.
[0083]
(2) A semiconductor chip is provided on a wiring board in which a part of the wiring provided on the insulating substrate having the opening passes over the opening, and the wiring is cut on the opening to thereby external electrodes of the semiconductor chip. In the semiconductor device connected to the semiconductor device, the increase in the size of the device when the number of external electrodes of the semiconductor chip is increased can be prevented.
[Brief description of the drawings]
FIG. 1 is a schematic plan view showing a schematic configuration of a semiconductor device according to a first embodiment of the present invention.
2 is a schematic diagram illustrating a schematic configuration of the semiconductor device according to the first embodiment, and is a cross-sectional view taken along line AA ′ of FIG. 1;
3 is a schematic diagram showing a schematic configuration of the semiconductor device of Example 1, and is an enlarged plan view of a region AR1 in FIG. 1; FIG.
4 is a schematic plan view showing a schematic configuration of a wiring board used in the semiconductor device of Example 1. FIG.
5 is a schematic diagram showing a schematic configuration of a wiring board used in the semiconductor device of Example 1, and is a cross-sectional view taken along line BB ′ of FIG. 4;
6 is a schematic diagram showing a schematic configuration of a wiring board used in the semiconductor device of the first embodiment, and is an enlarged plan view of a region AR2 in FIG. 4;
FIG. 7 is a schematic view for explaining the method for manufacturing the semiconductor device according to the first embodiment, and FIGS. 7A, 7B, and 7C each manufacture a wiring board; It is sectional drawing of each process.
FIG. 8 is a schematic view for explaining the method for manufacturing the semiconductor device according to the first embodiment, and is a plan view illustrating a schematic configuration of a semiconductor chip used in the semiconductor device.
FIG. 9 is a schematic view for explaining the method for manufacturing the semiconductor device according to the first embodiment, and is a cross-sectional view of a step of bonding a semiconductor chip to a wiring board;
FIG. 10 is a schematic view for explaining the method for manufacturing the semiconductor device according to the first embodiment, and is a cross-sectional view of a process of connecting the wiring of the wiring board and the external electrode of the semiconductor chip.
FIG. 11 is a schematic view for explaining the method for manufacturing the semiconductor device according to the first embodiment, and is a cross-sectional view of a process of connecting the wiring of the wiring board and the external electrode of the semiconductor chip.
FIG. 12 is a schematic plan view showing a schematic configuration of a semiconductor device of Example 2 according to the present invention.
13 is a schematic diagram illustrating a schematic configuration of the semiconductor device according to the second embodiment, and is an enlarged plan view of a region AR4 in FIG. 12;
14 is a schematic plan view showing a schematic configuration of a wiring board used in the semiconductor device of Example 2. FIG.
15 is a schematic diagram showing a schematic configuration of a wiring board used in the semiconductor device of the second embodiment, and is an enlarged plan view of a region AR5 in FIG. 14;
16 is a schematic plan view showing a schematic configuration of a semiconductor chip used in the semiconductor device of Example 2. FIG.
FIG. 17 is a schematic diagram for explaining a modification of the semiconductor device of the second embodiment, and is a plan view showing a schematic configuration of a wiring board used in the semiconductor device.
FIG. 18 is a schematic diagram for explaining another modification of the semiconductor device of the second embodiment, and is a plan view showing a schematic configuration of a wiring board used in the semiconductor device.
FIG. 19 is a schematic diagram for explaining another modified example of the semiconductor device of the second embodiment, and is an enlarged plan view of a region AR6 in FIG. 18;
FIG. 20 is a schematic plan view showing a schematic configuration of a conventional semiconductor device.
21 is a schematic diagram showing a schematic configuration of a conventional semiconductor device, and is a cross-sectional view taken along the line CC ′ of FIG.
22 is a schematic diagram showing a schematic configuration of a conventional semiconductor device, and is an enlarged plan view of a region AR7 in FIG.
FIG. 23 is a schematic plan view showing a schematic configuration of a wiring board used in a conventional semiconductor device.
FIG. 24 is a schematic plan view showing a schematic configuration of a semiconductor chip used in a conventional semiconductor device.
[Explanation of symbols]
1 Insulating substrate
1A Bonding opening (first bonding opening)
1B External connection terminal opening
1C Second bonding opening
1D, 1E, 1F Bonding openings
2 Wiring
2A 1st inner lead part
2B 2nd inner lead part
3 Elastic body
4 Semiconductor chip
401 External electrode of semiconductor chip
5 Insulator
6 External connection terminals
7 Bonding tools
N Constriction (notch)

Claims

A method of manufacturing a semiconductor device comprising a semiconductor chip mounting step of mounting a semiconductor chip with an insulating elastic body interposed on a wiring substrate on which wiring is formed on the surface of an insulating substrate having a bonding opening,
The wiring board is formed so that a part of the wiring passes over the bonding opening , and the semiconductor chip has at least a part of its external electrodes arranged in two rows ,
The semiconductor chip mounting step includes a semiconductor chip bonding step of bonding the semiconductor chip on the wiring substrate with the elastic body interposed therebetween, and a wiring cutting step of cutting the wiring of the wiring substrate on the bonding opening. One of the wirings cut on the bonding opening is electrically connected to the external electrode in the first row of the semiconductor chip, the one corresponding to the external electrode arranged in the two rows, A wiring connection step of electrically connecting the other of the wires cut on the bonding opening corresponding to the external electrodes arranged in the two rows to the external electrodes in the second row of the semiconductor chip; A method for manufacturing a semiconductor device, comprising:

A wiring board forming step of forming a wiring board having wiring formed on the surface of the insulating board having bonding openings, and a semiconductor chip for mounting the semiconductor chip on the wiring board with an insulating elastic body interposed A manufacturing method of a semiconductor device comprising a mounting process,
The semiconductor chip has at least part of its external electrodes arranged in two rows,
The wiring board forming step, an opening forming step of forming a bonding opening in the insulating substrate, the surface of the insulating substrate, and a wiring forming step of forming a wiring through said bonding opening,
The semiconductor chip mounting step includes a semiconductor chip bonding step of bonding the semiconductor chip on the wiring substrate with the elastic body interposed therebetween, and a wiring cutting step of cutting the wiring of the wiring substrate on the bonding opening. One of the wirings cut on the bonding opening is electrically connected to the external electrode in the first row of the semiconductor chip, the one corresponding to the external electrode arranged in the two rows, A wiring connection step of electrically connecting the other of the wires cut on the bonding opening corresponding to the external electrodes arranged in the two rows to the external electrodes in the second row of the semiconductor chip; A method for manufacturing a semiconductor device, comprising:

In the wiring substrate forming step, after the opening forming step and the wiring forming step, an insulating elastic material in which the same region as the bonding opening of the insulating substrate is opened on the surface of the insulating substrate on which the wiring is formed. The method of manufacturing a semiconductor device according to claim 2 , further comprising an elastic body attaching step for attaching the body.