JP2004207303A - Wiring board, semiconductor device, their manufacturing methods, circuit board, and electronic apparatus - Google Patents
Wiring board, semiconductor device, their manufacturing methods, circuit board, and electronic apparatus Download PDFInfo
- Publication number
- JP2004207303A JP2004207303A JP2002371460A JP2002371460A JP2004207303A JP 2004207303 A JP2004207303 A JP 2004207303A JP 2002371460 A JP2002371460 A JP 2002371460A JP 2002371460 A JP2002371460 A JP 2002371460A JP 2004207303 A JP2004207303 A JP 2004207303A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- base substrate
- electrode
- semiconductor device
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器に関する。
【0002】
【発明の背景】
エッチングすることによってベース基板に配線を形成する場合には、アンダカットの程度の差により上端側の幅が配線毎に異なることがあった。半導体チップの電極と配線とを接触させて電気的に接続させる場合、各配線の上端部の幅のばらつきが電極に与える影響を小さくすることができれば、電極の変形を防止することができ、電極と配線との接続を安定させることができるため、信頼性の高い半導体装置を製造することができる。
【0003】
本発明の目的は、電子部品の電極の変形を防止し、電極と配線との安定した接続を可能とする配線基板及び半導体装置並びにそれらの製造方法、回路基板並びに電子機器を提供することにある。
【0004】
【課題を解決するための手段】
(1)本発明に係る配線基板の製造方法は、
ベース基板に形成された導電箔の一部をエッチングによって薄くすること、及び、前記導電箔をエッチングによってパターニングすること、を含み、
前記ベース基板に、電子部品の電極との接合領域に薄肉部を有する配線を形成する。
本発明によれば、電子部品の電極との接合領域に薄肉部を有する配線を形成することができる。薄肉部における電子部品の電極と接合する面では、エッチングの際のアンダカットの差による幅のばらつきが電極に与える影響が小さくなる。そのため、電子部品を搭載したときに電極が変形することを防止することができ、電極と配線との安定した接続を可能とする配線基板を製造することができる。
(2)この配線基板の製造方法において、
前記薄肉部の少なくとも一部が前記ベース基板のデバイスホールの内側に突出するように、前記配線を形成してもよい。
(3)本発明に係る半導体装置の製造方法は、
ベース基板に形成された導電箔の一部をエッチングによって薄くすること、
前記導電箔をエッチングによってパターニングすること、及び、
半導体チップの電極と前記導電箔のエッチングによって形成された面とを接合することを含む。
本発明によれば、電子部品の電極との接合領域に薄肉部を有する配線を形成することができる。薄肉部における電子部品の電極と接合する面では、エッチングの際のアンダカットの差による幅のばらつきが電極に与える影響が小さくなる。そのため、エッチングによって形成された面に電極を接触させることで、電極が変形することを防止することができ、電極と配線との接続信頼性の高い半導体装置を製造することができる。
(4)この半導体装置の製造方法において、
前記半導体チップを前記ベース基板のデバイスホールの内側に配置してもよい。
(5)本発明に係る配線基板は、
ベース基板と、
前記ベース基板に形成された、電子部品の電極との接合領域に薄肉部を有する配線と、
を有する。
本発明によれば、配線は電子部品の電極との接合領域に薄肉部を有する。薄肉部では、上端側の幅のばらつきが電極に与える影響が小さくなるため、電子部品を搭載したときに電極が変形することを防止することができる。これにより、電極と配線との安定した接続を可能とする配線基板を提供することができる。
(6)この配線基板において、
前記薄肉部の少なくとも一部は、前記ベース基板のデバイスホールの内側に突出してもよい。
(7)本発明に係る半導体装置は、
ベース基板と、
前記ベース基板に、表面の一部が低くなった薄肉部を有するように形成されてなる配線と、
電極が前記薄肉部の低くなった側の面に接合されてなる半導体チップと、
を有する。
本発明によれば、半導体チップの電極は薄肉部の低くなった側の面に接合される。薄肉部では配線の幅のばらつきが電極に与える影響が小さくなるため、半導体チップを搭載したときに電極が変形することを防止することができる。そのため、電極と配線との接続信頼性の高い半導体装置を提供することができる。
(8)この半導体装置において、
前記半導体チップは前記ベース基板のデバイスホールの内側に配置されてもよい。
(9)本発明に係る回路基板には、上記半導体装置が実装されてなる。
(10)本発明に係る電子機器は、上記半導体装置を有する。
【0005】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。
【0006】
(配線基板)
図1〜図11は、本発明を適用した実施の形態に係る配線基板の製造方法を説明するための図である。
【0007】
はじめにベース基板10を用意する。ベース基板10は有機系又は無機系のいずれの材料であってもよく、これらの複合構造からなるものであってもよい。ベース基板10として、例えば、ポリエチレンテレフタレート(PET)からなる基板又はフィルムを使用してもよい。あるいはベース基板10としてポリイミド樹脂からなるフレキシブル基板を使用してもよい。フレキシブル基板として、FCP(Flexible Printed Circuit)や、TAB(Tape Automated Bonding)技術で使用されるテープを使用してもよい。
【0008】
ベース基板10は長尺状のものを使用してもよい。長尺状のベース基板は、両端部がリールに巻き取られて、配線基板及び半導体装置の製造工程を行う、リール・トゥ・リールの工程に使用するものであってもよい。そして、本実施の形態に係る半導体装置の製造方法を、リール・トゥ・リールの工程によって行ってもよい。図1に示すように、デバイスホール12とスプロケットホール14とが形成された基板をベース基板10としてもよい。この場合、機械的なうち抜きによって、デバイスホール12及びスプロケットホール14を形成してもよい。1のベース基板10には、デバイスホールが1つのみ形成されていてもよく、2以上の複数のデバイスホール12が形成されていてもよい。ただしこれとは別に、例えば、デバイスホール12を有しない基板を、ベース基板としてもよい。あるいは、デバイスホール12の周囲にアウターリードホールを形成して、これをベース基板10としてもよい。
【0009】
次に、ベース基板10に導電箔20を形成する(図2参照)。導電箔20を単一の金属箔によって形成してもよく、あるいは金属箔を複数層に積層したものを導電箔20としてもよい。例えば、銅箔によって導電箔20を形成してもよい。導電箔20を接着剤によってベース基板10に貼り付けて、ベース基板10に導電箔20を形成してもよい。
【0010】
次に、ベース基板10に形成された導電箔20の一部をエッチングによって薄くする。図3及び図4に示すように、導電箔20の一部(薄くする領域)を避けてレジスト100を形成し、導電箔20をエッチングすることによって、導電箔20の一部を薄くしてもよい。なお、導電箔20の裏面(ベース基板10と対向する側の面)におけるデバイスホール12から露出した部分が除去されることを防止するために、デバイスホール12に保護部材(図示せず)を形成した状態で、導電箔をエッチングしてもよい。
【0011】
図5は、エッチング工程を終了した後の、ベース基板10及び導電箔20の様子を示した図であり、図6は、図5のVI−VI線断面の一部拡大図である。エッチングを行う時間を調整することによって、エッチング後の導電箔20の厚み(詳しくは、薄くなった部分の厚み)を調整してもよい。
【0012】
次に、一部が薄くなった導電箔20を、エッチングによってパターニングする。導電箔20をパターニングすることによって、薄肉部32を有する配線30を形成することができる(図9、図10参照)。薄肉部32の少なくとも一部が、ベース基板10のデバイスホール12の内側に突出するように、導電箔20をエッチングしてもよい。図7は、一部が薄くなった導電箔20に、レジスト200を形成した状態を示す図であり、図8は図7のVIII−VIII線断面の一部拡大図である。図7に示すように、配線30のパターン形状にレジスト200を形成してエッチングすることによって、導電箔20をパターニングしてもよい。また、図示しないメッキリードが形成されるように、導電箔20をパターニングしてもよい。メッキリードを形成した場合、後の工程で、容易に配線30をメッキ処理することができる。なお、導電箔20の裏面を保護するために、デバイスホール12に保護部材が形成された状態で、導電箔20をパターニングするためのエッチングを行ってもよい。
【0013】
配線30は、後の工程で封止される部分(インナーリード)と、外部との電気的な接続に使用される部分(アウターリード)とを有してもよい。インナーリードの一部は、デバイスホール12の内側に突出してもよい。また、配線30をさらに延長して、テストパッド(図示せず)を設けてもよい。
【0014】
そして、配線30にメッキ処理を行う工程や、デバイスホール12に形成された保護部材を除去する工程などを経て、図9に示す配線基板1を製造することができる。なお、図10は図9におけるX−X線断面の一部拡大図であり、図11は図10におけるXI−XI線断面の一部拡大図である。
【0015】
以上の工程によって、ベース基板10に、電子部品の電極との接合領域に薄肉部32を有する配線30が形成された、配線基板1を製造することができる。なお、薄肉部32は配線30の基端側(ベース基板10と対向する側)に形成されてもよい。また、配線30の基端側の面は平らに形成されてもよい。言い換えると、薄肉部32は、配線30の上端側が低くなることで、あるいは段が形成されることで形成された形状であってもよい。すなわち、配線30は、表面の一部が低くなった薄肉部32を有するように形成されてもよい。また、薄肉部32は配線30の先端部に形成されてもよい。なお、薄肉部32の少なくとも一部がベース基板10のデバイスホール12の内側に突出するように、配線30を形成してもよい。さらに、薄肉部32の全てがデバイスホール12の内側に配置されるように、配線30を形成してもよい。
【0016】
従来、エッチングによって配線を形成する場合には、アンダカットの程度の差によって、配線の上端側の幅が配線毎に異なることがあり、電極と配線との接触面積がばらつくことがあった。電極毎に、電極と配線との接触面積の違いが大きい場合、各電極が配線から受ける圧力の差は大きくなる。そして、大きな圧力を受ける電極が変形し、電極と配線との安定した接続が実現できない場合があった。特に、配線の上端側の幅が狭い場合、配線毎の幅の相違が電極に与える影響は大きなものであった。しかし、本実施の形態に係る配線基板の製造方法においては、電子部品の電極との接合領域に薄肉部32を有する配線30が形成される。図11に示した通り、薄肉部32の上端側の幅は、配線30における薄肉部32以外の部分の上端側の幅よりも広くなっている。薄肉部32の上端側の幅が広いため、配線毎に薄肉部32の上端側の幅が異なっていても、その相違は薄肉部32の上端側の幅との関係において、相対的に小さなものとなる。そのため、各薄肉部32の上端側の幅のばらつきが電極に与える影響は小さくなる。そのため、電子部品を搭載したときに電極が変形することを防止することができ、電極と配線との安定した接続を可能とする配線基板1を製造することができる。
【0017】
なお、配線を形成した後に、その一部をエッチングによって薄くして、あるいは機械的に薄くして、薄肉部を有する配線を形成してもよい。これによっても、配線基板1と同様の効果を有する配線基板を製造することができる。
【0018】
本実施の形態に係る半導体装置の製造方法によって製造される配線基板1は、ベース基板10を有する。配線基板1は、ベース基板10に形成された、電子部品の電極との接合領域に薄肉部32を有する配線30を有する。なお、薄肉部32の少なくとも一部は、ベース基板10のデバイスホール12の内側に突出していてもよい。
【0019】
(半導体装置)
図12及び図13は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。
【0020】
はじめに、配線基板1に半導体チップ50を搭載する。配線基板1は上述した方法で製造することができる。半導体チップ50には集積回路が形成されてもよい。半導体チップ50の平面形状は矩形であることが一般的であるが、これに限定されるものではない。半導体チップ50の一方の面には、複数の電極52が形成されてもよい。電極52は、半導体チップ50の面の少なくとも1辺(多くの場合、2辺又は4辺)に沿って並んでいてもよい。また、電極52は、半導体チップ50の面の端部に並んでいてもよく、中央に並んでいてもよい。各電極52は、アルミニウムなどで薄く平らに形成されたパッドと、その上に形成されたバンプとから形成されてもよい。バンプが形成されない場合、パッドを電極52としてもよい。電極52の少なくとも一部を避けて、半導体チップ50にはパッシベーション膜(図示せず)が形成されてもよい。パッシベーション膜は、例えば、SiO2、SiN、ポリイミド樹脂などで形成してもよい。
【0021】
配線基板1における配線30が形成された側から、配線基板1に半導体チップ50を搭載してもよい。半導体チップ50の電極52と導電箔20のエッチングによって形成された面(詳しくは、導電箔20の一部を薄くする際のエッチングによって形成された面)とを接合してもよい。半導体チップ50の電極52と薄肉部32との位置あわせを行った後に、電極52と薄肉部32とのいずれか一方あるいは両方を押圧して、電極52と薄肉部32とを接合してもよい。図12は、配線基板1に半導体チップ50を搭載した図であり、図13は、図12のXIII−XIII線断面の一部拡大図である。図12及び図13に示すように、半導体チップ50をデバイスホール12の内側に配置してもよい。
【0022】
次に、半導体チップ50を樹脂封止する。封止樹脂をポッティングすることによって、半導体チップ50を樹脂封止してもよい。樹脂封止は、配線基板1をリール・トゥ・リールにより搬送しながら行ってもよい。そして、ベース基板10を切断し、配線30を屈曲させるなどの工程を経て、半導体装置2を製造することができる(図14参照)。
【0023】
上述した通り、配線基板1では、配線30における薄肉部32の上端側の幅のばらつきが電極52に与える影響は小さくなっている。そのため、薄肉部32と電極52とを接合させる場合、電極52のそれぞれが薄肉部32から受ける圧力のばらつきは小さくなり、電極52が変形することを防止することができる。そのため、電極52と配線30との安定した接続を実現することができ、信頼性の高い半導体装置2を製造することができる。
【0024】
本実施の形態に係る半導体装置の製造方法によって製造される半導体装置2は、ベース基板10を有する。半導体装置2は、ベース基板10に、表面の一部が低くなった薄肉部32を有するように形成されてなる配線30を有する。半導体装置2は、電極52が薄肉部32の低くなった側の面に接合されてなる半導体チップ50を有する。なお、半導体チップ50は、ベース基板10のデバイスホール12の内側に配置されていてもよい。
【0025】
図14には、本実施の形態に係る半導体装置の製造方法によって製造されてなる半導体装置2が実装された回路基板1000が示されている。なお、回路基板1000には配線パターン300が形成されてもよく、半導体装置2のアウターリードは配線パターン300と電気的に接続されてもよい。また、半導体装置2を有する電子機器として、図15にはノート型パーソナルコンピュータ2000が、図16には携帯電話3000が示されている。
【0026】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図1】本発明を適用した実施の形態に係る配線基板の製造方法を示す図である。
【図2】本発明を適用した実施の形態に係る配線基板の製造方法を示す図である。
【図3】本発明を適用した実施の形態に係る配線基板の製造方法を示す図である。
【図4】本発明を適用した実施の形態に係る配線基板の製造方法を示す図である。
【図5】本発明を適用した実施の形態に係る配線基板の製造方法を示す図である。
【図6】本発明を適用した実施の形態に係る配線基板の製造方法を示す図である。
【図7】本発明を適用した実施の形態に係る配線基板の製造方法を示す図である。
【図8】本発明を適用した実施の形態に係る配線基板の製造方法を示す図である。
【図9】本発明を適用した実施の形態に係る配線基板の製造方法を示す図である。
【図10】本発明を適用した実施の形態に係る配線基板の製造方法を示す図である。
【図11】本発明を適用した実施の形態に係る配線基板の製造方法を示す図である。
【図12】本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。
【図13】本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。
【図14】本発明を適用した実施の形態に係る半導体装置の製造方法によって製造された半導体装置が実装された回路基板を示す図である。
【図15】本発明を適用した実施の形態に係る半導体装置の製造方法によって製造された半導体装置を有する電子機器を示す図である。
【図16】本発明を適用した実施の形態に係る半導体装置の製造方法によって製造された半導体装置を有する電子機器を示す図である。
【符号の説明】
10 ベース基板、 12 デバイスホール、 30 配線、 32 薄肉部、 50 半導体チップ、 52 電極[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a wiring board, a semiconductor device, a manufacturing method thereof, a circuit board, and an electronic device.
[0002]
BACKGROUND OF THE INVENTION
When a wiring is formed on a base substrate by etching, the width on the upper end side may be different for each wiring due to the difference in the degree of undercut. In the case where the electrodes of the semiconductor chip and the wiring are brought into contact and are electrically connected, if the influence of the variation in the width of the upper end of each wiring on the electrode can be reduced, the deformation of the electrode can be prevented, Therefore, a highly reliable semiconductor device can be manufactured.
[0003]
An object of the present invention is to provide a wiring board and a semiconductor device which prevent deformation of an electrode of an electronic component and enable a stable connection between the electrode and a wiring, a method for manufacturing the same, a circuit board, and an electronic device. .
[0004]
[Means for Solving the Problems]
(1) The method of manufacturing a wiring board according to the present invention includes:
Thinning a part of the conductive foil formed on the base substrate by etching, and patterning the conductive foil by etching,
On the base substrate, a wiring having a thin portion in a bonding region with an electrode of an electronic component is formed.
ADVANTAGE OF THE INVENTION According to this invention, the wiring which has a thin part in the junction area | region with the electrode of an electronic component can be formed. On the surface of the thin portion that is to be joined to the electrode of the electronic component, the influence of the variation in width due to the difference in undercut during etching on the electrode is reduced. Therefore, it is possible to prevent the electrodes from being deformed when the electronic component is mounted, and to manufacture a wiring board that enables stable connection between the electrodes and the wiring.
(2) In this method of manufacturing a wiring board,
The wiring may be formed such that at least a part of the thin portion protrudes inside a device hole of the base substrate.
(3) The method for manufacturing a semiconductor device according to the present invention includes:
Part of the conductive foil formed on the base substrate is thinned by etching,
Patterning the conductive foil by etching; and
Joining the electrode of the semiconductor chip to the surface formed by etching the conductive foil.
ADVANTAGE OF THE INVENTION According to this invention, the wiring which has a thin part in the junction area | region with the electrode of an electronic component can be formed. On the surface of the thin portion that is to be joined to the electrode of the electronic component, the influence of the variation in width due to the difference in undercut during etching on the electrode is reduced. Therefore, by bringing the electrode into contact with the surface formed by the etching, the electrode can be prevented from being deformed, and a semiconductor device with high connection reliability between the electrode and the wiring can be manufactured.
(4) In this method of manufacturing a semiconductor device,
The semiconductor chip may be arranged inside a device hole of the base substrate.
(5) The wiring board according to the present invention includes:
A base substrate,
Formed on the base substrate, a wiring having a thin portion in the joint region with the electrode of the electronic component,
Having.
According to the present invention, the wiring has the thin portion in the joint region with the electrode of the electronic component. In the thin portion, the influence of the variation in the width on the upper end side on the electrode is reduced, so that the electrode can be prevented from being deformed when an electronic component is mounted. Thus, it is possible to provide a wiring board that enables stable connection between the electrode and the wiring.
(6) In this wiring board,
At least a part of the thin portion may protrude inside a device hole of the base substrate.
(7) The semiconductor device according to the present invention comprises:
A base substrate,
A wiring formed on the base substrate so as to have a thin portion with a part of the surface lowered;
A semiconductor chip in which an electrode is bonded to the surface on the lower side of the thin portion,
Having.
According to the present invention, the electrode of the semiconductor chip is joined to the surface of the thinner portion on the lower side. In the thin portion, the influence of the variation in the width of the wiring on the electrode is reduced, so that it is possible to prevent the electrode from being deformed when the semiconductor chip is mounted. Therefore, a semiconductor device with high connection reliability between an electrode and a wiring can be provided.
(8) In this semiconductor device,
The semiconductor chip may be disposed inside a device hole of the base substrate.
(9) The above-described semiconductor device is mounted on a circuit board according to the present invention.
(10) An electronic apparatus according to the present invention includes the above semiconductor device.
[0005]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the present invention is not limited to the following embodiments.
[0006]
(Wiring board)
1 to 11 are views for explaining a method for manufacturing a wiring board according to an embodiment to which the present invention is applied.
[0007]
First, the
[0008]
A long substrate may be used as the
[0009]
Next, the
[0010]
Next, a part of the
[0011]
FIG. 5 is a diagram showing a state of the
[0012]
Next, the partially thinned
[0013]
The
[0014]
Then, the
[0015]
Through the above steps, it is possible to manufacture the
[0016]
Conventionally, when a wiring is formed by etching, the width of the upper end side of the wiring may differ for each wiring due to the difference in the degree of undercut, and the contact area between the electrode and the wiring may vary. When the difference in the contact area between the electrode and the wiring is large for each electrode, the difference in the pressure applied to each electrode from the wiring increases. And the electrode which receives a large pressure deform | transforms, and the stable connection of the electrode and wiring was sometimes unable to be implement | achieved. In particular, when the width of the upper end side of the wiring is narrow, the difference in width between the wirings has a great effect on the electrodes. However, in the method of manufacturing a wiring board according to the present embodiment, the
[0017]
After forming the wiring, a part of the wiring may be thinned by etching or mechanically thinned to form a wiring having a thin portion. With this, a wiring board having the same effect as that of the
[0018]
The
[0019]
(Semiconductor device)
12 and 13 are views for explaining a method for manufacturing a semiconductor device according to an embodiment to which the present invention is applied.
[0020]
First, the
[0021]
The
[0022]
Next, the
[0023]
As described above, in the
[0024]
The
[0025]
FIG. 14 shows a
[0026]
Note that the present invention is not limited to the above-described embodiment, and various modifications are possible. For example, the invention includes configurations substantially the same as the configurations described in the embodiments (for example, a configuration having the same function, method, and result, or a configuration having the same object and result). Further, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. Further, the invention includes a configuration having the same operation and effect as the configuration described in the embodiment, or a configuration capable of achieving the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.
[Brief description of the drawings]
FIG. 1 is a diagram showing a method for manufacturing a wiring board according to an embodiment to which the present invention is applied.
FIG. 2 is a diagram illustrating a method of manufacturing a wiring board according to an embodiment to which the present invention is applied.
FIG. 3 is a diagram illustrating a method of manufacturing a wiring board according to an embodiment to which the present invention is applied.
FIG. 4 is a diagram showing a method of manufacturing a wiring board according to an embodiment to which the present invention is applied.
FIG. 5 is a diagram illustrating a method of manufacturing a wiring board according to an embodiment to which the present invention is applied.
FIG. 6 is a diagram illustrating a method of manufacturing a wiring board according to an embodiment to which the present invention is applied.
FIG. 7 is a diagram illustrating a method of manufacturing a wiring board according to an embodiment to which the present invention is applied.
FIG. 8 is a diagram showing a method for manufacturing a wiring board according to an embodiment to which the present invention is applied.
FIG. 9 is a diagram illustrating a method of manufacturing a wiring board according to an embodiment to which the present invention is applied.
FIG. 10 is a diagram illustrating a method of manufacturing a wiring board according to an embodiment to which the present invention is applied.
FIG. 11 is a diagram illustrating a method of manufacturing a wiring board according to an embodiment to which the present invention is applied.
FIG. 12 is a diagram illustrating a method of manufacturing a semiconductor device according to an embodiment to which the present invention is applied.
FIG. 13 is a diagram illustrating a method of manufacturing a semiconductor device according to an embodiment to which the present invention is applied.
FIG. 14 is a view showing a circuit board on which a semiconductor device manufactured by a method of manufacturing a semiconductor device according to an embodiment of the present invention is mounted.
FIG. 15 is a diagram showing an electronic apparatus having a semiconductor device manufactured by a method of manufacturing a semiconductor device according to an embodiment to which the present invention is applied.
FIG. 16 is a diagram showing an electronic apparatus having a semiconductor device manufactured by a method of manufacturing a semiconductor device according to an embodiment to which the present invention is applied.
[Explanation of symbols]
Claims (10)
前記導電箔をエッチングによってパターニングすること、を含み、
前記ベース基板に、電子部品の電極との接合領域に薄肉部を有する配線を形成する配線基板の製造方法。Thinning a part of the conductive foil formed on the base substrate by etching, and
Patterning the conductive foil by etching,
A method of manufacturing a wiring board, wherein a wiring having a thin portion in a bonding region with an electrode of an electronic component is formed on the base substrate.
前記薄肉部の少なくとも一部が前記ベース基板のデバイスホールの内側に突出するように、前記配線を形成する配線基板の製造方法。The method for manufacturing a wiring board according to claim 1,
A method of manufacturing a wiring board, wherein the wiring is formed such that at least a part of the thin portion protrudes inside a device hole of the base substrate.
前記導電箔をエッチングによってパターニングすること、及び、
半導体チップの電極と前記導電箔のエッチングによって形成された面とを接合することを含む半導体装置の製造方法。Part of the conductive foil formed on the base substrate is thinned by etching,
Patterning the conductive foil by etching; and
A method of manufacturing a semiconductor device, comprising joining an electrode of a semiconductor chip to a surface formed by etching the conductive foil.
前記半導体チップを前記ベース基板のデバイスホールの内側に配置する半導体装置の製造方法。The method for manufacturing a semiconductor device according to claim 3,
A method of manufacturing a semiconductor device, wherein the semiconductor chip is arranged inside a device hole of the base substrate.
前記ベース基板に形成された、電子部品の電極との接合領域に薄肉部を有する配線と、
を有する配線基板。A base substrate,
Formed on the base substrate, a wiring having a thin portion in the joint region with the electrode of the electronic component,
A wiring board having the same.
前記薄肉部の少なくとも一部は、前記ベース基板のデバイスホールの内側に突出してなる配線基板。The wiring board according to claim 5,
A wiring board wherein at least a part of the thin portion protrudes inside a device hole of the base substrate.
前記ベース基板に、表面の一部が低くなった薄肉部を有するように形成されてなる配線と、
電極が前記薄肉部の低くなった側の面に接合されてなる半導体チップと、
を有する半導体装置。A base substrate,
A wiring formed on the base substrate so as to have a thin portion with a part of the surface lowered;
A semiconductor chip in which an electrode is bonded to the surface on the lower side of the thin portion,
A semiconductor device having:
前記半導体チップは前記ベース基板のデバイスホールの内側に配置されてなる半導体装置。The semiconductor device according to claim 7,
A semiconductor device, wherein the semiconductor chip is arranged inside a device hole of the base substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002371460A JP2004207303A (en) | 2002-12-24 | 2002-12-24 | Wiring board, semiconductor device, their manufacturing methods, circuit board, and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002371460A JP2004207303A (en) | 2002-12-24 | 2002-12-24 | Wiring board, semiconductor device, their manufacturing methods, circuit board, and electronic apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004207303A true JP2004207303A (en) | 2004-07-22 |
Family
ID=32810336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002371460A Withdrawn JP2004207303A (en) | 2002-12-24 | 2002-12-24 | Wiring board, semiconductor device, their manufacturing methods, circuit board, and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004207303A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8266796B2 (en) | 2007-05-23 | 2012-09-18 | Samsung Electronics Co., Ltd. | Method of fabricating a semiconductor device package |
JP2017524816A (en) * | 2014-06-25 | 2017-08-31 | 宝山鋼鉄股▲分▼有限公司 | High strength and toughness seamless steel pipe for car airbag and its manufacturing method |
-
2002
- 2002-12-24 JP JP2002371460A patent/JP2004207303A/en not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8266796B2 (en) | 2007-05-23 | 2012-09-18 | Samsung Electronics Co., Ltd. | Method of fabricating a semiconductor device package |
JP2017524816A (en) * | 2014-06-25 | 2017-08-31 | 宝山鋼鉄股▲分▼有限公司 | High strength and toughness seamless steel pipe for car airbag and its manufacturing method |
US10494690B2 (en) | 2014-06-25 | 2019-12-03 | Boashan Iron & Steel Co., Ltd. | High-toughness seamless steel tube for automobile safety airbag and manufacturing method therefor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7514636B2 (en) | Circuit component module, electronic circuit device, and method for manufacturing the circuit component module | |
US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
KR100426883B1 (en) | Semiconductor Devices, Film Carrier Tapes and Their Manufacturing Methods | |
KR100399379B1 (en) | Semiconductor device and process for manufacturing the same, liquid crystal module and process for mounting the same | |
JP2005079581A (en) | Tape substrate, semiconductor chip package using tape substrate, and lcd device using semiconductor chip package | |
KR100372466B1 (en) | Semiconductor devices and manufacturing methods thereof, film carrier tapes, circuit boards and electronic devices | |
KR100413027B1 (en) | Tape carrier package and manufacturing method for the same | |
KR100354203B1 (en) | Flexible printed-circuit substrate, film carrier, semiconductor device on tape, semiconductor device, method of semiconductor manufacture, circuit substrate, and electronic device | |
JP2001015629A (en) | Semiconductor device and its manufacture | |
JP2004207303A (en) | Wiring board, semiconductor device, their manufacturing methods, circuit board, and electronic apparatus | |
JP2004342990A (en) | Semiconductor device and its manufacturing process, circuit board, and electronic apparatus | |
JP2004221404A (en) | Wiring board, its manufacturing method, semiconductor device, electronic module and electronic apparatus | |
JP2004087657A (en) | Tab tape, method for manufacturing the same, and semiconductor device using the same | |
JP2003283086A (en) | Wiring board, manufacturing method of the wiring board and electronic component using the wiring board | |
JP2003249743A (en) | Wiring substrate and method of manufacturing the same, semiconductor device and electronic device | |
JP2005129838A (en) | Circuit board, electronic module, method of manufacturing circuit board, and method of manufacturing electronic module | |
JP2001358182A (en) | Method of manufacturing wiring board, semiconductor device and manufacturing method therefor, circuit board and electronic apparatus | |
US7122909B2 (en) | Wiring board, stacked wiring board and method of manufacturing the same, semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
KR100426493B1 (en) | Substrate for manufacturing semiconductor package and method for manufacturing semiconductor package using the same | |
JP3565142B2 (en) | Wiring board and method of manufacturing the same, semiconductor device, circuit board, and electronic equipment | |
JP2004363169A (en) | Method of manufacturing semiconductor device mounting tape board | |
JP2002026083A (en) | Semiconductor device, its manufacturing method, circuit board, and electronic appliance | |
JP2882378B2 (en) | Semiconductor package and lead frame | |
JP2836597B2 (en) | Film carrier tape and semiconductor device using the same | |
JP2003324130A (en) | Semiconductor device, its manufacturing method, and wiring board for mounting semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060307 |