JP3264760B2 - Connection board and package for mounting semiconductor, and method of manufacturing semiconductor device - Google Patents

Connection board and package for mounting semiconductor, and method of manufacturing semiconductor device

Info

Publication number
JP3264760B2
JP3264760B2 JP30431593A JP30431593A JP3264760B2 JP 3264760 B2 JP3264760 B2 JP 3264760B2 JP 30431593 A JP30431593 A JP 30431593A JP 30431593 A JP30431593 A JP 30431593A JP 3264760 B2 JP3264760 B2 JP 3264760B2
Authority
JP
Japan
Prior art keywords
conductive film
terminal
terminal conductive
substrate
unit insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30431593A
Other languages
Japanese (ja)
Other versions
JPH07161870A (en
Inventor
裕 平野
芳雄 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP30431593A priority Critical patent/JP3264760B2/en
Publication of JPH07161870A publication Critical patent/JPH07161870A/en
Application granted granted Critical
Publication of JP3264760B2 publication Critical patent/JP3264760B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Abstract

PURPOSE:To increase the number of unit insulating boards obtained from one coupled board by coupling the terminal conductive film in each of a plurality of unit insulating boards directly with the periphery of the surface conductive film of adjacent other unit insulating board. CONSTITUTION:Many unit insulating boards 10 are made in repeat pattern on one coupled board (green sheet). The terminal conductive film 16a in each of the unit insulating boards 10 is coupled directly with the periphery of a surface conductive film 16. Accordingly, the terminal conductive film 16a is never isolated by an insulated region, and in a green sheet, all metallic patterns are connected in one. Therefore, the metallic patterns can be made by plating. Hereby, the number of unit insulating boards 10 obtained from one green sheet increases.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体用チップを搭載す
るパッケージを構成する絶縁性基板の構造に関する。特
に、本発明は、高周波半導体装置に適したセラミックを
材料とするパッケージのための半導体搭載用連結基板及
パッケージ並びに半導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of an insulating substrate constituting a package for mounting a semiconductor chip. In particular, the present invention relates to a semiconductor mounting connection substrate and a package for a package made of ceramic suitable for a high-frequency semiconductor device, and a method of manufacturing the semiconductor device.

【0002】[0002]

【従来の技術】最近、通信システムにおいては高周波数
領域の電波がますます使用されるようになっており、U
HF帯やマイクロ波帯で使用する半導体への要求が大き
くなっている。このような状況において、これらの高周
波数領域で使用でき、安価で、大量生産可能な半導体装
置が求められている。従来から、樹脂モールドパッケー
ジからなる半導体装置やセラミックパッケージからなる
半導体装置が公知である。樹脂モールド半導体装置は比
較的に安価に製造できるが、高周波半導体装置には適し
ておらず、一方、セラミック半導体装置は高周波半導体
装置に適しているが、価格が高いと言われている。従っ
て、高周波数領域で使用できるセラミック半導体装置を
比較的に安価に製造することが求められている。
2. Description of the Related Art In recent years, radio waves in the high frequency range have been increasingly used in communication systems.
The demand for semiconductors used in the HF band and the microwave band is increasing. Under such circumstances, there is a demand for an inexpensive, mass-producible semiconductor device that can be used in these high frequency regions. 2. Description of the Related Art Conventionally, a semiconductor device including a resin mold package and a semiconductor device including a ceramic package have been known. Although resin-molded semiconductor devices can be manufactured relatively inexpensively, they are not suitable for high-frequency semiconductor devices, while ceramic semiconductor devices are suitable for high-frequency semiconductor devices, but are said to be expensive. Therefore, it is required to manufacture a ceramic semiconductor device that can be used in a high frequency region at a relatively low cost.

【0003】例えば図12に示されるように、従来の典
型的なセラミック半導体装置1は、セラミックのパッケ
ージ基体部2に半導体チップ3を搭載し、このパッケー
基体部2にキャップ4を取りつけ、ハーメチックシー
ルしてなるものである。このようなパッケージ基体部2
は実質的に長方形の形状を有するセラミック板部材5
と、セラミック板部材5の表面に形成されたメタリック
パターンとからなる。メタリックパターンはセラミック
板部材5の表面のかなりの領域を覆う表面導電膜6と、
セラミック板部材5の周辺部に(セラミック板部材の各
辺に沿って)形成された複数の端子導電膜6aとを含
む。各端子導電膜6aのまわりには絶縁領域9aがあ
り、セラミック板部材5上の端子導電膜6aを表面導電
膜6から電気的に絶縁している。通常、金属リード8が
この端子導電膜6aに取りつけられ、パッケージ基体部
2に半導体チップ3を搭載した後で、半導体チップ3と
この端子導電膜6aとの間にワイヤボンディング7を行
うようになっている。
For example, as shown in FIG. 12, a conventional typical ceramic semiconductor device 1 has a semiconductor chip 3 mounted on a ceramic package base 2, a cap 4 attached to the package base 2, and a hermetic seal. It is made. Such a package base 2
Is a ceramic plate member 5 having a substantially rectangular shape.
And a metallic pattern formed on the surface of the ceramic plate member 5. The metallic pattern has a surface conductive film 6 covering a considerable area of the surface of the ceramic plate member 5;
A plurality of terminal conductive films 6a formed around the ceramic plate member 5 (along each side of the ceramic plate member). An insulating region 9a is provided around each terminal conductive film 6a, and electrically insulates the terminal conductive film 6a on the ceramic plate member 5 from the surface conductive film 6. Usually, a metal lead 8 is attached to the terminal conductive film 6a, and after the semiconductor chip 3 is mounted on the package base 2, wire bonding 7 is performed between the semiconductor chip 3 and the terminal conductive film 6a. ing.

【0004】図13に示されるように、セラミック板部
材5はグリーンシート9から製造される。グリーンシー
ト9は例えばアルミナ粉末とバインダとの混合物を所定
の温度にて加熱し、シート状に引き延ばして作られ、セ
ラミック板部材5の数十倍〜数百倍の面積を有する。図
13においてはその一部の4個のセラミック板部材5が
破線で示されている。4個のセラミック板部材5はグリ
ーンシート9上に繰り返しのパターンで形成される。最
終的に、セラミック板部材5はグリーンシート9から破
線に沿って切り出され、あるいは型抜きされる。
As shown in FIG. 13, a ceramic plate member 5 is manufactured from a green sheet 9. The green sheet 9 is formed by, for example, heating a mixture of alumina powder and a binder at a predetermined temperature and stretching the mixture into a sheet shape, and has an area several dozen times to several hundred times that of the ceramic plate member 5. In FIG. 13, some of the four ceramic plate members 5 are indicated by broken lines. The four ceramic plate members 5 are formed on the green sheet 9 in a repeating pattern. Finally, the ceramic plate member 5 is cut out or cut out of the green sheet 9 along a broken line.

【0005】個々のセラミック板部材5をグリーンシー
ト9から分離する前に、グリーンシート9の表面にハッ
チングで示すメタリックパターンが形成される。メタリ
ックパターンは上記したように各セラミック板部材5の
チップ搭載部を含む表面導電膜6と各セラミック板部材
5の周辺部の端子導電膜6aを含み、全体としてグリー
ンシート9の表面のかなりの部分を覆っている。各端子
導電膜6aのまわりの絶縁領域9aはメタリックパター
ンがなく、セラミックの素地のままの構造である。
Before the individual ceramic plate members 5 are separated from the green sheet 9, a metallic pattern indicated by hatching is formed on the surface of the green sheet 9. As described above, the metallic pattern includes the surface conductive film 6 including the chip mounting portion of each ceramic plate member 5 and the terminal conductive film 6a at the peripheral portion of each ceramic plate member 5, and as a whole, a considerable portion of the surface of the green sheet 9 Is covered. The insulating region 9a around each terminal conductive film 6a has no metallic pattern and has a structure of a ceramic base.

【0006】メタリックパターンは、絶縁領域9aに相
当するマスクを使用して塗布されたペースト状のタング
ステン又はモリブデンマンガンの薄い第1層と、この第
1層の上にニッケルメッキにより形成された第2層とか
らなる。その後でさらに金の層等を設けることができ
る。メッキを行うために、グリーンシート9上の全メタ
リックパターンは一つながりになっている。このため
に、端子導電膜6aが全メタリックパターンのその他の
部分から孤立しないようにする必要がある。例えば、図
13の左上に位置するセラミック板部材5の端子導電膜
6pとその右隣のセラミック板部材5の端子導電膜6q
との間にはメタリックパターンの部分6hがあり、端子
導電膜6p及び端子導電膜6qはメタリックパターンの
部分6hと連続している。このメタリックパターンの部
分6hは各セラミック板部材5の内部に含まれない余剰
部分である。
The metallic pattern includes a thin first layer of paste-like tungsten or molybdenum manganese applied using a mask corresponding to the insulating region 9a, and a second layer formed by nickel plating on the first layer. And layers. Thereafter, a gold layer or the like can be further provided. In order to perform plating, all the metallic patterns on the green sheet 9 are connected. For this reason, it is necessary to prevent the terminal conductive film 6a from being isolated from other portions of the entire metallic pattern. For example, the terminal conductive film 6p of the ceramic plate member 5 located at the upper left of FIG.
Between Some parts 6h metallic pattern, the terminal conductive film 6p and terminal conductive film 6q is continuous with the portion 6h of the metallic pattern. The portion 6h of the metallic pattern is a surplus portion that is not included in each ceramic plate member 5.

【0007】このようなメタリックパターンの部分6h
をなくすためには、例えば、図13の右上に位置するセ
ラミック板部材5を左側のセラミック板部材5に近づけ
て配置することが必要である。すると、右側の端子導電
膜6qが左側の端子導電膜6pと連続するようになり、
絶縁領域9aが端子導電膜6p、6qを完全に包囲し、
端子導電膜6p、6qがその他の全メタリックパターン
の部分から孤立することになる。端子導電膜6p、6q
が孤立すると、メッキができなくなる。これは、図13
の左上に位置するセラミック板部材5の端子導電膜6a
とその下に位置するセラミック板部材5の端子導電膜6
aとの関係においても同様である。
[0007] Such a metallic pattern portion 6h
In order to eliminate the problem, for example, it is necessary to arrange the ceramic plate member 5 located at the upper right of FIG. Then, the right terminal conductive film 6q becomes continuous with the left terminal conductive film 6p,
The insulating region 9a completely surrounds the terminal conductive films 6p and 6q,
The terminal conductive films 6p and 6q are isolated from all other metallic pattern portions. Terminal conductive film 6p, 6q
Is isolated, plating cannot be performed. This is shown in FIG.
Terminal conductive film 6a of ceramic plate member 5 located at the upper left of
And the terminal conductive film 6 of the ceramic plate member 5 located thereunder
The same applies to the relationship with a.

【0008】[0008]

【発明が解決しようとする課題】このように、従来のグ
リーンシート9においてはセラミック板部材5同志がか
なり間隔を開けて配置されていたので、1個のグリーン
シート9から得られるセラミック板部材5の個数が少な
く、そのためにパッケージ基体部2及びセラミック半導
体装置1のコストが高いという問題点があった。本発明
の目的は、上記問題点を克服してコストを低減すること
のできる半導体搭載用連結基板及びパッケージ並びに
導体装置の製造方法を提供することである。
As described above, in the conventional green sheet 9, since the ceramic plate members 5 are arranged at considerable intervals, the ceramic plate members 5 obtained from one green sheet 9 are provided. And the cost of the package base 2 and the ceramic semiconductor device 1 is high. It is an object of the present invention to provide a method of manufacturing a semiconductor mounting substrate, a package, and a semiconductor device, which can overcome the above problems and reduce costs.

【0009】[0009]

【課題を解決するための手段】本発明による連結基板
は、一平面上に、表面導膜16と、前記表面導膜と
は絶縁離間された端子導電膜16aとが設けられた単位
絶縁性基板10が、平面的に複数接続されてなる連結基
板30であって、前記複数の単位絶縁性基板のそれぞれ
における前記端子導電膜16aは、隣接する他の単位絶
縁性基板の表面導電膜16の周縁部と直接に連結されて
なることを特徴とする。
Connection substrate according to the present invention, in order to solve the above-mentioned object, on one plane, the surface conductive film 16, the unit insulation provided and the terminal conductive film 16a which is insulated spaced from said surface conductive film A plurality of conductive substrates 10 connected in a plane, and the terminal conductive film 16a in each of the plurality of unit insulating substrates is a surface conductive film 16a of another adjacent unit insulating substrate. Characterized by being directly connected to the peripheral portion of the.

【0010】[0010]

【作用】上記構成においては、1個の連結基板(グリー
ンシート)に多数の単位絶縁性基板(パッケージ基体
部)が繰り返しパターンで形成される。隣接する2つの
単位絶縁性基板においては、一方の単位絶縁性基板の端
子導電膜は、隣接する他の単位絶縁性基板の表面導電膜
の周縁部と直接に連結されている。従って、端子導電膜
が絶縁領域によって孤立させられることがなく、グリー
ンシートにおいて全メタリックパターンが一つながりに
なる。よってメタリックパターンをメッキにより形成す
ることができる。隣接する2つの単位絶縁性基板の間に
は従来のように余剰のメタリックパターンの部分を形成
する必要がないので、1個のグリーンシートから得られ
る単位絶縁性基板の個数が多くなり、よってパッケージ
基体部及びこれを使用した半導体装置の製造コストを低
減することができる。
In the above construction, a large number of unit insulating substrates (package base portions) are repeatedly formed on one connecting substrate (green sheet). In two adjacent unit insulating substrates, the terminal conductive film of one unit insulating substrate is directly connected to the peripheral portion of the surface conductive film of another adjacent unit insulating substrate. Therefore, the terminal conductive film is not isolated by the insulating region, and all the metallic patterns are connected in the green sheet. Therefore, the metallic pattern can be formed by plating. Since there is no need to form an extra metallic pattern portion between two adjacent unit insulating substrates as in the related art, the number of unit insulating substrates obtained from one green sheet increases, so that the package is increased. The manufacturing cost of the base portion and the semiconductor device using the same can be reduced.

【0011】[0011]

【実施例】図1は本発明の第1実施例のパッケージ基体
部10を示す図であり、図2は図1のパッケージ基体部
(単位絶縁性基板)10を底板として使用したセラミッ
クパッケージからなる半導体装置20を示す図、図3は
図1のパッケージ基体部10を作るためのグリーンシー
ト(連結基板)30を示す図である。
FIG. 1 is a view showing a package base portion 10 according to a first embodiment of the present invention. FIG. 2 is a ceramic package using the package base portion (unit insulating substrate) 10 of FIG. 1 as a bottom plate. FIG. 3 is a view showing a semiconductor device 20, and FIG. 3 is a view showing a green sheet (connection substrate) 30 for forming the package base portion 10 of FIG.

【0012】図1及び図2に示されるように、セラミッ
ク半導体装置20は、パッケージ基体部10に半導体チ
ップ13を搭載し、このパッケージ基体部10にキャッ
プ14を取りつけ、ハーメチックシールしてなるもので
ある。パッケージ基体部10はセラミック板部材15の
表面にメタリックパターンとして形成された表面導
16及び端子導電膜16aを有する。金属リード18が
セラミック板部材15の表面の端子導電膜16aから側
面の端子導電膜16bを介してセラミック板部材15の
裏面に形成された端子導電膜16cに取りつけられる。
半導体チップ13が表面導膜16に取りつけられ、半
導体チップ13と端子導電膜16aとの間にワイヤボン
ディング17を行うようになっている。
As shown in FIGS. 1 and 2, the ceramic semiconductor device 20 has a semiconductor chip 13 mounted on a package base 10, a cap 14 attached to the package base 10, and hermetically sealed. is there. Package base portion 10 has a surface conductive film 16 and the terminal conductive film 16a formed as a metallic pattern on the surface of the ceramic plate member 15. The metal lead 18 is attached to the terminal conductive film 16c formed on the back surface of the ceramic plate member 15 from the terminal conductive film 16a on the surface of the ceramic plate member 15 via the terminal conductive film 16b on the side surface.
Semiconductor chip 13 is mounted on the surface conductive film 16, so that the wire bonding 17 between the semiconductor chip 13 and the terminal conductive film 16a.

【0013】セラミック板部材15は実質的に長方形の
形状を有し、端子導電膜16aはセラミック板部材15
の表面の周辺部に、セラミック板部材15の各辺に沿っ
て、形成される。ここで、長方形は正方形を含む。ま
た、実質的に長方形の形状とは各辺にスルーホール等が
設けられている場合も含むものとする。セラミック板部
材15の端子導電膜16aを表面導体膜16から電気的
な絶縁するため、各端子導電膜16aのまわりには絶縁
領域19があり、この絶縁領域19はメタリックパター
ンがなく、セラミックの素地のままの構造である。
The ceramic plate member 15 has a substantially rectangular shape, and the terminal conductive film 16a is
Is formed along the sides of the ceramic plate member 15 at the peripheral portion of the surface of the ceramic plate member 15. Here, the rectangle includes a square. Further, the substantially rectangular shape includes a case where a through hole or the like is provided on each side. In order to electrically insulate the terminal conductive film 16a of the ceramic plate member 15 from the surface conductive film 16, there is an insulating region 19 around each terminal conductive film 16a. The insulating region 19 has no metallic pattern and has a ceramic base material. It is a structure as it is.

【0014】図1に示す実施例においては、セラミック
板部材15は一対の平行な第1及び第2の辺41、42
と、もう一対の平行な第3及び第4の辺43、44とを
有する。第1の辺41に沿って2つの端子導電膜16a
が設けられ、その他の辺42、43、44に沿ってそれ
ぞれ1つずつの端子導電膜16aが設けられる。一点鎖
線L1 は第1及び第2の辺41、42と平行で第3及び
第4の辺43、44の中心を通る線である。一点鎖線L
2 は第3及び第4の辺43、44と平行で第1及び第2
の辺41、42の中心を通る線である。
In the embodiment shown in FIG. 1, the ceramic plate member 15 has a pair of parallel first and second sides 41, 42.
And another pair of parallel third and fourth sides 43 and 44. Along the first side 41, two terminal conductive films 16a
Are provided, and one terminal conductive film 16 a is provided along each of the other sides 42, 43, 44. One-dot chain line L 1 is a line passing through the third and the center of the fourth side 43, 44 in parallel to the first and second sides 41, 42. Dashed line L
2 is parallel to the third and fourth sides 43 and 44 and is the first and second sides.
Is a line passing through the centers of the sides 41 and 42 of FIG.

【0015】第1の辺41に沿って配置された2つの端
子導電膜16aは一点鎖線L2 の両側で一点鎖線L2
ら端子導電膜16aの幅よりも大きい距離離れた位置に
ある。第2の辺42に沿って配置された端子導電膜16
aは一点鎖線L2 上にある。すなわち、第1の辺41に
沿って配置された2つの端子導電膜16aの各々から第
3の辺43への距離は、第2の辺42に沿って配置され
た16aから第3の辺43への距離とは異なっている。
The first side of the 41 two arranged along the terminal conductive film 16a is a one-dot chain line L 2 on both sides of the one-dot chain line L 2 at a position away distance greater than the width of the terminal conductive film 16a. Terminal conductive film 16 arranged along the second side 42
a is on one-dot chain line L 2. That is, the distance from each of the two terminal conductive films 16a arranged along the first side 41 to the third side 43 is determined by the distance from 16a arranged along the second side 42 to the third side 43. Is different from the distance to.

【0016】同様に、第3の辺43に沿って配置された
端子導電膜16aは一点鎖線L1 の一方の側にあり、第
4の辺44に沿って配置された端子導電膜16aは一点
鎖線L1 のもう一方の側にある。すなわち、第3の辺4
3に沿って配置された端子導電膜16aから第1の辺4
1への距離は、第4の辺44に沿って配置された16a
から第1の辺41への距離とは異なっている。
[0016] Similarly, the terminal conductive film 16a positioned along the third side 43 is on one side of the chain line L 1, the terminal conductive film 16a which are arranged along the fourth side 44 is one point the other side of the chain line L 1. That is, the third side 4
From the terminal conductive film 16a arranged along the first side 4 to the first side 4
The distance to 1 is 16a arranged along the fourth side 44
From the distance to the first side 41.

【0017】図3において、グリーンシート30は例え
ばアルミナ粉末とバインダとの混合物を所定の温度にて
加熱し、シート状に引き延ばして作られ、多数のセラミ
ック板部材15の面積を有する。グリーンシート30に
は、図3では6個の半導体用パッケージ基体部10(セ
ラミック板部材15)に相当するメタリックパターンが
縦横にマトリックス状の繰り返しパターンで形成され
る。メタリックパターンは分かりやすくするためにハッ
チングで示されている。メタリックパターンが形成され
た後で、グリーンシート30が破線に沿って切断又は型
抜きにより分割され、最終的に、個別のパッケージ基体
部10が得られる。なお、各絶縁領域19の先端部は破
線で示されるパッケージ基体部10の切断線を越えて相
手方のパッケージ基体部10へ延びている。従って、個
別のパッケージ基体部10に分割されたときに、各絶縁
領域19の先端部のみが相手方のパッケージ基体部10
に残ることになる。これが図1に19xによって示され
ている。
In FIG. 3, a green sheet 30 is formed by heating a mixture of, for example, alumina powder and a binder at a predetermined temperature and stretching the mixture into a sheet shape, and has a large number of ceramic plate members 15. On the green sheet 30, a metallic pattern corresponding to the six semiconductor package base portions 10 (ceramic plate members 15) in FIG. Metallic patterns are shown with hatching for clarity. After the metallic pattern is formed, the green sheet 30 is divided along the broken line by cutting or die cutting, and finally individual package base portions 10 are obtained. The distal end of each insulating region 19 extends to the other package base 10 beyond the cutting line of the package base 10 indicated by the broken line. Therefore, when divided into the individual package bases 10, only the leading end of each insulating region 19 is separated.
Will remain. This is indicated by 19x in FIG.

【0018】全ての端子導電膜16aは図1を参照して
説明したパターンで形成され、そして、図3のグリーン
シート30で見ると、あるパッケージ基体部10のセラ
ミック板部材15の一辺(例えば図3の左上に位置する
セラミック板部材15の右側の辺42)に沿って形成さ
れた端子導電膜16aが、このセラミック板部材15と
隣接するセラミック板部材15(図3で中央上部に位置
するセラミック板部材15)の表面導電膜16の周縁部
と直接に連結されている。これはその他の辺に沿って配
置された全ての端子導電膜16aに言えることである。
All the terminal conductive films 16a are formed in the pattern described with reference to FIG. 1, and when viewed from the green sheet 30 in FIG. 3, one side of the ceramic plate member 15 of a certain package base 10 (for example, FIG. 3 of the right side 42) terminal conductive film 16a formed along the ceramic plate member 15 positioned at the upper left, middle ceramic plate member 15 (FIG. 3 <br/> adjacent to the ceramic plate member 1 5 It is directly connected to the peripheral portion of the surface conductive film 16 of the ceramic plate member 15) located at the upper part. This is true for all terminal conductive films 16a arranged along the other sides.

【0019】このように、各セラミック板部材15の第
1の辺41に沿って配置された端子導電膜16aは、第
2の辺42に沿って配置された端子導電膜16aを通り
且つ第3の辺43と平行な線L2 上になく、同様に、第
3の辺43に沿って配置された端子導電膜16aは、第
4の辺43に沿って配置された端子導電膜16aを通り
且つ第1の辺41と平行な線L1 上にないので、グリー
ンシート30において複数のセラミック板部材15を繰
り返しパターンで隣接する位置に形成しても、隣接する
セラミック板部材15の端子導電膜16a同志が連続す
ることがなく、よってこれらの端子導電膜16aが絶縁
領域19によって孤立させられることがなくなる。従っ
て、図13に示した余剰のメタリックパターンの部分6
hがなくても、グリーンシート30において全メタリッ
クパターン16が一つながりになり、メッキすることが
できる。つまり、メッキ処理において全てのセラミック
板部材15のメタリックパターンを1つの電極として扱
うことができる。なお、グリーンシート30の周縁部に
位置するパッケージ基体部10の外縁側の端子導電膜1
6aは、グリーンシート30のパッケージ基体部10の
周縁に設けられた周縁導電領域によって電気的に接続さ
れる。
As described above, the terminal conductive film 16a disposed along the first side 41 of each ceramic plate member 15 passes through the terminal conductive film 16a disposed along the second side 42 and the third conductive film 16a. no on sides 43 parallel to the line L 2 in the same manner, the terminal conductive film 16a positioned along the third side 43, through the fourth side 43 disposed along the terminal conductive film 16a Further, since the plurality of ceramic plate members 15 are not formed on the line L 1 parallel to the first side 41, even if the plurality of ceramic plate members 15 are formed at adjacent positions in the green sheet 30 in a repeated pattern, the terminal conductive film of the adjacent ceramic plate members 15 is formed. The terminal conductive films 16a are not isolated from each other by the insulating region 19. Therefore, the surplus metallic pattern portion 6 shown in FIG.
Even if there is no h, all the metallic patterns 16 in the green sheet 30 are connected and can be plated. That is, in the plating process, the metallic patterns of all the ceramic plate members 15 can be treated as one electrode. In addition, the terminal conductive film 1 on the outer edge side of the package base portion 10 located at the peripheral edge portion of the green sheet 30
6a is electrically connected by a peripheral conductive region provided on the peripheral edge of the package base portion 10 of the green sheet 30.

【0020】図4は表面導電膜16及び端子導電膜16
aを含むメタリックパターンが複数の金属層45、46
からなることを示している。メタリックパターン16の
形成においては、最初にペースト状のタングステン又は
モリブデンマンガンの薄い膜が絶縁領域19に相当する
マスクを使用してグリーンシート30の表面に塗布さ
れ、第1の金属層45となる。このとき、絶縁領域19
に相当するマスクを使用するので、絶縁領域19に相当
する部分には金属が付着しない。それから、第1の金属
層45の上にニッケルメッキを行い、第2の金属層46
を形成する。このとき、全メタリックパターンが一つな
がりになっている必要がある。なお、第1の金属層45
の厚さは例えば1000〜2000Aであり、第2の金
属層46の厚さは例えば2〜4μmである。それから、
第2の金属層46の上に金メッキを行うことができる。
FIG. 4 shows the surface conductive film 16 and the terminal conductive film 16.
a includes a plurality of metal layers 45 and 46
It consists of. In the formation of the metallic pattern 16, first, a thin film of paste-like tungsten or molybdenum manganese is applied to the surface of the green sheet 30 using a mask corresponding to the insulating region 19, and becomes the first metal layer 45. At this time, the insulating region 19
Is used, the metal does not adhere to the portion corresponding to the insulating region 19. Then, nickel plating is performed on the first metal layer 45 to form a second metal layer 46.
To form At this time, all the metallic patterns need to be connected. The first metal layer 45
Is, for example, 1000 to 2000 A, and the thickness of the second metal layer 46 is, for example, 2 to 4 μm. then,
Gold plating can be performed on the second metal layer 46.

【0021】このように、本発明によれば、複数のセラ
ミック板部材15をグリーンシート30に直に隣接して
配置でき、複数のセラミック板部材15の間に余剰部分
がない。これにより、1個のグリーンシート30から得
られるセラミック板部材15の個数が多くなり、1個当
たりのセラミック板部材15の製造コストを低減するこ
とができる。
As described above, according to the present invention, the plurality of ceramic plate members 15 can be disposed immediately adjacent to the green sheet 30, and there is no surplus portion between the plurality of ceramic plate members 15. Thereby, the number of ceramic plate members 15 obtained from one green sheet 30 increases, and the manufacturing cost of one ceramic plate member 15 can be reduced.

【0022】図5は本発明の第2実施例のグリーンシー
ト30を示す図である。このグリーンシート30は図3
に示したグリーンシート30の上記特徴を備えている。
さらに、図5においては、第1の辺41に沿って配置さ
れた端子導電膜16aから第3の辺43への距離は、第
2の辺42に沿って配置された端子導電膜16aから第
3の辺43への距離とは異なっており、且つ第2の辺4
2に沿って配置された端子導電膜16aから第4の辺4
4への距離と等しくなっている。同様に、第3の辺43
に沿って配置された端子導電膜16aから第1の辺41
への距離は、第4の辺44に沿って配置された端子導電
膜16a第1の辺41への距離とは異なっており、且つ
第2の辺42への距離と等しい。
FIG. 5 is a view showing a green sheet 30 according to a second embodiment of the present invention. This green sheet 30 is shown in FIG.
The green sheet 30 shown in FIG.
Further, in FIG. 5, the distance from the terminal conductive film 16a disposed along the first side 41 to the third side 43 is the distance from the terminal conductive film 16a disposed along the second side 42 to the third conductive film 16a. 3 is different from the distance to the side 43 and the second side 4
4 to the fourth side 4 from the terminal conductive film 16a
It is equal to the distance to 4. Similarly, the third side 43
From the terminal conductive film 16a disposed along the first side 41
Is different from the distance to the first side 41 of the terminal conductive film 16a arranged along the fourth side 44, and is equal to the distance to the second side 42.

【0023】つまり、端子導電膜16aは各パッケージ
基体部10の中心点において点対称の配置となってい
る。これにより、金属リード18をパッケージ基体部1
0に取りつける場合に、半導体用パッケージ基体部10
が正しい方向でセットされているかどうかを確認する必
要がなく、検査等の工程を簡略化できる。例えば、図6
はパッケージ基体部10(セラミック板部材15)を金
属リード18を有するリードフレーム70に組付けた状
態を示す図である。パッケージ基体部10は図5のもの
の裏面側を示している。パッケージ基体部10(セラミ
ック板部材15)は図6に示す位置で取りつけられるこ
とができ、あるいは図6に示す位置から180度回転し
た位置で取りつけられることもできる。いずれの場合に
も、パッケージ基体部10(セラミック板部材15)は
リードフレーム70に正しく配置されていることにな
る。図6では、リードフレーム70は金属リード18の
他にサポートプレート部71を有し、サポートアーム7
2がサポートプレート部71から金属リード18と平行
に外側のフレームに向かって延びている。
That is, the terminal conductive films 16a are arranged point-symmetrically at the center point of each package base portion 10. Thereby, the metal leads 18 are connected to the package base 1.
0, the semiconductor package base 10
It is not necessary to check whether or not is set in the correct direction, and the steps such as inspection can be simplified. For example, FIG.
FIG. 5 is a view showing a state where the package base 10 (ceramic plate member 15) is assembled to a lead frame 70 having metal leads 18. The package base 10 is shown on the back side of FIG. The package base 10 (ceramic plate member 15) can be mounted at the position shown in FIG. 6, or can be mounted at a position rotated by 180 degrees from the position shown in FIG. In any case, the package base portion 10 (the ceramic plate member 15) is correctly arranged on the lead frame 70. In FIG. 6, the lead frame 70 has a support plate 71 in addition to the metal leads 18 and the support arm 7
2 extends from the support plate 71 toward the outer frame in parallel with the metal leads 18.

【0024】セラミック板部材15の側面の端子導電膜
16bは、グリーンシート30を分割した後で、形成さ
れることができる。また、セラミック板部材15の側面
の端子導電膜16bは図7に示すようにしてグリーンシ
ート30に直接に形成されることができる。図7はグリ
ーンシート30上での側面の端子導電膜16bの形成を
示す図である。このグリーンシート30は図5に示した
グリーンシート30の上記特徴を備えている。さらに、
このグリーンシート30は破線で示されるセラミック板
部材15の分割線上で各端子導電膜16aを通る位置に
スルーホール57を備えている。このスルーホール57
はメタリックパターンのメッキ処理の前に設けられ、タ
ングステン又はモリブデンマンガン等の詰め物をされて
いる。従って、セラミック板部材15の表面にメッキに
よりメタリックパターンを形成するときに、セラミック
板部材15の側面の端子導電膜16bも同時にメッキさ
れ、セラミック板部材15の表面の端子導電膜16a
側面の端子導電膜16bとは連続する。また、セラミッ
ク板部材15の裏面のメタリックパターンもセラミック
板部材15の表面のメタリックパターンと同様に形成さ
れる。セラミック板部材15の裏面のメタリックパター
ンも表面導電膜と端子導電膜16cとからなり、この端
子導電膜16cはセラミック板部材15の表面の端子導
電膜16aと同一位置に形成され、スルーホール57は
表面の端子導電膜16aと裏面の端子導電膜16cとを
通る。従って、セラミック板部材15の表裏両面のメタ
リックパターンを同時に形成することができ、表面の端
子導電膜16aと裏面の端子導電膜16cとは側面の端
子導電膜16bを介して導通する。
The terminal conductive film 16b on the side surface of the ceramic plate member 15 can be formed after the green sheet 30 is divided. Further, the terminal conductive film 16b on the side surface of the ceramic plate member 15 can be formed directly on the green sheet 30 as shown in FIG. FIG. 7 is a diagram illustrating the formation of the terminal conductive film 16b on the side surface on the green sheet 30. This green sheet 30 has the above-described features of the green sheet 30 shown in FIG. further,
The green sheet 30 has a through hole 57 at a position passing through each terminal conductive film 16a on a dividing line of the ceramic plate member 15 indicated by a broken line. This through hole 57
Is provided before the plating process of the metallic pattern, and is filled with tungsten or molybdenum manganese. Therefore, when the metallic pattern is formed on the surface of the ceramic plate member 15 by plating, the terminal conductive film 16b on the side surface of the ceramic plate member 15 is also plated simultaneously, and the terminal conductive film 16a on the surface of the ceramic plate member 15 and the terminal conductive film on the side surface. It is continuous with the conductive film 16b. Further, the metallic pattern on the back surface of the ceramic plate member 15 is formed in the same manner as the metallic pattern on the front surface of the ceramic plate member 15. The metallic pattern on the back surface of the ceramic plate member 15 also includes a surface conductive film and a terminal conductive film 16c. The terminal conductive film 16c is formed at the same position as the terminal conductive film 16a on the surface of the ceramic plate member 15, and the through hole 57 is formed. It passes through the terminal conductive film 16a on the front surface and the terminal conductive film 16c on the rear surface. Therefore, the metallic patterns on both the front and back surfaces of the ceramic plate member 15 can be formed at the same time, and the terminal conductive film 16a on the front surface and the terminal conductive film 16c on the rear surface are conducted through the terminal conductive film 16b on the side surface.

【0025】図8は本発明の第3実施例により形成され
たリードレスチップキャリヤ60を示す図である。リー
ドレスチップキャリヤ60はパッケージの一種として半
導体用パッケージ基体部10を含み、図1の金属リード
18がないものである。半導体用パッケージ基体部10
はハンダバンプ62を有するプリント回路基板等のキャ
リヤ61に取りつけられる。半導体用パッケージ基体部
10は、セラミック板部材15の表面にはメタリックパ
ターンが設けられ、セラミック板部材15の裏面の端子
導電膜16cがハンダバンプ62上におかれ、ハンダバ
ンプを溶融することにより接続される。
FIG. 8 is a view showing a leadless chip carrier 60 formed according to a third embodiment of the present invention. The leadless chip carrier 60 includes the semiconductor package base 10 as a kind of package, and does not have the metal leads 18 of FIG. Semiconductor package base 10
Is mounted on a carrier 61 such as a printed circuit board having solder bumps 62. The semiconductor package base portion 10 is provided with a metallic pattern on the surface of the ceramic plate member 15, the terminal conductive film 16c on the back surface of the ceramic plate member 15 is placed on the solder bump 62, and is connected by melting the solder bump. .

【0026】図9は本発明の第4実施例のグリーンシー
ト30を示す図である。このグリーンシート30は図5
に示したグリーンシート30の上記特徴を備えている。
図9においては、セラミック板部材15は正方形の形状
を有し、各辺41、42、43、44上の端子導電膜1
6aは上記点対称の配置を有するとともに、さらに、セ
ラミック板部材15を90度回転しても同じパターンが
あらわれるようになっている。従って、金属リード18
をパッケージ基体部10に取りつける場合、及び半導体
チップ13を半導体用パッケージ基体部10に取りつけ
る場合に、セットが容易になる。
FIG. 9 is a view showing a green sheet 30 according to a fourth embodiment of the present invention. This green sheet 30 is shown in FIG.
The green sheet 30 shown in FIG.
In FIG. 9, the ceramic plate member 15 has a square shape, and the terminal conductive film 1 on each side 41, 42, 43, 44 is formed.
6a has the above-mentioned point-symmetric arrangement, and the same pattern appears even when the ceramic plate member 15 is rotated by 90 degrees. Therefore, the metal leads 18
When the semiconductor chip 13 is mounted on the package base portion 10 and when the semiconductor chip 13 is mounted on the semiconductor package base portion 10, the setting is facilitated.

【0027】図10は本発明の第5実施例のグリーンシ
ート30を示す図である。このグリーンシート30は図
1に示したグリーンシート30の上記特徴を備えている
とともに、各辺41、42、43、44に沿ってそれぞ
れ複数の端子導電膜16aを備えている。各辺の端子導
電膜16aは上記したように反対側の辺に沿って配置さ
れた端子導電膜16aとそれぞれの同一線上にないよう
に配置される。
FIG. 10 is a view showing a green sheet 30 according to a fifth embodiment of the present invention. The green sheet 30 has the above-described features of the green sheet 30 shown in FIG. 1 and has a plurality of terminal conductive films 16a along each of the sides 41, 42, 43, and 44, respectively. The terminal conductive film 16a on each side is arranged so as not to be on the same line as the terminal conductive film 16a arranged along the opposite side as described above.

【0028】図11は本発明の第6実施例のグリーンシ
ート30を示す図である。このグリーンシート30は、
各半導体用パッケージ基体部10のセラミック板部材1
5の一対の辺(図11の左上のセラミック板部材15で
は第1及び第2の辺41、42)上にのみ端子導電膜1
6aがあり、もう一対の辺(図11の左上のセラミック
板部材15では第3及び第4の辺43、44)上に端子
導電膜16aがない。そして、一対の辺41、42上の
端子導電膜16aはともに同辺41、42と平行な線上
にある。
FIG. 11 is a view showing a green sheet 30 according to a sixth embodiment of the present invention. This green sheet 30
Ceramic plate member 1 of each semiconductor package base portion 10
5 only on the pair of sides 5 (first and second sides 41 and 42 in the upper left ceramic plate member 15 in FIG. 11).
6a, and there is no terminal conductive film 16a on a pair of sides (the third and fourth sides 43 and 44 in the upper left ceramic plate member 15 in FIG. 11). The terminal conductive films 16a on the pair of sides 41 and 42 are both on a line parallel to the sides 41 and 42.

【0029】隣接する半導体用パッケージ基体部10の
セラミック板部材15は対応する辺を90度回転した状
態でマトリクス状に繰り返し配置されている。例えば、
図11の左上のセラミック板部材15の第1の辺41の
端子導電膜16aのパターンは、右上のセラミック板部
材15の第3の辺43の端子導電膜16aのパターンと
等しい。このグリーンシート30においても、あるパッ
ケージ基体部10のセラミック板部材15の一辺(例え
ば図11の左上に位置するセラミック板部材15の右側
の辺42)に沿って形成された端子導電膜16aが、こ
のセラミック板部材15と隣接するセラミック板部材1
5(図11で右側上部に位置するセラミック板部材1
5)の表面導電膜16の周縁部と直接に連結されてい
る。
The ceramic plate members 15 of the adjacent semiconductor package base portions 10 are repeatedly arranged in a matrix with the corresponding sides rotated by 90 degrees. For example,
The pattern of the terminal conductive film 16 a on the first side 41 of the upper left ceramic plate member 15 in FIG. 11 is equal to the pattern of the terminal conductive film 16 a on the third side 43 of the upper right ceramic plate member 15. Also in the green sheet 30, the terminal conductive film 16a formed along one side of the ceramic plate member 15 of the certain package base portion 10 (for example, the right side 42 of the ceramic plate member 15 located at the upper left of FIG. 11) is formed. The ceramic plate member 1 adjacent to the ceramic plate member 15
5 (the ceramic plate member 1 located at the upper right side in FIG. 11)
5) It is directly connected to the peripheral portion of the surface conductive film 16.

【0030】従って、グリーンシート30において複数
のセラミック板部材15を繰り返しパターンで隣接する
位置に形成しても、隣接するセラミック板部材15の端
子導電膜16a同志が連続することがなく、よってこれ
らの端子導電膜16aが絶縁領域19によって孤立させ
られることがなくなる。従って、メッキすることができ
る。
Accordingly, even if a plurality of ceramic plate members 15 are formed at adjacent positions in a repetitive pattern on the green sheet 30, the terminal conductive films 16a of the adjacent ceramic plate members 15 are not continuous with each other. The terminal conductive film 16a is not isolated by the insulating region 19. Therefore, plating can be performed.

【0031】[0031]

【発明の効果】以上説明したように、本発明によれば、
半導体搭載用連結基板及び及びこれを使用した半導体装
置の製造コストを低減することができる。
As described above, according to the present invention,
The manufacturing cost of the semiconductor mounting connection substrate and the semiconductor device using the same can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施例による半導体用パッケージ
基体部を示す斜視図である。
FIG. 1 is a perspective view showing a package base for a semiconductor according to a first embodiment of the present invention.

【図2】図1の半導体用パッケージ基体部を使用した半
導体装置を示す断面図である。
FIG. 2 is a cross-sectional view showing a semiconductor device using the semiconductor package base of FIG. 1;

【図3】図1の半導体用パッケージ基体部を作るための
グリーンシートを示す平面図である。
FIG. 3 is a plan view showing a green sheet for producing the semiconductor package base portion of FIG. 1;

【図4】図3の線IV─IVに沿った断面図図である。FIG. 4 is a sectional view taken along the line IV-IV in FIG. 3;

【図5】本発明の第2実施例によるグリーンシートを示
す平面図である。
FIG. 5 is a plan view illustrating a green sheet according to a second embodiment of the present invention.

【図6】図5の半導体用パッケージ基体部をリードフレ
ームに取りつけたところを示す平面図である。
6 is a plan view showing a state where the semiconductor package base portion of FIG. 5 is attached to a lead frame.

【図7】側面の端子導体層の形成を示す平面図である。FIG. 7 is a plan view showing the formation of the terminal conductor layer on the side surface.

【図8】本発明の第3実施例によるリードレスチップキ
ャリヤを示す側面図である。
FIG. 8 is a side view showing a leadless chip carrier according to a third embodiment of the present invention.

【図9】本発明の第4実施例によるグリーンシートの一
部を示す平面図である。
FIG. 9 is a plan view illustrating a part of a green sheet according to a fourth embodiment of the present invention.

【図10】本発明の第5実施例によるグリーンシートの
一部を示す平面図である。
FIG. 10 is a plan view illustrating a part of a green sheet according to a fifth embodiment of the present invention.

【図11】本発明の第6実施例によるグリーンシートの
一部を示す平面図である。
FIG. 11 is a plan view illustrating a part of a green sheet according to a sixth embodiment of the present invention.

【図12】従来のセラミック半導体装置を示す断面図で
ある。
FIG. 12 is a sectional view showing a conventional ceramic semiconductor device.

【図13】従来のグリーンシートを示す平面図である。FIG. 13 is a plan view showing a conventional green sheet.

【符号の説明】[Explanation of symbols]

10…半導体用パッケージ基体部 13…半導体チップ 15…セラミック板部材 16…表面導電膜 16a…端子導電膜 18…金属リード 19…絶縁領域 20…半導体装置 30…グリーンシート 60…リードレスチップキャリヤ DESCRIPTION OF SYMBOLS 10 ... Package base part for semiconductors 13 ... Semiconductor chip 15 ... Ceramic plate member 16 ... Surface conductive film 16a ... Terminal conductive film 18 ... Metal lead 19 ... Insulation area 20 ... Semiconductor device 30 ... Green sheet 60 ... Leadless chip carrier

フロントページの続き (56)参考文献 特開 昭58−137237(JP,A) 特開 昭58−86748(JP,A) 特開 平2−241043(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/13 H05K 3/00 Continuation of the front page (56) References JP-A-58-137237 (JP, A) JP-A-58-86748 (JP, A) JP-A-2-241403 (JP, A) (58) Fields investigated (Int) .Cl. 7 , DB name) H01L 23/13 H05K 3/00

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 一平面上に、表面導電膜と、前記表面導
膜とは絶縁離間された端子導電膜とが設けられた単位
絶縁性基板が、平面的に複数接続されてなる連結基板で
あって、 前記複数の単位絶縁性基板のそれぞれにおける前記端子
導電膜は、隣接する他の単位絶縁性基板の表面導電膜の
周縁部と直接に連結されてなることを特徴とする連結基
板。
A surface conductive film and the surface conductive film are provided on one plane.
Conductive film unit insulating base plate provided with a terminal conductive layer which is insulated apart from the, there <br/> a linking group plate formed by planarly multiple connections, the plurality of unit insulating substrate The connection substrate, wherein each of the terminal conductive films is directly connected to a peripheral portion of a surface conductive film of another adjacent unit insulating substrate.
【請求項2】 前記単位絶縁性基板の周縁部の一辺に
は、前記端子導電膜が複数設けられてなることを特徴と
する請求項1に記載の連結基板。
2. The connection substrate according to claim 1, wherein a plurality of the terminal conductive films are provided on one side of a peripheral portion of the unit insulating substrate.
【請求項3】 前記連結基板の周縁に周縁導電領域が設
けられ、前記連結基板の周縁部に位置する各単位絶縁性
基板の端子導電膜は、前記周縁導電領域によって電気的
に接続されてなることを特徴とする請求項1又は2に記
載の連結基板。
3. A peripheral conductive region on the periphery of the connection substrate is provided, the terminal conductive film of each unit insulative substrate positioned on the periphery of the connection substrate is formed by electrically connected by the peripheral conductive region connection substrate according to Motomeko 1 or 2 shall be the wherein the.
【請求項4】 前記連結基板における前記表面導電膜及
び前記端子導電膜の表面には、前記表面導電膜又は前記
端子導電膜又は前記周縁導電領域に対して電流を供給し
て形成されたメッキ膜が設けられてなることを特徴とす
る請求項に記載の連結基板。
4. A plating film formed by supplying a current to the surface conductive film, the terminal conductive film, or the peripheral conductive region on a surface of the surface conductive film and the terminal conductive film in the connection substrate. The connecting substrate according to claim 3 , wherein the connecting substrate is provided.
【請求項5】 前記表面導電膜及び前記端子導電膜を表
裏両面に設けた連結基板であって、かつ、単位絶縁性基
板の周縁部において表裏両面での導端子電膜位置を同一
とすることを特徴とする請求項1から4のいずれか1項
に記載の連結基板。
5. A connecting substrate in which the surface conductive film and the terminal conductive film are provided on both front and back surfaces, and the positions of the conductive terminal conductive films on the front and back surfaces are the same at the periphery of the unit insulating substrate. The connecting substrate according to any one of claims 1 to 4, wherein:
【請求項6】 単位絶縁性基板の周縁部の少なくとも一
部の端子導電膜又は表面導電膜が設けられてなる位置に
絶縁板を貫通する貫通穴が設けられ、かつ、かかる貫通
穴の内壁に導電膜が形成されて表裏の端子導電膜が電気
的に導通されてなることを特徴とする請求項5に記載の
連結基板。
6. A through hole that penetrates through an insulating plate is provided at a position where at least a part of a terminal conductive film or a surface conductive film is provided on a peripheral portion of a unit insulating substrate, and an inner wall of the through hole is provided. The connecting substrate according to claim 5, wherein the conductive film is formed, and the terminal conductive films on the front and back are electrically conducted.
【請求項7】 単位絶縁性基板が実質的に正方形であ
り、1つの単位絶縁性基板に隣接する他の単位絶縁性基
板が、自身を90度回転した導電膜パターンを有する基
板であることを特徴とする請求項1から6のいずれか1
項に記載の連結基板。
7. The unit insulating substrate is substantially square, and another unit insulating substrate adjacent to one unit insulating substrate is a substrate having a conductive film pattern obtained by rotating itself by 90 degrees. 7. One of claims 1 to 6, characterized in that:
Item 6. The connecting substrate according to item 1.
【請求項8】 請求項1から7のいずれか1項に記載の
前記連結基板を分割して形成された単位絶縁性基板の前
子導電膜に、外部接続端子が取りつけられた基体部
を有することを特徴とするパッケージ。
8. A said end Koshirube conductive film unit insulating substrate <br/> formed by dividing the connection substrate according to any one of claims 1 to 7, mounted external connection terminal It was characterized by having a base portion and to Rupa package.
【請求項9】 請求項に記載の前記連結基板の前記表
面導電膜又は前記端子導電膜又は前記周縁導電領域に電
流を供給することで前記表面導電膜及び前記端子導電膜
の表面にメッキ膜を形成する工程と、 前記連結基板を単位絶縁性基板に分割する工程と、 前記分割された単位絶縁性基板の前記端子導電膜上に前
記外部接続端子を形成する工程と、 単位絶縁性基板上の前記表面導電膜上に半導体チップを
固着する工程と、 を含むことを特徴とする半導体装置の製造方法。
9. A plating film on a surface of the surface conductive film and the terminal conductive film by supplying a current to the surface conductive film, the terminal conductive film, or the peripheral conductive region of the connection substrate according to claim 3. Forming the connection substrate into unit insulating substrates; forming the external connection terminals on the terminal conductive films of the divided unit insulating substrates; Fixing a semiconductor chip on the surface conductive film.
JP30431593A 1993-12-03 1993-12-03 Connection board and package for mounting semiconductor, and method of manufacturing semiconductor device Expired - Fee Related JP3264760B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30431593A JP3264760B2 (en) 1993-12-03 1993-12-03 Connection board and package for mounting semiconductor, and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30431593A JP3264760B2 (en) 1993-12-03 1993-12-03 Connection board and package for mounting semiconductor, and method of manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH07161870A JPH07161870A (en) 1995-06-23
JP3264760B2 true JP3264760B2 (en) 2002-03-11

Family

ID=17931552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30431593A Expired - Fee Related JP3264760B2 (en) 1993-12-03 1993-12-03 Connection board and package for mounting semiconductor, and method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3264760B2 (en)

Also Published As

Publication number Publication date
JPH07161870A (en) 1995-06-23

Similar Documents

Publication Publication Date Title
US6856007B2 (en) High-frequency chip packages
US4903114A (en) Resin-molded semiconductor
EP0073149B1 (en) Semiconductor chip mounting module
KR100212607B1 (en) Semiconductor chip package
US5227583A (en) Ceramic package and method for making same
JPH06224246A (en) High multiterminal package for semiconductor element
US4466181A (en) Method for mounting conjoined devices
US6483184B2 (en) Semiconductor apparatus substrate, semiconductor apparatus, and method of manufacturing thereof and electronic apparatus
JP3402969B2 (en) Method for manufacturing semiconductor device
GB2026234A (en) Circuit element package having lead patterns
JPH09312355A (en) Semiconductor device and its manufacture
US6410977B1 (en) Semiconductor device, circuit board electronic instrument and method of making a semiconductor device
JP3656861B2 (en) Semiconductor integrated circuit device and method for manufacturing semiconductor integrated circuit device
JP3264760B2 (en) Connection board and package for mounting semiconductor, and method of manufacturing semiconductor device
US5118556A (en) Film material for film carrier manufacture and a method for manufacturing film carrier
JPS627109A (en) Manufacture of network electronic component
JPH10154768A (en) Semiconductor device and its manufacturing method
KR19980063740A (en) Multilayer Leadframe for Molded Packages
JPH0517709B2 (en)
JP3136274B2 (en) Semiconductor device
JP3509532B2 (en) Semiconductor device substrate, semiconductor device, method of manufacturing the same, and electronic device
JP3263863B2 (en) Hybrid IC substrate and method of manufacturing hybrid IC using the same
JP3398556B2 (en) Method for manufacturing semiconductor device
JP2840293B2 (en) TAB tape and semiconductor device using the same
JPH09270435A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011120

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071228

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081228

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091228

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091228

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111228

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees