JP3402969B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP3402969B2 JP3402969B2 JP30809696A JP30809696A JP3402969B2 JP 3402969 B2 JP3402969 B2 JP 3402969B2 JP 30809696 A JP30809696 A JP 30809696A JP 30809696 A JP30809696 A JP 30809696A JP 3402969 B2 JP3402969 B2 JP 3402969B2
- Authority
- JP
- Japan
- Prior art keywords
- package substrate
- substrate sheet
- package
- semiconductor chip
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、パッケージ基板
の表面の半導体チップが樹脂封止され、裏面に設定され
るハンダ材料により実装する半導体装置の製造方法に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device in which a semiconductor chip on the front surface of a package substrate is resin-sealed and is mounted with a solder material set on the back surface.
【０００２】[0002]
【従来の技術】裏面に実装用のハンダ材料の設定された
樹脂封止型の半導体装置は、例えば図２で示すように、
例えばセラミックス等の無機材料、ポリイミドテープ、
ＰＣＢ(Printed circuit board) 等の有機材料等の絶縁
材料によって構成されたパッケージ基板31を備える。こ
のパッケージ基板31の表面には、詳細は図示されていな
いがチップ搭載領域を含む導体による回路網が形成さ
れ、また裏面には多数の導体パッドが配列形成されてい
る。2. Description of the Related Art A resin-encapsulated semiconductor device having a solder material for mounting on its back surface is, for example, as shown in FIG.
For example, inorganic materials such as ceramics, polyimide tape,
The package substrate 31 is made of an insulating material such as an organic material such as a PCB (Printed circuit board). Although not shown in detail, a circuit network of conductors including a chip mounting area is formed on the front surface of the package substrate 31, and a large number of conductor pads are arranged on the back surface.
【０００３】そして、このパッケージ基板31の表面の回
路網のチップ搭載領域に、半導体チップ32が搭載される
もので、この半導体チップ32の電極部と回路網の所定位
置との間は、ワイヤ33によってボンディグ接続される。
その後、このパッケージ基板31の表面部に樹脂材料を滴
下することにより、ワイヤ33を含む状態で樹脂層34で覆
い、封止される。A semiconductor chip 32 is mounted on a chip mounting area of the circuit network on the surface of the package substrate 31, and a wire 33 is provided between an electrode portion of the semiconductor chip 32 and a predetermined position of the circuit network. Connected by Bondig.
Then, by dropping a resin material on the surface of the package substrate 31, the resin layer 34 including the wires 33 is covered and sealed.
【０００４】ここで、図３にパッケージ基板31を裏返し
た状態でその一部を取り出して示すように、パッケージ
基板31の裏面には多数の導体パッド35が、例えば格子の
各交差位置に配列形成され、ハンダペーストを塗布する
ことで、各導体パッド35それぞれ表面にハンダペースト
36の層が形成されている。そして、これら多数の導体パ
ッド35の周囲を取り囲むように、絶縁物によるハンダマ
スク37が形成されているもので、ハンダペースト36それ
ぞれの上に、ハンダ材料によるボール38が仮止めされ
る。その後、ハンダペースト36部をハンダ材料の溶融温
度以上に加熱し、ハンダボール38を導体パッド35それぞ
れに対して接続する。Here, as shown in FIG. 3 in which a part of the package substrate 31 is taken out with the package substrate 31 turned upside down, a large number of conductor pads 35 are formed on the back surface of the package substrate 31, for example, at each crossing position of the lattice. The solder paste is applied to the surface of each conductor pad 35 by applying the solder paste.
36 layers are formed. Then, a solder mask 37 made of an insulating material is formed so as to surround the periphery of the large number of conductor pads 35, and a ball 38 made of a solder material is temporarily fixed on each of the solder pastes 36. Then, 36 parts of the solder paste is heated to the melting temperature of the solder material or higher, and the solder balls 38 are connected to the respective conductor pads 35.
【０００５】この様に構成される樹脂封止された半導体
装置は、所定の実装基板上に載置された状態でハンダボ
ール38部と実装基板の間にハンダペーストを接着し、ハ
ンダペーストを溶融することにより、半導体装置が実装
基板の所定位置に取り付けられる。In the resin-sealed semiconductor device having such a structure, a solder paste is adhered between the solder ball 38 and the mounting substrate in a state of being mounted on a predetermined mounting substrate, and the solder paste is melted. By doing so, the semiconductor device is attached to a predetermined position of the mounting substrate.
【０００６】なお、ハンダボールと実装基板との間のハ
ンダペーストの融点は、パッケージ基板とハンダボール
との間のハンダペーストの融点よりも低い。この理由
は、パッケージ基板とハンダボールとを接続する際に、
パッケージ基板とハンダボールとが剥離されることを防
止するためである。The melting point of the solder paste between the solder balls and the mounting board is lower than the melting point of the solder paste between the package board and the solder balls. The reason for this is that when connecting the package board and solder balls,
This is to prevent the package substrate and the solder ball from being separated from each other.
【０００７】ここで、ハンダボール38およびハンダペー
ストの溶融温度は低いものであり、特にパッケージ基板
31の表面に半導体チップ32を搭載し、ワイヤ33をボンデ
ィング接続するに必要な温度等によって、先にハンダボ
ール38を形成した後に半導体チップ32の搭載作業を行っ
たのでは、このハンダボール38またはハンダペーストが
溶解する。このため、パッケージ基板31の表面に半導体
チップ32を搭載し、樹脂封止した後に、パッケージ基板
31の裏面にハンダボール38の形成作業が行われる。Here, the melting temperature of the solder ball 38 and the solder paste is low, and particularly, the package substrate
The semiconductor chip 32 is mounted on the surface of the semiconductor chip 31, and the semiconductor chip 32 is mounted after the solder ball 38 is formed first by the temperature required for bonding and connecting the wire 33. The solder paste melts. Therefore, after mounting the semiconductor chip 32 on the surface of the package substrate 31 and sealing it with resin,
The solder ball 38 is formed on the back surface of the substrate 31.
【０００８】しかし、パッケージ基板31の表面に半導体
チップ32を搭載した状態で、このパッケージ基板31の表
面に液化した樹脂を滴下して半導体チップ32を封止する
ようにしたのでは、樹脂の表面張力によってその表面が
図２で示すように円弧面になり、この様に樹脂封止され
た半導体装置を裏返したのでは、安定して設定されな
い。したがって、この状態でハンダボール形成工程を行
うことは困難である。However, when the semiconductor chip 32 is mounted on the surface of the package substrate 31, the liquefied resin is dropped onto the surface of the package substrate 31 to seal the semiconductor chip 32. The surface thereof becomes an arc surface as shown in FIG. 2 due to the tension, and if the semiconductor device thus resin-sealed is turned upside down, it is not set stably. Therefore, it is difficult to perform the solder ball forming step in this state.
【０００９】また、この様な樹脂封止工程を１回で行う
場合には、樹脂の安定性や流動性等の制御が困難であ
り、周囲に「だれ」が生ずる問題を有する。この「だ
れ」の発生要因は、例えば供給する樹脂の量が過剰であ
ることであり、この様な場合にはパッケージ基板31の半
導体チップ32の周囲の期待しない範囲にまで樹脂層が広
がり、付着する。そして、この様な「だれ」の発生によ
り、応力が不均一となると共に外観が不良となり、特に
小型化が困難となる。Further, when such a resin sealing step is carried out once, it is difficult to control the stability and fluidity of the resin, and there is a problem that "dripping" occurs in the surroundings. The cause of this "drip" is, for example, that the amount of resin supplied is excessive.In such a case, the resin layer spreads to an unexpected range around the semiconductor chip 32 of the package substrate 31 and adheres. To do. Then, due to the occurrence of such "sag", the stress becomes non-uniform and the appearance becomes poor, which makes it particularly difficult to reduce the size.
【００１０】さらにこの様な樹脂封止工程は、それぞれ
パッケージ基板31に対して半導体チップ32を搭載した状
態で、そのパッケージ基板31単位で行われるので、半導
体製造工程を繁雑化しているものであり、また封止樹脂
の広がりの範囲によってパッケージ基板31の大きさに制
限が生じ、半導体装置の小型化に制限が生ずる。Further, since such a resin sealing process is performed for each package substrate 31 with the semiconductor chip 32 mounted on the package substrate 31, the semiconductor manufacturing process is complicated. Also, the size of the package substrate 31 is limited by the range of the spread of the sealing resin, and the size reduction of the semiconductor device is limited.
【００１１】[0011]
【発明が解決しようとする課題】この発明は上記のよう
な点に鑑みなされたもので、半導体チップの封止樹脂の
表面が確実に平坦化された状態とされて、パッケージ基
板の裏面にハンダボールを形成するための、パッケージ
基板の裏返し設定状態が安定化されるようにするもので
あり、さらにその面積が制限して小型化される半導体装
置が容易に得られるようにする半導体装置の製造方法を
提供しようとするものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and the surface of the sealing resin of the semiconductor chip is surely flattened, and solder is applied to the back surface of the package substrate. Manufacture of a semiconductor device for stabilizing a state where the package substrate is turned upside down for forming a ball, and further for easily obtaining a semiconductor device that is downsized by limiting the area thereof. It is intended to provide a method.
【００１２】[0012]
【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、パッケージ基板シートの裏面にこの基
板シートを複数の領域に分割する切り込みを入れ、この
切り込みで分割される複数の領域それぞれに対応してパ
ッケージ基板表面に導体による回路網を形成すると共
に、この基板シートの裏面側に全面的にそれぞれハンダ
マスク領域で囲まれた多数の導体パッドを形成するもの
で、パッケージ基板シートの表面の回路網で形成される
チップ搭載領域にそれぞれ半導体チップを搭載し、これ
ら半導体チップそれぞれの電極と回路網の所定端子部と
の間を電気的に接続する。そして、複数の領域にそれぞ
れ半導体チップの搭載されたパッケージ基板の表面に液
状の樹脂材料で覆い、この液状被覆材料を硬化した後、
パッケージ基板シートの表面の樹脂層が硬化された状態
で、裏面の切り込みによってこの基板シートを半導体チ
ップ単位で分割する。そして、硬化された樹脂層を下面
とされるように基板シートを裏返した状態で、裏面の前
記導体パッド部それぞれに対応してハンダボールを形成
するもので、パッケージ基板シートを分割して切り離さ
れた状態で、それぞれ半導体チップの搭載された複数の
パッケージ基板が形成される。According to a method of manufacturing a semiconductor device according to the present invention, a notch is formed on a back surface of a package substrate sheet to divide the substrate sheet into a plurality of regions, and each of the plurality of regions divided by the notches. Corresponding to, a circuit network of conductors is formed on the front surface of the package board, and a large number of conductor pads surrounded by solder mask areas are formed on the back surface of the board sheet. The semiconductor chips are mounted on the chip mounting regions formed by the circuit network, and the electrodes of the semiconductor chips are electrically connected to the predetermined terminal portions of the circuit network. Then, after covering the surface of the package substrate on which the semiconductor chip is mounted in each of the plurality of regions with a liquid resin material and curing the liquid coating material,
With the resin layer on the front surface of the package substrate sheet cured, the substrate sheet is divided into semiconductor chips by cutting on the back surface. Then, in a state where the substrate sheet is turned upside down so that the cured resin layer is the lower surface, solder balls are formed corresponding to each of the conductor pad portions on the back surface, and the package substrate sheet is divided and separated. In this state, a plurality of package substrates each having a semiconductor chip mounted thereon are formed.
【００１３】すなわち、この様な半導体装置の製造方法
によれば、パッケージ基板シートに複数の半導体チップ
が搭載された状態で、一括して樹脂封止される。この場
合、パッケージ基板シートの表面が、複数の半導体チッ
プの搭載領域を含むものであり、またこの充分な面積の
パッケージ基板の表面が液状の樹脂材料で覆われるよう
にするものであるため、この樹脂材料の粘度を小さな値
に設定することで、この樹脂で覆われた表面は全体的に
大きな平面とされる。したがって、この樹脂封止された
パッケージ基板を裏返した状態で、樹脂層の表面を下に
して安定して設定できるものであり、この状態で基板裏
面に対するハンダボールの形成工程が容易に実行でき
る。That is, according to such a method of manufacturing a semiconductor device, a plurality of semiconductor chips are mounted on the package substrate sheet and are collectively resin-sealed. In this case, since the surface of the package substrate sheet includes the mounting areas of the plurality of semiconductor chips, and the surface of the package substrate having a sufficient area is covered with the liquid resin material. By setting the viscosity of the resin material to a small value, the surface covered with this resin becomes a large flat surface as a whole. Therefore, the resin-sealed package substrate can be set upside down with the front surface of the resin layer facing downward, and in this state, the solder ball forming process on the back surface of the substrate can be easily performed.
【００１４】[0014]
【発明の実施の形態】以下、図面を参照してこの発明の
一実施の形態を実施例に基づき説明する。図１は半導体
装置の製造工程を順次示しているもので、まず（Ａ）図
で示されるように、複数の半導体装置が一括して形成で
きるようにした大きな面積のパッケージ基板シート11を
用意する。例えば、この基板シート11によって３列×３
列で９個の半導体チップが搭載できる面積に設定され
る。BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will now be described based on examples with reference to the drawings. FIG. 1 sequentially shows the manufacturing process of a semiconductor device. First, as shown in FIG. 1A, a package substrate sheet 11 having a large area is prepared so that a plurality of semiconductor devices can be collectively formed. . For example, this substrate sheet 11 has 3 rows x 3
The area is set so that nine semiconductor chips can be mounted.
【００１５】このパッケージ基板シート11は、グリーン
シートの状態でその裏面に切り込み溝12が形成され、そ
の状態で焼成することによりパッケージ基板シート11と
される。ここで、切り込み溝12は格子状に形成され、そ
の格子枠はそれぞれ１つの半導体チップが搭載できる面
積形状とされている。The package substrate sheet 11 has a notch 12 formed on its back surface in the state of a green sheet, and is baked in this state to form the package substrate sheet 11. Here, the cut grooves 12 are formed in a lattice shape, and each lattice frame has an area shape in which one semiconductor chip can be mounted.
【００１６】すなわち、切り込み溝12の形成されたパッ
ケージ基板シート11は、切り込み溝12によって複数のパ
ッケージ基板111 、112 、…の複数の領域に分割され
る。ここで詳細は図示していないが、パッケージ基板シ
ート11の表面に、各分割領域にそれぞれ対応して、タン
グステン、ニッケル、金等の導体によるパターンによる
回路網が形成される。That is, the package substrate sheet 11 having the cut grooves 12 formed therein is divided by the cut grooves 12 into a plurality of regions of a plurality of package substrates 111, 112, .... Although not shown in detail here, a circuit network having a pattern of a conductor such as tungsten, nickel, or gold is formed on the surface of the package substrate sheet 11 corresponding to each divided region.
【００１７】なお、パッケージ基板の表面に導体を用い
て回路網を形成する際の製造方法は特に限定されない。
すなわち、タングステン、モリブデン等の金属を厚膜ペ
ーストとしてスクリーン印刷することにより回路網を形
成する、いわゆる厚膜法、あるいはニッケル、アルミニ
ウム、金、銀等の金属を蒸着、スパッタリング、ＣＶＤ
(chemical vaper deposition) 、ＰＶＤ(physical vape
r deposition) 等で形成した後に、フォトリソグラフィ
で回路網を形成する、いわゆる薄膜法のいずれをも適用
できる。The manufacturing method for forming a circuit network on the surface of the package substrate using a conductor is not particularly limited.
That is, a circuit network is formed by screen-printing a metal such as tungsten or molybdenum as a thick film paste, a so-called thick film method, or a metal such as nickel, aluminum, gold, or silver is deposited, sputtered, or CVD.
(chemical vaper deposition), PVD (physical vape
Any of a so-called thin film method in which a circuit network is formed by photolithography after being formed by r deposition) or the like can be applied.
【００１８】また、パッケージ基板11の裏面には、全面
にわたり図３で示したような導体パットが多数配列形成
され、この各導体パッドを取り囲むようにして、絶縁物
によるハンダマスクが形成される。On the back surface of the package substrate 11, a large number of conductor pads as shown in FIG. 3 are arrayed over the entire surface, and a solder mask made of an insulating material is formed so as to surround each conductor pad.
【００１９】なお、パッケージ基板の裏面に絶縁物によ
って構成されるハンダマスクの目的は、パッケージ基板
の裏面の期待しない部分にハンダペースト、ハンタボー
ル等が接着されることを防ぐためである。したがって、
パッケージ基板の材料の中でハンダペースト、ハンダボ
ール等が接着されることを防ぐ性質を持つ場合には、ハ
ンダマスクが無くともよい。The purpose of the solder mask made of an insulating material on the back surface of the package substrate is to prevent the solder paste, the solder balls and the like from adhering to an unexpected portion of the back surface of the package substrate. Therefore,
The solder mask may be omitted if the material of the package substrate has a property of preventing the solder paste, the solder balls, and the like from adhering.
【００２０】次に、（Ｂ）図で示すように切り込み溝12
によって領域分割されたパッケージ基板シート11の表面
に、パッケージ基板111 、112 、…それぞれの領域の回
路網の中の、特にチップ搭載領域に半導体チップ131 、
132 、…を、例えば導電性の接着剤を用いて接着し、パ
ッケージ基板シート11の表面に搭載する。そして、この
搭載された半導体チップ131 、132 、…それぞれの電極
部と、対応する回路網の電極接続部との間を、それぞれ
ワイヤ141 、142 、…によってボンディング接続する。
すなわち、各半導体チップ131 、132 、…が、パッケー
ジ基板シート11に形成した所定の回路網に対して、電気
的に接続される。Next, as shown in FIG.
On the surface of the package substrate sheet 11 divided into regions by the package substrate 111, 112, ... In the circuit network of each region, especially in the chip mounting region, the semiconductor chip 131,
132, ... Are bonded to each other using, for example, a conductive adhesive, and mounted on the surface of the package substrate sheet 11. Then, the respective electrode portions of the mounted semiconductor chips 131, 132, ... And the electrode connection portions of the corresponding circuit network are connected by wires 141, 142 ,.
That is, each of the semiconductor chips 131, 132, ... Is electrically connected to a predetermined circuit network formed on the package substrate sheet 11.
【００２１】この様にパッケージ基板シート11の所定位
置に、半導体チップ131 、132 、…がそれぞれ搭載さ
れ、ワイヤ141 、142 、…によって電気的な接続回路が
形成されたならば、（Ｃ）図で示すようにパッケージ基
板シート11の表面の全面を、半導体チップ131 、132 、
…およびワイヤ141 、142 、…がすべて埋設されるよう
に、液状の樹脂材料によって覆う。そして、この樹脂材
料を硬化することによって、封止樹脂層15を形成する。If the semiconductor chips 131, 132, ... Are mounted at predetermined positions on the package substrate sheet 11 and the electrical connection circuits are formed by the wires 141, 142 ,. As shown by, the entire surface of the package substrate sheet 11, the semiconductor chips 131, 132,
, And the wires 141, 142, ... Are covered with a liquid resin material so that they are all embedded. Then, the sealing resin layer 15 is formed by curing this resin material.
【００２２】ここで、パッケージ基板シート11の表面を
覆う液状の樹脂材料の粘度が充分に低いものであれば、
樹脂層15の表面は極く限られた周縁部を除いて、その表
面が平坦化された面とされる。また、一体化されるパッ
ケージ基板111 、112 、…の数を多くして全体の表面積
が大きくされれば、封止樹脂層15の面が容易に平坦化さ
れた面とされ、その平坦部分の面積が増大する。例えば
４個のパッケージ基板が一体化される程度の大きさであ
れば、容易に表面を平坦化できる。If the viscosity of the liquid resin material covering the surface of the package substrate sheet 11 is sufficiently low,
The surface of the resin layer 15 is a surface whose surface is flattened except for a very limited peripheral portion. Further, if the number of integrated package substrates 111, 112, ... Is increased to increase the total surface area, the surface of the sealing resin layer 15 is easily flattened, and The area increases. For example, if the size is such that four package substrates are integrated, the surface can be easily flattened.
【００２３】この様に平坦な面の形成された封止樹脂層
15が形成されたならば、パッケージ基板シート11を、樹
脂層15を含んで切り込み溝12に沿って切断して分離す
る。ここで、パッケージ基板シート11に対して切り込み
溝12が形成され、しかもパッケージ基板シート11の表面
の樹脂材料が高分子材料であるため、パッケージ基板シ
ート11を切り込み溝12の方向から折り曲げることによ
り、簡単に切断できる。A sealing resin layer having such a flat surface
After forming 15, the package substrate sheet 11 including the resin layer 15 is cut along the notches 12 to be separated. Here, the cut groove 12 is formed in the package substrate sheet 11, and since the resin material on the surface of the package substrate sheet 11 is a polymer material, by bending the package substrate sheet 11 from the direction of the cut groove 12, Can be easily cut.
【００２４】この様に切断することで、（Ｄ）図で示す
ようにパッケージ基板シート11が、半導体チップ131 、
132 、…それぞれが搭載されたパッケージ基板111 、11
2 、…単位に分割され、その各パッケージ基板111 、11
2 、…それぞれに半導体チップ131 、132 、が搭載さ
れ、その各半導体チップ131 、132 、…それぞれが樹脂
封止された状態とされる。By cutting in this way, the package substrate sheet 11 becomes the semiconductor chip 131, as shown in FIG.
132, ... Package substrates 111, 11 on which the respective components are mounted
2, ..., divided into units, and their respective package substrates 111, 11
The semiconductor chips 131, 132 are mounted on the semiconductor chips 131, 132, respectively, and the respective semiconductor chips 131, 132, ... Are sealed with resin.
【００２５】この様にパッケージ基板111 、112 、…単
位でそれぞれ半導体装置が構成されたならば、（Ｅ）図
で示すように各パッケージ基板111 、112 、…のそれぞ
れ裏面の導体パッド部に、図３で説明したと同様な手段
によって、多数のハンダボール16を取り付け、樹脂封止
された半導体装置が完成される。When the semiconductor devices are formed in units of the package substrates 111, 112, ... In this way, as shown in FIG. 6E, the conductor pads on the back surface of the package substrates 111, 112 ,. A large number of solder balls 16 are attached by the same means as described with reference to FIG. 3 to complete a resin-sealed semiconductor device.
【００２６】ここで使用されるパッケージ基板シート11
の種類、並びに半導体チップ131 、132 、…とパッケー
ジ基板シート11との接続方法は、知られている方法のい
ずれでも可能である。また、パッケージ基板シート11を
構成する材料は、例えばセラミックス基板が使用される
ものであるが、それ以外にセラミックス以外の無機材
料、印刷基板、ポリイミドテープ、ＰＣＢ等の有機材料
のような絶縁物材料が使用されるもので、この様な絶縁
基板に、Ａｕ、Ｃｕ等の導体を配線することによりパッ
ケージ基板シート11が構成される。Package substrate sheet 11 used here
, And the method of connecting the semiconductor chips 131 1, 132, ... And the package substrate sheet 11 may be any known method. Further, as the material forming the package substrate sheet 11, for example, a ceramic substrate is used, but other than that, an insulating material such as an inorganic material other than ceramics, a printed board, a polyimide tape, an organic material such as PCB, etc. Is used, and a package substrate sheet 11 is formed by wiring conductors such as Au and Cu on such an insulating substrate.
【００２７】また、半導体チップ131 、132 、…それぞ
れと、パッケージ基板シート11の回路網な接続手段は、
ワイヤボンディング方法以外にも、ＴＡＢ(tape automa
tedbonding)やＦＣ(flip chip) 等にも適用できる。.. and each of the semiconductor chips 131, 132, ...
In addition to the wire bonding method, TAB (tape automa
It can also be applied to ted bonding) and FC (flip chip).
【００２８】さらに封止用樹脂としては、エポキシ系樹
脂が使用されるようにしたが、他にビフェニル系樹脂、
フェノール系樹脂、シリコーン系樹脂、ポリエステル系
樹脂等の使用が可能である。Further, as the sealing resin, the epoxy resin is used, but in addition to the biphenyl resin,
Phenolic resin, silicone resin, polyester resin, etc. can be used.
【００２９】各パッケージ基板111 、112 、…の裏面に
は、いわゆるＢＧＡタイプのハンダボール16によるリー
ドが形成されているものであるが、ハンダによって接続
する場合にはそのリード形状も特に制限されない。例え
ば、柱状の長いリードを持つＰＧＡ(pin grid array)、
柱状の短いリードを持つBut-ＰＧＡ、接続するためのパ
ッドのみを持つＬＧＡ(land grid array) 、ガルウイン
グの形状のリードを持つＱＦＰ(quad flat package) 等
であってもよい。Leads of so-called BGA type solder balls 16 are formed on the back surface of each package substrate 111, 112, ... However, when connecting by soldering, the lead shape is not particularly limited. For example, PGA (pin grid array) with long columnar leads,
A But-PGA having columnar short leads, an LGA (land grid array) having only pads for connection, a QFP (quad flat package) having leads in the shape of a gull wing, or the like may be used.
【００３０】実施例の説明においては、パッケージ基板
シート11を切り込み溝12によって切断し、半導体チップ
131 、132 、…がそれぞれ搭載された独立したパッケー
ジ基板111 、112 、…とされた状態で、このそれぞれの
パッケージ基板111 、112 、…それぞれに対して、ハン
ダボール16によるリードを形成するようにした。しか
し、単体のパッケージ基板111 、112 、…それぞれにハ
ンダボール16を形成するようにしたのでは、繁雑な手数
がかかる。In the description of the embodiment, the package substrate sheet 11 is cut along the notch 12 to form a semiconductor chip.
In the state where the independent package substrates 111, 112, ... On which 131, 132, ... Are mounted respectively, the leads by the solder balls 16 are formed on the respective package substrates 111, 112 ,. did. However, if the solder balls 16 are formed on the single package substrates 111, 112, ...
【００３１】この様な問題点に対処するため、（Ｃ）図
のようにパッケージ基板シート11の表面に半導体チップ
131 、132 、…が搭載され、さらに封止用の樹脂層15が
形成されたならば、このパッケージ基板111 、112 、…
が一体化されている状態で、このパッケージ基板シート
11の裏面の全体に、ハンダボールを形成する。この様に
してハンダボール16がパッケージ基板シート11の裏面に
形成された後に、この基板シート11を切り込み溝12を用
いて切断するようにすれば、簡単に半導体チップ131 、
132 、…それぞれを搭載した半導体装置が完成される。In order to deal with such a problem, a semiconductor chip is formed on the surface of the package substrate sheet 11 as shown in FIG.
If 131, 132, ... Are mounted and a resin layer 15 for sealing is further formed, the package substrates 111, 112 ,.
This package board sheet with the integrated
A solder ball is formed on the entire back surface of 11. In this way, after the solder balls 16 are formed on the back surface of the package substrate sheet 11, the substrate sheet 11 is cut using the notches 12 to easily form the semiconductor chip 131,
132, ... A semiconductor device with each mounted is completed.
【００３２】[0032]
【発明の効果】以上のようにこの発明に係る半導体装置
の製造方法によれば、封止樹脂材料の粘度を適宜小さな
ものとすれば、半導体チップの搭載されたパッケージ基
板シートの封止樹脂された表面が確実に平坦化され、こ
の平坦化された面を下にしてパッケージ基板シートを裏
返して安定して設定でき、この基板シートの裏面にリー
ドとされるハンダボールの形成工程が、容易且つ確実に
実行できるようになる。As described above, according to the method of manufacturing a semiconductor device of the present invention, if the viscosity of the encapsulating resin material is appropriately reduced, the encapsulating resin of the package substrate sheet on which the semiconductor chip is mounted is sealed. The flat surface is surely flattened, and the flattened surface can be turned upside down to stably set the package substrate sheet, and the process of forming the solder ball to be the lead on the back surface of the substrate sheet is easy and You will definitely be able to do it.
【図１】（Ａ）〜（Ｅ）は、この発明の一実施の形態に
係る半導体装置の製造方法を順次説明するための図。1A to 1E are views for sequentially explaining a method of manufacturing a semiconductor device according to an embodiment of the present invention.
【図２】従来の半導体装置を説明するための断面構成
図。FIG. 2 is a cross-sectional configuration diagram for explaining a conventional semiconductor device.
【図３】従来から知られている半導体装置の裏面にハン
ダボールを形成する手段を説明する図。FIG. 3 is a diagram illustrating a conventionally known means for forming a solder ball on the back surface of a semiconductor device.
11…パッケージ基板シート、111 、112 、…パッケージ
基板、12…（封止用）樹脂層、131 、132 、…半導体チ
ップ、141 、142 、…ワイヤ、15…ハンダボール。11 ... Package substrate sheet, 111, 112, ... Package substrate, 12 ... (Encapsulating) resin layer, 131, 132, ... Semiconductor chip, 141, 142, ... Wire, 15 ... Solder ball.
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 ─────────────────────────────────────────────────── ─── Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 23/12
Claims (4)
ートを複数の領域に分割する切り込みを入れるパッケー
ジ基板シート形成工程と、 前記パッケージ基板シートの表面側に前記切り込みで分
割される複数の領域部それぞれに対応して導体による回
路網を形成すると共に、前記基板シートの裏面側に配列
した多数の導体パッドを形成する導体パターン形成工程
と、 前記パッケージ基板シートの表面の前記回路網で形成さ
れるチップ搭載領域にそれぞれ半導体チップを搭載する
チップ搭載工程と、 前記搭載された半導体チップそれぞれの電極と、これら
半導体チップそれぞれの搭載された前記分割領域に対応
する前記回路網の所定端子部との間を電気的に接続する
接続工程と、 前記分割された複数の領域にそれぞれ半導体チップの搭
載された前記パッケージ基板の表面の全面を、液状の樹
脂材料で覆う樹脂被覆工程と、 前記被覆された液状被覆材料を硬化する樹脂硬化工程
と、 前記パッケージ基板シートの表面の樹脂層が硬化された
後、前記裏面の切り込みによりこの基板シートを半導体
チップ単位で分割する切り離す切り離し工程と、 前記硬化された樹脂層を下面とされるように前記基板シ
ートを裏返した状態で、裏面の前記導体パッド部それぞ
れに対応してハンダボールを形成するハンダボール形成
工程とを具備し、 前記樹脂被覆工程では液状の樹脂材料の表面が全体的に
平坦面とされるような粘度で構成され、前記パッケージ
基板シートを分割して切り離された状態で、それぞれ半
導体チップの搭載された複数のパッケージ基板が形成さ
れるようにしたことを特徴とする半導体装置の製造方
法。1. A package substrate sheet forming step of forming a notch on a back surface of a package substrate sheet to divide the sheet into a plurality of regions, and a plurality of region portions divided on the front surface side of the package substrate sheet by the notches. And a conductor pattern forming step of forming a plurality of conductor pads arranged on the back surface side of the substrate sheet, and a chip formed by the circuit network on the front surface of the package substrate sheet. Between a chip mounting step of mounting a semiconductor chip in each mounting region, an electrode of each of the mounted semiconductor chips, and a predetermined terminal portion of the circuit network corresponding to the mounted divided region of each of these semiconductor chips. A connecting step of electrically connecting and mounting a semiconductor chip in each of the divided areas. A resin coating step of covering the entire surface of the package substrate with a liquid resin material, a resin curing step of curing the coated liquid coating material, and after the resin layer on the surface of the package substrate sheet is cured, A cutting step of cutting the substrate sheet into semiconductor chip units by cutting on the back surface, and a step of turning the substrate sheet over so that the cured resin layer is the bottom surface. Correspondingly, a solder ball forming step of forming a solder ball is included, and in the resin coating step, the liquid resin material is formed to have a viscosity such that the surface is entirely flat, and the package substrate sheet is divided. In the separated state, a plurality of package substrates each having a semiconductor chip mounted thereon are formed. Method of manufacturing a conductor arrangement.
体チップと電気的な接続手段部が液状樹脂材料で覆われ
て、その表面が平坦面とされるように前記樹脂材料の粘
度が設定され、前記裏返した状態でこの平坦面でパッケ
ージ基板シートが保たれるようにした請求項１記載の半
導体装置の製造方法。2. In the resin coating step, the mounted semiconductor chip and the electrical connection means are covered with a liquid resin material, and the viscosity of the resin material is set so that the surface is a flat surface. 2. The method of manufacturing a semiconductor device according to claim 1, wherein the package substrate sheet is held on the flat surface in the state of being turned upside down.
離し工程で半導体チップ単位のパッケージ基板に分割さ
れた後に、この分割されたパッケージ基板単位で行われ
るようにした請求項１記載の半導体装置の製造方法。3. The manufacturing of a semiconductor device according to claim 1, wherein the solder ball forming step is performed for each of the divided package substrate after dividing the semiconductor substrate into package substrates in the separating step. Method.
離し手段で半導体チップ単位のパッケージ基板に分割さ
れる以前のパッケージ基板シートの状態で、この基板シ
ートの裏面全面に一括して行われるようにした請求項１
記載の半導体装置の製造方法。4. The solder ball forming step is performed collectively on the entire back surface of the substrate sheet in the state of the package substrate sheet before being divided into the package substrates of the semiconductor chip unit by the separating means. Claim 1
A method for manufacturing a semiconductor device as described above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30809696A JP3402969B2 (en) | 1996-11-19 | 1996-11-19 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30809696A JP3402969B2 (en) | 1996-11-19 | 1996-11-19 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10150119A JPH10150119A (en) | 1998-06-02 |
| JP3402969B2 true JP3402969B2 (en) | 2003-05-06 |
Family
ID=17976823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30809696A Expired - Fee Related JP3402969B2 (en) | 1996-11-19 | 1996-11-19 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3402969B2 (en) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000156435A (en) * | 1998-06-22 | 2000-06-06 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| JP4073098B2 (en) | 1998-11-18 | 2008-04-09 | 三洋電機株式会社 | Manufacturing method of semiconductor device |
| JP4803855B2 (en) | 1999-02-09 | 2011-10-26 | 三洋電機株式会社 | Manufacturing method of semiconductor device |
| JP3702998B2 (en) * | 1999-10-27 | 2005-10-05 | 新光電気工業株式会社 | Manufacturing method of semiconductor device |
| JP3456462B2 (en) | 2000-02-28 | 2003-10-14 | 日本電気株式会社 | Semiconductor device and manufacturing method thereof |
| KR20020043398A (en) * | 2000-12-04 | 2002-06-10 | 마이클 디. 오브라이언 | Printed circuit board for manufacturing semiconductor package |
| JP4418603B2 (en) * | 2001-03-26 | 2010-02-17 | パナソニック株式会社 | Semiconductor device and manufacturing method thereof |
| JP3704304B2 (en) | 2001-10-26 | 2005-10-12 | 新光電気工業株式会社 | Lead frame, method of manufacturing the same, and method of manufacturing semiconductor device using the lead frame |
| JP5055798B2 (en) * | 2006-03-17 | 2012-10-24 | 日立金属株式会社 | Manufacturing method of semiconductor device |
| CN100411124C (en) * | 2006-08-01 | 2008-08-13 | 上海凯虹电子有限公司 | CSP packaging technique |
| JP2009231331A (en) * | 2008-03-19 | 2009-10-08 | Murata Mfg Co Ltd | Method of manufacturing laminate |
| JP2008205515A (en) * | 2008-05-29 | 2008-09-04 | Sanyo Electric Co Ltd | Manufacturing method of semiconductor device |
| WO2012108229A1 (en) * | 2011-02-07 | 2012-08-16 | 株式会社村田製作所 | Ceramic substrate and method for manufacturing same |
| JP2017107986A (en) * | 2015-12-09 | 2017-06-15 | 株式会社ディスコ | Wafer processing method |
| JP2017112268A (en) * | 2015-12-17 | 2017-06-22 | 株式会社ディスコ | Wafer processing method |
| JP2017112267A (en) * | 2015-12-17 | 2017-06-22 | 株式会社ディスコ | Wafer processing method |
-
1996
- 1996-11-19 JP JP30809696A patent/JP3402969B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10150119A (en) | 1998-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3402969B2 (en) | Method for manufacturing semiconductor device | |
| JP3313547B2 (en) | Manufacturing method of chip size package | |
| US6921980B2 (en) | Integrated semiconductor circuit including electronic component connected between different component connection portions | |
| JP3530761B2 (en) | Semiconductor device | |
| JP3142723B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR970002140B1 (en) | Semiconductor device, packaging method and lead tape | |
| US6717252B2 (en) | Semiconductor device | |
| JP2001024135A (en) | Manufacture of semiconductor device | |
| KR19980042617A (en) | Wafer Level Packaging | |
| US6998297B2 (en) | Wafer level packaging | |
| US5801449A (en) | Process and substrate for connecting an integrated circuit to another substrate by means of balls | |
| US6489667B1 (en) | Semiconductor device and method of manufacturing such device | |
| KR100234694B1 (en) | Manufacturing method of bga package | |
| US6424541B1 (en) | Electronic device attachment methods and apparatus for forming an assembly | |
| KR100434201B1 (en) | Semiconductor package and fabrication method | |
| JPH0864635A (en) | Semiconductor device | |
| JP2003023133A (en) | Lead frame, plastic molded type semiconductor device using the same and its manufacturing method | |
| JP3529507B2 (en) | Semiconductor device | |
| JPH10340925A (en) | Semiconductor device and manufacture thereof | |
| JPH11260850A (en) | Semiconductor device and its manufacture | |
| JPH10154778A (en) | Manufacturing method of semiconductor device | |
| JPS58134450A (en) | Semiconductor device and manufacture thereof | |
| JP2841822B2 (en) | Manufacturing method of hybrid integrated circuit | |
| JP2004014568A (en) | Semiconductor device | |
| JPH11145180A (en) | Electronic component and manufacture of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080229 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |