JP3923136B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3923136B2 JP3923136B2 JP14488597A JP14488597A JP3923136B2 JP 3923136 B2 JP3923136 B2 JP 3923136B2 JP 14488597 A JP14488597 A JP 14488597A JP 14488597 A JP14488597 A JP 14488597A JP 3923136 B2 JP3923136 B2 JP 3923136B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- semiconductor device
- manufacturing
- etching
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に半導体基板に位置合わせ用の合わせマークを形成する半導体装置の製造方法と、その製造方法を用いて製造された半導体装置に関する。
【０００２】
【従来の技術】
半導体装置は、フォトリソグラフィ技術によりマスクパターンを半導体基板上のレジストに転写してレジストマスクを形成し、レジストマスクをマスクとしてエッチングやイオン注入等を行うことにより製造される。通常、エッチングやイオン注入は、異なるレジストマスクを用いて複数回行われる。マスクパターンをレジストに転写してレジストマスクを形成する際には、マスクパターンと半導体基板との位置合わせを行う。このため、半導体基板上には、あらかじめ合わせマークを形成しておく必要がある。
【０００３】
従来の技術では、Ｓｉ等の半導体基板に合わせマークを形成する場合、半導体基板表面を酸化して半導体基板上にＳｉＯ2膜等の反応生成膜を形成し、反応生成膜を合わせマークの形状にパターニングすることにより合わせマークを形成していた。
また、従来の他の技術では、半導体基板に不純物を注入することにより合わせマークを形成していた。不純物が注入された領域の光の反射率は、不純物が注入されていない領域の光の反射率と異なるので、不純物が注入された領域を合わせマークとして用いることができた。
【０００４】
【発明が解決しようとする課題】
しかしながら、ＨｇＣｄＴｅ、ＨｇＺｎＴｅ、ＩｎＳｂ、ＰｂＳｎＴｅ、又はＩｎＰ等の半導体基板では、半導体基板上に反応生成膜を形成することが困難であった。このため、従来の技術では、これらの半導体基板上に合わせマークを形成することができなかった。また、反応生成膜が十分な厚さになりにくい半導体基板の場合や、反応生成膜を選択的にエッチングできるエッチャントがない場合等は、従来の技術では合わせマークを形成することができなかった。
【０００５】
また、ＨｇＣｄＴｅ、ＨｇＺｎＴｅ、ＩｎＳｂ、ＰｂＳｎＴｅ、又はＩｎＰ等の半導体基板では、不純物が注入された領域と不純物が注入されていない領域との光の反射率の差が小さいため、不純物が注入された領域を目視により識別するのは困難であった。このため、従来の他の技術では、これらの半導体基板上に合わせマークを形成することができなかった。
【０００６】
これらの問題を解決する方法として、半導体基板をエッチングして半導体基板に合わせマークを形成する方法が考えられる。しかし、レジストを用いてエッチングマスクを形成する場合は、半導体基板に直接レジスト膜を形成しなければならず、レジストの残渣やレジストに含まれる不純物により半導体基板が汚染されてしまうことが考えられる。特にネガレジストを用いた場合は、レジストの膨潤により合わせマークの位置ずれが起こってしまうことも考えられる。
【０００７】
本発明の目的は、半導体基板上に反応生成膜を形成することが困難な半導体基板においても、レジスト等により半導体基板が汚染されることなく合わせマークを形成しうる半導体装置の製造方法を提供することにある。
また、本発明の他の目的は、合わせマークが上記の半導体装置の製造方法により形成された半導体装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的は、半導体基板上に、ＺｎＳ膜及びＣｄＴｅ膜のいずれか、又はこれらの膜を積層した多層膜よりなる表面保護膜を形成する表面保護膜形成工程と、前記表面保護膜上に、合わせマークを形成するためのマスクを形成するマスク形成工程と、前記マスクを用いて前記表面保護膜と前記半導体基板とをエッチングし、前記半導体基板に合わせマークを形成するエッチング工程とを有することを特徴とする半導体装置の製造方法により達成される。これにより、半導体基板上に反応生成膜を形成する必要がないので、半導体基板上に反応生成膜を形成することが困難な半導体基板においても合わせマークを形成することができる。また、半導体基板上に反応生成膜を形成する必要がないので、半導体基板と反応生成膜とを選択的にエッチングするためのエッチャントを開発する必要がない。また、半導体基板を表面保護膜で覆った状態で合わせマークを形成するので、半導体基板をレジスト等により汚染することなく合わせマークを形成することができる。
【０００９】
また、上記の半導体装置の製造方法において、前記エッチング工程では、ドライエッチングにより前記合わせマークを形成することが望ましい。
また、上記の半導体装置の製造方法において、前記エッチング工程では、第１のガスを用いて前記表面保護膜をエッチングし、第２のガスを用いて前記半導体基板をエッチングすることが望ましい。
【００１０】
また、上記の半導体装置の製造方法において、前記第２のガスは、Ｎ2を含むことが望ましい。
また、上記の半導体装置の製造方法において、前記第１のガスは、Ｈ2とＡｒとを含み、前記第２のガスは、Ｈ2とＡｒとＮ2とを含むことが望ましい。
また、上記の半導体装置の製造方法において、前記第２のガスのＮ2の割合は、流量比で１％乃至５０％の範囲内であることが望ましい。
【００１１】
また、上記の半導体装置の製造方法において、前記半導体基板は、ＨｇＣｄＴｅ、ＨｇＺｎＴｅ、ＩｎＳｂ、ＰｂＳｎＴｅ、及びＩｎＰのいずれかの半導体基板であることが望ましい。
【００１２】
また、上記目的は、半導体基板上に表面保護膜が形成された半導体装置であって、フォトリソグラフィ工程用の合わせマークが、上記の半導体装置の製造方法を用いて、前記半導体基板に形成されていることを特徴とする半導体装置により達成される。
また、上記目的は、半導体基板上に表面保護膜が形成された半導体装置であって、複数の半導体基板を貼り合わせるための合わせマークが、上記の半導体装置の製造方法を用いて、前記半導体基板に形成されていることを特徴とする半導体装置により達成される。
【００１３】
【発明の実施の形態】
［第１実施形態］
本発明の第１実施形態による半導体装置の製造方法を図１及び図２を用いて説明する。図１は、本実施形態による半導体装置の製造方法を示す工程断面図である。図２は、本実施形態による半導体装置の合わせマーク近傍における半導体基板の表面形状を示すグラフである。
【００１４】
赤外線検知器の半導体受光素子アレイ等に用いられるＨｇＣｄＴｅ半導体基板に、合わせマークを形成する場合を例として説明する。
ＨｇＣｄＴｅ半導体基板は、半導体基板上に反応生成膜を形成することが困難であり、また不純物が注入された領域と不純物が注入されていない領域との光の反射率の差が小さいため、不純物が注入された領域を目視により識別するのも困難である。従って、従来の技術や従来の他の技術を用いて半導体基板上に合わせマークを形成することは困難である。このため、本実施形態による半導体装置の製造方法により半導体基板に合わせマークを形成する。
【００１５】
まず、不純物濃度１×１０16ｃｍ-3のｐ−ＨｇＣｄＴｅより成る半導体基板１０上に、スパッタ法により、膜厚３００ｎｍのＺｎＳ膜より成る表面保護膜１２を堆積する（図１（ａ）参照）。表面保護膜１２は、ＺｎＳ膜に限定されるものではないが、半導体基板１０に対して密着性のよい膜であることが望ましい。
次に、表面保護膜１２上にポジレジスト膜を形成し、フォトリソグラフィにより合わせマークの形状にパターニングしてフォトレジストマスク１４を形成する（図１（ｂ）参照）。
【００１６】
次に、ＥＣＲ（Electron Cyclotron Resonance）プラズマエッチング装置を用い、フォトレジストマスク１４をマスクとして、ドライエッチングにより表面保護膜１２及び半導体基板１０をエッチングする（図１（ｃ）参照）。エッチング条件としては、エッチングガスはＨ2とＡｒの混合ガス、真空度は１×１０-3Ｔｏｒｒ、Ｈ2とＡｒとの流量比は１：５、マイクロ波のパワーは２００Ｗ、基板バイアスＲＦパワーは１００Ｗとする。このようなエッチング条件では、表面保護膜１２に対するエッチングレートは１０乃至１５ｎｍ／ｍｉｎ、半導体基板１０に対するエッチングレートは５０乃至１００ｎｍ／ｍｉｎとなる。例えば約４０分間のエッチングを行えば、半導体基板１０に約０．５乃至約２μｍの深さの合わせマーク１６を形成することができる。
【００１７】
この後、レジスト剥離液又はＯ2によるアッシングにて、フォトレジストマスク１４を除去する（図１（ｄ）参照）。
図２は、合わせマーク１６近傍の半導体基板１０の表面形状を測定したグラフである。横軸は、表面形状を測定するためのセンサを半導体基板１０と平行に移動した距離を示しており、縦軸は、半導体基板１０表面の高さを示している。横軸の０μｍ乃至約１８０μｍの領域は、エッチングにより合わせマーク１６が形成された領域である。横軸の約１８０μｍ乃至３００μｍの領域は、エッチングされていない領域である。半導体基板１０表面に対して約２．４μｍの深さの合わせマーク１６が形成されていることがわかる。
【００１８】
このように、本実施形態によれば、半導体基板上に反応生成膜を形成する必要がないので、半導体基板上に反応生成膜を形成することが困難な半導体基板においても合わせマークを形成することができる。
また、半導体基板上に反応生成膜を形成する必要がないので、半導体基板と反応生成膜とを選択的にエッチングするためのエッチャントを開発する必要がない。
【００１９】
また、半導体基板を表面保護膜で覆った状態で合わせマークを形成することができるので、半導体基板がレジスト等により汚染されることがない。
また、ドライエッチングによりエッチングするため、ネガレジストを用いる必要がないので、ネガレジストの膨潤による合わせマークのずれが起こることがなく、正確な合わせマークを形成することができる。
【００２０】
このようにして形成された合わせマークは、例えばフォトリソグラフィ工程用の合わせマークや、複数の半導体基板を貼り合わせるための合わせマークとして用いることができる。
［第２実施形態］
本発明の第２実施形態による半導体装置の製造方法を図３を用いて説明する。図３は、本実施形態による半導体装置の製造方法により形成された合わせマークの表面形状を示すグラフである。
【００２１】
第１実施形態による半導体装置では、図２に示したように、半導体基板１０のエッチング面が平坦にならず、突起が残っていた。半導体基板１０のエッチング面に突起が残ってしまうと、突起近傍に薬品が残ってしまったり、鏡面でないことにより後工程で不都合が生じたりしてしまうことがあるので、突起が残らないことが望ましい。
【００２２】
半導体基板１０のエッチング面に残る突起の発生原因は、フォトレジストマスク１４に含まれるＣ等がエッチングガスに含まれるＨ2等と反応して生成されたものがエッチング面に付着したためと考えられる。そこで、かかる観点から本願発明者等が鋭意検討を行った結果、エッチングガスにＮ2を添加することにより、エッチング面に突起が残るのを防止できることが判った。これは、エッチングガス中のＮ2が、ＣとＨ2とが反応して生成される反応生成物と反応し、揮発性のＨＣＮやＮＨ3を生成し、エッチング面への付着物の堆積を防止し、エッチング面に突起が生成されるのを防止するためと考えられる。
【００２３】
一方、エッチングガスにＮ2を添加するとエッチングレートが遅くなる。例えば、表面保護膜１２に対するエッチングレートは３乃至５ｎｍ／ｍｉｎ、半導体基板１０に対するエッチングレートは３０乃至５０ｎｍ／ｍｉｎと、Ｎ2が添加されていないエッチングガスを用いた場合よりエッチングレートが遅くなってしまう。しかし、本願発明者の検討により、突起が生成されるのは主として半導体基板１０をエッチングする過程であり、表面保護膜１２をエッチングする際には突起は生成されないことが判った。したがって、少なくとも半導体基板１０をエッチングする際にＮ2を導入すれば、表面保護膜１２をエッチングする際にＮ2を導入せずとも突起の生成を防止しうると解される。
【００２４】
そこで、本実施形態による半導体装置の製造方法では、合わせマークを形成するエッチング工程を、Ｎ2を含まないエッチングガスで表面保護膜１２をエッチングする工程と、Ｎ2を含むエッチングガスで半導体基板１０をエッチングする工程とにより構成することにより、突起の生成を防止する。
具体的には、まず、第１実施形態による半導体装置の製造方法と同様にして、Ｈ2ガスとＡｒガスを用いたプラズマエッチングによりフォトレジストマスク１４をマスクとして表面保護膜１２を除去する。
【００２５】
次いで、エッチングガスにＮ2を更に添加して半導体基板１０をエッチングする。Ｎ2は、例えば、流量比で約３０％程度導入すれば突起の生成を防止することができる。
このようにして２段階でエッチングを行うことにより、半導体基板１０のエッチング面に突起を残すことなく合わせマークを形成することができる。
【００２６】
上記の条件でエッチングすると、エッチングレートが最も速い場合では、例えば約４０分間のエッチングで半導体基板１０に約１μｍの深さの合わせマーク１６を形成することができる。第１実施形態では、図２に示すように最大で約６００ｎｍの突起が残ってしまっていたが、本実施形態では、図３に示すように突起がほとんど残っていない。このように本実施形態では、半導体基板１０をエッチングするときにＮ2を添加したエッチングガスを用いているので、半導体基板１０のエッチング面に突起を残すことなく合わせマーク１６を形成することができる。
【００２７】
このように、本実施形態によれば、第１実施形態と同様に、半導体基板上に反応生成膜を形成することが困難な半導体基板においても、レジスト等により半導体基板が汚染されることなく合わせマークを形成することができる。
特に、本実施形態によれば、Ｎ2を添加したエッチングガスを用いて半導体基板をエッチングするので、半導体基板のエッチング面に突起を残すことなく合わせマークを形成することができる。
【００２８】
また、ドライエッチングにより合わせマークを形成するので、エッチングガスやエッチング条件を適宜変更することができ、例えば、表面保護膜をエッチングする場合には速いエッチングレートを実現することのできるエッチングガスを用い、半導体基板をエッチングする場合にはＮ2を添加したエッチングガスを用いるので、作業工程時間を大幅に長くすることなく合わせマークを形成することができる。
【００２９】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、第１及び第２実施形態において、半導体基板はＨｇＣｄＴｅに限定されるものではなく、ＨｇＺｎＴｅ、ＩｎＳｂ、ＰｂＳｎＴｅ、又はＩｎＰ等他の半導体基板を用いてもよい。
【００３０】
また、第１及び第２実施形態において、表面保護膜はＺｎＳ膜に限定されるものではなく、ＳｉＯ2膜、ｘが１乃至３であるＳｉＮx膜、又はＣｄＴｅ膜等、半導体基板に密着性のよい膜であれば適宜用いることができる。また、これらの膜を複数成膜した多層膜を用いてもよい。
また、第１及び第２実施形態において、エッチングガスのＨ2とＡｒとの流量比は特に限定されるものではなく、例えば１：１００乃至１００：１の範囲で適宜設定してもよい。
【００３１】
また、第２実施形態において、エッチングガスのＮ2の割合は特に限定されるものではなく、例えば流量比で約１％乃至約５０％の範囲で適宜設定してもよい。
また、第２実施形態において、表面保護膜が薄い場合や、合わせマークを半導体基板に深く形成する必要がない場合等は、エッチングガスを適宜変更することなく、Ｎ2を添加したエッチングガスのみでエッチングしてもよい。
【００３２】
【発明の効果】
以上の通り、本発明によれば、半導体基板上に反応生成膜を形成する必要がないので、半導体基板上に反応生成膜を形成することが困難な半導体基板においても合わせマークを形成しうる半導体装置の製造方法を提供することができる。
また、本発明によれば、半導体基板を表面保護膜で覆った状態で合わせマークを形成することができるので、レジスト等により半導体基板が汚染されることなく合わせマークを形成しうる半導体装置の製造方法を提供することができる。
【００３３】
また、本発明によれば、合わせマークが上記の半導体装置の製造方法により形成された半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図である。
【図２】本発明の第１実施形態による半導体装置の製造方法により形成された合わせマークの表面形状を示すグラフである。
【図３】本発明の第２実施形態による半導体装置の製造方法により形成された合わせマークの表面形状を示すグラフである。
【符号の説明】
１０…半導体基板
１２…表面保護膜
１４…フォトレジストマスク
１６…合わせマーク
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に半導体基板に位置合わせ用の合わせマークを形成する半導体装置の製造方法と、その製造方法を用いて製造された半導体装置に関する。
【０００２】
【従来の技術】
半導体装置は、フォトリソグラフィ技術によりマスクパターンを半導体基板上のレジストに転写してレジストマスクを形成し、レジストマスクをマスクとしてエッチングやイオン注入等を行うことにより製造される。通常、エッチングやイオン注入は、異なるレジストマスクを用いて複数回行われる。マスクパターンをレジストに転写してレジストマスクを形成する際には、マスクパターンと半導体基板との位置合わせを行う。このため、半導体基板上には、あらかじめ合わせマークを形成しておく必要がある。
【０００３】
従来の技術では、Ｓｉ等の半導体基板に合わせマークを形成する場合、半導体基板表面を酸化して半導体基板上にＳｉＯ2膜等の反応生成膜を形成し、反応生成膜を合わせマークの形状にパターニングすることにより合わせマークを形成していた。
また、従来の他の技術では、半導体基板に不純物を注入することにより合わせマークを形成していた。不純物が注入された領域の光の反射率は、不純物が注入されていない領域の光の反射率と異なるので、不純物が注入された領域を合わせマークとして用いることができた。
【０００４】
【発明が解決しようとする課題】
しかしながら、ＨｇＣｄＴｅ、ＨｇＺｎＴｅ、ＩｎＳｂ、ＰｂＳｎＴｅ、又はＩｎＰ等の半導体基板では、半導体基板上に反応生成膜を形成することが困難であった。このため、従来の技術では、これらの半導体基板上に合わせマークを形成することができなかった。また、反応生成膜が十分な厚さになりにくい半導体基板の場合や、反応生成膜を選択的にエッチングできるエッチャントがない場合等は、従来の技術では合わせマークを形成することができなかった。
【０００５】
また、ＨｇＣｄＴｅ、ＨｇＺｎＴｅ、ＩｎＳｂ、ＰｂＳｎＴｅ、又はＩｎＰ等の半導体基板では、不純物が注入された領域と不純物が注入されていない領域との光の反射率の差が小さいため、不純物が注入された領域を目視により識別するのは困難であった。このため、従来の他の技術では、これらの半導体基板上に合わせマークを形成することができなかった。
【０００６】
これらの問題を解決する方法として、半導体基板をエッチングして半導体基板に合わせマークを形成する方法が考えられる。しかし、レジストを用いてエッチングマスクを形成する場合は、半導体基板に直接レジスト膜を形成しなければならず、レジストの残渣やレジストに含まれる不純物により半導体基板が汚染されてしまうことが考えられる。特にネガレジストを用いた場合は、レジストの膨潤により合わせマークの位置ずれが起こってしまうことも考えられる。
【０００７】
本発明の目的は、半導体基板上に反応生成膜を形成することが困難な半導体基板においても、レジスト等により半導体基板が汚染されることなく合わせマークを形成しうる半導体装置の製造方法を提供することにある。
また、本発明の他の目的は、合わせマークが上記の半導体装置の製造方法により形成された半導体装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的は、半導体基板上に、ＺｎＳ膜及びＣｄＴｅ膜のいずれか、又はこれらの膜を積層した多層膜よりなる表面保護膜を形成する表面保護膜形成工程と、前記表面保護膜上に、合わせマークを形成するためのマスクを形成するマスク形成工程と、前記マスクを用いて前記表面保護膜と前記半導体基板とをエッチングし、前記半導体基板に合わせマークを形成するエッチング工程とを有することを特徴とする半導体装置の製造方法により達成される。これにより、半導体基板上に反応生成膜を形成する必要がないので、半導体基板上に反応生成膜を形成することが困難な半導体基板においても合わせマークを形成することができる。また、半導体基板上に反応生成膜を形成する必要がないので、半導体基板と反応生成膜とを選択的にエッチングするためのエッチャントを開発する必要がない。また、半導体基板を表面保護膜で覆った状態で合わせマークを形成するので、半導体基板をレジスト等により汚染することなく合わせマークを形成することができる。
【０００９】
また、上記の半導体装置の製造方法において、前記エッチング工程では、ドライエッチングにより前記合わせマークを形成することが望ましい。
また、上記の半導体装置の製造方法において、前記エッチング工程では、第１のガスを用いて前記表面保護膜をエッチングし、第２のガスを用いて前記半導体基板をエッチングすることが望ましい。
【００１０】
また、上記の半導体装置の製造方法において、前記第２のガスは、Ｎ2を含むことが望ましい。
また、上記の半導体装置の製造方法において、前記第１のガスは、Ｈ2とＡｒとを含み、前記第２のガスは、Ｈ2とＡｒとＮ2とを含むことが望ましい。
また、上記の半導体装置の製造方法において、前記第２のガスのＮ2の割合は、流量比で１％乃至５０％の範囲内であることが望ましい。
【００１１】
また、上記の半導体装置の製造方法において、前記半導体基板は、ＨｇＣｄＴｅ、ＨｇＺｎＴｅ、ＩｎＳｂ、ＰｂＳｎＴｅ、及びＩｎＰのいずれかの半導体基板であることが望ましい。
【００１２】
また、上記目的は、半導体基板上に表面保護膜が形成された半導体装置であって、フォトリソグラフィ工程用の合わせマークが、上記の半導体装置の製造方法を用いて、前記半導体基板に形成されていることを特徴とする半導体装置により達成される。
また、上記目的は、半導体基板上に表面保護膜が形成された半導体装置であって、複数の半導体基板を貼り合わせるための合わせマークが、上記の半導体装置の製造方法を用いて、前記半導体基板に形成されていることを特徴とする半導体装置により達成される。
【００１３】
【発明の実施の形態】
［第１実施形態］
本発明の第１実施形態による半導体装置の製造方法を図１及び図２を用いて説明する。図１は、本実施形態による半導体装置の製造方法を示す工程断面図である。図２は、本実施形態による半導体装置の合わせマーク近傍における半導体基板の表面形状を示すグラフである。
【００１４】
赤外線検知器の半導体受光素子アレイ等に用いられるＨｇＣｄＴｅ半導体基板に、合わせマークを形成する場合を例として説明する。
ＨｇＣｄＴｅ半導体基板は、半導体基板上に反応生成膜を形成することが困難であり、また不純物が注入された領域と不純物が注入されていない領域との光の反射率の差が小さいため、不純物が注入された領域を目視により識別するのも困難である。従って、従来の技術や従来の他の技術を用いて半導体基板上に合わせマークを形成することは困難である。このため、本実施形態による半導体装置の製造方法により半導体基板に合わせマークを形成する。
【００１５】
まず、不純物濃度１×１０16ｃｍ-3のｐ−ＨｇＣｄＴｅより成る半導体基板１０上に、スパッタ法により、膜厚３００ｎｍのＺｎＳ膜より成る表面保護膜１２を堆積する（図１（ａ）参照）。表面保護膜１２は、ＺｎＳ膜に限定されるものではないが、半導体基板１０に対して密着性のよい膜であることが望ましい。
次に、表面保護膜１２上にポジレジスト膜を形成し、フォトリソグラフィにより合わせマークの形状にパターニングしてフォトレジストマスク１４を形成する（図１（ｂ）参照）。
【００１６】
次に、ＥＣＲ（Electron Cyclotron Resonance）プラズマエッチング装置を用い、フォトレジストマスク１４をマスクとして、ドライエッチングにより表面保護膜１２及び半導体基板１０をエッチングする（図１（ｃ）参照）。エッチング条件としては、エッチングガスはＨ2とＡｒの混合ガス、真空度は１×１０-3Ｔｏｒｒ、Ｈ2とＡｒとの流量比は１：５、マイクロ波のパワーは２００Ｗ、基板バイアスＲＦパワーは１００Ｗとする。このようなエッチング条件では、表面保護膜１２に対するエッチングレートは１０乃至１５ｎｍ／ｍｉｎ、半導体基板１０に対するエッチングレートは５０乃至１００ｎｍ／ｍｉｎとなる。例えば約４０分間のエッチングを行えば、半導体基板１０に約０．５乃至約２μｍの深さの合わせマーク１６を形成することができる。
【００１７】
この後、レジスト剥離液又はＯ2によるアッシングにて、フォトレジストマスク１４を除去する（図１（ｄ）参照）。
図２は、合わせマーク１６近傍の半導体基板１０の表面形状を測定したグラフである。横軸は、表面形状を測定するためのセンサを半導体基板１０と平行に移動した距離を示しており、縦軸は、半導体基板１０表面の高さを示している。横軸の０μｍ乃至約１８０μｍの領域は、エッチングにより合わせマーク１６が形成された領域である。横軸の約１８０μｍ乃至３００μｍの領域は、エッチングされていない領域である。半導体基板１０表面に対して約２．４μｍの深さの合わせマーク１６が形成されていることがわかる。
【００１８】
このように、本実施形態によれば、半導体基板上に反応生成膜を形成する必要がないので、半導体基板上に反応生成膜を形成することが困難な半導体基板においても合わせマークを形成することができる。
また、半導体基板上に反応生成膜を形成する必要がないので、半導体基板と反応生成膜とを選択的にエッチングするためのエッチャントを開発する必要がない。
【００１９】
また、半導体基板を表面保護膜で覆った状態で合わせマークを形成することができるので、半導体基板がレジスト等により汚染されることがない。
また、ドライエッチングによりエッチングするため、ネガレジストを用いる必要がないので、ネガレジストの膨潤による合わせマークのずれが起こることがなく、正確な合わせマークを形成することができる。
【００２０】
このようにして形成された合わせマークは、例えばフォトリソグラフィ工程用の合わせマークや、複数の半導体基板を貼り合わせるための合わせマークとして用いることができる。
［第２実施形態］
本発明の第２実施形態による半導体装置の製造方法を図３を用いて説明する。図３は、本実施形態による半導体装置の製造方法により形成された合わせマークの表面形状を示すグラフである。
【００２１】
第１実施形態による半導体装置では、図２に示したように、半導体基板１０のエッチング面が平坦にならず、突起が残っていた。半導体基板１０のエッチング面に突起が残ってしまうと、突起近傍に薬品が残ってしまったり、鏡面でないことにより後工程で不都合が生じたりしてしまうことがあるので、突起が残らないことが望ましい。
【００２２】
半導体基板１０のエッチング面に残る突起の発生原因は、フォトレジストマスク１４に含まれるＣ等がエッチングガスに含まれるＨ2等と反応して生成されたものがエッチング面に付着したためと考えられる。そこで、かかる観点から本願発明者等が鋭意検討を行った結果、エッチングガスにＮ2を添加することにより、エッチング面に突起が残るのを防止できることが判った。これは、エッチングガス中のＮ2が、ＣとＨ2とが反応して生成される反応生成物と反応し、揮発性のＨＣＮやＮＨ3を生成し、エッチング面への付着物の堆積を防止し、エッチング面に突起が生成されるのを防止するためと考えられる。
【００２３】
一方、エッチングガスにＮ2を添加するとエッチングレートが遅くなる。例えば、表面保護膜１２に対するエッチングレートは３乃至５ｎｍ／ｍｉｎ、半導体基板１０に対するエッチングレートは３０乃至５０ｎｍ／ｍｉｎと、Ｎ2が添加されていないエッチングガスを用いた場合よりエッチングレートが遅くなってしまう。しかし、本願発明者の検討により、突起が生成されるのは主として半導体基板１０をエッチングする過程であり、表面保護膜１２をエッチングする際には突起は生成されないことが判った。したがって、少なくとも半導体基板１０をエッチングする際にＮ2を導入すれば、表面保護膜１２をエッチングする際にＮ2を導入せずとも突起の生成を防止しうると解される。
【００２４】
そこで、本実施形態による半導体装置の製造方法では、合わせマークを形成するエッチング工程を、Ｎ2を含まないエッチングガスで表面保護膜１２をエッチングする工程と、Ｎ2を含むエッチングガスで半導体基板１０をエッチングする工程とにより構成することにより、突起の生成を防止する。
具体的には、まず、第１実施形態による半導体装置の製造方法と同様にして、Ｈ2ガスとＡｒガスを用いたプラズマエッチングによりフォトレジストマスク１４をマスクとして表面保護膜１２を除去する。
【００２５】
次いで、エッチングガスにＮ2を更に添加して半導体基板１０をエッチングする。Ｎ2は、例えば、流量比で約３０％程度導入すれば突起の生成を防止することができる。
このようにして２段階でエッチングを行うことにより、半導体基板１０のエッチング面に突起を残すことなく合わせマークを形成することができる。
【００２６】
上記の条件でエッチングすると、エッチングレートが最も速い場合では、例えば約４０分間のエッチングで半導体基板１０に約１μｍの深さの合わせマーク１６を形成することができる。第１実施形態では、図２に示すように最大で約６００ｎｍの突起が残ってしまっていたが、本実施形態では、図３に示すように突起がほとんど残っていない。このように本実施形態では、半導体基板１０をエッチングするときにＮ2を添加したエッチングガスを用いているので、半導体基板１０のエッチング面に突起を残すことなく合わせマーク１６を形成することができる。
【００２７】
このように、本実施形態によれば、第１実施形態と同様に、半導体基板上に反応生成膜を形成することが困難な半導体基板においても、レジスト等により半導体基板が汚染されることなく合わせマークを形成することができる。
特に、本実施形態によれば、Ｎ2を添加したエッチングガスを用いて半導体基板をエッチングするので、半導体基板のエッチング面に突起を残すことなく合わせマークを形成することができる。
【００２８】
また、ドライエッチングにより合わせマークを形成するので、エッチングガスやエッチング条件を適宜変更することができ、例えば、表面保護膜をエッチングする場合には速いエッチングレートを実現することのできるエッチングガスを用い、半導体基板をエッチングする場合にはＮ2を添加したエッチングガスを用いるので、作業工程時間を大幅に長くすることなく合わせマークを形成することができる。
【００２９】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、第１及び第２実施形態において、半導体基板はＨｇＣｄＴｅに限定されるものではなく、ＨｇＺｎＴｅ、ＩｎＳｂ、ＰｂＳｎＴｅ、又はＩｎＰ等他の半導体基板を用いてもよい。
【００３０】
また、第１及び第２実施形態において、表面保護膜はＺｎＳ膜に限定されるものではなく、ＳｉＯ2膜、ｘが１乃至３であるＳｉＮx膜、又はＣｄＴｅ膜等、半導体基板に密着性のよい膜であれば適宜用いることができる。また、これらの膜を複数成膜した多層膜を用いてもよい。
また、第１及び第２実施形態において、エッチングガスのＨ2とＡｒとの流量比は特に限定されるものではなく、例えば１：１００乃至１００：１の範囲で適宜設定してもよい。
【００３１】
また、第２実施形態において、エッチングガスのＮ2の割合は特に限定されるものではなく、例えば流量比で約１％乃至約５０％の範囲で適宜設定してもよい。
また、第２実施形態において、表面保護膜が薄い場合や、合わせマークを半導体基板に深く形成する必要がない場合等は、エッチングガスを適宜変更することなく、Ｎ2を添加したエッチングガスのみでエッチングしてもよい。
【００３２】
【発明の効果】
以上の通り、本発明によれば、半導体基板上に反応生成膜を形成する必要がないので、半導体基板上に反応生成膜を形成することが困難な半導体基板においても合わせマークを形成しうる半導体装置の製造方法を提供することができる。
また、本発明によれば、半導体基板を表面保護膜で覆った状態で合わせマークを形成することができるので、レジスト等により半導体基板が汚染されることなく合わせマークを形成しうる半導体装置の製造方法を提供することができる。
【００３３】
また、本発明によれば、合わせマークが上記の半導体装置の製造方法により形成された半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図である。
【図２】本発明の第１実施形態による半導体装置の製造方法により形成された合わせマークの表面形状を示すグラフである。
【図３】本発明の第２実施形態による半導体装置の製造方法により形成された合わせマークの表面形状を示すグラフである。
【符号の説明】
１０…半導体基板
１２…表面保護膜
１４…フォトレジストマスク
１６…合わせマーク
Claims (9)
- 半導体基板上に、ＺｎＳ膜及びＣｄＴｅ膜のいずれか、又はこれらの膜を積層した多層膜よりなる表面保護膜を形成する表面保護膜形成工程と、
前記表面保護膜上に、合わせマークを形成するためのマスクを形成するマスク形成工程と、
前記マスクを用いて前記表面保護膜と前記半導体基板とをエッチングし、前記半導体基板に合わせマークを形成するエッチング工程と
を有することを特徴とする半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記エッチング工程では、ドライエッチングにより前記合わせマークを形成することを特徴とする半導体装置の製造方法。 - 請求項２記載の半導体装置の製造方法において、
前記エッチング工程では、第１のガスを用いて前記表面保護膜をエッチングし、第２のガスを用いて前記半導体基板をエッチングすることを特徴とする半導体装置の製造方法。 - 請求項３記載の半導体装置の製造方法において、
前記第２のガスは、Ｎ2を含むことを特徴とする半導体装置の製造方法。 - 請求項３記載の半導体装置の製造方法において、
前記第１のガスは、Ｈ2とＡｒとを含み、
前記第２のガスは、Ｈ2とＡｒとＮ2とを含むことを特徴とする半導体装置の製造方法。 - 請求項４又は５記載の半導体装置の製造方法において、
前記第２のガスのＮ2の割合は、流量比で１％乃至５０％の範囲内であることを特徴とする半導体装置の製造方法。 - 請求項１乃至６のいずれか１項に記載の半導体装置の製造方法において、
前記半導体基板は、ＨｇＣｄＴｅ、ＨｇＺｎＴｅ、ＩｎＳｂ、ＰｂＳｎＴｅ、及びＩｎＰのいずれかの半導体基板であることを特徴とする半導体装置の製造方法。 - 半導体基板上に表面保護膜が形成された半導体装置であって、フォトリソグラフィ工程用の合わせマークが、請求項１乃至７のいずれか１項に記載の半導体装置の製造方法を用いて、前記半導体基板に形成されていることを特徴とする半導体装置。
- 半導体基板上に表面保護膜が形成された半導体装置であって、複数の半導体基板を貼り合わせるための合わせマークが、請求項１乃至７のいずれか１項に記載の半導体装置の製造方法を用いて、前記半導体基板に形成されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14488597A JP3923136B2 (ja) | 1997-06-03 | 1997-06-03 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14488597A JP3923136B2 (ja) | 1997-06-03 | 1997-06-03 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10335194A JPH10335194A (ja) | 1998-12-18 |
| JP3923136B2 true JP3923136B2 (ja) | 2007-05-30 |
Family
ID=15372638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14488597A Expired - Fee Related JP3923136B2 (ja) | 1997-06-03 | 1997-06-03 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3923136B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4876321B2 (ja) * | 2001-03-30 | 2012-02-15 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP5504054B2 (ja) * | 2010-05-27 | 2014-05-28 | 株式会社東芝 | インプリントマスク、その製造方法、及び半導体装置の製造方法 |
| CN116741874B (zh) * | 2023-05-30 | 2024-01-09 | 北京智创芯源科技有限公司 | 一种在碲镉汞红外探测器芯片上制备接触孔的方法 |
-
1997
- 1997-06-03 JP JP14488597A patent/JP3923136B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10335194A (ja) | 1998-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8093155B2 (en) | Method of controlling striations and CD loss in contact oxide etch | |
| US4956314A (en) | Differential etching of silicon nitride | |
| US5126007A (en) | Method for etching a pattern in layer of gold | |
| EP0884774A3 (en) | Method for manufacturing a semiconductor device with an isolation trench | |
| US6103596A (en) | Process for etching a silicon nitride hardmask mask with zero etch bias | |
| JP3923136B2 (ja) | 半導体装置及びその製造方法 | |
| EP0859400A3 (en) | Improvements in or relating to integrated circuits | |
| US6613651B1 (en) | Integrated circuit isolation system | |
| US6194319B1 (en) | Semiconductor processing method of reducing an etch rate of one portion of a doped material relative to another portion, and methods of forming openings | |
| KR100632422B1 (ko) | 반도체 기판내에 구조를 형성하는 방법 | |
| US7205243B2 (en) | Process for producing a mask on a substrate | |
| JPS6467910A (en) | Manufacture of semiconductor device | |
| JP2873759B2 (ja) | 半導体装置のウエットエッチング前処理方法 | |
| KR940005279B1 (ko) | 엑스선 노광장치용 마스크 제조방법 | |
| JP2677461B2 (ja) | 半導体装置の製造方法 | |
| JPS60254733A (ja) | パタ−ン形成法 | |
| JPH05129253A (ja) | 半導体装置の製造方法 | |
| JPS62247530A (ja) | マスクパタ−ンの形成方法 | |
| JPH07161657A (ja) | パターン形成方法 | |
| JPH07111964B2 (ja) | 微細パターンの形成方法 | |
| JPH0442822B2 (ja) | ||
| JPH0348440A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6450530A (en) | Manufacture of semiconductor device | |
| JPS6420641A (en) | Manufacture of semiconductor device | |
| JPS61279689A (ja) | 側壁保護膜を有したエツチングマスク構造とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070221 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140302 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |