JP3916364B2 - Method for manufacturing metal-based wiring board - Google Patents
Method for manufacturing metal-based wiring board Download PDFInfo
- Publication number
- JP3916364B2 JP3916364B2 JP2000059912A JP2000059912A JP3916364B2 JP 3916364 B2 JP3916364 B2 JP 3916364B2 JP 2000059912 A JP2000059912 A JP 2000059912A JP 2000059912 A JP2000059912 A JP 2000059912A JP 3916364 B2 JP3916364 B2 JP 3916364B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- plating
- wiring board
- base
- surface side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、金属ベース配線板の製造方法に関し、特に、多面取り金属ベース配線板上に形成された配線の特定部分に電気メッキ法によりニッケル及び貴金属のメッキを施す方法の改良に関する。
【０００２】
【従来の技術】
金属ベース配線板に貴金属メッキを施す方法として従来より一般的に次の（１）〜（４）の方法が知られている。
（１）リード線を必要とせず、無給電でメッキを行ういわゆる無電解メッキ法が知られている。この方法で銅配線の上に貴金属メッキを行う場合は、銅が貴金属内に拡散するのを防ぐためにニッケルメッキを行い、その上に貴金属メッキを行うのが一般的である。
この方法のメリットとしては、配線の表面での化学反応を利用するため、メッキ厚みの均一性が高いこと（従ってファインパターンに好適）、メッキリード線を必要としないこと（従って独立回路にも容易にメッキができる）が挙げられ、一部の半導体パッケージ関係で使用されている。
しかしながら、この方法のデメリットは、一般的にＮｉメッキは無電解Ｎｉ・Ｐ合金（Ｐ濃度は５〜１０％）となるため、Ｎｉが純金属でなくなることである。その結果、配線板特に半導体パッケージで近年使用が伸びているボールグリッドアレイ（以下ＢＧＡと略す）で使用される半田あるいは半田ボールを実装したとき、半田とＮｉ・Ｐ合金との接合強度が電気メッキに比べて平均的に弱く、接合強度（ボールのシェアー強度、引っ張り強度、衝撃強度など）のバラツキも大きくなる。そのため、接合信頼性に不安を残している。
また、表面の金の純度も電気メッキの場合に比べて相対的に低い。また、ワイヤーボンド前に加熱されると金の下地のニッケルが金表面に拡散してくるため、金の純度をさらに低下させる。その結果、金のワイヤーボンド性が電気メッキに比べて劣るのが実状である。
また、メッキすべき部分に微少な異物が存在すると、周辺のＮｉ，Ａｕメッキの厚みが薄くなったり、変色して商品価値が低下したり、使用できなくなる場合がある。
更にまた、コスト的にも、電気メッキの２倍以上のコストを必要とする。
したがって、ファインパターンとか独立回路などが必要な場合以外での無電解メッキの利用は少ないのが実状である。
【０００３】
（２）一般的に、配線の一部にニッケル及び貴金属を電気メッキする方法が利用されているが、その場合の給電方法の一つとして、メッキしない部分をソルダーレジスト（以下、「ＳＲ」と略す）等で保護した後、メッキする配線層に給電するためのリード配線を、配線層と同一面内で配線板の外側へ導き出すように設け、このリード配線から給電する方法が採られている。
この給電方法のメリットは、形成したＮｉ，Ａｕメッキの純度が高いので、半田ボールを実装したときのボール強度が安定して高く信頼性が高いことである。
他方、そのデメリットは、金属ベース配線板では配線板の外側からメッキリード線を取って電気メッキした場合、その後、配線板を一定サイズにカットする工程が必要になることである。絶縁層が５０μｍ以下の薄い場合は、カットした断面でメッキリード線とベース金属間のスペースが５０μｍ以下となる。一般的にはカットした金属のバリが多かれ少なかれ発生するので更にスペースが小さくなる。そのために、カットした時点でベース金属とメッキリード線がショートしたり、長期使用中や信頼性試験中に絶縁抵抗が減少するという問題点がある。
また、通常の配線の他に、メッキリード線が必要となるので、引き回し配線の密度が上がり、細かい配線の場合は実質上引けなくなる場合があるという問題点がある。
ファインパターンになる程、外部リード配線は細く抵抗が増大する。そのため、ニッケル電気メッキする箇所までの外部リード配線の長さに従って、電位が異なるようになり、ニッケル厚みのバラツキが生じる。特に生産上合理的な大サイズの配線基板においてその傾向が大きくなる。例えば、４００×５００ｍｍのサイズの場合、Ｎｉメッキを最低３μｍのルールでメッキすると、場所により３〜１５μｍのバラツキを生じるのが一般的である。このようにニッケル厚みのバラツキが大きいと、ニッケル厚みの大きい部分は配線が太る形になり、配線間のスペースが狭くなり、ショートする場合が発生するので好ましくない。その制約のため、一般にはスペースが５０μｍ以上の場合や、外部リード線の長さを短くできるＴＡＢのような小さい基板にしか使用できないのが実情である。
【０００４】
（３）配線の一部にニッケル及び貴金属を電気メッキする場合におけるもう一つの給電方法として、多面取り配線板の配線層を２層以上にして、各個別配線板面の近傍まで表面メッキリード線で給電し、各個別面配線板の中で貴金属電気メッキする配線層にビアホールを介して貴金属電気メッキする配線層の下の配線層から給電する方法と、配線層と同一面の外部リードから給電する方法を併用して、表面のメッキリードからだけでは困難な部分への貴金属電気メッキを可能にする方法が知られている。
この方法は基本的に外部メッキリードの給電方法が上記（３）の場合と同じであるので、メリット、デメリットも共通である。
【０００５】
（４）バスレス法として知られている方法があり、その場合、先ず、配線板用の絶縁体の上に無電解銅メッキ及び電気メッキにより銅の薄膜（通常５μｍ以下）を形成したり、絶縁体に銅箔を積層したのち銅箔を均一エッチングして薄く（通常５μｍ以下）したりすることにより、絶縁体上に銅の薄膜を形成する。その後、アディティブ法で銅を所定厚みにメッキし、さらに、その銅の上にＮｉメッキをかけ、更に金メッキを行う。その後、アディティブ法用のレジストを除去したのち、金メッキをレジストにして全体の銅を薄く除去することで、金メッキされた独立配線を形成する。
このバスレス法のメリットは、外部からのメッキリード線を設けるが必要がなく、そのため、外部の配線と独立した配線に貴金属メッキができることである。
他方、デメリットとして、絶縁体上に形成された銅の薄膜に電気抵抗があるため、ニッケルを電気メッキする際に、部分的に電位差を生じ、そのため、ニッケルメッキの厚さのバラツキが大きいという問題がある。一般的には３μｍ以上のメッキ厚みを目標とすると、３〜１２μｍ程度の厚みムラを生じる。
また、配線の側面の一部に銅がむき出しになる（そのために銅薄膜は５μｍ以下にされている）ので、配線の保護のため、金メッキの上からＳＲを形成する必要がある。
【０００６】
【発明が解決しようとする課題】
本発明は、上記問題点を解決するためなされたものであり、その課題とするところは、金属ベース配線板の表面配線層のワイヤーボンドパッド部やボールパッド部などの特定箇所に、外部リード線を使用することなく、電気メッキにより均一な厚みのニッケル及び貴金属メッキを施すことのできる方法を提供することにある。特に、サイズの大きな多面取り金属ベース配線板の表面配線層の特定部分に、均一な厚みのニッケル及び貴金属電気メッキ層を形成し、そのメッキ厚みの最大、最小の差が５μｍ以下、好ましくは４μｍ以下、さらに好ましくは３μｍ以下であるような良好なメッキ層を形成し得る金属ベース配線板の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記の目的は、
下記〔ａ〕項ないし〔ｄ〕項に記載のステップ、即ち、
〔ａ〕ベース金属の表裏両面に絶縁層が形成され、少なくともその表面側に金属箔層が形成された金属ベース配線板を用い、その表面側及び裏面側の絶縁層の一部を除去してベース金属が露出したグランド部、ホール部及び端子形成部を形成したのち、グランド部においては表面側の金属箔層とベース金属を電気的に接続せしめ、また、ホール部においてはホール部内に形成された導電材料によりビアホールを形成せしめるステップと、表面側の導電材料メッキ及び金属箔層をエッチングして、ベース金属につながるリード部を含む所望の回路パターンを形成すると共に、裏面側には、上記ビアホールにつながる端子を形成するため、各ビアホールの周囲のベース金属を裏面側から除去するステップと、
〔ｂ〕上記回路パターンのうち、貴金属メッキを施すべき箇所を露出させ、リード部及び他の回路部分を被覆するよう上記回路パターンに耐メッキ性のマスキングを施すステップと、
〔ｃ〕ベース金属から上記リード部を通じて上記回路パターン及び各端子に給電を行い、電気メッキにより上記回路パターン上のメッキを施すべき箇所及び各端子の表面に貴金属メッキを施すステップと、
〔ｄ〕上記リード部及び他の回路部分を被覆した耐メッキ性のマスキングを取り外すステップと、上記リード部を除去するステップと、
を順次実行することを特徴とする金属ベース配線板に貴金属メッキを施す方法によって達成できる。
【０００８】
また、上記方法を適用して、ボールグリッドアレイ用又はランドグリッドアレイ用の金属ベース配線板を製造する場合は、下記〔ａ〕項ないし〔ｄ〕項に記載のステップ、即ち、
〔ａ〕ベース金属の表裏両面に絶縁層が形成され、少なくともその表面側に金属箔層が形成された金属ベース配線板を用い、その表面側及び裏面側の絶縁層の一部を除去してベース金属が露出したグランド部、ホール部及び検出端子形成部を形成した後、グランド部においては表面側の金属箔層とベース金属を電気的に接続せしめ、また、ホール部においてはホール部内に形成された導電材料によりビアホールを形成せしめるステップと、表面側の導電材料メッキ及び金属箔層をエッチングして、ワイヤボンディングパッド部、半田ボールパッド部、電源部、及びこれらを上記グランド部と電気的に接続するリード部を含む所望の回路パターンを形成すると共に、裏面側には、上記ビアホールにつながる検出端子を形成するため、各ビアホールの周囲のベース金属を裏面側から除去するステップと、
〔ｂ〕上記回路パターンのうち、貴金属メッキを施すべきワイヤボンディングパッド部、半田ボールパッド部、電源部及びグランド部を露出させ、リード部及び他の回路部分を被覆するよう上記回路パターンに耐メッキ性のマスキングを施すステップと、
〔ｃ〕ベース金属から上記リード部を通じて上記回路パターン及び各検出端子に給電を行い、電気メッキにより上記ワイヤボンディングパッド部、半田ボールパッド部、電源部、グランド部及び各検出端子の表面に貴金属メッキを施すステップと、
〔ｄ〕上記リード部及び他の回路部分を被覆した耐メッキ性のマスキングを取り外すステップと、上記リード部を除去するステップと、
を順次実行することにより、本発明の前記目的を達成できる。
【０００９】
更にまた、本発明の前記目的は、
下記〔ｆ〕項ないし〔ｉ〕項に記載のステップ、即ち、
〔ｆ〕ベース金属の表裏両面に絶縁層が形成され、少なくともその表面側に金属箔層が形成された金属ベース配線板を用い、その表面側の絶縁層の一部をホール状に除去してベース金属が露出したホール部を形成したのち、表面側に導電材料によるメッキを施すことにより、ホール部内に形成されたメッキ層によるビアホールを介して表面側の金属箔層とベース金属を電気的に接続せしめるステップと、表面側の導電材料メッキ及び金属箔層をエッチングして、上記ビアホールにつながる所望の回路パターンを形成するステップと、
〔ｇ〕上記回路パターンのうち、貴金属メッキを施すべき箇所を露出させ、他の回路部分を被覆するよう上記回路パターンに耐メッキ性のマスキングを施すステップと、
〔ｈ〕ベース金属から上記ビアホールを通じて上記回路パターンに給電を行い、電気メッキにより上記メッキを施すべき箇所に貴金属メッキを施すステップと、
〔ｉ〕上記表面側の耐メッキ性のマスキングを取り外し、表面全体に耐エッチング用のマスキングを施すと共に、裏面側に、上記ビアホールにつながる端子を形成するため、各ビアホールの周囲のベース金属を裏面側からエッチングにより除去するステップと、
を順次実行することを特徴とする金属ベース配線板の製造方法によって達成できる。
【００１０】
また、上記方法を適用して、ボールグリッドアレイ用又はランドグリッドアレイ用の金属ベース配線板を製造する場合は、下記〔ｆ〕項ないし〔ｉ〕項に記載のステップ、即ち、
〔ｆ〕ベース金属の表裏両面に絶縁層が形成され、少なくともその表面側に金属箔層が形成された金属ベース配線板を用い、その表面側の絶縁層の一部を除去してベース金属が露出したホール部を形成したのち、表面側に導電材料によるメッキを施すことにより、上記ホール部内に形成されたメッキ層によるビアホールを介して表面側の金属箔層とベース金属を電気的に接続せしめるステップと、表面側の導電材料メッキ及び金属箔層をエッチングして、ワイヤボンディングパッド部、半田ボールパッド部、電源部を含む所望の回路パターンを形成するステップと、
〔ｇ〕上記回路パターンのうち、貴金属メッキを施すべきワイヤボンディングパッド部、半田ボールパッド部、電源部およびグランド部を露出させ、他の回路部分を被覆するよう上記回路パターンに耐メッキ性のマスキングを施すステップと、
〔ｈ〕ベース金属から上記ビアホールを通じて上記回路パターンに給電を行い、電気メッキにより上記ワイヤボンディングパッド部、半田ボールパッド部、電源部及びグランド部に貴金属メッキを施すステップと、
〔ｉ〕上記表面側の耐メッキ性のマスキングを取り外し、表面全体に耐エッチング用のマスキングを施すと共に、裏面側に、上記ビアホールにつながる検出端子を形成するため、各ビアホールの周囲のベース金属を裏面側からエッチングにより除去するステップと、
を順次実行することにより、本発明の前記目的を達成できる。
ここで〔ａ〕項及び〔ｆ〕項のそれぞれに記載された２つのステップの順番は記載のとおりでもよいし、その逆でもよい。
【００１１】
なお、ベース金属としては、その機械的強度、重量などから、銅板の場合、その厚さが０．１ｍｍ以上、２ｍｍ以下のものを用いることが推奨される。
【００１２】
なお、上記〔ａ〕又は〔ｆ〕ステップで用いる金属ベース配線板の表裏両面の絶縁層は、少なくとも絶縁層とベース金属との界面が耐熱性の熱可塑性樹脂から成るものが好適に利用できる。
また、〔ａ〕ステップにおいて、表面側の金属箔層とベース金属を導電材料により接続する手段としては、例えば、表面側に導電材料によるメッキを施したり、導電性のペーストを塗布したりする方法が挙げられる。
【００１３】
上記〔ｃ〕ステップにおいては、給電の８０％以上をベース金属からリード部を通じて行い、また、上記〔ｈ〕ステップにおいては、給電の８０％以上をベース金属からビアホールを通じて行うようにすることが推奨される。
【００１４】
上記〔ｃ〕ステップ又は〔ｈ〕ステップの電気メッキにおいて、貴金属メッキに先立ち、ニッケルメッキを施すのが一般的である。
また、ニッケル以外でも金メッキへの銅のマイグレーションが防げる金属であれば種類にこだわらず使用できる。
【００１５】
上記〔ｃ〕ステップ又は〔ｈ〕ステップの貴金属メッキにおける貴金属としては、金、銀又はパラジウムが好適に利用される。
【００１６】
上記〔ｄ〕ステップにおいて、リード部を除去する手段としては、例えば、前記他の回路部分にソルダーレジストを塗布したのちエッチングを行って、リード部をエッチングにより除去する方法が挙げられる。その場合、上記〔ｂ〕ステップのリード部及び他の回路部分を被覆する耐メッキ性のマスキングにおいて、当該他の回路部分については、耐メッキ性のマスキングに代えて上記〔ｄ〕ステップのソルダーレジストの塗布作業を直ちに行い、耐メッキ性のマスキングは省略することも可能である。
また、電源部、グランド部は当該他の回路部分と同様にソルダーレジストの塗布作業を直ちに行い、貴金属メッキを行わない場合もある。
また、〔ｄ〕ステップにおけるリード部を除去する手段としては、上記の如きエッチングのほか、レーザー加工等による物理的な除去も可能である。
【００１７】
ボールグリッドアレイ用又はランドグリッドアレイ用基板の作製においては、上記〔ｄ〕ステップを実行後、更に〔ｅ〕ステップとして、所要の金型曲げ絞り加工を行い、半導体チップを搭載する場所を設けるステップを行うか、或いは、上記〔ｂ〕ステップ実行後に所要の金型曲げ絞り加工を行い、半導体チップを搭載する場所を設け、その後ステップ〔ｃ〕、〔ｄ〕を行うことが実用的である。
【００１８】
また、ボールグリッドアレイ用又はランドグリッドアレイ用基板の作製においては、上記〔ｉ〕ステップを実行後、更に〔ｊ〕ステップとして、表面側の耐エッチング用のマスキングを取り外し、ワイヤボンディングパッド部、半田ボールパッド部、電源部及びグランド部以外の回路部分にソルダーレジストを塗布したのち、所要の金型曲げ絞り加工を行い、更に、上記半田ボールパッド部に半田ボール付けを行うと共に、上記ソルダーレジストの表面の所要箇所にダム付けを行うステップを実行するのが一般的である。
また、ボールグリッドアレイ又はランドグリッドアレイ用基板の作製において、上記〔ｇ〕ステップを実行後に所要の金型曲げ絞り加工を行った後、上記〔ｈ〕、〔ｉ〕ステップを行うことも実用的である。
【００１９】
上記金型曲げ絞り加工を行う部分を電気貴金属メッキから保護するため、当該加工部分に伸び率が２０％以上の耐熱性樹脂絶縁層、好ましくはポリイミド絶縁層を設けることが推奨される。このような耐熱性絶縁層を絞り加工部に施すことによって絶縁層の破壊が防止できる。伸び率が２０％以上である耐熱性樹脂としては、ポリイミド、ポリエーテルイミド、ＰＥＳ、液晶ポリマー、感光性ポリイミド等が例示できる。
【００２０】
上記金型曲げ絞り加工を行う部分に配線が形成されている場合においては、当該配線を特開平１１−５２５７０に示されるような感光性ポリイミドから成るソルダーレジストで保護することが推奨される。
【００２１】
１枚の金属ベース配線板から多数のボールグリッドアレイ用又はランドグリッドアレイ用基板を多面取りする場合には、上記〔ｅ〕ステップ又は〔ｊ〕ステップを実行後、個々のボールグリッドアレイ用又はランドグリッドアレイ用基板への打ち抜き加工を行うようにする。
【００２２】
なお、上記〔ｉ〕ステップを実行すると、裏面側の端子とその周辺領域ではベース金属としての銅等が露出していることになり、加工品が置かれている環境によってはこれらの表面が腐食する場合があるため、その露出部分を保護する目的でニッケルメッキを施すことが望ましい。従って、上記〔ｉ〕ステップを実行後、更に、〔ｊ’〕ステップとして、表面側全体に耐メッキ性のマスキングを施すステップと、〔ｋ〕ステップとして、端子(81)とその周辺のベース金属が露出した部分に無電解のニッケルメッキを施すステップとを実行することが推奨される。この場合のニッケル厚みは、０．５〜５μｍ程度が好ましい。
更に環境安定性を向上させる必要がある場合には、上記〔ｋ〕ステップを実行後、更に、〔ｌ〕ステップとして、無電解のフラッシュ金メッキを施すステップを実行することも推奨される。その場合の金メッキの厚みは、０．０１〜０．５μｍ程度が好ましい。
なお、耐メッキ性のマスキング材としては塩ビゾルが好適に用いられる。
【００２３】
本発明は、上記の如く、無電解メッキではなく電気メッキにより貴金属メッキを施し、その場合、外部からのリード線を用いることなく、ベース金属を利用して給電を行うように構成したので、得られるニッケル及び貴金属メッキ厚みの均一性が高くなる。
またそのようにニッケル厚みのバラツキが少ないので、ニッケルメッキによる銅パターンの太り方のバラツキが少ない。それにより、パターン間のスペース設計が容易になり、ファインパターンで最小スペースが２０μｍのような配線パターンが可能になる。
また、ボールグリッドアレイ用基板（ＢＧＡ）のように半田ボールを金等の貴金属メッキの上に形成する場合、溶融半田はメッキされた金等の貴金属を総て吸収するが、金等の貴金属メッキの厚みのバラツキも少ないために、貴金属が多量に半田の中に吸収されて半田の強度を低下させることが少ない。溶融半田は金メッキを総て吸収するため、金メッキの厚さのみに比例して半田ボール内の金濃度が高くなる。金濃度が高くなると半田ボールの強度が低下することが知られている。
【００２４】
なお、上記の如く、メッキ厚みのバラツキが少ない理由は、ベース金属の電気抵抗が非常に低いため、給電に際して、ベース金属板の中の電位差が非常に低く、そのため、ベース金属に接続するリード部やビアホールを適切に配置することにより、ニッケル及び貴金属メッキする多くの配線の電位差を小さくできるからである。
従って、例えば、メッキをする配線基板のワークボードサイズが□５００ｍｍのように大きくてもニッケル厚みのバラツキを小さくすることが可能である。
また、この金属ベース配線板を最終的に細断して得られるパッケージ（以下、「ＰＫＧ」と略す）の外周部に電源部を設けることが出来る。
【００２５】
【発明の実施の形態】
以下、図面を参照しつゝ本発明を具体的に説明する。
図１〜図５は、本発明に係るメッキ方法によりボールグリッドアレイ用基板（ＢＧＡ）を作製する第１の実施例において、前記〔ａ〕〜〔ｅ〕ステップを順次実行したときの各段階における金属ベース配線板の状態を示す拡大説明図、図６〜図１０は、本発明に係るメッキ方法によりＢＧＡを作製する第２の実施例において、前記〔ｆ〕〜〔ｊ〕ステップを順次実行したときの各段階における金属ベース配線板の状態を示す拡大説明図である。
なお、各図の上側には加工処理すべき金属ベース配線板の上面図が示され、下側にはその断面図が示されている。また、各断面図のハッチングは説明を判りやすくするため、適宜省略してあり、上面図にも必要に応じて断面図と対応する部分にハッチングを施してある。
また、図示した部分は、１枚の金属ベース配線板から多数取りされるＢＧＡの更にその一部分のみを拡大して示したものである。
【００２６】
図中、１はベース金属、２，３は絶縁層、４は回路パターンを形成する銅箔層、５はグランドリング部、６はグランドビア、６０はそのビアホール、７はワイヤボンディングパッド部、８は半田ボールパッド部、８０はビアホール、８１は検出端子、９は電源リング部、１０ａ及び１０ｂはリード部、１１は回路パターン、１２はダイパッド部、１３ａ〜１３ｄは耐金メッキドライフィルム、１４はソルダーレジスト、１５は半田ボール、１６はダムである。
【００２７】
〔実施例１〕
先ず、図１〜図５に示す実施例について説明する。
本発明で用いる金属ベース配線板のベース金属１としては、銅板など電気伝導性、熱伝導性が良い物が使われるが、必ずしも銅板には限定されず、例えば、銅合金、鉄、ニッケル、モリブデンや、それらの合金を用いることも可能である。
この場合、板厚が０．１〜５ｍｍのものが望ましい。
また、絶縁層２，３は、電気絶縁性、耐熱性に優れていれば材料の種類は特には限定しない。ポリイミド（以下「ＰＩ」と略す）は電気絶縁性、耐熱性で特に優れているため、絶縁層２，３の素材として好適に利用し得る。
熱可塑性ポリイミドを介して銅板と銅箔を積層した金属ベース基板が特に優れている。
【００２８】
なお、本発明の好適な用途は、半導体パッケージであるＢＧＡ用基板のようなファインパターンを要求する分野であるので、以下の説明ではＢＧＡ用基板への貴金属メッキを例にとって説明する。
【００２９】
〔ａ〕図１〜図５に示す本発明の第１の実施例において、金属ベース基板として、三井化学（株）製のクールベース（銅箔１８μｍ／ポリイミド１２μｍ／銅板０．３５ｍｍ／ポリイミド３０μｍ／銅箔１８μｍ）を用いた。クールベース基板のサイズは４００ｍｍ×５００ｍｍであり、ＢＧＡ基板サイズは□３５ｍｍである（９９個のＢＧＡが取れる）。
上記金属ベース配線板の表面側には、図１に示すような回路パターン１１を形成し、裏面側には検出端子８１を形成するまでの処理について説明する。
（イ）金属ベース基板の表面側の絶縁層２及び裏面側の絶縁層３の所定箇所をレーザーエッチングで除去するために、先ず、表面側にはビアホール形成用の穴明き銅マスク（銅マスクの孔径は０．１５ｍｍ）、グランドリング用の銅マスク（幅は０．３ｍｍ）及びダイパッド部用銅マスク（□１５ｍｍ）を通常の方法で形成した。裏面側には、検出端子形成部８００のための銅マスクを利用してエッチング法で形成した。銅マスクの穴径は０．９ｍｍであった。
（ロ）次いで、ポリイミド（ＰＩ）から成る表面側の絶縁層２をレーザーでエッチングし、グランドビアホール６，ビアホール８０を形成すべき部分並びにグランドリング部５及びダイパッド部１２を形成すべき部分のベース銅１を露出させた。また、裏面側の絶縁層３をレーザーでエッチングし、検出端子８１を形成すべき部分８００のベース銅１を露出させた。
なお、（イ）、（ロ）においてダイパッド部１２の絶縁が必要な場合は、その部分の絶縁層を除去しない。それにはダイパッド部の銅マスクを除去しなければよい。
（ハ）次いで、銅のエッチング液で銅箔層４の全面をエッチングして、銅箔層４の厚みを約１／２に薄くした。
（ニ）然るのち、先ず無電解銅メッキを０．１μｍの厚さで、絶縁部も含めて金属ベース基板の面全体に行い、次に電気メッキで銅メッキ層を面全体に形成した。これによって、上記グランドビアホール６，ビアホール８０を形成すべき部分及びグランドリング５の形成部分において露出したベース銅１と銅箔層４とを当該銅メッキ層により電気的に接続した。
（ホ）次いで、定法に則り銅箔層４の表面にパターンフィルムを貼り、回路パターン１１を形成した。
また、裏面側には、上記ビアホール８０につながる端子８１を形成するため、各ビアホール８０の周囲のベース金属を裏面側から厚銅エッチングにより除去した。
以上の加工処理によって、図１に示すように、金属ベース配線板上の部分的に貴金属メッキを施す必要のある箇所を有する全ての回路が、グランドリング部５からメッキリード部１０ａ及び１０ｂを経由して、あるいはまた、グランドビアホール６を介して、ベース銅１と電気的に接続されていることになる。検出端子８１は、グランドリング部５からメッキリード部１０ａ及び１０ｂを経由し、さらに回路パターン１１からビアホール８０を通じてベース銅１に接続されていることになる。
従って、本発明では、各ＢＧＡ基板の外側からの電解メッキ用のリード線はまったく設けていない。また、配線ルールは、ボールパッド間でＬ／Ｓ＝４０／４０μｍ、ワイヤーボンドパッド部（以下、「ＷＢ部」と略す。）のスペースはmin.２５μｍであった。
【００３０】
〔ｂ〕次いで、図２に示すように、上記回路パターンのうち、貴金属メッキを施すべきワイヤボンディングパッド部７、半田ボールパッド部８、電源リング部９及びグランドリング部５及びダイパッド部１２を除く領域、即ち、メッキリード部１０ａ及び１０ｂ（図１参照）と、他の回路部分を被覆するように耐メッキ性のマスキング（耐金メッキドライフィルム）１３ａ，１３ｂ，１３ｃを施した。裏面側については、貴金属メッキすべき部分は検出端子８１の表面であり、他の部分は絶縁層３で被覆されているので、図示した実施例の場合、特にマスキングを施す必要はない。
【００３１】
〔ｃ〕露出回路、即ち、表面側のワイヤボンディングパッド部７、半田ボールパッド部８、電源リング部９、グランドリング部５、ダイパッド部１２及び裏面側の検出端子８１の表面を洗浄し、銅厚みが約３μｍ薄くなるようにソフトエッチングした後、ベース銅１からメッキリード部１０ａ，１０ｂ及びグランドビアホール６，ビアホール８０を通じて上記回路パターン及び検出端子に給電することにより、上記露出回路に電気Ｎｉメッキを３μｍ形成し、その上に金メッキを０．５μｍ形成した。図３中、５Ｇ，７Ｇ，８Ｇ，９Ｇ，１２Ｇ及び８１Ｇで示す部分が、上記の如くして形成されたメッキ層である。
その時のＮｉメッキ厚みは各ＢＧＡ用基板全体で３．０〜６．０μｍであり、厚みの均一性は非常に良好であった。また、金メッキ厚みは各ＢＧＡ用基板全体で０．５〜０．７μｍであり良好であった。
この結果、金メッキ後のＷＢ部のスペース２０μｍ以上が確保されていた。
【００３２】
〔ｄ〕前記耐金メッキドライフィルム１３ａ，１３ｂ，１３ｃを剥離した後、メッキリード部１０ａ，１０ｂ以外の回路パターン部分にソルダーレジスト（ＳＲ）１４を塗布する。これにより、メッキリード部１０ａ，１０ｂのみ銅配線が露出することとなり、他の露出部分には金メッキ５Ｇ，７Ｇ，８Ｇ，９Ｇ，１２Ｇ，８１Ｇが施されていることになる。
この状態で銅のエッチング処理を行うことにより、ソルダーレジスト塗布部や金メッキ部分はエッチングされず、銅のメッキリード部１０ａ，１０ｂのみがエッチングにより除去される（図４参照）。
以上で、本発明による金属ベース配線板への貴金属メッキ処理は完了する。
【００３３】
〔ｅ〕最後に、金型加工により、図５に示す如く、半導体チップを取り付けるためのダイパッド部１２に段差を形成し、更に、半田ボールパッド部８に半田ボール１５付けを行うと共に、上記ソルダーレジスト１４の表面の所要箇所にダム１６付けを行い、金型加工で３５ｍｍ角に打ち抜き加工することで多数のＢＧＡ用基板が完成する。
【００３４】
〔比較例１〕
（ａ）実施例１の場合と同一の金属ベース配線板に対し実施例１の（イ）〜（ハ）と同一の加工処理を行った。
次いで、各ＢＧＡ基板（□３５ｍｍ）の外部リード線を含めて回路加工を定法に則り行った。配線ルールはボールパッド間でＬ／Ｓ＝３２／３２μｍとなり回路形成がより難しい方向になった。また、線幅が狭い場合は配線の電気抵抗が大きくなり、信号線内での電圧降下が増えて好ましくないという問題点も発生する。ＷＢ部は実施例と同じでスペースは最小２５μｍであった。
（ｂ）所定の方法でＳＲを形成したのち、外部メッキリード線を利用してＳＢ部、ＷＢ部、必要に応じて電源リング部に、また、ベース銅板を使用してグランドリング部に給電してＮｉメッキ及び金メッキを行った。
Ｎｉメッキ厚みは４００×５００ｍｍサイズの基板の中では３〜１１μｍとバラツキが大きかった。金メッキ厚みは０．５〜１．０μｍと大きかった。
この結果、ＷＢ部のスペースはＮｉメッキ厚みが約１０μｍ以上のように厚い部分では１０μｍ程度が多く絶縁信頼性上好ましくない状態であった。さらに、ＷＢ部でショートして使用できない基板の確率が増加した。
その後の加工は実施例１と同じに行った。
【００３５】
ＳＲでカバーされた外部からのメッキリード線が金型加工で打ち抜き切断されるが、その際にメッキリード線の端部がバリとなってベース銅に数μｍに接近したり、さらにはショートするケースが発生した。このような事は半導体ＰＫＧの信頼性として好ましくないものであった。
また、外部リード線はＢＧＡ配線に載る信号が５００ＭＨｚ以上の高周波になるとアンテナ作用で信号に乱れを生じさせるなどの悪影響を生じる場合がある。
【００３６】
〔比較例２〕
（ａ）比較例１の（ａ）と同様の加工処理を行った。
（ｂ）外部メッキリード部とＳＲ形成予定部に耐金メッキドライフィルムでカバーした。
外部メッキリード線を利用してＳＢ部（半田ボールパッド部）、ＷＢ部、必要に応じて電源リング部に、また、ベース銅板を使用してグランドリング部に給電してＮｉメッキ及び金メッキを行った。
Ｎｉメッキ厚みは４００×５００ｍｍサイズの基板の中では３〜１１μｍとバラツキが大きかった。金メッキ厚みは０．５〜１．０μｍと大きかった。
耐金メッキドライフィルムを剥離した後、外部メッキリード部の内、金型加工で切断する最外側のリード部以外の所定部分にＳＲをカバーした。
その後の加工は実施例１と同じに行った。
【００３７】
この方法は比較例１で発生した金型加工で外部メッキリード線が打ち抜き切断された際のベース金属との接近、ショートの問題は回避できるが、ＷＢ部のスペースが狭小すぎたり、ショートする問題点は回避されなかった。
【００３８】
〔実施例２〕
次に、図６〜図１０に示す本発明の第２の実施例について説明する。
この実施例においては、メッキ部分への給電を、ベース金属からビアホールを通じて行うように構成してある。
【００３９】
〔ｆ〕図６〜図１０に示す実施例において、金属ベース基板として、三井化学（株）製のクールベース（銅箔１８μｍ／ポリイミド１２μｍ／銅板０．３５ｍｍ／ポリイミド３０μｍ／銅箔１８μｍ）を用いた。クールベース基板のサイズは４００ｍｍ×５００ｍｍであり、ＢＧＡ基板サイズは□３５ｍｍである（９９個のＢＧＡが取れる）。
（イ）上記金属ベース配線板の表面側の絶縁層２及び裏面側の絶縁層３の所定箇所をレーザーエッチングで除去するために、先ず、表面側にビアホール形成用の銅マスクを銅箔を利用して、通常のエッチング法で形成した。銅マスクの穴径は０．１５ｍｍであった。また、グランドリング用に幅０．２ｍｍの帯状の銅マスクを形成した。また、裏面側には、メッキ処理後に検出端子を形成するためにビアホール周囲のベース銅１を厚銅エッチングにより除去できるよう、当該部分８００の銅マスクを銅箔を利用してエッチング法で形成した。銅マスクの径は０．９ｍｍであった。
（ロ）次いで、ポリイミド（ＰＩ）から成る表面側の絶縁層２をレーザーでエッチングし、グランドビアホール６，ビアホール８０を形成すべき部分及びグランドリング部５を形成すべき部分のベース銅１を露出させた。また、裏面側の絶縁層３の検出端子形成部８００をレーザーでエッチングし、あとの厚銅エッチングのためにベース銅１を露出させた。
（ハ）次いで、銅のエッチング液で銅箔層の全面をエッチングし、銅箔層４の厚みを約１／２に薄くした。
（ニ）然るのち、銅メッキを行い、上記グランドビアホール６形成部分，ビアホール８０及びグランドリング部５において露出したベース銅１と銅箔層４とを当該銅メッキ層により電気的に接続した。
（ホ）次いで、定法に則り銅箔層４の表面にパターンフィルムを貼り、回路パターン１１を形成した。
図６における回路パターン１１が、図１のそれと異なる点は、図１のメッキリード部１０ａ及び１０ｂが設けられてられておらず、回路パターン１１がグランドビアホール６及びビアホール８０のみを介してベース銅１と電気的に接続されていることである。従って、この実施例においても、各ＢＧＡ基板の外側からの電解リード線はまったく設けていない。また、配線ルールは、ボールパッド間でＬ／Ｓ＝４０／４０μｍ、ワイヤーボンドパッド部（以下、「ＷＢ部」と略す。）のスペースはmin.２５μｍであった。
【００４０】
〔ｇ〕次いで、図７に示すように、上記回路パターン１１のうち、貴金属メッキを施すべきワイヤボンディングパッド部７、半田ボールパッド部８、電源リング部９及びグランドリング部５を除く領域を被覆するように耐メッキ性のマスキング（耐金メッキドライフィルム）１３ａを施した。また、裏面側の検出端子形成部８００も耐金メッキドライフィルム１３ｄでマスキングした。
【００４１】
〔ｈ〕露出回路、即ち、ワイヤボンディングパッド部７、半田ボールパッド部８、電源リング部９及びグランドリング部５を洗浄し、ソフトエッチングした後、ベース銅１から上記グランドビアホール６及びビアホール８０を通じて上記回路パターンに給電することにより、上記露出回路に電気Ｎｉメッキを３μｍ形成し、その上に金メッキを０．５μｍ形成した。図８中、５Ｇ，７Ｇ，８Ｇ，９Ｇ，１２Ｇで示す部分が、上記の如くして形成されたメッキ層である。
その時のＮｉメッキ厚みは各ＢＧＡ用基板全体で３．０〜６．０μｍであり、厚みの均一性は非常に良好であった。また、金メッキ厚みは各ＢＧＡ用基板全体で０．５〜０．７μｍであり良好であった。
この結果、金メッキ後のＷＢ部のスペース２０μｍ以上が確保されていた。
【００４２】
〔ｉ〕表面側の耐金メッキドライフィルム１３ａと裏面側の耐金メッキドライフィルム１３ｄを取り外し、表面全体に耐エッチング用のマスキング１３ｅを施し、図９に示す如く、各ビアホール８０の周囲のベース銅１を裏面側から厚銅エッチングにより除去して、それぞれがビアホール８０につながる検出端子８１を形成した。また、これにより、各グランドビアホール６とビアホール８０は互いに電気的に遮断されたことになる。
なお、検出端子８１の表面及びその周辺領域は貴金属メッキが施されていないが、環境安定性を向上させるためメッキを施す必要がある場合は、表面側全体に耐メッキ性のマスキングを施した上で、端子８１とその周辺のベース銅が露出した部分に無電解のニッケルメッキを施すことが推奨される。この場合のニッケル厚みは、０．５〜５μｍ程度が好ましい。更に環境安定性を向上させる必要がある場合には、上記無電解ニッケルメッキの後、更に、無電解のフラッシュ金メッキを施すことも推奨される。その場合の金メッキの厚みは、０．０１〜０．５μｍ程度が好ましい。
なお、ベース金属１が耐錆性のものの場合には、特に貴金属メッキを施す必要はない。
以上で、本発明による金属ベース配線板への貴金属メッキ処理は完了する。
【００４３】
〔ｊ〕最後に、表面側の上記マスキング１３ｅを剥離し、回路パターン部にソルダーレジスト１４を塗布したのち、金型加工により、図１０に示す如く、半導体チップを取り付けるためのダイパッド部１２に段差を形成し、更に、半田ボールパッド部８に半田ボール１５付けを行うと共に、上記ソルダーレジスト１４の表面の所要箇所にダム１６付けを行い、金型加工で３５ｍｍ角に打ち抜き加工することで多数のＢＧＡ用基板が完成する。
【００４４】
【発明の効果】
本発明は、上記の如く構成されるから、本発明によるときは、金属ベース配線板の表面配線層のワイヤーボンドパッド部やボールパッド部などの特定箇所に、外部リード線を使用することなく、電気メッキにより均一な厚みのニッケル及び貴金属メッキを施すことのできる金属ベース配線板の製造方法を提供し得るものである。
また、ボールパッド部から外部に出ている外部リード線が無いことにより、高周波信号のアンテナ作用を防止できる。
また、外部リード線を用いない場合の貴金属メッキは、従来無電解貴金属メッキで行われているが、ワイヤーボンドやハンダボール接合強度の信頼性が不十分な場合が多い。本発明では従来から実績のある貴金属電気メッキにより厚みバラツキ少なくワイヤーボンド部及びボールパッド部を形成できるのでワイヤーボンドやハンダボールの接合強度の信頼性を向上させることができる。
【００４５】
なお、本発明は上記実施例に限定されるものでなく、その目的の範囲内において上記の説明から当業者が容易に想到し得るすべての変更実施例を包摂するものである。
【図面の簡単な説明】
【図１】本発明に係るメッキ方法によりボールグリッドアレイ用基板を作製する第１の実施例において、その〔ａ〕ステップを実行後の金属ベース配線板の状態を示す拡大説明図である。
【図２】その〔ｂ〕ステップを実行後の金属ベース配線板の状態を示す拡大説明図である。
【図３】その〔ｃ〕ステップを実行後の金属ベース配線板の状態を示す拡大説明図である。
【図４】その〔ｄ〕ステップを実行後の金属ベース配線板の状態を示す拡大説明図である。
【図５】その〔ｅ〕ステップを実行後の金属ベース配線板の状態を示す拡大説明図である。
【図６】本発明に係るメッキ方法によりボールグリッドアレイ用基板を作製する第２の実施例において、その〔ｆ〕ステップを実行後の金属ベース配線板の状態を示す拡大説明図である。
【図７】その〔ｇ〕ステップを実行後の金属ベース配線板の状態を示す拡大説明図である。
【図８】その〔ｈ〕ステップを実行後の金属ベース配線板の状態を示す拡大説明図である。
【図９】その〔ｉ〕ステップを実行後の金属ベース配線板の状態を示す拡大説明図である。
【図１０】その〔ｊ〕ステップを実行後の金属ベース配線板の状態を示す拡大説明図である。
【符号の説明】
１ ベース銅
２，３ 絶縁層
４ 銅箔層
５ グランドリング部
６ グランドビアホール
７ ワイヤボンディングパッド部
８ 半田ボールパッド部
８０ ビアホール
８１ 検出端子
９ 電源リング部
１０ａ，１０ｂ リード部
１１ 回路パターン
１２ ダイパッド部
１３ａ〜１３ｄ 耐金メッキドライフィルム
１４ ソルダーレジスト
１５ 半田ボール
１６ ダム[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a metal base wiring board, and more particularly, to an improvement in a method for plating nickel and a noble metal on a specific portion of wiring formed on a multi-chamfer metal base wiring board by electroplating.
[0002]
[Prior art]
Conventionally, the following methods (1) to (4) are generally known as methods for applying noble metal plating to a metal base wiring board.
(1) A so-called electroless plating method is known in which plating is performed without supplying power without requiring a lead wire. When precious metal plating is performed on a copper wiring by this method, nickel plating is generally performed to prevent copper from diffusing into the precious metal, and then precious metal plating is performed thereon.
The merit of this method is that it uses a chemical reaction on the surface of the wiring, so the uniformity of plating thickness is high (thus suitable for fine pattern), and plating lead wires are not required (thus easy for independent circuits). Can be plated) and is used for some semiconductor packages.
However, a disadvantage of this method is that Ni plating is generally an electroless Ni · P alloy (P concentration is 5 to 10%), and therefore Ni is not a pure metal. As a result, when solder or solder balls used in a ball grid array (hereinafter abbreviated as BGA), which has been used in recent years for wiring boards, particularly semiconductor packages, are mounted, the bonding strength between the solder and the Ni / P alloy is electroplated. In comparison, the bond strength (ball shear strength, tensile strength, impact strength, etc.) varies greatly. For this reason, there remains anxiety about bonding reliability.
Further, the purity of gold on the surface is relatively low as compared with the case of electroplating. In addition, when heated before wire bonding, the gold base nickel diffuses into the gold surface, further reducing the purity of the gold. As a result, the fact is that the wire bondability of gold is inferior to electroplating.
Further, if there is a minute foreign matter in the portion to be plated, the thickness of the surrounding Ni and Au plating may be reduced, the color may change and the commercial value may be lowered, or it may become unusable.
Furthermore, in terms of cost, the cost is more than twice that of electroplating.
Therefore, the actual situation is that the electroless plating is rarely used except when a fine pattern or an independent circuit is required.
[0003]
(2) Generally, a method of electroplating nickel and a noble metal on a part of wiring is used. As one of power feeding methods in that case, a portion not to be plated is a solder resist (hereinafter referred to as “SR”). A lead wiring for supplying power to the wiring layer to be plated is provided so as to be led out of the wiring board in the same plane as the wiring layer, and power is supplied from this lead wiring. .
The merit of this power feeding method is that the formed Ni and Au plating has a high purity, so that the ball strength when solder balls are mounted is stable and high in reliability.
On the other hand, the demerit is that when a metal-based wiring board is electroplated by taking a plating lead wire from the outside of the wiring board, a process for cutting the wiring board into a certain size is required thereafter. When the insulating layer is 50 μm or less, the space between the plated lead wire and the base metal is 50 μm or less in the cut section. In general, the burrs of the cut metal are more or less generated, so that the space is further reduced. For this reason, there is a problem that the base metal and the plated lead wire are short-circuited at the time of cutting, or the insulation resistance is reduced during long-term use or reliability testing.
Further, since a plated lead wire is required in addition to the normal wiring, there is a problem that the density of the routing wiring is increased, and in the case of a fine wiring, there is a case where it is substantially impossible to draw.
As the pattern becomes finer, the external lead wiring becomes thinner and the resistance increases. For this reason, the potential varies depending on the length of the external lead wiring to the location where the nickel electroplating is performed, resulting in variations in nickel thickness. In particular, the tendency becomes large in a large-sized wiring board that is reasonable in production. For example, in the case of a size of 400 × 500 mm, when Ni plating is plated according to a rule of at least 3 μm, a variation of 3 to 15 μm is generally generated depending on the place. Thus, when the variation in nickel thickness is large, the portion having a large nickel thickness becomes thick in the wiring, the space between the wirings becomes narrow, and a short circuit may occur. Due to this limitation, in general, it can be used only when the space is 50 μm or more, or only on a small substrate such as a TAB that can shorten the length of the external lead wire.
[0004]
(3) As another power feeding method when nickel and noble metal are electroplated on a part of the wiring, the wiring layer of the multi-sided wiring board is made up of two or more layers, and the surface plating lead wire is provided to the vicinity of each individual wiring board surface. In each individual surface wiring board, power is supplied from the wiring layer below the wiring layer to be precious metal electroplated to the wiring layer to be precious metal electroplated, and power is supplied from the external lead on the same surface as the wiring layer. In combination with this method, there is known a method that enables precious metal electroplating to a difficult part only from the plating lead on the surface.
Since this method is basically the same as the method (3) above for supplying power to the external plating lead, it has common advantages and disadvantages.
[0005]
(4) There is a method known as a busless method. In that case, first, a copper thin film (usually 5 μm or less) is formed on an insulator for a wiring board by electroless copper plating and electroplating, or is insulated. After laminating the copper foil on the body, the copper foil is uniformly etched and thinned (usually 5 μm or less) to form a copper thin film on the insulator. Thereafter, copper is plated to a predetermined thickness by an additive method, Ni is plated on the copper, and gold is further plated. Thereafter, after removing the resist for the additive method, gold plating is used as a resist to remove the entire copper thinly, thereby forming an independent wiring plated with gold.
The advantage of this busless method is that it is not necessary to provide a plating lead wire from the outside, so that noble metal plating can be performed on the wiring independent of the external wiring.
On the other hand, as a disadvantage, since the copper thin film formed on the insulator has an electrical resistance, a potential difference is partially caused when nickel is electroplated, so that the thickness of the nickel plating varies greatly. There is. In general, when a plating thickness of 3 μm or more is targeted, unevenness in thickness of about 3 to 12 μm occurs.
Further, since copper is exposed on a part of the side surface of the wiring (for that reason, the copper thin film is 5 μm or less), it is necessary to form SR on the gold plating in order to protect the wiring.
[0006]
[Problems to be solved by the invention]
The present invention has been made to solve the above problems, and the problem is that an external lead wire is provided at a specific location such as a wire bond pad portion or a ball pad portion of a surface wiring layer of a metal base wiring board. It is an object of the present invention to provide a method capable of performing nickel and noble metal plating with a uniform thickness by electroplating without using a metal. In particular, a nickel and noble metal electroplating layer having a uniform thickness is formed on a specific portion of the surface wiring layer of a large-sized multi-sided metal base wiring board, and the difference between the maximum and minimum plating thicknesses is 5 μm or less, preferably 4 μm. It is an object of the present invention to provide a method of manufacturing a metal base wiring board that can form a good plating layer having a thickness of 3 μm or less.
[0007]
[Means for Solving the Problems]
The above purpose is
The steps described in the following items [a] to [d], that is,
[A] A metal base wiring board in which an insulating layer is formed on both front and back surfaces of the base metal and a metal foil layer is formed on at least the front surface side, and a part of the insulating layer on the front surface side and the back surface side is removed. After forming the ground part, hole part, and terminal forming part where the base metal is exposed, the metal foil layer on the surface side and the base metal are electrically connected in the ground part, and the hole part is formed in the hole part. Forming a via hole with a conductive material, etching the conductive material plating and the metal foil layer on the front side to form a desired circuit pattern including a lead portion connected to the base metal, and forming the via hole on the back side. Removing the base metal around each via hole from the back side to form a terminal connected to
[B] exposing a portion to be subjected to noble metal plating out of the circuit pattern, and performing plating-resistant masking on the circuit pattern so as to cover the lead portion and other circuit portions;
[C] supplying power to the circuit pattern and each terminal from the base metal through the lead portion, and applying a precious metal plating to the surface of each terminal to be plated on the circuit pattern by electroplating;
[D] removing the plating-resistant masking covering the lead part and other circuit parts; removing the lead part;
Can be achieved by a method in which noble metal plating is applied to a metal base wiring board, which is characterized in that
[0008]
Moreover, when manufacturing the metal base wiring board for a ball grid array or a land grid array by applying the above method, the steps described in the following [a] to [d] items,
[A] A metal base wiring board in which an insulating layer is formed on both front and back surfaces of the base metal and a metal foil layer is formed on at least the front surface side, and a part of the insulating layer on the front surface side and the back surface side is removed. After forming the ground part, hole part, and detection terminal forming part where the base metal is exposed, the metal foil layer on the surface side and the base metal are electrically connected in the ground part, and the hole part is formed in the hole part. Forming a via hole with the conductive material formed, etching the conductive material plating and the metal foil layer on the surface side, and electrically connecting the wire bonding pad portion, the solder ball pad portion, the power supply portion, and the ground portion In addition to forming a desired circuit pattern including lead parts to be connected and forming a detection terminal connected to the via hole on the back side, each via hole is formed. Removing the base metal around the rear side of,
[B] Among the circuit patterns, the wire bonding pad portion, the solder ball pad portion, the power supply portion and the ground portion to be subjected to noble metal plating are exposed, and the circuit pattern is plated resistant so as to cover the lead portion and other circuit portions. Applying sex masking,
[C] Power is supplied from the base metal to the circuit pattern and each detection terminal through the lead part, and noble metal plating is applied to the surface of the wire bonding pad part, solder ball pad part, power supply part, ground part and each detection terminal by electroplating. Applying steps,
[D] removing the plating-resistant masking covering the lead part and other circuit parts; removing the lead part;
The object of the present invention can be achieved by sequentially executing.
[0009]
Furthermore, the object of the present invention is to
The steps described in the following items [f] to [i]:
[F] Using a metal base wiring board in which an insulating layer is formed on both the front and back surfaces of the base metal and a metal foil layer is formed on at least the surface side, and removing a part of the insulating layer on the surface side in a hole shape. After forming the hole part where the base metal is exposed, the surface side is plated with a conductive material, so that the metal foil layer on the surface side and the base metal are electrically connected via the via hole formed by the plating layer formed in the hole part. Etching the conductive material plating and the metal foil layer on the surface side to form a desired circuit pattern connected to the via hole; and
[G] exposing a portion where the precious metal plating is to be performed in the circuit pattern, and performing a plating resistance masking on the circuit pattern so as to cover other circuit portions;
[H] supplying power from the base metal to the circuit pattern through the via hole, and applying a noble metal plating to a portion to be plated by electroplating;
[I] Remove the plating-resistant masking on the surface side, apply etching-resistant masking to the entire surface, and form a terminal connected to the via hole on the back surface. Removing by etching from the side;
Can be achieved by a method of manufacturing a metal-based wiring board, characterized in that
[0010]
Moreover, when manufacturing the metal base wiring board for ball grid arrays or land grid arrays by applying the above method, the steps described in the following items [f] to [i], that is,
[F] A metal base wiring board in which an insulating layer is formed on both the front and back surfaces of the base metal and a metal foil layer is formed on at least the surface side of the base metal. After forming the exposed hole portion, the surface side is plated with a conductive material, so that the metal foil layer on the surface side and the base metal are electrically connected via the via hole formed by the plating layer formed in the hole portion. Etching the conductive material plating and metal foil layer on the surface side to form a desired circuit pattern including a wire bonding pad part, a solder ball pad part, and a power supply part;
[G] Of the above circuit pattern, the wire bonding pad portion, the solder ball pad portion, the power supply portion and the ground portion to be precious metal plated are exposed and the circuit pattern is covered with a plating resistant mask so as to cover other circuit portions. Applying steps,
[H] supplying power to the circuit pattern from the base metal through the via hole, and applying noble metal plating to the wire bonding pad part, the solder ball pad part, the power supply part and the ground part by electroplating;
[I] Remove the plating-resistant masking on the front surface side, apply etching-resistant masking to the entire surface, and form a detection terminal connected to the via hole on the back surface side. Removing by etching from the back side;
The object of the present invention can be achieved by sequentially executing.
Here, the order of the two steps described in the items [a] and [f] may be as described or vice versa.
[0011]
As the base metal, in the case of a copper plate, it is recommended to use a metal having a thickness of 0.1 mm or more and 2 mm or less because of its mechanical strength and weight.
[0012]
As the insulating layers on both the front and back surfaces of the metal base wiring board used in the step [a] or [f], those having at least the interface between the insulating layer and the base metal made of a heat resistant thermoplastic resin can be suitably used.
Further, in the step [a], as means for connecting the metal foil layer on the surface side and the base metal with a conductive material, for example, a method of plating the surface side with a conductive material or applying a conductive paste Is mentioned.
[0013]
In the above [c] step, it is recommended that 80% or more of the power supply is performed from the base metal through the lead portion, and in the above [h] step, 80% or more of the power supply is performed from the base metal through the via hole. Is done.
[0014]
In the electroplating of the step [c] or [h], nickel plating is generally performed prior to noble metal plating.
Further, any metal other than nickel can be used as long as it can prevent migration of copper to gold plating.
[0015]
Gold, silver, or palladium is preferably used as the noble metal in the noble metal plating in the step [c] or [h].
[0016]
In the step [d], as a means for removing the lead portion, for example, a method of removing the lead portion by etching after applying a solder resist to the other circuit portion can be cited. In that case, in the plating resistance masking for covering the lead portion and other circuit portions in the step [b], the solder resist in the step [d] is substituted for the other circuit portions in place of the plating resistance masking. It is also possible to immediately perform the coating operation and omit the masking for plating resistance.
In addition, the power supply unit and the ground unit may immediately perform the solder resist coating operation in the same manner as the other circuit units, and may not perform precious metal plating.
As a means for removing the lead portion in the step [d], physical removal by laser processing or the like is possible in addition to the etching as described above.
[0017]
In manufacturing a substrate for a ball grid array or a land grid array, after executing the step [d], a step of performing a required die bending drawing process and providing a place for mounting a semiconductor chip as a step [e]. Alternatively, it is practical to perform a necessary die bending drawing after the execution of the step [b] to provide a place for mounting a semiconductor chip, and then perform steps [c] and [d].
[0018]
Further, in the production of the substrate for ball grid array or land grid array, after performing the above [i] step, as a further [j] step, the masking for etching resistance on the surface side is removed, and the wire bonding pad portion, solder After applying the solder resist to the circuit parts other than the ball pad part, the power supply part and the ground part, the necessary mold bending drawing is performed, and further, solder balls are attached to the solder ball pad part, and the solder resist It is common to carry out the step of damming the required part of the surface.
In the production of a ball grid array or land grid array substrate, it is also practical to perform the steps [h] and [i] after performing the required mold bending drawing after performing the above [g] step. It is.
[0019]
In order to protect the portion to be subjected to the above-mentioned die bending drawing process from the electro-precious metal plating, it is recommended to provide a heat-resistant resin insulation layer having an elongation of 20% or more, preferably a polyimide insulation layer, on the processed portion. By applying such a heat-resistant insulating layer to the drawn portion, the insulating layer can be prevented from being broken. Examples of the heat resistant resin having an elongation of 20% or more include polyimide, polyetherimide, PES, liquid crystal polymer, and photosensitive polyimide.
[0020]
In the case where a wiring is formed in the portion to be subjected to the above-mentioned mold bending drawing, it is recommended to protect the wiring with a solder resist made of photosensitive polyimide as disclosed in JP-A-11-52570.
[0021]
When a large number of ball grid array or land grid array substrates are formed from a single metal base wiring board, after performing the above [e] step or [j] step, the individual ball grid array or land Punching is performed on the grid array substrate.
[0022]
When the above step [i] is executed, the copper and the like as the base metal are exposed in the terminal on the back side and the peripheral area, and depending on the environment in which the workpiece is placed, these surfaces are corroded. Therefore, it is desirable to apply nickel plating for the purpose of protecting the exposed portion. Therefore, after performing the above [i] step, further, as a [j ′] step, a step of performing anti-plating masking on the entire surface side, and as a [k] step, the terminal (81) and the surrounding base metal It is recommended to perform an electroless nickel plating step on the exposed portion. In this case, the nickel thickness is preferably about 0.5 to 5 μm.
If it is necessary to further improve the environmental stability, it is also recommended to perform a step of applying electroless flash gold plating as the step [l] after the step [k]. In this case, the thickness of the gold plating is preferably about 0.01 to 0.5 μm.
As the plating-resistant masking material, vinyl chloride sol is preferably used.
[0023]
As described above, the present invention is configured such that noble metal plating is performed by electroplating instead of electroless plating, and in this case, power is supplied using a base metal without using an external lead wire. The uniformity of nickel and noble metal plating thickness is increased.
Moreover, since there is little variation in the nickel thickness, there is little variation in the thickening of the copper pattern due to nickel plating. Thereby, the space design between patterns becomes easy, and a wiring pattern having a fine pattern with a minimum space of 20 μm becomes possible.
In addition, when a solder ball is formed on a noble metal plating such as gold as in the case of a ball grid array substrate (BGA), the molten solder absorbs all the noble metal such as gold plated but the noble metal plating such as gold. Since there is little variation in the thickness of the solder, a large amount of precious metal is not absorbed into the solder and the strength of the solder is reduced. Since the molten solder absorbs all the gold plating, the gold concentration in the solder ball increases in proportion to only the thickness of the gold plating. It is known that the strength of solder balls decreases as the gold concentration increases.
[0024]
As described above, the reason why the plating thickness variation is small is that the electric resistance of the base metal is so low that the potential difference in the base metal plate is very low when power is supplied. Therefore, the lead portion connected to the base metal This is because the potential difference between many wirings plated with nickel and noble metal can be reduced by appropriately arranging the via holes.
Therefore, for example, even if the work board size of the wiring board to be plated is as large as □ 500 mm, the variation in nickel thickness can be reduced.
Further, a power supply unit can be provided on the outer periphery of a package (hereinafter abbreviated as “PKG”) obtained by finally chopping the metal base wiring board.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in detail with reference to the drawings.
FIGS. 1 to 5 are diagrams showing the steps when the steps [a] to [e] are sequentially executed in the first embodiment for producing a ball grid array substrate (BGA) by the plating method according to the present invention. FIGS. 6 to 10 are enlarged explanatory views showing the state of the metal base wiring board, and the steps [f] to [j] are sequentially executed in the second embodiment for producing the BGA by the plating method according to the present invention. It is expansion explanatory drawing which shows the state of the metal base wiring board in each step at the time.
In addition, a top view of a metal base wiring board to be processed is shown on the upper side of each figure, and a cross-sectional view thereof is shown on the lower side. Further, the hatching of each cross-sectional view is omitted as appropriate for easy understanding of the explanation, and the top view is also hatched in the portion corresponding to the cross-sectional view as necessary.
In addition, the illustrated part is an enlarged view of only a part of a BGA taken from a single metal base wiring board.
[0026]
In the figure, 1 is a base metal, 2 and 3 are insulating layers, 4 is a copper foil layer for forming a circuit pattern, 5 is a ground ring portion, 6 is a ground via, 60 is a via hole, 7 is a wire bonding pad portion, 8 Is a solder ball pad portion, 80 is a via hole, 81 is a detection terminal, 9 is a power supply ring portion, 10a and 10b are lead portions, 11 is a circuit pattern, 12 is a die pad portion, 13a to 13d are gold-resistant plated dry films, and 14 is a solder. Resist, 15 is a solder ball, and 16 is a dam.
[0027]
[Example 1]
First, the embodiment shown in FIGS. 1 to 5 will be described.
As the
In this case, it is desirable that the plate thickness is 0.1 to 5 mm.
The insulating
A metal base substrate in which a copper plate and a copper foil are laminated via a thermoplastic polyimide is particularly excellent.
[0028]
In addition, since the suitable use of this invention is a field | area which requires a fine pattern like the board | substrate for BGA which is a semiconductor package, in the following description, it demonstrates taking the case of the noble metal plating to the board | substrate for BGA.
[0029]
[A] In the first embodiment of the present invention shown in FIGS. 1 to 5, as a metal base substrate, a cool base manufactured by Mitsui Chemicals, Inc. (copper foil 18 μm /
A process until the
(A) In order to remove predetermined portions of the insulating
(B) Next, the insulating
If the
(C) Next, the entire surface of the copper foil layer 4 was etched with a copper etching solution to reduce the thickness of the copper foil layer 4 to about ½.
(D) After that, electroless copper plating was first performed to a thickness of 0.1 μm over the entire surface of the metal base substrate including the insulating portion, and then a copper plating layer was formed over the entire surface by electroplating. Thereby, the
(E) Next, a pattern film was pasted on the surface of the copper foil layer 4 in accordance with an ordinary method to form a
Further, in order to form the
As a result of the above processing, as shown in FIG. 1, all the circuits having portions that need to be partially plated with noble metal on the metal base wiring board are routed from the
Therefore, in the present invention, no lead wire for electrolytic plating from the outside of each BGA substrate is provided. The wiring rule was L / S = 40/40 μm between the ball pads, and the space of the wire bond pad part (hereinafter abbreviated as “WB part”) was 25 μm.
[0030]
[B] Next, as shown in FIG. 2, in the circuit pattern, the wire
[0031]
[C] The exposed circuit, that is, the surface of the wire
The Ni plating thickness at that time was 3.0 to 6.0 μm for each BGA substrate, and the thickness uniformity was very good. Moreover, the gold plating thickness was 0.5-0.7 μm for each BGA substrate as a whole and was good.
As a result, a space of 20 μm or more in the WB portion after gold plating was secured.
[0032]
[D] After the gold-resistant plated
By performing the copper etching process in this state, the solder resist coating portion and the gold plating portion are not etched, and only the copper
Thus, the precious metal plating process on the metal base wiring board according to the present invention is completed.
[0033]
[E] Finally, as shown in FIG. 5, a step is formed in the
[0034]
[Comparative Example 1]
(A) The same processing as (a) to (c) of Example 1 was performed on the same metal base wiring board as in Example 1.
Next, circuit processing was performed in accordance with a regular method including external lead wires of each BGA substrate (□ 35 mm). The wiring rule is L / S = 32/32 μm between the ball pads, which makes the circuit formation more difficult. In addition, when the line width is narrow, the electrical resistance of the wiring increases, causing a problem that the voltage drop in the signal line increases, which is not preferable. The WB part was the same as in the example, and the space was a minimum of 25 μm.
(B) After SR is formed by a predetermined method, power is supplied to the SB part, WB part, if necessary, to the power supply ring part using an external plating lead wire, and to the ground ring part using a base copper plate. Ni plating and gold plating were performed.
The Ni plating thickness varied widely as 3 to 11 μm in a 400 × 500 mm size substrate. The gold plating thickness was as large as 0.5 to 1.0 μm.
As a result, the space of the WB portion was about 10 μm at a thick portion where the Ni plating thickness was about 10 μm or more, which was not preferable in terms of insulation reliability. Furthermore, the probability of a substrate that cannot be used due to a short circuit in the WB portion has increased.
Subsequent processing was performed in the same manner as in Example 1.
[0035]
The externally plated lead wire covered with SR is punched and cut by die processing. At that time, the end portion of the plated lead wire becomes a burr and approaches to the base copper to several μm or even shorts. A case occurred. Such a thing is not preferable as the reliability of the semiconductor PKG.
Further, when the signal placed on the BGA wiring becomes a high frequency of 500 MHz or more, the external lead wire may cause an adverse effect such as disturbance of the signal due to the antenna action.
[0036]
[Comparative Example 2]
(A) The same processing as (a) of Comparative Example 1 was performed.
(B) The outer plating lead portion and the SR formation planned portion were covered with a gold-resistant plated dry film.
Ni plating and gold plating are performed by supplying power to the SB part (solder ball pad part), WB part, and the power supply ring part as required, or to the ground ring part using the base copper plate using the external plating lead wire. It was.
The Ni plating thickness varied widely as 3 to 11 μm in a 400 × 500 mm size substrate. The gold plating thickness was as large as 0.5 to 1.0 μm.
After the gold-resistant plated dry film was peeled off, the SR was covered on a predetermined portion of the external plating lead portion other than the outermost lead portion to be cut by mold processing.
Subsequent processing was performed in the same manner as in Example 1.
[0037]
This method can avoid the problem of approach and short circuit with the base metal when the external plating lead wire is punched and cut by the die processing generated in Comparative Example 1, but the problem is that the space of the WB part is too narrow or short-circuited. The point was not avoided.
[0038]
[Example 2]
Next, a second embodiment of the present invention shown in FIGS. 6 to 10 will be described.
In this embodiment, power is supplied to the plated portion from the base metal through the via hole.
[0039]
[F] In the embodiments shown in FIGS. 6 to 10, a cool base (copper foil 18 μm /
(A) In order to remove predetermined portions of the insulating
(B) Next, the insulating
(C) Next, the entire surface of the copper foil layer was etched with a copper etchant to reduce the thickness of the copper foil layer 4 to about ½.
(D) After that, copper plating was performed, and the
(E) Next, a pattern film was pasted on the surface of the copper foil layer 4 in accordance with an ordinary method to form a
The
[0040]
[G] Next, as shown in FIG. 7, the
[0041]
[H] The exposed circuit, that is, the wire
The Ni plating thickness at that time was 3.0 to 6.0 μm for each BGA substrate, and the thickness uniformity was very good. Moreover, the gold plating thickness was 0.5-0.7 μm for each BGA substrate as a whole and was good.
As a result, a space of 20 μm or more in the WB portion after gold plating was secured.
[0042]
[I] The front side gold-resistant plated
Note that the surface of the
In the case where the
Thus, the precious metal plating process on the metal base wiring board according to the present invention is completed.
[0043]
[J] Finally, the masking 13e on the surface side is peeled off, a solder resist 14 is applied to the circuit pattern portion, and then a step is formed on the
[0044]
【The invention's effect】
Since the present invention is configured as described above, according to the present invention, without using an external lead wire in a specific location such as a wire bond pad portion or a ball pad portion of the surface wiring layer of the metal base wiring board, It is possible to provide a method of manufacturing a metal base wiring board capable of performing nickel and noble metal plating with a uniform thickness by electroplating.
Further, since there is no external lead wire protruding from the ball pad portion, the antenna action of the high frequency signal can be prevented.
Further, noble metal plating without using an external lead wire is conventionally performed by electroless noble metal plating, but the reliability of wire bond and solder ball bonding strength is often insufficient. In the present invention, since the wire bond portion and the ball pad portion can be formed with little thickness variation by the noble metal electroplating that has been proven in the past, the reliability of the bond strength of the wire bond or the solder ball can be improved.
[0045]
The present invention is not limited to the above-described embodiments, and includes all modified embodiments that can be easily conceived by those skilled in the art from the above description within the scope of the object.
[Brief description of the drawings]
FIG. 1 is an enlarged explanatory view showing a state of a metal base wiring board after performing step [a] in a first embodiment for producing a ball grid array substrate by a plating method according to the present invention.
FIG. 2 is an enlarged explanatory view showing a state of the metal base wiring board after the step [b] is executed.
FIG. 3 is an enlarged explanatory view showing a state of the metal base wiring board after performing the step [c].
FIG. 4 is an enlarged explanatory view showing a state of the metal base wiring board after the [d] step is executed.
FIG. 5 is an enlarged explanatory view showing a state of the metal base wiring board after the step [e] is executed.
FIG. 6 is an enlarged explanatory view showing a state of a metal base wiring board after performing the step [f] in a second embodiment for producing a ball grid array substrate by a plating method according to the present invention.
FIG. 7 is an enlarged explanatory view showing a state of the metal base wiring board after performing the [g] step.
FIG. 8 is an enlarged explanatory view showing a state of the metal base wiring board after the [h] step is executed.
FIG. 9 is an enlarged explanatory view showing a state of the metal base wiring board after the [i] step is executed.
FIG. 10 is an enlarged explanatory view showing a state of the metal base wiring board after the [j] step is executed.
[Explanation of symbols]
1 Base copper
2,3 Insulating layer
4 Copper foil layer
5 Ground ring
6 Grand Beer Hall
7 Wire bonding pad
8 Solder ball pad
80 Beer Hall
81 Detection terminal
9 Power ring part
10a, 10b Lead part
11 Circuit pattern
12 Die pad section
13a-13d Gold-resistant plated dry film
14 Solder resist
15 Solder balls
16 Dam
Claims (24)
〔ａ〕ベース金属(1) の表裏両面に絶縁層(2,3) が形成され、少なくともその表面側に金属箔層(4) が形成された金属ベース配線板を用い、その表面側及び裏面側の絶縁層(2,3) の一部を除去してベース金属が露出したグランド部(5) 、ホール部(60,80) 及び端子形成部(800) を形成したのち、グランド部(5) においては表面側の金属箔層(4) とベース金属(1) を電気的に接続せしめ、また、ホール部(60,80) においてはホール部内に形成された導電材料によりビアホール(60,80) を形成せしめるステップと、表面側の導電材料メッキ及び金属箔層をエッチングして、ベース金属(1) につながるリード部(10a,10b) を含む所望の回路パターン(11)を形成すると共に、裏面側には、上記ビアホール(80)につながる端子(81)を形成するため、各ビアホール(80)の周囲のベース金属を裏面側から除去するステップ。
〔ｂ〕上記回路パターンのうち、貴金属メッキを施すべき箇所(5,7,8,9) を露出させ、リード部(10a,10b) 及び他の回路部分を被覆するよう上記回路パターンに耐メッキ性のマスキング(13a,13b,13c) を施すステップ。
〔ｃ〕ベース金属(1) から上記リード部(10a,10b) を通じて上記回路パターン(11)及び各端子(81)に給電を行い、電気メッキにより上記回路パターン上のメッキを施すべき箇所(5,7,8,9) 及び各端子(81)の表面に貴金属メッキ(5G,7G,8G,9G,81G) を施すステップ。
〔ｄ〕上記リード部及び他の回路部分を被覆した耐メッキ性のマスキング（13a,13b,13c ）を取り外すステップと、上記リード部（10a,10b ）を除去するステップ。A method of manufacturing a metal base wiring board characterized by sequentially executing the steps described in the following items [a] to [d]: [a] Insulating layers (2, 3) are formed on both sides of the base metal (1). The base metal is exposed by removing a part of the insulating layer (2, 3) on the front side and the back side, using a metal base wiring board formed with at least the metal foil layer (4) on the front side. After forming the ground part (5), the hole part (60, 80) and the terminal formation part (800), the metal foil layer (4) on the surface side and the base metal (1) are electrically connected to the ground part (5). In the hole portion (60, 80), a step of forming a via hole (60, 80) with a conductive material formed in the hole portion, and etching of the conductive material plating and the metal foil layer on the surface side are performed. Forming a desired circuit pattern (11) including lead portions (10a, 10b) connected to the base metal (1). On the back side, to form a pin (81) connected to the via hole (80), removing the base metal around each via hole (80) from the back side.
[B] Of the circuit pattern, the part (5, 7, 8, 9) to be plated with noble metal is exposed, and the circuit pattern is plated resistant so as to cover the lead parts (10a, 10b) and other circuit parts. Performing sex masking (13a, 13b, 13c).
[C] Power is supplied from the base metal (1) to the circuit pattern (11) and each terminal (81) through the lead portions (10a, 10b), and the portions on the circuit pattern to be plated by electroplating (5 , 7, 8, 9) and a step of applying noble metal plating (5G, 7G, 8G, 9G, 81G) to the surface of each terminal (81).
[D] removing the plating-resistant masking (13a, 13b, 13c) covering the lead part and other circuit parts, and removing the lead part (10a, 10b).
〔ａ〕ベース金属(1) の表裏両面に絶縁層(2,3) が形成され、少なくともその表面側に金属箔層(4) が形成された金属ベース配線板を用い、その表面側及び裏面側の絶縁層(2,3) の一部を除去してベース金属が露出したグランド部(5) 、ホール部(60,80) 及び検出端子形成部(800) を形成したのち、グランド部(5) においては表面側の金属箔層(4) とベース金属(1) を電気的に接続せしめ、また、ホール部(60,80) においてはホール部内に形成された導電材料によりビアホール(60,80) を形成せしめるステップと、表面側の導電材料メッキ及び金属箔層をエッチングして、ワイヤボンディングパッド部(7) 、半田ボールパッド部(8) 、電源部(9) 、及びこれらを上記グランド部と電気的に接続するリード部(10a,10b) を含む所望の回路パターン(11)を形成すると共に、裏面側には、上記ビアホール(80)につながる検出端子(81)を形成するため、各ビアホール(80)の周囲のベース金属を裏面側から除去するステップ。
〔ｂ〕上記回路パターンのうち、貴金属メッキを施すべきワイヤボンディングパッド部(7) 、半田ボールパッド部(8) 、電源部(9) 及びグランド部(5) を露出させ、リード部(10a,10b) 及び他の回路部分を被覆するよう上記回路パターンに耐メッキ性のマスキング(13a,13b,13c) を施すステップ。
〔ｃ〕ベース金属(1) から上記リード部(10a,10b) を通じて上記回路パターン(11)及び各検出端子(81)に給電を行い、電気メッキにより上記ワイヤボンディングパッド部(7) 、半田ボールパッド部(8) 、電源部(9) 、グランド部(5) 及び各検出端子(81)の表面に貴金属メッキ(5G,7G,8G,9G,81G) を施すステップ。
〔ｄ〕上記リード部及び他の回路部分を被覆した耐メッキ性のマスキング（13a,13b,13c ）を取り外すステップと、上記リード部（10a,10b ）を除去するステップ。A method of manufacturing a metal base wiring board for a ball grid array or a land grid array, wherein the steps described in the following items [a] to [d] are sequentially executed.
[A] Using a metal base wiring board in which insulating layers (2, 3) are formed on both front and back surfaces of a base metal (1) and a metal foil layer (4) is formed on at least the surface side thereof, After removing a part of the insulating layer (2, 3) on the side to expose the ground metal (5), the hole (60, 80) and the detection terminal forming part (800), the ground metal ( In 5), the metal foil layer (4) on the surface side and the base metal (1) are electrically connected, and in the hole part (60, 80), a via hole (60, 80) is formed by a conductive material formed in the hole part. 80), and etching the conductive material plating and metal foil layer on the surface side to form the wire bonding pad portion (7), the solder ball pad portion (8), the power source portion (9), and the ground Forming a desired circuit pattern (11) including lead portions (10a, 10b) electrically connected to the back side and In order to form a detection terminal (81) connected to the via hole (80), removing the base metal around each via hole (80) from the back side.
[B] Of the circuit pattern, the wire bonding pad portion (7), the solder ball pad portion (8), the power supply portion (9), and the ground portion (5) to be precious metal plated are exposed, and the lead portions (10a, 10a, 10b) and applying a plating-resistant masking (13a, 13b, 13c) to the circuit pattern so as to cover other circuit parts.
[C] Electric power is supplied from the base metal (1) to the circuit pattern (11) and each detection terminal (81) through the lead portions (10a, 10b), and the wire bonding pad portion (7), solder ball is electroplated. Applying precious metal plating (5G, 7G, 8G, 9G, 81G) to the surfaces of the pad section (8), the power supply section (9), the ground section (5), and each detection terminal (81).
[D] removing the plating-resistant masking (13a, 13b, 13c) covering the lead part and other circuit parts, and removing the lead part (10a, 10b).
〔ｆ〕ベース金属(1) の表裏両面に絶縁層(2,3) が形成され、少なくともその表面側に金属箔層(4) が形成された金属ベース配線板を用い、その表面側の絶縁層の一部をホール状に除去してベース金属が露出したホール部(60,80) を形成したのち、表面側に導電材料によるメッキを施すことにより、ホール部(60,80) 内に形成されたメッキ層によるビアホール(60,80) を介して表面側の金属箔層(4) とベース金属(1) を電気的に接続せしめるステップと、表面側の導電材料メッキ及び金属箔層をエッチングして、上記ビアホール(60,80) につながる所望の回路パターン(11)を形成するステップ。
〔ｇ〕上記回路パターン(11)のうち、貴金属メッキを施すべき箇所(5,7,8,9) を露出させ、他の回路部分を被覆するよう上記回路パターンに耐メッキ性のマスキング(13a) を施すステップ。
〔ｈ〕ベース金属(1) から上記ビアホール(60,80) を通じて上記回路パターン(11)に給電を行い、電気メッキにより上記メッキを施すべき箇所(5,7,8,9) に貴金属メッキ(5G,7G,8G,9G) を施すステップ。
〔ｉ〕上記表面側の耐メッキ性のマスキング(13a) を取り外し、表面全体に耐エッチング用のマスキングを施すと共に、裏面側に、上記ビアホール（80) につながる端子(81)を形成するため、各ビアホール(80)の周囲のベース金属を裏面側からエッチングにより除去するステップ。A method for producing a metal-based wiring board, comprising sequentially executing the steps described in the following items [f] to [i].
[F] Using a metal base wiring board in which insulating layers (2, 3) are formed on both the front and back surfaces of the base metal (1) and a metal foil layer (4) is formed on at least the surface side of the base metal (1). After forming a hole part (60,80) where the base metal is exposed by removing a part of the layer in the shape of a hole, plating is carried out with a conductive material on the surface side to form in the hole part (60,80) Electrically connecting the metal foil layer (4) on the surface side and the base metal (1) through the via holes (60, 80) formed by the plated layer, and etching the conductive material plating and metal foil layer on the surface side Then, forming a desired circuit pattern (11) connected to the via hole (60, 80).
[G] Of the circuit pattern (11), the portion (5, 7, 8, 9) to be precious metal plated is exposed and the circuit pattern is covered with a plating resistant mask (13a ).
[H] Power is supplied from the base metal (1) to the circuit pattern (11) through the via holes (60, 80), and noble metal plating (5, 7, 8, 9) to be plated by electroplating ( 5G, 7G, 8G, 9G).
[I] To remove the plating-resistant masking (13a) on the surface side, apply masking for etching resistance to the entire surface, and form a terminal (81) connected to the via hole (80) on the back surface side. Removing the base metal around each via hole (80) from the back side by etching.
〔ｆ〕ベース金属(1) の表裏両面に絶縁層(2,3) が形成され、少なくともその表面側に金属箔層(4) が形成された金属ベース配線板を用い、その表面側の絶縁層の一部を除去してベース金属が露出したホール部(60,80) を形成したのち、表面側に導電材料によるメッキを施すことにより、上記ホール部内に形成されたメッキ層によるビアホール(60,80) を介して表面側の金属箔層(4) とベース金属(1) を電気的に接続せしめるステップと、表面側の導電材料メッキ及び金属箔層をエッチングして、ワイヤボンディングパッド部(7) 、半田ボールパッド部(8) 、電源部(9) を含む所望の回路パターン(11)を形成するステップ。
〔ｇ〕上記回路パターンのうち、貴金属メッキを施すべきワイヤボンディングパッド部(7) 、半田ボールパッド部(8) 、電源部(9) 及びグランド部(5) を露出させ、他の回路部分を被覆するよう上記回路パターンに耐メッキ性のマスキング(13a) を施すステップ。
〔ｈ〕ベース金属(1) から上記ビアホール(60,80) を通じて上記回路パターン(11)に給電を行い、電気メッキにより上記ワイヤボンディングパッド部(7) 、半田ボールパッド部(8) 、電源部(9) 及びグランド部(5) に貴金属メッキ(5G,7G,8G,9G) を施すステップ。
〔ｉ〕上記表面側の耐メッキ性のマスキング(13a) を取り外し、表面全体に耐エッチング用のマスキングを施すと共に、裏面側に、上記ビアホール(80)につながる検出端子(81)を形成するため、各ビアホール(80)の周囲のベース金属を裏面側からエッチングにより除去するステップ。A method of manufacturing a metal base wiring board for a ball grid array or a land grid array, wherein the steps described in the following items [f] to [i] are sequentially executed.
[F] Using a metal base wiring board in which insulating layers (2, 3) are formed on both the front and back surfaces of the base metal (1) and a metal foil layer (4) is formed on at least the surface side of the base metal (1). After removing a part of the layer to form a hole portion (60, 80) where the base metal is exposed, the surface side is plated with a conductive material, thereby forming a via hole (60) formed by a plating layer formed in the hole portion. , 80) to electrically connect the metal foil layer (4) on the surface side to the base metal (1), and the conductive material plating and metal foil layer on the surface side are etched to form a wire bonding pad portion ( 7) A step of forming a desired circuit pattern (11) including the solder ball pad portion (8) and the power source portion (9).
[G] Of the above circuit pattern, the wire bonding pad portion (7), solder ball pad portion (8), power supply portion (9) and ground portion (5) to be precious metal plated are exposed, and other circuit portions are exposed. Applying a plating-resistant mask (13a) to the circuit pattern to cover.
[H] Power is supplied to the circuit pattern (11) from the base metal (1) through the via holes (60, 80), and the wire bonding pad portion (7), the solder ball pad portion (8), the power supply portion by electroplating. (9) A step of applying precious metal plating (5G, 7G, 8G, 9G) to the ground portion (5).
[I] To remove the plating-resistant masking (13a) on the front surface side, apply masking for etching resistance to the entire surface, and form a detection terminal (81) connected to the via hole (80) on the back surface side The step of removing the base metal around each via hole (80) from the back side by etching.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000059912A JP3916364B2 (en) | 2000-03-06 | 2000-03-06 | Method for manufacturing metal-based wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000059912A JP3916364B2 (en) | 2000-03-06 | 2000-03-06 | Method for manufacturing metal-based wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001251050A JP2001251050A (en) | 2001-09-14 |
| JP3916364B2 true JP3916364B2 (en) | 2007-05-16 |
Family
ID=18580306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000059912A Expired - Fee Related JP3916364B2 (en) | 2000-03-06 | 2000-03-06 | Method for manufacturing metal-based wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3916364B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4664046B2 (en) * | 2004-11-08 | 2011-04-06 | ハリマ化成株式会社 | Method for forming conductive circuit |
| JP5130788B2 (en) * | 2006-10-20 | 2013-01-30 | 日立化成工業株式会社 | Thermosetting resin paste, flexible wiring board using the same, and electronic component |
| JP5536388B2 (en) * | 2009-08-06 | 2014-07-02 | 株式会社テラプローブ | Semiconductor device and manufacturing method thereof |
| JP5058326B2 (en) * | 2010-10-22 | 2012-10-24 | ハリマ化成株式会社 | Method for forming conductive circuit |
-
2000
- 2000-03-06 JP JP2000059912A patent/JP3916364B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001251050A (en) | 2001-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7399399B2 (en) | Method for manufacturing semiconductor package substrate | |
| US8390105B2 (en) | Lead frame substrate, manufacturing method thereof, and semiconductor apparatus | |
| JP2009141274A (en) | Semiconductor device and manufacturing method thereof, and substrate for semiconductor device and manufacturing method thereof | |
| KR100551576B1 (en) | Semiconductor device and method of producing the same | |
| JP2007048978A (en) | Semiconductor device and method for manufacturing same | |
| JP3916364B2 (en) | Method for manufacturing metal-based wiring board | |
| JP2016207860A (en) | Lead frame for semiconductor device, and manufacturing method thereof | |
| JP2012049323A (en) | Lead frame and semiconductor device using the same and method of manufacturing the same | |
| JP3916363B2 (en) | Method for manufacturing metal-based wiring board | |
| JP4249885B2 (en) | Method for manufacturing printed circuit board | |
| JPH10223828A (en) | Lead frame member and manufacture thereof | |
| JP2009277987A (en) | Film-carrier tape for mounting electronic component and its manufacturing method, and semiconductor device | |
| JP3357875B1 (en) | Electroplating method and method for manufacturing printed wiring board | |
| JP2018204066A (en) | Electrode formation method, and electrode structure of semiconductor element | |
| JP2003224230A (en) | Plastic package and its producing method | |
| JP3992877B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
| JP6191664B2 (en) | Multifaceted body of semiconductor device and semiconductor device | |
| JP2000082760A (en) | Semiconductor device | |
| JP3719863B2 (en) | Semiconductor package and manufacturing method | |
| US10957637B2 (en) | Quad flat no-lead package with wettable flanges | |
| JP5057139B2 (en) | Manufacturing method of tape carrier for semiconductor device | |
| JP2004158737A (en) | Manufacturing method for wiring board | |
| JP3005841B2 (en) | Lead frame for semiconductor device and method of manufacturing the same | |
| TW200415682A (en) | Film carrier tape for mounting electronic parts | |
| US7504282B2 (en) | Method of manufacturing the substrate for packaging integrated circuits without multiple photolithography/etching steps |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040528 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070206 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140216 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |