JP2016207860A - Lead frame for semiconductor device, and manufacturing method thereof - Google Patents

Lead frame for semiconductor device, and manufacturing method thereof Download PDF

Info

Publication number
JP2016207860A
JP2016207860A JP2015088490A JP2015088490A JP2016207860A JP 2016207860 A JP2016207860 A JP 2016207860A JP 2015088490 A JP2015088490 A JP 2015088490A JP 2015088490 A JP2015088490 A JP 2015088490A JP 2016207860 A JP2016207860 A JP 2016207860A
Authority
JP
Japan
Prior art keywords
metal layer
base
substrate
semiconductor device
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015088490A
Other languages
Japanese (ja)
Other versions
JP6492930B2 (en
Inventor
一範 大内
Kazunori Ochi
一範 大内
剛 山嵜
Takeshi Yamazaki
剛 山嵜
永田　昌博
Masahiro Nagata
昌博 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2015088490A priority Critical patent/JP6492930B2/en
Publication of JP2016207860A publication Critical patent/JP2016207860A/en
Application granted granted Critical
Publication of JP6492930B2 publication Critical patent/JP6492930B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Led Device Packages (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a lead frame for semiconductor device capable of manufacturing a resin-sealed semiconductor device that is adaptive to increase in the number of pins and improves reliability, and a manufacturing method for stably and easily manufacturing such a lead frame for semiconductor device.SOLUTION: The lead frame for manufacturing the semiconductor device in a structure where a substrate is not provided and an external lead is exposed on a rear face of a resin package without protruding, comprises a substrate and a conductive circuit part that is positioned on the substrate. The circuit part includes a base and a surface metal layer that is positioned on a surface of the base at a side opposite to a substrate side of the base. The base includes a recess on a side wall surface. The recess exists along an interface with the surface metal layer and is positioned closer to the surface metal layer than a neutral point of the base in a thickness direction. In a direction parallel to a substrate surface, a width of the surface metal layer is greater than a width of the base.SELECTED DRAWING: Figure 3

Description

本発明は、半導体素子を搭載した半導体装置を作製するための半導体装置用リードフレームと、その製造方法に関する。   The present invention relates to a lead frame for a semiconductor device for manufacturing a semiconductor device on which a semiconductor element is mounted, and a manufacturing method thereof.

近年、半導体装置は、高集積化や小型化技術の進歩、電子機器の高性能化と軽薄短小化の傾向から、ＬＳＩのＡＳＩＣに代表されるように、ますます高集積化、高機能化が進んできている。このように高集積化、高機能化された半導体装置においては、外部端子（ピン）の総和の増加や更なる多端子（ピン）化が要請されている。
半導体装置における高集積化および小型化を可能とするパッケージ構造として、例えば、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等のような樹脂パッケージの側面から外部リードが突出した構造の表面実装型パッケージや、基板の一方の面に半導体素子と、これに接続された回路を備え、基板の他方の面に上記回路に接続した外部端子用電極を備え、これに外部端子としての半田ボールを配置したＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と呼ばれる樹脂封止型の半導体装置が開発されている。
しかし、ＱＦＰパッケージは、外部リードの変形等による実装効率、実装性の問題があった。このような問題はＢＧＡにより解消されるものの、ＢＧＡは、基板の一方の面に備える回路と他方の面に備える外部端子用電極とをスルーホールを介して電気的に接続した複雑な構成であり、樹脂の熱膨張の影響によりスルーホールに断線を生じることもあり、作製上、信頼性の点で問題が多かった。 In recent years, semiconductor devices have been increasingly integrated and highly functional, as represented by LSI ASICs, due to advances in high integration and miniaturization technologies, and the trend toward higher performance and lighter and shorter electronic devices. It is going on. In such highly integrated and highly functional semiconductor devices, it is required to increase the total sum of external terminals (pins) and further increase the number of terminals (pins).
As a package structure that enables high integration and miniaturization in a semiconductor device, for example, a surface mount package having a structure in which external leads protrude from the side surface of a resin package such as QFP (Quad Flat Package), or one of substrates The BGA (Ball Grid Array) includes a semiconductor element and a circuit connected to the semiconductor element on the surface, and an external terminal electrode connected to the circuit on the other surface of the substrate, and a solder ball as an external terminal is disposed on the electrode. A resin-encapsulated semiconductor device called) has been developed.
However, the QFP package has a problem of mounting efficiency and mountability due to deformation of external leads and the like. Although such a problem is solved by BGA, BGA has a complicated configuration in which a circuit provided on one surface of a substrate is electrically connected to an external terminal electrode provided on the other surface through a through hole. The through hole may be broken due to the thermal expansion of the resin, and there are many problems in terms of reliability in manufacturing.

このため、基板を備えず、かつ、外部リードが突出せずに樹脂パッケージの裏面に露出した構造のＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）や、ＳＯＮ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｎｏｎ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）等の表面実装型パッケージが開発されている。このような半導体装置の製造方法は、例えば、導電性基板上に感光性のドライフィルムレジストを配設し、露光・現像してレジストパターンを形成し、このレジストパターンを介して電気めっきにより導電性金属からなる端子部とダイパッドを形成したリードフレームを準備する。そして、このリードフレームのダイパッド上に絶縁性部材を介して半導体素子を搭載し、半導体素子の端子とリードフレームの端子部との必要な電気的接続をワイヤ等により行い、その後、導電性基板上で樹脂部材を用いて封止し、次いで、導電性基板を剥離して、樹脂封止された半導体装置を得るものである。   For this reason, a surface mount such as a QFN (Quad Flat Non-Leaded Package) or SON (Small Outline Non-Leaded Package) having a structure that is not provided with a substrate and is exposed on the back surface of the resin package without protruding external leads. A type package has been developed. Such a method for manufacturing a semiconductor device is, for example, by disposing a photosensitive dry film resist on a conductive substrate, forming a resist pattern by exposure / development, and conducting electroplating through this resist pattern. A lead frame in which a metal terminal portion and a die pad are formed is prepared. Then, a semiconductor element is mounted on the die pad of the lead frame via an insulating member, and necessary electrical connection between the terminal of the semiconductor element and the terminal portion of the lead frame is performed by a wire or the like, and then on the conductive substrate. Then, sealing is performed using a resin member, and then the conductive substrate is peeled off to obtain a resin-sealed semiconductor device.

しかしながら、ＱＦＮパッケージやＳＯＮパッケージは、製造段階において半導体装置を導電性基板から剥離する際、加わる力によって封止用の樹脂部材と端子部やダイパッドとが剥離することがあり、また、端子部やダイパッドにクラックが入り易く、信頼性の点で問題となっていた。
このため、導電性基板上に電気めっきで端子部とダイパッドを形成する際に、レジストパターンの厚みを超えてめっき形成を行うことにより、周辺部に庇形状の張り出し部を一体に備える端子部とダイパッドを形成し、端子部やダイパッドと封止用の樹脂部材との密着性を向上させた構造の半導体装置が提案されている（特許文献１）。また、導電性基板上に形成する端子部やダイパッドの表面を粗面とすることにより、端子部やダイパッドと封止用の樹脂部材との密着性を向上させた構造の半導体装置が提案されている（特許文献２）。
また、基板を備えず、かつ、外部リードが突出せずに樹脂パッケージの裏面に外部電極が露出した構造は、半導体素子としてＬＥＤ素子を搭載した半導体装置においても有利である（特許文献３）。このため、上記のように、端子部が周辺部に庇形状の張り出し部を一体に備えるようなリードフレームが注目を集めいている。 However, in the QFN package and the SON package, when the semiconductor device is peeled from the conductive substrate in the manufacturing stage, the sealing resin member and the terminal portion or the die pad may be peeled off due to the applied force. The die pad is easily cracked, which is a problem in terms of reliability.
For this reason, when forming the terminal part and the die pad by electroplating on the conductive substrate, by performing plating formation exceeding the thickness of the resist pattern, the terminal part integrally provided with a hook-shaped overhanging part on the peripheral part; There has been proposed a semiconductor device having a structure in which a die pad is formed and adhesion between a terminal part or die pad and a sealing resin member is improved (Patent Document 1). Further, a semiconductor device having a structure in which the adhesion between the terminal portion or die pad and the sealing resin member is improved by making the surface of the terminal portion or die pad formed on the conductive substrate rough is proposed. (Patent Document 2).
Further, the structure in which the substrate is not provided and the external electrode is exposed on the back surface of the resin package without protruding the external lead is also advantageous in a semiconductor device in which an LED element is mounted as a semiconductor element (Patent Document 3). For this reason, as described above, a lead frame in which the terminal portion is integrally provided with a hook-shaped protruding portion around the periphery has attracted attention.

特開２００３−１７４１２１号公報JP 2003-174121 A 特開２００９−１４１２７４号公報JP 2009-141274 A 特開２００６−３１０６３０号公報JP 2006-310630 A

しかしながら、周辺部に庇形状の張り出し部を一体に備える端子部やダイパッド等を電気めっきにより形成する場合、端子部やダイパッドの厚みを薄くするために薄いドライフィルムレジストを使用すると、導電性基板と張り出し部との間で挟持されたレジストパターンの除去が困難となる。このため、端子部やダイパッドの厚みを薄くできず、したがって、端子部やダイパッドの形成に時間を要し、製造コストの低減に支障を来していた。さらに、隣接する端子部のスペースが狭くなるにしたがってレジストパターンの除去が困難となるため、張り出し部を設けた端子部は、この張り出し部の幅分に対応させて、隣接する端子部から離間させる必要がある。その結果、設計の自由度が低く、表面実装型パッケージの薄型化、小型化には限界があった。   However, when a terminal part, die pad, or the like that is integrally provided with a ridge-shaped overhanging part at the periphery is formed by electroplating, if a thin dry film resist is used to reduce the thickness of the terminal part or the die pad, the conductive substrate and It becomes difficult to remove the resist pattern sandwiched between the overhanging portions. For this reason, the thickness of the terminal portion and the die pad cannot be reduced. Therefore, it takes time to form the terminal portion and the die pad, which hinders the reduction of the manufacturing cost. Further, since it becomes difficult to remove the resist pattern as the space between the adjacent terminal portions becomes narrow, the terminal portion provided with the overhanging portion is separated from the adjacent terminal portion in accordance with the width of the overhanging portion. There is a need. As a result, the degree of freedom in design is low, and there has been a limit to reducing the thickness and size of surface mount packages.

また、表面が粗面である端子部やダイパッドを形成する場合、上記のようなレジストパターン除去における問題は解消されるが、端子部やダイパッドの表面を粗面とするだけでは、例えば、搭載する半導体素子のサイズが大きくなると、ダイパッド表面と封止用の樹脂部材との密着する部位が相対的に少なくなり、封止用の樹脂部材との密着性向上が不十分であるという問題があった。さらに、半導体素子としてＬＥＤ素子を搭載した半導体装置のように、半導体素子を搭載した端子部やその近傍の端子部に良好な反射性が要求されるような場合、端子部等の表面を粗面とすることができないという問題があった。
本発明は、上記のような実情に鑑みてなされたものであり、多ピン化への対応が可能であるとともに、信頼性の高い樹脂封止型半導体装置の製造が可能な半導体装置用リードフレームと、このような半導体装置用リードフレームを安定して簡易に製造するための製造方法を提供することを目的とする。 In addition, when forming a terminal portion or die pad having a rough surface, the above-described problem in removing the resist pattern is solved. However, if the surface of the terminal portion or die pad is only rough, for example, mounting is performed. When the size of the semiconductor element is increased, there are relatively few portions where the die pad surface and the sealing resin member are in close contact with each other, and there is a problem in that the adhesion with the sealing resin member is insufficiently improved. . Furthermore, when a good reflectivity is required for a terminal portion on which a semiconductor element is mounted or a terminal portion in the vicinity thereof, such as a semiconductor device in which an LED element is mounted as a semiconductor element, the surface of the terminal portion or the like is roughened. There was a problem that could not be.
The present invention has been made in view of the above-described circumstances, and can be used to increase the number of pins and can manufacture a highly reliable resin-encapsulated semiconductor device. Another object of the present invention is to provide a manufacturing method for stably and easily manufacturing such a lead frame for a semiconductor device.

このような目的を達成するために、本発明の半導体装置用リードフレームは、基板と、該基板上に位置する導電性の回路部とを備え、該回路部は基部と該基部の前記基板側と反対側の表面に位置する表面金属層を有し、前記基部は側壁面に、前記表面金属層との界面に沿った凹部を有し、該凹部は前記基部の厚み方向の中位点よりも前記表面金属層側に位置し、前記回路部が位置する前記基板面に平行な方向において、前記表面金属層の幅は前記基部の幅よりも大きいような構成とした。   In order to achieve such an object, a lead frame for a semiconductor device according to the present invention includes a substrate and a conductive circuit portion located on the substrate, and the circuit portion includes a base and the substrate side of the base. A surface metal layer located on the surface opposite to the surface, the base has a recess on the side wall surface along the interface with the surface metal layer, the recess from the middle point in the thickness direction of the base Also, the width of the surface metal layer is larger than the width of the base portion in the direction parallel to the substrate surface where the circuit portion is located and located on the surface metal layer side.

本発明の他の態様として、前記表面金属層との界面に沿った凹部は、前記基部の厚み方向における幅が１〜５０μｍの範囲内、前記回路部が位置する前記基板面に平行な方向における深さが３〜３０μｍの範囲内であるような構成とした。
本発明の他の態様として、前記回路部は、前記基部と前記基板との間に下地金属層を有し、前記基部は前記側壁面に、前記下地金属層との界面に沿った凹部を有し、該凹部は前記中位点よりも前記下地金属層側に位置し、前記回路部が位置する前記基板面に平行な方向において、前記下地金属層の幅は前記基部の幅よりも大きいような構成とした。
本発明の他の態様として、前記下地金属層との界面に沿った凹部は、前記基部の厚み方向における幅が１〜５０μｍの範囲内、前記回路部が位置する前記基板面に平行な方向における深さが３〜３０μｍの範囲内であるような構成とした。
本発明の他の態様として、前記表面金属層は、光沢度が１．０以上であるような構成とした。
本発明の他の態様として、前記基板は、銅、銅合金、鉄−ニッケル合金、鉄−ニッケル−クロム合金、鉄−ニッケル−カーボン合金のいずれかで構成される基板であるような構成とした。 As another aspect of the present invention, the recess along the interface with the surface metal layer has a width in the thickness direction of the base in the range of 1 to 50 μm in a direction parallel to the substrate surface on which the circuit portion is located. The depth is in the range of 3 to 30 μm.
As another aspect of the present invention, the circuit unit has a base metal layer between the base and the substrate, and the base has a recess on the side wall surface along the interface with the base metal layer. The concave portion is positioned on the base metal layer side of the intermediate point, and the width of the base metal layer is larger than the width of the base in a direction parallel to the substrate surface on which the circuit portion is positioned. The configuration was
As another aspect of the present invention, the recess along the interface with the base metal layer has a width in the thickness direction of the base portion in the range of 1 to 50 μm in a direction parallel to the substrate surface on which the circuit portion is located. The depth is in the range of 3 to 30 μm.
As another embodiment of the present invention, the surface metal layer has a glossiness of 1.0 or more.
As another aspect of the present invention, the substrate is configured to be a substrate composed of any one of copper, copper alloy, iron-nickel alloy, iron-nickel-chromium alloy, and iron-nickel-carbon alloy. .

本発明の半導体装置用リードフレームの製造方法は、基板の一方の面であって導電性を有する面が所望のパターンで露出するようにレジストパターンを形成する工程と、前記レジストパターンを介して、露出している前記基板上に金属をめっきして基部を形成し、次いで、該基部上に金属をめっきして表面金属層を形成し、該表面金属層は前記レジストパターンの表面から突出しない状態とする工程と、前記基板から前記レジストパターンを除去した後、前記基板を電解質水溶液に撹拌浸漬する工程と、を少なくとも有し、前記基部を形成する前記金属のイオン化傾向は、前記表面金属層を形成する前記金属のイオン化傾向よりも大きく、前記電解質水溶液は、少なくとも硝酸、過酸化水素水を含有するような構成とした。   The method for manufacturing a lead frame for a semiconductor device according to the present invention includes a step of forming a resist pattern so that a surface having conductivity on one side of a substrate is exposed in a desired pattern, and through the resist pattern, A metal is plated on the exposed substrate to form a base, and then a metal is plated on the base to form a surface metal layer, and the surface metal layer does not protrude from the surface of the resist pattern And after removing the resist pattern from the substrate, the step of stirring and immersing the substrate in an aqueous electrolyte solution, and the ionization tendency of the metal forming the base is the surface metal layer It was larger than the ionization tendency of the metal to be formed, and the electrolyte aqueous solution was configured to contain at least nitric acid and hydrogen peroxide solution.

本発明の他の態様として、前記基部を形成する前に、前記レジストパターンを介して、露出している前記基板上に金属をめっきして下地金属層を形成し、該下地金属層上に前記基部を形成するものであり、前記基部を形成する前記金属のイオン化傾向は、前記下地金属層を形成する前記金属のイオン化傾向よりも大きいような構成とした。   As another aspect of the present invention, before forming the base portion, a metal is plated on the exposed substrate through the resist pattern to form a base metal layer, and the base metal layer is formed on the base metal layer. A base portion is formed, and the ionization tendency of the metal forming the base portion is larger than the ionization tendency of the metal forming the base metal layer.

本発明の半導体装置用リードフレームは、リードフレームの基板上で樹脂封止が行なわれる際に、樹脂部材と回路部とが確実に係合して固定されるので、基板からの樹脂封止型半導体装置の剥離において、樹脂部材と回路部が剥離したり、回路部にクラックが入ることが防止され、信頼性の高い樹脂封止型半導体装置の製造が可能となる。また、回路部の厚みを薄くすることができ、さらに、隣接する回路部のスペースを狭くすることができ、設計の自由度が高いという効果も奏される。
また、本発明の半導体装置用リードフレームの製造方法は、本発明の半導体装置用リードフレームを安定して簡易に製造することができる。 In the lead frame for a semiconductor device of the present invention, when the resin sealing is performed on the substrate of the lead frame, the resin member and the circuit portion are securely engaged and fixed. When the semiconductor device is peeled off, the resin member and the circuit portion are prevented from being peeled off, and cracks are prevented from entering the circuit portion, so that a highly reliable resin-encapsulated semiconductor device can be manufactured. In addition, the thickness of the circuit portion can be reduced, the space between adjacent circuit portions can be narrowed, and the design freedom is high.
Further, the method for manufacturing a lead frame for a semiconductor device of the present invention can stably and easily manufacture the lead frame for a semiconductor device of the present invention.

図１は、本発明の半導体装置用リードフレームの一実施形態を示す平面図である。FIG. 1 is a plan view showing an embodiment of a lead frame for a semiconductor device according to the present invention. 図２は、図１に示される半導体装置用リードフレームのＩ−Ｉ線における概略断面図である。2 is a schematic cross-sectional view taken along line II of the lead frame for a semiconductor device shown in FIG. 図３は、回路部を説明するための図であり、図２に示される半導体装置用リードフレームの鎖線で囲まれた部位の拡大図である。FIG. 3 is a diagram for explaining a circuit portion, and is an enlarged view of a portion surrounded by a chain line of the lead frame for a semiconductor device shown in FIG. 図４は、本発明の半導体装置用リードフレームの他の実施形態を示す平面図である。FIG. 4 is a plan view showing another embodiment of the lead frame for a semiconductor device of the present invention. 図５は、本発明の半導体装置用リードフレームの他の実施形態を示す平面図である。FIG. 5 is a plan view showing another embodiment of the lead frame for a semiconductor device of the present invention. 図６は、図５に示される半導体装置用リードフレームのII−II線における概略断面図である。6 is a schematic cross-sectional view taken along the line II-II of the lead frame for a semiconductor device shown in FIG. 図７は、回路部を説明するための図であり、図６に示される半導体装置用リードフレームの鎖線で囲まれた部位の拡大図である。FIG. 7 is a diagram for explaining the circuit unit, and is an enlarged view of a portion surrounded by a chain line of the lead frame for a semiconductor device shown in FIG. 図８は、本発明の半導体装置用リードフレームの他の実施形態を示す図３相当の部分拡大図である。FIG. 8 is a partially enlarged view corresponding to FIG. 3 showing another embodiment of the lead frame for a semiconductor device of the present invention. 図９は、本発明の半導体装置用リードフレームの製造方法を説明するための工程図である。FIG. 9 is a process diagram for explaining the method for manufacturing a lead frame for a semiconductor device according to the present invention. 図１０は、本発明の半導体装置用リードフレームを用いた樹脂封止型半導体装置の一製造例を説明するための工程図である。FIG. 10 is a process diagram for explaining an example of manufacturing a resin-encapsulated semiconductor device using the lead frame for a semiconductor device of the present invention. 図１１は、本発明の半導体装置用リードフレームを用いた樹脂封止型半導体装置の他の製造例を説明するための工程図である。FIG. 11 is a process diagram for explaining another example of manufacturing a resin-encapsulated semiconductor device using the lead frame for a semiconductor device of the present invention. 図１２は、本発明の半導体装置用リードフレームを用いた樹脂封止型半導体装置の他の製造例を説明するための工程図である。FIG. 12 is a process diagram for explaining another example of manufacturing a resin-encapsulated semiconductor device using the lead frame for a semiconductor device of the present invention. 図１３は、本発明の半導体装置用リードフレームを用いた樹脂封止型半導体装置の他の製造例を説明するための工程図である。FIG. 13 is a process diagram for explaining another example of manufacturing a resin-encapsulated semiconductor device using the lead frame for a semiconductor device of the present invention.

以下、本発明の実施の形態について図面を参照して説明する。
尚、図面は模式的または概念的なものであり、各部材の寸法、部材間の大きさの比等は、必ずしも現実のものと同一とは限らず、また、同じ部材等を表す場合であっても、図面により互いの寸法や比が異なって表される場合もある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
Note that the drawings are schematic or conceptual, and the dimensions of each member, the ratio of sizes between the members, etc. are not necessarily the same as the actual ones, and represent the same members. However, in some cases, the dimensions and ratios may be different depending on the drawing.

［半導体装置用リードフレーム］
図１は、本発明の半導体装置用リードフレームの一実施形態を示す平面図であり、図２は図１に示される半導体装置用リードフレームのＩ−Ｉ線における概略断面図である。
図１および図２において、半導体装置用リードフレーム１１は、半導体素子としてＬＥＤ素子を搭載するためのリードフレームの例である。図１に示される例では、１１Ａで示される領域（図１において一点鎖線で囲まれた領域）が６個配設された６面付けとされている。尚、面付けの領域数、配置は特に限定されず、適宜設定することができる。
この半導体装置用リードフレーム１１は、基板１２と、この基板１２の一方の面１２ａに位置する導電性の回路部１３からなっている。回路部１３は、各領域１１Ａにおいて、端子部１３ａとＬＥＤ素子を搭載するための搭載端子部１３ｂとで構成され、端子部１３ａと搭載端子部１３ｂは相互に離間した状態とされている。尚、図２では、回路部１３が後述する基部の側壁面に備える凹部を省略している。 [Lead frame for semiconductor devices]
FIG. 1 is a plan view showing an embodiment of a lead frame for a semiconductor device according to the present invention, and FIG. 2 is a schematic sectional view taken along line II of the lead frame for a semiconductor device shown in FIG.
1 and 2, a semiconductor device lead frame 11 is an example of a lead frame for mounting an LED element as a semiconductor element. In the example shown in FIG. 1, six areas are provided in which six areas indicated by 11 </ b> A (area surrounded by a one-dot chain line in FIG. 1) are arranged. Note that the number and arrangement of imposition areas are not particularly limited, and can be set as appropriate.
The lead frame 11 for a semiconductor device includes a substrate 12 and a conductive circuit portion 13 located on one surface 12 a of the substrate 12. The circuit unit 13 includes a terminal unit 13a and a mounting terminal unit 13b for mounting the LED element in each region 11A, and the terminal unit 13a and the mounting terminal unit 13b are separated from each other. In FIG. 2, the concave portion provided on the side wall surface of the base portion described later in the circuit portion 13 is omitted.

基板１２は、銅、銅合金、鉄−ニッケル合金、鉄−ニッケル−クロム合金、鉄−ニッケル−カーボン合金等の導電性基板、または、少なくとも回路部１３が位置する面にＣｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｕ等、あるいはこれらの合金からなる導電性層を備えた絶縁性基板、絶縁性フィルムのいずれでもよい。また、本発明の半導体装置用リードフレームを用いた樹脂封止型半導体装置の製造において、樹脂封止後の半導体装置と基板１２との剥離のために、溶解除去可能な金属層（例えば、銅層等）を予め形成した基板を用いてもよい。   The substrate 12 is made of a conductive substrate such as copper, copper alloy, iron-nickel alloy, iron-nickel-chromium alloy, iron-nickel-carbon alloy, or at least Cu, Ni, Ag, Any of an insulating substrate and an insulating film provided with a conductive layer made of Pd, Au, or the like or an alloy thereof may be used. In addition, in the manufacture of a resin-encapsulated semiconductor device using the lead frame for a semiconductor device of the present invention, a metal layer (for example, copper) that can be dissolved and removed for peeling the resin-encapsulated semiconductor device and the substrate 12. A substrate on which a layer or the like is previously formed may be used.

図３は、回路部を説明するための図であり、図２に示される半導体装置用リードフレームの鎖線で囲まれた部位の拡大図である。図３に示される例では、回路部１３を構成する端子部１３ａおよび搭載端子部１３ｂは、それぞれ基部１４と、この基部１４の基板１２側と反対側の表面１４ａに位置する表面金属層１５と、基部１４の基板１２側の表面１４ｂに位置する下地金属層１６を有している。また、基部１４は、側壁面１４ｃに凹部１７と凹部１７′を有している。凹部１７は、表面金属層１５との界面に沿って基部１４の側壁面１４ｃに連続して存在するとともに、基部１４の厚み方向の中位点（図３に二点鎖線を付した部位）よりも表面金属層１５側に位置している。また、凹部１７′は、下地金属層１６との界面に沿って基部１４の側壁面１４ｃに連続して存在するとともに、厚み方向の中位点よりも下地金属層１６側に位置している。そして、回路部１３が位置する基板１２の面１２ａに平行な方向において、表面金属層１５の幅Ｌ１は、直近の基部１４の幅Ｌ′よりも大きく、また、下地金属層１６の幅Ｌ２は、直近の基部１４の幅Ｌ″よりも大きい。したがって、表面金属層１５、下地金属層１６の周縁端部は、基部１４の側壁面１４ｃよりも外側に突出した状態となっている。   FIG. 3 is a diagram for explaining a circuit portion, and is an enlarged view of a portion surrounded by a chain line of the lead frame for a semiconductor device shown in FIG. In the example shown in FIG. 3, the terminal portion 13 a and the mounting terminal portion 13 b constituting the circuit portion 13 are respectively a base portion 14 and a surface metal layer 15 positioned on the surface 14 a opposite to the substrate 12 side of the base portion 14. The base metal layer 16 is located on the surface 14b of the base 14 on the substrate 12 side. The base portion 14 has a recess 17 and a recess 17 ′ on the side wall surface 14c. The concave portion 17 continuously exists on the side wall surface 14c of the base portion 14 along the interface with the surface metal layer 15, and from the middle point in the thickness direction of the base portion 14 (the portion indicated by a two-dot chain line in FIG. 3). Is also located on the surface metal layer 15 side. The concave portion 17 ′ is continuously present on the side wall surface 14 c of the base portion 14 along the interface with the base metal layer 16, and is located closer to the base metal layer 16 than the middle point in the thickness direction. In the direction parallel to the surface 12a of the substrate 12 where the circuit portion 13 is located, the width L1 of the surface metal layer 15 is larger than the width L ′ of the nearest base portion 14, and the width L2 of the base metal layer 16 is Therefore, the peripheral edge portions of the surface metal layer 15 and the base metal layer 16 are projected outward from the side wall surface 14c of the base portion 14.

尚、表面金属層１５の幅Ｌ１、下地金属層１６の幅Ｌ２は、これらの断面視における幅である。また、表面金属層１５直近の基部１４の幅Ｌ′は、基部１４の断面視における幅であり、側壁面１４ｃに凹部１７が設けられている場合には、凹部１７が存在しない位置で、かつ、凹部１７を介して最も表面金属層１５に近い位置での幅である。さらに、下地金属層１６直近の基部１４の幅Ｌ″は、基部１４の断面視における幅であり、側壁面１４ｃに凹部１７′が設けられている場合には、凹部１７′が存在しない位置で、かつ、凹部１７′を介して最も下地金属層１６に近い位置での幅である。   Note that the width L1 of the surface metal layer 15 and the width L2 of the base metal layer 16 are widths in cross-sectional view. Further, the width L ′ of the base portion 14 immediately adjacent to the surface metal layer 15 is a width in a sectional view of the base portion 14. When the concave portion 17 is provided on the side wall surface 14 c, the width L ′ is not present. The width at a position closest to the surface metal layer 15 through the recess 17. Further, the width L ″ of the base portion 14 immediately adjacent to the base metal layer 16 is a width in a sectional view of the base portion 14. When the concave portion 17 ′ is provided on the side wall surface 14 c, the width L ″ is not present. And the width at a position closest to the base metal layer 16 through the recess 17 '.

回路部１３を構成する端子部１３ａおよび搭載端子部１３ｂの基部１４は、そのイオン化傾向が、表面金属層１５のイオン化傾向、下地金属層１６のイオン化傾向よりも大きいものであってよい。このような基部１４は、Ｃｕ、Ｎｉ、ＮｉＣｏ合金等の金属、合金のいずれか１種からなる単層構造、あるいは、２種以上からなる多層構造とすることができる。   The terminal portion 13 a constituting the circuit portion 13 and the base portion 14 of the mounting terminal portion 13 b may have a higher ionization tendency than the ionization tendency of the surface metal layer 15 and the ionization tendency of the base metal layer 16. Such a base portion 14 can have a single-layer structure made of any one of metals such as Cu, Ni, NiCo alloys, and alloys, or a multilayer structure made of two or more kinds.

表面金属層１５は、Ａｇ、Ａｕ、Ｐｄ等のいずれか１種の貴金属からなる単層構造、あるいは、２種以上の貴金属からなる多層構造とすることができる。端子部１３ａの表面金属層１５は、内部端子面をなすものである。また、搭載端子部１３ｂの表面金属層１５は、後述するように、半導体素子としてのＬＥＤ素子を搭載するための内部表面をなすとともに、このＬＥＤ素子の端子部との接続が行われる内部端子面をなすものである。このような表面金属層１５は、光沢度が１．０以上、好ましくは１．４以上であり、もしくは、反射率が９２％以上、好ましくは９５％以上であるような良好な光反射面を有している。尚、本発明において、光沢度の測定は、光沢度計（日本電色工業（株）製 ＶＳＲ４００）を用いて測定（照射・受光角度：４５°）することができる。また、反射率の測定は、瞬間マルチ測光システム（大塚電子（株）製 ＭＣＰＤ−９８００）を用いて測定することができる。   The surface metal layer 15 can have a single layer structure made of any one kind of noble metal such as Ag, Au, Pd, or a multilayer structure made of two or more kinds of noble metals. The surface metal layer 15 of the terminal portion 13a forms an internal terminal surface. Further, as described later, the surface metal layer 15 of the mounting terminal portion 13b forms an internal surface for mounting an LED element as a semiconductor element, and an internal terminal surface on which connection with the terminal portion of the LED element is performed. It is what makes. Such a surface metal layer 15 has a good light reflecting surface having a glossiness of 1.0 or more, preferably 1.4 or more, or a reflectance of 92% or more, preferably 95% or more. Have. In the present invention, the glossiness can be measured (irradiation / light receiving angle: 45 °) using a glossmeter (VSR400 manufactured by Nippon Denshoku Industries Co., Ltd.). The reflectance can be measured using an instantaneous multi-photometry system (MCPD-9800 manufactured by Otsuka Electronics Co., Ltd.).

また、下地金属層１６は、Ａｕ、Ｐｄ、Ａｇ等のいずれか１種の貴金属からなる単層構造、あるいは、２種以上の貴金属からなる多層構造とすることができ、多層構造の場合、例えば、基板１２側から、Ａｕ／Ｐｄの順に積層することができる。そして、端子部１３ａの下地金属層１６、搭載端子部１３ｂの下地金属層１６は、後述する半導体装置の製造において、基板１２を除去した後に、外部端子面をなすものである。   Further, the base metal layer 16 can have a single layer structure made of any one kind of noble metal such as Au, Pd, Ag or the like, or a multilayer structure made of two or more kinds of noble metals. From the substrate 12 side, Au / Pd can be laminated in this order. The base metal layer 16 of the terminal portion 13a and the base metal layer 16 of the mounting terminal portion 13b form external terminal surfaces after the substrate 12 is removed in the manufacture of the semiconductor device described later.

このような表面金属層１５、および、下地金属層１６は、後述する本発明の半導体装置用リードフレームの製造方法において、回路部１３（端子部１３ａ、搭載端子部１３ｂ）の基部１４の側壁面１４ｃに凹部１７、凹部１７′を形成するときに、基部１４との間で電気回路を形成して、イオン化傾向が大きい基部１４の溶解（ガルバニック腐食）を促進する作用をなす。また、下地金属層１６は、基板１２が溶解除去可能な金属（例えば、Ｃｕ）からなる場合、あるいは、基板１２が溶解除去可能な金属層（例えば、Ｃｕ層等）を絶縁性基板上に形成したものである場合、後述する半導体装置の製造において、基板１２の除去を確実なものとする作用をなす。   The surface metal layer 15 and the base metal layer 16 are formed on the side wall surface of the base portion 14 of the circuit portion 13 (terminal portion 13a, mounting terminal portion 13b) in the method for manufacturing a lead frame for a semiconductor device of the present invention described later. When the concave portion 17 and the concave portion 17 'are formed in 14c, an electric circuit is formed between the base portion 14 and the base portion 14 having a high ionization tendency is promoted to dissolve (galvanic corrosion). In addition, the base metal layer 16 is formed of a metal (for example, Cu) in which the substrate 12 can be dissolved and removed, or a metal layer (for example, a Cu layer) in which the substrate 12 can be dissolved and removed is formed on an insulating substrate. In this case, in the manufacture of a semiconductor device to be described later, the substrate 12 is reliably removed.

端子部１３ａ、搭載端子部１３ｂからなる回路部１３の厚みは、基部１４の側壁面１４ｃに位置する凹部１７、凹部１７′による樹脂部材との係合を考慮しつつ、端子部１３ａや搭載端子部１３ｂの厚みを薄くする方向で設定することができる。例えば、回路部１３の厚みは５〜１００μｍ、好ましくは１０〜５０μｍの範囲で設定することができる。また、回路部１３を構成する各層は、例えば、表面金属層１５の厚みを０．００１〜１０μｍ、好ましくは０．００３〜５μｍの範囲で設定することができ、下地金属層１６の厚みを０．００１〜１μｍ、好ましくは０．０１〜０．５μｍの範囲で設定することができ、基部１４の厚みは回路部１３を所望の厚みとするように適宜設定することができる。
回路部１３が基部１４の側壁面１４ｃに有する凹部１７は、図示例では、表面金属層１５との界面に沿って存在している。また、回路部１３が基部１４の側壁面１４ｃに有する凹部１７′は、図示例では、下地金属層１６との界面に沿って存在している。しがたって、個々の端子部１３ａ、および、搭載端子部１３ｂにおいて、基部１４の側壁面１４ｃの全周囲に亘って連続して凹部１７、凹部１７′が存在している。 The thickness of the circuit portion 13 including the terminal portion 13a and the mounting terminal portion 13b is determined in consideration of the engagement with the resin member by the concave portion 17 and the concave portion 17 ′ positioned on the side wall surface 14c of the base portion 14. The thickness of the part 13b can be set in the direction of reducing the thickness. For example, the thickness of the circuit unit 13 can be set in the range of 5 to 100 μm, preferably 10 to 50 μm. Moreover, each layer which comprises the circuit part 13 can set the thickness of the surface metal layer 15 in the range of 0.001-10 micrometers, Preferably 0.003-5 micrometers, and the thickness of the base metal layer 16 is 0, for example. 0.001 to 1 μm, preferably 0.01 to 0.5 μm, and the thickness of the base portion 14 can be appropriately set so that the circuit portion 13 has a desired thickness.
In the illustrated example, the concave portion 17 that the circuit portion 13 has on the side wall surface 14 c of the base portion 14 exists along the interface with the surface metal layer 15. Further, the concave portion 17 ′ that the circuit portion 13 has on the side wall surface 14 c of the base portion 14 exists along the interface with the base metal layer 16 in the illustrated example. Therefore, in each terminal part 13a and the mounting terminal part 13b, the recessed part 17 and recessed part 17 'exist continuously over the perimeter of the side wall surface 14c of the base part 14. FIG.

基部１４の厚み方向における凹部１７の幅Ｗ、凹部１７′の幅Ｗ′（図３参照）は、例えば、１〜５０μｍ、好ましくは５〜２５μｍの範囲で設定することができる。また、基板１２の面１２ａに平行な方向における凹部１７の深さＤ、凹部１７′の深さＤ′（図３参照）は、例えば、３〜３０μｍ、好ましくは５〜２０μｍの範囲で設定することができる。凹部１７の幅Ｗ、凹部１７′の幅Ｗ′が１μｍ未満であったり、凹部１７の深さＤ、凹部１７′の深さＤ′が３μｍ未満であると、本発明の半導体装置用リードフレームを用いた樹脂封止型半導体装置の製造において、凹部１７、凹部１７′と樹脂部材との係合が不十分となり、基板１２からの樹脂封止型半導体装置の剥離において、樹脂部材と回路部１３が剥離したり、回路部１３にクラックが入ることがあり好ましくない。凹部１７の幅Ｗ、凹部１７′の幅Ｗ′が５０μｍを超えたり、凹部１７の深さＤ、凹部１７′の深さＤ′が３０μｍを超えると、表面金属層１５、下地金属層１６の庇状の張り出しが大きすぎ、基板１２からの樹脂封止型半導体装置の剥離において、応力が表面金属層１５や下地金属層１６に集中して破損を生じることがあり好ましくない。   The width W of the concave portion 17 and the width W ′ (see FIG. 3) of the concave portion 17 ′ in the thickness direction of the base portion 14 can be set in the range of 1 to 50 μm, preferably 5 to 25 μm, for example. Further, the depth D of the concave portion 17 and the depth D ′ (see FIG. 3) of the concave portion 17 ′ in the direction parallel to the surface 12 a of the substrate 12 are set in the range of, for example, 3 to 30 μm, preferably 5 to 20 μm. be able to. When the width W of the recess 17 and the width W ′ of the recess 17 ′ are less than 1 μm, or the depth D of the recess 17 and the depth D ′ of the recess 17 ′ are less than 3 μm, the lead frame for a semiconductor device of the present invention. In the manufacture of the resin-sealed semiconductor device using the resin, the engagement between the concave portion 17 and the concave portion 17 ′ and the resin member becomes insufficient, and the resin member and the circuit portion are separated in the separation of the resin-sealed semiconductor device from the substrate 12. It is not preferable because 13 peels off or cracks in the circuit portion 13. If the width W of the recess 17 and the width W ′ of the recess 17 ′ exceed 50 μm, or the depth D of the recess 17 and the depth D ′ of the recess 17 ′ exceed 30 μm, the surface metal layer 15 and the base metal layer 16 The ridge-like overhang is too large, and in the peeling of the resin-encapsulated semiconductor device from the substrate 12, stress concentrates on the surface metal layer 15 and the base metal layer 16, which is not preferable.

このような半導体装置用リードフレーム１１は、基板上に位置する導電性の回路部１３が、その基部１４の側壁面１４ｃに凹部１７，１７′を有している。そして、凹部１７が表面金属層１５との界面に沿って基部１４の側壁面１４ｃに連続して存在し、かつ、基部１４の厚み方向の中位点よりも表面金属層１５側に位置し、凹部１７′が下地金属層１６との界面に沿って基部１４の側壁面１４ｃに連続して存在し、かつ、基部１４の厚み方向の中位点よりも下地金属層１６側に位置する。また、表面金属層１５、下地金属層１６の周縁端部は、基部１４の側壁面１４ｃよりも外側に突出した状態となっている。したがって、リードフレーム１１の基板１２上で樹脂封止が行なわれる際に、上記の凹部１７と表面金属層１５の周縁部、凹部１７′と下地金属層１６の周縁部が樹脂部材に効果的に係合して回路部が確実に固定される。これにより、基板１２からの樹脂封止型半導体装置の剥離において、樹脂部材と回路部１３が剥離したり、回路部１３にクラックが入ることが防止され、信頼性の高い樹脂封止型半導体装置の製造が可能となる。また、表面金属層１５の光沢度が高く、半導体素子としてＬＥＤ素子を搭載することにより、光の利用効率が高い半導体素子の作製が可能である。   In such a semiconductor device lead frame 11, the conductive circuit portion 13 located on the substrate has recesses 17 and 17 ′ on the side wall surface 14 c of the base portion 14. And the recessed part 17 exists in the side wall surface 14c of the base 14 along the interface with the surface metal layer 15, and is located in the surface metal layer 15 side rather than the middle point of the thickness direction of the base 14, The concave portion 17 ′ is continuously present on the side wall surface 14 c of the base portion 14 along the interface with the base metal layer 16, and is positioned closer to the base metal layer 16 than the middle point in the thickness direction of the base portion 14. Further, the peripheral edge portions of the surface metal layer 15 and the base metal layer 16 are in a state of protruding outward from the side wall surface 14 c of the base portion 14. Therefore, when the resin sealing is performed on the substrate 12 of the lead frame 11, the peripheral portion of the concave portion 17 and the surface metal layer 15 and the peripheral portion of the concave portion 17 'and the base metal layer 16 are effective for the resin member. The circuit portion is securely fixed by engaging. This prevents the resin member and the circuit portion 13 from being peeled off or the circuit portion 13 from being cracked when the resin-sealed semiconductor device is peeled from the substrate 12, and the resin-sealed semiconductor device has high reliability. Can be manufactured. In addition, a semiconductor element with high light utilization efficiency can be manufactured by mounting an LED element as a semiconductor element with high glossiness of the surface metal layer 15.

上述の半導体装置用リードフレーム１１は、下地金属層１６を備えていないものであってもよい。
また、基部１４の側壁面１４ｃに位置する凹部１７、凹部１７′は、基部１４の側壁面１４ｃの全周囲に亘って連続したものではなく、不連続なものであってもよい。
また、図示例では、１つの領域１１Ａにおいて、１個の端子部１３ａと１個の搭載端子部１３ｂが存在するが、端子部１３ａが複数個存在し、各端子部１３ａ同士、および、搭載端子部１３ｂが相互に離間した状態であってもよい。
さらに、図４に示す半導体装置用リードフレーム１１′のように、１つの領域１１Ａにおける回路部１３′が２個の搭載端子部１３ｂを有するものであってもよい。尚、図４では、回路部１３′が基部の側壁面に備える凹部１７′を省略している。 The lead frame 11 for a semiconductor device described above may not include the base metal layer 16.
Moreover, the recessed part 17 and recessed part 17 'located in the side wall surface 14c of the base 14 may not be continuous over the perimeter of the side wall surface 14c of the base 14, but may be discontinuous.
In the illustrated example, one terminal portion 13a and one mounting terminal portion 13b exist in one region 11A, but there are a plurality of terminal portions 13a, and each terminal portion 13a and each mounting terminal. The part 13b may be in a state of being separated from each other.
Furthermore, like the semiconductor device lead frame 11 ′ shown in FIG. 4, the circuit portion 13 ′ in one region 11A may have two mounting terminal portions 13b. In FIG. 4, the concave portion 17 ′ provided on the side wall surface of the base portion of the circuit portion 13 ′ is omitted.

図５は、本発明の半導体装置用リードフレームの他の実施形態を示す平面図であり、図６は図５に示される半導体装置用リードフレームのII−II線における概略断面図である。
図５および図６において、本発明の半導体装置用リードフレーム２１は、基板２２と、この基板２２の一方の面２２ａに位置する回路部２３からなっており、回路部２３は、矩形のダイパッド２３ｂと、このダイパッド２３ｂの４方向にそれぞれ１列に所定の間隔で配列された複数の端子部２３ａで構成されている。尚、図６では、回路部２３が後述する基部の側壁面に備える凹部を省略している。
基板２２は、上述の基板１２と同様とすることができる。 FIG. 5 is a plan view showing another embodiment of the lead frame for a semiconductor device of the present invention, and FIG. 6 is a schematic sectional view taken along the line II-II of the lead frame for a semiconductor device shown in FIG.
5 and 6, the semiconductor device lead frame 21 of the present invention includes a substrate 22 and a circuit portion 23 located on one surface 22a of the substrate 22. The circuit portion 23 is a rectangular die pad 23b. And a plurality of terminal portions 23a arranged at predetermined intervals in one row in the four directions of the die pad 23b. In FIG. 6, the recesses provided in the side wall surface of the base portion described later in the circuit portion 23 are omitted.
The substrate 22 can be the same as the substrate 12 described above.

図７は、回路部を説明するための図であり、図６に示される半導体装置用リードフレーム２１の鎖線で囲まれた部位の拡大図である。図７に示される例では、回路部２３を構成する端子部２３ａおよびダイパッド２３ｂは、それぞれ基部２４と、この基部２４の基板２２側と反対側の表面２４ａに位置する表面金属層２５と、基部２４の基板２２側の表面２４ｂに位置する下地金属層２６を有している。また、基部２４は、側壁面２４ｃに凹部２７と凹部２７′を有している。凹部２７は、表面金属層２５との界面に沿って基部２４の側壁面２４ｃに連続して存在するとともに、基部２４の厚み方向の中位点（図７に二点鎖線を付した部位）よりも表面金属層２５側に位置している。また、凹部２７′は、下地金属層２６との界面に沿って基部２４の側壁面２４ｃに連続して存在するとともに、厚み方向の中位点よりも下地金属層２６側に位置している。そして、回路部２３が位置する基板２２の面２２ａに平行な方向において、表面金属層２５の幅Ｌ１は、直近の基部２４の幅Ｌ′よりも大きく、また、下地金属層２６の幅Ｌ２は、直近の基部２４の幅Ｌ″よりも大きい。したがって、表面金属層２５、下地金属層２６の周縁端部は、基部２４の側壁面２４ｃよりも外側に突出した状態となっている。   FIG. 7 is a diagram for explaining the circuit unit, and is an enlarged view of a portion surrounded by a chain line of the lead frame 21 for a semiconductor device shown in FIG. In the example shown in FIG. 7, the terminal portion 23 a and the die pad 23 b constituting the circuit portion 23 are each composed of a base 24, a surface metal layer 25 positioned on the surface 24 a opposite to the substrate 22 side of the base 24, and a base 24 has a base metal layer 26 located on the surface 24b on the substrate 22 side. The base 24 has a recess 27 and a recess 27 'on the side wall surface 24c. The concave portion 27 continuously exists on the side wall surface 24c of the base portion 24 along the interface with the surface metal layer 25, and from the middle point in the thickness direction of the base portion 24 (portion indicated by a two-dot chain line in FIG. 7). Is also located on the surface metal layer 25 side. The concave portion 27 ′ is continuously present on the side wall surface 24 c of the base portion 24 along the interface with the base metal layer 26, and is located closer to the base metal layer 26 than the middle point in the thickness direction. In the direction parallel to the surface 22a of the substrate 22 where the circuit portion 23 is located, the width L1 of the surface metal layer 25 is larger than the width L ′ of the nearest base portion 24, and the width L2 of the base metal layer 26 is , Which is larger than the width L ″ of the nearest base 24. Accordingly, the peripheral edge portions of the surface metal layer 25 and the base metal layer 26 protrude outward from the side wall surface 24c of the base 24.

尚、表面金属層２５の幅Ｌ１、下地金属層２６の幅Ｌ２は、これらの断面視における幅である。また、表面金属層２５直近の基部２４の幅Ｌ′は、基部２４の断面視における幅であり、側壁面２４ｃに凹部２７が設けられている場合には、凹部２７が存在しない位置で、かつ、凹部２７を介して最も表面金属層２５に近い位置での幅である。さらに、下地金属層２６直近の基部２４の幅Ｌ″は、基部２４の断面視における幅であり、側壁面２４ｃに凹部２７′が設けられている場合には、凹部２７′が存在しない位置で、かつ、凹部２７′を介して最も下地金属層２６に近い位置での幅である。
上記のような構造の回路部２３は、上述の回路部１３と同様とすることができる。ただし、搭載する半導体素子がＬＥＤ素子ではない場合、表面金属層２５は半導体素子の搭載等に支障を来さない程度の平坦性を具備していればよく、光沢度が１．０以上となるような良好な平坦面を有するものでなくてもよい。 Note that the width L1 of the surface metal layer 25 and the width L2 of the base metal layer 26 are widths in cross-sectional view. Further, the width L ′ of the base portion 24 immediately adjacent to the surface metal layer 25 is a width in a sectional view of the base portion 24. When the concave portion 27 is provided on the side wall surface 24c, the width L ′ is not present. The width at the position closest to the surface metal layer 25 through the recess 27. Further, the width L ″ of the base portion 24 immediately adjacent to the base metal layer 26 is a width in a sectional view of the base portion 24. When the concave portion 27 ′ is provided on the side wall surface 24c, the width L ″ is not present. And the width at a position closest to the base metal layer 26 through the recess 27 '.
The circuit unit 23 having the above structure can be the same as the circuit unit 13 described above. However, when the semiconductor element to be mounted is not an LED element, the surface metal layer 25 only needs to have flatness that does not hinder the mounting of the semiconductor element, and the glossiness is 1.0 or more. It does not have to have such a good flat surface.

このような半導体装置用リードフレーム２１は、基板上に位置する導電性の回路部２３が、その基部２４の側壁面２４ｃに凹部２７，２７′を有しており、凹部２７が表面金属層２５との界面に沿って基部２４の側壁面２４ｃに連続して存在し、かつ、基部２４の厚み方向の中位点よりも表面金属層２５側に位置し、凹部２７′が下地金属層２６との界面に沿って基部２４の側壁面２４ｃに連続して存在し、かつ、基部２４の厚み方向の中位点よりも下地金属層２６側に位置する。また、表面金属層２５、下地金属層２６の周縁端部は、基部２４の側壁面２４ｃよりも外側に突出した状態となっている。したがって、リードフレーム２１の基板２２上で樹脂封止が行なわれる際に、上記の凹部２７と表面金属層２５の周縁部、凹部２７′と下地金属層２６の周縁部が樹脂部材に効果的に係合して回路部が確実に固定される。これにより、基板２２からの樹脂封止型半導体装置の剥離において、樹脂部材と回路部２３が剥離したり、回路部２３にクラックが入ることが防止され、信頼性の高い樹脂封止型半導体装置の製造が可能となる。また、回路部２３の厚みを薄くすることができ、さらに、隣接する回路部２３のスペースを狭くすることができ、設計の自由度が高いという効果も奏される。   In such a semiconductor device lead frame 21, the conductive circuit portion 23 located on the substrate has the concave portions 27, 27 ′ on the side wall surface 24 c of the base portion 24, and the concave portion 27 is the surface metal layer 25. Along the interface to the side wall surface 24c of the base portion 24, and located on the surface metal layer 25 side from the middle point in the thickness direction of the base portion 24. Along the interface of the base portion 24, and continuously located on the side wall surface 24 c of the base portion 24, and is located closer to the base metal layer 26 than the middle point in the thickness direction of the base portion 24. Further, the peripheral edge portions of the surface metal layer 25 and the base metal layer 26 are in a state of protruding outward from the side wall surface 24 c of the base portion 24. Therefore, when resin sealing is performed on the substrate 22 of the lead frame 21, the peripheral portion of the concave portion 27 and the surface metal layer 25, and the peripheral portion of the concave portion 27 'and the base metal layer 26 are effective for the resin member. The circuit portion is securely fixed by engaging. This prevents the resin member and the circuit portion 23 from being peeled off or the circuit portion 23 from being cracked when the resin-sealed semiconductor device is peeled from the substrate 22, thereby providing a highly reliable resin-sealed semiconductor device. Can be manufactured. In addition, the thickness of the circuit portion 23 can be reduced, the space between the adjacent circuit portions 23 can be narrowed, and there is an effect that the degree of freedom in design is high.

上述の半導体装置用リードフレーム２１は、下地金属層２６を備えていないものであってもよい。また、基部２４の側壁面２４ｃに位置する凹部２７、凹部２７′は、基部２４の側壁面２４ｃの全周囲に亘って連続したものではなく、不連続なものであってもよい。
上述の半導体装置用リードフレームの実施形態は例示であり、本発明はこれらの実施態様に限定されるものではない。例えば、図８に示されるように、上述の半導体装置用リードフレーム１１において、回路部１３が表面金属層１５側から基板１２方向に向けて細くなるテーパー形状であってもよい。また、図８に示される例とは逆に、回路部１３が基板１２側から表面金属層１５方向に向けて細くなるテーパー形状であってもよい。ただし、回路部１３が表面金属層１５側から基板１２方向に向けて細くなるテーパー形状の方が、回路部１３と樹脂部材との密着性がより高く、回路部１３の脱落が防止され、また、後述するような本発明の半導体装置用リードフレームの製造方法において、めっき後のレジストパターンの剥離が容易となるため、好ましい。 The semiconductor device lead frame 21 described above may not include the base metal layer 26. Further, the concave portion 27 and the concave portion 27 ′ located on the side wall surface 24 c of the base portion 24 are not continuous over the entire periphery of the side wall surface 24 c of the base portion 24, and may be discontinuous.
The above-described embodiments of the lead frame for a semiconductor device are examples, and the present invention is not limited to these embodiments. For example, as shown in FIG. 8, in the lead frame 11 for a semiconductor device described above, the circuit portion 13 may have a tapered shape that becomes narrower from the surface metal layer 15 side toward the substrate 12. In contrast to the example shown in FIG. 8, the circuit portion 13 may have a tapered shape that becomes thinner from the substrate 12 side toward the surface metal layer 15. However, the taper shape in which the circuit portion 13 is narrowed from the surface metal layer 15 side toward the substrate 12 has higher adhesion between the circuit portion 13 and the resin member, and the circuit portion 13 is prevented from falling off. In the method for manufacturing a lead frame for a semiconductor device of the present invention as described later, it is preferable because the resist pattern after plating can be easily peeled off.

図８に示される半導体装置用リードフレーム１１においても、回路部１３が位置する基板１２の面１２ａに平行な方向において、表面金属層１５の幅Ｌ１は、直近の基部１４の幅Ｌ′よりも大きく、また、下地金属層１６の幅Ｌ２は、直近の基部１４の幅Ｌ″よりも大きい。したがって、表面金属層１５、下地金属層１６の周縁端部は、基部１４の側壁面１４ｃよりも外側に突出した状態となっている。
尚、表面金属層１５の幅Ｌ１、下地金属層１６の幅Ｌ２は、これらの断面視における幅である。また、表面金属層１５直近の基部１４の幅Ｌ′は、基部１４の断面視における幅であり、側壁面１４ｃに凹部１７が設けられている場合には、凹部１７が存在しない位置で、かつ、凹部１７を介して最も表面金属層１５に近い位置での幅である。さらに、下地金属層１６直近の基部１４の幅Ｌ″は、基部１４の断面視における幅であり、側壁面１４ｃに凹部１７′が設けられている場合には、凹部１７′が存在しない位置で、かつ、凹部１７′を介して最も下地金属層１６に近い位置での幅である。 Also in the lead frame 11 for a semiconductor device shown in FIG. 8, the width L1 of the surface metal layer 15 is larger than the width L ′ of the nearest base portion 14 in the direction parallel to the surface 12a of the substrate 12 where the circuit portion 13 is located. Further, the width L2 of the base metal layer 16 is larger than the width L ″ of the nearest base portion 14. Therefore, the peripheral edge portions of the surface metal layer 15 and the base metal layer 16 are larger than the side wall surface 14c of the base portion 14. It is in a state of protruding outward.
Note that the width L1 of the surface metal layer 15 and the width L2 of the base metal layer 16 are widths in cross-sectional view. Further, the width L ′ of the base portion 14 immediately adjacent to the surface metal layer 15 is a width in a sectional view of the base portion 14. When the concave portion 17 is provided on the side wall surface 14 c, the width L ′ is not present. The width at a position closest to the surface metal layer 15 through the recess 17. Further, the width L ″ of the base portion 14 immediately adjacent to the base metal layer 16 is a width in a sectional view of the base portion 14. When the concave portion 17 ′ is provided on the side wall surface 14 c, the width L ″ is not present. And the width at a position closest to the base metal layer 16 through the recess 17 '.

［半導体装置用リードフレームの製造方法］
次に、本発明の半導体装置用リードフレームの製造方法について説明する。
図９は、図１〜図３に示される半導体装置用リードフレーム１１の製造を例とした製造方法を説明するための工程図である。尚、図９（Ａ）は、図２相当の断面を示し、図９（Ｂ），（Ｃ）は、図３相当の断面を示している。
図９において、基板１２の両面にレジストパターン１８を形成する（図９（Ａ））。レジストパターン１８は、基板１２の一方の面において回路部１３を形成する予定部位に開口部１８ａを有しており、したがって、この開口部１８ａには基板１２が露出している。基板１２は、鉄−ニッケル合金、鉄−ニッケル−クロム合金、鉄−ニッケル−カーボン合金等の導電性基板、表面にＣｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｕあるいはこれらの合金からなる導電性層を備えた絶縁性基板、絶縁性フィルムを使用することができる。また、レジストパターン１８は、後工程で形成する下地金属層１６、基部１４、表面金属層１５からなる積層体の設定厚み以上の厚みで形成する。 [Method of manufacturing lead frame for semiconductor device]
Next, a method for manufacturing a lead frame for a semiconductor device according to the present invention will be described.
FIG. 9 is a process diagram for explaining a manufacturing method in which the semiconductor device lead frame 11 shown in FIGS. 1 to 3 is manufactured as an example. 9A shows a cross section corresponding to FIG. 2, and FIGS. 9B and 9C show cross sections corresponding to FIG.
In FIG. 9, resist patterns 18 are formed on both surfaces of the substrate 12 (FIG. 9A). The resist pattern 18 has an opening 18a at a site where the circuit portion 13 is to be formed on one surface of the substrate 12, and thus the substrate 12 is exposed in the opening 18a. The substrate 12 includes a conductive substrate such as an iron-nickel alloy, an iron-nickel-chromium alloy, or an iron-nickel-carbon alloy, and a conductive layer made of Cu, Ni, Ag, Pd, Au, or an alloy thereof on the surface. Insulating substrates and insulating films can be used. The resist pattern 18 is formed with a thickness equal to or greater than the set thickness of the laminate including the base metal layer 16, the base 14, and the surface metal layer 15 to be formed in a later step.

尚、半導体装置用リードフレーム１１を用いた樹脂封止型半導体装置の製造において、基板１２からの回路部１３の剥離が容易となるように、予め基板１２の一面に凹凸をつける表面処理を行い、かつ、剥離性をもたせる剥離処理を行っておく等の処置をとることが好ましい。ここでの表面処理としては、サンドブラストによるブラスト処理、剥離処理としては、基板１２の表面に酸化膜を形成する方法等が挙げられる。   In the manufacture of a resin-encapsulated semiconductor device using the lead frame 11 for a semiconductor device, a surface treatment is performed in advance so as to make the one surface of the substrate 12 uneven so that the circuit portion 13 can be easily separated from the substrate 12. In addition, it is preferable to take a measure such as performing a peeling treatment to give peelability. Examples of the surface treatment here include blasting by sandblasting, and examples of the peeling treatment include a method of forming an oxide film on the surface of the substrate 12.

次に、電気めっき法により、レジストパターン１８を介して基板１２上に金属を析出させて、下地金属層１６、基部１４、表面金属層１５を積層し（図９（Ｂ））、その後、レジストパターン１８を除去する。図示例では、レジストパターン１８の厚みと、下地金属層１６、基部１４、表面金属層１５からなる積層体の厚みを同等としている。
基部１４は、そのイオン化傾向が、表面金属層１５のイオン化傾向、下地金属層１６のイオン化傾向よりも大きいものとする。例えば、下地金属層１６は、Ａｕ、Ｐｄ、Ａｇのいずれか１種の貴金属からなる単層構造、あるいは、２種以上の貴金属からなる多層構造とすることができる。下地金属層１６が多層構造の場合、例えば、基板１２側から、Ａｕ／Ｐｄの順に積層することができる。このような下地金属層１６に対して、基部１４は、例えば、Ｃｕ、Ｎｉ、ＮｉＣｏ合金等の金属、合金のいずれか１種からなる単層構造、あるいは、２種以上からなる多層構造とすることができる。そして、表面金属層１５は、例えば、Ａｇ、Ａｕ、Ｐｄのいずれか１種の貴金属からなる単層構造、あるいは、２種以上の貴金属からなる多層構造とすることができる。 Next, a metal is deposited on the substrate 12 through the resist pattern 18 by electroplating, and the base metal layer 16, the base portion 14, and the surface metal layer 15 are laminated (FIG. 9B). The pattern 18 is removed. In the illustrated example, the thickness of the resist pattern 18 is equal to the thickness of the laminate including the base metal layer 16, the base portion 14, and the surface metal layer 15.
The base portion 14 has an ionization tendency greater than the ionization tendency of the surface metal layer 15 and the ionization tendency of the base metal layer 16. For example, the base metal layer 16 can have a single-layer structure made of any one of Au, Pd, and Ag, or a multilayer structure made of two or more kinds of noble metals. When the base metal layer 16 has a multilayer structure, for example, the layers can be stacked in the order of Au / Pd from the substrate 12 side. For such a base metal layer 16, the base portion 14 has, for example, a single layer structure made of any one of metals such as Cu, Ni, NiCo alloys, and alloys, or a multilayer structure made of two or more kinds. be able to. And the surface metal layer 15 can be made into the single layer structure which consists of any 1 type of noble metal of Ag, Au, Pd, or the multilayer structure which consists of 2 or more types of noble metals, for example.

ここで、半導体装置用リードフレーム１１では、回路部１３を構成する表面金属層１５は、光沢度が１．０以上、好ましくは１．４以上であるような良好な平坦面を有している。
上記のレジストパターン１８は、下地金属層１６、基部１４、表面金属層１５からなる積層体の設定厚み以上の厚みで形成されているので、表面金属層１５を形成するための金属がレジストパターン１８の表面に沿って横方向に析出することはなく、最上層である表面金属層１５はレジストパターン１８の開口部１８ａ内に収まるものとなる。したがって、レジストパターン１８の除去は、下地金属層１６、基部１４、表面金属層１５からなる積層体の構造的障害を受けることなく容易に行える。 Here, in the lead frame 11 for a semiconductor device, the surface metal layer 15 constituting the circuit unit 13 has a good flat surface having a glossiness of 1.0 or more, preferably 1.4 or more. .
Since the resist pattern 18 is formed with a thickness equal to or larger than the set thickness of the laminate composed of the base metal layer 16, the base portion 14, and the surface metal layer 15, the metal for forming the surface metal layer 15 is the resist pattern 18. The surface metal layer 15 which is the uppermost layer does not deposit in the lateral direction along the surface of the resist pattern 18 and fits in the opening 18 a of the resist pattern 18. Therefore, the removal of the resist pattern 18 can be easily performed without being subjected to a structural failure of the laminate composed of the base metal layer 16, the base portion 14, and the surface metal layer 15.

次に、下地金属層１６、基部１４、表面金属層１５からなる積層体が形成された基板１２を電解質水溶液に撹拌浸漬する。上述のように、基部１４のイオン化傾向は、表面金属層１５のイオン化傾向、下地金属層１６のイオン化傾向よりも大きい。このため、電解質水溶液に撹拌浸漬された下地金属層１６と基部１４との界面、および、基部１４と表面金属層１５との界面において、基部１４の溶解が加速され（ガルバニック腐食が生じる）、基部１４が部分的にえぐられた構造が形成される。また、基部１４の側壁面１４ｃは、全体が腐食される。これにより、基部１４の側壁面１４ｃに凹部１７と凹部１７′が形成され、半導体装置用リードフレーム１１が得られる（図９（Ｃ））。このように形成された凹部１７は、表面金属層１５との界面に沿って存在するとともに、基部１４の厚み方向の中位点（図９（Ｃ）に二点鎖線を付した部位）よりも表面金属層１５側に位置している。また、凹部１７′は、下地金属層１６との界面に沿って存在するとともに、厚み方向の中位点よりも下地金属層１６側に位置している。   Next, the substrate 12 on which the laminate composed of the base metal layer 16, the base 14, and the surface metal layer 15 is formed is immersed in an aqueous electrolyte solution. As described above, the ionization tendency of the base portion 14 is larger than the ionization tendency of the surface metal layer 15 and the ionization tendency of the base metal layer 16. Therefore, dissolution of the base 14 is accelerated (galvanic corrosion occurs) at the interface between the base metal layer 16 and the base 14 and the interface between the base 14 and the surface metal layer 15 that are stirred and immersed in the aqueous electrolyte solution. A structure in which 14 is partially removed is formed. Further, the entire side wall surface 14c of the base portion 14 is corroded. As a result, the concave portion 17 and the concave portion 17 ′ are formed in the side wall surface 14 c of the base portion 14, and the semiconductor device lead frame 11 is obtained (FIG. 9C). The concave portion 17 formed in this way exists along the interface with the surface metal layer 15 and is more than the middle point in the thickness direction of the base portion 14 (the portion indicated by a two-dot chain line in FIG. 9C). It is located on the surface metal layer 15 side. Further, the concave portion 17 ′ exists along the interface with the base metal layer 16 and is located closer to the base metal layer 16 than the middle point in the thickness direction.

ここで、撹拌浸漬は、積層体が形成された基板１２を容器中の電解質水溶液に浸漬し、マグネチックスターラ、撹拌スクリュー等を用いて電解質水溶液を回転させて撹拌することを意味する。この撹拌浸漬では、回転撹拌により電解質水溶液に生じる渦巻きの渦巻き面と、基板１２が略平行となるように対向させることが好ましい。
使用する電解質水溶液は、少なくとも硝酸、過酸化水素水を含有する水溶液であり、例えば、メック（株）製 メックリムーバーＮＨ−１８６６等を挙げることができる。また、電解質水溶液の濃度、温度、浸漬時間、浸漬時の撹拌条件等を適宜設定することにより、凹部１７、凹部１７′の寸法を制御することができる。 Here, stirring soaking means that the substrate 12 on which the laminate is formed is soaked in an aqueous electrolyte solution in a container, and the aqueous electrolyte solution is rotated and stirred using a magnetic stirrer, a stirring screw, or the like. In this stirring and immersion, it is preferable that the spiral surface of the spiral generated in the electrolyte aqueous solution by rotary stirring and the substrate 12 face each other so as to be substantially parallel.
The aqueous electrolyte solution to be used is an aqueous solution containing at least nitric acid and hydrogen peroxide solution, and examples thereof include Mekku Mover NH-1866 manufactured by MEC Co., Ltd. Moreover, the dimension of the recessed part 17 and recessed part 17 'is controllable by setting suitably the density | concentration of electrolyte aqueous solution, temperature, immersion time, the stirring conditions at the time of immersion, etc.

形成する凹部１７、凹部１７′の寸法は、例えば、基部１４の厚み方向における幅Ｗ、凹部１７′の幅Ｗ′（図９（Ｃ）参照）は、例えば、１μｍ以上、好ましくは１〜５０μｍ、より好ましくは５〜２５μｍの範囲で設定することができる。また、基板１２の面１２ａに平行な方向における凹部１７の深さＤ、凹部１７′の深さＤ′（図９（Ｃ）参照）は、例えば、３〜３０μｍ、好ましくは５〜２０μｍの範囲で設定することができる。凹部１７の幅Ｗ、凹部１７′の幅Ｗ′が１μｍ未満であったり、凹部１７の深さＤ、凹部１７′の深さＤ′が３μｍ未満であると、製造した半導体装置用リードフレームを用いた樹脂封止型半導体装置の製造において、凹部１７、凹部１７′と樹脂部材との係合が不十分となり、基板１２からの樹脂封止型半導体装置の剥離において、樹脂部材と回路部１３が剥離したり、回路部１３にクラックが入ることがあり好ましくない。また、凹部１７の幅Ｗ、凹部１７′の幅Ｗ′が５０μｍを超えたり、凹部１７の深さＤ、凹部１７′の深さＤ′が３０μｍを超えると、凹部１７、凹部１７′と樹脂部材との係合の更なる向上が期待できない一方で、イオン化傾向が大きい基部１４の溶解（ガルバニック腐食）による凹部１７、凹部１７′の形成に要する時間も長くなり好ましくない。また、表面金属層１５、下地金属層１６の庇状の張り出しが大きすぎ、基板１２からの樹脂封止型半導体装置の剥離において、応力が表面金属層１５や下地金属層１６に集中して破損を生じることがあり好ましくない。   The dimensions of the recesses 17 and 17 ′ to be formed are, for example, the width W in the thickness direction of the base 14 and the width W ′ of the recess 17 ′ (see FIG. 9C), for example, 1 μm or more, preferably 1 to 50 μm. More preferably, it can be set in the range of 5 to 25 μm. The depth D of the recess 17 and the depth D ′ of the recess 17 ′ (see FIG. 9C) in the direction parallel to the surface 12a of the substrate 12 are, for example, in the range of 3 to 30 μm, preferably 5 to 20 μm. Can be set. When the width W of the concave portion 17 and the width W ′ of the concave portion 17 ′ are less than 1 μm, or the depth D of the concave portion 17 and the depth D ′ of the concave portion 17 ′ are less than 3 μm, the manufactured lead frame for a semiconductor device is obtained. In the manufacture of the resin-encapsulated semiconductor device used, the engagement between the concave portion 17 and the concave portion 17 ′ and the resin member becomes insufficient, and the resin member and the circuit portion 13 are separated in the separation of the resin-encapsulated semiconductor device from the substrate 12. May be peeled off or cracks may occur in the circuit portion 13. Further, when the width W of the concave portion 17 and the width W ′ of the concave portion 17 ′ exceed 50 μm, or the depth D of the concave portion 17 and the depth D ′ of the concave portion 17 ′ exceed 30 μm, the concave portion 17, the concave portion 17 ′ and the resin While further improvement in the engagement with the member cannot be expected, the time required for forming the concave portion 17 and the concave portion 17 ′ due to dissolution (galvanic corrosion) of the base portion 14 having a large ionization tendency is undesirably long. Further, the ridge-like protrusions of the surface metal layer 15 and the base metal layer 16 are too large, and stress is concentrated on the surface metal layer 15 and the base metal layer 16 when the resin-encapsulated semiconductor device is peeled off from the substrate 12. May occur.

上述の半導体装置用リードフレーム１１の製造方法は、基部１４のイオン化傾向が、表面金属層１５のイオン化傾向、下地金属層１６のイオン化傾向よりも大きいことを利用して、電解質水溶液中で電気回路が形成されたときのガルバニック腐食により凹部１７、凹部１７′を形成するので、下地金属層１６と基部１４との界面近傍に凹部１７を連続した状態で形成することができ、また、基部１４と表面金属層１５との界面近傍に凹部１７′を連続した状態で形成することができる。また、基部１４の側壁面１４ｃ全体が腐食される。これにより、リードフレーム１１の基板１２上で樹脂封止が行なわれる際に、上記の凹部１７と表面金属層１５の周縁部が樹脂部材と係合し、凹部１７′と下地金属層１６の周縁部が樹脂部材と係合して、回路部１３が確実に固定される。したがって、基板１２と樹脂封止型半導体装置との離間において、樹脂部材と回路部１３が剥離したり、回路部１３にクラックが入ることが防止され、信頼性の高い樹脂封止型半導体装置の製造が可能となる。また、光沢度が良好な表面金属層の形成が可能であり、半導体素子としてＬＥＤ素子を搭載することにより、光の利用効率が高い半導体素子の作製が可能である。さらに、従来の回路部に張り出し部を備える半導体装置用リードフレームの製造時のレジストパターン除去の困難性に起因する回路部の厚み、間隔等の制限がない。したがって回路部の厚みを薄くすることができ、さらに、隣接する回路部のスペースを狭くすることができ、設計の自由度が高いものである。   The manufacturing method of the lead frame 11 for a semiconductor device described above utilizes the fact that the ionization tendency of the base portion 14 is larger than the ionization tendency of the surface metal layer 15 and the ionization tendency of the base metal layer 16 in an aqueous electrolyte solution. Since the concave portion 17 and the concave portion 17 'are formed by galvanic corrosion at the time of forming the concave portion 17, the concave portion 17 can be continuously formed in the vicinity of the interface between the base metal layer 16 and the base portion 14, Concave portions 17 ′ can be continuously formed in the vicinity of the interface with the surface metal layer 15. Further, the entire side wall surface 14c of the base portion 14 is corroded. Thus, when resin sealing is performed on the substrate 12 of the lead frame 11, the peripheral portion of the concave portion 17 and the surface metal layer 15 engages with the resin member, and the peripheral portion of the concave portion 17 ′ and the base metal layer 16 is engaged. The portion engages with the resin member, and the circuit portion 13 is securely fixed. Therefore, in the separation between the substrate 12 and the resin-encapsulated semiconductor device, it is possible to prevent the resin member and the circuit unit 13 from peeling off or cracking the circuit unit 13, and a highly reliable resin-encapsulated semiconductor device. Manufacture is possible. In addition, it is possible to form a surface metal layer with good glossiness, and by mounting an LED element as a semiconductor element, it is possible to manufacture a semiconductor element with high light utilization efficiency. Furthermore, there is no restriction on the thickness, spacing, etc. of the circuit portion due to the difficulty of removing the resist pattern when manufacturing a lead frame for a semiconductor device having a conventional circuit portion having an overhang portion. Therefore, the thickness of the circuit portion can be reduced, and the space between adjacent circuit portions can be narrowed, resulting in a high degree of design freedom.

また、図４に示される半導体装置用リードフレーム１１′の製造も、上記の半導体装置用リードフレーム１１の製造と同様に行うことができる。
さらに、図５〜図７に示される半導体装置用リードフレーム２１の製造も、上記の半導体装置用リードフレーム１１の製造と同様に行うことができる。
上述の半導体装置用リードフレームの製造方法は例示であり、本発明はこの実施態様に限定されるものではない。したがって、例えば、下地金属層１６が存在しない半導体装置用リードフレーム１１の製造では、レジストパターン１８を介して基板１２上に金属を析出させる工程において、下地金属層１６を形成せずに、基部１４、表面金属層１５を積層する。 Also, the semiconductor device lead frame 11 ′ shown in FIG. 4 can be manufactured in the same manner as the semiconductor device lead frame 11 described above.
Furthermore, the semiconductor device lead frame 21 shown in FIGS. 5 to 7 can be manufactured in the same manner as the semiconductor device lead frame 11 described above.
The above-described method for manufacturing a lead frame for a semiconductor device is an example, and the present invention is not limited to this embodiment. Therefore, for example, in the manufacture of the lead frame 11 for a semiconductor device in which the base metal layer 16 is not present, the base 14 is formed without forming the base metal layer 16 in the step of depositing metal on the substrate 12 via the resist pattern 18. The surface metal layer 15 is laminated.

また、レジストパターン１８の形成において、開口部１８ａの形状を、基板１２側の開口寸法よりも、レジストパターン１８の表面側の開口寸法が大きいテーパー形状としてもよい。これにより、図８に示されるような、回路部１３が表面金属層１５側から基板１２方向に向けて細くなるテーパー形状である半導体装置用リードフレームを製造することができる。このようなテーパー形状の開口部１８ａを有するレジストパターン１８の形成は、例えば、ネガ型レジスト材料を使用し、現像処理時間を通常よりも短くすることで、基板１２側のレジストが多く残るように仕上げる方法等により行うことができる。   In the formation of the resist pattern 18, the shape of the opening 18 a may be a tapered shape in which the opening size on the surface side of the resist pattern 18 is larger than the opening size on the substrate 12 side. As a result, a lead frame for a semiconductor device having a tapered shape in which the circuit portion 13 becomes thinner from the surface metal layer 15 side toward the substrate 12 as shown in FIG. 8 can be manufactured. The resist pattern 18 having the tapered opening 18a is formed by using, for example, a negative resist material and shortening the development processing time so that much resist on the substrate 12 side remains. It can be performed by a finishing method or the like.

［樹脂封止型半導体装置の製造例］
次に、本発明の半導体装置用リードフレームを用いた樹脂封止型半導体装置の製造例を、図１〜図３に示される半導体装置用リードフレーム１１を例として図１０を参照して説明する。尚、図１０では、半導体装置用リードフレーム１１の回路部１３が基部の側壁面に備える凹部１７，１７′を省略している。
まず、各面付け１１Ａの搭載端子部１３ｂの表面金属層１５（内部表面・内部端子面）上にＬＥＤ素子４１を搭載し、ＬＥＤ素子４１の搭載面に位置する端子部（図示せず）を表面金属層１５に接続する。また、ＬＥＤ素子４１の表面に位置する他の端子部４１ａをボンディングワイヤ４２により、端子部１３ａの表面金属層１５（内部端子面）に接続する（図１０（Ａ））。
次いで、半導体装置用リードフレーム１１およびＬＥＤ素子４１、ボンディングワイヤ４２を封止樹脂５１により封止する（図１０（Ｂ））。封止樹脂５１は、熱や光により変色や透光性の劣化等を生じ難い材質であることが好ましく、例えば、エポキシ樹脂、シリコーン樹脂等の透光性樹脂や、このような透光性樹脂に蛍光物質、シリカ等の拡散材料の１種、あるいは、２種以上が含有されたもの等が挙げられる。 [Production example of resin-encapsulated semiconductor device]
Next, an example of manufacturing a resin-encapsulated semiconductor device using the lead frame for a semiconductor device of the present invention will be described with reference to FIG. 10 taking the lead frame 11 for a semiconductor device shown in FIGS. 1 to 3 as an example. . In FIG. 10, the recesses 17 and 17 ′ provided on the side wall surface of the base portion of the circuit portion 13 of the lead frame 11 for a semiconductor device are omitted.
First, the LED element 41 is mounted on the surface metal layer 15 (internal surface / internal terminal surface) of the mounting terminal portion 13b of each imposition 11A, and a terminal portion (not shown) located on the mounting surface of the LED element 41 is provided. Connected to the surface metal layer 15. Moreover, the other terminal part 41a located in the surface of the LED element 41 is connected to the surface metal layer 15 (internal terminal surface) of the terminal part 13a by the bonding wire 42 (FIG. 10 (A)).
Next, the lead frame 11 for a semiconductor device, the LED element 41, and the bonding wire 42 are sealed with a sealing resin 51 (FIG. 10B). The sealing resin 51 is preferably a material that is unlikely to cause discoloration or translucency due to heat or light. For example, a translucent resin such as an epoxy resin or a silicone resin, or such a translucent resin. In addition, one containing a diffusing material such as a fluorescent substance or silica, or a material containing two or more kinds thereof can be used.

次に、樹脂封止された半導体装置と基板１２を離間する（図１０（Ｃ））。これにより、端子部１３ａ、搭載端子部１３ｂの下地金属層１６（外部端子面）が露出した状態となる。
その後、面付け１１Ａ毎に所定の位置（図１の一点鎖線で示される位置）でダイシングすることにより、半導体装置３１が得られる（図１０（Ｄ））。
このような樹脂封止型半導体装置３１では、端子部１３ａ、搭載端子部１３ｂが有する凹部１７、凹部１７′が樹脂部材５１に係合して回路部１３を確実に固定するので、基板１２からの樹脂封止型半導体装置３１の剥離において、樹脂部材５１から回路部１３が剥離したり、回路部１３にクラックが入ることが防止される。 Next, the resin-sealed semiconductor device is separated from the substrate 12 (FIG. 10C). Thereby, the base metal layer 16 (external terminal surface) of the terminal portion 13a and the mounting terminal portion 13b is exposed.
Thereafter, dicing is performed at a predetermined position (position indicated by a one-dot chain line in FIG. 1) for each imposition 11A to obtain the semiconductor device 31 (FIG. 10D).
In such a resin-encapsulated semiconductor device 31, the terminal portion 13a, the concave portion 17 and the concave portion 17 'of the mounting terminal portion 13b are engaged with the resin member 51 to securely fix the circuit portion 13, so that from the substrate 12 When the resin-encapsulated semiconductor device 31 is peeled off, the circuit portion 13 is prevented from being peeled off from the resin member 51 and the circuit portion 13 is prevented from cracking.

また、図１１は、本発明の半導体装置用リードフレーム１１′を用いた樹脂封止型半導体装置の製造例を説明するための工程図である。尚、図１１では、回路部１３′が基部の側壁面に備える凹部を省略している。
この製造例では、まず、半導体装置用リードフレーム１１′の各面付け１１Ａの２個の搭載端子部１３′ｂ間に、リフレクタ樹脂５２を配設する（図１１（Ａ））。リフレクタ樹脂としては、例えば、ポリシクロヘキシレンジメチレンテレフタレート（ＰＣＴ）等の熱可塑性樹脂やエポキシ樹脂等の熱硬化性樹脂等を挙げることができる。また、リフレクタ樹脂の配設は、射出成形やトランスファ成形等の手段により行うことができる。 FIG. 11 is a process diagram for explaining an example of manufacturing a resin-encapsulated semiconductor device using the semiconductor device lead frame 11 ′ of the present invention. In FIG. 11, the concave portion provided on the side wall surface of the base portion of the circuit portion 13 ′ is omitted.
In this manufacturing example, first, the reflector resin 52 is disposed between the two mounting terminal portions 13'b of each imposition 11A of the semiconductor device lead frame 11 '(FIG. 11A). Examples of the reflector resin include thermoplastic resins such as polycyclohexylene dimethylene terephthalate (PCT), thermosetting resins such as epoxy resins, and the like. In addition, the reflector resin can be disposed by means such as injection molding or transfer molding.

次に、導体接続層４６を介して、２個の搭載端子部１３′ｂ上にＬＥＤ素子４５を搭載する（図１１（Ｂ））。導体接続層４６は、例えば、銅、銅合金、はんだ等の金属を使用して、ソルダージェット法、印刷法等の手段により形成することができる。ＬＥＤ素子４５の搭載は、例えば、ＬＥＤ素子４５の一対の電極（図示せず）を、搭載端子部１３′ｂ上に配設され溶融状態の導体接続層４６に当接し、導体接続層４６を冷却して固化することにより行うことができる。
次いで、半導体装置用リードフレーム１１′およびＬＥＤ素子４５を封止樹脂５１により封止する（図１１（Ｃ））。使用する封止樹脂５１は、上述の例における封止樹脂５１と同様とすることができる。 Next, the LED element 45 is mounted on the two mounting terminal portions 13′b via the conductor connection layer 46 (FIG. 11B). The conductor connection layer 46 can be formed by means such as a solder jet method or a printing method using a metal such as copper, a copper alloy, or solder. The LED element 45 is mounted, for example, by bringing a pair of electrodes (not shown) of the LED element 45 into contact with the molten conductor connection layer 46 disposed on the mounting terminal portion 13 ′ b, It can be performed by cooling and solidifying.
Next, the semiconductor device lead frame 11 ′ and the LED element 45 are sealed with a sealing resin 51 (FIG. 11C). The sealing resin 51 to be used can be the same as the sealing resin 51 in the above example.

次に、樹脂封止された半導体装置と基板１２を離間する（図１１（Ｄ））。これにより、搭載端子部１３′ｂの下地金属層１６（外部端子面）が露出した状態となる。
その後、面付け１１Ａ毎に所定の位置（図１の一点鎖線で示される位置）でダイシングすることにより、半導体装置３１′が得られる（図１１（Ｅ））。 Next, the semiconductor device sealed with resin and the substrate 12 are separated (FIG. 11D). As a result, the base metal layer 16 (external terminal surface) of the mounting terminal portion 13'b is exposed.
Thereafter, dicing is performed at a predetermined position (position indicated by a one-dot chain line in FIG. 1) for each imposition 11A to obtain a semiconductor device 31 ′ (FIG. 11E).

また、図１２は、本発明の半導体装置用リードフレーム１１′を用いた樹脂封止型半導体装置の他の製造例を説明するための工程図である。尚、図１２では、回路部１３′が基部の側壁面に備える凹部を省略している。
この製造例においても、まず、半導体装置用リードフレーム１１′の各面付け１１Ａの２個の搭載端子部１３′ｂ間に、リフレクタ樹脂５２を配設する（図１２（Ａ））。リフレクタ樹脂５２およびリフレクタ樹脂５２の配設手段は、上述の製造例と同様とすることができる。これにより、各面付け１１Ａに位置する２個の搭載端子部１３′ｂは、電気絶縁性のリフレクタ樹脂５２を介して接合され一体化される。
次に、半導体装置用リードフレーム１１′から基板１２を除去する（図１２（Ｂ））。これにより、リフレクタ樹脂５２を介して一体化された一対の搭載端子部１３′ｂが得られる。
次に、個別化された一対の搭載端子部１３′ｂ上に、導体接続層４６を介して、ＬＥＤ素子４５を搭載する（図１２（Ｃ））。導体接続層４６を用いたＬＥＤ素子４５の搭載は、上述の製造例と同様とすることができる。 FIG. 12 is a process diagram for explaining another example of manufacturing a resin-encapsulated semiconductor device using the lead frame 11 ′ for a semiconductor device of the present invention. In FIG. 12, a recess provided on the side wall surface of the base portion of the circuit portion 13 ′ is omitted.
Also in this manufacturing example, first, the reflector resin 52 is disposed between the two mounting terminal portions 13'b of each imposition 11A of the lead frame 11 'for a semiconductor device (FIG. 12A). The reflector resin 52 and the disposing means for the reflector resin 52 can be the same as those in the above manufacturing example. As a result, the two mounting terminal portions 13 ′ b located on each imposition 11 </ b> A are joined and integrated via the electrically insulating reflector resin 52.
Next, the substrate 12 is removed from the semiconductor device lead frame 11 '(FIG. 12B). Thereby, a pair of mounting terminal portions 13'b integrated through the reflector resin 52 is obtained.
Next, the LED element 45 is mounted on the pair of individual mounting terminal portions 13'b via the conductor connection layer 46 (FIG. 12C). Mounting of the LED element 45 using the conductor connection layer 46 can be performed in the same manner as in the above manufacturing example.

次いで、搭載端子部１３′ｂの下地金属層１６（外部端子面）を露出させるようにして、ＬＥＤ素子４６を封止樹脂５１により封止することにより、半導体装置３１′が得られる（図１２（Ｄ））。使用する封止樹脂５１は、上述の例における封止樹脂５１と同様とすることができる。
このような樹脂封止型半導体装置３１′では、搭載端子部１３′ｂが有する凹部１７′が樹脂部材５１に係合して回路部１３′を確実に固定するので、樹脂部材５１から回路部１３′が剥離したり、回路部１３′にクラックが入ることが防止される。 Next, the LED element 46 is sealed with a sealing resin 51 so as to expose the base metal layer 16 (external terminal surface) of the mounting terminal portion 13 ′ b, thereby obtaining a semiconductor device 31 ′ (FIG. 12). (D)). The sealing resin 51 to be used can be the same as the sealing resin 51 in the above example.
In such a resin-encapsulated semiconductor device 31 ′, the concave portion 17 ′ included in the mounting terminal portion 13 ′ b engages with the resin member 51 to securely fix the circuit portion 13 ′. It is prevented that 13 'peels off and a crack is generated in circuit part 13'.

また、図１３は、本発明の半導体装置用リードフレーム２１を用いた樹脂封止型半導体装置の製造例を説明するための工程図である。尚、図１３では、半導体装置用リードフレーム２１の回路部２３が基部の側壁面に備える凹部２７，２７′を省略している。
この例では、まず、半導体装置用リードフレーム２１のダイパッド２３ｂの表面金属層２５（内部表面）上に絶縁性部材７５を介して半導体素子７１を搭載する（図１３（Ａ））。次に、半導体素子７１の端子７１ａと、半導体装置用リードフレーム２１の端子部２３ａの表面金属層２５（内部端子面）とを、ボンディングワイヤ７２を用いて接続する（図１３（Ｂ））。その後、基板２２上で、端子部２３ａ、ダイパッド２３ｂ、半導体素子７１、ボンディングワイヤ７２を樹脂部材８１により封止する（図１３（Ｃ））。
次いで、樹脂封止された半導体装置と基板２２とを離間し、その後、露出した端子部２３ａの下地金属層２６（外部端子面）に半田ボール７７を取り付けて樹脂封止型半導体装置６１が得られる（図１３（Ｄ））。 FIG. 13 is a process diagram for explaining an example of manufacturing a resin-encapsulated semiconductor device using the lead frame 21 for a semiconductor device of the present invention. In FIG. 13, the concave portions 27 and 27 ′ provided on the side wall surface of the base portion of the circuit portion 23 of the lead frame 21 for a semiconductor device are omitted.
In this example, first, the semiconductor element 71 is mounted on the surface metal layer 25 (internal surface) of the die pad 23b of the lead frame 21 for a semiconductor device via an insulating member 75 (FIG. 13A). Next, the terminal 71a of the semiconductor element 71 and the surface metal layer 25 (internal terminal surface) of the terminal portion 23a of the lead frame 21 for a semiconductor device are connected using a bonding wire 72 (FIG. 13B). After that, the terminal portion 23a, the die pad 23b, the semiconductor element 71, and the bonding wire 72 are sealed with the resin member 81 on the substrate 22 (FIG. 13C).
Next, the resin-sealed semiconductor device and the substrate 22 are separated from each other, and then a solder ball 77 is attached to the exposed base metal layer 26 (external terminal surface) of the terminal portion 23a to obtain the resin-sealed semiconductor device 61. (FIG. 13D).

このような樹脂封止型半導体装置６１では、端子部２３ａ、ダイパッド２３ｂが有する凹部２７、凹部２７′が樹脂部材８１に係合して回路部２３を確実に固定するので、基板２２からの樹脂封止型半導体装置６１の剥離において、樹脂部材８１から回路部２３が剥離したり、回路部２３にクラックが入ることが防止される。   In such a resin-encapsulated semiconductor device 61, the terminal portion 23 a and the concave portion 27 and the concave portion 27 ′ included in the die pad 23 b are engaged with the resin member 81 to securely fix the circuit portion 23. When the sealed semiconductor device 61 is peeled, the circuit portion 23 is prevented from being peeled off from the resin member 81 and the circuit portion 23 is prevented from cracking.

次に、具体的実施例を挙げて本発明を更に詳細に説明する。
［実施例］
まず、基板として、厚み０．１５ｍｍの銅板（ＴＥＣ６４Ｔ １／２Ｈ）を準備し、この導電性の基板上に感光性レジストフィルム（旭化成イーマテリアルズ（株）製 AQ-4038）をラミネートした。そして、基板の一方の面に位置する感光性レジストフィルムを、所望のフォトマスクを介して露光した。その後、現像して、基板の両面にレジストパターン（厚み４０μｍ）を形成した。この基板の一方の面に位置するレジストパターンは、１辺の長さが２５０μｍの正方形状の開口部を間隔１５０μｍで複数有し、この開口部に基板が露出する状態とした。 Next, the present invention will be described in more detail with specific examples.
[Example]
First, a copper plate (TEC64T 1 / 2H) having a thickness of 0.15 mm was prepared as a substrate, and a photosensitive resist film (AQ-4038 manufactured by Asahi Kasei E-Materials Co., Ltd.) was laminated on the conductive substrate. And the photosensitive resist film located in one side of a board | substrate was exposed through the desired photomask. Then, it developed and formed the resist pattern (thickness 40 micrometers) on both surfaces of a board | substrate. The resist pattern located on one surface of the substrate had a plurality of square openings with a side length of 250 μm at intervals of 150 μm, and the substrate was exposed in the openings.

次いで、以下の電気めっき条件でＡｕ、Ｎｉ、Ａｇの順に３層を積層して、下地金属層（Ａｕ層）、基部（Ｎｉ層）、表面金属層（Ａｇ層）を形成して厚み約３０μｍの積層体を形成した。
（Ａｕめっき）
電気めっき液（シアン化Ａｕカリウム溶液）に基板を浸漬し、基板を負極とし、アノード（Ｔｉ／Ｐｔ電極）を正極として、０．３Ａ／ｄｍ2の電流密度にて１８０秒間のめっきを行い、約０．２μｍのＡｕめっきを施した。これにより、下地金属層を形成した。 Next, three layers of Au, Ni, and Ag are laminated in the order of the following electroplating conditions to form a base metal layer (Au layer), a base (Ni layer), and a surface metal layer (Ag layer) to a thickness of about 30 μm. A laminate was formed.
(Au plating)
The substrate is immersed in an electroplating solution (potassium cyanide Au solution), the substrate is used as a negative electrode, the anode (Ti / Pt electrode) is used as a positive electrode, and plating is performed at a current density of 0.3 A / dm 2 for 180 seconds. About 0.2 μm of Au plating was applied. Thereby, a base metal layer was formed.

（Ｎｉめっき）
電気めっき液（スルファミン酸ニッケル溶液）に基板を浸漬し、基板を負極とし、アノード（Ｓラウンドニッケル；志村化工（株）製）を正極として、５Ａ／ｄｍ2の電流密度にて３０分間の電気めっきを行い、約３０μｍのＮｉめっきを施した。 (Ni plating)
Dipping the substrate in an electroplating solution (nickel sulfamate solution), using the substrate as the negative electrode, and using the anode (S round nickel; manufactured by Shimura Chemical Co., Ltd.) as the positive electrode, electricity for 30 minutes at a current density of 5 A / dm 2 Plating was performed, and Ni plating of about 30 μm was performed.

（Ａｇめっき）
電気めっき液（大和化成（株）製 ダインシルバー ＧＰＥ−ＨＢ２）に基板を浸漬し、基板を負極とし、アノード（Ｔｉ／Ｐｔ電極）を正極として、４Ａ／ｄｍ2の電流密度にて６０秒間のめっきを行い、約３μｍのＡｇめっきを施した。これにより、表面金属層を形成した。このように形成した表面金属層の光沢度を、光沢度計（日本電色工業（株）製 ＶＳＲ４００）を用いて測定（照射・受光角度：４５°）した結果、１．６であった。 (Ag plating)
The substrate is immersed in an electroplating solution (Dain Silver GPE-HB2 manufactured by Daiwa Kasei Co., Ltd.), the substrate is used as a negative electrode, the anode (Ti / Pt electrode) is used as a positive electrode, and the current density is 4 A / dm 2 for 60 seconds. Plating was performed, and approximately 3 μm of Ag plating was applied. Thereby, a surface metal layer was formed. The glossiness of the surface metal layer thus formed was 1.6 as a result of measurement using a gloss meter (VSR400 manufactured by Nippon Denshoku Industries Co., Ltd.) (irradiation / light reception angle: 45 °).

次に、レジストパターンをアルカリ水溶液により溶解除去し、基板の一方の面に回路部が存在するリードフレームを得た。その後、このリードフレームを下記の条件で電解質水溶液に撹拌浸漬した。
（撹拌浸漬処理条件）
・電解質水溶液 ： メック（株）製 メックリムーバーＮＨ−１８６６
・回転撹拌速度 ： ３００ｒｐｍ
・浸漬時間 ： １分間
・電解質水溶液温度： ２５℃ Next, the resist pattern was dissolved and removed with an alkaline aqueous solution to obtain a lead frame having a circuit portion on one surface of the substrate. Thereafter, the lead frame was immersed in an aqueous electrolyte solution under the following conditions.
(Agitating and soaking treatment conditions)
-Electrolyte aqueous solution: Mekku Mover NH-1866 manufactured by MEC
・ Rotating stirring speed: 300rpm
・ Immersion time: 1 minute ・ Aqueous electrolyte temperature: 25 ° C.

この浸漬処理により、表面金属層と基部の界面での基部の溶解が生じ、基部の側壁面に幅Ｗが５μｍ、深さＤが５μｍ（図９（Ｃ）参照）の凹部が形成された。また、同時に、下地金属層と基部の界面での基部の溶解が生じ、基部の側壁面に幅Ｗ′が２μｍ、深さＤ′が３μｍ（図９（Ｃ）参照）の凹部が形成された。また、表面金属層の周縁端部が、凹部を介して最も表面金属層に近い位置での基部の側壁面よりも外側に５μｍ突出し、下地金属層の周縁端部が、凹部を介して最も下地金属層に近い位置での基部の側壁面よりも外側に３μｍ突出した状態となった。これにより、半導体装置用リードフレームを得た。   By this immersion treatment, dissolution of the base portion at the interface between the surface metal layer and the base portion occurred, and a recess having a width W of 5 μm and a depth D of 5 μm (see FIG. 9C) was formed on the side wall surface of the base portion. At the same time, dissolution of the base at the interface between the base metal layer and the base occurred, and a recess having a width W ′ of 2 μm and a depth D ′ of 3 μm (see FIG. 9C) was formed on the side wall surface of the base. . Further, the peripheral edge of the surface metal layer protrudes 5 μm outside the side wall surface of the base at the position closest to the surface metal layer through the recess, and the peripheral edge of the base metal layer is the most grounded through the recess. It became the state which protruded 3 micrometers outside the side wall surface of the base in the position close | similar to a metal layer. Thereby, a lead frame for a semiconductor device was obtained.

［比較例］
実施例と同様にして、基板にレジストパターンを形成した。
次いで、Ｎｉめっき条件の通電時間を６０分とした他は、実施例と同様にＡｕ、Ｎｉ、Ａｇの３層を積層して、下地金属層（Ａｕ層）、基部（Ｎｉ層）、表面金属層（Ａｇ層）を形成して厚み約５０μｍの積層体を形成した。この積層体は、基部（Ｎｉ層）の上部、および、表面金属層（Ａｇ層）がレジストパターンの表面に沿って横方向に１０μｍの長さで張り出したものとなった。 [Comparative example]
In the same manner as in the example, a resist pattern was formed on the substrate.
Then, except that the energization time of Ni plating conditions was 60 minutes, three layers of Au, Ni, and Ag were laminated in the same manner as in the example, and the base metal layer (Au layer), base (Ni layer), surface metal A layer (Ag layer) was formed to form a laminate having a thickness of about 50 μm. In this laminate, the upper part of the base (Ni layer) and the surface metal layer (Ag layer) protruded along the surface of the resist pattern in the lateral direction with a length of 10 μm.

次に、レジストパターンをアルカリ水溶液により溶解除去し、基板の一方の面に回路部が存在する半導体装置用リードフレームを得た。この回路部は、周辺部に庇形状の張り出し部を有するものであった。しかし、上記のレジストパターンの溶解除去において、特に隣接する端子部間で、上記の張り出し部と基板との間に挟持されたレジストパターンの除去が困難であり、実施例と同等の処理濃度、温度で溶解除去を行った場合、４倍の処理時間で処理しても部分的にレジストパターンが残り、完全除去が困難であった。   Next, the resist pattern was dissolved and removed with an alkaline aqueous solution to obtain a lead frame for a semiconductor device having a circuit portion on one surface of the substrate. This circuit part has a hook-shaped protruding part in the peripheral part. However, in the dissolution removal of the resist pattern, it is difficult to remove the resist pattern sandwiched between the overhanging portion and the substrate, particularly between the adjacent terminal portions. In the case where the dissolution and removal were carried out, the resist pattern partially remained even after the treatment was performed four times as long, and it was difficult to remove completely.

［半導体装置用リードフレームの評価］
上述のように作製した半導体装置用リードフレーム（実施例および比較例）において、基板上で回路部を樹脂部材（ノボラック系樹脂（日東電工（株）製ＭＰ−８０００））により封止した。その後、基板をアンモニア系のエッチング液でエッチングすることにより、樹脂封止された回路部と基板とを剥離した。この基板の除去において、回路部は樹脂部材に残り、脱落はみられなかった。このことから、本発明の半導体装置用リードフレームは、製造が容易でありながら、樹脂部材との係合による信頼性向上に関して、端子部やダイパッドに庇形状の張り出し部を有する従来の半導体装置用リードフレームと同等の効果を奏することが確認された。 [Evaluation of lead frames for semiconductor devices]
In the lead frame for semiconductor devices (Examples and Comparative Examples) produced as described above, the circuit portion was sealed with a resin member (Novolac resin (MP-8000 manufactured by Nitto Denko Corporation)) on the substrate. Thereafter, the substrate was etched with an ammonia-based etchant to peel off the resin-sealed circuit portion and the substrate. In removing the substrate, the circuit portion remained on the resin member, and no dropout was observed. From this, the lead frame for a semiconductor device of the present invention is easy to manufacture, but with respect to the improvement of reliability by engagement with a resin member, it is for a conventional semiconductor device having a hook-shaped overhanging portion on a terminal portion or a die pad. It was confirmed that the same effect as the lead frame was achieved.

本発明は、ＬＥＤ素子等の半導体素子を搭載した樹脂封止型半導体装置の製造等において有用である。   The present invention is useful in the production of a resin-encapsulated semiconductor device equipped with a semiconductor element such as an LED element.

１１，２１…半導体装置用リードフレーム
１２，２２…基板
１３，２３…回路部
１３ａ，２３ａ…端子部
１３ｂ…搭載端子部
２３ｂ…ダイパッド
１４，２４…基部
１４ｃ，２４ｃ…側壁面
１５，２５…表面金属層
１６，２６…下地金属層
１７，１７′，２７，２７′…凹部 11, 21 ... Lead frame for semiconductor device 12, 22 ... Substrate 13, 23 ... Circuit part 13a, 23a ... Terminal part 13b ... Mounted terminal part 23b ... Die pad 14, 24 ... Base part 14c, 24c ... Side wall surface 15, 25 ... Surface Metal layer 16, 26 ... Underlying metal layer 17, 17 ', 27, 27' ... Recess

Claims (8)

基板と、該基板上に位置する導電性の回路部とを備え、該回路部は基部と該基部の前記基板側と反対側の表面に位置する表面金属層を有し、
前記基部は側壁面に、前記表面金属層との界面に沿った凹部を有し、該凹部は前記基部の厚み方向の中位点よりも前記表面金属層側に位置し、
前記回路部が位置する前記基板面に平行な方向において、前記表面金属層の幅は前記基部の幅よりも大きいことを特徴とする半導体装置用リードフレーム。 Comprising a substrate and a conductive circuit portion located on the substrate, the circuit portion having a base and a surface metal layer located on a surface of the base opposite to the substrate side;
The base has a recess on the side wall surface along the interface with the surface metal layer, and the recess is located closer to the surface metal layer than the middle point in the thickness direction of the base,
A lead frame for a semiconductor device, wherein a width of the surface metal layer is larger than a width of the base portion in a direction parallel to the substrate surface where the circuit portion is located. 前記表面金属層との界面に沿った凹部は、前記基部の厚み方向における幅が１〜５０μｍの範囲内、前記回路部が位置する前記基板面に平行な方向における深さが３〜３０μｍの範囲内であることを特徴とする請求項１に記載の半導体装置用リードフレーム。   The concave portion along the interface with the surface metal layer has a width in the range of 1 to 50 μm in the thickness direction of the base, and a depth in the direction parallel to the substrate surface on which the circuit unit is located in a range of 3 to 30 μm. The lead frame for a semiconductor device according to claim 1, wherein the lead frame is for a semiconductor device. 前記回路部は、前記基部と前記基板との間に下地金属層を有し、
前記基部は前記側壁面に、前記下地金属層との界面に沿った凹部を有し、該凹部は前記中位点よりも前記下地金属層側に位置し、
前記回路部が位置する前記基板面に平行な方向において、前記下地金属層の幅は前記基部の幅よりも大きいことを特徴とする請求項１または請求項２に記載の半導体装置用リードフレーム。 The circuit unit has a base metal layer between the base and the substrate,
The base portion has a concave portion along the interface with the base metal layer on the side wall surface, and the concave portion is located on the base metal layer side with respect to the intermediate point,
3. The lead frame for a semiconductor device according to claim 1, wherein a width of the base metal layer is larger than a width of the base portion in a direction parallel to the substrate surface where the circuit portion is located. 前記下地金属層との界面に沿った凹部は、前記基部の厚み方向における幅が１〜５０μｍの範囲内、前記回路部が位置する前記基板面に平行な方向における深さが３〜３０μｍの範囲内であることを特徴とする請求項３に記載の半導体装置用リードフレーム。   The concave portion along the interface with the base metal layer has a width in the thickness direction of the base portion of 1 to 50 μm, and a depth in a direction parallel to the substrate surface on which the circuit portion is located in a range of 3 to 30 μm. The lead frame for a semiconductor device according to claim 3, wherein the lead frame is for a semiconductor device. 前記表面金属層は、光沢度が１．０以上であることを特徴とする請求項１乃至請求項４のいずれかに記載の半導体装置用リードフレーム。   The lead frame for a semiconductor device according to any one of claims 1 to 4, wherein the surface metal layer has a glossiness of 1.0 or more. 前記基板は、銅、銅合金、鉄−ニッケル合金、鉄−ニッケル−クロム合金、鉄−ニッケル−カーボン合金のいずれかで構成される基板であることを特徴とする請求項５に記載の半導体装置用リードフレーム。   6. The semiconductor device according to claim 5, wherein the substrate is a substrate composed of any one of copper, copper alloy, iron-nickel alloy, iron-nickel-chromium alloy, and iron-nickel-carbon alloy. Lead frame. 基板の一方の面であって導電性を有する面が所望のパターンで露出するようにレジストパターンを形成する工程と、
前記レジストパターンを介して、露出している前記基板上に金属をめっきして基部を形成し、次いで、該基部上に金属をめっきして表面金属層を形成し、該表面金属層は前記レジストパターンの表面から突出しない状態とする工程と、
前記基板から前記レジストパターンを除去した後、前記基板を電解質水溶液に撹拌浸漬する工程と、を少なくとも有し、
前記基部を形成する前記金属のイオン化傾向は、前記表面金属層を形成する前記金属のイオン化傾向よりも大きく、
前記電解質水溶液は、少なくとも硝酸、過酸化水素水を含有することを特徴とする半導体装置用リードフレームの製造方法。 Forming a resist pattern so that one surface of the substrate and the conductive surface is exposed in a desired pattern;
Through the resist pattern, a metal is plated on the exposed substrate to form a base, and then a metal is plated on the base to form a surface metal layer. The surface metal layer is formed of the resist. A process of not protruding from the surface of the pattern;
And after removing the resist pattern from the substrate, the step of stirring and immersing the substrate in an aqueous electrolyte solution,
The ionization tendency of the metal forming the base is larger than the ionization tendency of the metal forming the surface metal layer,
The method for manufacturing a lead frame for a semiconductor device, wherein the aqueous electrolyte solution contains at least nitric acid and hydrogen peroxide solution. 前記基部を形成する前に、前記レジストパターンを介して、露出している前記基板上に金属をめっきして下地金属層を形成し、該下地金属層上に前記基部を形成するものであり、前記基部を形成する前記金属のイオン化傾向は、前記下地金属層を形成する前記金属のイオン化傾向よりも大きいことを特徴とする請求項７に記載の半導体装置用リードフレームの製造方法。   Before forming the base portion, a metal is plated on the exposed substrate through the resist pattern to form a base metal layer, and the base portion is formed on the base metal layer, The method of manufacturing a lead frame for a semiconductor device according to claim 7, wherein an ionization tendency of the metal forming the base portion is larger than an ionization tendency of the metal forming the base metal layer.
JP2015088490A 2015-04-23 2015-04-23 Lead frame for semiconductor device and manufacturing method thereof Active JP6492930B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015088490A JP6492930B2 (en) 2015-04-23 2015-04-23 Lead frame for semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015088490A JP6492930B2 (en) 2015-04-23 2015-04-23 Lead frame for semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2016207860A true JP2016207860A (en) 2016-12-08
JP6492930B2 JP6492930B2 (en) 2019-04-03

Family

ID=57487983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015088490A Active JP6492930B2 (en) 2015-04-23 2015-04-23 Lead frame for semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6492930B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019083250A (en) * 2017-10-30 2019-05-30 ラピスセミコンダクタ株式会社 Semiconductor device and manufacturing method of semiconductor device
CN112335038A (en) * 2018-06-19 2021-02-05 凸版印刷株式会社 Glass wiring board
US11302670B2 (en) 2019-07-19 2022-04-12 Fuji Electric Co., Ltd. Semiconductor device including conductive post with offset
WO2023120239A1 (en) * 2021-12-21 2023-06-29 Ｄｏｗａメタルテック株式会社 Composite material, production method for composite material, and terminal

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04328853A (en) * 1991-04-30 1992-11-17 Mitsubishi Electric Corp Lead frame material and lead frame
JP2009135417A (en) * 2007-11-07 2009-06-18 Sumitomo Metal Mining Co Ltd Method for manufacturing substrate for mounting semiconductor element
JP2013145825A (en) * 2012-01-16 2013-07-25 Dainippon Printing Co Ltd Lead frame for semiconductor device
JP2014209663A (en) * 2014-07-29 2014-11-06 大日本印刷株式会社 Lead frame with resin, method for manufacturing the lead frame, semiconductor device, and method for manufacturing the semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04328853A (en) * 1991-04-30 1992-11-17 Mitsubishi Electric Corp Lead frame material and lead frame
JP2009135417A (en) * 2007-11-07 2009-06-18 Sumitomo Metal Mining Co Ltd Method for manufacturing substrate for mounting semiconductor element
JP2013145825A (en) * 2012-01-16 2013-07-25 Dainippon Printing Co Ltd Lead frame for semiconductor device
JP2014209663A (en) * 2014-07-29 2014-11-06 大日本印刷株式会社 Lead frame with resin, method for manufacturing the lead frame, semiconductor device, and method for manufacturing the semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019083250A (en) * 2017-10-30 2019-05-30 ラピスセミコンダクタ株式会社 Semiconductor device and manufacturing method of semiconductor device
JP7134617B2 (en) 2017-10-30 2022-09-12 ラピスセミコンダクタ株式会社 Semiconductor device and method for manufacturing semiconductor device
CN112335038A (en) * 2018-06-19 2021-02-05 凸版印刷株式会社 Glass wiring board
US11302670B2 (en) 2019-07-19 2022-04-12 Fuji Electric Co., Ltd. Semiconductor device including conductive post with offset
WO2023120239A1 (en) * 2021-12-21 2023-06-29 Ｄｏｗａメタルテック株式会社 Composite material, production method for composite material, and terminal

Also Published As

Publication number Publication date
JP6492930B2 (en) 2019-04-03

Similar Documents

Publication Publication Date Title
KR100297464B1 (en) A resin sealed semiconductor device, a circuit member usedthereto and a method for fabricating a resin sealedsemiconductor device
JP2002289739A (en) Resin sealed type semiconductor device, and circuit member for semiconductor device and its manufacturing method
JP5948881B2 (en) Lead frame for semiconductor devices
JP6492930B2 (en) Lead frame for semiconductor device and manufacturing method thereof
JP2022120854A (en) Substrate for semiconductor device and semiconductor device
TWI469291B (en) Semiconductor substrate mounting substrate and manufacturing method thereof
JP6685112B2 (en) Lead frame, lead frame package, and manufacturing method thereof
JP2007048978A (en) Semiconductor device and method for manufacturing same
JP2000133763A (en) Circuit member for resin-sealing semiconductor device and manufacture thereof
JP2023164634A (en) Substrate for semiconductor device, manufacturing method thereof, and semiconductor device
JP5500130B2 (en) Resin-sealed semiconductor device and circuit member for semiconductor device
JP6493312B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP6644978B2 (en) Semiconductor element mounting substrate, semiconductor device, and manufacturing method thereof
JP2003318329A (en) Method of manufacturing package substrate, package substrate manufactured by the method, and semiconductor package using the substrate
JP2017188604A (en) Lead frame and semiconductor device, and manufacturing method of lead frame and semiconductor device
JP3916364B2 (en) Method for manufacturing metal-based wiring board
JP3992877B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JP5482743B2 (en) Resin-sealed semiconductor device and circuit member for semiconductor device
JP5609911B2 (en) Resin-sealed semiconductor device and circuit member for semiconductor device
JP2002198635A (en) Wiring board and its manufacturing method
JP7339231B2 (en) Substrates for semiconductor devices, semiconductor devices
JP3916363B2 (en) Method for manufacturing metal-based wiring board
JP7145414B2 (en) Lead frame and its manufacturing method, and semiconductor device and its manufacturing method
JP2022189979A (en) Substrate for semiconductor device and semiconductor device
JP2017098315A (en) Substrate for semiconductor device, manufacturing method of the same, and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190218

R150 Certificate of patent or registration of utility model

Ref document number: 6492930

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150