JP3908383B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP3908383B2 JP3908383B2 JP14958598A JP14958598A JP3908383B2 JP 3908383 B2 JP3908383 B2 JP 3908383B2 JP 14958598 A JP14958598 A JP 14958598A JP 14958598 A JP14958598 A JP 14958598A JP 3908383 B2 JP3908383 B2 JP 3908383B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- internal lead
- semiconductor device
- resin package
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Led Device Packages (AREA)
Description
【0001】
【発明の属する技術分野】
本願発明は、適宜の回路基板などに面実装可能とされた樹脂パッケージ型の半導体装置、とくに光センサの発光部または受光部として好適に使用される半導体装置に関する。
【0002】
【従来の技術および発明が解決しようとする課題】
従来の樹脂パッケージ型の半導体装置の一例を図12および図13に示す。この半導体装置Aは、金属板を打ち抜き形成することによって得られるフレームを用いて製造された、いわゆるフレームタイプの発光ダイオード(LED)として構成されたものである。具体的には、それぞれの一端部1a,2aどうしが対峙するようにして一対のリード端子1,2が設けられており、一方のリード端子1の一端部1aには半導体チップ3(発光素子)が実装されており、この発光素子3の上面30と他方のリード端子2の一端部2aとがワイヤWを介して電気的に導通されている。そして、上記発光素子3およびワイヤWを封入するようにしてエポキシ樹脂などの透明な樹脂パッケージ4が形成されており、上記各リード端子1,2のうちの樹脂パッケージ4に封入された部位がそれぞれ内部リード10,20とされている。一方、上記各端子リード1,2のうちの上記樹脂パッケージ4から延出する部位は、それぞれ屈曲形成されて先端側11a,21aが上記樹脂パッケージの底面と同等高さ位置において所定長さ水平に延びる外部リード11,21とされている。
【0003】
このように構成された発光ダイオードAは、適宜の回路基板5などに面実装されて各種の光源、たとえば光センサの発光部などとして使用される。しかしながら、上記構成の発光ダイオードAのような光学的半導体装置の場合には、エポキシ樹脂を材料とする樹脂パッケージにフィラを混入することができないため、樹脂パッケージが熱によって大きく収縮するとともに、ガラス転移点以上に再加熱された場合に軟化する傾向を生じるため、ハンダリフローの手法によって面実装することができないという問題があった。この場合、やむなく非能率的な手ハンダによる実装を行わざるをえない。
【0004】
すなわち、ハンダリフローの手法で面実装をしようとすれば、上記発光ダイオードAの外部リード11,21の裏面側または回路基板5の端子パッド50にクリームハンダを予め塗布しておき、上記外部リード11,21と上記端子パッド50とを対応させて発光ダイオードAを上記回路基板5に載置した状態でリフロー炉に搬入することになる。このリフロー炉では、ハンダペーストが240℃程度にまで加熱されてハンダ成分が再溶融させられるが、発光ダイオードAが実装された回路基板5をリフロー炉から搬出して溶融ハンダを固化させれば上記発光ダイオードAが上記回路基板5に実装固定される。
【0005】
ハンダペーストがたとえば183℃程度で固化するのに対して、上記発光ダイオードAの樹脂パッケージ4はガラス転移温度以上(たとえばフィラの混入されていないエポキシ樹脂では120℃以上)において高弾性で、しかも温度低下にともなって熱収縮する。すなわち、樹脂パッケージ4のガラス転移温度以上でハンダペーストの固化温度以下の温度では、上記発光ダイオードAにおける各リード端子1,2が回路基板5に固定された状態であるにもかかわらず、樹脂パッケージ4が温度低下によってどんどん硬化収縮してしまうことになる。
【0006】
樹脂パッケージ4の熱収縮率は、リード端子1,2(金属)のそれよりも大きく、しかもリード端子1,2の端部(外部リード11,21)が固定されているため、樹脂パッケージ4の収縮に追従してリード端子1,2が収縮することができない。このため、各端子リード1,2には、リード端子1,2が延びる方向であって樹脂パッケージ4の外方側(図中の矢印方向)に向けた応力、すなわち上記樹脂パッケージ4から各リード端子1,2を引き抜くような応力が作用してしまう。したがって、各リード端子1,2の一端部1a,2a間がワイヤWによって繋げられてワイヤWが延びる方向と各リード端子1,2の延び方向とが同一方向とされた発光ダイオードAでは、ワイヤWが引き延ばされるような大きな応力が作用することとなる。このとき、樹脂パッケージ4は、温度低下によって徐々に硬化するとともに、ファーストボンディング位置(発光素子3の上面30)とセカンドボンディング位置(他方のリード端子2の一端部2a)の高さが異なるため、ワイヤW自体の展性や可撓性によっては十分に対応することができない。とくに、ワイヤWを溶融圧着させるファーストボンディングに比較すればセカンドボンディング部位におけるワイヤWの接続力が弱いため、セカンドボンディング部位においてワイヤが断線してしまうのである。
【0007】
本願発明は、上記した事情のもとで考え出されたものであって、ハンダリフローの手法を用いて回路基板などに半導体装置を実装する場合に、樹脂パッケージ内でワイヤが断線してしまわないようにすることをその課題としている。
【0008】
【発明の開示】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【0009】
すなわち、本願発明の第1の側面によって提供される半導体装置は、半導体チップが搭載されるダイボンディング領域を内端部に有する第1の内部リードと、上記第1の内部リードと対向配置され、上記半導体チップとワイヤを介して導通接続されるワイヤボンディング領域を内端部に有する第2の内部リードと、第1の内部リード、上記半導体チップないし第2の内部リードを封入するようにして所定厚みを有する平面視略矩形状の形態に形成された樹脂パッケージと、上記第1の内部リードの外端に連続するとともに上記樹脂パッケージの外部に延出形成され、かつ基板に対する面的な接続端子部が形成された第1の外部リードと、上記第2の内部リードの外端に連続するとともに上記樹脂パッケージの外部に延出形成され、かつ基板に対する面的な接続端子部が形成された第2の外部リードと、を備え、ハンダリフローにより面実装される半導体装置であって、上記樹脂パッケージのガラス転移点は上記ハンダリフローによる面実装時のハンダの固化温度より低いものである一方、上記第1の内部リードはその外方部に対して内方部のダイボンディング領域が低位となるように形成されているとともに、上記第2の内部リードはその外方部に対して内方部のワイヤボンディング領域が低位となるようにクランク状に折曲されていることを特徴としている。
【0010】
また、本願発明の第2の側面によって提供される半導体装置は、半導体チップが搭載されるダイボンディング領域を内端部に有する第1の内部リードと、上記第1の内部リードと対向配置され、上記半導体チップとワイヤを介して導通接続されるワイヤボンディング領域を内端部に有する第2の内部リードと、第1の内部リード、上記半導体チップないし第2の内部リードを封入するようにして所定厚みを有する平面視略矩形状の形態に形成された樹脂パッケージと、上記第1の内部リードの外端に連続するとともに上記樹脂パッケージの外部に延出形成され、かつ基板に対する面的な接続端子部が形成された第1の外部リードと、上記第2の内部リードの外端に連続するとともに上記樹脂パッケージの外部に延出形成され、かつ基板に対する面的な接続端子部が形成された第2の外部リードと、を備え、ハンダリフローにより面実装される半導体装置であって、上記樹脂パッケージのガラス転移点は上記ハンダリフローによる面実装時のハンダの固化温度より低いものである一方、上記第1の内部リードはその外方部に対して内方部のダイボンディング領域が高位となるようにクランク状に折曲されているとともに、上記第2の内部リードはその外方部に対して内方部のワイヤボンディング領域が高位となるようにクランク状に折曲されていることを特徴としている。
【0011】
【0012】
上記の各半導体装置における樹脂パッケージは、基本的には、透明エポキシ樹脂である。ただし、半導体チップとして発光素子または受光素子を選択する場合において、赤外光を外部に放射し、あるいは赤外光を選択的に検出するべく、可視光を透過せず、赤外光を透過しうるように処理された、肉眼では黒色に見える樹脂を用いる場合もある。いずれにしても、基本的には、透光性をもったエポキシ樹脂が樹脂パッケージの材料として採択されるのであって、したがって、この場合、その線膨張係数は比較的大きい。
【0013】
上記半導体装置は、上記第1および第2の外部リードの一部を基板に対する面的な接続端子部としていることから、適宜の回路基板などに面実装可能な樹脂パッケージ型半導体装置として構成されている。この構成では、たとえば上記半導体装置を光センサの発光部または受光部などとして使用すべく回路基板などに実装する場合には、既に述べたようにハンダリフローの手法などが採用される。
【0014】
本願発明の第1の側面および第2の側面に係る半導体装置においては、各内部リードがクランク状に折曲されるなどしてその各内端のチップボンディング領域およびワイヤボンディング領域が各内部リードの外方部に対して低位、あるいは高位となるようにされている。したがって、ハンダリフローによる面実装において、ハンダの固化温度(たとえば183℃)からエポキシ樹脂のガラス転移点(たとえば120℃)まで温度が低下してゆく過程でリード(内部リードないし外部リード)を樹脂パッケージから相対的に引き抜こうとする力が作用しても、クランク状の折曲部がリードの相対的な引き抜き動を阻止しようとする。したがって、ワイヤと第2の内部リードとの間の接続部に作用するストレスが軽減され、ワイヤが断線に至ることを解消ないし軽減しうる。くわえて、ガラス転移点以上の温度であるが故に樹脂パッケージが軟化していて、樹脂パッケージに対するリードの引き抜き方向の動きが生じたとしても、内部リードには、クランク折曲部を支点として、段下げ状の内端部が上動し、あるいは、段上げ状の内端部が下動するような回動変位が生じる。このような回動変位が生じる結果、内部リードの外方部が樹脂パッケージに対して実際に引き抜き方向に移動しても、内部リードの内端部のリード引き抜き方向の移動は起こらず、あるいはこの移動が軽減される。したがって、このことによっても、ワイヤと第2の内部リードとの間に作用するストレスが軽減され、ワイヤが断線に至ることを解消ないし軽減しうる。
【0015】
【0016】
以上の結果、本願発明に係る半導体装置によれば、フレーム形式で製造された樹脂パッケージ型の受光素子、あるいは発光素子をハンダリフローの手法によって基板等に面実装することが実質的に可能となる。
【0017】
本願発明のその他の特徴および利点は、図面を参照しつつ以下に行う詳細な説明から、より明らかとなろう。
【0018】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態を図面を参照して具体的に説明する。
【0019】
図1は本願発明の第1の側面に係る半導体装置の一実施形態の全体斜視図、図2は平面図、図3は図1のIII −III 線に沿う断面図、図4は図1のIV−IV線に沿う断面図、図5〜図7は製造工程の説明図、図8は作用説明図、図9は第2の側面に係る半導体装置の一実施形態の要部説明図、図10は本願発明の第3の側面に係る半導体装置の一実施形態の説明図、図11は本願発明の第1の側面に係る半導体装置の他の実施形態の説明図である。これらの図において、図12および図13に示した従来例と同一または同等の部材または部分には、同一の符号を付してある。
【0020】
これらの図に示されるように、半導体装置Aは、半導体チップ3を内蔵する樹脂パッケージ4と、半導体チップ3に導通する一対のリード1,2とを備える。リード1,2は、樹脂パッケージ4の内部に対向状に延入する第1の内部リード10および第2の内部リード20と、各内部リード10,20に連続して樹脂パッケージ4の外部に延出する第1の外部リード11および第2の外部リード21からなる。この半導体装置Aは後述するように金属板を打ち抜いて形成されるフレーム7を用いて製造されることから、各リード10,20は、所定厚み所定幅の帯板状の形態をもつ。
【0021】
半導体チップは、本願発明の場合、光学的半導体チップが採用される。具体的には、発光素子としての発光ダイオードチップ、受光素子としてのフォトダイオードチップ、あるいはフォトトランジスタチップが採用される。図面に示される半導体チップ3は、発光ダイオードチップであり、全体としてサイコロ状をしているとともに、下面に全面電極が、上面に部分的な電極パッドが形成され、各電極間に電流を流すと、活性層が発光する。
【0022】
上記半導体チップ3は、第1の内部リード10の内端部に形成されるチップボンディング領域15上にチップボンディングされる。これによって半導体チップ3の下面全面電極と第1の内部リード10とが電気的に接続されるとともに、半導体チップ3は第1の内部リード10上に機械的に支持される。また、第2の内部リード20の内端部にはワイヤボンディング領域16が形成され、このワイヤボンディング領域と上記半導体チップ3の上面電極間が金線などからなるワイヤWによって結線される。これにより、半導体チップ3の上面電極と第2の内部リード20との間が電気的に接続される。ワイヤWは、半導体チップ3の上面電極に対してはいわゆるボールボンディングされ、第2の内部リード20に対してはいわゆるスティッチボンディングされる。
【0023】
そうして、本願発明の第1の側面においては、第1の内部リード10と第2の内部リード20のそれぞれは、側面視においてたとえばクランク状に折曲させられ、それぞれの内端部における水平状のチップボンディング領域15およびワイヤボンディング領域16は、各内部リード10,20の外端(すなわち、外部リードと連続する部位)の水平領域に対して低位とされている。
【0024】
また、各外部リード11,21は、やはりクランク状に折曲させられ、その外端部には、基板に対する面的な接続端子部11a,21aが水平状に形成されている。この接続端子部は、好ましくは樹脂パッケージ4の底面と同等または略同等高さに形成される。
【0025】
また、樹脂パッケージ4は、所定厚みをもつ平面視矩形状または略矩形状をした形態をもっており、上記第1および第2の内部リード20、第1の内部リード10にボンディングされた半導体チップ3、この半導体チップ3の上面電極と第2の内部リード20間を結線するワイヤWのすべてを封止する。この樹脂パッケージ4は、いわゆるトランスファモールド法に適したエポキシ樹脂が好適に採用される。ただし、本願発明に係る半導体装置は、光学的半導体装置であるため、樹脂パッケージ4は、透光性を有したエポキシ樹脂で形成する必要がある。このような透光性を有するエポキシ樹脂には、肉眼で透明であるものと、赤外光のみを透過して可視光を透過しないように処理された、肉眼では黒色に見えるものなどが含まれる。樹脂パッケージ4は、このように透光性を有するエポキシ樹脂で形成される結果、その線膨張係数は比較的大きなものとならざるをえない。なお、図に示す実施形態では、この樹脂パッケージ4の上面における上記半導体チップ3と平面的に対応する部位に、凸レンズ部6が一体形成されている。発光素子としての半導体チップ3から発する光を効果的に対象物に向けて放射することができるとともに、対象物から到達した光を効果的に受光素子としての半導体チップ3に集光させることができる。
【0026】
上記構成を備える半導体装置Aは、図5に示すような製造用フレーム7を用い、以下に説明する工程を経て製造される。製造用フレーム7は、金属薄板材料を打ち抜きプレスして形成されるものであって、長手方向両側のサイドフレーム部12,12と、両サイドフレーム部12,12から内向き対向状に延出するリード部9,9と、必要に応じて両サイドフレーム部12,12間を掛け渡すクロスフレーム部13を備えており、図5に符号Aで示す区間の構成がフレーム7の長手方向に連続して形成されている。上記リード部9,9は、上記外部リード11,21ないし内部リード10,20となるべき部分であり、このフレーム状態において、先端がクランク状に折曲されている。
【0027】
図6に示すように、上記製造用フレーム7の一方のリード部9の先端、すなわち、第1の内部リードとなるべき部分の低位とされた先端部に半導体チップ3をボンディングするチップボンディング工程が施されるとともに、半導体チップ3の上面電極と他方のリード部9の先端、すなわち、第2の内部リードとなるべき部分の低位とされた先端部との間を金線ワイヤWで結線するワイヤボンディング工程が施される。
【0028】
次に、図7に示すように、各リード部9,9の内部リードとなるべき部分、上記半導体チップ3ないし上記ワイヤのすべてを所定外形形態の透光性樹脂14で封止して樹脂パッケージ4を形成する樹脂モールド工程が施される。この透光性樹脂としては、前述したように透明エポキシ樹脂が好適に採用され、モールド法としては、いわゆるトランスファモールド法が好適に採用される。
【0029】
続いて、製造用フレーム7にリードカット工程を施すとともにリードをクランク状に屈曲させるリードフォーミング工程を施して最終的に図1〜図4に示す個々の半導体装置Aを得る。
【0030】
この半導体装置Aは、いわゆるハンダリフローによる面実装によって基板等に実装することができる。すなわち、基板5上の導体パッド50上にクリームハンダ51を印刷等によって塗布しておき、そして、図8に示されるように各導体パッド50と各外部リード11,21の接続端子部11a,21aとが対応するように位置決めしつつ半導体装置Aを基板5上に載置する。そして、この状態の基板をリフロー炉に導入し、かつ冷却を行う。ハンダリフローのために、リフロー炉内の温度はたとえば200℃以上とされる。リフロー炉内の熱により、クリームハンダ中のハンダ成分が再溶融するとともに、溶剤成分が消散する。溶融ハンダは導体パッド50と外部リード11,21の接続端子部11a,21aの双方に濡れた状態となる。そうして、ハンダが冷却固化されると、半導体装置Aは、基板5に対して電気的かつ機械的に接続され、実装が完了する。
【0031】
図13に示す従来例においては、上記のようなハンダリフローによる面実装を行おうとすると、ワイヤ断線の問題が頻発したが、上記構成を有する本願発明に係る半導体装置Aにおいては、次に説明するように、このようなワイヤ断線の問題は解消ないしは軽減される。
【0032】
リフロー炉による加熱状態(たとえば240℃)において、透光性のエポキシ樹脂よりなる樹脂パッケージ4は、その線膨張係数が比較的大きい(たとえば11〜12×10-5/℃)ため、熱膨張を起こすとともに、ガラス転移点以上の温度であるために軟化する。その後、温度が次第に低下してゆくが、この時、まず、ハンダの固化温度(たとえば183℃)で外部リード11,21が基板5に固定される。そして、エポキシ樹脂のガラス転移点に到達するまでは、この樹脂パッケージ4は軟化状態のまま熱収縮を続ける。したがってこのとき、リード1,2を樹脂パッケージ4から引き抜こうとする力が作用するが、内部リード10,20はクランク状に折曲されているので、このようなリード1,2の引き抜き方向の動きが阻止、ないしは緩和される。その結果、ワイヤWと内部リード20との接続点に過大なストレスが作用することが回避ないしは緩和され、ワイヤWが断線に至りにくくなる。
【0033】
さらに、リード1,2の引き抜き方向の力が作用するとき、図8に強調して示すように、クランク折曲部17が支点となって内部リード20が回動しようとし、このとき、内部リード20の段下げ状のワイヤボンディング領域が上動するように変位しようとする。ワイヤボンディング領域16は内部リード20の回動支点よりも下に位置するので、このような回動変位が起こると、ワイヤボンディング領域16は相対的に水平方向内方へ変位する。したがって、内部リード20の外方部が実際に樹脂パッケージ4に対して若干水平方向に動いてしまったとしても、内部リード20の上記のような回動変位によって、ワイヤボンディング領域16の水平方向への絶対的な変位をなくすか、または軽減することができる。そしてこのことによっても、ワイヤWと内部リード20の接続点に過大なストレスが作用してワイヤ断線に至ることを解消ないしは緩和することができる。
【0034】
図9は、本願発明の第2の側面に係る半導体装置Bの一実施形態の要部を示している。上記第1の実施形態に係る半導体装置Aでは、内部リード10,20の内端チップボンディング領域15またはワイヤボンディング領域16が、内部リード10,20の外方部に対して低位となるように内部リードをクランク状に折曲させていたのに対し、この第2の実施形態においては、内部リード10,20の内端チップボンディング領域15またはワイヤボンディング領域16が、内部リード10,20の外方部に対して高位となるように内部リード10,20がクランク状に折曲されている点が相違し、その余の構成は同一であり、また、この第2の実施形態に係る半導体装置Bは第1の実施形態に係る半導体装置Aと同様の製造工程を経て製造することができる。
【0035】
このように構成しても、第1の実施形態において述べたのと同等の作用効果を期待することができる。すなわち、内部リード10,20がクランク状に折曲されていることがリード1,2の引き抜き方向の動きを阻止し、また、内部リード10,20が回動変位することによって、内部リード10,20の外端が若干引き抜き方向に動いたとしても、内部リード20の内端段上げ部におけるワイヤWとの接続点の水平方向への絶対的な動きをなくすか、緩和することができる。
【0036】
図10は、本願発明の参考例としての半導体装置Cを示している。この半導体装置Cにおいては、各内部リード10はクランク状に折曲されてはいないが、第1の内部リード10にボンディングされる半導体チップ3、ないしこの半導体チップ3の上面電極と第2の内部リード20間を結線するワイヤWの全体が、軟質樹脂18で包み込まれている。このような軟質樹脂18は、たとえはシリコーンゴムが好適に使用される。
【0037】
このように構成すれば、ハンダリフローによる面実装の冷却過程において、内部リード10,20が樹脂パッケージ4に対して相対的に引き抜き方向に変位したとしても、内部リード10,20とワイヤWとの接続点ないしはワイヤWの一部は、これらを包んでいる樹脂が軟質であるが故に内部リード10,20の動きに伴って移動し、ワイヤWと内部リード10,20との接続点に過大なストレスが作用してワイヤ断線に至ることを防止することができる。
【0038】
本願発明は、上記した各実施形態の構成に限定されない。たとえば、本願発明の第1の側面に係る半導体装置の場合、図11に示すように変更することができる。同図に示す半導体装置Dにおいては、第1の内部リード10の内端部にカップ状をしたパラボラ部10aが一体に形成され、このパラボラ部の底面をダイボンディング領域としてここにLEDチップ等の半導体チップ3をボンディングするとともに、この半導体チップ3の上面電極と第2の内部リード20の内方において低位とされたワイヤボンディング領域との間をワイヤで結線している。また、上記パラボラ部には、シリコーン樹脂等の軟質の樹脂19が上記半導体チップ3を包み込むようにして充填されている。そして、その余の構成は、図1ないし図4に示した形態と同様である。
【0039】
上記の構成において、第1の内部リード10の内端にパラボラ部が形成されていることにより、樹脂パッケージ4の熱収縮時に第1の内部リード10が引き抜き方向へ移動することを阻止しうることは、容易に理解されよう。また、第2の内部リード20には、クランク状の折曲部を介して段下げされたワイヤボンディング領域が形成されていることから、図8を参照して説明したのと同様の作用により、樹脂パッケージ4の熱収縮時にワイヤと第2の内部リードとの接続点が絶対位置に対して動くことを緩和ないしは解消し、ワイヤWの断線を回避しうることも、容易に理解されよう。
【0040】
くわえて、半導体チップ3は、第1の内部リード10のパラボラ部10aの内部にボンディングされているので、樹脂パッケージ3の上面に凸レンズ部6が形成されていることとあいまって、たとえば半導体素子としてのLEDチップが発する光の多くを、対象物に向けて効率的に照射することができる。また、半導体チップ3は軟質樹脂19に覆われて熱応力等から保護されるが、この軟質樹脂は、製造過程においてチップボンディングおよびワイヤボンディング後の製造用フレームのパラボラ部に液状樹脂を滴下すればよく、製造工程上きわめて好都合となる。
【0041】
以上のように、本願発明に係る上記の各半導体装置によれば、ハンダリフローの手法によって面実装する場合のワイヤ破断の不具合の発生が効果的に抑制され、装置の信頼性が向上する。
【図面の簡単な説明】
【図1】 本願発明の一実施形態に係る半導体装置の全体構成を示す斜視図である。
【図2】 図1に示す半導体装置の平面図である。
【図3】 図1のIII −III 線に沿う断面図である。
【図4】 図1のIV−IV線に沿う断面図である。
【図5】 本願発明の半導体装置の製造工程の説明図である。
【図6】 本願発明の半導体装置の製造工程の説明図である。
【図7】 本願発明の半導体装置の製造工程の説明図である。
【図8】 本願発明の作用説明図である。
【図9】 本願発明の他の実施形態に係る半導体装置の要部断面図である。
【図10】 本願発明の参考例としての半導体装置の要部断面図である。
【図11】 本願発明のさらに他の実施形態に係る半導体装置の要部断面図である。
【図12】 従来の半導体装置の全体構成を示す斜視図である。
【図13】 図12のXIII−XIII線に沿う断面図である。
【符号の説明】
A 半導体装置
W ワイヤ
1,2 リード端子
3 半導体チップ
4 樹脂パッケージ
6 凸レンズ
7 製造用フレーム
10 第1の内部リード
11 第1の外部リード
20 第2の内部リード
21 第2の外部リード
11a,21a 接続端子部
15 チップボンディング領域
16 ワイヤボンディング領域[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a resin package type semiconductor device which can be surface-mounted on an appropriate circuit board or the like, and more particularly to a semiconductor device suitably used as a light emitting portion or a light receiving portion of an optical sensor.
[0002]
[Background Art and Problems to be Solved by the Invention]
An example of a conventional resin package type semiconductor device is shown in FIGS. The semiconductor device A is configured as a so-called frame type light emitting diode (LED) manufactured using a frame obtained by punching and forming a metal plate. Specifically, a pair of
[0003]
The light-emitting diode A configured as described above is surface-mounted on an
[0004]
That is, if surface mounting is to be performed by the solder reflow technique, cream solder is applied in advance to the back side of the
[0005]
While the solder paste is solidified at, for example, about 183 ° C., the
[0006]
The heat shrinkage rate of the
[0007]
The present invention has been conceived under the circumstances described above, and when a semiconductor device is mounted on a circuit board or the like using a solder reflow technique, the wire does not break in the resin package. The challenge is to do so.
[0008]
DISCLOSURE OF THE INVENTION
In order to solve the above problems, the present invention takes the following technical means.
[0009]
That is, the semiconductor device provided by the first aspect of the present invention is arranged to be opposed to the first internal lead having a die bonding region on the inner end portion where the semiconductor chip is mounted, and the first internal lead, A second internal lead having a wire bonding region electrically connected to the semiconductor chip via a wire at an inner end, a first internal lead, and the semiconductor chip or the second internal lead are encapsulated. A resin package formed in a substantially rectangular shape having a thickness in plan view, and a planar connection terminal continuous to the outer end of the first internal lead and extending to the outside of the resin package. A first external lead having a portion formed thereon and an outer end of the second internal lead and extending to the outside of the resin package; Comprising a second external lead that surface connection terminal portions are formed for the Surface mounted by solder reflow A semiconductor device, While the glass transition point of the resin package is lower than the solidification temperature of the solder during surface mounting by the solder reflow, The first internal lead is Its inner part against its outer part Die bonding area Formed to be low And the second internal lead is Its inner part against its outer part Wire bonding area Bend in a crank shape to be low It is characterized by being.
[0010]
Further, the semiconductor device provided by the second aspect of the present invention is arranged to face the first internal lead having a die bonding region on the inner end portion on which the semiconductor chip is mounted, and the first internal lead, A second internal lead having a wire bonding region electrically connected to the semiconductor chip via a wire at an inner end, a first internal lead, and the semiconductor chip or the second internal lead are encapsulated. A resin package formed in a substantially rectangular shape having a thickness in plan view, and a planar connection terminal continuous to the outer end of the first internal lead and extending to the outside of the resin package. A first external lead having a portion formed therein, and an outer end of the second internal lead, and extending to the outside of the resin package and facing the substrate Comprising a second external lead that surface connection terminal portions are formed, the Surface mounted by solder reflow A semiconductor device, While the glass transition point of the resin package is lower than the solidification temperature of the solder during surface mounting by the solder reflow, The first internal lead is Its inner part against its outer part Die bonding area Bend in a crank shape to be higher And the second internal lead is Its inner part against its outer part Wire bonding area Bend in a crank shape to be higher It is characterized by being.
[0011]
[0012]
The resin package in each of the above semiconductor devices is basically a transparent epoxy resin. However, when selecting a light emitting element or a light receiving element as a semiconductor chip, in order to radiate infrared light to the outside or selectively detect infrared light, it does not transmit visible light but transmits infrared light. In some cases, a resin that has been treated so that it looks black to the naked eye is used. In any case, basically, an epoxy resin having translucency is adopted as a material for the resin package, and therefore, in this case, its linear expansion coefficient is relatively large.
[0013]
The semiconductor device is configured as a resin package type semiconductor device that can be surface-mounted on an appropriate circuit board or the like because a part of the first and second external leads is a planar connection terminal portion with respect to the substrate. Yes. In this configuration, for example, when the semiconductor device is mounted on a circuit board or the like so as to be used as a light emitting portion or a light receiving portion of an optical sensor, a solder reflow method or the like is employed as described above.
[0014]
In the semiconductor device according to the first aspect and the second aspect of the present invention, each internal lead is bent in a crank shape so that the chip bonding region and the wire bonding region at each inner end thereof are To be lower or higher than the outer part of each internal lead Has been. Therefore, in surface mounting by solder reflow, the leads (internal leads or external leads) are resin packaged in the process of the temperature decreasing from the solder solidification temperature (for example, 183 ° C) to the glass transition point of the epoxy resin (for example, 120 ° C). The crank-shaped bent portion tries to prevent the relative pulling movement of the lead even if a force for relatively pulling out from the coil acts. Therefore, the stress acting on the connection portion between the wire and the second internal lead can be reduced, and the wire can be eliminated or reduced. In addition, even if the resin package is softened due to the temperature above the glass transition point and movement of the lead with respect to the resin package occurs, the internal lead has a stepped portion with the crank bent portion as a fulcrum. A rotational displacement occurs such that the lowered inner end moves up or the raised inner end moves down. As a result of this rotational displacement, even if the outer part of the inner lead actually moves in the pulling direction with respect to the resin package, the inner end of the inner lead does not move in the lead pulling direction, or this Movement is reduced. Accordingly, this also reduces the stress acting between the wire and the second internal lead, and can eliminate or reduce the wire from being broken.
[0015]
[0016]
As a result, according to the semiconductor device of the present invention, it is substantially possible to surface mount the resin package type light receiving element manufactured in the frame format or the light emitting element on the substrate or the like by the solder reflow technique. .
[0017]
Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the drawings.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of the present invention will be specifically described with reference to the drawings.
[0019]
1 is an overall perspective view of an embodiment of a semiconductor device according to the first aspect of the present invention, FIG. 2 is a plan view, FIG. 3 is a cross-sectional view taken along line III-III in FIG. 1, and FIG. FIG. 5 to FIG. 7 are explanatory diagrams of the manufacturing process, FIG. 8 is an explanatory diagram of the operation, and FIG. 9 is an explanatory diagram of a main part of one embodiment of the semiconductor device according to the second aspect. 10 is an explanatory diagram of one embodiment of a semiconductor device according to the third aspect of the present invention, and FIG. 11 is an explanatory diagram of another embodiment of the semiconductor device according to the first aspect of the present invention. In these drawings, members or portions that are the same as or equivalent to those in the conventional example shown in FIGS. 12 and 13 are denoted by the same reference numerals.
[0020]
As shown in these drawings, the semiconductor device A includes a
[0021]
In the case of the present invention, an optical semiconductor chip is employed as the semiconductor chip. Specifically, a light emitting diode chip as a light emitting element, a photodiode chip as a light receiving element, or a phototransistor chip is employed. A
[0022]
The
[0023]
Thus, in the first aspect of the present invention, each of the first
[0024]
Further, the external leads 11 and 21 are also bent in a crank shape, and planar
[0025]
The
[0026]
The semiconductor device A having the above configuration is manufactured through the steps described below using a
[0027]
As shown in FIG. 6, the tip of one
[0028]
Next, as shown in FIG. 7, the portions to be the internal leads of the
[0029]
Subsequently, a lead cutting process is performed on the
[0030]
The semiconductor device A can be mounted on a substrate or the like by surface mounting by so-called solder reflow. That is,
[0031]
In the conventional example shown in FIG. 13, the problem of wire disconnection frequently occurs when trying to perform surface mounting by solder reflow as described above. In the semiconductor device A according to the present invention having the above configuration, the following description will be given. Thus, the problem of such wire breakage is solved or reduced.
[0032]
In a heated state (for example, 240 ° C.) in a reflow furnace, the
[0033]
Further, when a force in the pulling direction of the
[0034]
FIG. 9 shows a main part of an embodiment of the semiconductor device B according to the second aspect of the present invention. In the semiconductor device A according to the first embodiment, the inner end
[0035]
Even if comprised in this way, the effect similar to having described in 1st Embodiment can be anticipated. That is, the internal leads 10 and 20 being bent in a crank shape prevent the movement of the
[0036]
FIG. 10 shows the present invention. As a reference example Semiconductor device C Show. In this semiconductor device C, each
[0037]
With this configuration, even when the internal leads 10 and 20 are displaced in the drawing direction relative to the
[0038]
The present invention is not limited to the configuration of each embodiment described above. For example, the semiconductor device according to the first aspect of the present invention can be modified as shown in FIG. In the semiconductor device D shown in the figure, a cup-shaped
[0039]
In the above configuration, since the parabolic portion is formed at the inner end of the first
[0040]
In addition, since the
[0041]
As described above, according to each of the semiconductor devices according to the present invention, the occurrence of wire breakage in the case of surface mounting by the solder reflow technique is effectively suppressed, and the reliability of the device is improved.
[Brief description of the drawings]
FIG. 1 is a perspective view showing an overall configuration of a semiconductor device according to an embodiment of the present invention.
2 is a plan view of the semiconductor device shown in FIG. 1. FIG.
3 is a cross-sectional view taken along line III-III in FIG.
4 is a cross-sectional view taken along line IV-IV in FIG.
FIG. 5 is an explanatory diagram of the manufacturing process of the semiconductor device of the present invention;
FIG. 6 is an explanatory diagram of the manufacturing process of the semiconductor device of the present invention;
FIG. 7 is an explanatory diagram of the manufacturing process of the semiconductor device of the present invention;
FIG. 8 is an operation explanatory diagram of the present invention.
FIG. 9 is a fragmentary cross-sectional view of a semiconductor device according to another embodiment of the present invention;
FIG. 10 shows the present invention. As a reference example It is principal part sectional drawing of a semiconductor device.
FIG. 11 is a fragmentary cross-sectional view of a semiconductor device according to still another embodiment of the present invention;
FIG. 12 is a perspective view showing an entire configuration of a conventional semiconductor device.
13 is a cross-sectional view taken along line XIII-XIII in FIG.
[Explanation of symbols]
A Semiconductor device
W wire
1, 2 Lead terminal
3 Semiconductor chip
4 Resin package
6 Convex lens
7 Manufacturing frame
10 First internal lead
11 First external lead
20 Second internal lead
21 Second external lead
11a, 21a Connection terminal
15 Chip bonding area
16 Wire bonding area
Claims (6)
上記樹脂パッケージのガラス転移点は上記ハンダリフローによる面実装時のハンダの固化温度より低いものである一方、
上記第1の内部リードはその外方部に対して内方部のダイボンディング領域が低位となるように形成されているとともに、上記第2の内部リードはその外方部に対して内方部のワイヤボンディング領域が低位となるようにクランク状に折曲されていることを特徴とする、半導体装置。A first internal lead having a die bonding region on the inner end portion on which a semiconductor chip is mounted, and a wire bonding region disposed opposite to the first internal lead and electrically connected to the semiconductor chip via a wire. A second internal lead at the end; a first internal lead; a resin package formed in a substantially rectangular shape in plan view having a predetermined thickness so as to enclose the semiconductor chip or the second internal lead; A first external lead that is continuous with the outer end of the first internal lead and that extends outside the resin package and has a planar connection terminal portion with respect to the substrate; and the second internal lead with continuous to the outer end of the lead formed to extend outside of the resin package, and includes a second outer lead surface connection terminal portions are formed to the substrate, and A semiconductor device which is surface-mounted by Ndarifuro,
While the glass transition point of the resin package is lower than the solidification temperature of the solder during surface mounting by the solder reflow,
The first internal lead is formed so that the inner die bonding area is lower than the outer part, and the second inner lead is an inner part with respect to the outer part. A semiconductor device, wherein the wire bonding region is bent in a crank shape so as to be low .
上記樹脂パッケージのガラス転移点は上記ハンダリフローによる面実装時のハンダの固化温度より低いものである一方、
上記第1の内部リードはその外方部に対して内方部のダイボンディング領域が高位となるようにクランク状に折曲されているとともに、上記第2の内部リードはその外方部に対して内方部のワイヤボンディング領域が高位となるようにクランク状に折曲されていることを特徴とする、半導体装置。A first internal lead having a die bonding region on the inner end portion on which a semiconductor chip is mounted, and a wire bonding region disposed opposite to the first internal lead and electrically connected to the semiconductor chip via a wire. A second internal lead at the end; a first internal lead; a resin package formed in a substantially rectangular shape in plan view having a predetermined thickness so as to enclose the semiconductor chip or the second internal lead; A first external lead that is continuous with the outer end of the first internal lead and that extends outside the resin package and has a planar connection terminal portion with respect to the substrate; and the second internal lead with continuous to the outer end of the lead formed to extend outside of the resin package, and includes a second outer lead surface connection terminal portions are formed to the substrate, and A semiconductor device which is surface-mounted by Ndarifuro,
While the glass transition point of the resin package is lower than the solidification temperature of the solder during surface mounting by the solder reflow,
The first inner lead is bent in a crank shape so that the inner die bonding area is higher than the outer portion, and the second inner lead is bent with respect to the outer portion. A semiconductor device, wherein the inner wire bonding region is bent in a crank shape so as to be high .
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14958598A JP3908383B2 (en) | 1998-05-29 | 1998-05-29 | Semiconductor device |
TW088105730A TW414924B (en) | 1998-05-29 | 1999-04-12 | Semiconductor device of resin package |
EP99918313A EP1081761A4 (en) | 1998-05-29 | 1999-04-30 | Semiconductor device |
KR10-2000-7013195A KR100372945B1 (en) | 1998-05-29 | 1999-04-30 | Semiconductor device |
CNB998067652A CN1233039C (en) | 1998-05-29 | 1999-04-30 | Semiconductor device |
US09/701,239 US6603148B1 (en) | 1998-05-29 | 1999-04-30 | Semiconductor device |
PCT/JP1999/002356 WO1999063594A1 (en) | 1998-05-29 | 1999-04-30 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14958598A JP3908383B2 (en) | 1998-05-29 | 1998-05-29 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11346008A JPH11346008A (en) | 1999-12-14 |
JP3908383B2 true JP3908383B2 (en) | 2007-04-25 |
Family
ID=15478427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14958598A Expired - Fee Related JP3908383B2 (en) | 1998-05-29 | 1998-05-29 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3908383B2 (en) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10131698A1 (en) * | 2001-06-29 | 2003-01-30 | Osram Opto Semiconductors Gmbh | Surface-mountable radiation-emitting component and method for its production |
JP2003031848A (en) * | 2001-07-13 | 2003-01-31 | Seiwa Electric Mfg Co Ltd | Solid-state light emitting lamp and its manufacturing method |
CN100499099C (en) | 2003-01-16 | 2009-06-10 | 松下电器产业株式会社 | Lead frame for a semiconductor device |
WO2006098545A2 (en) | 2004-12-14 | 2006-09-21 | Seoul Opto Device Co., Ltd. | Light emitting device having a plurality of light emitting cells and package mounting the same |
EP2280430B1 (en) | 2005-03-11 | 2020-01-01 | Seoul Semiconductor Co., Ltd. | LED package having an array of light emitting cells coupled in series |
WO2007135707A1 (en) | 2006-05-18 | 2007-11-29 | Nichia Corporation | Resin molded body and surface-mounted light emitting device, and manufacturing method thereof |
JP5023781B2 (en) * | 2006-11-13 | 2012-09-12 | 日亜化学工業株式会社 | Light emitting device |
JP4795293B2 (en) * | 2007-03-30 | 2011-10-19 | ローム株式会社 | Semiconductor light emitting device |
JP2008258530A (en) * | 2007-04-09 | 2008-10-23 | Rohm Co Ltd | Semiconductor light-emitting device |
JP5026848B2 (en) * | 2007-04-19 | 2012-09-19 | スタンレー電気株式会社 | Optical semiconductor device and manufacturing method thereof |
JP5691681B2 (en) * | 2010-03-15 | 2015-04-01 | 日亜化学工業株式会社 | Light emitting device |
AU2011353319B2 (en) | 2010-12-28 | 2014-01-23 | Nichia Corporation | Light emitting device and method for manufacturing same |
JP5959255B2 (en) * | 2012-03-22 | 2016-08-02 | エスアイアイ・セミコンダクタ株式会社 | Semiconductor device |
JP6097496B2 (en) * | 2012-06-21 | 2017-03-15 | 旭化成エレクトロニクス株式会社 | Infrared sensor manufacturing method |
KR101524043B1 (en) * | 2013-10-28 | 2015-05-29 | 주식회사 루멘스 | Lead frame for light emitting device package, light emitting device package, backlight unit and illumination device |
JP6361560B2 (en) * | 2015-04-09 | 2018-07-25 | 豊田合成株式会社 | Light emitting device |
CN108133926B (en) * | 2017-12-14 | 2024-05-24 | 常州星海电子股份有限公司 | Rectifier bridge |
CN108878405A (en) * | 2018-07-02 | 2018-11-23 | 深圳市槟城电子有限公司 | A kind of protective device and preparation method thereof, electronic equipment |
JP7054019B2 (en) * | 2020-04-27 | 2022-04-13 | 日亜化学工業株式会社 | Resin molded body and surface mount type light emitting device and their manufacturing method |
-
1998
- 1998-05-29 JP JP14958598A patent/JP3908383B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11346008A (en) | 1999-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3908383B2 (en) | Semiconductor device | |
US6602737B2 (en) | Semiconductor package with heat-dissipating structure and method of making the same | |
KR100372945B1 (en) | Semiconductor device | |
EP1662565B1 (en) | Semiconductor package | |
KR100867575B1 (en) | Power module package improved heat radiating capability and method for manufacturing the same | |
US6372625B1 (en) | Semiconductor device having bonding wire spaced from semiconductor chip | |
JP4545956B2 (en) | Semiconductor device and manufacturing method thereof | |
TWI400013B (en) | Surface mounted chip resistor with flexible leads and manufacturing method thereof | |
JP3808627B2 (en) | Surface mount semiconductor device | |
JP3993302B2 (en) | Semiconductor device | |
KR19980032479A (en) | Surface installation TO-220 package and its manufacturing process | |
JPS5952854A (en) | Manufacture of insulation type semiconductor device | |
CN109671834B (en) | LED chip CSP packaging structure with double-side light emitting and packaging method thereof | |
JP3127584B2 (en) | Semiconductor device using resin hollow package | |
JP3825197B2 (en) | Semiconductor device | |
US8686545B2 (en) | Semiconductor device and method for manufacturing the same | |
JPH11112036A (en) | Surface mounting semiconductor device | |
JP3609617B2 (en) | Reflective sensor | |
JPH1051034A (en) | Surface-mount electronic component, its manufacture, method for mounting the component on circuit board, and circuit board mounting the component | |
US20050189625A1 (en) | Lead-frame for electonic devices with extruded pads | |
JP3556834B2 (en) | Semiconductor device | |
JPH11346005A (en) | Optical semiconductor device | |
JP3631372B2 (en) | Resin package type semiconductor device | |
JP4398223B2 (en) | Semiconductor device | |
JP3699783B2 (en) | Chip-type semiconductor and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060608 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070118 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |