JPH11346005A - Optical semiconductor device - Google Patents

Optical semiconductor device

Info

Publication number
JPH11346005A
JPH11346005A JP10149582A JP14958298A JPH11346005A JP H11346005 A JPH11346005 A JP H11346005A JP 10149582 A JP10149582 A JP 10149582A JP 14958298 A JP14958298 A JP 14958298A JP H11346005 A JPH11346005 A JP H11346005A
Authority
JP
Japan
Prior art keywords
resin package
semiconductor device
lead
optical semiconductor
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10149582A
Other languages
Japanese (ja)
Inventor
Masashi Sano
正志 佐野
Nobuaki Suzuki
伸明 鈴木
Shinichi Suzuki
慎一 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP10149582A priority Critical patent/JPH11346005A/en
Publication of JPH11346005A publication Critical patent/JPH11346005A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

PROBLEM TO BE SOLVED: To provide an optical semiconductor device capable of taking a surface mounting step by solder reflow technique posing no problem at all. SOLUTION: An optical semiconductor device is provided with a resin package, the first and second inner leads 41 and 51 in parallel or almost in parallel with each other to be extended inward from one end of the resin package, a semiconductor chip 3 bonded onto the inner end of the first lead 41, a wire W connecting the inner ends of this semiconductor chip 3 and the second inner lead 51, the first and second outer leads 42 and 52 while a connecting terminal making the surface contact with a substrate is formed on the first and second outer leads 42 and 52. On such a constitution, the resin package is provided with the first translucent resin package part 21 sealing the inner ends of the first and second inner leads 41 and 42, the semiconductor chip 3 and the wire W on the front end side as well as the second heat resistant resin package part 22 on the base end side.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本願発明は、光センサなどの
発光部または受光部として好適に使用される光学半導体
装置に関し、とくに、基板等に対して面実装可能に構成
されたものに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical semiconductor device suitably used as a light emitting portion or a light receiving portion of an optical sensor or the like, and more particularly, to an optical semiconductor device which can be mounted on a substrate or the like.

【0002】[0002]

【従来の技術】光学半導体装置のうちの発光ダイオード
には、いわゆる発光ダイオードランプと称される形態の
ものがあり、かつこのような形態の発光ダイオードを面
実装可能に構成する場合がある。図10は、このような
面実装可能に形成された発光ダイオードランプを示して
いる。先端がドーム型に形成された略円柱状の透光性樹
脂パッケージ2内には、発光ダイオード(LED)チッ
プ3が内蔵されている。この樹脂パッケージ2内には、
その底部から2本のリードが延入しており、その一方の
リード4の先端にLEDチップ3がボンディングされて
いるとともに、このLEDチップ3の上面電極と他方の
リード5との間がワイヤWによって結線されている。上
記一方のリード4の先端は、型押し成形によってパラボ
ラ部が形成されており、上記LEDチップ3はこのパラ
ボラ部4aの底部にボンディングされている。これによ
り、LEDチップ3から発した光を効果的に樹脂パッケ
ージ2の先端側に向けて放射することができる。また、
上記の2本のリード4,5は、金属薄板によって形成さ
れていて、樹脂パッケージ2の底部から延出する部位が
外部リード42,52を形成している。そしてこの外部
リード42,52は、クランク状に折曲されて、その先
端が面的な接続端子部42a,52aとされている。こ
の面的な接続端子部42a,52aは、樹脂パッケージ
2の一側面と対応して延出している。
2. Description of the Related Art A light emitting diode in an optical semiconductor device has a form called a so-called light emitting diode lamp, and a light emitting diode of such a form is sometimes configured to be surface mountable. FIG. 10 shows a light emitting diode lamp formed so as to be surface mountable. A light emitting diode (LED) chip 3 is built in a substantially cylindrical translucent resin package 2 having a dome-shaped tip. In this resin package 2,
Two leads extend from the bottom thereof, and an LED chip 3 is bonded to the tip of one of the leads 4, and a wire W is provided between the upper electrode of the LED chip 3 and the other lead 5. Are connected by The tip of the one lead 4 has a parabolic portion formed by embossing, and the LED chip 3 is bonded to the bottom of the parabolic portion 4a. Thereby, the light emitted from the LED chip 3 can be effectively radiated toward the front end side of the resin package 2. Also,
The two leads 4 and 5 are formed of a thin metal plate, and portions extending from the bottom of the resin package 2 form external leads 42 and 52. The external leads 42 and 52 are bent in a crank shape, and the distal ends thereof are formed as planar connection terminal portions 42a and 52a. The planar connection terminal portions 42a and 52a extend corresponding to one side surface of the resin package 2.

【0003】上記構成の発光ダイオード3を基板6等に
面実装する場合、いわゆるハンダリフローの手法が採用
される。すなわち、基板6上の導体パッド8にはあらか
じめハンダペーストを印刷等によって塗布しておき、上
記発光ダイオード3をその外部リード42,52の接続
端子部42a,52aが上記導体パッド8上に対応して
位置するように載置する。そして、この状態の基板をリ
フロー炉に導入して加熱した後、冷却する。
When the light emitting diode 3 having the above configuration is surface-mounted on the substrate 6 or the like, a so-called solder reflow technique is employed. That is, a solder paste is applied to the conductor pads 8 on the substrate 6 in advance by printing or the like, and the connection terminals 42a, 52a of the external leads 42, 52 correspond to the conductor pads 8, respectively. And place it so that Then, the substrate in this state is introduced into a reflow furnace, heated, and then cooled.

【0004】リフロー炉内の温度はハンダの再溶融を促
すためにたとえば200℃以上に設定される。リフロー
炉内においてハンダペースト中のハンダ成分が再溶融す
るとともに樹脂溶剤成分が消散し、温度低下にともなっ
てハンダ成分が固化することにより、外部リード42,
52と基板上の導体パッド8間が電気的に接続され、同
時にこれらの間の機械的な接続も達成される。
The temperature in the reflow furnace is set to, for example, 200 ° C. or higher in order to promote re-melting of the solder. In the reflow furnace, the solder component in the solder paste is re-melted, the resin solvent component is dissipated, and the solder component is solidified with a decrease in temperature.
An electrical connection is made between the contact pads 52 and the conductor pads 8 on the substrate, and at the same time, a mechanical connection between them is achieved.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記の
従来の面実装型発光ダイオード1においては、次のよう
な問題がある。
However, the above-mentioned conventional surface mount type light emitting diode 1 has the following problems.

【0006】樹脂パッケージ2は透光性を備える必要か
ら、たとえば透明エポキシ樹脂が採用される。この透明
エポキシ樹脂は、いわゆるフィラ成分が含まれておら
ず、したがって、線膨張係数が比較的大きいという傾向
をもつ。そうすると、リフロー炉による加熱によって樹
脂パッケージが熱膨張した後の冷却過程において、ハン
ダ固化温度(たとえば183℃)で外部リード42,5
2が基板に固定された後もなお樹脂パッケージ2が熱収
縮を続けることから、リード4,5と樹脂パッケージ2
との境界に大きな熱ストレスが作用する。このような熱
ストレスにより、樹脂パッケージ2がリード4,5にそ
ってひび割れしたり、樹脂パッケージ2とリード4,5
とが実質上剥離したりすることがあり、そうすると、樹
脂パッケージ内へ水分等が侵入し、動作不良や著しい寿
命低下をもらたす。
Since the resin package 2 needs to have a light transmitting property, for example, a transparent epoxy resin is employed. This transparent epoxy resin does not contain a so-called filler component, and thus tends to have a relatively large coefficient of linear expansion. Then, in the cooling process after the resin package thermally expands due to heating by the reflow furnace, the external leads 42, 5 are set at the solder solidification temperature (for example, 183 ° C.).
After the resin package 2 is fixed to the substrate, the resin package 2 continues to be thermally contracted.
Large heat stress acts on the boundary between Due to such thermal stress, the resin package 2 may be cracked along the leads 4 and 5, or the resin package 2 and the leads 4 and 5 may be cracked.
In some cases, moisture or the like may enter the resin package, resulting in malfunction and a significant reduction in life.

【0007】本願発明は、このような事情のもとで考え
出されたものであって、上記従来の欠点を解消している
ことを特徴としている。
[0007] The present invention has been conceived in view of such circumstances, and is characterized by solving the above-mentioned conventional disadvantages.

【0008】[0008]

【発明の開示】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。
DISCLOSURE OF THE INVENTION In order to solve the above problems, the present invention employs the following technical means.

【0009】すなわち、本願発明によって提供される光
学半導体装置は、樹脂パッケージと、この樹脂パッケー
ジにその一端から互いに平行または略平行関係を有して
延入する第1の内部リードおよび第2の内部リードと、
上記第1の内部リードの内端部にボンディングされる半
導体チップと、この半導体チップと上記第2の内部リー
ドの内端部間を結線するワイヤと、上記第1の内部リー
ドおよび第2のリードに連続して樹脂パッケージの一端
から外部に延出する第1の外部リードおよび第2の外部
リードとを備え、上記第1の外部リードおよび第2の外
部リードには、基板に面接触しうる接続端子部が形成さ
れている光学半導体装置であって、上記樹脂パッケージ
は、その先端側において上記第1および第2の内部リー
ドの内端部、半導体チップおよびワイヤを封止する透光
性の第1樹脂パッケージ部と、その基端側において上記
第1および第2の内部リードの外端部を包み込む耐熱性
の第2樹脂パッケージ部とを備えていることを特徴とし
ている。
That is, an optical semiconductor device provided by the present invention comprises a resin package, a first internal lead and a second internal lead extending from one end of the resin package in a parallel or substantially parallel relationship with each other. With the lead,
A semiconductor chip bonded to an inner end of the first internal lead; a wire connecting the semiconductor chip to an inner end of the second internal lead; a first internal lead and a second lead A first external lead and a second external lead extending from one end of the resin package to the outside continuously, and the first external lead and the second external lead can come into surface contact with the substrate. An optical semiconductor device in which a connection terminal portion is formed, wherein the resin package has a light transmitting property for sealing the inner ends of the first and second internal leads, a semiconductor chip, and a wire at a tip end side. It is characterized by comprising a first resin package part and a heat-resistant second resin package part surrounding the outer ends of the first and second internal leads on the base end side.

【0010】好ましい実施の形態においては、上記第2
樹脂パッケージ部は、不透明であって、明色系の着色が
施されている。
In a preferred embodiment, the second
The resin package portion is opaque and has a light-colored coloring.

【0011】好ましい実施の形態においてはさらに、上
記第1樹脂パッケージ部と第2樹脂パッケージ部の境界
面は、樹脂パッケージの先端側に向かって凹となってい
る。
In a preferred embodiment, the boundary between the first resin package and the second resin package is concave toward the front end of the resin package.

【0012】上記半導体チップは、LEDチップなどの
発光素子であっても、フォトダイオードやフォトトラン
ジスタなどの受光素子であってもよい。
The semiconductor chip may be a light-emitting element such as an LED chip or a light-receiving element such as a photodiode or a phototransistor.

【0013】上記樹脂パッケージのうち、先端側の第1
樹脂パッケージ部は、基本的には、フィラ成分を含まな
い透光性のエポキシ樹脂によって形成される。ただし、
半導体チップとして発光素子または受光素子を選択する
場合において、赤外光を外部に放射し、あるいは赤外光
を選択的に検出するべく、可視光を透過せず、赤外光を
透過しうるように処理された、肉眼では黒色に見える樹
脂を用いる場合もある。いずれにしても、基本的には、
透光性をもったエポキシ樹脂が第1樹脂パッケージ部の
材料として採択されるのであって、したがって、この場
合、その線膨張係数は比較的大きい。
In the above resin package, the first package on the tip side
The resin package portion is basically formed of a translucent epoxy resin containing no filler component. However,
When a light-emitting element or a light-receiving element is selected as a semiconductor chip, infrared light is emitted to the outside or infrared light is selectively detected so that visible light is not transmitted and infrared light is transmitted. In some cases, a resin that appears black when viewed with the naked eye may be used. In any case, basically,
The translucent epoxy resin is adopted as the material of the first resin package part, and therefore, in this case, its linear expansion coefficient is relatively large.

【0014】一方、樹脂パッケージのうちの基端側の第
2樹脂パッケージ部は、たとえば、白色のPPS(ポリ
フェニレンサルファイド)が採用される。
On the other hand, for the second resin package portion on the base end side of the resin package, for example, white PPS (polyphenylene sulfide) is employed.

【0015】本願発明に係る光学半導体装置は、上記第
1および第2の外部リードの一部を基板に対する面的な
接続端子部としていることから、適宜の回路基板などに
面実装可能な樹脂パッケージ型半導体装置として構成さ
れている。この構成では、たとえば上記半導体装置を光
センサの発光部または受光部などとして使用すべく回路
基板などに実装する場合には、既に述べたようにハンダ
リフローの手法などが採用される。
In the optical semiconductor device according to the present invention, since a part of the first and second external leads is used as a planar connection terminal portion with respect to the substrate, the resin package can be surface-mounted on an appropriate circuit board or the like. It is configured as a semiconductor device. In this configuration, for example, when the above-described semiconductor device is mounted on a circuit board or the like so as to be used as a light-emitting portion or a light-receiving portion of an optical sensor, a solder reflow method or the like is employed as described above.

【0016】本願発明に係る光学半導体装置において
は、樹脂パッケージのうち、外部リードが延出する側に
耐熱性樹脂からなる第2樹脂パッケージ部が配置されて
いる。そして、この第2樹脂パッケージ部として上記の
ようにPPSを採用する場合、その線膨張係数は透光性
のエポキシ樹脂よりも小さく、または耐熱性を有してい
るが故にエポキシ樹脂のように加熱によって軟化すると
いうこともない。このようなことから、ハンダリフロー
による面実装において、ハンダの固化温度(たとえば1
83℃)から温度が低下してゆく過程でかりに第2樹脂
パッケージ部に熱収縮が生じたとしても、その程度は小
さく、したがって、内部リードと第2樹脂パッケージ部
との境界が剥離したり、第2樹脂パッケージ部に割れが
生じたりして外部から樹脂パッケージ内に水分等が侵入
するという事態の発生が軽減され、ハンダリフローによ
って実装された光学半導体装置の信頼性が向上する。
In the optical semiconductor device according to the present invention, a second resin package portion made of a heat-resistant resin is disposed on the side of the resin package where the external leads extend. When PPS is employed as the second resin package as described above, its linear expansion coefficient is smaller than that of translucent epoxy resin, or it is heated like epoxy resin because of its heat resistance. There is no softening. Therefore, in the surface mounting by solder reflow, the solidification temperature of the solder (for example, 1
(83 ° C.), even if thermal shrinkage occurs in the second resin package part during the process of decreasing the temperature, the degree is small, and therefore, the boundary between the internal lead and the second resin package part peels off, Occurrence of a situation in which moisture or the like intrudes into the resin package from the outside due to the occurrence of cracks in the second resin package portion is reduced, and the reliability of the optical semiconductor device mounted by solder reflow is improved.

【0017】また、好ましい実施の形態のように、第2
樹脂パッケージ部を白色等の明色系に着色するととも
に、第1樹脂パッケージ部と第2樹脂パッケージ部の境
界面を樹脂パッケージの先端に向けて凹とする、すなわ
ち、この境界面をいわゆるパラボラ状とすることによ
り、半導体チップとして発光素子を採用する場合、半導
体チップが発する光のうち樹脂パッケージの基端側に向
かう光を前端側に向けて反射させ、樹脂パッケージの前
方に向けての効率的な光照射を行うことができる。逆
に、半導体チップとして受光素子を採用する場合におい
ても、樹脂パッケージの前方からの光を効率的に受光素
子に集光させることができる。この場合、内部リードに
対しては、その上面に半導体チップをボンディングすれ
ばよく、従来例のように内部リードの先端に型押しによ
るパラボラ部を形成する工程が不要となり、コスト的に
も有利となる。
Also, as in the preferred embodiment, the second
The resin package portion is colored in a bright color such as white, and the boundary surface between the first resin package portion and the second resin package portion is concave toward the tip of the resin package. By adopting the light emitting element as the semiconductor chip, by reflecting the light toward the base end side of the resin package among the light emitted from the semiconductor chip toward the front end side, the light is efficiently directed toward the front of the resin package. Light irradiation can be performed. Conversely, even when a light receiving element is used as a semiconductor chip, light from the front of the resin package can be efficiently focused on the light receiving element. In this case, a semiconductor chip may be bonded to the upper surface of the internal lead, and a step of forming a parabolic portion by embossing at the tip of the internal lead as in the conventional example is unnecessary, which is advantageous in cost. Become.

【0018】本願発明のその他の特徴および利点は、図
面を参照しつつ以下に行う詳細な説明から、より明らか
となろう。
[0018] Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the drawings.

【0019】[0019]

【発明の実施の形態】以下、本願発明の好ましい実施の
形態を図面を参照して具体的に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be specifically described below with reference to the drawings.

【0020】図1は本願発明の半導体装置の一実施形態
の全体斜視図、図2は平面図、図3は図1のIII −III
線に沿う断面図、図4は図1のIV−IV線に沿う断面図、
図5〜図8は製造工程の説明図、図9は作用説明図であ
る。これらの図において、図10に示した従来例と同一
または同等の部材または部分には、同一の符号を付して
ある。
FIG. 1 is an overall perspective view of one embodiment of a semiconductor device according to the present invention, FIG. 2 is a plan view, and FIG. 3 is III-III in FIG.
FIG. 4 is a sectional view taken along the line IV-IV in FIG. 1,
5 to 8 are explanatory diagrams of the manufacturing process, and FIG. 9 is an operational explanatory diagram. In these figures, the same or equivalent members or portions as those of the conventional example shown in FIG. 10 are denoted by the same reference numerals.

【0021】これらの図に示すように、この光学半導体
装置は、先端がドーム型をした略円柱形の樹脂パッケー
ジ2内に光学半導体チップ3が封止された構成をもって
おり、円柱形の軸線が水平方向を向くようにして基板6
等に面実装されるように構成されている。金属帯板状の
2本のリード4,5が樹脂パッケージ2の基端面から樹
脂パッケージ2内に延入している。ここで、各リード
4,5のうち、樹脂パッケージ2内に延入している部分
を内部リードといい、樹脂パッケージ2の外部に延出し
ている部分を外部リードという。
As shown in these figures, this optical semiconductor device has a configuration in which an optical semiconductor chip 3 is sealed in a substantially cylindrical resin package 2 having a dome-shaped tip, and a cylindrical axis line is formed. The substrate 6 is oriented horizontally.
And so on. Two metal strip-shaped leads 4 and 5 extend into the resin package 2 from the base end surface of the resin package 2. Here, of the leads 4 and 5, a portion extending into the resin package 2 is called an internal lead, and a portion extending outside the resin package 2 is called an external lead.

【0022】第1の内部リード41と第2の内部リード
51とは、平面視において互いに略平行をなしながら樹
脂パッケージ2内に略水平に延入しており、第1の内部
リード41の内端部上面には、光学半導体チップとして
のたとえばLEDチップ3がボンディングされている。
このLEDチップ3は、サイコロ状をしており、その底
面に全面電極が形成されるとともに、上面には、電極パ
ッドが形成されている。LEDチップ3の上面電極パッ
ドと第2の内部リード51との間は、金線等のワイヤW
で結線されている。このLEDチップ3は、各リード
4,5を介して両電極間に所定の電流を印加すると、活
性層が発光する。
The first internal lead 41 and the second internal lead 51 extend substantially horizontally into the resin package 2 while being substantially parallel to each other in plan view. For example, an LED chip 3 as an optical semiconductor chip is bonded to the upper surface of the end.
The LED chip 3 is in a dice shape, and has a whole surface electrode formed on the bottom surface and an electrode pad formed on the upper surface. A wire W such as a gold wire is provided between the upper electrode pad of the LED chip 3 and the second internal lead 51.
Are connected by The active layer of the LED chip 3 emits light when a predetermined current is applied between both electrodes via the leads 4 and 5.

【0023】第1の内部リード41に連続する第1の外
部リード42および第2の内部リード51に連続する第
2の外部リード52は、クランク状に折曲させられ、そ
の端部に基板に対して面的に接続されうる水平状の接続
端子部42a,52aが形成されている。この接続端子
部42a,52aの上下方向高さは、樹脂パッケージ2
の下側面とほぼ対応させられている。したがって、樹脂
パッケージ2の下側面、各外部リード42,52の接続
端子部42a,52aが水平面に接触することにより、
この光学半導体装置1は、基板等の水平面に安定的に載
置しうる。
A first external lead 42 which is continuous with the first internal lead 41 and a second external lead 52 which is continuous with the second internal lead 51 are bent in a crank shape, and the ends thereof are connected to the substrate. On the other hand, horizontal connection terminal portions 42a and 52a that can be connected in a planar manner are formed. The height of the connection terminals 42a and 52a in the vertical direction is
It is almost corresponded to the lower side. Therefore, the lower surface of the resin package 2 and the connection terminal portions 42a and 52a of the external leads 42 and 52 come into contact with a horizontal plane.
The optical semiconductor device 1 can be stably mounted on a horizontal surface such as a substrate.

【0024】上記樹脂パッケージ2は、先端側の第1樹
脂パッケージ部21と、基端側の第2樹脂パッケージ部
22を有して構成されている。第1樹脂パッケージ部2
1は、透光性を有する樹脂材料で形成され、各内部リー
ド41,51の内端部、第1の内部リード41にボンデ
ィングされるLEDチップ3、このLEDチップ3と第
2の内部リード51間を結線するワイヤWを内蔵してい
る。透光性を有する樹脂材料としては、フィラ成分を含
まないエポキシ樹脂が好適に採用される。一方、基端側
の第2樹脂パッケージ部22は、たとえばPPSなどの
不透明な耐熱性樹脂が好適に採用され、後述するよう
に、第1樹脂パッケージ部21との境界面を反射部とし
て機能させるべく、たとえば白色等の明色系の色彩が施
される。また、第1樹脂パッケージ部21と第2樹脂パ
ッケージ部22との境界面は、樹脂パッケージ2の先端
側に凹に、すなわち、パラボラ状とされている。
The resin package 2 has a first resin package portion 21 on the distal end side and a second resin package portion 22 on the proximal end side. First resin package 2
Reference numeral 1 denotes an inner end portion of each of the internal leads 41 and 51, an LED chip 3 bonded to the first internal lead 41, a LED chip 3 and a second internal lead 51, which are formed of a translucent resin material. A wire W for connecting between them is built in. As the translucent resin material, an epoxy resin containing no filler component is preferably used. On the other hand, an opaque heat-resistant resin such as PPS is preferably used for the second resin package portion 22 on the base end side, and a boundary surface with the first resin package portion 21 functions as a reflection portion as described later. For this purpose, for example, a bright color such as white is applied. The boundary surface between the first resin package portion 21 and the second resin package portion 22 is concave toward the tip end of the resin package 2, that is, has a parabolic shape.

【0025】上記構成を備える半導体装置1は、図5に
示すような製造用フレーム9を用い、以下に説明する工
程を経て製造される。製造用フレーム9は、金属薄板材
料を打ち抜きプレスして形成されるものであって、長手
方向に延びるサイドフレーム部10と、このサイドフレ
ーム部10から相互に略平行に延びる第1リード部4お
よび第2リード部5を備える。そして、符号Aで示す区
間の構成が長手方向に連続して形成される。各リード部
4,5は、上記各内部リード41,51およびこれに連
続する外部リード42,52となるべき部分である。
The semiconductor device 1 having the above-described structure is manufactured through the steps described below using a manufacturing frame 9 as shown in FIG. The manufacturing frame 9 is formed by stamping and pressing a sheet metal material, and includes a side frame portion 10 extending in a longitudinal direction, a first lead portion 4 extending substantially in parallel from the side frame portion 10 and A second lead section 5 is provided. Then, the configuration of the section indicated by the symbol A is formed continuously in the longitudinal direction. Each of the lead portions 4 and 5 is a portion to be each of the internal leads 41 and 51 and the external leads 42 and 52 connected thereto.

【0026】図6に示すように、上記製造用フレーム9
の第1リード部4の先端にLEDチップ3をボンディン
グするチップボンディング工程が施されるとともに、L
EDチップ3の上面電極と第2リード部5の先端との間
をワイヤWで結線するワイヤボンディング工程が施され
る。
As shown in FIG.
A chip bonding step of bonding the LED chip 3 to the tip of the first lead portion 4 of FIG.
A wire bonding step of connecting the upper surface electrode of the ED chip 3 and the tip of the second lead portion 5 with a wire W is performed.

【0027】次に、図7に示すように、各リード部の先
端におけるLEDチップないしワイヤWを完全に封止す
るようにして、第1樹脂パッケージ部21を形成する一
次モールド工程が施される。この第1樹脂パッケージ部
21を形成するべき樹脂材料としては、前述したように
透明エポキシ樹脂が好適に採用され、モールド法として
は、いわゆるトランスファモールド法が好適に採用され
る。このとき、樹脂パッケージ部21の先端はドーム状
に形成され、レンズとしての機能を与えるとともに、基
端側もやはりドーム状に形成される。これは、この基端
側に隣接して形成される第2樹脂パッケージ部22の境
界面を反射パラボラとして機能させるためである。
Next, as shown in FIG. 7, a primary molding step for forming the first resin package portion 21 is performed so as to completely seal the LED chip or the wire W at the tip of each lead portion. . As described above, a transparent epoxy resin is preferably used as a resin material for forming the first resin package portion 21, and a so-called transfer molding method is suitably used as a molding method. At this time, the distal end of the resin package portion 21 is formed in a dome shape to provide a function as a lens, and the base end side is also formed in a dome shape. This is because the boundary surface of the second resin package portion 22 formed adjacent to the base end side functions as a reflection parabola.

【0028】次に、図8に示すように、上記第1樹脂パ
ッケージ部の基端側に隣接して第2樹脂パッケージ部を
形成する二次モールド工程が施される。この第2樹脂パ
ッケージ部22を形成するべき材料としては、前述した
ように、白色PPSなどの耐熱性および機械的強度に優
れた材料が好適に採用される。モールド法としては、一
次モールド法と同様、トランスファモールド法が好適に
採用される。
Next, as shown in FIG. 8, a secondary molding step of forming a second resin package portion adjacent to the base end of the first resin package portion is performed. As a material for forming the second resin package portion 22, as described above, a material having excellent heat resistance and mechanical strength such as white PPS is suitably employed. As a molding method, a transfer molding method is suitably employed as in the primary molding method.

【0029】続いて、製造用フレームにリードカット工
程を施すとともに外部リードをクランク状に折曲するリ
ードフォーミング工程を施して最終的に図1〜図4に示
す個々の光学半導体装置を得る。
Subsequently, a lead cutting step is performed on the manufacturing frame and a lead forming step is performed to bend the external leads into a crank shape to finally obtain the individual optical semiconductor devices shown in FIGS.

【0030】次に、上記の構成の光学半導体装置1の作
用について説明する。
Next, the operation of the optical semiconductor device 1 having the above configuration will be described.

【0031】この光学半導体装置1は、前述したよう
に、平面状に安定して載置しうることから、いわゆるハ
ンダリフローの手法による面実装によって基板6等に実
装することができる。すなわち、基板6の導体パッド8
上にクリームハンダ7を印刷等によって塗布しておき、
そして、図9に示されるように導体パッド8と外部リー
ド42,52の接続端子部42a,52aとが対応する
ように位置決めしつつ半導体装置1を基板6上に載置す
る。そうして、この状態の基板6をリフロー炉に導入
し、かつその後冷却を行う。ハンダリフローのために、
リフロー炉の温度はたとえば200℃以上に設定され
る。リフロー炉内の熱により、クリームハンダ中のハン
ダ成分が再溶融するとともに、溶剤成分が消散する。溶
融ハンダは導体パッド8と外部リード42,52の接続
端子部42a,52aの双方に濡れた状態となる。そし
て、ハンダが冷却固化されると、半導体装置1は、基板
に対して電気的かつ機械的に接続され、実装が完了す
る。
As described above, since the optical semiconductor device 1 can be stably mounted in a planar shape, it can be mounted on the substrate 6 or the like by surface mounting by a so-called solder reflow method. That is, the conductor pads 8 of the substrate 6
Apply cream solder 7 on top by printing etc.
Then, as shown in FIG. 9, the semiconductor device 1 is placed on the substrate 6 while positioning the conductor pads 8 and the connection terminals 42a, 52a of the external leads 42, 52 so as to correspond to each other. Then, the substrate 6 in this state is introduced into a reflow furnace, and then cooled. For solder reflow,
The temperature of the reflow furnace is set to, for example, 200 ° C. or higher. Due to the heat in the reflow furnace, the solder component in the cream solder remelts and the solvent component dissipates. The molten solder is wet by both the conductor pads 8 and the connection terminals 42a and 52a of the external leads 42 and 52. When the solder is cooled and solidified, the semiconductor device 1 is electrically and mechanically connected to the substrate, and the mounting is completed.

【0032】両リード4,5を介してLEDチップ3に
電流印加を行うと、その活性層が発光する。光は、半導
体チップの周囲に向けて放射されるが、そのうち、第1
樹脂パッケージ部21の前方に向けて進行する光は、そ
のままドーム状の先端部から外部に放射させる。ドーム
状の先端部は、凸レンズ機能を発揮し、樹脂パッケージ
2の先端面から放射する光の方向を絞る。一方、半導体
チップ3が発する光のうち、第1樹脂パッケージ部21
の基端に向けて進行する光は、第1樹脂パッケージ部2
1と第2樹脂パッケージ部22のパラボラ状の境界面で
反射させられ、樹脂パッケージ2の先端部から外部へ放
射される。このように、この実施形態に係る光学半導体
装置1によれば、LEDチップ3が発する光を効率的に
樹脂パッケージ2の先端側から対象に向けて放射するこ
とができる。
When a current is applied to the LED chip 3 through the leads 4 and 5, the active layer emits light. Light is emitted toward the periphery of the semiconductor chip.
Light propagating toward the front of the resin package portion 21 is radiated to the outside from the dome-shaped tip. The dome-shaped tip portion functions as a convex lens and narrows the direction of light emitted from the tip surface of the resin package 2. On the other hand, of the light emitted by the semiconductor chip 3, the first resin package portion 21
Traveling toward the base end of the first resin package portion 2
The light is reflected at the parabolic boundary surface between the first and second resin package portions 22 and is radiated to the outside from the front end portion of the resin package 2. As described above, according to the optical semiconductor device 1 of this embodiment, the light emitted from the LED chip 3 can be efficiently emitted from the front end side of the resin package 2 toward the target.

【0033】第1樹脂パッケージ部21を形成する透光
性のエポキシ樹脂の線膨張係数は、たとえば11〜12×10
-5/℃と比較的大きく、しかも、たとえば120℃程度
のガラス転移点以上の温度で軟化する傾向をもつが、第
2樹脂パッケージ部22を形成するPPSの線膨張係数
はたとえば6〜7×10-5/と比較的小さく、しかも、耐
熱性および機械的強度に優れているために、たとえばリ
フロー炉の設定温度である200℃以上に加熱されても
軟化するといったことはない。
The coefficient of linear expansion of the translucent epoxy resin forming the first resin package portion 21 is, for example, 11 to 12 × 10
−5 / ° C., and tends to soften at a temperature equal to or higher than the glass transition point of, for example, about 120 ° C., but the linear expansion coefficient of the PPS forming the second resin package portion 22 is, for example, 6 to 7 ×. Since it is relatively small at 10 −5 / and has excellent heat resistance and mechanical strength, it does not soften even when heated to, for example, 200 ° C. or more, which is the set temperature of a reflow furnace.

【0034】したがって、樹脂パッケージ2における外
部リード42,52と境界する部分が上記のように耐熱
性および機械的強度に優れ、しかも線膨張係数が比較的
小さい第2樹脂パッケージ2が配置されている本願発明
の光学半導体装置においては、ハンダリフローの手法に
よる面実装の冷却過程において、第2樹脂パッケージ部
の熱収縮に起因してこの第2樹脂パッケージ部とリード
4,5との境界がストレスによってひび割れしたり、剥
離したりして、樹脂パッケージ2に外部から水分が侵入
するといった事態が発生することを、効果的に抑制する
ことができる。
Accordingly, the portion of the resin package 2 which borders the external leads 42 and 52 is excellent in heat resistance and mechanical strength as described above, and the second resin package 2 having a relatively small coefficient of linear expansion is arranged. In the optical semiconductor device of the present invention, in the cooling process of the surface mounting by the solder reflow method, the boundary between the second resin package portion and the leads 4 and 5 is caused by stress due to the heat shrinkage of the second resin package portion. It is possible to effectively suppress the occurrence of a situation in which water enters the resin package 2 from the outside due to cracking or peeling.

【0035】もちろん、この発明は上述した実施形態に
限定されるものではない。樹脂パッケージ2に内蔵する
べき光学半導体チップとしては、発光素子としてのLE
Dチップのほか、受光素子としてのフォトダイオード、
あるいはフォトトランジスタとすることも可能である。
Of course, the present invention is not limited to the embodiment described above. As an optical semiconductor chip to be built in the resin package 2, LE as a light emitting element is used.
In addition to the D chip, a photodiode as a light receiving element,
Alternatively, a phototransistor can be used.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本願発明に係る光学半導体装置の全体構成を示
す斜視図である。
FIG. 1 is a perspective view showing the overall configuration of an optical semiconductor device according to the present invention.

【図2】図1に示す半導体装置の平面図である。FIG. 2 is a plan view of the semiconductor device shown in FIG.

【図3】図1のIII −III 線に沿う断面図である。FIG. 3 is a sectional view taken along line III-III in FIG.

【図4】図1のIV−IV線に沿う断面図である。FIG. 4 is a sectional view taken along line IV-IV in FIG.

【図5】本願発明の半導体装置の製造工程の説明図であ
る。
FIG. 5 is an explanatory diagram of a manufacturing process of the semiconductor device of the present invention.

【図6】本願発明の半導体装置の製造工程の説明図であ
る。
FIG. 6 is an explanatory diagram of a manufacturing process of the semiconductor device of the present invention.

【図7】本願発明の半導体装置の製造工程の説明図であ
る。
FIG. 7 is an explanatory diagram of a manufacturing process of the semiconductor device of the present invention.

【図8】本願発明の半導体装置の製造工程の説明図であ
る。
FIG. 8 is an explanatory diagram of a manufacturing process of the semiconductor device of the present invention.

【図9】本願発明の作用説明図である。FIG. 9 is an operation explanatory view of the present invention.

【図10】従来の半導体装置の全体構成を示す斜視図で
ある。
FIG. 10 is a perspective view showing the overall configuration of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1 光学半導体装置 2 樹脂パッケージ 3 LEDチップ 4,5 リード部 21 第1樹脂パッケージ部 22 第2樹脂パッケージ部 DESCRIPTION OF SYMBOLS 1 Optical semiconductor device 2 Resin package 3 LED chip 4, 5 Lead part 21 First resin package part 22 Second resin package part

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 樹脂パッケージと、この樹脂パッケージ
にその一端から互いに平行または略平行関係を有して延
入する第1の内部リードおよび第2の内部リードと、上
記第1の内部リードの内端部にボンディングされる半導
体チップと、この半導体チップと上記第2の内部リード
の内端部間を結線するワイヤと、上記第1の内部リード
および第2のリードに連続して樹脂パッケージの一端か
ら外部に延出する第1の外部リードおよび第2の外部リ
ードとを備え、上記第1の外部リードおよび第2の外部
リードには、基板に面接触しうる接続端子部が形成され
ている光学半導体装置であって、 上記樹脂パッケージは、その先端側において上記第1お
よび第2の内部リードの内端部、半導体チップおよびワ
イヤを封止する透光性の第1樹脂パッケージ部と、その
基端側において上記第1および第2の内部リードの外端
部を包み込む耐熱性の第2樹脂パッケージ部とを備えて
いることを特徴とする、光学半導体装置。
1. A resin package, a first internal lead and a second internal lead extending parallel to or substantially parallel to each other from one end of the resin package, and A semiconductor chip bonded to an end, a wire connecting the semiconductor chip to the inner end of the second internal lead, and one end of a resin package connected to the first internal lead and the second lead A first external lead and a second external lead extending from the outside to the outside, and the first external lead and the second external lead are formed with connection terminal portions capable of making surface contact with the substrate. An optical semiconductor device, wherein the resin package has a light-transmissive first resin package that seals inner ends of the first and second internal leads, a semiconductor chip, and a wire at a tip end side. Di unit, characterized in that a second resin package portion of the heat-resistant enveloping outer ends of the first and second inner leads at its base end side, an optical semiconductor device.
【請求項2】 上記第2樹脂パッケージ部は、不透明で
あって、明色系の着色が施されている、請求項1に記載
の光学半導体装置。
2. The optical semiconductor device according to claim 1, wherein the second resin package portion is opaque and is colored in a bright color.
【請求項3】 上記第1樹脂パッケージ部と第2樹脂パ
ッケージ部の境界面は、樹脂パッケージの先端側に向か
って凹となっている、請求項2に記載の光学半導体装
置。
3. The optical semiconductor device according to claim 2, wherein a boundary surface between the first resin package portion and the second resin package portion is concave toward a tip end of the resin package.
【請求項4】 上記半導体チップは、発光素子または受
光素子である、請求項1ないし3のいずれかに記載の光
学半導体装置。
4. The optical semiconductor device according to claim 1, wherein said semiconductor chip is a light emitting element or a light receiving element.
【請求項5】 請求項1ないし4のいずれかに記載の光
学半導体装置であって、この半導体装置は、ハンダリフ
ローの手法によって基板に対して面実装されていること
を特徴とする、光学半導体装置。
5. The optical semiconductor device according to claim 1, wherein said semiconductor device is surface-mounted on a substrate by a solder reflow technique. apparatus.
JP10149582A 1998-05-29 1998-05-29 Optical semiconductor device Pending JPH11346005A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10149582A JPH11346005A (en) 1998-05-29 1998-05-29 Optical semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10149582A JPH11346005A (en) 1998-05-29 1998-05-29 Optical semiconductor device

Publications (1)

Publication Number Publication Date
JPH11346005A true JPH11346005A (en) 1999-12-14

Family

ID=15478359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10149582A Pending JPH11346005A (en) 1998-05-29 1998-05-29 Optical semiconductor device

Country Status (1)

Country Link
JP (1) JPH11346005A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10131698A1 (en) * 2001-06-29 2003-01-30 Osram Opto Semiconductors Gmbh Surface-mountable radiation-emitting component and method for its production
JP2005159296A (en) * 2003-11-06 2005-06-16 Sharp Corp Package structure of optodevice
JP2007324213A (en) * 2006-05-30 2007-12-13 Stanley Electric Co Ltd Semiconductor display device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10131698A1 (en) * 2001-06-29 2003-01-30 Osram Opto Semiconductors Gmbh Surface-mountable radiation-emitting component and method for its production
US7436002B2 (en) 2001-06-29 2008-10-14 Osram Gmbh Surface-mountable radiation-emitting component
JP2005159296A (en) * 2003-11-06 2005-06-16 Sharp Corp Package structure of optodevice
JP2007324213A (en) * 2006-05-30 2007-12-13 Stanley Electric Co Ltd Semiconductor display device

Similar Documents

Publication Publication Date Title
US7963674B2 (en) Light emitting diode package having flexible PCT directly connected to light source
KR100372945B1 (en) Semiconductor device
KR100843884B1 (en) Flip chip type led lighting device and manufacturing method thereof
US8207546B2 (en) Semiconductor light-emitting device and method for manufacturing the same
JP3908383B2 (en) Semiconductor device
JP2007049152A (en) Led package and its manufacturing method
JP2006501657A (en) Light source module and method for manufacturing the light source module
JP5535750B2 (en) Light emitting element module
US7508129B2 (en) Surface mount LED
JPWO2009130743A1 (en) Optical element package, semiconductor light emitting device and lighting device
JP3808627B2 (en) Surface mount semiconductor device
JPH11330131A (en) Semiconductor device
JPH1050734A (en) Chip type semiconductor
JP2010087181A (en) Package for optical elements, semiconductor light emitting apparatus, and illuminator
JPH11346005A (en) Optical semiconductor device
JP4831958B2 (en) Surface mount type LED
KR100634928B1 (en) Led lamp and method for manufacturing the same
JP3638328B2 (en) Surface mount type photocoupler and manufacturing method thereof
JP3967459B2 (en) Semiconductor device
JP3127584B2 (en) Semiconductor device using resin hollow package
JP3609617B2 (en) Reflective sensor
JP2007173271A (en) Package for housing light emitting device
JPH1051034A (en) Surface-mount electronic component, its manufacture, method for mounting the component on circuit board, and circuit board mounting the component
JP4389263B2 (en) Manufacturing method of semiconductor light emitting device
JP3857419B2 (en) Reflective sensor

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060307

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060606