JP3906498B2 - 固体撮像装置および半導体装置 - Google Patents
固体撮像装置および半導体装置 Download PDFInfo
- Publication number
- JP3906498B2 JP3906498B2 JP20980896A JP20980896A JP3906498B2 JP 3906498 B2 JP3906498 B2 JP 3906498B2 JP 20980896 A JP20980896 A JP 20980896A JP 20980896 A JP20980896 A JP 20980896A JP 3906498 B2 JP3906498 B2 JP 3906498B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- bias
- voltage
- power supply
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置および半導体装置に関し、特にバイアス電圧を発生するバイアス発生回路を同一の基板上に有する固体撮像装置および半導体装置に関する。
【０００２】
【従来の技術】
半導体装置が組み込まれる応用製品において、低価格化に伴って部品点数の削減が重要な課題となってきている。ＣＣＤ(Charge Coupled Device) に代表される固体撮像装置においても、その駆動の簡略化や動作電圧の無調整化、また部品点数の削減のために、従来外付けとなっていたバイアス発生回路などが、固体撮像装置内に取り込まれる傾向にある。
【０００３】
【発明が解決しようとする課題】
しかしながら、バイアス発生回路の内蔵化は、従来の外付けによるバイアス発生回路とは異なり、デバイスの電源電圧変動がそのまま、内部発生バイアス電圧に影響を及ぼすようになる。従来例として図９に、抵抗分割を利用したＶｓｕｂバイアス発生回路を内蔵したＣＣＤ固体撮像装置の構成例を示す。なお、このＶｓｕｂバイアス発生回路で発生されるＶｓｕｂバイアス電圧は、基板に印加される基板バイアス電圧として用いられる。
【０００４】
図９において、ＣＣＤ固体撮像装置９１と同一の基板９２上にＶｓｕｂバイアス発生回路９３が実装されている。このＶｓｕｂバイアス発生回路９３は、ポリシリコンなどからなる抵抗分割回路によって構成され、デバイス電源端子９４と接地されたグランド端子９５との間に接続されている。また、Ｖｓｕｂバイアス発生回路９３の抵抗分割点Ｑは基板９２に接続されるとともに、外部入力端子９６に接続されている。
【０００５】
このように、ＣＣＤ固体撮像装置９１に内蔵されたＶｓｕｂバイアス発生回路９３において、外部からデバイス電源端子９４に供給される電源電圧Ｖｄｄが変動した場合、抵抗分割点Ｑの電位は、電源電圧Ｖｄｄの変動に比例した形で変動する。このＶｓｕｂバイアス電圧の変動は、ＣＣＤ固体撮像装置９１の取扱い電荷量などに影響を与えるため、電源電圧Ｖｄｄが変動した場合に、ＣＣＤ固体撮像装置９１の撮像出力が安定化しないなど、Ｖｓｕｂバイアス電圧の変動による問題点が発生する。
【０００６】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、内部発生バイアス電圧の電源電圧変動による変動をなくし、デバイス動作を安定化し得る固体撮像装置および半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】
本発明では、バイアス電圧を発生するバイアス発生回路を同一の基板上に有する固体撮像装置や半導体装置において、外部から供給される電源電圧を安定化してバイアス発生回路にその電源電圧として与えるインバータを有する安定化回路を備え、前記バイアス発生回路は、前記安定化回路の回路出力端子にゲートが、外部から電源電圧が供給される電源端子にドレインが接続されたデプレッションタイプのＭＯＳトランジスタと、当該ＭＯＳトランジスタのソースにゲートおよびドレインが接続され、グランド端子にソースが接続されたＭＯＳトランジスタとからなるソースフォロア回路によって構成されている。
【０００８】
上記構成の固体撮像装置や半導体装置において、安定化回路のインバータは外部から与えられる電源電圧が変動しても、その変動の影響を受けない安定した電圧を出力し、バイアス発生回路にその電源電圧として与える。これにより、バイアス発生回路は常に一定の電圧を基準として動作し、電源電圧変動の影響を受けることなく、安定したバイアス電圧を発生する。よって、デバイス動作が安定化する。
【０００９】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照しつつ詳細に説明する。図１は、ＣＣＤ固体撮像装置に適用された本発明の一実施形態を示す構成図である。
【００１０】
図１において、行列状に配列されて入射光をその光量に応じた電荷量の信号電荷に変換する複数個のセンサ部１１と、これらセンサ部１１の垂直列ごとに設けられかつ各センサ部１１から読み出された信号電荷を垂直転送する複数本の垂直ＣＣＤ１２とによって撮像エリア１３が構成されている。撮像エリア１３の図の下側には、水平ＣＣＤ１４が配置されている。水平ＣＣＤ１４は、複数本の垂直ＣＣＤ１２からライン単位で移される信号電荷を順に水平転送する。
【００１１】
水平ＣＣＤ１２の転送先側の端部には、例えばフローティング・ディフュージョン・アンプ（ＦＤＡ）構成の電荷電圧変換部１５が設けられている。この電荷電圧変換部１５は、水平ＣＣＤ１２によって順に水平転送されてきた信号電荷を電圧信号に変換する。電荷電圧変換部１５の出力電圧は、例えばソースフォロワ回路からなる出力回路１６を経た後、出力端子２１から外部に出力される。以上により、インターライン転送（ＩＴ）方式のＣＣＤ固体撮像装置１０が構成されている。
【００１２】
このＣＣＤ固体撮像装置１０と同一の基板２０上には、Ｖｓｕｂバイアス電圧を発生するＶｓｕｂバイアス発生回路３１と、このＶｓｕｂバイアス発生回路３１に対してその電源電圧として安定化した電圧を与える安定化回路３２とが実装されている。Ｖｓｕｂバイアス発生回路３１は、ポリシリコンなどからなる抵抗分割回路によって構成され、安定化回路３２の回路出力端子３３と接地されたグランド端子２２との間に接続されている。Ｖｓｕｂバイアス発生回路３１の抵抗分割点Ｐ１は、基板２０に接続されるとともに、外部入力端子２３に接続されている。
【００１３】
ＣＣＤ固体撮像装置１０において、センサ部１１に蓄積される信号電荷量は、基板２０側のポテンシャルバリアの高さによって決定される。このポテンシャルバリアの高さは、基板２０に印加されるバイアス電圧によって決まる。この基板バイアス電圧として、Ｖｓｕｂバイアス発生回路３１の抵抗分割点Ｐ１の電圧、即ちＶｓｕｂバイアス電圧が基板２０に与えられる。
【００１４】
また、電子シャッタ動作時には、外部入力端子２３を介して入力される高い電圧のシャッタパルスが、Ｖｓｕｂバイアス電圧に重畳されて基板２０に印加される。このシャッタパルスが基板２０に印加されることで、基板２０側のポテンシャルバリアが崩れるため、センサ部１１に蓄積された信号電荷が基板２０に掃き捨てられる。したがって、シャッタパルスの発生タイミングによってセンサ部１１での信号電荷の蓄積時間、即ち露光時間が決まる。
【００１５】
安定化回路３２は、デバイス電源端子２４とグランド端子２２との間に接続され、デバイス電源端子２４を介して外部から供給される電源電圧Ｖｄｄを安定化し、回路出力端子３３を介してＶｓｕｂバイアス発生回路３１に電源電圧として供給する。この安定化回路３２の回路構成の一例を図２に示す。図２において、安定化回路３２は、固定バイアス回路４１と、インバータ回路４２とから構成されている。固定バイアス回路４１は、Ｖｓｕｂバイアス発生回路３１と同様に、ポリシリコンなどからなる抵抗分割回路によって構成され、デバイス電源端子２４とグランド端子２２との間に接続されている。
【００１６】
インバータ回路４２は、ゲートおよびドレインがデバイス電源端子２４に接続されたＮｃｈＭＯＳトランジスタＱ１１と、このＮｃｈＭＯＳトランジスタＱ１１のソースにドレインが、グランド端子２２にソースがそれぞれ接続され、固定バイアス発生回路４１の抵抗分割点Ｐ２の電圧Ｖｂをゲート入力とするＮｃｈＭＯＳトランジスタＱ１２とからなるＮ‐ＭＯＳインバータ構成となっている。そして、ＮｃｈＭＯＳトランジスタＱ１１，Ｑ１２のソース・ドレイン共通接続点Ｐ３が回路出力端子３３に接続されている。
【００１７】
上記構成の安定化回路３２において、インバータ回路４２は、デバイス電源端子２４に与えられる供給電源電圧Ｖｄｄが固定の場合には、図３のＶｉ‐Ｖｏ特性図に示すように、その入力電圧Ｖｉが高くなると、出力電圧Ｖｏが低くなる。また、入力電圧Ｖｉが固定の場合は、図４のＶｄｄ‐Ｖｏ特性図に示すように、供給電源電圧Ｖｄｄが高くなると、出力電圧Ｖｏもこれに比例して高くなる。一方、固定バイアス回路４１は、図５のＶｄｄ‐Ｖｂ特性図に示すように、供給電源電圧Ｖｄｄの変動に比例してバイアス電圧Ｖｄが高くなる。
【００１８】
以上説明した固定バイアス回路４１およびインバータ回路４２の特性より、安定化回路３２において、供給電源電圧Ｖｄｄが高くなるときの出力電圧Ｖｏの変動は、図６のＶｄｄ‐Ｖｏ特性図に示すようになる。すなわち、インバータ出力が供給電源電圧Ｖｄｄの上昇とともに上がるため、回路出力端子３３の出力電圧Ｖｏの値は高くなろうとする。
【００１９】
しかしながら、インバータ回路４２の入力電圧Ｖｉとなる固定バイアス回路４１の出力電圧Ｖｂも供給電源電圧Ｖｄｄの上昇に伴って上昇するため、インバータ回路４２の入力電圧Ｖｉに対して出力電圧Ｖｏは下がろうとする。この供給電源電圧Ｖｄｄの変動に比例した出力電圧Ｖｏの上昇と、インバータ回路４２の入力電圧Ｖｉに逆比例した出力電圧Ｖｏの低下がお互いに相殺し合うことにより、安定化回路３２は供給電源電圧Ｖｄｄの変動に対して出力電圧Ｖｏが変動しないようになる。
【００２０】
さて、図１において、安定化回路３２の回路出力端子３３は、デバイス電源端子２４に供給される電源電圧Ｖｄｄの変動に対してその出力電圧Ｖｏが変化しないことから、この出力電圧Ｖｏを基準バイアスとして動作するＶｓｕｂバイアス発生回路３１の抵抗分割点Ｐ１の電位は、供給電源電圧Ｖｄｄの変動に対して変化しない。
【００２１】
その結果、抵抗分割点Ｐ１の電圧として得られるＶｓｕｂバイアス電圧が安定化するため、デバイス自体が電源電圧変動に対して安定化することになる。すなわち、ＣＣＤ固体撮像装置１０においては、基板２０に印加されるＶｓｕｂバイアス電圧によってセンサ部１１に蓄積される信号電荷量などのＣＣＤ固体撮像装置１０の動作特性が決まることから、Ｖｓｕｂバイアス電圧の電源電圧変動による変動がなくなることにより、ＣＣＤ固体撮像装置１０の撮像出力が安定化することになる。
【００２２】
なお、上記実施形態においては、ＣＣＤ固体撮像装置１０に適用した場合について説明したが、本発明は、ＣＣＤ固体撮像装置１０への適用に限定されるものではなく、バイアス発生回路を同一の基板上に有するＣＣＤリニアセンサやＣＣＤ遅延素子、さらにはＣＣＤに限らず半導体装置全般に対して同様に適用することが可能である。
【００２３】
また、上記実施形態では、Ｖｓｕｂバイアス発生回路３１をポリシリコン抵抗による分割回路構成としたが、これに限定されるものではない。例えば、図７に示すように、ゲートとドレインが共通接続されたＭＯＳトランジスタＱ２１，Ｑ２２を安定化回路３２の回路出力端子３３とデバイスのグランド端子２２との間に直列に接続した回路構成のものでも良い。これは、安定化回路３２の固定バイアス回路４１についても同様のことが言える。
【００２４】
Ｖｓｕｂバイアス発生回路３１についてはさらに、図８に示すように、安定化回路３２の回路出力端子３３にゲートが、デバイス電源端子２４にドレインが接続されたデプレッションタイプのＭＯＳトランジスタＱ３１と、このＭＯＳトランジスタＱ３１のソースにゲートおよびドレインが接続され、グランド端子２２にソースが接続されたＭＯＳトランジスタＱ３２とからなるソースフォロワ回路などのインピーダンス変換回路を用いて構成することも可能である。
【００２５】
【発明の効果】
以上説明したように、本発明によれば、バイアス電圧を発生するバイアス発生回路を同一の基板上に有する固体撮像装置や半導体装置において、外部から供給される電源電圧をインバータを有する安定化回路によって安定化してバイアス発生回路にその電源電圧として与える構成としたことにより、電源電圧変動の影響を受けない、常に安定したバイアス電圧を発生できるので、デバイスの動作も安定化できることになる。また、デバイスの動作電圧にマージンが増えるため、デバイスの動作電源の選択肢が広がることにもなる。
【図面の簡単な説明】
【図１】ＣＣＤ固体撮像装置に適用された本発明の一実施形態を示す構成図である。
【図２】安定化回路の具体的な構成の一例を示す回路図である。
【図３】インバータ回路のＶｉ‐Ｖｏ特性図である。
【図４】インバータ回路のＶｄｄ‐Ｖｏ特性図である。
【図５】固定バイアス回路のＶｄｄ‐Ｖｂ特性図である。
【図６】安定化回路のＶｄｄ‐Ｖｏ特性図である。
【図７】Ｖｓｕｂバイアス発生回路の他の例を示す回路図である。
【図８】Ｖｓｕｂバイアス発生回路のさらに他の例を示す回路図である。
【図９】従来例を示す構成図である。
【符号の説明】
１０ ＣＣＤ固体撮像装置 １１ センサ部 １２ 垂直ＣＣＤ
１３ 撮像エリア １４ 水平ＣＣＤ １５ 電荷電圧変換部
２０ 基板 ２２ グランド端子 ２３ 外部入力端子
２４ デバイス電源端子 ３１ Ｖｓｕｂバイアス発生回路
３２ 安定化回路 ３３ 回路出力端子 ４１ 固定バイアス回路
４２ インバータ回路
【発明の属する技術分野】
本発明は、固体撮像装置および半導体装置に関し、特にバイアス電圧を発生するバイアス発生回路を同一の基板上に有する固体撮像装置および半導体装置に関する。
【０００２】
【従来の技術】
半導体装置が組み込まれる応用製品において、低価格化に伴って部品点数の削減が重要な課題となってきている。ＣＣＤ(Charge Coupled Device) に代表される固体撮像装置においても、その駆動の簡略化や動作電圧の無調整化、また部品点数の削減のために、従来外付けとなっていたバイアス発生回路などが、固体撮像装置内に取り込まれる傾向にある。
【０００３】
【発明が解決しようとする課題】
しかしながら、バイアス発生回路の内蔵化は、従来の外付けによるバイアス発生回路とは異なり、デバイスの電源電圧変動がそのまま、内部発生バイアス電圧に影響を及ぼすようになる。従来例として図９に、抵抗分割を利用したＶｓｕｂバイアス発生回路を内蔵したＣＣＤ固体撮像装置の構成例を示す。なお、このＶｓｕｂバイアス発生回路で発生されるＶｓｕｂバイアス電圧は、基板に印加される基板バイアス電圧として用いられる。
【０００４】
図９において、ＣＣＤ固体撮像装置９１と同一の基板９２上にＶｓｕｂバイアス発生回路９３が実装されている。このＶｓｕｂバイアス発生回路９３は、ポリシリコンなどからなる抵抗分割回路によって構成され、デバイス電源端子９４と接地されたグランド端子９５との間に接続されている。また、Ｖｓｕｂバイアス発生回路９３の抵抗分割点Ｑは基板９２に接続されるとともに、外部入力端子９６に接続されている。
【０００５】
このように、ＣＣＤ固体撮像装置９１に内蔵されたＶｓｕｂバイアス発生回路９３において、外部からデバイス電源端子９４に供給される電源電圧Ｖｄｄが変動した場合、抵抗分割点Ｑの電位は、電源電圧Ｖｄｄの変動に比例した形で変動する。このＶｓｕｂバイアス電圧の変動は、ＣＣＤ固体撮像装置９１の取扱い電荷量などに影響を与えるため、電源電圧Ｖｄｄが変動した場合に、ＣＣＤ固体撮像装置９１の撮像出力が安定化しないなど、Ｖｓｕｂバイアス電圧の変動による問題点が発生する。
【０００６】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、内部発生バイアス電圧の電源電圧変動による変動をなくし、デバイス動作を安定化し得る固体撮像装置および半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】
本発明では、バイアス電圧を発生するバイアス発生回路を同一の基板上に有する固体撮像装置や半導体装置において、外部から供給される電源電圧を安定化してバイアス発生回路にその電源電圧として与えるインバータを有する安定化回路を備え、前記バイアス発生回路は、前記安定化回路の回路出力端子にゲートが、外部から電源電圧が供給される電源端子にドレインが接続されたデプレッションタイプのＭＯＳトランジスタと、当該ＭＯＳトランジスタのソースにゲートおよびドレインが接続され、グランド端子にソースが接続されたＭＯＳトランジスタとからなるソースフォロア回路によって構成されている。
【０００８】
上記構成の固体撮像装置や半導体装置において、安定化回路のインバータは外部から与えられる電源電圧が変動しても、その変動の影響を受けない安定した電圧を出力し、バイアス発生回路にその電源電圧として与える。これにより、バイアス発生回路は常に一定の電圧を基準として動作し、電源電圧変動の影響を受けることなく、安定したバイアス電圧を発生する。よって、デバイス動作が安定化する。
【０００９】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照しつつ詳細に説明する。図１は、ＣＣＤ固体撮像装置に適用された本発明の一実施形態を示す構成図である。
【００１０】
図１において、行列状に配列されて入射光をその光量に応じた電荷量の信号電荷に変換する複数個のセンサ部１１と、これらセンサ部１１の垂直列ごとに設けられかつ各センサ部１１から読み出された信号電荷を垂直転送する複数本の垂直ＣＣＤ１２とによって撮像エリア１３が構成されている。撮像エリア１３の図の下側には、水平ＣＣＤ１４が配置されている。水平ＣＣＤ１４は、複数本の垂直ＣＣＤ１２からライン単位で移される信号電荷を順に水平転送する。
【００１１】
水平ＣＣＤ１２の転送先側の端部には、例えばフローティング・ディフュージョン・アンプ（ＦＤＡ）構成の電荷電圧変換部１５が設けられている。この電荷電圧変換部１５は、水平ＣＣＤ１２によって順に水平転送されてきた信号電荷を電圧信号に変換する。電荷電圧変換部１５の出力電圧は、例えばソースフォロワ回路からなる出力回路１６を経た後、出力端子２１から外部に出力される。以上により、インターライン転送（ＩＴ）方式のＣＣＤ固体撮像装置１０が構成されている。
【００１２】
このＣＣＤ固体撮像装置１０と同一の基板２０上には、Ｖｓｕｂバイアス電圧を発生するＶｓｕｂバイアス発生回路３１と、このＶｓｕｂバイアス発生回路３１に対してその電源電圧として安定化した電圧を与える安定化回路３２とが実装されている。Ｖｓｕｂバイアス発生回路３１は、ポリシリコンなどからなる抵抗分割回路によって構成され、安定化回路３２の回路出力端子３３と接地されたグランド端子２２との間に接続されている。Ｖｓｕｂバイアス発生回路３１の抵抗分割点Ｐ１は、基板２０に接続されるとともに、外部入力端子２３に接続されている。
【００１３】
ＣＣＤ固体撮像装置１０において、センサ部１１に蓄積される信号電荷量は、基板２０側のポテンシャルバリアの高さによって決定される。このポテンシャルバリアの高さは、基板２０に印加されるバイアス電圧によって決まる。この基板バイアス電圧として、Ｖｓｕｂバイアス発生回路３１の抵抗分割点Ｐ１の電圧、即ちＶｓｕｂバイアス電圧が基板２０に与えられる。
【００１４】
また、電子シャッタ動作時には、外部入力端子２３を介して入力される高い電圧のシャッタパルスが、Ｖｓｕｂバイアス電圧に重畳されて基板２０に印加される。このシャッタパルスが基板２０に印加されることで、基板２０側のポテンシャルバリアが崩れるため、センサ部１１に蓄積された信号電荷が基板２０に掃き捨てられる。したがって、シャッタパルスの発生タイミングによってセンサ部１１での信号電荷の蓄積時間、即ち露光時間が決まる。
【００１５】
安定化回路３２は、デバイス電源端子２４とグランド端子２２との間に接続され、デバイス電源端子２４を介して外部から供給される電源電圧Ｖｄｄを安定化し、回路出力端子３３を介してＶｓｕｂバイアス発生回路３１に電源電圧として供給する。この安定化回路３２の回路構成の一例を図２に示す。図２において、安定化回路３２は、固定バイアス回路４１と、インバータ回路４２とから構成されている。固定バイアス回路４１は、Ｖｓｕｂバイアス発生回路３１と同様に、ポリシリコンなどからなる抵抗分割回路によって構成され、デバイス電源端子２４とグランド端子２２との間に接続されている。
【００１６】
インバータ回路４２は、ゲートおよびドレインがデバイス電源端子２４に接続されたＮｃｈＭＯＳトランジスタＱ１１と、このＮｃｈＭＯＳトランジスタＱ１１のソースにドレインが、グランド端子２２にソースがそれぞれ接続され、固定バイアス発生回路４１の抵抗分割点Ｐ２の電圧Ｖｂをゲート入力とするＮｃｈＭＯＳトランジスタＱ１２とからなるＮ‐ＭＯＳインバータ構成となっている。そして、ＮｃｈＭＯＳトランジスタＱ１１，Ｑ１２のソース・ドレイン共通接続点Ｐ３が回路出力端子３３に接続されている。
【００１７】
上記構成の安定化回路３２において、インバータ回路４２は、デバイス電源端子２４に与えられる供給電源電圧Ｖｄｄが固定の場合には、図３のＶｉ‐Ｖｏ特性図に示すように、その入力電圧Ｖｉが高くなると、出力電圧Ｖｏが低くなる。また、入力電圧Ｖｉが固定の場合は、図４のＶｄｄ‐Ｖｏ特性図に示すように、供給電源電圧Ｖｄｄが高くなると、出力電圧Ｖｏもこれに比例して高くなる。一方、固定バイアス回路４１は、図５のＶｄｄ‐Ｖｂ特性図に示すように、供給電源電圧Ｖｄｄの変動に比例してバイアス電圧Ｖｄが高くなる。
【００１８】
以上説明した固定バイアス回路４１およびインバータ回路４２の特性より、安定化回路３２において、供給電源電圧Ｖｄｄが高くなるときの出力電圧Ｖｏの変動は、図６のＶｄｄ‐Ｖｏ特性図に示すようになる。すなわち、インバータ出力が供給電源電圧Ｖｄｄの上昇とともに上がるため、回路出力端子３３の出力電圧Ｖｏの値は高くなろうとする。
【００１９】
しかしながら、インバータ回路４２の入力電圧Ｖｉとなる固定バイアス回路４１の出力電圧Ｖｂも供給電源電圧Ｖｄｄの上昇に伴って上昇するため、インバータ回路４２の入力電圧Ｖｉに対して出力電圧Ｖｏは下がろうとする。この供給電源電圧Ｖｄｄの変動に比例した出力電圧Ｖｏの上昇と、インバータ回路４２の入力電圧Ｖｉに逆比例した出力電圧Ｖｏの低下がお互いに相殺し合うことにより、安定化回路３２は供給電源電圧Ｖｄｄの変動に対して出力電圧Ｖｏが変動しないようになる。
【００２０】
さて、図１において、安定化回路３２の回路出力端子３３は、デバイス電源端子２４に供給される電源電圧Ｖｄｄの変動に対してその出力電圧Ｖｏが変化しないことから、この出力電圧Ｖｏを基準バイアスとして動作するＶｓｕｂバイアス発生回路３１の抵抗分割点Ｐ１の電位は、供給電源電圧Ｖｄｄの変動に対して変化しない。
【００２１】
その結果、抵抗分割点Ｐ１の電圧として得られるＶｓｕｂバイアス電圧が安定化するため、デバイス自体が電源電圧変動に対して安定化することになる。すなわち、ＣＣＤ固体撮像装置１０においては、基板２０に印加されるＶｓｕｂバイアス電圧によってセンサ部１１に蓄積される信号電荷量などのＣＣＤ固体撮像装置１０の動作特性が決まることから、Ｖｓｕｂバイアス電圧の電源電圧変動による変動がなくなることにより、ＣＣＤ固体撮像装置１０の撮像出力が安定化することになる。
【００２２】
なお、上記実施形態においては、ＣＣＤ固体撮像装置１０に適用した場合について説明したが、本発明は、ＣＣＤ固体撮像装置１０への適用に限定されるものではなく、バイアス発生回路を同一の基板上に有するＣＣＤリニアセンサやＣＣＤ遅延素子、さらにはＣＣＤに限らず半導体装置全般に対して同様に適用することが可能である。
【００２３】
また、上記実施形態では、Ｖｓｕｂバイアス発生回路３１をポリシリコン抵抗による分割回路構成としたが、これに限定されるものではない。例えば、図７に示すように、ゲートとドレインが共通接続されたＭＯＳトランジスタＱ２１，Ｑ２２を安定化回路３２の回路出力端子３３とデバイスのグランド端子２２との間に直列に接続した回路構成のものでも良い。これは、安定化回路３２の固定バイアス回路４１についても同様のことが言える。
【００２４】
Ｖｓｕｂバイアス発生回路３１についてはさらに、図８に示すように、安定化回路３２の回路出力端子３３にゲートが、デバイス電源端子２４にドレインが接続されたデプレッションタイプのＭＯＳトランジスタＱ３１と、このＭＯＳトランジスタＱ３１のソースにゲートおよびドレインが接続され、グランド端子２２にソースが接続されたＭＯＳトランジスタＱ３２とからなるソースフォロワ回路などのインピーダンス変換回路を用いて構成することも可能である。
【００２５】
【発明の効果】
以上説明したように、本発明によれば、バイアス電圧を発生するバイアス発生回路を同一の基板上に有する固体撮像装置や半導体装置において、外部から供給される電源電圧をインバータを有する安定化回路によって安定化してバイアス発生回路にその電源電圧として与える構成としたことにより、電源電圧変動の影響を受けない、常に安定したバイアス電圧を発生できるので、デバイスの動作も安定化できることになる。また、デバイスの動作電圧にマージンが増えるため、デバイスの動作電源の選択肢が広がることにもなる。
【図面の簡単な説明】
【図１】ＣＣＤ固体撮像装置に適用された本発明の一実施形態を示す構成図である。
【図２】安定化回路の具体的な構成の一例を示す回路図である。
【図３】インバータ回路のＶｉ‐Ｖｏ特性図である。
【図４】インバータ回路のＶｄｄ‐Ｖｏ特性図である。
【図５】固定バイアス回路のＶｄｄ‐Ｖｂ特性図である。
【図６】安定化回路のＶｄｄ‐Ｖｏ特性図である。
【図７】Ｖｓｕｂバイアス発生回路の他の例を示す回路図である。
【図８】Ｖｓｕｂバイアス発生回路のさらに他の例を示す回路図である。
【図９】従来例を示す構成図である。
【符号の説明】
１０ ＣＣＤ固体撮像装置 １１ センサ部 １２ 垂直ＣＣＤ
１３ 撮像エリア １４ 水平ＣＣＤ １５ 電荷電圧変換部
２０ 基板 ２２ グランド端子 ２３ 外部入力端子
２４ デバイス電源端子 ３１ Ｖｓｕｂバイアス発生回路
３２ 安定化回路 ３３ 回路出力端子 ４１ 固定バイアス回路
４２ インバータ回路
Claims (8)
- バイアス電圧を発生するバイアス発生回路を同一の基板上に有する固体撮像装置であって、
外部から供給される電源電圧を安定化して前記バイアス発生回路にその電源電圧として与えるインバータを有する安定化回路を備え、
前記バイアス発生回路は、前記安定化回路の回路出力端子にゲートが、外部から電源電圧が供給される電源端子にドレインが接続されたデプレッションタイプのＭＯＳトランジスタと、当該ＭＯＳトランジスタのソースにゲートおよびドレインが接続され、グランド端子にソースが接続されたＭＯＳトランジスタとからなるソースフォロア回路によって構成されている
ことを特徴とする固体撮像装置。 - 前記バイアス電圧は、前記基板に印加される基板バイアス電圧であることを特徴とする請求項１記載の固体撮像装置。
- 前記安定化回路は更に固定バイアス回路を有する
ことを特徴とする請求項１記載の固体撮像装置。 - 前記固定バイアス回路が抵抗分割回路からなり、前記インバータが２つのトランジスタからなり、
前記固定バイアス回路の抵抗分割点の電圧を前記インバータの一方のトランジスタのゲート入力とする
ことを特徴とする請求項３記載の固体撮像装置。 - バイアス電圧を発生するバイアス発生回路を同一の基板上に有する半導体装置であって、
外部から供給される電源電圧を安定化して前記バイアス発生回路にその電源電圧として与えるインバータを有する安定化回路を備え、
前記バイアス発生回路は、前記安定化回路の回路出力端子にゲートが、外部から電源電圧が供給される電源端子にドレインが接続されたデプレッションタイプのＭＯＳトランジスタと、当該ＭＯＳトランジスタのソースにゲートおよびドレインが接続され、グランド端子にソースが接続されたＭＯＳトランジスタとからなるソースフォロア回路によって構成されている
ことを特徴とする半導体装置。 - 前記バイアス電圧は、前記基板に印加される基板バイアス電圧であることを特徴とする請求項５記載の半導体装置。
- 前記安定化回路は更に固定バイアス回路を有する
ことを特徴とする請求項５記載の半導体装置。 - 前記固定バイアス回路が抵抗分割回路からなり、前記インバータが２つのトランジスタからなり、
前記固定バイアス回路の抵抗分割点の電圧を前記インバータの一方のトランジスタのゲート入力とする
ことを特徴とする請求項７記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20980896A JP3906498B2 (ja) | 1996-08-08 | 1996-08-08 | 固体撮像装置および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20980896A JP3906498B2 (ja) | 1996-08-08 | 1996-08-08 | 固体撮像装置および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1056597A JPH1056597A (ja) | 1998-02-24 |
| JP3906498B2 true JP3906498B2 (ja) | 2007-04-18 |
Family
ID=16578953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20980896A Expired - Fee Related JP3906498B2 (ja) | 1996-08-08 | 1996-08-08 | 固体撮像装置および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3906498B2 (ja) |
-
1996
- 1996-08-08 JP JP20980896A patent/JP3906498B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1056597A (ja) | 1998-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7956919B2 (en) | Method for driving semiconductor device having capacitive load, method and apparatus for driving load, and electronic apparatus | |
| US7745776B2 (en) | Photo detecting apparatus comprising a current control element | |
| EP0734026B1 (en) | Switching circuit and charge transfer device using same | |
| US20060221220A1 (en) | Output-Compensated Buffers with Source-Follower Input Structure and Image Capture Devices Using Same | |
| US6734907B1 (en) | Solid-state image pickup device with integration and amplification | |
| JP2004312724A (ja) | 複数のピクセルセンサの組を有する画像センサ | |
| US5287393A (en) | Charge transfer device equipped with charge signal detector improved in sensitivity as well as in voltage amplification | |
| KR100436074B1 (ko) | 안정한 저전압동작이 가능한 증폭형 고체촬상장치용출력회로 | |
| US20030020001A1 (en) | Pixel structure for imaging devices | |
| JP3906498B2 (ja) | 固体撮像装置および半導体装置 | |
| US6862041B2 (en) | Circuit for processing charge detecting signal having FETS with commonly connected gates | |
| JPH09321269A (ja) | 固体撮像装置 | |
| KR100279294B1 (ko) | 개선된 이득을 가지는 소오스 팔로워 회로 및그것을 이용한 고체 촬상 장치의 출력 회로 | |
| JPH10136266A (ja) | 固体撮像装置 | |
| JP3675593B2 (ja) | バイアス回路、固体撮像素子およびカメラシステム | |
| US4825292A (en) | Picture pick-up device including a solid-state sensor and operating with a signal interference reduction | |
| JP2009141548A (ja) | 基板バイアス発生回路、固体撮像装置および撮像装置 | |
| JP2967704B2 (ja) | 赤外線撮像素子 | |
| JP2902156B2 (ja) | 撮像センサ | |
| EP0951142A2 (en) | Cmos imager column buffer gain compensation circuit | |
| JP2000223688A (ja) | 固体撮像装置およびカメラシステム | |
| KR100414862B1 (ko) | 스위칭회로및이것을사용한전하전송장치 | |
| JPH1032325A (ja) | スイッチング回路およびこれを用いた電荷転送装置 | |
| JPH01190179A (ja) | 雑音低減回路 | |
| JPH1041494A (ja) | 電荷電圧変換部の出力回路およびこれを備えた電荷転送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051227 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060905 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061102 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |