JP3906125B2 - 光ディスク装置及びそのプログラム - Google Patents
光ディスク装置及びそのプログラム Download PDFInfo
- Publication number
- JP3906125B2 JP3906125B2 JP2002228575A JP2002228575A JP3906125B2 JP 3906125 B2 JP3906125 B2 JP 3906125B2 JP 2002228575 A JP2002228575 A JP 2002228575A JP 2002228575 A JP2002228575 A JP 2002228575A JP 3906125 B2 JP3906125 B2 JP 3906125B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- error correction
- servo
- optical disc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Recording Or Reproduction (AREA)
- Rotational Drive Of Disk (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光ディスク装置及びそのプログラムに関する。
【０００２】
【従来の技術】
従来、光ディスク装置でのスピンドル制御では、ＣＤ−Ｒ／ＲＷ等の光ディスクから絶対時間（ＡＴＩＰ：Ａｂｓｏｌｕｔｅ Ｔｉｍｅ Ｉｎ Ｐｒｅｇｒｏｏｖｅ）情報を取得し、実際の回転速度を検出することで、ラフサーボによる制御とＰＬＬサーボによる制御とが自動的に切り替えられていた。
【０００３】
図１に、上記従来技術による光ディスク装置１００の構成を示す。図１を参照すると、光ディスク装置１００は、ＬＳＩ１とスピンドルドライバ２０とスピンドルモータ２１と光ピックアップ１２とヘッドアンプ１３とを有して構成される。また、ＬＳＩ１は、復調部１４と復号部１５とカウンタ１６とスピンドルサーボ２とを有して構成される。更に、スピンドルサーボ２は、ラフサーボ用回路１７とＰＬＬサーボ用回路１８とセレクタ１９とを有して構成される。
【０００４】
この構成において、光ディスク１１にはウォブルと呼ばれる溝が存在する。光ディスクドライバ１００は、光ディスク１１を回転させながら、このウォブルからＡＴＩＰ情報を読み取る。
【０００５】
より具体的に説明すると、スピンドルモータ２１によって回転している光ディスク１１に対し、光ピックアップ１２からレーザ光を照射し、これにより得られた信号をヘッドアンプ１３でサンプルホールドする。その後、ヘッドアンプ１３内のＡＧＣ（Ａｕｔｏ Ｇａｉｎ Ｃｏｎｔｒｏｌ）回路で信号を増幅し、同じくヘッドアンプ１３内のコンパレータを介して２値化の信号（以下、これをウォブル信号という）を生成する。次に、ウォブル信号を光ディスク１１用の復調部１４に入力してバイフェーズ・データ信号（以下、ＢＩＤＡＴＡという）とバイフェーズ・クロック信号（以下、ＢＩＣＬＫという）とに変換し、更に復号部１５に入力してＡＴＩＰ信号に変換する。
【０００６】
また、光ディスク１１を回転させるためには、スピンドルサーボ２の制御が必要となる。ここで光ディスク１１の回転方式としては、線速度一定のまま回転させるＣＬＶ（Ｃｏｎｓｔａｎｔ Ｌｉｎｅａｒ Ｖｅｌｏｃｉｔｙ）方式と、光ピックアップ１２の位置に関わらず回転が一定であるＣＡＶ（ＣｏｎｓｔａｎｔＡｎｇｕｌａｒ Ｖｅｌｏｃｉｔｙ）方式との２種類が存在する。以下では、説明の都合上、線速度一定のＣＬＶ方式を例に挙げて説明する。
【０００７】
更に、ＣＬＶ方式でスピンドルサーボ２を制御する場合、ラフサーボとＰＬＬサーボとの２種類の制御系が存在する。ラフサーボ制御系は、光ディスク１１の回転初期や内周から外周へ光ピックアップ１２を動かす際等の光ディスク１１の回転が不安定になる場合に、これをおおよその速度で回転させるためのものである。また、ＰＬＬサーボ制御系は、光ディスク装置１００のＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｅｒ）内部で生成されるＰＬＬクロックと同期させて一定の線速度で光ディスク１１を回転させるためのものである。
【０００８】
従って、ウォブルを有する光ディスク１１の場合、ラフサーボ制御系は、ラフサーボ用回路１７にウォブル信号を入力し、ウォブル信号の４分の１周期の信号をカウントする。更に、カウントした値を速度誤差とし、これに基づいてスピンドルモータ２１に入力する信号を生成する。
【０００９】
これに対してＰＬＬサーボ制御系は、ＰＬＬサーボ用回路１８にＢＩＣＬＫ信号を入力し、ＢＩＣＬＫ信号をカウントする。更に、カウントした値を速度誤差とし、これに基づいてスピンドルモータ２１に入力する信号を生成する。
【００１０】
尚、光ディスク１１をＣＬＶ方式で駆動するためには、ラフサーボでの制御により回転速度が安定したら、制御をＰＬＬサーボに切り替える処理が必要となる。これを実現するために、従来技術では、復号部１５でＡＴＩＰ情報を生成するのと同時に、ＢＩＤＡＴＡ信号を基にカウンタ回路１６にて、発生したＣＲＣエラーのカウントを行う。この結果、ＣＲＣエラーが無く、連続してＡＴＩＰ情報を取得できている場合、セレクタ１９は、光ディスク装置１００のＤＳＰでラフサーボからＰＬＬサーボへの自動的な切り替えを行う。またこの際、ＬＯＣＫ信号が‘Ｈｉｇｈ’となる。
【００１１】
以上の動作が行われた後、セレクタ１９は、サーボの切り替えによって選択された信号をスピンドルドライバ出力信号（ＳＰＤＯ）として出力する。また、出力されたＳＰＤＯは、スピンドルドライバ２０において増幅され、その後、スピンドルモータ２１に入力される。従って、スピンドルモータ２１はＳＰＤＯに基づいて光ディスク１１を回転させる。
【００１２】
【発明が解決しようとする課題】
しかしながら、近年、開発されたマルチレベルでデータを記録する新規格の光ディスクでは、スピンドル制御を行うための信号が従来のものとは異なるため、従来の構成を用いてラフサーボからＰＬＬサーボへ自動的に切り替えることが不可能となる問題が存在する。具体的に言うと、新規格の光ディスクにはＡＴＩＰ情報が書き込まれていないため、これに基づいたサーボの自動的な切り替えが不可能となる。
【００１３】
従って、本発明は、ＡＴＩＰ情報に基づかずに光ディスクに対するスピンドル制御を可能とする光ディスク装置及びそのプログラムを提供することを目的とする。
【００１４】
【課題を解決するための手段】
かかる目的を達成するために、本発明は、第１のサーボ系とこれより精度の高い第２のサーボ系を切り換えてスピンドル制御を行う光ディスク装置において、絶対時間情報が記録されていない光ディスクのウォブルから読み取った信号が規則性を有するかどうかを判定する第１の手段と、該第１の手段による判定結果に基づき前記第１及び第２のサーボ系の切り換えを制御する第２の手段とを有することを。これにより、ＡＴＩＰ情報に基づかずに光ディスクに対するスピンドル制御が可能となる。
【００１５】
また、上記の構成において、前記信号に基づき生成されるデータであって、例えば前記判定結果が２つ以上連続するデータに誤りが含まれない第１の規則性を示す場合、前記第２の手段が前記第１のサーボ系から前記第２のサーボ系に切り替える。これにより、光ディスクの回転が安定したことに応じて精度の高いサーボ制御を実行することが可能となる。
【００１６】
また、上記の構成において、前記信号に基づき生成されるデータであって、例えば前記判定結果が２つ以上連続するデータ全てに誤りが含まれる第２の規則性を示す場合、前記第２の手段が前記第２のサーボ系から前記第１のサーボ系に切り替える。これにより、光ディスクの回転が不安定となったことに応じて精度の高いサーボ制御を解除することが可能となる。
【００１７】
また、本発明は、光ディスク上に書き込まれたデータを読み取るデータ読取手段と、前記データ読取手段で読み取られた前記データのうち、絶対時間情報が記録されていない光ディスクのウォブルから読み取ったデータを誤り訂正する誤り訂正手段と、前記誤り訂正手段により２つ以上連続するデータが誤り無く取得されたか否か、又は、全て誤りを含んで取得されたか否かを判定する連続データ取得判定手段と、前記連続データ取得判定手段で前記２つ以上連続するデータが誤り無く取得されたと判定された場合、又は、全て誤りを含んで取得されたと判定された場合、サーボ制御を切り替えるサーボ制御切替手段と、を有することを特徴とする光ディスク装置である。これにより、ＡＴＩＰ情報に基づかずに光ディスクに対するスピンドル制御が可能となる。
【００１８】
また、上記の構成において、例えば前記誤り訂正手段による誤り訂正の結果を記憶する誤り訂正結果記憶手段を有し、前記連続データ取得判定手段が、前記誤り訂正結果記憶手段に記憶された前記２つ以上連続するデータの誤り訂正の結果に基づいて、当該２つ以上連続するデータが誤り無く取得されたか否かを判定する。これにより、誤り訂正結果記憶手段を参照するだけで、正しくデータを取得できたか否かを判別することが可能となる。
【００１９】
また、上記の構成において、例えば前記データが、アドレス情報又はＩＤマッチ信号である。また、上記の構成として、例えば前記誤り訂正手段が、ＣＲＣ符号，ハミング符号，ＢＣＨ符号，リードソロモン符号の何れかである。
【００２０】
また、本発明は、第１のサーボ系とこれより精度の高い第２のサーボ系を切り換えてスピンドル制御を行う光ディスク装置に組み込まれたコンピュータを機能させるためのプログラムであって、絶対時間情報が記録されていない光ディスクのウォブルから読み取った信号が規則性を有するかどうかを判定する第１の処理と、該第１の処理による判定結果に基づき前記第１及び第２のサーボ系の切り換えを制御する第２の処理とを有する。これにより、ＡＴＩＰ情報に基づかずに光ディスクに対するスピンドル制御が可能となる。
【００２１】
また、上記の構成において、例えば前記第２の処理が、前記信号に基づき生成されるデータであって、前記判定結果が２つ以上連続するデータに誤りが含まれない第１の規則性を示す場合、前記第１のサーボ系から前記第２のサーボ系に切り替えさせる。これにより、光ディスクの回転が安定したことに応じて精度の高いサーボ制御を実行することが可能となる。
【００２２】
また、上記の構成において、例えば前記第２の処理が、前記信号に基づき生成されるデータであって、前記判定結果が２つ以上連続するデータ全てに誤りが含まれる第２の規則性を示す場合、前記第２のサーボ系から前記第１のサーボ系に切り替えさせる。これにより、光ディスクの回転が不安定となったことに応じて精度の高いサーボ制御を解除することが可能となる。
【００２３】
また、上記の構成において、例えば前記データが、アドレス情報又はＩＤマッチ信号である。
【００２４】
また、本発明は、精度の異なるサーボ制御を切り替えてスピンドル制御を行う光ディスク装置に組み込まれたコンピュータを機能させるためのプログラムであって、 光ディスク上に書き込まれたデータを読み取らせるデータ読取処理と、前記データ読取処理で読み取られた前記データのうち、絶対時間情報が記録されていない光ディスクのウォブルから読み取ったデータを誤り訂正させる誤り訂正処理と、前記誤り訂正処理により２つ以上連続するデータが誤り無く取得されたか否か、又は、全て誤りを含んで取得されたか否かを判定する連続データ取得判定処理と、前記連続データ取得判定処理で前記２つ以上連続するデータが誤り無く取得されたと判定した場合、又は、全て誤りを含んで取得されたと判定した場合、サーボ制御を切り替えさせるサーボ制御切替処理と、を前記コンピュータに実行させる。これにより、ＡＴＩＰ情報に基づかずに光ディスクに対するスピンドル制御が可能となる。
【００２５】
また、上記の構成において、例えば前記誤り訂正処理による誤り訂正の結果を記憶させる誤り訂正結果記憶処理を前記コンピュータに実行させ、前記連続データ取得判定処理が、前記誤り訂正結果記憶処理で記憶された前記２つ以上連続するデータの誤り訂正の結果に基づいて、当該２つ以上連続するデータが誤り無く取得されたか否かを判定する。これにより、誤り訂正結果記憶手段を参照するだけで、正しくデータを取得できたか否かを判別することが可能となる。
【００２６】
【発明の実施の形態】
光ディスク装置では、ＡＴＩＰ情報が書き込まれていない新規格の光ディスクであってもラフサーボによる回転制御は可能である。従って、本発明は、ＰＬＬサーボを掛けるのに十分な回転数がラフサーボにより得られたか否かを判定することにより、ＰＬＬサーボに切り替えることが可能か否かを判断し、この判断に基づいて、光ディスク装置側のＤＳＰの設定を切り替える。以下、本発明の好適な実施形態について図面を用いて詳細に説明する。
【００２７】
〔第１の実施形態〕
本発明の第１の実施形態では、ＰＬＬサーボを掛けるのに十分な回転数がラフサーボにより得られたか否かを判定するために、ラフサーボにより回転する光ディスクから定期的及び連続的に発生する信号を監視する構成を有する。更に、この監視の結果、定期的で且つ連続的に光ディスクから信号が読み取られた場合、ＰＬＬサーボに切り替える構成を有する。
【００２８】
図２に、本実施形態による光ディスク装置１００Ａの構成を示す。尚、本実施形態において、光ディスク装置１００Ａとしては、ＣＤ−ＲＯＭやＣＤ−Ｒ／ＲＷ等のドライブ装置を適用することが可能である。
【００２９】
図２を参照すると、光ディスク装置１００Ａは、ＬＳＩ１Ａとスピンドルドライバ２０とスピンドルモータ２１と光ピックアップ１２とヘッドアンプ１３とアドレス変換部２２とＣＰＵ２３とを有して構成される。また、ＬＳＩ１Ａは、復調部１４と復号部１５とカウンタ１６とスピンドルサーボ２Ａとを有して構成される。更に、スピンドルサーボ２Ａは、ラフサーボ用回路１７とＰＬＬサーボ用回路１８とセレクタ１９Ａとを有して構成される。尚、スピンドルモータ２１は、ディスク回転手段に相当するものであり、スピンドルドライバ２０は回転制御手段に相当するものであり、光ピックアップ１１はデータ読取手段に相当するものである。また、スピンドルサーボは、サーボ制御切替手段に相当するものである。
【００３０】
この構成において、ＡＴＩＰ情報が書き込まれていない新規格の光ディスク１１Ａにもウォブルと呼ばれる溝が存在する。そこで、光ディスク装置１００Ａは、光ディスク１１Ａを回転させながら、このウォブルからアドレス情報を読み取る。尚、アドレス情報とは、光ディスク１１Ａ上の物理アドレスを示すものであり、トラック上のセクタの位置を示す識別情報である。このアドレス情報は、一般的に０〜３０万程度の数値が、トラックの先頭より順番に配列される。
【００３１】
上記の構成を具体的に説明すると、スピンドルモータ２１によって回転している光ディスク１１Ａに対し、光ピックアップ１２からレーザ光を照射し、これにより得られた信号をヘッドアンプ１３でサンプルホールドする。その後、ヘッドアンプ１３内のＡＧＣ（Ａｕｔｏ Ｇａｉｎ Ｃｏｎｔｒｏｌ）回路で信号を増幅し、同じくヘッドアンプ１３内のコンパレータを介して２値化の信号（以下、これをウォブル信号という）を生成する。次に、ウォブル信号を光ディスク１１Ａ用の復調部１４に入力してバイフェーズ・データ信号（以下、ＢＩＤＡＴＡという）とバイフェーズ・クロック信号（以下、ＢＩＣＬＫという）とに変換する。尚、変換により生成されたＢＩＣＬＫとＢＩＤＡＴＡとは、復号部１５及びカウンタ１６に入力されなくてもよい。これは、本実施形態において、ウォブル信号にＡＴＩＰ情報が含まれていないためである。
【００３２】
また、変換で得られたＢＩＣＬＫとＢＩＤＡＴＡとをアドレス変換部２２に入力し、アドレス情報に変換する。尚、アドレス情報は、光ディスク１１Ａにおける渦状のウォブルに書き込まれているものであるため、これをＡＴＩＰに対応して、ＡＩＰ（Ａｄｄｒｅｓｓ Ｉｎ Ｐｒｅｇｒｏｏｖｅ）と呼ぶ。
【００３３】
また、図３はアドレス変換部２２の構成を示すブロック図である。更に、図４はアドレス情報のフレームフォーマットを示す図である。
【００３４】
本実施形態において、アドレス変換部２２は、ＳＹＮＣディテクタ３１とフレーム・ＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）生成回路３２とエラー訂正回路３３とアドレスマッチング処理回路３４とレジスタ３５とＣＰＵ３６とを有して構成される。
【００３５】
この構成において、ＢＩＣＬＫとＢＩＤＡＴＡとは、まず、ＳＹＮＣディテクタ３１及びフレーム・ＣＲＣ生成回路３２にそれぞれ入力される。ＳＹＮＣディテクタ３１では、入力されたＢＩＣＬＫ及びＢＩＤＡＴＡからＳＹＮＣが検出される。尚、従来の光ディスク装置１００では、光ディスク１１ＡのＳＹＮＣを検出不可能なため、アドレス情報を取得することは不可能である。また、アドレス情報は、図４に示すように、４８ｂｉｔｓのデータであり、先頭にＳＹＮＣ（同期符号）、末尾に誤り訂正用のＣＲＣ ｃｏｄｅ（誤り訂正符号）が含まれている。
【００３６】
ＳＹＮＣディテクタ３１は、先のＢＩＤＡＴＡのＳＹＮＣを検出した後、次のＢＩＤＡＴＡのＳＹＮＣを検出すると、コントロール信号（ｂｉｃｌｋ ｃｔｒ）を生成して、これをフレーム・ＣＲＣ生成回路３２に入力する。これに対してフレーム・ＣＲＣ生成回路３２は、入力されたＢＩＣＬＫ及びＢＩＤＡＴＡからｂｉｃｌｋ ｃｔｒに基づいて、１フレーム４８ビットのフレーム（アドレス情報を含む：ｆｒａｍｅ）とＣＲＣ ｃｏｄｅ（ＣＲＣ）とを生成し、これをエラー訂正回路３３へ入力する。エラー訂正回路３３は、図５（ａ）に示すように、入力されたｆｒａｍｅとＣＲＣとを照らし合わせることで、ｆｒａｍｅ内にビット誤りが存在するか否かを判定し、存在すればこれの訂正を実行して、アドレス情報（ｄａｔａ）を得る。尚、存在しなければ、ｆｒａｍｅをそのままアドレス情報（ｄａｔａ）とする。
【００３７】
これにより得られたアドレス情報（ｄａｔａ）は、アドレスマッチング処理回路３４に入力される。これに対して、アドレスマッチング処理回路３４は割り込み信号を発生させ、これをＣＰＵ２３へ入力する。更に、アドレスマッチング処理回路３４は、入力されたアドレス情報（ｄａｔａ）をＡｄｄｒｅｓｓとしてレジスタ３５に書き込む。
【００３８】
尚、フレーム・ＣＲＣ生成回路３２において誤りが含まれるｆｒａｍｅが生成されてしまい、尚且つこれの誤り訂正がエラー訂正回路３３で不可能であった場合、得られたアドレス情報には誤りが含まれる。このため、エラー訂正回路３３は、図５（ｂ）に示すように、アドレスマッチング処理回路３４に不正なアドレス情報であることも入力する。これは、ｖａｌｉｄの‘１’（＝誤り無し），‘０’（＝誤り有り）の設定により行われる。更に、レジスタ３５には、エラー訂正回路３３からｖａｌｉｄが、且つ、アドレスマッチング処理回路３４からＡｄｄｒｅｓｓが入力されて、両者が対応づけられて所定の番地に記憶される。
【００３９】
このように、アドレス変換部２２（特にエラー訂正回路３３）は、光ピックアップ１１で読み取られたアドレス情報を誤り訂正する誤り訂正手段として機能し、また、アドレス変換手段２２におけるレジスタ３５は、誤り訂正の結果（ｖａｌｉｄ）を記憶する誤り訂正結果記憶手段として機能する。
【００４０】
また、ＣＰＵ２３は、アドレスマッチング処理回路３４から割り込み信号が入力されると、アドレス変換部２２内のレジスタ３５にアクセスすることで、アドレス情報及びこのｖａｌｉｄを取得する。即ち、ＣＰＵ２３は、割り込み信号が入力された際にレジスタ３５を参照して、アドレス情報が正しく取得できたか否かを取得する。
【００４１】
また、ＳＹＮＣディテクタ３１におけるＳＹＮＣパターンの検出方法を、図６を用いて詳細に説明する。ＳＹＮＣディテクタ３１は、ＢＩＣＬＫとＢＩＤＡＴＡとが入力されると、ＢＩＣＬＫのタイミングに同期させてＢＩＤＡＴＡの遷移を判定する。ここで、ＳＹＮＣパターンは予め定められたパターンであるため、そのパターン通りにＢＩＤＡＴＡが遷移すれば、これをＳＹＮＣと判定することができる。尚、図３において、ＳＹＮＣディテクタ３１は、ＳＹＮＣのみを検出するための構成であり、フレーム・ＣＲＣ生成回路３２は、ＢＩＤＡＴＡ全体をチェックして２値‘１’，‘０’のデータに置き換えるための構成である。
【００４２】
また、本実施形態では、アドレス情報を連続して取得できるか否かに基づいて、スピンドルサーボ１Ａを切り替えるが、これはアドレス変換部２２におけるエラー訂正回路３３の誤り訂正の結果をチェックすれば容易に判定できる。なぜならば、光ディスク１１Ａの回転が安定していなければ、ウォブル信号を正確に２値化することができないためである。即ち、この場合、ＢＩＤＡＴＡ及びＢＩＣＬＫも正常でないため、ＣＲＣによるエラー訂正が不可能となる。
【００４３】
また、本実施形態によるアドレス変換部２２の構成では、アドレス情報だけでなく、誤り訂正の結果（ｖａｌｉｄ）もレジスタ３５に格納されるため、レジスタ３５の内容をチェックすることで、取得したアドレス情報が正確であるか否かを判別することが可能である。つまり、アドレス情報を取得して割り込み信号が発生した際に、ＣＰＵ２３は、レジスタ３５を参照することのみで、連続してアドレス情報を取得してるか否かを容易に判別できる。
【００４４】
また、アドレス情報を連続して取得できることが判別できると、ＣＰＵ２３は、セレクタ１９ＡへラフサーボからＰＬＬサーボへの切替信号を入力する。これに対して、セレクタ１９Ａは、サーボをラフサーボからＰＬＬサーボに切り替える。
【００４５】
以上の動作が行われた後、セレクタ１９は、サーボの切り替えによって選択された信号をスピンドルドライバ出力信号（ＳＰＤＯ）として出力する。また、出力されたＳＰＤＯは、スピンドルドライバ２０において増幅され、その後、スピンドルモータ２１に入力される。従って、スピンドルモータ２１はＳＰＤＯに基づいて光ディスク１１Ａを回転させる。
【００４６】
次に、本実施形態によるスピンドルサーボの切り替え時の動作を、図７を用いて詳細に説明する。尚、この動作は、ファームウェアにより実現されるものである。
【００４７】
図７を参照すると、本動作では、まず、アドレス変換部２２からＣＰＵ２３に割り込み信号が入力されると、ＣＰＵ２３はアドレス変換回路２２に対してアドレス情報を要求する（ステップＳ１０）。これは、アドレス変換回路２２のレジスタ３５に対して行われる。尚、これによりＣＰＵ２３は一時、アドレス情報取得待ちの状態となり、一定時間、アドレス情報が取得されるまで待機する。
【００４８】
次に、ＣＰＵ２３は、レジスタ３５から応答された情報（ｖａｌｉｄ）に基づいて、アドレス情報が正常に取得されたか否かを判定し（ステップＳ１１）、正常に取得できた場合（ステップＳ１１のＹｅｓ）、取得成功回数をカウントアップし（ステップＳ１２）、取得失敗回数をクリア（リセット）する（ステップＳ１３）。
【００４９】
更に、ＣＰＵ２３は、連続してカウントされている取得成功回数が例えば３回（但し、２回以上等であってもよい）であれば（ステップＳ１４のＹｅｓ）、必要に応じてスピンドルサーボ２ＡをＰＬＬサーボに切り替える（ステップＳ１５）。これは、スピンドルモータ２１の回転が安定していると見なせるためである。その後、ＣＰＵ２３は、取得成功回数及び取得失敗回数をクリアし（ステップＳ１６）、処理を終了する。また、連続してカウントされている取得成功回数が例えば３回に満たない場合（ステップＳ１４のＮｏ）、ＣＰＵ２３は、ステップＳ１０に帰還する。
【００５０】
これに対して、ステップＳ１１の判定の結果、アドレス情報が正常に取得されていない場合（ステップＳ１１のＮｏ）、ＣＰＵ２３は、取得失敗回数をカウントアップし（ステップＳ１７）、取得成功回数をクリア（リセット）する（ステップＳ１８）。
【００５１】
更に、ＣＰＵ２３は、連続してカウントされている取得失敗回数が例えば３回（但し、２回以上等であってもよい）であれば（ステップＳ１９のＹｅｓ）、必要に応じてスピンドルサーボ２Ａをラフサーボに切り替える（ステップＳ１５）。これは、スピンドルモータ２１の回転が安定していないと見なせるためである。その後、ＣＰＵ２３は、取得成功回数及び取得失敗回数をクリアし（ステップＳ１６）、処理を終了する。また、連続してカウントされている取得失敗回数が例えば３回に満たない場合（ステップＳ１９のＮｏ）、ＣＰＵ２３は、ステップＳ１０に帰還する。
【００５２】
このように、ＣＰＵ２３は、連続して取得したアドレス情報が規則性（連続して誤りを含む／連続して正しい）を有するか否かを判定する機能を実現し、この判定結果に基づいて、ラフサーボとＰＬＬサーボとをセレクタ１９Ａに切り替えさせる機能を実現する。より具体的には、ＣＰＵ２３は、ファームウェアを読み出して実行することにより、２つ以上連続するアドレス情報が誤り無く取得されたか否か、又は、全て誤りを含んで取得されたか否かを判定する連続データ取得判定手段として機能し、また、この連続データ取得手段で得られた判定結果に基づいてサーボ切替手段であるスピンドルサーボ２Ａのセレクタ１９Ａでの選択を制御する機能を実現する。
【００５３】
以上のような動作により、本実施形態では、簡素で且つ安価な構成により新規格ディスクに対するスピンドル制御を行える光ディスク装置１００Ａを実現することができる。尚、これらの動作は、ファームウェアにより実現されるものである。このファームウェアは、光ディスク装置１００Ａに組み込まれたＲＯＭ等に格納されているもので、これがＣＰＵ２３により読み出されて実行される。
【００５４】
〔他の実施形態〕
以上、説明した実施形態は本発明の好適な一実施形態にすぎず、本発明はその趣旨を逸脱しない限り種々変形して実施可能である。
【００５５】
例えば、上記実施形態では、アドレス情報が所定回数連続して正常に読み取れたか否かに基づいて、光ディスク１１Ａが安定して回転しているか否かを判定し、スピンドル制御を切り替えたが、アドレス情報を例えばＩＤマッチ信号等に置き換えることも可能である。即ち、本発明では、回転の安定時に所定間隔で読み出される信号に基づいて、光ディスク１１Ａが安定して回転しているか否かを判定し、スピンドル制御を切り替えるのであれば、如何様にも変形することが可能である。
【００５６】
また、上記実施形態では、誤り訂正において、ＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）符号を適用していたが、これを例えばハミング符号やＢＣＨ符号等のランダム誤り訂正符号、又はリードソロモン符号等のシンボル誤り訂正符号等に置き換えてもよい。
【００５７】
【発明の効果】
以上説明したように、本発明によれば、ＡＴＩＰ情報に基づかずに光ディスクに対するスピンドル制御が可能となる。更に、これをプログラムで実現するため、回路構成等の大幅な設計変更をすることなく、簡素且つ安価にＡＴＩＰ情報に基づかない光ディスクのスピンドル制御を実現することが可能となる。
【図面の簡単な説明】
【図１】従来技術による光ディスク装置１００の構成を示すブロック図である。
【図２】本発明の第１の実施形態による光ディスク装置１００Ａの構成を示すブロック図である。
【図３】光ディスク装置１００Ａのアドレス変換部２２の構成を示すブロック図である。
【図４】本発明の第１の実施形態によるアドレス情報のフレームフォーマットを示す図である。
【図５】（ａ）はアドレス変換部２２において正常に誤り訂正がなされた場合を説明するための図であり、（ｂ）はアドレス変換部２２において誤り訂正が不可能であった場合を説明するための図である。
【図６】ＳＹＮＣディテクタ３１におけるＳＹＮＣパターンの検出方法を説明する為の図である。
【図７】本発明の第１の実施形態によるスピンドルサーボの切り替え時の動作を示すフローチャートである。
【符号の説明】
１Ａ ＬＳＩ
２Ａ スピンドルサーボ
１６Ａ カウンタ
１９Ａ セレクタ
２２ アドレス変換部
２３ ＣＰＵ
３１ ＳＹＮＣディテクタ
３２ フレーム・ＣＲＣ生成回路
３３ エラー訂正回路
３４ アドレスマッチング処理回路
３５ レジスタ
１００Ａ 光ディスク装置
【発明の属する技術分野】
本発明は、光ディスク装置及びそのプログラムに関する。
【０００２】
【従来の技術】
従来、光ディスク装置でのスピンドル制御では、ＣＤ−Ｒ／ＲＷ等の光ディスクから絶対時間（ＡＴＩＰ：Ａｂｓｏｌｕｔｅ Ｔｉｍｅ Ｉｎ Ｐｒｅｇｒｏｏｖｅ）情報を取得し、実際の回転速度を検出することで、ラフサーボによる制御とＰＬＬサーボによる制御とが自動的に切り替えられていた。
【０００３】
図１に、上記従来技術による光ディスク装置１００の構成を示す。図１を参照すると、光ディスク装置１００は、ＬＳＩ１とスピンドルドライバ２０とスピンドルモータ２１と光ピックアップ１２とヘッドアンプ１３とを有して構成される。また、ＬＳＩ１は、復調部１４と復号部１５とカウンタ１６とスピンドルサーボ２とを有して構成される。更に、スピンドルサーボ２は、ラフサーボ用回路１７とＰＬＬサーボ用回路１８とセレクタ１９とを有して構成される。
【０００４】
この構成において、光ディスク１１にはウォブルと呼ばれる溝が存在する。光ディスクドライバ１００は、光ディスク１１を回転させながら、このウォブルからＡＴＩＰ情報を読み取る。
【０００５】
より具体的に説明すると、スピンドルモータ２１によって回転している光ディスク１１に対し、光ピックアップ１２からレーザ光を照射し、これにより得られた信号をヘッドアンプ１３でサンプルホールドする。その後、ヘッドアンプ１３内のＡＧＣ（Ａｕｔｏ Ｇａｉｎ Ｃｏｎｔｒｏｌ）回路で信号を増幅し、同じくヘッドアンプ１３内のコンパレータを介して２値化の信号（以下、これをウォブル信号という）を生成する。次に、ウォブル信号を光ディスク１１用の復調部１４に入力してバイフェーズ・データ信号（以下、ＢＩＤＡＴＡという）とバイフェーズ・クロック信号（以下、ＢＩＣＬＫという）とに変換し、更に復号部１５に入力してＡＴＩＰ信号に変換する。
【０００６】
また、光ディスク１１を回転させるためには、スピンドルサーボ２の制御が必要となる。ここで光ディスク１１の回転方式としては、線速度一定のまま回転させるＣＬＶ（Ｃｏｎｓｔａｎｔ Ｌｉｎｅａｒ Ｖｅｌｏｃｉｔｙ）方式と、光ピックアップ１２の位置に関わらず回転が一定であるＣＡＶ（ＣｏｎｓｔａｎｔＡｎｇｕｌａｒ Ｖｅｌｏｃｉｔｙ）方式との２種類が存在する。以下では、説明の都合上、線速度一定のＣＬＶ方式を例に挙げて説明する。
【０００７】
更に、ＣＬＶ方式でスピンドルサーボ２を制御する場合、ラフサーボとＰＬＬサーボとの２種類の制御系が存在する。ラフサーボ制御系は、光ディスク１１の回転初期や内周から外周へ光ピックアップ１２を動かす際等の光ディスク１１の回転が不安定になる場合に、これをおおよその速度で回転させるためのものである。また、ＰＬＬサーボ制御系は、光ディスク装置１００のＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｅｒ）内部で生成されるＰＬＬクロックと同期させて一定の線速度で光ディスク１１を回転させるためのものである。
【０００８】
従って、ウォブルを有する光ディスク１１の場合、ラフサーボ制御系は、ラフサーボ用回路１７にウォブル信号を入力し、ウォブル信号の４分の１周期の信号をカウントする。更に、カウントした値を速度誤差とし、これに基づいてスピンドルモータ２１に入力する信号を生成する。
【０００９】
これに対してＰＬＬサーボ制御系は、ＰＬＬサーボ用回路１８にＢＩＣＬＫ信号を入力し、ＢＩＣＬＫ信号をカウントする。更に、カウントした値を速度誤差とし、これに基づいてスピンドルモータ２１に入力する信号を生成する。
【００１０】
尚、光ディスク１１をＣＬＶ方式で駆動するためには、ラフサーボでの制御により回転速度が安定したら、制御をＰＬＬサーボに切り替える処理が必要となる。これを実現するために、従来技術では、復号部１５でＡＴＩＰ情報を生成するのと同時に、ＢＩＤＡＴＡ信号を基にカウンタ回路１６にて、発生したＣＲＣエラーのカウントを行う。この結果、ＣＲＣエラーが無く、連続してＡＴＩＰ情報を取得できている場合、セレクタ１９は、光ディスク装置１００のＤＳＰでラフサーボからＰＬＬサーボへの自動的な切り替えを行う。またこの際、ＬＯＣＫ信号が‘Ｈｉｇｈ’となる。
【００１１】
以上の動作が行われた後、セレクタ１９は、サーボの切り替えによって選択された信号をスピンドルドライバ出力信号（ＳＰＤＯ）として出力する。また、出力されたＳＰＤＯは、スピンドルドライバ２０において増幅され、その後、スピンドルモータ２１に入力される。従って、スピンドルモータ２１はＳＰＤＯに基づいて光ディスク１１を回転させる。
【００１２】
【発明が解決しようとする課題】
しかしながら、近年、開発されたマルチレベルでデータを記録する新規格の光ディスクでは、スピンドル制御を行うための信号が従来のものとは異なるため、従来の構成を用いてラフサーボからＰＬＬサーボへ自動的に切り替えることが不可能となる問題が存在する。具体的に言うと、新規格の光ディスクにはＡＴＩＰ情報が書き込まれていないため、これに基づいたサーボの自動的な切り替えが不可能となる。
【００１３】
従って、本発明は、ＡＴＩＰ情報に基づかずに光ディスクに対するスピンドル制御を可能とする光ディスク装置及びそのプログラムを提供することを目的とする。
【００１４】
【課題を解決するための手段】
かかる目的を達成するために、本発明は、第１のサーボ系とこれより精度の高い第２のサーボ系を切り換えてスピンドル制御を行う光ディスク装置において、絶対時間情報が記録されていない光ディスクのウォブルから読み取った信号が規則性を有するかどうかを判定する第１の手段と、該第１の手段による判定結果に基づき前記第１及び第２のサーボ系の切り換えを制御する第２の手段とを有することを。これにより、ＡＴＩＰ情報に基づかずに光ディスクに対するスピンドル制御が可能となる。
【００１５】
また、上記の構成において、前記信号に基づき生成されるデータであって、例えば前記判定結果が２つ以上連続するデータに誤りが含まれない第１の規則性を示す場合、前記第２の手段が前記第１のサーボ系から前記第２のサーボ系に切り替える。これにより、光ディスクの回転が安定したことに応じて精度の高いサーボ制御を実行することが可能となる。
【００１６】
また、上記の構成において、前記信号に基づき生成されるデータであって、例えば前記判定結果が２つ以上連続するデータ全てに誤りが含まれる第２の規則性を示す場合、前記第２の手段が前記第２のサーボ系から前記第１のサーボ系に切り替える。これにより、光ディスクの回転が不安定となったことに応じて精度の高いサーボ制御を解除することが可能となる。
【００１７】
また、本発明は、光ディスク上に書き込まれたデータを読み取るデータ読取手段と、前記データ読取手段で読み取られた前記データのうち、絶対時間情報が記録されていない光ディスクのウォブルから読み取ったデータを誤り訂正する誤り訂正手段と、前記誤り訂正手段により２つ以上連続するデータが誤り無く取得されたか否か、又は、全て誤りを含んで取得されたか否かを判定する連続データ取得判定手段と、前記連続データ取得判定手段で前記２つ以上連続するデータが誤り無く取得されたと判定された場合、又は、全て誤りを含んで取得されたと判定された場合、サーボ制御を切り替えるサーボ制御切替手段と、を有することを特徴とする光ディスク装置である。これにより、ＡＴＩＰ情報に基づかずに光ディスクに対するスピンドル制御が可能となる。
【００１８】
また、上記の構成において、例えば前記誤り訂正手段による誤り訂正の結果を記憶する誤り訂正結果記憶手段を有し、前記連続データ取得判定手段が、前記誤り訂正結果記憶手段に記憶された前記２つ以上連続するデータの誤り訂正の結果に基づいて、当該２つ以上連続するデータが誤り無く取得されたか否かを判定する。これにより、誤り訂正結果記憶手段を参照するだけで、正しくデータを取得できたか否かを判別することが可能となる。
【００１９】
また、上記の構成において、例えば前記データが、アドレス情報又はＩＤマッチ信号である。また、上記の構成として、例えば前記誤り訂正手段が、ＣＲＣ符号，ハミング符号，ＢＣＨ符号，リードソロモン符号の何れかである。
【００２０】
また、本発明は、第１のサーボ系とこれより精度の高い第２のサーボ系を切り換えてスピンドル制御を行う光ディスク装置に組み込まれたコンピュータを機能させるためのプログラムであって、絶対時間情報が記録されていない光ディスクのウォブルから読み取った信号が規則性を有するかどうかを判定する第１の処理と、該第１の処理による判定結果に基づき前記第１及び第２のサーボ系の切り換えを制御する第２の処理とを有する。これにより、ＡＴＩＰ情報に基づかずに光ディスクに対するスピンドル制御が可能となる。
【００２１】
また、上記の構成において、例えば前記第２の処理が、前記信号に基づき生成されるデータであって、前記判定結果が２つ以上連続するデータに誤りが含まれない第１の規則性を示す場合、前記第１のサーボ系から前記第２のサーボ系に切り替えさせる。これにより、光ディスクの回転が安定したことに応じて精度の高いサーボ制御を実行することが可能となる。
【００２２】
また、上記の構成において、例えば前記第２の処理が、前記信号に基づき生成されるデータであって、前記判定結果が２つ以上連続するデータ全てに誤りが含まれる第２の規則性を示す場合、前記第２のサーボ系から前記第１のサーボ系に切り替えさせる。これにより、光ディスクの回転が不安定となったことに応じて精度の高いサーボ制御を解除することが可能となる。
【００２３】
また、上記の構成において、例えば前記データが、アドレス情報又はＩＤマッチ信号である。
【００２４】
また、本発明は、精度の異なるサーボ制御を切り替えてスピンドル制御を行う光ディスク装置に組み込まれたコンピュータを機能させるためのプログラムであって、 光ディスク上に書き込まれたデータを読み取らせるデータ読取処理と、前記データ読取処理で読み取られた前記データのうち、絶対時間情報が記録されていない光ディスクのウォブルから読み取ったデータを誤り訂正させる誤り訂正処理と、前記誤り訂正処理により２つ以上連続するデータが誤り無く取得されたか否か、又は、全て誤りを含んで取得されたか否かを判定する連続データ取得判定処理と、前記連続データ取得判定処理で前記２つ以上連続するデータが誤り無く取得されたと判定した場合、又は、全て誤りを含んで取得されたと判定した場合、サーボ制御を切り替えさせるサーボ制御切替処理と、を前記コンピュータに実行させる。これにより、ＡＴＩＰ情報に基づかずに光ディスクに対するスピンドル制御が可能となる。
【００２５】
また、上記の構成において、例えば前記誤り訂正処理による誤り訂正の結果を記憶させる誤り訂正結果記憶処理を前記コンピュータに実行させ、前記連続データ取得判定処理が、前記誤り訂正結果記憶処理で記憶された前記２つ以上連続するデータの誤り訂正の結果に基づいて、当該２つ以上連続するデータが誤り無く取得されたか否かを判定する。これにより、誤り訂正結果記憶手段を参照するだけで、正しくデータを取得できたか否かを判別することが可能となる。
【００２６】
【発明の実施の形態】
光ディスク装置では、ＡＴＩＰ情報が書き込まれていない新規格の光ディスクであってもラフサーボによる回転制御は可能である。従って、本発明は、ＰＬＬサーボを掛けるのに十分な回転数がラフサーボにより得られたか否かを判定することにより、ＰＬＬサーボに切り替えることが可能か否かを判断し、この判断に基づいて、光ディスク装置側のＤＳＰの設定を切り替える。以下、本発明の好適な実施形態について図面を用いて詳細に説明する。
【００２７】
〔第１の実施形態〕
本発明の第１の実施形態では、ＰＬＬサーボを掛けるのに十分な回転数がラフサーボにより得られたか否かを判定するために、ラフサーボにより回転する光ディスクから定期的及び連続的に発生する信号を監視する構成を有する。更に、この監視の結果、定期的で且つ連続的に光ディスクから信号が読み取られた場合、ＰＬＬサーボに切り替える構成を有する。
【００２８】
図２に、本実施形態による光ディスク装置１００Ａの構成を示す。尚、本実施形態において、光ディスク装置１００Ａとしては、ＣＤ−ＲＯＭやＣＤ−Ｒ／ＲＷ等のドライブ装置を適用することが可能である。
【００２９】
図２を参照すると、光ディスク装置１００Ａは、ＬＳＩ１Ａとスピンドルドライバ２０とスピンドルモータ２１と光ピックアップ１２とヘッドアンプ１３とアドレス変換部２２とＣＰＵ２３とを有して構成される。また、ＬＳＩ１Ａは、復調部１４と復号部１５とカウンタ１６とスピンドルサーボ２Ａとを有して構成される。更に、スピンドルサーボ２Ａは、ラフサーボ用回路１７とＰＬＬサーボ用回路１８とセレクタ１９Ａとを有して構成される。尚、スピンドルモータ２１は、ディスク回転手段に相当するものであり、スピンドルドライバ２０は回転制御手段に相当するものであり、光ピックアップ１１はデータ読取手段に相当するものである。また、スピンドルサーボは、サーボ制御切替手段に相当するものである。
【００３０】
この構成において、ＡＴＩＰ情報が書き込まれていない新規格の光ディスク１１Ａにもウォブルと呼ばれる溝が存在する。そこで、光ディスク装置１００Ａは、光ディスク１１Ａを回転させながら、このウォブルからアドレス情報を読み取る。尚、アドレス情報とは、光ディスク１１Ａ上の物理アドレスを示すものであり、トラック上のセクタの位置を示す識別情報である。このアドレス情報は、一般的に０〜３０万程度の数値が、トラックの先頭より順番に配列される。
【００３１】
上記の構成を具体的に説明すると、スピンドルモータ２１によって回転している光ディスク１１Ａに対し、光ピックアップ１２からレーザ光を照射し、これにより得られた信号をヘッドアンプ１３でサンプルホールドする。その後、ヘッドアンプ１３内のＡＧＣ（Ａｕｔｏ Ｇａｉｎ Ｃｏｎｔｒｏｌ）回路で信号を増幅し、同じくヘッドアンプ１３内のコンパレータを介して２値化の信号（以下、これをウォブル信号という）を生成する。次に、ウォブル信号を光ディスク１１Ａ用の復調部１４に入力してバイフェーズ・データ信号（以下、ＢＩＤＡＴＡという）とバイフェーズ・クロック信号（以下、ＢＩＣＬＫという）とに変換する。尚、変換により生成されたＢＩＣＬＫとＢＩＤＡＴＡとは、復号部１５及びカウンタ１６に入力されなくてもよい。これは、本実施形態において、ウォブル信号にＡＴＩＰ情報が含まれていないためである。
【００３２】
また、変換で得られたＢＩＣＬＫとＢＩＤＡＴＡとをアドレス変換部２２に入力し、アドレス情報に変換する。尚、アドレス情報は、光ディスク１１Ａにおける渦状のウォブルに書き込まれているものであるため、これをＡＴＩＰに対応して、ＡＩＰ（Ａｄｄｒｅｓｓ Ｉｎ Ｐｒｅｇｒｏｏｖｅ）と呼ぶ。
【００３３】
また、図３はアドレス変換部２２の構成を示すブロック図である。更に、図４はアドレス情報のフレームフォーマットを示す図である。
【００３４】
本実施形態において、アドレス変換部２２は、ＳＹＮＣディテクタ３１とフレーム・ＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）生成回路３２とエラー訂正回路３３とアドレスマッチング処理回路３４とレジスタ３５とＣＰＵ３６とを有して構成される。
【００３５】
この構成において、ＢＩＣＬＫとＢＩＤＡＴＡとは、まず、ＳＹＮＣディテクタ３１及びフレーム・ＣＲＣ生成回路３２にそれぞれ入力される。ＳＹＮＣディテクタ３１では、入力されたＢＩＣＬＫ及びＢＩＤＡＴＡからＳＹＮＣが検出される。尚、従来の光ディスク装置１００では、光ディスク１１ＡのＳＹＮＣを検出不可能なため、アドレス情報を取得することは不可能である。また、アドレス情報は、図４に示すように、４８ｂｉｔｓのデータであり、先頭にＳＹＮＣ（同期符号）、末尾に誤り訂正用のＣＲＣ ｃｏｄｅ（誤り訂正符号）が含まれている。
【００３６】
ＳＹＮＣディテクタ３１は、先のＢＩＤＡＴＡのＳＹＮＣを検出した後、次のＢＩＤＡＴＡのＳＹＮＣを検出すると、コントロール信号（ｂｉｃｌｋ ｃｔｒ）を生成して、これをフレーム・ＣＲＣ生成回路３２に入力する。これに対してフレーム・ＣＲＣ生成回路３２は、入力されたＢＩＣＬＫ及びＢＩＤＡＴＡからｂｉｃｌｋ ｃｔｒに基づいて、１フレーム４８ビットのフレーム（アドレス情報を含む：ｆｒａｍｅ）とＣＲＣ ｃｏｄｅ（ＣＲＣ）とを生成し、これをエラー訂正回路３３へ入力する。エラー訂正回路３３は、図５（ａ）に示すように、入力されたｆｒａｍｅとＣＲＣとを照らし合わせることで、ｆｒａｍｅ内にビット誤りが存在するか否かを判定し、存在すればこれの訂正を実行して、アドレス情報（ｄａｔａ）を得る。尚、存在しなければ、ｆｒａｍｅをそのままアドレス情報（ｄａｔａ）とする。
【００３７】
これにより得られたアドレス情報（ｄａｔａ）は、アドレスマッチング処理回路３４に入力される。これに対して、アドレスマッチング処理回路３４は割り込み信号を発生させ、これをＣＰＵ２３へ入力する。更に、アドレスマッチング処理回路３４は、入力されたアドレス情報（ｄａｔａ）をＡｄｄｒｅｓｓとしてレジスタ３５に書き込む。
【００３８】
尚、フレーム・ＣＲＣ生成回路３２において誤りが含まれるｆｒａｍｅが生成されてしまい、尚且つこれの誤り訂正がエラー訂正回路３３で不可能であった場合、得られたアドレス情報には誤りが含まれる。このため、エラー訂正回路３３は、図５（ｂ）に示すように、アドレスマッチング処理回路３４に不正なアドレス情報であることも入力する。これは、ｖａｌｉｄの‘１’（＝誤り無し），‘０’（＝誤り有り）の設定により行われる。更に、レジスタ３５には、エラー訂正回路３３からｖａｌｉｄが、且つ、アドレスマッチング処理回路３４からＡｄｄｒｅｓｓが入力されて、両者が対応づけられて所定の番地に記憶される。
【００３９】
このように、アドレス変換部２２（特にエラー訂正回路３３）は、光ピックアップ１１で読み取られたアドレス情報を誤り訂正する誤り訂正手段として機能し、また、アドレス変換手段２２におけるレジスタ３５は、誤り訂正の結果（ｖａｌｉｄ）を記憶する誤り訂正結果記憶手段として機能する。
【００４０】
また、ＣＰＵ２３は、アドレスマッチング処理回路３４から割り込み信号が入力されると、アドレス変換部２２内のレジスタ３５にアクセスすることで、アドレス情報及びこのｖａｌｉｄを取得する。即ち、ＣＰＵ２３は、割り込み信号が入力された際にレジスタ３５を参照して、アドレス情報が正しく取得できたか否かを取得する。
【００４１】
また、ＳＹＮＣディテクタ３１におけるＳＹＮＣパターンの検出方法を、図６を用いて詳細に説明する。ＳＹＮＣディテクタ３１は、ＢＩＣＬＫとＢＩＤＡＴＡとが入力されると、ＢＩＣＬＫのタイミングに同期させてＢＩＤＡＴＡの遷移を判定する。ここで、ＳＹＮＣパターンは予め定められたパターンであるため、そのパターン通りにＢＩＤＡＴＡが遷移すれば、これをＳＹＮＣと判定することができる。尚、図３において、ＳＹＮＣディテクタ３１は、ＳＹＮＣのみを検出するための構成であり、フレーム・ＣＲＣ生成回路３２は、ＢＩＤＡＴＡ全体をチェックして２値‘１’，‘０’のデータに置き換えるための構成である。
【００４２】
また、本実施形態では、アドレス情報を連続して取得できるか否かに基づいて、スピンドルサーボ１Ａを切り替えるが、これはアドレス変換部２２におけるエラー訂正回路３３の誤り訂正の結果をチェックすれば容易に判定できる。なぜならば、光ディスク１１Ａの回転が安定していなければ、ウォブル信号を正確に２値化することができないためである。即ち、この場合、ＢＩＤＡＴＡ及びＢＩＣＬＫも正常でないため、ＣＲＣによるエラー訂正が不可能となる。
【００４３】
また、本実施形態によるアドレス変換部２２の構成では、アドレス情報だけでなく、誤り訂正の結果（ｖａｌｉｄ）もレジスタ３５に格納されるため、レジスタ３５の内容をチェックすることで、取得したアドレス情報が正確であるか否かを判別することが可能である。つまり、アドレス情報を取得して割り込み信号が発生した際に、ＣＰＵ２３は、レジスタ３５を参照することのみで、連続してアドレス情報を取得してるか否かを容易に判別できる。
【００４４】
また、アドレス情報を連続して取得できることが判別できると、ＣＰＵ２３は、セレクタ１９ＡへラフサーボからＰＬＬサーボへの切替信号を入力する。これに対して、セレクタ１９Ａは、サーボをラフサーボからＰＬＬサーボに切り替える。
【００４５】
以上の動作が行われた後、セレクタ１９は、サーボの切り替えによって選択された信号をスピンドルドライバ出力信号（ＳＰＤＯ）として出力する。また、出力されたＳＰＤＯは、スピンドルドライバ２０において増幅され、その後、スピンドルモータ２１に入力される。従って、スピンドルモータ２１はＳＰＤＯに基づいて光ディスク１１Ａを回転させる。
【００４６】
次に、本実施形態によるスピンドルサーボの切り替え時の動作を、図７を用いて詳細に説明する。尚、この動作は、ファームウェアにより実現されるものである。
【００４７】
図７を参照すると、本動作では、まず、アドレス変換部２２からＣＰＵ２３に割り込み信号が入力されると、ＣＰＵ２３はアドレス変換回路２２に対してアドレス情報を要求する（ステップＳ１０）。これは、アドレス変換回路２２のレジスタ３５に対して行われる。尚、これによりＣＰＵ２３は一時、アドレス情報取得待ちの状態となり、一定時間、アドレス情報が取得されるまで待機する。
【００４８】
次に、ＣＰＵ２３は、レジスタ３５から応答された情報（ｖａｌｉｄ）に基づいて、アドレス情報が正常に取得されたか否かを判定し（ステップＳ１１）、正常に取得できた場合（ステップＳ１１のＹｅｓ）、取得成功回数をカウントアップし（ステップＳ１２）、取得失敗回数をクリア（リセット）する（ステップＳ１３）。
【００４９】
更に、ＣＰＵ２３は、連続してカウントされている取得成功回数が例えば３回（但し、２回以上等であってもよい）であれば（ステップＳ１４のＹｅｓ）、必要に応じてスピンドルサーボ２ＡをＰＬＬサーボに切り替える（ステップＳ１５）。これは、スピンドルモータ２１の回転が安定していると見なせるためである。その後、ＣＰＵ２３は、取得成功回数及び取得失敗回数をクリアし（ステップＳ１６）、処理を終了する。また、連続してカウントされている取得成功回数が例えば３回に満たない場合（ステップＳ１４のＮｏ）、ＣＰＵ２３は、ステップＳ１０に帰還する。
【００５０】
これに対して、ステップＳ１１の判定の結果、アドレス情報が正常に取得されていない場合（ステップＳ１１のＮｏ）、ＣＰＵ２３は、取得失敗回数をカウントアップし（ステップＳ１７）、取得成功回数をクリア（リセット）する（ステップＳ１８）。
【００５１】
更に、ＣＰＵ２３は、連続してカウントされている取得失敗回数が例えば３回（但し、２回以上等であってもよい）であれば（ステップＳ１９のＹｅｓ）、必要に応じてスピンドルサーボ２Ａをラフサーボに切り替える（ステップＳ１５）。これは、スピンドルモータ２１の回転が安定していないと見なせるためである。その後、ＣＰＵ２３は、取得成功回数及び取得失敗回数をクリアし（ステップＳ１６）、処理を終了する。また、連続してカウントされている取得失敗回数が例えば３回に満たない場合（ステップＳ１９のＮｏ）、ＣＰＵ２３は、ステップＳ１０に帰還する。
【００５２】
このように、ＣＰＵ２３は、連続して取得したアドレス情報が規則性（連続して誤りを含む／連続して正しい）を有するか否かを判定する機能を実現し、この判定結果に基づいて、ラフサーボとＰＬＬサーボとをセレクタ１９Ａに切り替えさせる機能を実現する。より具体的には、ＣＰＵ２３は、ファームウェアを読み出して実行することにより、２つ以上連続するアドレス情報が誤り無く取得されたか否か、又は、全て誤りを含んで取得されたか否かを判定する連続データ取得判定手段として機能し、また、この連続データ取得手段で得られた判定結果に基づいてサーボ切替手段であるスピンドルサーボ２Ａのセレクタ１９Ａでの選択を制御する機能を実現する。
【００５３】
以上のような動作により、本実施形態では、簡素で且つ安価な構成により新規格ディスクに対するスピンドル制御を行える光ディスク装置１００Ａを実現することができる。尚、これらの動作は、ファームウェアにより実現されるものである。このファームウェアは、光ディスク装置１００Ａに組み込まれたＲＯＭ等に格納されているもので、これがＣＰＵ２３により読み出されて実行される。
【００５４】
〔他の実施形態〕
以上、説明した実施形態は本発明の好適な一実施形態にすぎず、本発明はその趣旨を逸脱しない限り種々変形して実施可能である。
【００５５】
例えば、上記実施形態では、アドレス情報が所定回数連続して正常に読み取れたか否かに基づいて、光ディスク１１Ａが安定して回転しているか否かを判定し、スピンドル制御を切り替えたが、アドレス情報を例えばＩＤマッチ信号等に置き換えることも可能である。即ち、本発明では、回転の安定時に所定間隔で読み出される信号に基づいて、光ディスク１１Ａが安定して回転しているか否かを判定し、スピンドル制御を切り替えるのであれば、如何様にも変形することが可能である。
【００５６】
また、上記実施形態では、誤り訂正において、ＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）符号を適用していたが、これを例えばハミング符号やＢＣＨ符号等のランダム誤り訂正符号、又はリードソロモン符号等のシンボル誤り訂正符号等に置き換えてもよい。
【００５７】
【発明の効果】
以上説明したように、本発明によれば、ＡＴＩＰ情報に基づかずに光ディスクに対するスピンドル制御が可能となる。更に、これをプログラムで実現するため、回路構成等の大幅な設計変更をすることなく、簡素且つ安価にＡＴＩＰ情報に基づかない光ディスクのスピンドル制御を実現することが可能となる。
【図面の簡単な説明】
【図１】従来技術による光ディスク装置１００の構成を示すブロック図である。
【図２】本発明の第１の実施形態による光ディスク装置１００Ａの構成を示すブロック図である。
【図３】光ディスク装置１００Ａのアドレス変換部２２の構成を示すブロック図である。
【図４】本発明の第１の実施形態によるアドレス情報のフレームフォーマットを示す図である。
【図５】（ａ）はアドレス変換部２２において正常に誤り訂正がなされた場合を説明するための図であり、（ｂ）はアドレス変換部２２において誤り訂正が不可能であった場合を説明するための図である。
【図６】ＳＹＮＣディテクタ３１におけるＳＹＮＣパターンの検出方法を説明する為の図である。
【図７】本発明の第１の実施形態によるスピンドルサーボの切り替え時の動作を示すフローチャートである。
【符号の説明】
１Ａ ＬＳＩ
２Ａ スピンドルサーボ
１６Ａ カウンタ
１９Ａ セレクタ
２２ アドレス変換部
２３ ＣＰＵ
３１ ＳＹＮＣディテクタ
３２ フレーム・ＣＲＣ生成回路
３３ エラー訂正回路
３４ アドレスマッチング処理回路
３５ レジスタ
１００Ａ 光ディスク装置
Claims (13)
- 第１のサーボ系とこれより精度の高い第２のサーボ系を切り換えてスピンドル制御を行う光ディスク装置において、絶対時間情報が記録されていない光ディスクのウォブルから読み取った信号が規則性を有するかどうかを判定する第１の手段と、該第１の手段による判定結果に基づき前記第１及び第２のサーボ系の切り換えを制御する第２の手段とを有することを特徴とする光ディスク装置。
- 前記信号に基づき生成されるデータであって、前記判定結果が２つ以上連続するデータに誤りが含まれない第１の規則性を示す場合、前記第２の手段が前記第１のサーボ系から前記第２のサーボ系に切り替えることを特徴とする請求項１記載の光ディスク装置。
- 前記信号に基づき生成されるデータであって、前記判定結果が２つ以上連続するデータ全てに誤りが含まれる第２の規則性を示す場合、前記第２の手段が前記第２のサーボ系から前記第１のサーボ系に切り替えることを特徴とする請求項１記載の光ディスク装置。
- 光ディスク上に書き込まれたデータを読み取るデータ読取手段と、
前記データ読取手段で読み取られた前記データのうち、絶対時間情報が記録されていない光ディスクのウォブルから読み取ったデータを誤り訂正する誤り訂正手段と、
前記誤り訂正手段により２つ以上連続するデータが誤り無く取得されたか否か、又は、全て誤りを含んで取得されたか否かを判定する連続データ取得判定手段と、
前記連続データ取得判定手段で前記２つ以上連続するデータが誤り無く取得されたと判定された場合、又は、全て誤りを含んで取得されたと判定された場合、サーボ制御を切り替えるサーボ制御切替手段と、
を有することを特徴とする光ディスク装置。 - 前記誤り訂正手段による誤り訂正の結果を記憶する誤り訂正結果記憶手段を有し、
前記連続データ取得判定手段は、前記誤り訂正結果記憶手段に記憶された前記２つ以上連続するデータの誤り訂正の結果に基づいて、当該２つ以上連続するデータが誤り無く取得されたか否かを判定することを特徴とする請求項４記載の光ディスク装置。 - 前記データは、アドレス情報又はＩＤマッチ信号であることを特徴とする請求項４又は５記載の光ディスク装置。
- 前記誤り訂正手段は、ＣＲＣ符号，ハミング符号，ＢＣＨ符号，リードソロモン符号の何れかであることを特徴とする請求項４から６の何れか１項に記載の光ディスク装置。
- 第１のサーボ系とこれより精度の高い第２のサーボ系を切り換えてスピンドル制御を行う光ディスク装置に組み込まれたコンピュータを機能させるためのプログラムであって、絶対時間情報が記録されていない光ディスクのウォブルから読み取った信号が規則性を有するかどうかを判定する第１の処理と、該第１の処理による判定結果に基づき前記第１及び第２のサーボ系の切り換えを制御する第２の処理とを有することを特徴とするプログラム。
- 前記第２の処理は、前記信号に基づき生成されるデータであって、前記判定結果が２つ以上連続するデータに誤りが含まれない第１の規則性を示す場合、前記第１のサーボ系から前記第２のサーボ系に切り替えさせることを特徴とする請求項８記載のプログラム。
- 前記第２の処理は、前記信号に基づき生成されるデータであって、前記判定結果が２つ以上連続するデータ全てに誤りが含まれる第２の規則性を示す場合、前記第２のサーボ系から前記第１のサーボ系に切り替えさせることを特徴とする請求項８記載のプログラム。
- 前記データは、アドレス情報又はＩＤマッチ信号であることを特徴とする請求項９又は１０に記載のプログラム。
- 精度の異なるサーボ制御を切り替えてスピンドル制御を行う光ディスク装置に組み込まれたコンピュータを機能させるためのプログラムであって、
光ディスク上に書き込まれたデータを読み取らせるデータ読取処理と、
前記データ読取処理で読み取られた前記データのうち、絶対時間情報が記録されていない光ディスクのウォブルから読み取ったデータを誤り訂正させる誤り訂正処理と、
前記誤り訂正処理により２つ以上連続するデータが誤り無く取得されたか否か、又は、全て誤りを含んで取得されたか否かを判定する連続データ取得判定処理と、
前記連続データ取得判定処理で前記２つ以上連続するデータが誤り無く取得されたと判定した場合、又は、全て誤りを含んで取得されたと判定した場合、サーボ制御を切り替えさせるサーボ制御切替処理と、
を前記コンピュータに実行させるためのプログラム。 - 前記誤り訂正処理による誤り訂正の結果を記憶させる誤り訂正結果記憶処理を前記コンピュータに実行させ、
前記連続データ取得判定処理は、前記誤り訂正結果記憶処理で記憶された前記２つ以上連続するデータの誤り訂正の結果に基づいて、当該２つ以上連続するデータが誤り無く取得されたか否かを判定することを特徴とする請求項１２記載のプログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002228575A JP3906125B2 (ja) | 2002-08-06 | 2002-08-06 | 光ディスク装置及びそのプログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002228575A JP3906125B2 (ja) | 2002-08-06 | 2002-08-06 | 光ディスク装置及びそのプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004071048A JP2004071048A (ja) | 2004-03-04 |
| JP3906125B2 true JP3906125B2 (ja) | 2007-04-18 |
Family
ID=32015220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002228575A Expired - Fee Related JP3906125B2 (ja) | 2002-08-06 | 2002-08-06 | 光ディスク装置及びそのプログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3906125B2 (ja) |
-
2002
- 2002-08-06 JP JP2002228575A patent/JP3906125B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004071048A (ja) | 2004-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6963521B2 (en) | Disc drive apparatus | |
| US7116618B2 (en) | Defective sector determination device and optical disk drive | |
| US7079458B2 (en) | Buffer memory address translation device | |
| US6691203B1 (en) | Integrated controller to process both optical reads and optical writes of multiple optical media | |
| US7149165B2 (en) | Controller for data recorder | |
| US6975570B1 (en) | Information recording/reproducing device using optical disk and method therefor and information recording system and information recording method | |
| US6173430B1 (en) | Device and method for detecting synchronization patterns in CD-ROM media | |
| JP3906125B2 (ja) | 光ディスク装置及びそのプログラム | |
| US7149167B2 (en) | Data recorder | |
| US6125086A (en) | Method and apparatus for high speed reproduction of information recorded on an optical recording medium | |
| JP2003228853A (ja) | 光ディスク装置及びその制御方法 | |
| US5951710A (en) | Method and apparatus for checking compressed data errors | |
| US6690630B1 (en) | Compact disc decoder and method for correcting address errors in header data based on an input error flag | |
| JP3487582B2 (ja) | 光ディスク及び光ディスク装置 | |
| JP3477738B2 (ja) | 光学式ディスク装置およびそのアドレス管理方法 | |
| JP2005293812A (ja) | 光ディスク記録再生装置及び光ディスク評価方法 | |
| JP3137407B2 (ja) | ディスク再生装置 | |
| JPH11338956A (ja) | ディスクバーコードデータ再生装置 | |
| JP3913928B2 (ja) | 情報記録装置 | |
| JPH11149705A (ja) | 再生装置及びデータ蓄積方法 | |
| KR100936033B1 (ko) | 광 기록/재생 기기의 주소 정보의 효율적인 검출/정정방법 및 장치 | |
| JP2002197814A (ja) | 欠陥セクタ判定装置、光ディスク再生装置、及び媒体 | |
| JPH0773607A (ja) | 光デイスク装置 | |
| JP2007257765A (ja) | 光ディスク記録／再生装置 | |
| JP2000339861A (ja) | 情報記録装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050803 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060920 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070115 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |