JP3902246B2 - エピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP3902246B2
JP3902246B2 JP3157894A JP3157894A JP3902246B2 JP 3902246 B2 JP3902246 B2 JP 3902246B2 JP 3157894 A JP3157894 A JP 3157894A JP 3157894 A JP3157894 A JP 3157894A JP 3902246 B2 JP3902246 B2 JP 3902246B2
Authority
JP
Japan
Prior art keywords
layer
algainp
gap
grown
cladding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3157894A
Other languages
English (en)
Other versions
JPH07240372A (ja
Inventor
泰男 細川
泰之 坂口
利幸 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP3157894A priority Critical patent/JP3902246B2/ja
Publication of JPH07240372A publication Critical patent/JPH07240372A/ja
Application granted granted Critical
Publication of JP3902246B2 publication Critical patent/JP3902246B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、エピタキシャル成長方法によるウェーハに係り、特に格子ミスマッチのあるヘテロ接合を有するエピタキシャルウェーハ、及び当該ウェーハを使用して作製した発光ダイオードに関するものである。
【0002】
【従来の技術】
近年、半導体基板上に基板の格子定数と異なる格子定数を有する能動層をエピタキシャル成長させて各種デバイスを作製する技術が注目されている。この格子不整合系の材料として、可視光領域の発光ダイオード(LED)やレーザーダイオード(LD)用の材料として利用される(AlX Ga1-XY In1-Y P(0≦X≦1,0≦Y≦1)がある。この材料系では特にGaAs基板上に当該材料を使用したDH構造を有するLED、LDとしての応用が盛んに行われている(特開平2−257677参照)。図3にGaAs基板を使用した場合のウェーハ構造を示す。この場合、GaAs基板と(AlX Ga1-X0.51In0.49Pエピタキシャル層との間に格子定数の差はなく(格子整合系)、良質なエピタキシャルウェーハが得られている。一方、GaAs基板を使用することで、(AlX Ga1-XY In1-Y PのDH構造部分で発光した光のうち、基板側に放出されるものはGaAs基板で吸収されてしまうために、表面側に取り出すことができず発光効率が上がらないという欠点がある。そこで、基板による光の吸収を低減し発光効率を高める目的で、発光した可視光に対して透明なGaPを基板として使用した研究も行われるようになった。しかし、基板としてGaPを使用した場合には、GaP基板と(AlX Ga1-XY In1-Y Pとの間に格子定数の差(格子ミスマッチ)があるために、(AlX Ga1-XY In1-Y Pエピタキシャル層の結晶性が劣化することが問題となっていた。
【0003】
また、別の例として、GaAs基板を使用し、格子整合させないでy≠0.51である(AlGa1−xIn1−yP系の材料を用いて短波長の可視光LEDを作製するものや、GaAs基板上に0<y<1であるGaAs1−y系材料を能動層として作製する可視光LED等がある。
【0004】
ここで、この格子定数の差については、LEDを作製した時の発光波長が590nm前後の黄色〜橙色の発光になるような組成のGa0.65In0.35P活性層をエピタキシャル成長させる場合に、その格子ミスマッチ度が約2.7%となる。従来、この格子ミスマッチによる結晶性の劣化を緩和するために、GaP基板の格子定数から所定の組成の(AlX Ga1-XY In1-Y Pの格子定数まで連続的に格子定数を変化させるエピタキシャル層(格子定数変化層あるいは組成勾配層と称す)を挿入すること(特開平3−203316参照)や、格子定数の異なる層を成長する前に特別なバッファ層を挿入すること(Appl.Phys.Lett.53(5).1988参照)が行われてきた。
【0005】
ここで、格子ミスマッチ度とは、下記(1)式で定義される。
格子ミスマッチ度=(エピタキシャル層の格子定数−基板の格子定数)×100/(基板の格子定数)・・・(1)
【0006】
ただし、組成勾配層や特別な成長条件のバッファ層を具備するだけでは格子定数の異なるDH構造部分の結晶性を向上することは現実には難しい。
【0007】
【発明が解決しようとする課題】
発光した可視光に対して透明なGaP基板を使用する場合や、GaAs基板を利用して格子定数の異なる発光層を用いる場合に、従来行われてきたような組成勾配層を挿入したり、特別な成長条件のバッファ層を挿入するだけでは、格子定数が基板と異なり、表面状態が良好で、且つ結晶性の良好なDH構造部分を成長することは難しい。格子ミスマッチがある場合は、周辺部と組成が異なり成長速度も早くなるため、ヒロックと呼ばれる盛り上がった突起物が島状に分布する結晶表面となる。また、そのようなエピタキシャルウェーハを用いた場合には、高輝度のLEDがまだ得られていない。
【0008】
【課題を解決するための手段】
そこで、基板上にバッファ層およびクラッド層を成長した後にその当該表面をポリッシュして平坦にすることにより、格子ミスマッチが原因で発生した転位や欠陥、表面の凹凸がその後の結晶成長層に影響しないようにして、結晶性の良好なDH構造部分ひいては高輝度のLEDを作製することが本発明の目的である。
すなわち本願発明は、以下に関する。
(1)GaP化合物半導体基板上に、GaPバッファ層、AlGaInP第一段下部クラッド層、能動層としてAlGaInP下部クラッド層、GaInP活性層、AlGaInP上部クラッド層のダブルヘテロ構造を有するエピタキシャルウェーハの製造方法であって、前記GaP化合物半導体基板上に前記GaPバッファ層を成長させ、その上に前記AlGaInP第一段下部クラッド層を成長させた後に、この前記AlGaInP第一段下部クラッド層表面をポリッシュし、その後、前記AlGaInP下部クラッド層、前記GaInP活性層、前記AlGaInP上部クラッド層のエピタキシャル成長を順次行うことを特徴とする発光ダイオード用途のエピタキシャルウェーハの製造方法。
(2)前記GaPバッファ層と前記AlGaInP第一段下部クラッド層との間に、前記GaP化合物半導体基板の格子定数から能動層の格子定数まで格子定数が連続的に変化するAlGaInP組成勾配層を成長させることを特徴とする(1)に記載の発光ダイオード用途のエピタキシャルウェーハの製造方法。
【0009】
GaP基板上には、先ず基板の結晶欠陥の影響を低減するため、GaPのバッファ層をエピタキシャル成長させる。結晶成長方法は通常MOVPE法に依るのが一般的である。その上には、本発明で目的としている590〜610nmで発光するような組成に調整した活性層(AlX Ga1-XY In1-Y P(0.18≦X≦0.30、Y=0.51)に適合したクラッド層組成と同組成のバッファ層(AlX Ga1-XY In1-Y P(X≧0.70、Y=0.51)を成長する。この層の格子定数はGaP基板の格子定数と異なり、約2.7%の格子ミスマッチが存在する。また、このような格子定数の異なるバッファ層を成長する前に組成勾配層を挿入し、格子定数を徐々に変化させて約2.7%の格子ミスマッチのある層を最終的に成長しても良い。この格子ミスマッチの影響を緩和するため、当該バッファ層表面をポリッシュする。ポリッシュする厚さはバッファ層の1/2〜2/3を目安とすれば良い。結晶表面のポリッシュは通常の基板表面をポリッシュするのと同じポリッシングマシーンで行う。例えばバッファ層は3μm程度成長させておき、ポリッシュにより約2μm削って残り膜厚を1μm程度とする。ポリッシュした後再度MOVPE装置に導入して、能動層構造部分の結晶成長を行う。
【0010】
再度結晶成長を行う場合に、先ずポリッシュ前に成長したバッファ層と同組成の(AlX Ga1-XY In1-Y PをDH構造部分の下部クラッド層として2.0μm程度成長させる。バッファ層と下部クラッド層までは、H2 Seをドーパントとしてn型にドーピングし、そのキャリア濃度は1×1018cm-3程度とする。その後活性層を成長させる。膜厚は1.0μm程度とし、組成は590〜610nmの間で目的とする発光波長になるよう設定する。この層はDEZnをドーパントとしてp型にドーピングする。キャリア濃度は5×1017cm-3程度である。次に上部クラッド層を成長させる。組成は下部クラッド層と同じであるが、DEZnをドーパントとしてp型にドーピングする。キャリア濃度は5×1017cm-3程度である。膜厚は下部クラッド層と同じ2μm程度である。こうして得られたDH構造部分の上にコンタクト層として活性層と同組成のGaInPを成長させる。この層も上部クラッド層と同程度にp型にドーピングし、膜厚は0.5μm程度である。
【0011】
このようにして作製したエピタキシャルウェーハを使用してLEDを作製する場合、発光部分であるDH構造部分の結晶性が格子ミスマッチの影響があるにもかかわらず如何に良好であるかが重要となる。従って、本発明のようにバッファ層成長後にその表面を一旦ポリッシュすると、格子ミスマッチの影響で島状成長した表面の凹凸部分が平坦になり、また発生した結晶欠陥をその後の層に伝播し難くするため、結晶性の良好なDH構造部分のエピタキシャル成長が可能となる。その結果従来得られていた格子不整合系のLEDよりも高輝度が得られる。
【0012】
【作用】
本発明は可視光に対して透明なGaP基板上に、格子ミスマッチのある(AlX Ga1-XY In1-Y Pのバッファ層あるいは組成勾配層を成長した後に、当該表面をポリッシュし、表面を平坦にした後再度エピタキシャル成長することにより格子ミスマッチの影響を排除し、結晶性の良好な能動層構造を得るものである。また、このようなエピタキシャルウェーハを使用すれば、従来より高輝度のLEDを得ることができる。また、本発明は基板としてGaAsを使用した場合に、GaAsP系のエピタキシャル成長をする場合、AlGaInP系DH構造をエピタキシャル成長する場合にも同様の効果が得られる。
【0013】
【実施例】
次に本発明の実施例を組成勾配層の有無の二つの場合についてそれぞれ詳細に説明する。今回はGaP基板上にGaInPを活性層とするDH構造のエピタキシャルウェーハを作製した。使用したGaP基板は、Sをドープしたn型基板である。本実施例では、MOVPE法により減圧下にて結晶成長を行った。使用した原料ガスはTMA、TMG、TMI、PH3 (100%ガス)であり、キャリアガスとして超高純度のH2 ガスを使用した。
【0014】
(実施例1)
先ず、組成勾配層のない場合についての実施例を示す。ウェーハの断面構造を図1に示す。結晶成長は先ず730℃にてGaPバッファ層7を0.5μm成長させた。この時Seをドーパントとして使用しn型のドーピングを行った。続いてDH構造部分の下部クラッド層5と同組成である(Al0.2 Ga0.80.65In0.35P第一段下部クラッド層6を約3μm成長させた。この層もSeをドーパントとしてGaPバッファ層7と同じく1×1018cm-3程度にドーピングした。この組成での格子定数はGaPの格子定数より大きく、その格子ミスマッチ度は約2.7%である。従って、この層を3μm成長した後の表面状態は悪く、ヒロックと呼ばれる周辺部と組成が異なり且つ島状成長により周辺より成長速度が速いために盛り上がった突起物が多く存在した。このヒロックの大きさは、3μmのエピタキシャル成長後で約20×30μmであり高さは約6μmであった。また、ウェーハ面内での密度は約1000〜3000cm-2であった。
【0015】
ここで第一段目の結晶成長を停止し、ウェーハを取り出した。取り出したウェーハをGaAs基板をポリッシュする通常のポリッシングマシーンでポリッシュした。ポリッシュは平滑なガラスまたはセラミックス定盤に固定し、外径約0.5μmのSiO2 超微粒子と次亜塩素酸ナトリウムを主成分とするポリッシュ液を用いて化学機械的に研磨した。この時、加工ダメージを小さくするために、加重は50g/cm2 程度に抑えた。研磨速度は装置状態により異なるが、装置により適当な値を設定することで、研磨後の表面の凹凸をピーク値で最大0.002μmに抑えることができる。今回は研磨速度0.05μm/minで、研磨後の表面粗度は0.5μm以下であった。研磨量としては、(Al0.2 Ga0.80.65In0.35P成長層約3μmの内約2μmをポリッシュして1μm残した。このウェーハの表面には所々にヒロックの跡が見られたが、平坦であった。
【0016】
再びMOVPE装置にてDH構造部分の結晶成長を行った。ポリッシュ前に成長させた(Al0.2 Ga0.80.65In0.35Pを下部クラッド層5として再び1μm成長させた。続いて、Ga0.65In0.35Pの組成を有する活性層4を1μm成長させた。GaP基板8と上記活性層4の間の格子ミスマッチ度は、GaP、Ga0.65In0.35Pの格子定数が各々5.450オングストローム、5.597オングストロームであることより、式(1)から2.7%となる。活性層はDEZnをドーパントとしてp型にドーピングし、そのキャリア濃度は5×1017cm-3とした。活性層の上部には下部クラッド層と同一の組成を有する(Al0.2 Ga0.80.65In0.35Pを上部クラッド層3として2μm成長させた。上部クラッド層3も活性層4と同様DEZnをドーパントとしてp型にドーピングした。キャリア濃度も同様に5×1017cm-3とした。また、電極をとりやすくするために、活性層4と同組成のp型Ga0.65In0.35P層をコンタクト層2として最後に成長させた。比較のため同条件で(Al0.2 Ga0.80.65In0.35Pの下部クラッド層5を最初から2μm成長し、ウェーハ表面のポリッシュをしないで続いて活性層4を成長した同一構造のエピタキシャルウェーハを作製し、LEDを作製してその発光特性を比較した。
【0017】
作製したLEDは、350×350μmの大きさであり、その特性評価は積分球を使用した輝度測定により行った。発光波長について視感度補正を行った後のそれぞれの基板を使用したLEDの輝度は、従来のウェーハ表面のポリッシュをしない場合で2500ミリカンデラであったのに対して、ウェーハ表面のポリッシュを行った場合では3500ミリカンデラと高輝度であった。尚、測定時の印加電流は20ミリアンペアである。
【0018】
(実施例2)
次に、組成勾配層を挿入した場合の実施例について示す。ウェーハは図2に示す構造とした。実施例1で示したのと同様に、先ず730℃にてGaPバッファ層7を0.5μm成長させた。続いてAl、In原料を添加し、その供給量を連続的に変化させて、組成がGaPから(Al0.2 Ga0.80.65In0.35Pまで変化する組成勾配層16を2μm成長させた。組成勾配層16での原料供給量の変化は、TMGaで25→14SCCM、TMInで3→97SCCM、TMAlは一定とした。
【0019】
組成勾配層16を成長後、連続して(Al0.2 Ga0.80.65In0.35Pの組成を有する下部クラッド層5と同一組成層のn−AlGaInP第一段下部クラッド層6を3μm成長させた。この時点で第一段目の結晶成長を停止し、ウェーハを取り出した。表面状態は実施例1に比べて良好であった。これは組成勾配層16により格子ミスマッチの影響を僅かながら緩和できたためと思われる。この場合のヒロックの大きさは、約10×20μmであり、高さは約5μmであった。また、ウェーハ面内での密度も約400〜500cm-2であり、組成勾配層の無い実施例1より少なかった。取り出したウェーハを実施例1と同様、第一段下部クラッド層6の残り膜厚が1μmとなるようにポリッシュし、第二段目の結晶成長を行った。平坦度については、実施例1と同様0.5μm以下であった。
【0020】
DH構造部分の再成長は実施例1と全く同様の手順で行った。こちらの場合も同条件で作製し、ポリッシュ工程の無いエピタキシャルウェーハとLEDの輝度で比較した。組成勾配層16を挿入したがポリッシュしなかったものについては、2800ミリカンデラであったのに対して、ポリッシュを行い、二段階成長したものでは3700ミリカンデラと高輝度であった。これらの結果は、組成勾配層16を成長後その表面をポリッシュすることにより、格子ミスマッチの影響で発生したヒロックや結晶欠陥の影響をその後の結晶成長に伝播させないことができたためだと思われる。
【0021】
【発明の効果】
GaP基板と格子ミスマッチの存在するバッファ層を成長後、一旦その表面をポリッシュした後に再度DH構造部分の結晶成長を行うことにより、結晶性の良好なDH構造部分が得られ、そのようなエピタキシャルウェーハを使用してLEDを作製した場合には従来にない高輝度のLEDを得ることができる。
【図面の簡単な説明】
【図1】本発明によるエピタキシャルウェーハの構造の一例を示す図である。
【図2】本発明による組成勾配層を含むエピタキシャルウェーハの構造の一例を示す図である。
【図3】従来のGaAs基板を使用したエピタキシャルウェーハの構造を示す図である。
【符号の説明】
1 電極
2 p−GaInP コンタクト層
3 p−AlGaInP 上部クラッド層
4 p−GaInP 活性層
5 n−AlGaInP 下部クラッド層
6 n−AlGaInP 第一段下部クラッド層
7 n−GaP バッファ層
8 Sドープ n−GaP基板
9 電極
12 p−GaAs コンタクト層
16 n−AlGaInP 組成勾配層
17 n−GaAs バッファ層
18 Siドープ n−GaAs基板

Claims (2)

  1. GaP化合物半導体基板上に、GaPバッファ層、AlGaInP第一段下部クラッド層、能動層としてAlGaInP下部クラッド層、GaInP活性層、AlGaInP上部クラッド層のダブルヘテロ構造を有するエピタキシャルウェーハの製造方法であって、前記GaP化合物半導体基板上に前記GaPバッファ層を成長させ、その上に前記AlGaInP第一段下部クラッド層を成長させた後に、この前記AlGaInP第一段下部クラッド層表面をポリッシュし、その後、前記AlGaInP下部クラッド層、前記GaInP活性層、前記AlGaInP上部クラッド層のエピタキシャル成長を順次行うことを特徴とする発光ダイオード用途のエピタキシャルウェーハの製造方法。
  2. 前記GaPバッファ層と前記AlGaInP第一段下部クラッド層との間に、前記GaP化合物半導体基板の格子定数から能動層の格子定数まで格子定数が連続的に変化するAlGaInP組成勾配層を成長させることを特徴とする請求項1に記載の発光ダイオード用途のエピタキシャルウェーハの製造方法。
JP3157894A 1994-03-01 1994-03-01 エピタキシャルウェーハの製造方法 Expired - Fee Related JP3902246B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3157894A JP3902246B2 (ja) 1994-03-01 1994-03-01 エピタキシャルウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3157894A JP3902246B2 (ja) 1994-03-01 1994-03-01 エピタキシャルウェーハの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006315028A Division JP2007123913A (ja) 2006-11-22 2006-11-22 エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JPH07240372A JPH07240372A (ja) 1995-09-12
JP3902246B2 true JP3902246B2 (ja) 2007-04-04

Family

ID=12335074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3157894A Expired - Fee Related JP3902246B2 (ja) 1994-03-01 1994-03-01 エピタキシャルウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP3902246B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998059365A1 (en) 1997-06-24 1998-12-30 Massachusetts Institute Of Technology CONTROLLING THREADING DISLOCATION DENSITIES IN Ge ON Si USING GRADED GeSi LAYERS AND PLANARIZATION
US7227176B2 (en) 1998-04-10 2007-06-05 Massachusetts Institute Of Technology Etch stop layer system
WO2001054175A1 (en) 2000-01-20 2001-07-26 Amberwave Systems Corporation Low threading dislocation density relaxed mismatched epilayers without high temperature growth
JP2004507084A (ja) 2000-08-16 2004-03-04 マサチューセッツ インスティテュート オブ テクノロジー グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス
US6649480B2 (en) 2000-12-04 2003-11-18 Amberwave Systems Corporation Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
US6703688B1 (en) 2001-03-02 2004-03-09 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6940089B2 (en) 2001-04-04 2005-09-06 Massachusetts Institute Of Technology Semiconductor device structure
AU2002341803A1 (en) 2001-09-24 2003-04-07 Amberwave Systems Corporation Rf circuits including transistors having strained material layers
AU2003222003A1 (en) 2002-03-14 2003-09-29 Amberwave Systems Corporation Methods for fabricating strained layers on semiconductor substrates
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
WO2003105206A1 (en) 2002-06-10 2003-12-18 Amberwave Systems Corporation Growing source and drain elements by selecive epitaxy
US6982474B2 (en) 2002-06-25 2006-01-03 Amberwave Systems Corporation Reacted conductive gate electrodes
US7375385B2 (en) 2002-08-23 2008-05-20 Amberwave Systems Corporation Semiconductor heterostructures having reduced dislocation pile-ups
US7594967B2 (en) 2002-08-30 2009-09-29 Amberwave Systems Corporation Reduction of dislocation pile-up formation during relaxed lattice-mismatched epitaxy
EP1588406B1 (en) 2003-01-27 2019-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures with structural homogeneity
CN100437970C (zh) 2003-03-07 2008-11-26 琥珀波系统公司 一种结构及用于形成半导体结构的方法
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
CN114551667B (zh) * 2022-01-29 2024-12-31 江西兆驰半导体有限公司 一种红黄GaAs系LED芯片及其制备方法

Also Published As

Publication number Publication date
JPH07240372A (ja) 1995-09-12

Similar Documents

Publication Publication Date Title
JP3902246B2 (ja) エピタキシャルウェーハの製造方法
Nakamura InGaN-based violet laser diodes
JP5316276B2 (ja) 窒化物半導体発光素子、エピタキシャル基板、及び窒化物半導体発光素子を作製する方法
JP3876649B2 (ja) 窒化物半導体レーザ及びその製造方法
JP4908381B2 (ja) Iii族窒化物半導体層の製造方法、及びiii族窒化物半導体発光素子、並びにランプ
JP4948720B2 (ja) 窒素化合物半導体積層物、発光素子、光ピックアップシステム、および窒素化合物半導体積層物の製造方法。
JP2002231997A (ja) 窒化物系半導体発光素子
JP2011517098A (ja) 半極性(Al,In,Ga,B)Nベースの発光ダイオードの製造のための方法
JP2900990B2 (ja) 窒化物半導体発光素子
WO2003043097A1 (en) Ultraviolet emitting device
JP3545197B2 (ja) 半導体素子およびその製造方法
JP3424465B2 (ja) 窒化物半導体素子及び窒化物半導体の成長方法
WO2009142265A1 (ja) Iii族窒化物半導体発光素子及びその製造方法、並びにランプ
JP3896718B2 (ja) 窒化物半導体
JP3275810B2 (ja) 窒化物半導体発光素子
CN114725259A (zh) 发光二极管外延片及其外延生长方法、发光二极管芯片
JPH06342936A (ja) AlGaInP系発光装置
US8299480B2 (en) Semiconductor light emitting device and method for manufacturing same, and epitaxial wafer
JPH11224972A (ja) 窒化物半導体発光素子
JP2007123913A (ja) エピタキシャルウェーハの製造方法
JP2002094113A (ja) Iii−v族窒化物系半導体発光素子の製造方法
KR20100063058A (ko) 화합물 반도체 에피택셜 웨이퍼 및 그 제조방법
JP3344189B2 (ja) 分布ブラッグ反射ミラー多層膜を有する半導体装置
JP2001057442A (ja) Iii−v族窒化物半導体の製造方法
JP3471687B2 (ja) 半導体基材及びその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040630

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040805

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040903

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061228

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100112

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees