JP3894947B2 - エラー訂正回路、インターリーバ及びパンクチャリング又は反復装置を有する伝送システム - Google Patents

エラー訂正回路、インターリーバ及びパンクチャリング又は反復装置を有する伝送システム Download PDF

Info

Publication number
JP3894947B2
JP3894947B2 JP2006180595A JP2006180595A JP3894947B2 JP 3894947 B2 JP3894947 B2 JP 3894947B2 JP 2006180595 A JP2006180595 A JP 2006180595A JP 2006180595 A JP2006180595 A JP 2006180595A JP 3894947 B2 JP3894947 B2 JP 3894947B2
Authority
JP
Japan
Prior art keywords
circuit
encoding
bits
data
communication system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2006180595A
Other languages
English (en)
Other versions
JP2006295975A (ja
Inventor
ティモシー ジェイ ムールスレイ
Original Assignee
コニンクリユケ フィリップス エレクトロニクス エヌ．ブイ．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コニンクリユケ フィリップス エレクトロニクス エヌ．ブイ． filed Critical コニンクリユケ フィリップス エレクトロニクス エヌ．ブイ．
Publication of JP2006295975A publication Critical patent/JP2006295975A/ja
Application granted granted Critical
Publication of JP3894947B2 publication Critical patent/JP3894947B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H03M13/2714—Turbo interleaver for 3rd generation partnership project [3GPP] universal mobile telecommunications systems [UMTS], e.g. as defined in technical specification TS 25.212
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6558—3GPP2
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H04L1/0069—Puncturing patterns
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding

Description

本発明は、広くディジタル通信システムに関し、特に、ディジタル入力を符号化して当該ディジタル入力よりもビット数の大なる符号化入力を生成する通信システムに関する。順方向誤り修正又は訂正（Forward Error Correction: ＦＥＣ）は、このような態様で動作するものであり、重畳又は畳み込み符号化は、順方向誤り修正システムの１つの例である。
重畳又は畳み込み符号化システムにおいて、ディジタル入力は、畳み込み符号化回路により符号化され、当該畳み込み符号化回路に入力されるｋビット数毎に、それよりも大なるビット数ｎが出力として生成される。かかる畳み込み符号化回路の符号化レートは、符号化された出力ビットの数ｎに対する入力ビットの数ｋの比として定義される。したがって例えば、畳み込み符号化回路に入力される各ビットにつき２ビット出力があれば、その符号化レートは１／２である。ビット数が増加すると、信号ビットレートが減少することになる。
従来の畳み込み符号化アルゴリズムは色々あるが、それぞれ特定の符号化レートで利用可能である。当該回路の出力のデータレートが通信チャネルを含む当該通信回路の残りの部分の要件と調和するようにその符号化レートを調整するのが望ましい。例えば、符号化レートを増加させるためにその畳み込み符号化出力をパンクチャリング回路に通ぜしめることが知られており、かかるパンクチャリング（puncturing）回路は、当該畳み込み符号化出力から選択したビットを除去するための削除パターンを含むものである。また、符号化レートを減少させるために当該出力を反復回路に通して当該出力の選択したビットを繰り返すこともできる。
米国特許第５，６６８，８２０号及び第５，５１１，０８２号は、上述したタイプのパンクチャ処理された畳み込み符号化システムを有するディジタル通信システムをそれぞれ開示している。
本発明は特に、符号化出力を有しかつ多数ワードの符号化出力信号がインターリーブされる符号化装置に関連する。インターリーブをすることは、伝送システムのエラー性能（パフォーマンス又は対策機能）を向上するために用いられる公知の技術である。通信システムには、ビットレートやインターリーブ深度（interleaving depth）、データの可変レートなどの例えば種々の異なる特性を有するデータを扱う能力の如き汎用性の要求が大きくなっている。符号化出力のインターリーブ処理を伴う符号化装置において従来の可変レート畳み込み符号化回路（又は他のＦＥＣ符号化回路）を使用すると、当該インターリーブ回路が畳み込み符号化器の出力ビットレートに適応することが必要となる。したがって、出願人は、データのインターリーブは、符号化の後でかつ当該データストリームのレートマッチングの前に（すなわち、パンクチャリング又はビット反復の前に）行われるべきであると認識したのである。しかしながら、これにより、当該レートマッチング回路により実行されたパンクチュアリング又はビット反復処理は、インターリーブ回路により発生するビット構成には相応しくない場合がある。例えば、パンクチャリングビット用に選択されたビットは、当該ディジタル入力における同一又は隣接ビットに関する情報を提供する可能性がある。これにより、入力信号のかかる部分について伝送上のエラーが発生する可能性が高くなってしまう。
本発明の第１の態様によれば、データブロック内のビット数を調整するレートマッチング回路であって、前記データブロックは、ディジタル入力に対する符号化回路の動作により発生した符号化出力に対するインターリーブ回路の動作により発生した複数のインターリーブ化ワードを有し、前記符号化出力は、前記ディジタル入力よりも大なるビット数を有し、前記レートマッチング回路は、伝送チャネルの各フレームにおいて伝送用データビットを提供するため、レートマッチングパターンを用いて当該データブロックにおけるビット数を調整する手段を有する、レートマッチング回路において、前記符号化回路及び前記インターリーブ回路の特性に基づいて当該レートマッチングパターンを選択する手段が設けられる、ことを特徴とするレートマッチング回路が設けられる。
反復パターンとは、各データブロックにおけるどのビットが繰り返されるべきかを示す（１及び０の）パターンを意味する。
本発明により、インターリーブ回路が適応型である必要がない。なぜなら、該回路は、固定コードレート又は可変レートデータソースの限られた数のレートを有する符号化回路とのインターフェースのために選択されるからである。このパンクチャリング回路又は反復回路はそれゆえに、当該出力ビットレートを伝送チャネル上の伝送に適したものとするよう調整するためにインターリーブ化ワードに対して動作する。そのため、次のようにして削除又は反復パターンを選択する。（ｉ）ビット削除の場合、当該パンクチャリングが少なくとも、当該パンクチャリング回路への入力の前に符号化されインターリーブされたディジタル入力に対して、最小の不利益な効果を呈するようにし、（ｉｉ）ビット反復の場合、当該反復が伝送用出力に最も有益な効果を呈しかつ当該ディジタル入力の１つの部分に集中されないようにする。
また、本発明によれば、当該入力信号のレートマッチングに作用する当該単一のパンクチャリング又は反復段は、（順方向誤り訂正特性を変えることにより）入力信号の伝送品質を制御し、しかも当該出力ビットレートを連続した伝送に適したものに例えば伝送チャネルの最大ビットレートに適合させるように操作するのに用いることが可能である。これにより、サービス要件の品質のためそしてチャネル容量の考慮のための分離したレートマッチング段の必要性が無くなる。
当該データブロック内の各インターリーブ化ワードのパターンは、当該ブロック内の隣接する１つまたは複数のインターリーブ化されたワードに対してオフセットされずれたものとすることができる。ブロックインターリーブ回路にとって、そのインターリーブ化されたブロックの隣接ワード内において異なるビットを対象とすることは、当該符号化出力ワードからの隣接ビットが当該反復／削除パターンにより対象とされることを防止する１つの方法である。
かかるパターンは、インターリーブ回路のインターリービング深度の関数として選択可能である。
かかる符号化は、好ましくは畳み込み符号化を有し、削除又は反復パターンが例えば当該畳み込み符号化回路の拘束長を考慮したものとされる。
このレートマッチング回路は、出力ビットレートを制御することを可能とし、特に複数のディジタル入力が単一の搬送波に多重されんとする場合に応用性を有する。このため、通信システムは、それぞれ各ディジタル入力を符号化する複数の符号化装置と、単一の伝送チャネル上の当該伝送システムによる連続した伝送のために当該符号化装置の出力データワードどうしを組み合わせるマルチプレクサ（多重化器）とを有する。異なる符号化装置の出力を、異なるデータレートを持つよう選択し、その組み合わされた複合データレートが当該伝送チャネルのチャネル容量に対応するようにすることもできる。
本発明の第２の態様によれば、本発明により構成されたレートマッチング回路を有し、さらにインターリーブ回路及び符号化回路を有する符号化装置が設けられる。
本発明の第３の態様によれば、本発明の符号化装置により符号化された信号を復号するものであって、当該インターリーブされたワードを復元するデータ復元回路、デ・インターリーブ回路及びチャネルデコーダを有する復号装置が設けられる。
本発明の第４の態様によれば、本発明の符号化装置を有する送信機を有する通信システムや、当該符号化装置の出力データワードを伝送する伝送システムが設けられる。かかる通信システムの受信機は、復号化装置を含む。
本発明の第５の態様によれば、データブロック内のビット数を調整するレートマッチング回路を動作する方法であって、前記データブロックは、ディジタル入力に対する符号化回路の動作により発生した符号化出力に対するインターリーブ回路の動作により発生した複数のインターリーブ化ワードを有し、前記符号化出力は、前記ディジタル入力よりも大なるビット数を有し、前記レートマッチング回路は、伝送チャネルの各フレームにおいて伝送用データビットを提供するため、レートマッチングパターンを用いて当該データブロックにおけるビット数を調整する、方法において、前記符号化回路及び前記インターリーブ回路の特性に基づいて当該レートマッチングパターンを選択することを特徴とする方法が設けられる。
以下、本発明を添付図面に基づいて例を挙げて説明する。
図１は、ビット数を増加させるような形態でディジタル入力を符号化する符号化装置の実施例を示している。これは、順方向誤り修正機能を提供する標準的なアプローチであり、畳み込み符号化（法）は、一般的な１つの例である。図１に示されるように、チャネル符号化（例えば畳み込み符号化）段の次にフレーム間インターリーブ処理段が置かれ、ここでインターリーブ処理された出力（インターリーブ化出力）には、レートマッチングが施される。かかるレートマッチングとして、パンクチャリング又はビット反復処理とすることができる。このパンクチャリング又はビット反復は、インターリーブ処理回路１６のマトリクスからの複数ビットを対象とする削除／反復パターンを用いて行われる。このパターンは、ディジタル入力の全てのビットがインターリービング回路１６の出力のうちの非対象ビットから得られるように当該符号化及びインターリーブ動作の関数（又は機能）として選択される。
図１は、２つのデータ入力１２，２２からのデータの単一チャネル上における伝送をなす通信システム１０を示している。データ入力は、当該入力の畳み込み符号化を行う符号化装置１３，２３にそれぞれ関連付けられており、これら符号化装置はまた、当該符号化データを最大チャネル容量を有する利用可能な伝送チャネルへと変調することができるようにレートマッチングを実行する。
各符号化装置１３，２３は、チャネル符号化回路１４，２４を有する。この図１の例におけるチャネル符号化回路は、データ入力の畳み込み符号化を行う。標準的な畳み込み符号化回路が利用可能であり、かかる回路は、ビット数ｋの入力をこれより大なるビット数ｎの出力に変換する。これにより、順方向誤り修正が実施されうるという利点を持つこととなる。この符号化レートは、当該符号化回路における入力ビット数の出力ビット数に対する比として表現され、標準的な畳み込み符号化回路としては、例えば１／２，１／３，１／４の符号化レートを持つものが利用可能である。畳み込み符号化回路は、シフトレジスタ、関数発生器、メモリ及びマルチプレクサを含むのが一般的である。かかる畳み込み符号化回路の各出力ビットは、符号化回路の拘束長（メモリの長さ）に基づき、その入力信号の前もって与えられた数のビットにつき実行される既知の関数又は機能を有する。付加的なエラー訂正機能をなすため、入力ビットから出力へのダイレクトマッピングの他にも、当該入力ビットに対して行われる幾つかの関数的変換がある。或いは、入力ビットのダイレクトマッピングがない場合がある。この符号化回路の出力もエラー訂正動作に適した付加的データも、原データ入力（信号）を再生するために対応する復号回路により復号可能なものである。
畳み込みで符号化された出力ワードは、インターリーブ回路１６，２６に供給される。かかるインターリーブ回路は、複数の当該畳み込み出力ワードを組み合わせこれに対応する数のインターリーブ化されたワードを有するデータブロックを発生する。インターリーブ回路の最も簡単な形態は、（インターリーブ深度（interleaving depth）に対応する）複数の入力ワードで行毎にインターリーブマトリクスを満たし（該マトリクスに書き込む）、当該データを列毎に出力するブロックインターリーバを有するものである。これ以外のインターリーブ方法も知られている。こうしたプロセスにより、概して、当該伝送チャネルの分断により生じるエラーがデータ伝送に影響を及ぼし難くするのである。
かかるインターリーブ処理された出力は、レートマッチング回路１８，２８に供給される。かかるレートマッチング回路は、上記畳み込み符号化回路の符号レートを効果的に変更し、当該出力ビットレートをより正確に制御可能なようにする。このレートマッチング処理は、当該インターリーブされたデータブロックのパンクチャリング（すなわちビット除去）のステップを有したり、或いはビット反復（繰り返し）のステップを有するものとすることができる。符号化レートを上げるために畳み込み符号化出力をパンクチャ処理することは知られており、その実例が米国特許第５，５１１，０８２号に記載されている。
上述した符号化装置の構成の利点は、符号化動作の後にレートマッチング動作が行われる点であり、その結果インターリーブ回路１６，２６が、当該データソースのビットレートと、畳み込み符号化回路１４，２４に起因するビットレートの低下とにより決定される、一定の入力ビットレートを呈することになる。したがって、適応型インターリーブ回路の必要性は回避される。
上記レートマッチングパターンは、本発明により、上記インターリーブ回路及び符号化回路の動作に基づいて選択される。これは、図２を参照してさらに詳細に説明する。
レートマッチング回路１８，２８はまた、特定のデータ入力のチャネル符号化が、例えば伝送（送信）チャネルのエラーパフォーマンスに関するが如きサービス要件の特定の品質に対応するよう調整されることを可能としている。また、この組み合わせ形態のレートマッチング回路１８，２８は、１回多重化された当該信号の全体のビットレートが当該伝送チャネル容量を超えないことを確実にするのに用いられもする。したがって、単一のレートマッチング動作を、単一のデータ入力に係わる伝送チャネルの特定の要件を達成し、しかも当該組み合わされたデータ情報は適正に伝送され得るようにするために用いることができる。当該個々のデータチャネルの達成可能なエラーパフォーマンスと当該組み合わされるデータレートとの間には、交換条件（トレードオフ）があり得るが、これらの考察は、各符号化装置毎に単一のレートマッチング回路で達成される。
２つの符号化装置１３，２３の出力は、単一チャネル上の伝送を可能とするべく多重化回路３０により多重化される。この多重化回路の出力は、実際的には当該チャネル上の伝送用フレームのデータであり、かかるフレームは、サイズ的にインターリーブ化データの１ブロックに対応させることができる。このフレームデータは、通常の変調及び伝送（送信）回路３４による連続した伝送のためにフレーム内インターリーブ回路３２によりインターリーブされうる。
図１に示される符号化装置１３，２３の動作は、図２に基づいてさらに詳しく示される。
図２の（Ａ）は、例証目的で、上記符号化装置に供給される入力データビットの系列（シーケンス）を示している。これらは、所定数ビットのワードとして又は図示されるように連続的なデータストリームとして構成されうる。
上記チャネル符号化回路１４，２４は、かかる入力データストリームに対して畳み込み符号化を施し、それより大なるビット数を有するビットストリームを発生する。図２に示される例では、畳み込み符号化回路は、長さｋのデータストリームを図示の如く長さｎのストリームに変換し、ｎ／ｋだけ伝送用のビット数を効率的に増加させている。かかる符号化データワードはインターリーブ処理が施され、図２に示される例では、フレーム間インターリーブ回路１６が当該符号化データストリームからの８ビットワードに対して動作し、４の深度でブロックインターリーブアルゴリズムを適用する。したがって、このインターリーブ回路は、４列８行のインターリーブマトリクスを１ビットずつかつ１行ずつ満たす。
共に多重化された際の全ての信号が、利用可能な伝送チャネルにより扱われ得るデータストリームを生成するよう当該ビットレートを変えるために、図２の（Ｃ）に表されたデータブロックは、削除又は反復パターンにかけられる。
本出願人は、当該ディジタル入力からの全ビットを復元可能とするのに削除又は反復されるビットが求められるべきではないように、削除又は反復パターンが選択されるべきであると認識した。
１つの例としては、拘束長の短い畳み込み符号化回路が使用されるという仮定を立てることができる。このことの効果は、符号化データと入力データとの間に実質的な直接マッピング（対応付け）があり、隣接符号化データビットは、当該ディジタル入力信号の隣接ビットに関する情報を提供することになる。隣接の入力ビットの削除又は反復は、避けるべきである。なぜならば、（ｉ）ビットの削除の場合において、入力データの当該部分について伝送上のエラーの確率が増加するからであり、また（ｉｉ）ビットの反復の場合、当該反復がその伝送のエラーパフォーマンス全体を向上させるためには、その余分な容量を当該入力データストリーム全体に均等に分配すべきだからである。低いパンクチャリングレートのためにディジタル入力における隣接ビットの削除を回避することが可能となる。
インターリーブ回路１６，２６の出力に単純に削除又は反復を施すと、インターリービング深度（列の数）及び削除／反復レートに基づいた良くない結果となってしまうことがある。例えば、図２の（Ｃ）により表されるデータブロックが（列毎に）読み出されるときに毎回４番目のビットが削除又は反復された場合、１番目の行（Ａ１１ないしＡ１４）及び５番目の行（Ａ３１ないしＡ３４）における４つの隣接ビットを削除又は反復するべきものとなる。
それゆえに、図２の（Ｄ）に示される削除／反復パターンにおいてその削除又は反復されるビットは、上記インターリービングマトリクスの各々の行において最大１ビットとして選択されたものである。図２に示される特定の例において、各インターリーブ化ワード４４の削除パターンは、当該ブロック内の隣接インターリーブ化ワード又は複数ワードに対してオフセット（ずれ又は偏倚）が付与されている。例えば、インターリーブ化ワード４４ａは、これに供給される（１００００１００）の削除／反復パターンを有し、インターリーブ化ワード４４ｂは、これに供給される（０１００００１０）の削除／反復パターンを有する、といった形態を採る（他のワードも同様）。隣接した列におけるパターンをオフセットさせることにより、隣接ビットを削除又は反復する問題は回避され、このパターンは実施するのに簡単である。
より一般的なケースとして、選択される削除／反復パターンの詳細部は、当該インターリービングマトリクスのサイズや削除又は反復の量によって定まることになる。特に、かかるインターリービングマトリクスは、図２に示される単純な例よりも相当に大きなものとされうる。Ｎ個の列を有するマトリクスに対しては、このマトリクス中を行毎に進行して、毎回Ｐビットにおける１ビットを選択することにより適正な削除／反復パターンを得ることが可能である。Ｐが例えばＮ＋１と等しいとすると、１行だけオフセットした（ずれた）、図２の（Ｄ）におけるそれと同様のパターンを生じることになる。
また、インターリービング回路１６，２６は、例として上に提示したものよりも複雑となる。当業者においては、本発明による符号化装置への使用に適した多くの代替可能なインターリーブ回路が分かるであろう。例えば、読み出し前のインターリービングマトリクスの列の順序の付け直しがある。よって、かかる削除／反復パターンは、インターリーブ回路の特性を考慮に入れるよう改変する必要があると思われる。これをする方法の１つは、最大の削除／反復レート（例えばＰ毎に１ビット）を決定し、毎回Ｐ番目のビットがセットされるインターリーブ回路に入力データストリームを供給することである。そしてこのインターリーブ回路からの出力は、適正な削除／反復パターンとなる。図２の（Ｄ）の削除／反復パターンは、毎回５番目のビットがセットされたデータストリームをインターリーブ回路１６，２６に供給することにより得られたものであったことが分かる。
図２の（Ｄ）に示されるパターンは、許容されるパンクチャリング又はビット反復の最大量を表している。この場合、所望の最終的なビットレートを達成するため、削除又は反復ビットのある割合分（proportion）だけを、低パンクチャリング又は反復レートのために選択することが可能である。
パンクチャリング限界は、総体的な限界としてセットされるか、或いは実際上動的にデータ入力チャネル毎に決定されるようにしてもよい。この場合、どんな特定パンクチャリングレートでも達成できるよう正確なパンクチャリングのための決定論的なアルゴリズム又はマッピングを得ることができる。不均等なパンクチャリンググリッドも考えられる。
パンクチャリング又は反復パターンは、最大インターリーブ深度に対して決定することができ、当該通信システム内の異なる符号化装置用でかつ異なるインターリーブ深度を有するパターンが、より大きなパターンの減らされた数の列として規定されうる。そして、伝送用の各フレームは、当該インターリーブ深度に基づいて、起こりうるパンクチャリング列（例えば４４ａ，４４ｂ）の１つに関連づけてもよく、フレーム毎の特定のパンクチャリング又は反復は、追加の信号授受を伴うことなく各符号化回路のインターリーブ深度の認識から簡単に当該受信回路により決定され得る。
この図では２つの入力チャネルが同時に単一チャネル上を伝送するよう多重化されるものとして示されているが、それより遙かに大なる数の入力チャネルを同時に多重化することも可能である。
畳み込み符号化は、１つの特定の符号化技術の例として説明したが、当業者であれば、ブロック符号法やターボ符号法の如き他のＦＥＣ方法を見い出せる筈である。
本発明の１つの特定の応用は、移動電気通信局から基地局へのアップリンク（上り）信号用であり、かかる信号により移動局が種々のタイプのデータソースをサポートすることができる。直進的なブロックインターリーバーを説明したが、当業者には様々な他のインターリービングのオプションがありうることは明らかである。インターリービングに何が選ばれても、本発明により実施される反復又は削除パターンは、原データシーケンスに注意を払ってその削除／反復パターンが選択されるよう当該インターリーブ動作の効果を考慮するものである。
復号装置はまた、完全な通信システムを形成するよう受信システムの一部として要求されることとなる。復号装置の一例が図３に概略的に示されており、これは多重分離された入力を受信するデータ復元回路５０を有する。その復元データは、逆インターリーブ回路５２に供給されチャネルデコーダ５４に移される。
パンクチャ処理された伝送のために、データ復元回路５０は、そのパンクチャリングされたビットをダミービットで満たす。これにより、符号化入力シーケンスを復元するべくデ・インターリーブが可能となるが、幾つかのダミービットを伴う。この復号回路は、既知のインターリービングマトリクス及び既知のパンクチャリングパターンからそのダミービットの箇所を得ることができ、これにより原データシーケンスの復元の際中において当該ダミービットを無視することができる。
反復されたビットを有する伝送のため、データ復元回路５０は、かかるビット反復を除去するものとするが、それらの反復を用いて、低いエラー発生率で各ビットの値の推定をなすこととなる。ソフトコンバイニング技術は、受信された複数の反復に関係したビットの最も可能性のある値を得るのに使用されうる。
説明したコーディングシステムは、セルラーコードレステレフォンネットワークにおけるアップリンク伝送に専ら用いることもできるし、このようなネットワークにおけるアップリンク及びダウンリンク伝送チャネルの双方に用いることもできる。このシステムは、ＵＭＴＳコードレス通信ネットワークにおいて実施可能である。
産業上の適用性
本発明は、ＵＭＴＳの如き無線通信システムに適用可能である。
最後に、本発明のいくつかの実施態様を、以下に項別記載する。
１．データブロック内のビット数を調整するレートマッチング回路であって、前記データブロックは、ディジタル入力に対する符号化回路の動作により発生した符号化出力に対するインターリーブ回路の動作により発生した複数のインターリーブ化ワードを有し、前記符号化出力は、前記ディジタル入力よりも大なるビット数を有し、前記レートマッチング回路は、伝送チャネルの各フレームにおいて伝送用データビットを提供するため、レートマッチングパターンを用いて当該データブロックにおけるビット数を調整する手段を有する、レートマッチング回路において、
前記符号化回路及び前記インターリーブ回路の特性に基づいて当該レートマッチングパターンを選択する手段が設けられる、ことを特徴とするレートマッチング回路。
２．実施態様項１に記載のレートマッチング回路において、前記レートマッチングパターンは、前記ディジタル入力の全ビットが連続するインターリーブ化ブロック内のビットの残余から取得することができるように選択されることを特徴とするレートマッチング回路。
３．実施態様項１又は２に記載のレートマッチング回路において、前記データブロック内の各インターリーブ化ワードの各々についてのレートマッチングパターンは、当該ブロック内の隣接する１つまたは複数のインターリーブ化ワードに対してオフセットされていることを特徴とするレートマッチング回路。
４．実施態様項１ないし３のうちいずれか１つに記載のレートマッチング回路において、前記レートマッチングパターンは、前記インターリーブ回路のインターリーブ深度の関数として選択されることを特徴とするレートマッチング回路。
５．実施態様項１ないし４のうちいずれか１つに記載のレートマッチング回路を有する符号化装置であって、インターリーブ回路及び符号化回路をさらに有する符号化装置。
６．実施態様項５に記載の符号化装置により符号化された信号を復号する復号装置であって、当該インターリーブ化ワードを復元するデータ復元回路、デ・インターリーブ回路及びチャネルデコーダを有する復号装置。
７．実施態様項５に記載の符号化装置を有する送信機と、実施態様項６に記載の復号装置を有する受信機とを有する通信システム。
８．実施態様項７に記載のシステムであって、ディジタル入力をそれぞれ符号化する複数の符号化装置と、単一の伝送チャネル上での当該伝送システムによる後続の伝送のために、当該符号化装置の出力データワードを組み合わせるマルチプレクサとを有するシステム。
９．実施態様項８に記載のシステムであって、異なる符号化装置の出力は、異なるデータレートを呈するべく選定され、組み合わされたデータレートは、前記伝送チャネルのチャネル容量に対応する、システム。
１０．データブロック内のビット数を調整するレートマッチング回路を動作する方法であって、前記データブロックは、ディジタル入力に対する符号化回路の動作により発生した符号化出力に対するインターリーブ回路の動作により発生した複数のインターリーブ化ワードを有し、前記符号化出力は、前記ディジタル入力よりも大なるビット数を有し、前記レートマッチング回路は、伝送チャネルの各フレームにおいて伝送用データビットを提供するため、レートマッチングパターンを用いて当該データブロックにおけるビット数を調整する、方法において、
前記符号化回路及び前記インターリーブ回路の特性に基づいて当該レートマッチングパターンを選択することを特徴とする方法。
図１は、符号化装置を用いた伝送システムを実施するのに必要な構成部を概略的に表している。 図２は、上記符号化装置を通じるビットストリームを概略的に表している。 図３は、本発明の符号化装置を実施するのに必要な構成部を概略的に表している。
符号の説明
１０ 通信システム
１２ データ入力
１３ 符号化装置
１４ チャネル符号化
１６ フレーム間インターリービング
１８ レートマッチング
２２ データ入力
２４ チャネル符号化
２６ フレーム間インターリービング
２８ レートマッチング
３０ 多重化
３２ フレーム内インターリービング
３４ 変調／伝送
５０ データ復元
５２ デ・インターリーバ
５４ 復号

Claims (7)

  1. 送信機と受信機とを含む通信システムであって、
    前記送信機が、ディジタル入力に対して動作し、データビットを出力する符号化装置と、信号を送信する送信手段とを含み、
    前記符号化装置が、前記ディジタル入力よりも大なるビット数を有する符号化出力を発生させる符号化回路と、前記符号化出力に対してインターリーブ処理を施し、インターリーブされたデータブロックを発生させるインターリーブ回路と、前記データビットを提供するため、前記符号化回路及び前記インターリーブ回路の特性に基づいて特定されたレートマッチングパターンを用いて、前記データブロックにおけるビット数を調整する手段を有するレートマッチング回路とを含み、
    前記受信機が、前記送信機からの前記信号を受信する手段と、受信した該信号を復号するための復号装置とを含み、
    該復号装置が、前記インターリーブされたデータブロックを復元するデータ復元回路と、デ・インターリーブ回路と、チャネルデコーダとを含んでいることを特徴とする通信システム。
  2. 請求項１に記載の通信システムにおいて、前記インターリーブされたデータブロック内の各インターリーブ化ワードの各々についてのレートマッチングパターンは、当該ブロック内の隣接する１つまたは複数のインターリーブ化ワードに対してオフセットされていることを特徴とする通信システム。
  3. 請求項１または２に記載の通信システムにおいて、前記レートマッチングパターンを、前記インターリーブ回路のインターリーブ深度の関数として選択する手段が設けられていることを特徴とする通信システム。
  4. 請求項１ないし３のうちいずれか１つに記載の通信システムにおいて、
    前記符号化回路が畳み込み符号化を適用するものであり、
    前記レートマッチングパターンを、前記符号化回路の拘束長に応じた削除又は反復パターンとして選択する手段が設けられていることを特徴とする通信システム。
  5. 請求項１ないし４のうちいずれか１つに記載の通信システムにおいて、前記送信機が、
    ディジタル入力をそれぞれ符号化する複数の符号化装置と、
    単一の伝送チャネル上で送信を行う前記送信手段による後続の伝送のために、前記複数の符号化装置の出力データワードを組み合わせるマルチプレクサとを含むことを特徴とする通信システム。
  6. 請求項５に記載の通信システムにおいて、異なる符号化装置の出力は、異なるデータレートを呈するべく選定され、組み合わされたデータレートは、前記伝送チャネルのチャネル容量に対応することを特徴とする通信システム。
  7. 送信機と受信機とを含む通信システムの動作方法であって、
    前記送信機が、ディジタル入力に対して動作し、該ディジタル入力よりも大なるビット数を有する符号化出力を発生させる工程と、
    前記送信機が、前記符号化出力に対してインターリーブ処理を施し、インターリーブされたデータブロックを発生させる工程と、
    前記送信機が、前記符号化回路及び前記インターリーブ回路の特性に基づいて特定されたレートマッチングパターンを用いて、前記データブロックにおけるビット数を調整する工程と、
    前記送信機が、信号を送信する工程と、
    前記受信機が、前記送信機からの前記信号を受信する工程と、
    前記受信機が、前記送信機と逆の処理を行うように、前記インターリーブされたデータブロックを復元し、該インターリーブ化ワードのデ・インターリーブ処理および復号処理を行う工程とを含んでいることを特徴とする動作方法。
JP2006180595A 1998-07-10 2006-06-30 エラー訂正回路、インターリーバ及びパンクチャリング又は反復装置を有する伝送システム Expired - Lifetime JP3894947B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GBGB9814960.2A GB9814960D0 (en) 1998-07-10 1998-07-10 Coding device and communication system using the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000559644A Division JP3897982B2 (ja) 1998-07-10 1999-07-02 エラー訂正回路、インターリーバ及びパンクチャリング又は反復装置を有する伝送システム

Publications (2)

Publication Number Publication Date
JP2006295975A JP2006295975A (ja) 2006-10-26
JP3894947B2 true JP3894947B2 (ja) 2007-03-22

Family

ID=10835279

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2000559644A Expired - Lifetime JP3897982B2 (ja) 1998-07-10 1999-07-02 エラー訂正回路、インターリーバ及びパンクチャリング又は反復装置を有する伝送システム
JP2006180595A Expired - Lifetime JP3894947B2 (ja) 1998-07-10 2006-06-30 エラー訂正回路、インターリーバ及びパンクチャリング又は反復装置を有する伝送システム
JP2006180594A Expired - Lifetime JP3894946B2 (ja) 1998-07-10 2006-06-30 エラー訂正回路、インターリーバ及びパンクチャリング又は反復装置を有する伝送システム

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2000559644A Expired - Lifetime JP3897982B2 (ja) 1998-07-10 1999-07-02 エラー訂正回路、インターリーバ及びパンクチャリング又は反復装置を有する伝送システム

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2006180594A Expired - Lifetime JP3894946B2 (ja) 1998-07-10 2006-06-30 エラー訂正回路、インターリーバ及びパンクチャリング又は反復装置を有する伝送システム

Country Status (9)

Country Link
US (9) US6671851B1 (ja)
EP (3) EP1241796B1 (ja)
JP (3) JP3897982B2 (ja)
KR (3) KR100561933B1 (ja)
CN (3) CN100423455C (ja)
DE (3) DE69922707T2 (ja)
GB (1) GB9814960D0 (ja)
TW (1) TW451560B (ja)
WO (1) WO2000003486A1 (ja)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9814960D0 (en) * 1998-07-10 1998-09-09 Koninkl Philips Electronics Nv Coding device and communication system using the same
DE50010355D1 (de) * 1999-03-19 2005-06-23 Siemens Ag Datenübertragung mit verschachtelung und anschliessender ratenanpassung durch punktierung oder wiederholung
JP3515701B2 (ja) * 1999-03-31 2004-04-05 松下電器産業株式会社 符号化処理装置およびレピティション方法
CA2742096C (en) * 1999-04-13 2015-01-06 Ericsson Ab Rate matching and channel interleaving for a communications system
IL141800A0 (en) * 1999-07-06 2002-03-10 Samsung Electronics Co Ltd Rate matching device and method for a data communication system
EP1114528B1 (en) 1999-07-08 2006-06-07 Samsung Electronics Co., Ltd. Apparatus and method for controlling a demultiplexer and a multiplexer used for rate matching in a mobile communication system
DE10030407B4 (de) * 1999-07-14 2011-09-01 Lg Electronics Inc. Verfahren zur optimalen Ratenanpassung in einem Mobilkommunikationssystem
DE10038229B4 (de) * 1999-08-24 2011-06-09 LG Electronics Inc., Kangnam-gu Verfahren und Vorrichtung zur Ratenanpassung in einem Mobilkommunikationssystem
EP1091517A1 (en) 1999-10-07 2001-04-11 Siemens Aktiengesellschaft Communication method and apparatus using punctured or repeated data
DE19953894B4 (de) 1999-11-10 2018-05-09 Ipcom Gmbh & Co. Kg Datenübertragungsverfahren und -vorrichtung
JP3450788B2 (ja) * 2000-03-06 2003-09-29 松下電器産業株式会社 復号化装置および復号化処理方法
RU2236087C2 (ru) * 2000-03-21 2004-09-10 Самсунг Электроникс Ко., Лтд. Устройство и способ кодирования в системе связи мдкр
US6856625B1 (en) * 2000-05-10 2005-02-15 Lucent Technologies Inc. Apparatus and method of interleaving data to reduce error rate
US6898743B2 (en) * 2000-07-03 2005-05-24 Lg Electronics Inc. Data rate matching method in 3GPP2 system
AU2004200702B2 (en) * 2000-07-05 2007-03-29 Lg Electronics Inc. Method of configuring transmission in mobile communication system
EP2293452B1 (en) * 2000-07-05 2012-06-06 LG ELectronics INC. Method of puncturing a turbo coded data block
US7227851B1 (en) * 2000-11-17 2007-06-05 Lucent Technologies Inc. Transport channel multiplexing system and method
US7437654B2 (en) * 2000-11-29 2008-10-14 Lucent Technologies Inc. Sub-packet adaptation in a wireless communication system
EP1261161A4 (en) * 2001-01-31 2007-11-21 Mitsubishi Electric Corp ERROR-CORRECTING AGGREGATION METHOD AND MEDIATION DEVICE TO WHICH THIS METHOD OF COMPUTING IS APPLIED
RU2251793C2 (ru) * 2001-02-07 2005-05-10 Самсунг Электроникс Ко., Лтд Устройство и способ генерации кодов в системе связи
DE10121755A1 (de) * 2001-05-04 2002-11-07 Siemens Ag Verfahren zur Umsetzung von Eingangsbits auf Modulationssymbole
EP1513260B1 (en) * 2001-10-10 2007-09-26 Matsushita Electric Industrial Co., Ltd. Interference decorrelation of multiple stream interpolated data
EP1303052B1 (en) * 2001-10-10 2005-08-03 Matsushita Electric Industrial Co., Ltd. Interleaver pattern modification
KR100918765B1 (ko) * 2001-10-20 2009-09-24 삼성전자주식회사 부호분할다중접속 이동통신시스템에서 부호화 및 레이트매칭장치 및 방법
JP3629241B2 (ja) * 2002-01-30 2005-03-16 松下電器産業株式会社 レートマッチング装置及びレートマッチング方法
DE10207146A1 (de) * 2002-02-20 2003-08-28 Infineon Technologies Ag Hardware-Schaltung zur Punktierung und Wiederholungscodierung von Datenströmen und Verfahren zum Betrieb der Hardware-Schaltung
US6862271B2 (en) * 2002-02-26 2005-03-01 Qualcomm Incorporated Multiple-input, multiple-output (MIMO) systems with multiple transmission modes
US7793191B2 (en) 2002-04-05 2010-09-07 Sony Corporation Interleave device, interleaving method, deinterleave device, and deinterleave method
BRPI0318842B1 (pt) 2002-04-08 2017-01-17 Siemens Ag processo para a equalização da taxa de transmissão de dados em um dispositivo de comunicação e dispositivo de comunicação
DE10306171B4 (de) * 2003-02-13 2007-02-08 Siemens Ag Verfahren zum Einstellen der Sendeleistungen zweier Kanäle einer Verbindung, Station und Kommunikationssystem
US7260659B2 (en) * 2003-06-30 2007-08-21 Intel Corporation Rate matching apparatus, systems, and methods
US7418042B2 (en) * 2003-09-17 2008-08-26 Atheros Communications, Inc. Repetition coding for a wireless system
JP4224370B2 (ja) * 2003-09-25 2009-02-12 パナソニック株式会社 入力制御装置及び入力制御方法
KR101050615B1 (ko) * 2004-01-05 2011-07-19 삼성전자주식회사 연판정 복호기를 위한 입력범위 조절 장치 및 방법
US7685505B2 (en) * 2004-01-20 2010-03-23 Qualcomm Incorporated Coding apparatus, and associated method, for forming a punctured binary convolutional code for use in a radio communication system
EP1751901B1 (en) * 2004-05-18 2014-03-05 ST-Ericsson SA Transport channel decoding management in a umts mobile receiver
KR100589680B1 (ko) * 2004-07-26 2006-06-19 한국전자통신연구원 이동통신 시스템의 신호 전송 방법 및 그 장치와, 수신방법 및 그 장치
US7590828B2 (en) 2004-09-08 2009-09-15 Nokia Corporation Processing a data word in a plurality of processing cycles
US20090022079A1 (en) * 2005-05-04 2009-01-22 Fei Frank Zhou Method and apparatus for providing enhanced channel interleaving
US20100098929A1 (en) * 2005-07-11 2010-04-22 John Anthony Dispenza Impact resistant composite material
EP1958172B1 (en) * 2005-12-09 2014-11-12 Tego Inc. Multiple radio frequency network node rfid tag
KR101102396B1 (ko) * 2006-02-08 2012-01-05 엘지전자 주식회사 이동통신 시스템에서의 코드워드 크기 정합 방법 및 송신장치
US7627803B2 (en) * 2006-07-05 2009-12-01 Harris Corporation System and method for variable forward error correction (FEC) protection
US8726121B2 (en) 2007-03-27 2014-05-13 Qualcomm Incorporated Circular buffer based rate matching
US8266508B2 (en) * 2007-06-08 2012-09-11 Telefonaktiebolaget L M Ericsson (Publ) Computational efficient convolutional coding with rate matching
US7890834B2 (en) * 2007-06-20 2011-02-15 Motorola Mobility, Inc. Apparatus comprising a circular buffer and method for assigning redundancy versions to a circular buffer
CN101087181B (zh) * 2007-07-11 2011-09-21 中兴通讯股份有限公司 一种解交织和解速率匹配的方法
DE102007043083A1 (de) * 2007-09-10 2009-03-12 Continental Automotive Gmbh Verfahren und Vorrichtung zum Codieren von Datenworten
ES2373240T3 (es) 2007-12-20 2012-02-01 Panasonic Corporation Señalización de canal de control usando un campo de señalización común para el formato de transporte y la versión de redundancia.
JP2011519679A (ja) 2008-05-06 2011-07-14 ウィルソン−クック・メディカル・インコーポレーテッド 治療薬を送達するための器具及び方法
US8180995B2 (en) 2009-01-21 2012-05-15 Micron Technology, Inc. Logical address offset in response to detecting a memory formatting operation
KR100914232B1 (ko) * 2009-03-30 2009-08-26 노키아 코포레이션 다수의 프로세싱 사이클에서 데이터 워드를 처리하는 방법
FR2990093B1 (fr) * 2012-04-27 2015-03-13 Thales Sa Systeme et procede pour transmettre plusieurs flux multiservices en bande hf
CN107566089B (zh) 2013-01-11 2020-08-21 太阳专利托管公司 发送装置、发送方法、接收装置及接收方法
WO2015188871A1 (en) 2014-06-13 2015-12-17 Huawei Technologies Co.,Ltd Transmitter and receiver devices performing repetition before interleaving and puncturing after interleaving and methods thereof
KR102265052B1 (ko) 2014-12-17 2021-06-15 삼성전자주식회사 적응적으로 인터리빙 깊이를 결정하는 인터리빙 방법 및 장치
US10033483B2 (en) 2015-05-18 2018-07-24 Microsoft Technology Licensing, Llc Adjustable interleaving for communication data
US20170325460A1 (en) * 2016-05-12 2017-11-16 Pbi-Gordon Corporation Stable aqueous herbicidal compositions

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5140596A (en) * 1990-02-20 1992-08-18 Eastman Kodak Company High speed encoder for non-systematic codes
US5204876A (en) * 1991-03-13 1993-04-20 Motorola, Inc. Method and apparatus for providing high data rate traffic channels in a spread spectrum communication system
CA2174343C (en) * 1993-11-01 2003-10-14 Ephraim Zehavi Method and apparatus for the transmission of variable rate digital data
US5383219A (en) * 1993-11-22 1995-01-17 Qualcomm Incorporated Fast forward link power control in a code division multiple access system
JPH07283740A (ja) * 1994-04-05 1995-10-27 Sony Corp 送信装置、受信装置、および伝送システム
US5511082A (en) 1994-05-10 1996-04-23 General Instrument Corporation Of Delaware Punctured convolutional encoder
GB2296165B (en) * 1994-12-15 1999-12-29 Int Mobile Satellite Org Multiplex communication
MY123040A (en) * 1994-12-19 2006-05-31 Salbu Res And Dev Proprietary Ltd Multi-hop packet radio networks
JP3169522B2 (ja) * 1995-01-19 2001-05-28 沖電気工業株式会社 データ受信装置
US5668820A (en) 1995-01-23 1997-09-16 Ericsson Inc. Digital communication system having a punctured convolutional coding system and method
US5671156A (en) * 1995-03-31 1997-09-23 Lucent Technologies Inc. Transmission method and system for JPEG images
ES2198452T3 (es) * 1995-06-12 2004-02-01 Siemens Aktiengesellschaft Procedimiento e instalacion de codificacion para la transmision segura de datos por medio de codificacion de componentes multiples.
JP3399725B2 (ja) * 1995-10-31 2003-04-21 富士通株式会社 非同期転送モード用マルチメディア無線通信システム
US5815514A (en) * 1996-02-09 1998-09-29 Overland Data, Inc. Variable rate bit inserter for digital data storage
US5926500A (en) * 1996-05-28 1999-07-20 Qualcomm Incorporated Reduced peak-to-average transmit power high data rate CDMA wireless communication system
US6161209A (en) * 1997-03-28 2000-12-12 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Through The Communications Research Centre Joint detector for multiple coded digital signals
KR19990003242A (ko) * 1997-06-25 1999-01-15 윤종용 구조적 펀처드 길쌈부호 부호와 및 복호기
US6181711B1 (en) * 1997-06-26 2001-01-30 Cisco Systems, Inc. System and method for transporting a compressed video and data bit stream over a communication channel
US6175590B1 (en) * 1997-08-08 2001-01-16 Qualcomm Inc. Method and apparatus for determining the rate of received data in a variable rate communication system
US5907582A (en) * 1997-08-11 1999-05-25 Orbital Sciences Corporation System for turbo-coded satellite digital audio broadcasting
US6198748B1 (en) * 1997-09-02 2001-03-06 Motorola, Inc. Data transmission system and method
US6088387A (en) * 1997-12-31 2000-07-11 At&T Corp. Multi-channel parallel/serial concatenated convolutional codes and trellis coded modulation encoder/decoder
US6405338B1 (en) * 1998-02-11 2002-06-11 Lucent Technologies Inc. Unequal error protection for perceptual audio coders
KR100338662B1 (ko) * 1998-03-31 2002-07-18 윤종용 부호분할다중접속통신시스템의채널통신장치및방법
US6138261A (en) * 1998-04-29 2000-10-24 Trw Inc. Concatenated coding system for satellite communications
US6307867B1 (en) * 1998-05-14 2001-10-23 Telefonaktiebolaget Lm Ericsson (Publ) Data transmission over a communications link with variable transmission rates
US5978365A (en) * 1998-07-07 1999-11-02 Orbital Sciences Corporation Communications system handoff operation combining turbo coding and soft handoff techniques
GB9814960D0 (en) * 1998-07-10 1998-09-09 Koninkl Philips Electronics Nv Coding device and communication system using the same
KR100295760B1 (ko) * 1998-12-31 2001-09-06 윤종용 디지털시스템의길쌈부호처리장치및방법
US6385752B1 (en) * 1999-06-01 2002-05-07 Nortel Networks Limited Method and apparatus for puncturing a convolutionally encoded bit stream
US6516437B1 (en) * 2000-03-07 2003-02-04 General Electric Company Turbo decoder control for use with a programmable interleaver, variable block length, and multiple code rates

Also Published As

Publication number Publication date
KR20040096517A (ko) 2004-11-16
US20050246607A1 (en) 2005-11-03
US20040073865A1 (en) 2004-04-15
TW451560B (en) 2001-08-21
US6671851B1 (en) 2003-12-30
JP2006320008A (ja) 2006-11-24
JP3894946B2 (ja) 2007-03-22
EP1227596B1 (en) 2004-12-15
US20050246609A1 (en) 2005-11-03
DE69922707D1 (de) 2005-01-20
JP3897982B2 (ja) 2007-03-28
US20040093546A1 (en) 2004-05-13
CN100423455C (zh) 2008-10-01
DE69916903T2 (de) 2005-04-07
KR20040073536A (ko) 2004-08-19
CN100380817C (zh) 2008-04-09
DE69922707T2 (de) 2005-12-22
DE69916903D1 (de) 2004-06-03
EP1241796A3 (en) 2002-10-16
EP1241796A2 (en) 2002-09-18
JP2002520938A (ja) 2002-07-09
CN1161887C (zh) 2004-08-11
US20040073864A1 (en) 2004-04-15
CN1273713A (zh) 2000-11-15
KR100533592B1 (ko) 2005-12-06
US20050246608A1 (en) 2005-11-03
KR100533594B1 (ko) 2005-12-06
DE69908293T2 (de) 2004-03-25
EP1227596A3 (en) 2002-10-16
KR20010023748A (ko) 2001-03-26
DE69908293D1 (de) 2003-07-03
JP2006295975A (ja) 2006-10-26
EP1044508B1 (en) 2003-05-28
US20040073863A1 (en) 2004-04-15
GB9814960D0 (en) 1998-09-09
KR100561933B1 (ko) 2006-03-20
EP1241796B1 (en) 2004-04-28
EP1044508A1 (en) 2000-10-18
CN1558559A (zh) 2004-12-29
US20050246610A1 (en) 2005-11-03
CN1558558A (zh) 2004-12-29
WO2000003486A1 (en) 2000-01-20
EP1227596A2 (en) 2002-07-31

Similar Documents

Publication Publication Date Title
JP3894947B2 (ja) エラー訂正回路、インターリーバ及びパンクチャリング又は反復装置を有する伝送システム
US9467176B2 (en) Computationally efficient convolutional coding with rate-matching
RU2212102C2 (ru) Устройство и способ канального кодирования для согласования скорости передачи
KR100625477B1 (ko) 연접 코드 데이터를 송신하고 수신하기 위한 방법 및 장치
EP1480366B1 (en) Error-correcting encoding apparatus
US7180952B1 (en) Coding rate reduction for turbo codes
KR100918765B1 (ko) 부호분할다중접속 이동통신시스템에서 부호화 및 레이트매칭장치 및 방법
JP2006042342A (ja) 多重アンテナ通信システムにおける空間インタリーブ通信のための方法および装置
EP0981219B1 (en) Encoding apparatus and method
KR100295760B1 (ko) 디지털시스템의길쌈부호처리장치및방법
EP1352478A2 (en) Method and system for allocating convolutional encoded bits into symbols before modulation
WO1999020015A2 (en) Adaptable overlays for forward error correction schemes based on trellis codes
JP4616997B2 (ja) インタリーブとそれに続くパンクチャリングまたはリピーティングによるレート整合とを行うデータ伝送方法
EP1330887B1 (en) Method and arrangement for providing optimal bit protection against transmission errors
JPH04233840A (ja) データ通信システム、データ信号処理方法及び移動体無線電話トランシーバ
KR20050054405A (ko) 이동통신시스템에서 상이한 전송시간간격들을 가지는채널들을 다중화하는 전송률 정합 방법 및 장치
WO2004084476A1 (en) A communications apparatus and method

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20060809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060815

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061212

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3894947

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131222

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term