JP3894097B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP3894097B2 JP3894097B2 JP2002310737A JP2002310737A JP3894097B2 JP 3894097 B2 JP3894097 B2 JP 3894097B2 JP 2002310737 A JP2002310737 A JP 2002310737A JP 2002310737 A JP2002310737 A JP 2002310737A JP 3894097 B2 JP3894097 B2 JP 3894097B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor device
- semiconductor
- resin adhesive
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体素子の裏面にこの半導体素子を保護するための構造体を接着して成る半導体装置に関するものである。
【0002】
【従来の技術】
半導体素子をパッケージングして製造される電子部品を回路基板に実装する電子部品実装構造として、電子部品に形成された半田バンプなどの突出電極を回路基板に接合した構造が知られている。このような実装構造において、実装後の接合信頼性を実現する上で求められるヒートサイクル時の熱応力レベルの低減、すなわち実装後の環境温度変化によって半導体素子とワークとの熱膨張率の差に起因して半導体素子と半田バンプとの接合部に発生する熱応力を低く抑えることを目的として、半導体素子を極力薄くする試みが進行している。
【0003】
本出願人は、薄く加工された半導体素子を組み込んだ新たな半導体装置を提案した(特許文献1参照)。この半導体装置は、半導体素子の裏側にバンパ(構造体)を樹脂接着材で接合することにより取り扱いを容易にすると同時に、半導体素子自身の変形を許容することにより接合部の応力を分散して接合信頼性を高めることができるといった長所を有している。
【0004】
【特許文献1】
特開2002−141439号公報
【0005】
【発明が解決しようとする課題】
上述構成の半導体装置においては、樹脂接着材の接着層の厚みが実装信頼性に大きく関連していると思われるため、本出願人は接着層の厚みと実装信頼性との相関を見いだすための研究を行った。この結果によれば、接着層が薄い範囲では接着層を増すに連れて信頼性が向上する傾向にあり、さらに接着層がある厚みを超えると信頼性は低下する傾向があることが判明した。したがって、完成した半導体装置の厚みを極力薄くしつつ実装信頼性を確保するためには、接着層を適正厚みに設定することが求められる。
【0006】
そこで本発明は、薄化された半導体素子の裏面に構造体を接着して成る半導体装置において、接着層の厚みを適正に設定して実装信頼性を確保することができる半導体装置を提供することを目的とする。
【0007】
【課題を解決するための手段】
請求項1記載の半導体装置は、表面に複数の外部接続用端子が形成された半導体素子の裏面にこの半導体素子を保護するための構造体を所定厚みの接着層で接着した半導体装置であって、前記接着層の厚みが25μm以上200μm以下であり、前記接着層に、この接着層の目標とする厚みと略等しい寸法の直径を有する少なくとも1つの第1フィラーと、この第1フィラーよりも直径が小さく前記接着層に所望の弾性率を付与する第2フィラーを含む。
【0009】
請求項2記載の半導体装置は、請求項1記載の半導体装置であって、前記第1フィラーが前記半導体素子の裏面に接触するとともに、前記構造体に接触した状態で挟まれている。
【0010】
請求項3記載の半導体装置は、請求項1記載の半導体装置であって、前記半導体素子の厚みが100μm以下である。
【0014】
本発明によれば、半導体素子に構造体を接着するための接着層の厚みを25μm以上200μm以下の範囲の適正厚みに設定することにより、実装信頼性を確保することができる。
【0015】
【発明の実施の形態】
(実施の形態1)
図1(a)は本発明の実施の形態1の半導体装置の斜視図、図1(b)、図2は本発明の実施の形態1の半導体装置の部分断面図、図3は本発明の実施の形態1の半導体装置の組立方法の工程説明図、図4は本発明の実施の形態1の半導体装置に用いられる板状部材の斜視図、図5は本発明の実施の形態1の半導体装置の組立に使用される電子部品搭載装置の斜視図、図6は本発明の実施の形態1の半導体装置の組立に使用されるダイシング装置の斜視図、図7は本発明の実施の形態1の半導体装置の組立に使用されるダイシング装置の部分断面図、図8は本発明の実施の形態1の半導体装置の熱疲労(−40℃〜125℃)寿命サイクル数のシミュレーション結果を示すグラフである。
【0016】
まず図1を参照して、半導体装置について説明する。図1(a)、(b)において、半導体装置1は、半導体素子2の裏面にこの半導体素子2を保護するためのバンパ4(構造体)を、樹脂接着材5を所定厚みの接着層で接着した構成となっている。半導体素子2の表面の縁部に沿って形成された複数の外部接続用端子である電極2a上には、バンプ3が形成されている。
【0017】
ここで半導体素子2は機械研磨やエッチングなどの方法によって薄化処理が行われた後の状態である。一般に、半導体素子をバンプを介して基板に実装した状態では、半導体素子の厚み寸法が小さいほど実装後の接合信頼性が優れている。これは、半導体素子2と基板の熱応力の差に起因してバンプ3の接合部に応力が集中しようとしても、半導体素子2自体が厚さ方向に変形(撓み)を生じることで応力を分散するからである。このため、本実施の形態では、上述のように半導体素子2を薄化処理して厚みt1が100μm以下となるように設定し、厚さ方向への変形(撓み)を可能としている。
【0018】
薄化処理は、半導体素子2の回路形成面の反対面を砥石等を用いた機械研磨によって粗加工を行い、ドライエッチングや薬液によるウェットエッチングで仕上げ加工を行う。機械研磨を行うと裏面に多数のマイクロクラックを有するダメージ層が形成される。このダメージ層は、半導体素子の抗折強度を低下させる要因となるものであるが、仕上げ加工によりこのダメージ層を除去して半導体素子2の抗折強度を高めることができる。
【0019】
バンパ4は、半導体装置1の搭載時などのハンドリングにおいて半導体装置1を安定して保持することを容易にするとともに、基板などへ実装された後の半導体装置1を外力から保護する機能を有するものである。したがってバンパ4は、金属やセラミックまたは樹脂などの構造材を、上記機能を満たすような形状、すなわち外力に対して十分耐えうる強度や剛性が得られる厚みt3で、半導体素子2の外形よりも大きい外形形状に加工したものが用いられる。
【0020】
ここで半導体素子2とバンパ4との間に介在する樹脂接着材5の接着層は、単に半導体素子2とバンパ4とを接合する接着力のみならず、上述の機能を満足する特性を備えたものでなければならない。すなわち、半導体素子2とバンパ4とを必要十分な接着力で接合して半導体装置1の強度を確保するとともに、半導体素子2の厚み方向への変形を極力許容するような特性が求められる。このため、本実施の形態1に示す半導体装置1においては、後述するように、樹脂接着材5により形成された樹脂層の弾性率が10000Mpa以下となるようにして変形しやすくし、さらに半導体素子2とバンパ4とを接着する接着層の厚みを、以下に説明する適正な厚みt2に設定するようにしている。
【0021】
接着層の厚みt2は、接着層の厚みと寿命サイクル数との関係について有限要素法を用いて行われた数値シミュレーション結果(後述)に基づいて、25μm以上200μm以下の範囲の数値となるように設定されている。次に説明する樹脂接着材5とこの範囲の厚みt2とを組み合わせることにより、半導体装置1を基板に実装した状態において、基板の変形状態に応じた半導体素子2の追従変形が許容され、良好な実装信頼性が確保できるようになっている。
【0022】
ここで図8を参照して、前述の数値シミュレーションについて説明する。図8は、半導体装置における接着層の厚みt2と、この半導体装置を基板に実装した状態において、実使用条件での熱応力に相当する応力を繰り返し作用させた場合の寿命サイクル数との相関関係について示しており、横軸に接着層の厚み(mm)を、縦軸に寿命サイクル数を取ってグラフ表示している。図8に示す3種類の折れ線は、それぞれ樹脂接着材5による接着層の弾性率がそれぞれ400Mpa、10000Mpa、27500Mpaのものを用いた場合の熱疲労(−40℃〜125℃)寿命サイクル数のシミュレーション結果を示している。
【0023】
グラフから判るように、接着層の弾性率が低くて半導体素子の変形を許容する度合いが大きいほど寿命サイクル数が大きく、信頼性に優れていることを示している。そしていずれのシミュレーション結果においても、接着層の厚みが0.05mm以下の範囲では、厚みを増すに連れて寿命サイクル数が急増する傾向を示している。そして厚みが0.2mm程度までの範囲では、寿命サイクル数はほぼ一定のレベルを示し、厚みがこの範囲を超えて増大すると寿命サイクル数は急激に低下する。
【0024】
すなわち上記シミュレーション結果を実用的な観点から解釈すれば、接着層の弾性率が10000Mpa以下となるような材質選定を行い、さらに接着層の厚みとして、0.025mm(25μm)以上、0.2mm(200μm)以下の範囲の値を選定すれば、実装信頼性に優れた半導体装置が得られることを示している。従って、本実施の形態の半導体装置の製造においては、上述の弾性率を与える組成の樹脂接着材5を用い、上述範囲の厚みに設定された接着層を精度良く実現することができるような工法を採用している。
【0025】
ここで、樹脂接着材5について説明する。図1(b)に示すように、樹脂接着材5はエポキシ樹脂などを主剤とする樹脂成分に、無機物もしくは樹脂よりなる粒子状のフィラー9を含有させた組成となっている。ここでフィラー9は、樹脂接着材5が接着層を形成した状態において接着層に所望の特性(弾性率)を付与するためのフィラー本来の機能以外に、半導体素子2とバンパ4との間に介在して接着層の厚みを所定厚みに確保するスペーサとしての機能をも併せ有している。
【0026】
このため樹脂接着材5には、以下に説明する第1フィラーおよび第2フィラーの2種類のフィラーを、合計の含有率が30重量%以下となるような含有率で含有させるようにしている。先ず上述のスペーサとしての機能を果たす第1フィラー9aは、半導体装置において接着層の目標とする厚みt2と略等しい寸法の直径dを有する粒子であり、直径dは樹脂接着材5中に含まれるフィラー中の最大径となっている。すなわち、第1フィラー9aは樹脂接着材5中に含まれるフィラーの最大径であり且つ接着層の所定厚みと略等しい寸法の直径dを有する。そして第1フィラー9a以外の第2フィラー9bは、直径が第1フィラー9bの直径dよりも小さいフィラーの集合であり、フィラー本来の機能に適した粒径分布のものが選定される。
【0027】
上述のような第1フィラー9aを含む樹脂接着材5を介して半導体素子2をバンパ4に搭載して所定の加圧力でバンパ4に対して押圧すると、図2(a)に示すように、樹脂接着材5中のフィラーのうち最大径の第1フィラー9aは、半導体素子2の裏面に接触するとともにバンパ4にも接触した状態で挟まれる。これにより、接着層の厚みt2は第1フィラー9aの直径dに等しくなる。
【0028】
なお樹脂接着材5を介して半導体素子2を搭載した状態において、図2(b)に示すように、第1のフィラー9aと半導体素子2またはバンパ4とが直接に接触せず、わずかに樹脂層が介在した状態(矢印a参照)となる場合がある。このような樹脂膜の介在は、搭載動作時の加圧力の設定値が幾分弱く十分な接触状態が得られなかった場合や、加圧によって第1のフィラー9aが半導体素子2またはバンパ4と一旦接触したものの、搭載後の硬化過程において接触界面に樹脂接着材5が進入した場合、さらには半導体素子の搭載において加圧を用いずに樹脂接着材5の軟化を利用して第1のフィラー9aの接触を行わせる方法を採用した場合などに発生する。このような場合においても、接着層の厚みと第1のフィラー9aの直径は略等しく、スペーサとしての所期の機能が果たされている。
【0029】
樹脂接着材5がこのようなスペーサ機能とフィラー本来の機能を確実に果たすよう、樹脂接着材5中の第1フィラー9a、第2フィラー9bの含有率、第2フィラー9bの粒径分布が決定され、製品管理が行われる。すなわち各半導体装置について少なくとも1つの第1のフィラー9aが接着層に必ず含まれるように、第1フィラー9aの含有率が決定され、樹脂接着材5の使用に際しては撹拌を十分に行ってフィラー分布の均一化を図る。そしてフィラー本来の機能が十分に果たされるよう、図2(c)に示すように、所望の機械的特性や熱伝導特性を満足させるために最適なサイズの粒子が最適な割合で混合された第2のフィラー9bの粒径分布、含有率が設定される。
【0030】
なおフィラー9に用いられる無機物の種類としては、アルミナや窒化アルミニウム、窒化珪素など、安価で放熱性に優れたものが用いられる。また接着層の厚さをより厳密に管理したい場合には、第1フィラー9aとして製造過程における粒径管理が容易な樹脂粒を用いてもよい。このようにフィラー9の材質に樹脂を用いることにより、硬度の高い無機物を含有させることによる接着層の過剰な硬度上昇・脆化を防止することができるという利点がある。
【0031】
図1に示すように、樹脂接着材5は半導体素子2の全周にわたって4辺の端部からはみ出しており、はみ出した樹脂接着材5aは半導体素子2の側面2bに沿って這い上がり側面2bを部分的に覆うような形状となっている。この側面2bを覆う樹脂接着材5aは、半導体素子2の縁部を補強する補強部を形成している。
【0032】
半導体素子2の縁部には、半導体ウェハをダイシングして個片の半導体素子2に切り出す際に生じた微小なクラックがそのまま残留しやすく、このクラックから破損を生じる場合がある。側面2bを覆う樹脂接着材5aは、このような微小なクラックを含んだ半導体素子2の縁部を補強するとともに、半導体装置1を基板10に実装した状態において、基板と半導体素子2との熱変形の差によって発生する応力に起因して、半導体素子2が過剰に変形するのを防止する機能を有する。
【0033】
次に図3を参照して、半導体装置1の組立方法について説明する。図3(a)において、板状部材6は半導体装置1の一部を構成するバンパ4が切り離される前の中間部品である。図4に示すように、板状部材6の上面には、格子形状に突出した仕切部6aが設けられており、仕切部6aで囲まれる凹部6bは半導体素子2が接着される半導体素子接着位置となっている。仕切部6aは、後述するように凹部6b内に半導体素子2の接着用の樹脂接着材5を塗布する際に、樹脂接着材5が半導体接着位置を超えて周囲に広がるのを規制するダム部となっている。
【0034】
板状部材6の下面の仕切部6aに対応する位置には、溝部6cが形成されている。溝部6cは、バンパ4の厚みt3に等しい厚みの板状部材6の下面側から格子状の溝を切り込んで形成され、これにより上面からの厚み寸法t4がt3よりも小さい肉薄部となっている。この肉薄部は、板状部材6をバンパ4に切断分離する際の切断位置と一致している。
【0035】
次に図3(b)に示すように、板状部材6の各凹部6bにはディスペンサ7によって樹脂接着材5が塗布され、これにより半導体素子2を接着する接着層を形成するための樹脂接着材5が供給される。この樹脂接着材5の塗布において、凹部6bの周囲にはダム部としての仕切部6aが設けられていることから、樹脂接着材5が半導体接着位置を超えて周囲に広がることが防止される。このとき、各凹部6b内に塗布した樹脂接着材5中には、少なくとも1つの第1フィラー9aが含まれている。
【0036】
また塗布に際しては、前述の接着層の厚みt2に応じた適正塗布量で、且つ塗布後に半導体素子2によって押し広げられた樹脂接着材5が半導体素子2の端部から外側にはみ出した際に、前述のように半導体素子2の側面2bを覆うのに過不足がないような適正塗布量の樹脂接着材5がディスペンサ7から吐出される。
【0037】
この後、樹脂接着材5が供給された板状部材6は半導体素子接着工程に送られる。この半導体素子接着工程では、図3(c)、(d)に示すように、半導体素子2を板状部材6に塗布された樹脂接着材5上に搭載し、次いで樹脂接着材5を加熱して、樹脂接着材5を熱硬化させることによって、複数の半導体素子2の裏面側を樹脂接着材5を介して板状部材6の各凹部6bに整列状態で接着する。
【0038】
この搭載工程において半導体素子2の搭載に用いられる電子部品搭載装置について、図5を参照して説明する。図5において、部品供給テーブル11には半導体素子2が格子状に貼着された粘着シート12が装着されている。部品供給テーブル11の下方には、半導体素子剥離機構13が配設されており、半導体素子剥離機構13を半導体素子剥離機構駆動部14によって駆動することにより、エジェクタピン機構13aによって粘着シート12の下面を突き上げ、これにより半導体素子2を搭載ヘッド16によってピックアップする際に、半導体素子2が粘着シート12の上面から剥離される。
【0039】
部品供給テーブル11の側方には基板保持部15が配設されており、基板保持部15上には樹脂供給後の板状部材6が保持されている。部品供給テーブル11および基板保持部15の上方には、搭載ヘッド駆動部19によって駆動される搭載ヘッド16が配設されている。搭載ヘッド16は吸着ノズル8を備えており、粘着シート12から半導体素子2をピックアップし、基板保持部15上の板状部材6に搭載する。
【0040】
部品供給テーブル11の上方にはカメラ17が配設されており、カメラ17は粘着シート12に貼着された半導体素子2を撮像する。カメラ17によって撮像された画像を半導体素子認識部20で認識処理することにより、粘着シート12における半導体素子2の位置が認識される。位置認識結果は制御部21に送られるとともに、半導体素子剥離機構駆動部14に送られる。これにより、搭載ヘッド16による半導体素子2のピックアップ時には、吸着ノズル8およびエジェクタピン機構13aがピックアップ対象の半導体素子2に位置合わせされる。
【0041】
基板保持部15の上方にはカメラ18が配設されており、カメラ18は基板保持部15に保持された板状部材6を撮像する。カメラ18によって撮像された画像を搭載位置認識部22で認識処理することにより、板状部材6における半導体素子搭載位置が検出される。位置認識結果は制御部21に送られ、制御部21がこの位置認識結果に基づいて搭載ヘッド駆動部19を制御することにより、搭載ヘッド16による半導体素子2の搭載時には、吸着ノズル8に保持された半導体素子2が検出された搭載位置に位置合わせされる。
【0042】
この電子部品搭載装置によって半導体素子2を板状基板6に搭載する際には、図3(c)に示すように、半導体素子2のバンプ3が形成された表面側を吸着ノズル8によって吸着保持し、半導体素子2の裏面を樹脂接着材5に押し付ける。このとき、適正な加圧力によって半導体素子2を板状部材6に対して押圧する。これにより、半導体素子2と板状部材6との間の接着層の厚みt2は、樹脂接着材5中の第1フィラー9aの直径dにほぼ等しくなる(図2(a)参照)。
【0043】
また樹脂接着材5の塗布量に応じて吸着ノズル8による押し付け高さを調整することにより、各半導体素子2の縁部外側(矢印A参照)にはみ出した樹脂接着材5が、半導体素子2の側面2bを這い上がって側面2bを覆うようにする(図1(b)に示す樹脂接着材5a参照)。このときダイシング時のダメージが残留しやすい半導体素子2の裏面側の端部が完全に覆われて補強されていれば、側面2bは完全に覆われていても、または部分的にのみ覆われていてもどちらでも良い。
【0044】
本実施の形態では、半導体素子2を1個づつ搭載ヘッド16で樹脂接着材5に押し付けながら搭載するので、一括して搭載(貼り付け)する場合よりも搭載荷重(押し付け力)を小さくできる。よって電子部品搭載装置としては、ダイボンディング装置や、チップマウンター等を流用することができる。
【0045】
このようにして半導体素子2が搭載された板状部材6は加熱炉に送られる。そしてここで所定温度で加熱されることにより、図3(d)に示すように樹脂接着材5が熱硬化する。このとき、各半導体素子2の縁部外側にはみ出した樹脂接着材5は、熱硬化の過程において一時的に粘度低下することにより表面張力によって半導体素子2の側面2bにさらに這い上がり、側面2bを覆った形状のまま硬化する。これにより、樹脂接着材5の硬化後において、図1(b)に示す補強部としての樹脂接着材5aが形成される。
【0046】
なお上記実施の形態では、半導体素子2の搭載後に板状部材6を加熱炉に送ることにより樹脂接着材5を熱硬化させるようにしているが、搭載ヘッド16として加熱手段を内蔵したものを用い、半導体素子2を搭載しながら加熱するようにしてもよい。
【0047】
搭載ヘッド16によって加熱する場合には、図3(d)に示す専用の加熱工程を省略してもよく、このようにすれば加熱炉を省略して設備の簡略化を図ることができるという利点がある。ただし、この場合には搭載ヘッド16のタクトタイムが熱硬化時間によって制約されるため、全体の生産性としては搭載工程と加熱工程を別々に行う場合よりも低下する。また、樹脂接着材5として上記実施の形態では熱硬化性の樹脂を用いる例を示しているが、これに変えて熱可塑性の樹脂素材を用いるようにしてもよい。
【0048】
このようにして樹脂接着材5が硬化した板状部材6は切断工程に送られ、ここで図2(e)に示すように、半導体素子2が接着された板状部材6を回転切断刃24aによって隣接する半導体素子2の間の切断位置で切断する。これにより、板状部材6が半導体素子2ごとのバンパ4に切断分離され、半導体装置1の組立が完成する。
【0049】
この切断工程について、図6,図7を参照して説明する。図6は、この切断に用いられるダイシング装置を示している。基板固定部23の上面には、半導体素子2が搭載され樹脂硬化が完了した板状部材6は基板固定部23上に載置される。基板固定部23の上方には、回転切断刃24aを備えた切断ヘッド24が配設されており、回転切断刃24aを回転させながら切断ヘッド24をX方向、Y方向に移動させることにより、板状部材6が溝部6cに一致した切断位置に沿って切断される。
【0050】
図7に示すように、基板固定部23の上面には板状部材6上の半導体素子2に対応した位置毎に吸引保持部25が設けられており、吸引保持部25の上面には吸引溝25aが形成されている。吸引溝25aは、基板固定部23の内部に設けられた吸引孔23aに連通しており、吸引孔23aはさらに真空吸引源26に接続されている。板状部材6の下面を吸引保持部25に当接させた状態で真空吸引源26を駆動することにより、板状部材6は吸引保持部25によって吸着保持され、これにより板状部材6の位置が固定される。
【0051】
そしてこのようにして位置が固定された板状部材6の仕切部6a上に回転切断刃24aを位置合わせし、回転切断刃24aを回転させながら下降させることにより、溝部6c内の肉薄部が切断される。このとき、隣接する半導体素子2間の間隔よりも刃幅が小さい回転切断刃24aを用いることにより、板状部材6は個片に分離された後のバンパ4が半導体素子2の端面からはみ出した形状で切断される。したがって、個片分離された半導体装置1においては、バンパ4の外形は半導体素子2の外形よりも大きくなる。
【0052】
またこの切断においては、予め下面に溝部6cが形成されていることから、回転切断刃24aによる切断代が小さくなっている。これにより切断工程における回転切断刃24aの必要下降量を極力小さくすることができ、切断刃下降時に刃先が基板固定部23に接触して破損する事故を防止することができる。
【0053】
本実施の形態では、ペースト状の樹脂接着材5を使用しているが、樹脂接着材としては、シート状(テープ状)に加工されたものを板状部材6または半導体素子2に貼り付けて、半導体素子2と板状部材6を接着してもよい。
【0054】
(実施の形態2)
図9(a)は本発明の実施の形態2の半導体装置の斜視図、図9(b)は本発明の実施の形態2の半導体装置の部分断面図である。
【0055】
図9(a)において、半導体装置1Bは再配線層付半導体素子30の裏面に、実施の形態1と同様の樹脂接着材5の接着層によってバンパ4(構造体)を接着した構成となっており、再配線層付半導体素子30の表面にはバンプ3が格子状に複数形成されている。図9(b)に示すように、再配線層付半導体素子30は、実施の形態1に示す半導体素子2と同様に薄化処理された半導体素子2Aの上面(電極形成面)に再配線層29を形成した構成となっている。
【0056】
半導体素子2Aの表面の縁部には、外部接続用端子である電極2aが形成されており、各電極2aは再配線層29の表面に電極2aに対応した個数だけ形成された電極29aと、内部配線29bによって導通している。そして電極29a上には、半導体装置1Bを実装するためのバンプ3が形成されている。この半導体装置1Bを組み立てるには、実施の形態1に示す半導体装置の組立方法おいて、半導体素子2を再配線層付半導体素子30に置き換えればよい。
【0057】
これにより、再配線層付半導体素子30の側面30aには、はみ出した樹脂接着材5aが側面30aを覆った補強部が形成される。このような構成の半導体装置1Bにおいて、再配線層付半導体素子30の側面30aを覆った補強部を形成することにより、前述のように実装後に再配線層付半導体素子30の縁部に生じる曲げ変形が防止され、再配線層29内の内部配線29bの破断を防止することができる。また、本実施の形態においても、ペースト状もしくはシート状(テープ状)の樹脂接着材5が使用できる。
【0058】
(実施の形態3)
図10(a)は本発明の実施の形態3の基板接着装置の断面図、図10(b)は本発明の実施の形態3の基板接着装置の平面図、図11,図12,図13は本発明の実施の形態3の半導体装置の製造方法の工程説明図である。
【0059】
まず図10を参照して、基板接着装置の構造を説明する。この基板接着装置は、半導体素子の外部接続用の電極が形成された電極形成面の裏面に、樹脂接着材を介して補強部材を接合して成る半導体装置を製造する製造過程において、複数の半導体素子が作り込まれた半導体ウェハと、補強部材が個片毎に切り出される前の補強シートとを樹脂接着材で接合する際に用いられる。
【0060】
図10(a)において、保持テーブル31の上面は半導体ウェハ34を保持するウェハ保持面31aとなっている。ウェハ保持面31a上にはスペーサリング32が装着されており、薄化工程において機械研磨などの方法によって薄化された状態の半導体ウェハ34がスペーサリング32の内側に載置される。スペーサリング32は接着対象の半導体ウェハ34および補強シート39の外径に対応した内径を有する円環状部材である。スペーサリング32の上面には、複数箇所の切り欠き部32aが設けられており、切り欠き部32aは後述するように半導体ウェハ34と補強シート39との接着過程において余分な樹脂接着材を外部に排出する樹脂排出ゲート部として機能する。
【0061】
スペーサリング32の内側のウェハ保持面31aには、吸着孔31b(図10(b)も参照)が開口しており、吸着孔31bは吸引孔31cを介して第1吸引部35に接続されている。第1吸引部35を駆動することにより吸着孔31bから真空吸引し、これにより半導体ウェハ34はウェハ保持面31aに吸着保持される。ウェハ保持面31a、吸着孔31bおよび第1吸引部35は、半導体ウェハ34の保持手段となっている。保持テーブル31にはヒータ33が内蔵されており、ヒータ駆動部36によってヒータ33を駆動することにより、ウェハ保持面31aに載置された半導体ウェハ34を加熱することができる。
【0062】
保持テーブル31の上方には、保持ヘッド40がヘッド昇降機構41によって昇降自在に配設されている。保持ヘッド40の下面は補強シート39を保持するシート保持面40aとなっている。シート保持面40aは、保持テーブル31のウェハ保持面31aと平行になるように、平行度が調整されている。シート保持面40aには吸着孔40bが開口しており、吸着孔40bは吸引孔40cを介して第2吸引部38に接続されている。第2吸引部38を駆動することにより吸着孔40bから真空吸引し、補強シート3はシート保持面40aに吸着保持される。シート保持面40a、吸着孔40bおよび第2吸引部38は、補強シート39の保持手段となっている。
【0063】
補強シート39は樹脂やセラミックまたは金属などの材質を円形の薄板状に成型したものであり、各半導体素子毎に切り分けられて半導体装置を形成した状態で、半導体装置のハンドリング用の保持部として機能すると共に、半導体素子を外力や衝撃から保護する補強部材としての役割をも有するものである。このため補強シート39は、薄化された半導体素子を保護するために必要な強度を有する厚さとなっている。
【0064】
第1吸引部35,第2吸引部38,ヒータ駆動部36およびヘッド駆動部41はそれぞれ制御部37によって制御される。制御部37によって上記各部を制御することにより、以下に説明する半導体ウェハ34と補強シート39との接着作業が実行される。
【0065】
まず図11(a)に示すように、保持テーブル31のスペーサリング32内には半導体ウェハ34が回路形成面を下向きにして載置され、半導体ウェハ34上に重ねて補強シート34が載置される。次いで図11(b)に示すように、保持ヘッド40を保持テーブル31に対して下降させ、シート保持面40aをスペーサリング32の上面に当接させる。そして吸引孔40cから真空吸引して半導体ウェハ34を保持テーブル31に吸着保持させた状態で、保持ヘッド40の吸引孔40cから真空吸引し、スペーサリング32内の補強シート39をシート保持面40aに吸着保持させる。
【0066】
この後、保持ヘッド40を上昇させることにより、図11(c)に示すように、半導体ウェハ34は保持テーブル31のウェハ保持面31aによって、また補強シート39は保持ヘッド40のシート保持面40aによって保持された状態となる。次に図12(a)に示すように、スペーサリング32内の半導体ウェハ34表面の中央部分に、実施の形態1と同様組成の熱硬化性の樹脂接着材5をディスペンサ42によって吐出して供給する。
【0067】
このとき、保持テーブル31はヒータ33によって加熱されており、樹脂接着材5は加熱によって一旦粘度が低下して流動し、これにより半導体ウェハ34の表面に、中央部の樹脂厚みが周囲よりも厚い丘形状で供給される。この後図12(b)に示すように、補強部材39を保持した保持ヘッド40を保持テーブル31に対して下降させる。すなわち樹脂供給工程後に、半導体ウェハ34および補強シート39を平行状態を保って相互に接近させる。この過程において、補強シート39の下面が樹脂接着材5に接触し、樹脂接着材5を押し広げる。
【0068】
このとき樹脂接着材5は中央部が高い凸形状の樹脂丘の形で供給されていることから、樹脂接着材5は中央部から周辺部へ向かって順次押し広げられ、押し広げられる過程で樹脂接着材5の内部に気体が閉じ込められて残留するボイドを生じることがない。そして図12(c)に示すように、保持ヘッド40を所定荷重で押圧することにより、液状の樹脂接着材5は半導体ウェハ34と補強シート39との間の空間内を完全に充填し、余分な量の樹脂接着材5はスペーサリング2に設けられた切り欠き部32aから外部へ排出される。このとき、樹脂接着材5には実施の形態1と同様に第1フィラー9aが含有されているため、樹脂接着材5の接着層は予め設定された厚み、すなわち第1フィラー9aの直径dに略等しい厚みに保たれる。
【0069】
そしてこの状態でヒータ33による保持テーブル31の加熱を継続することにより、半導体ウェハ34と補強シート39との間の空間内で樹脂接着材5の熱硬化反応が進行し、これにより半導体ウェハ34と補強シート39とが樹脂接着材5によって接合される。なおこの樹脂硬化においては、樹脂接着材5を完全硬化させる必要はなく、接合体44の形状を保持できる程度に樹脂接着材5の熱硬化が進行していればよい。また上記例では半導体ウェハ34を保持テーブル31に保持させ、補強シート39を保持ヘッド40に保持させるようにしているが、半導体ウェハ34と補強シート39とを上下入れ替えて、保持テーブル31に保持された補強シート39上に樹脂接着材5を供給するようにしてもよい。
【0070】
そしてスペーサリング32から接合体44を取り外すことにより、図13(a)に示す半導体ウェハ44と補強シート39を接合した接合体44が完成し、接合体44はこの後ダイシング工程に送られる。すなわち、図13(b)に示すように、接合体44は、半導体ウェハ34側からダイシングツール45によって切断され、個片毎に分離される。これにより、図13(c)に示すように半導体素子34aにバンパ39aを接着した半導体装置46が完成する。
【0071】
上記説明したように、各実施の形態1,2,3に示す半導体装置においては、半導体素子と補強用のバンパとを接着する接着層の弾性率を10000Mpa以下に設定して変形しやすくするとともに、接着層の厚みを、実装後の信頼性を確保するうえで適正な範囲(25μm以上200μm以下)に設定するようにしている。さらに、接着層を形成する樹脂接着材中に、接着層の厚みを確保するためのスペーサの機能を目的として粒径管理されたフィラーを含有させるようにしている。これにより、半導体装置の組立過程において複雑な管理を必要とすることなく、接着層の厚みを良好な精度で管理することができ、実装信頼性を確保することができる。
【0072】
【発明の効果】
本発明によれば、半導体素子に構造体を接着するため樹脂接着層の厚みを25μm以上200μm以下の範囲の適正厚みに設定するようにしたので、実装信頼性を確保することができる。
【図面の簡単な説明】
【図1】(a)本発明の実施の形態1の半導体装置の斜視図
(b)本発明の実施の形態1の半導体装置の部分断面図
【図2】本発明の実施の形態1の半導体装置の部分断面図
【図3】本発明の実施の形態1の半導体装置の組立方法の工程説明図
【図4】本発明の実施の形態1の半導体装置に用いられる板状部材の斜視図
【図5】本発明の実施の形態1の半導体装置の組立に使用される電子部品搭載装置の斜視図
【図6】本発明の実施の形態1の半導体装置の組立に使用されるダイシング装置の斜視図
【図7】本発明の実施の形態1の半導体装置の組立に使用されるダイシング装置の部分断面図
【図8】本発明の実施の形態1の半導体装置の熱疲労(−40℃〜125℃)寿命サイクル数のシミュレーション結果を示すグラフ
【図9】(a)本発明の実施の形態2の半導体装置の斜視図
(b)本発明の実施の形態2の半導体装置の部分断面図
【図10】(a)本発明の実施の形態3の基板接着装置の断面図
(b)本発明の実施の形態3の基板接着装置の平面図
【図11】本発明の実施の形態3の半導体装置の製造方法の工程説明図
【図12】本発明の実施の形態3の半導体装置の製造方法の工程説明図
【図13】本発明の実施の形態3の半導体装置の製造方法の工程説明図
【符号の説明】
1,1B,46 半導体装置
2,2A,34a 半導体素子
2a 電極
3 バンプ
4,39a バンパ
5 樹脂
6 板状部材
9 フィラー
9a 第1フィラー
9b 第2フィラー
34 半導体ウェハ
39 補強シート[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device in which a structure for protecting a semiconductor element is bonded to the back surface of the semiconductor element.
[0002]
[Prior art]
As an electronic component mounting structure for mounting an electronic component manufactured by packaging a semiconductor element on a circuit board, a structure in which protruding electrodes such as solder bumps formed on the electronic component are bonded to the circuit board is known. In such a mounting structure, the thermal stress level during the heat cycle required for realizing the bonding reliability after mounting is reduced, that is, the difference in thermal expansion coefficient between the semiconductor element and the workpiece due to the environmental temperature change after mounting. For this reason, attempts have been made to make the semiconductor element as thin as possible for the purpose of suppressing the thermal stress generated at the joint between the semiconductor element and the solder bump.
[0003]
The present applicant has proposed a new semiconductor device incorporating a thinly processed semiconductor element (see Patent Document 1). This semiconductor device has a bump on the back side of the semiconductor element. PA It is easy to handle by bonding the structure with a resin adhesive, and at the same time has the advantage of allowing the deformation of the semiconductor element itself to disperse the stress at the joint and increase the bonding reliability. ing.
[0004]
[Patent Document 1]
JP 2002-141439 A
[0005]
[Problems to be solved by the invention]
In the semiconductor device having the above-described configuration, since the thickness of the adhesive layer of the resin adhesive is considered to be greatly related to the mounting reliability, the applicant of the present invention is to find the correlation between the thickness of the adhesive layer and the mounting reliability. I did research. According to this result, it was found that the reliability tends to improve as the adhesive layer is increased in the range where the adhesive layer is thin, and the reliability tends to decrease when the adhesive layer exceeds a certain thickness. Therefore, in order to ensure mounting reliability while reducing the thickness of the completed semiconductor device as much as possible, it is required to set the adhesive layer to an appropriate thickness.
[0006]
Accordingly, the present invention provides a semiconductor device in which a structure is bonded to the back surface of a thinned semiconductor element, and the mounting reliability can be ensured by appropriately setting the thickness of the adhesive layer. With the goal.
[0007]
[Means for Solving the Problems]
The semiconductor device according to
[0009]
The semiconductor device according to
[0010]
[0014]
According to the present invention, mounting reliability can be ensured by setting the thickness of the adhesive layer for adhering the structure to the semiconductor element to an appropriate thickness in the range of 25 μm to 200 μm.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
(Embodiment 1)
1A is a perspective view of the semiconductor device according to the first embodiment of the present invention, FIG. 1B and FIG. 2 are partial sectional views of the semiconductor device according to the first embodiment of the present invention, and FIG. FIG. 4 is a perspective view of a plate-like member used in the semiconductor device according to the first embodiment of the present invention, and FIG. 5 is a semiconductor according to the first embodiment of the present invention. 6 is a perspective view of an electronic component mounting apparatus used for assembling the apparatus, FIG. 6 is a perspective view of a dicing apparatus used for assembling the semiconductor device according to the first embodiment of the present invention, and FIG. 7 is a first embodiment of the present invention. FIG. 8 is a graph showing a simulation result of the thermal fatigue (−40 ° C. to 125 ° C.) life cycle number of the semiconductor device according to the first embodiment of the present invention. is there.
[0016]
First, a semiconductor device will be described with reference to FIG. 1A and 1B, a
[0017]
Here, the
[0018]
In the thinning process, the surface opposite to the circuit formation surface of the
[0019]
The
[0020]
Here, the adhesive layer of the
[0021]
The thickness t2 of the adhesive layer is a numerical value in the range of 25 μm or more and 200 μm or less based on a numerical simulation result (described later) performed using the finite element method for the relationship between the thickness of the adhesive layer and the number of life cycles. Is set. By combining the
[0022]
Here, the above-described numerical simulation will be described with reference to FIG. FIG. 8 shows the correlation between the thickness t2 of the adhesive layer in the semiconductor device and the number of life cycles when the stress corresponding to the thermal stress under actual use conditions is repeatedly applied in a state where the semiconductor device is mounted on the substrate. In the graph, the horizontal axis represents the thickness (mm) of the adhesive layer, and the vertical axis represents the number of life cycles. The three types of broken lines shown in FIG. 8 are simulations of the number of life cycles (−40 ° C. to 125 ° C.) when the elastic modulus of the adhesive layer made of the
[0023]
As can be seen from the graph, the lower the elastic modulus of the adhesive layer and the greater the degree to which deformation of the semiconductor element is allowed, the greater the number of life cycles and the higher the reliability. In any simulation result, when the thickness of the adhesive layer is 0.05 mm or less, the number of life cycles tends to increase rapidly as the thickness increases. In the range up to about 0.2 mm in thickness, the number of life cycles shows a substantially constant level, and when the thickness increases beyond this range, the number of life cycles decreases rapidly.
[0024]
That is, if the simulation result is interpreted from a practical viewpoint, the material selection is performed so that the elastic modulus of the adhesive layer is 10000 Mpa or less, and the thickness of the adhesive layer is 0.025 mm (25 μm) or more and 0.2 mm ( It is shown that if a value in the range of 200 μm or less is selected, a semiconductor device having excellent mounting reliability can be obtained. Therefore, in the manufacture of the semiconductor device of the present embodiment, a method of using the
[0025]
Here, the
[0026]
For this reason, the
[0027]
When the
[0028]
In the state where the
[0029]
In order for the
[0030]
In addition, as a kind of the inorganic substance used for the
[0031]
As shown in FIG. 1, the
[0032]
At the edge of the
[0033]
Next, a method for assembling the
[0034]
A
[0035]
Next, as shown in FIG. 3 (b), a
[0036]
Further, when applying, when the
[0037]
Thereafter, the plate-
[0038]
An electronic component mounting apparatus used for mounting the
[0039]
A
[0040]
A
[0041]
A
[0042]
When the
[0043]
Further, by adjusting the pressing height by the
[0044]
In this embodiment, the
[0045]
Thus, the plate-
[0046]
In the above embodiment, the
[0047]
In the case of heating by the mounting
[0048]
The plate-
[0049]
This cutting process will be described with reference to FIGS. FIG. 6 shows a dicing apparatus used for this cutting. On the upper surface of the
[0050]
As shown in FIG. 7,
[0051]
Then, the
[0052]
In this cutting, since the
[0053]
In the present embodiment, the paste-
[0054]
(Embodiment 2)
FIG. 9A is a perspective view of the semiconductor device according to the second embodiment of the present invention, and FIG. 9B is a partial cross-sectional view of the semiconductor device according to the second embodiment of the present invention.
[0055]
9A, the
[0056]
[0057]
As a result, a reinforcing portion in which the protruding resin adhesive 5a covers the
[0058]
(Embodiment 3)
10A is a cross-sectional view of the substrate bonding apparatus according to the third embodiment of the present invention, FIG. 10B is a plan view of the substrate bonding apparatus according to the third embodiment of the present invention, and FIGS. 11, 12, and 13. These are process explanatory drawing of the manufacturing method of the semiconductor device of
[0059]
First, the structure of the substrate bonding apparatus will be described with reference to FIG. The substrate bonding apparatus includes a plurality of semiconductors in a manufacturing process of manufacturing a semiconductor device in which a reinforcing member is bonded to a back surface of an electrode forming surface on which an electrode for external connection of a semiconductor element is formed via a resin adhesive. It is used when the semiconductor wafer in which the element is formed and the reinforcing sheet before the reinforcing member is cut out for each piece are joined with a resin adhesive.
[0060]
In FIG. 10A, the upper surface of the holding table 31 is a
[0061]
A
[0062]
A holding
[0063]
The reinforcing
[0064]
The
[0065]
First, as shown in FIG. 11A, the
[0066]
Thereafter, by raising the holding
[0067]
At this time, the holding table 31 is heated by the
[0068]
At this time, since the
[0069]
In this state, the heating of the holding table 31 by the
[0070]
Then, by removing the joined
[0071]
As described above, in the semiconductor device shown in each of the first, second, and third embodiments, the elastic modulus of the adhesive layer that bonds the semiconductor element and the reinforcing bumper is set to 10000 Mpa or less to facilitate deformation. The thickness of the adhesive layer is set to an appropriate range (25 μm or more and 200 μm or less) for ensuring the reliability after mounting. Furthermore, a filler whose particle size is controlled for the purpose of a spacer function for ensuring the thickness of the adhesive layer is contained in the resin adhesive forming the adhesive layer. Accordingly, the thickness of the adhesive layer can be managed with good accuracy without requiring complicated management in the assembly process of the semiconductor device, and mounting reliability can be ensured.
[0072]
【The invention's effect】
According to the present invention, since the thickness of the resin adhesive layer is set to an appropriate thickness in the range of 25 μm or more and 200 μm or less in order to adhere the structure to the semiconductor element, mounting reliability can be ensured.
[Brief description of the drawings]
FIG. 1A is a perspective view of a semiconductor device according to a first embodiment of the present invention.
(B) Partial sectional view of the semiconductor device according to the first embodiment of the present invention.
FIG. 2 is a partial cross-sectional view of the semiconductor device according to the first embodiment of the present invention.
FIG. 3 is a process explanatory diagram of the semiconductor device assembly method according to the first embodiment of the present invention;
4 is a perspective view of a plate-like member used in the semiconductor device according to the first embodiment of the present invention. FIG.
FIG. 5 is a perspective view of an electronic component mounting apparatus used for assembling the semiconductor device according to the first embodiment of the present invention.
FIG. 6 is a perspective view of a dicing apparatus used for assembling the semiconductor device according to the first embodiment of the present invention.
FIG. 7 is a partial cross-sectional view of a dicing apparatus used for assembling the semiconductor device according to the first embodiment of the present invention.
FIG. 8 is a graph showing a simulation result of the thermal fatigue (−40 ° C. to 125 ° C.) life cycle number of the semiconductor device according to the first embodiment of the present invention;
FIG. 9A is a perspective view of a semiconductor device according to a second embodiment of the present invention.
(B) Partial sectional view of the semiconductor device according to the second embodiment of the present invention.
10A is a cross-sectional view of a substrate bonding apparatus according to a third embodiment of the present invention. FIG.
(B) Plan view of the substrate bonding apparatus according to the third embodiment of the present invention.
FIG. 11 is a process explanatory diagram of the semiconductor device manufacturing method according to the third embodiment of the present invention;
12 is a process explanatory diagram of the semiconductor device manufacturing method according to the third embodiment of the present invention; FIG.
13 is a process explanatory diagram of the manufacturing method of the semiconductor device according to the third embodiment of the present invention; FIG.
[Explanation of symbols]
1,1B, 46 Semiconductor device
2,2A, 34a Semiconductor element
2a electrode
3 Bump
4,39a Bumper
5 Resin
6 Plate-shaped member
9 Filler
9a 1st filler
9b Second filler
34 Semiconductor wafer
39 Reinforcement sheet
Claims (3)
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002310737A JP3894097B2 (en) | 2002-10-25 | 2002-10-25 | Semiconductor device |
KR1020047008937A KR100629764B1 (en) | 2002-10-25 | 2003-10-09 | Semiconductor device and resin binder for assembling semiconductor device |
CNB2003801000494A CN1314110C (en) | 2002-10-25 | 2003-10-09 | Resin-made adhesive for assembling semiconductor device |
AU2003269495A AU2003269495A1 (en) | 2002-10-25 | 2003-10-09 | Semiconductor device and resin binder for assembling semiconductor device |
PCT/JP2003/012952 WO2004038794A1 (en) | 2002-10-25 | 2003-10-09 | Semiconductor device and resin binder for assembling semiconductor device |
EP03751408A EP1449251A1 (en) | 2002-10-25 | 2003-10-09 | Semiconductor device and resin binder for assembling semiconductor device |
US10/684,685 US7071577B2 (en) | 2002-10-25 | 2003-10-15 | Semiconductor device and resin binder for assembling semiconductor device |
TW092129556A TWI270948B (en) | 2002-10-25 | 2003-10-24 | Semiconductor device and resin binder for assembling semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002310737A JP3894097B2 (en) | 2002-10-25 | 2002-10-25 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004146638A JP2004146638A (en) | 2004-05-20 |
JP3894097B2 true JP3894097B2 (en) | 2007-03-14 |
Family
ID=32456153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002310737A Expired - Fee Related JP3894097B2 (en) | 2002-10-25 | 2002-10-25 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3894097B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4534062B2 (en) | 2005-04-19 | 2010-09-01 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
JP5293477B2 (en) * | 2005-04-19 | 2013-09-18 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
JP4865406B2 (en) * | 2006-05-29 | 2012-02-01 | パナソニック株式会社 | Semiconductor element mounting structure |
JP5521547B2 (en) * | 2007-03-29 | 2014-06-18 | 日本電気株式会社 | Semiconductor device and manufacturing method thereof |
-
2002
- 2002-10-25 JP JP2002310737A patent/JP3894097B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004146638A (en) | 2004-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7183124B2 (en) | Surface mount saw device manufacturing method | |
JP4553813B2 (en) | Manufacturing method of semiconductor device | |
TW201824406A (en) | Semiconductor chip mounting device and method for manufacturing semiconductor device | |
JP3925389B2 (en) | Resin adhesive for semiconductor device assembly | |
JP3894097B2 (en) | Semiconductor device | |
KR100629764B1 (en) | Semiconductor device and resin binder for assembling semiconductor device | |
KR100593407B1 (en) | Semiconductor device and assembly method of semiconductor device | |
JP2005150311A (en) | Chip mounting method and apparatus thereof | |
JP4248441B2 (en) | Ultrasonic flip chip mounting method | |
JP3826831B2 (en) | Assembling method of semiconductor device | |
JP3649129B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP4043720B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP5018675B2 (en) | Semiconductor device | |
JP3733950B2 (en) | Assembling method of semiconductor device | |
JP3022910B2 (en) | Method for manufacturing semiconductor device | |
JP3594120B2 (en) | Semiconductor device manufacturing method and bonding pressure jig | |
JP3580240B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP3858719B2 (en) | Reinforcing materials for semiconductor devices | |
JP3870827B2 (en) | Implementation method | |
JP4386522B2 (en) | Manufacturing method of semiconductor device | |
JP2006237635A (en) | Method of assembling semiconductor device | |
JP6799125B1 (en) | Bonding equipment and bonding method | |
JP2003309216A (en) | Semiconductor device | |
JP3654199B2 (en) | Manufacturing method of semiconductor device | |
JP3646677B2 (en) | Display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040818 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061204 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3894097 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |