JP3884203B2

JP3884203B2 - Manufacturing method of semiconductor device

Info

Publication number: JP3884203B2
Application number: JP34656199A
Authority: JP
Inventors: 直治杉山; 篤黒部; 勉手塚; 宏治臼田; 智久水野; 哲夫畠山; 信一高木
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1998-12-24
Filing date: 1999-12-06
Publication date: 2007-02-21
Anticipated expiration: 2019-12-06
Also published as: JP2000243946A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体素子の高性能化に対しては、電子の走行速度（移動度）を高めることが有効な手段の一つである。通常のシリコン単結晶では電子の移動度の上限は物性的に決まっているが、近年、歪みを持つシリコン結晶中では本来のシリコン結晶よりも電子の移動度が高められることが報告されている。
【０００３】
例えば、米国特許ＵＳＰ５，４６１，２４３には、ＳＯＩ基板上に格子緩和したＳｉＧｅ層及び歪みを有するＳｉ層を形成する技術が記載されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記技術では、高価なＳＯＩ基板を用いるため、製造コストが高くなるという問題があった。
【０００５】
本発明の目的は、通常のシリコン基板を用いることができ、しかも歪みを有する良質なシリコン結晶層を得ることが可能な、半導体装置の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
第１の発明に係る半導体装置の製造方法は、シリコン単結晶基板上に酸素が添加された第１のシリコン結晶層を形成する工程と、この第１のシリコン結晶層上にシリコン・ゲルマニウム結晶層（単結晶が好ましい）を形成する工程と、を有することを特徴とする。
【０００７】
前記製造方法において、前記シリコン・ゲルマニウム結晶層上に第２のシリコン結晶層（単結晶が好ましい）を形成する工程と、熱処理により前記第２のシリコン結晶層に歪みを与える工程と、をさらに有することが好ましい。
【０００８】
熱処理を行う前は、第１のシリコン結晶層、シリコン・ゲルマニウム結晶層及び第２のシリコン結晶層は、下地のシリコン単結晶基板の格子情報をほぼ引き継いでおり、シリコン・ゲルマニウム結晶層は歪みを内包している。このような構造に対して熱処理を行うことにより、第１のシリコン結晶層中に含有される酸素が凝集して、シリコン基板とシリコン・ゲルマニウム結晶層との間にシリコン酸化層が形成される。その結果、シリコン・ゲルマニウム結晶層は歪みが緩和された結晶状態（格子緩和された状態）となるとともに、第２のシリコン結晶層は歪みが内包された結晶状態になる。
【０００９】
このような作用により、シリコン・ゲルマニウム結晶層の膜厚が薄くても、十分に格子緩和されたシリコン・ゲルマニウム単結晶層を得ることができ、歪みを内包する良質のシリコン単結晶層を得ることができる。
【００１０】
なお、第１のシリコン結晶層中に含有される酸素の濃度（原子組成比）は１％以上が好ましく、濃度の上限は半導体としての性質を失わない程度にすることが好ましい。酸素濃度が２０％よりも高い場合には、結晶性は保持されるが、第１のシリコン結晶層表面の凹凸が顕著になり、平坦性が損なわれるため、第１のシリコン結晶層の酸素濃度は２０％以下にすることが好ましい。また、より平坦性を良好にするために、好ましくは酸素濃度を１５％以下、より好ましくは酸素濃度を１２％以下とする。
【００１１】
第２の発明に係る半導体装置は、シリコン単結晶基板上に形成された酸素が添加された第１のシリコン結晶層と、この第１のシリコン結晶層上に形成されたシリコン・ゲルマニウム結晶層（単結晶が好ましい）と、このシリコン・ゲルマニウム結晶層上に形成された歪みを有する第２のシリコン結晶層（単結晶が好ましい）と、を有することを特徴とする。
【００１２】
第３の発明に係る半導体装置は、シリコン単結晶基板上に形成された第１のシリコン結晶層と、この第１のシリコン結晶層上に形成されたシリコン・ゲルマニウム結晶層（単結晶が好ましい）と、このシリコン・ゲルマニウム結晶層上に形成された歪みを有する第２のシリコン結晶層（単結晶が好ましい）とを有し、前記第１のシリコン結晶層は、酸素が添加されたシリコン結晶層間にＮ型又はＰ型の不純物が添加されたシリコン結晶層が形成されたものであることを特徴とする。
【００１３】
第２及び第３の発明では、シリコン・ゲルマニウム結晶層が酸素が添加された第１のシリコン結晶層上に形成されているため、シリコン・ゲルマニウム結晶層の歪みを緩和するための転位等を第１のシリコン結晶層によって吸収することができる。したがって、シリコン・ゲルマニウム結晶層の膜厚がある程度薄くても、転位等の貫通を抑制することができ、十分に格子緩和されたシリコン・ゲルマニウム結晶層を得ることができるとともに、歪みを内包する良質のシリコン結晶層を得ることができる。
【００１４】
また、酸素が添加された第１のシリコン結晶層のバンドギャップが広いことから、ＳＯＩ構造と同様に素子の容量を低減することも可能である。
【００１５】
さらに、第３の発明では、不純物が添加されたシリコン結晶層によって下地のポテンシャルを固定することができ、ショートチャネル効果を有効に防止することができる。
【００１６】
なお、第１のシリコン結晶層中に含有される酸素の濃度（原子組成比）については、第１の発明と同様である。
【００１７】
第４の発明に係る半導体装置は、シリコン単結晶基板上に形成された酸素が添加された第１のシリコン結晶層と、この第１のシリコン結晶層上に形成され、酸素が添加されたシリコン結晶層と酸素が添加されていないシリコン結晶層とが交互に積層された積層シリコン層と、この積層シリコン層上に形成されたシリコン・ゲルマニウム結晶層（単結晶が好ましい）と、このシリコン・ゲルマニウム結晶層上に形成された歪みを有する第２のシリコン結晶層（単結晶が好ましい）とを有することを特徴とする。
【００１８】
前記積層シリコン層を構成する酸素が添加されていないシリコン結晶層の少なくとも一部の層には、Ｎ型又はＰ型の不純物が添加されているようにしてもよい。
【００１９】
前記積層シリコン層を構成する酸素が添加されていないシリコン結晶層の少なくとも一部の層には、ゲルマニウムが添加されているようにしてもよい。
【００２０】
第４の発明では、シリコン・ゲルマニウム結晶層が積層シリコン層上に形成されているため、シリコン・ゲルマニウム結晶層の歪みを緩和するための転位等を超格子構造の積層シリコン層によって吸収することができる。したがって、先の発明と同様、シリコン・ゲルマニウム結晶層の膜厚がある程度薄くても、転位等の貫通を抑制することができ、十分に格子緩和されたシリコン・ゲルマニウム結晶層を得ることができるとともに、歪みを内包する良質のシリコン結晶層を得ることができる。
【００２１】
また、積層シリコン層を構成する酸素が添加されていないシリコン結晶層の少なくとも一部の層に不純物を添加することにより、先の発明と同様、不純物が添加された層によって下地のポテンシャルを固定することができ、ショートチャネル効果を有効に防止することができる。
【００２２】
なお、第１のシリコン結晶層中に含有される酸素の濃度（原子組成比）については、第１の発明と同様である。
【００２３】
また、本願では、さらに以下の半導体装置の製造方法Ａ及び製造方法Ｂを提供している。
【００２４】
製造方法Ａは、シリコン単結晶基板の上方にシリコン・ゲルマニウム結晶層を形成する工程と、酸化性雰囲気で熱処理を行うことにより、前記シリコン単結晶基板と前記シリコン・ゲルマニウム結晶層との間に第１のシリコン酸化層を形成するとともに前記シリコン・ゲルマニウム結晶層上に第２のシリコン酸化層を形成し、かつ、前記シリコン・ゲルマニウム結晶層の膜厚を薄くするとともに前記シリコン・ゲルマニウム結晶層中のゲルマニウム濃度を増加させる工程と、を有することを特徴とする。
【００２５】
製造方法Ａにおいて、前記酸化性雰囲気で熱処理を行う際に、前記シリコン単結晶基板と前記シリコン・ゲルマニウム結晶層との間に、シリコン酸化層又は酸素が添加されたシリコン層が形成されていることが好ましい。
【００２６】
酸化性雰囲気で熱処理を行うことにより、第１及び第２のシリコン酸化層が形成される（熱処理を行う前にシリコン酸化層がすでに存在する場合には、膜厚が増加した第１及び第２のシリコン酸化層が形成される）。シリコン・ゲルマニウム結晶層上のみならず、シリコン単結晶基板とシリコン・ゲルマニウム結晶層との間にシリコン酸化層が形成されるのは、酸化性雰囲気で熱処理を行うことにより、シリコン・ゲルマニウム結晶層中を酸素が輸送されるためである。
【００２７】
第１及び第２のシリコン酸化層が形成されるため、シリコン・ゲルマニウム結晶層の膜厚は薄くなる。また、第１及び第２のシリコン酸化層中にはゲルマニウムがほとんど存在せず、第１及び第２のシリコン酸化層がゲルマニウムの拡散を抑制する障壁として機能する。これらの理由により、第１及び第２のシリコン酸化層に挟まれたシリコン・ゲルマニウム結晶層中のゲルマニウム濃度が上昇することになる。よって、シリコン酸化層上に、膜厚が薄くゲルマニウム濃度の高い、高品質のシリコン・ゲルマニウム結晶層を形成することができる。
【００２８】
製造方法Ｂは、シリコン単結晶基板上にシリコン・ゲルマニウム結晶層を形成する工程と、酸化性雰囲気で熱処理を行うことにより、前記シリコン・ゲルマニウム結晶層内に第１のシリコン酸化層を形成するとともに前記シリコン・ゲルマニウム結晶層上に第２のシリコン酸化層を形成し、かつ、前記第１のシリコン酸化層と前記第２のシリコン酸化層との間のシリコン・ゲルマニウム結晶層中のゲルマニウム濃度を増加させる工程と、を有することを特徴とする。
【００２９】
製造方法Ｂにおいて、前記酸化性雰囲気で熱処理を行う際に、前記シリコン・ゲルマニウム結晶層内に、シリコン酸化層又は酸素が添加されたシリコン層が形成されていることが好ましい。
【００３０】
この製造方法Ｂにおいても、前記製造方法Ａと同様、シリコン酸化層上に、膜厚が薄くゲルマニウム濃度の高い、高品質のシリコン・ゲルマニウム結晶層を形成することができる。
【００３１】
前記製造方法Ａ及びＢにおいて、前記第２のシリコン酸化層を除去して前記シリコン・ゲルマニウム結晶層の表面を露出させる工程と、露出したシリコン・ゲルマニウム結晶層上に歪みを有するシリコン結晶層を形成する工程と、をさらに有するようにしてもよい。
【００３２】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照して説明する。
【００３３】
［実施形態１］
本発明の第１の実施形態について、図１を参照して説明する。
【００３４】
まず、（１００）方位を結晶面に持つシリコン単結晶基板１１上に、酸素を２％含有するＳｉ結晶層１２を堆積する（図１（ａ））。
【００３５】
この酸素含有シリコン結晶層１２の成膜は、到達真空度が１０^-8Ｐａの超高真空容器で構成される超高真空ＣＶＤ装置により行う。この装置の構成については、特願平７−２４５２３６に詳しいが、その概略について以下説明する。真空中で保持される基板の裏側には基板を加熱するためのグラファイト製基板加熱ヒーターが設置されており、シリコン基板を１０００℃まで加熱することが可能である。さらに、基板表面側には気体分子原料を熱分解するための補助ヒーターが設けられている。この外部ヒーターの働きにより、基板温度が低く、基板表面での原料分解が起こらない条件でも、分解した原料を基板に供給することが可能であり、低温での膜成長を促進することが可能である。
【００３６】
この装置を利用した具体的な成膜条件は、基板温度を６００℃とし、シリコン薄膜成長の原料としてジシラン（Ｓｉ₂Ｈ₆）ガスを用い、原料ガスの分圧を２０ｍＰａとした。また、酸素原子をシリコン薄膜中に混入させるために、成膜雰囲気に酸素ガスを１％含むヘリウムガスを導入した。このときのヘリウムの分圧は１０ｍＰａであり、酸素の分圧は０．１ｍＰａであったと推定される。また、基板表面側の外部ヒーターを１８００℃に加熱した。この状態で５０分間の成膜を行うことにより、シリコン結晶中に２％の酸素原子を含む膜厚４０ｎｍの酸素含有シリコン結晶層１２を得ることができた。この酸素含有シリコン結晶層１２は、下地のシリコン単結晶基板１１の格子情報を引き継ぐ程度に良質な単結晶層である。
【００３７】
酸素含有シリコン結晶層１２の形成が終了した後、酸素・ヘリウム混合ガスの供給を停止する。さらに、外部ヒーターの温度を下げて、新たにゲルマン（ＧｅＨ₄）ガスを導入することにより、ＳｉＧｅ結晶層の薄膜成長を行う。このときの成膜条件は、基板温度６００℃、ジシラン分圧２０ｍＰａ、ゲルマン分圧４５ｍＰａとした。７分間の成膜により、Ｇｅ組成比２０％、厚さ１００ｎｍのＳｉＧｅ結晶層１３が得られた。得られたＳｉＧｅ結晶層１３は、歪みが加わった状態で保持されている。ＳｉＧｅ結晶層１３の成膜終了後に、ゲルマンガスの供給を停止し、基板温度６００℃、ジシランガス分圧８ｍＰａの成膜条件でシリコン結晶層の成長を行い、厚さ２０ｎｍのシリコン結晶層１４を形成した（図１（ｂ））。
【００３８】
本実施形態では、外部ヒーターを利用してジシランガスを一部分解し、これを基板表面に供給する方法を採用しているが、外部ヒーターを利用せずに基板表面での原料分解によって酸素含有シリコン層を成膜しようとすると、酸素含有シリコン層の成膜速度は０．１ｎｍ／分にまで低下する。これは、基板表面が酸素原子で覆われて不活性になり、ジシラン分子の分解が阻害されるためと推定される。このとき、ジシランガスの分圧を増加させて成膜速度を増加させることも可能であるが、基板温度が低い状態で大量のジシランガスを供給すると、成膜層が非晶質或いは多結晶になり易い。本発明においては、酸素含有シリコン層１２上に形成されるＳｉＧｅ１３層及びＳｉ層１４が、下地の単結晶基板の格子情報を受け継いで単結晶層になることが重要である。
【００３９】
なお、基板表面以外で原料ガスを分解して成長を促進させる方法として、プラズマＣＶＤ法も有効である。この場合も上述したのと同様、成膜層が多結晶にならないようにすることが重要である。
【００４０】
以上説明したような方法により、シリコン単結晶基板１１上に、酸素含有Ｓｉ結晶層１２、ＳｉＧｅ結晶層１３及びＳｉ結晶層１４（Ｓｉキャップ層）を真空を破らずに連続的に形成する。この段階では、ＳｉＧｅ結晶層１３は、下地のＳｉ結晶層１２の格子に整合しており、内部に歪みを有している。
【００４１】
このようにして形成した積層基板に対して酸化炉で熱酸化処理を施す。この熱酸化処理工程は、通常の半導体製造で用いられている熱酸化工程でよい。本実施形態では、水蒸気を導入した酸化性雰囲気において、９５０℃、３０分の条件で熱酸化を行った。この工程により、酸素含有Ｓｉ結晶層１２内の酸素原子は凝縮し、ＳｉＯ₂及びＳｉＯからなる非晶質のシリコン酸化層が形成される。その結果、Ｓｉ基板１１上に、非晶質ＳｉＯ_x層１５（厚さ３ｎｍ）、酸素をわずかに含むＳｉ結晶層１２ａ（１６ｎｍ）、ＳｉＧｅ結晶層１３ａ（１００ｎｍ）、Ｓｉ結晶層１４ａ（１０ｎｍ）、ＳｉＯ₂層１６（２０ｎｍ）という積層構造が形成される（図１（ｃ））。
【００４２】
このように、熱処理を行うことによって、ＳｉＧｅ結晶層１３ａは格子緩和し、本来のＳｉＧｅの格子定数に近づく。一方、酸素をわずかに含むＳｉ結晶層１２ａ及び表面側のＳｉ結晶層１４ａには格子歪みが加わる。なお、加熱処理後のＳｉ結晶層にはＳｉＧｅ結晶層からＧｅが拡散してきており、１％〜数％程度のＧｅが含まれている。
【００４３】
ＳｉＧｅ層１３ａの格子緩和の割合（熱工程によって緩和したＳｉＧｅ層の垂直方向と水平方向の格子定数の比）が熱工程を経る前に比べて十分でない場合には、さらに熱処理を加えることが望ましい。この時、酸化性ガスをわずかに含む不活性ガス雰囲気で熱処理を行うことが有効である。具体的には、酸素ガスを０．２％〜０．８％程度含む窒素ガス或いはアルゴンガス雰囲気において、加熱温度を１２００℃程度まで上昇させることにより、十分に格子緩和したＳｉＧｅ層を得ることが可能である。また、熱酸化工程を一切行わずに、酸素をわずかに含む不活性ガス雰囲気で１０００℃以上の熱処理を加えることによってもＳｉＧｅ層の一部を格子緩和させることが可能である。
【００４４】
上述した熱処理における加熱温度の上限は、Ｓｉの融点（１４５０℃程度）以下にする必要があるが、ＳｉＧｅの場合には加熱温度の上限はさらに低くなる（具体的な温度範囲は、後述する実施形態４に記載する）。
【００４５】
なお、酸化性ガスをわずかに含む不活性ガス雰囲気で加熱処理を行うのは、Ｓｉ結晶層表面にわずかに酸化膜を残存させることにより、表面の平坦性を維持するためである。
【００４６】
ＳｉＧｅ層１３ａの格子緩和の割合は、Ｓｉ層１４ａの厚さとＳｉＧｅ層１３ａの厚さの比等で変化し、ＳｉＧｅ層が薄いＳｉ層で挟まれている場合、１００％格子緩和したＳｉＧｅ層を得ることは困難である。ただし、加熱処理の温度が１０５０℃よりも高く、かつ加熱時間が１時間よりも長い場合には、ＳｉＧｅ層中のＧｅがＳｉ層中に拡散する。そのため、Ｓｉ層の厚さが薄い場合には、Ｓｉ層が無くなり、均質なＳｉＧｅ層が得られる。
【００４７】
なお、本実施形態では、酸素含有Ｓｉ層として厚さ４０ｎｍ、酸素濃度２％の層を形成したが、基板温度、原料ガスの分圧等の成膜の条件を変化させることにより、厚さと濃度を自在に設定することが可能である。酸素濃度を増加した場合は、酸素含有Ｓｉ層の上に成長するＳｉ層の結晶性の劣化が問題となるが、酸素含有Ｓｉ層の厚さを薄くすることにより、問題は回避できる。
【００４８】
また、酸素濃度が高い場合は、酸素含有Ｓｉ層の厚さが薄くてもアニール後にＳｉＯ_x層として十分機能する層が得られる。具体的に利用できる酸素含有Ｓｉ層の酸素濃度と厚さの関係を図６に示した。図６に示すように、酸素濃度が高いほど、酸素含有Ｓｉ層の厚さを薄くすることができる。ただし、酸素濃度が２０％よりも高い場合には、結晶性は保持されるが、第１のシリコン結晶層表面の凹凸が顕著になり、平坦性が損なわれる。酸素含有Ｓｉ層上に酸素を含まないＳｉＧｅ層或いはＳｉ層を成長させた場合でも、表面の平坦性は改善されない。
【００４９】
したがって、第１のシリコン結晶層の酸素濃度は２０％以下にすることが好ましい。また、より平坦性を良好にするために、好ましくは酸素濃度を１５％以下、より好ましくは酸素濃度を１２％以下とする。また、下限については１％以上とする。
【００５０】
さらに、酸素含有Ｓｉ層の厚さが限りなく薄く、実質的にＳｉの結晶層間に１．５×１０¹⁵ｃｍ^-2程度の酸素原子が存在する層が形成できれば、ＳｉＧｅ結晶層を格子緩和させ、最上層のＳｉ結晶層に歪を加えることが可能となる。
【００５１】
［実施形態２］
本発明の第２の実施形態について、図２〜図４を参照して説明する。
【００５２】
図２に示した例では、シリコン単結晶基板２１上に、酸素を１％含有するシリコン結晶層２２（厚さ１μｍ）を形成し、続いてＧｅの組成比が２０％のＳｉＧｅ結晶層２３（厚さ５００ｎｍ）を形成し、さらにその上に歪みを有するシリコン結晶層２４（厚さ２０ｎｍ）を形成している。これらの積層構造は、例えば第１の実施形態における熱処理前の工程と同様の工程によって形成することが可能であるが、第１の実施形態の場合よりもＳｉＧｅ層２３の膜厚が厚いため、シリコン層２４に歪み持たせることができる。
【００５３】
図２に示した積層構造では、ＳｉＧｅ結晶層２３の格子緩和に伴うエネルギーを酸素含有シリコン層２２で吸収できるため、良質の歪みシリコン層２４を得ることが可能である。また、本例では第１の実施形態とは異なり、酸素含有シリコン層２２には高温熱処理工程による酸素の凝集やシリコン酸化層の形成は生じていない。この酸素含有シリコン層２２の禁制帯幅は通常のシリコン結晶の禁制帯幅よりも広いため、絶縁体層上の半導体層に素子を形成した場合と同様に、素子の容量を低減できるという効果がある。
【００５４】
図３に示した例は、図２に示した例に対してさらに、砒素（Ａｓ）をドーピングした層を設けている。すなわち、シリコン単結晶基板２１上に、酸素を１％含有するシリコン結晶層２２ａ（厚さ２μｍ）、砒素を５×１０²⁰ｃｍ^-3の濃度でドーピングしたシリコン結晶層２５（厚さ１００ｎｍ、酸素は添加されていない）、酸素を１％含有するシリコン結晶層２２ｂ（厚さ１００ｎｍ）、Ｇｅの組成比が２０％のＳｉＧｅ結晶層２３（厚さ５００ｎｍ）、歪みを有するシリコン結晶層２４（厚さ２０ｎｍ）を順次積層した構造となっている。
【００５５】
このような構造を用いることにより、砒素をドーピングした層に対して電極を接続することができ、この電極を介して基板側の電位を固定させることができる。よって、電界効果型トランジスタのチャネルが形成される層の電位を安定させることができるという効果がある。
【００５６】
図４に示した例は、図２に示した例に対してさらに、砒素をドーピングしたシリコン層（酸素を添加していないシリコン結晶層）と酸素が添加されたシリコン層からなる超格子構造を設けている。すなわち、シリコン単結晶基板２１上に、酸素を１％含有するシリコン結晶層２２（厚さ２μｍ）を形成する。続いて、砒素（Ａｓ）を５×１０²⁰ｃｍ^-3の濃度でドーピングしたシリコン結晶層２６（厚さ２０ｎｍ）と、酸素を１％含有するシリコン結晶層２７（厚さ２０ｎｍ）を、それぞれ複数層づつ形成して超格子構造を形成する。さらに、超格子構造の上に、Ｇｅの組成比が２０％のＳｉＧｅ結晶層２３（厚さ５００ｎｍ）、歪みを有するシリコン結晶層２４（厚さ２０ｎｍ）を順次形成している。
【００５７】
このような構造を用いても、砒素をドーピングした層に対して電極を接続することにより、この電極を介して基板側の電位を固定させることができ、電界効果型トランジスタのチャネルが形成される層の電位を安定させることができる。
【００５８】
なお、図４に示した例では、超格子構造を形成する酸素が添加されていない層２６には全て砒素をドーピングしているが、最上層のみに砒素をドーピングし、その他の下層側の層には砒素をドーピングしないようにしてもよい。
【００５９】
また、図４に示した例において、超格子構造を形成する酸素が添加されていない層２６の代わりにＳｉＧｅ結晶層を形成してもよい。この場合、ＳｉＧｅ結晶層と酸素含有シリコン結晶層からなる超格子構造によって転位を発生させることができ、この転位を超格子構造の上に形成されたＳｉＧｅ層２３まで貫通させずに超格子構造内で止めることができるため、良質の歪みシリコン層を形成することができる。この場合、超格子構造を構成するＳｉＧｅ結晶層及び酸素含有シリコン結晶層の積層数を増やし、ＳｉＧｅ層中のＧｅ組成比を下層側から上層側に向けて徐々に増加させることにより、上層側のＳｉＧｅ層への転位の伝播を抑制することができ、より良質の歪みシリコン層を得ることが可能である。この場合、超格子構造の中の最上層のＳｉＧｅ層のみに砒素をドーピングすればよい。
【００６０】
［実施形態３］
本発明の第３の実施形態について、図５を参照して説明する。本実施形態は、上述した第１或いは第２の実施形態で示したような構造を用いて、これに電界効果型トランジスタを作成した例である。
【００６１】
図５に示した例は、第１の実施形態で示した方法によって作成した積層基板に対して電界効果型トランジスタを形成した例である。電界効果型トランジスタの作成には従来用いられている技術を適用すればよい。すなわち、ゲート絶縁膜３１となるシリコン酸化層上に多結晶Ｓｉ層３２を堆積し、これをゲート電極の形状に加工し、さらにソース・ドレイン領域３３を形成することにより、電界効果型トランジスタが作成される。
【００６２】
図５に示した構造では、歪みＳｉ層１４ａをチャンネル形成層として利用できるので、キャリア移動度（特に電子移動度）を高めることが可能となる。また、実質的に誘電体としても振る舞う酸素含有シリコン層１５によってシリコン基板１１と素子領域とが分離されているため、ソース・ドレイン領域の容量を小さくすることが可能となり、高速動作のＦＥＴが実現可能となる。
【００６３】
［実施形態４］
本発明の第４の実施形態について、図７を参照して説明する。
【００６４】
まず、（１００）方位を結晶面に持つシリコン単結晶基板１１上に、酸素を７％含有するＳｉ結晶層１２を堆積する。この酸素含有シリコン結晶層１２の成膜は、第１の実施形態で述べたのと同様に、超高真空ＣＶＤ装置により行う（図７（ａ））。
【００６５】
この装置を利用した具体的な成膜条件は、基板温度を６００℃とし、シリコン薄膜成長の原料としてジシラン（Ｓｉ₂Ｈ₆）ガスを用い、原料ガスの分圧を２０ｍＰａとした。また、酸素原子をシリコン薄膜中に混入させるために、成膜雰囲気に酸素ガスを２％含むヘリウムガスを導入した。このときのヘリウムの分圧は１０ｍＰａであり、酸素の分圧は０．２ｍＰａであったと推定される。また、基板表面側の外部ヒーターを１８００℃に加熱した。この状態で４０分間の成膜を行うことにより、シリコン結晶中に７％の酸素原子を含む膜厚１５ｎｍの酸素含有シリコン結晶層１２を得ることができた。この酸素含有シリコン結晶層１２は、下地のシリコン単結晶基板１１の格子情報を引き継ぐ程度に良質な単結晶層である。
【００６６】
酸素含有シリコン結晶層１２の形成が終了した後、酸素・ヘリウム混合ガスの供給を停止する。さらに、新たにゲルマン（ＧｅＨ₄）ガスを導入することにより、ＳｉＧｅ結晶層の薄膜成長を行う。このときの成膜条件は、基板温度６００℃、ジシラン分圧２０ｍＰａ、ゲルマン分圧４５ｍＰａとした。７分間の成膜により、Ｇｅ組成比２０％、厚さ１００ｎｍのＳｉＧｅ結晶層１３が得られた。得られたＳｉＧｅ結晶層１３は、歪みが加わった状態で保持されている。ＳｉＧｅ結晶層１３の成膜終了後に、ゲルマンガスの供給を停止し、基板温度６００℃、ジシランガス分圧８ｍＰａの成膜条件でシリコン結晶層の成長を行い、厚さ２０ｎｍのシリコン結晶層１４を形成した（図７（ｂ））。
【００６７】
以上説明したような方法により、シリコン結晶基板１１上に、酸素含有Ｓｉ結晶層１２、ＳｉＧｅ結晶層１３及びＳｉ結晶層１４（Ｓｉキャップ層）を真空を破らずに連続的に形成する。この段階では、ＳｉＧｅ結晶層１３は、下地のＳｉ結晶層１２の格子に整合しており、内部に歪みを有している。
【００６８】
このようにして形成した積層基板に対して酸化炉で熱酸化処理を施す。この熱酸化処理工程は、通常の半導体製造で用いられている熱酸化工程でよい。本実施形態では、９５０℃、３０分の条件で熱酸化を行った。この工程により、酸素含有Ｓｉ層１２内の酸素原子は凝縮し、ＳｉＯ₂及びＳｉＯからなる非晶質のシリコン酸化層が形成される。ただし、上記の熱酸化条件では、非晶質のシリコン酸化層は必ずしも平坦にはならない。熱酸化処理前の酸素含有Ｓｉ結晶層の酸素濃度及び厚さにも依存するが、酸素濃度が１０％以下で、かつ熱処理温度が１１００℃以下の条件では、非晶質のシリコン酸化層の平坦性を良好にすることは難しい。また、酸素含有Ｓｉ結晶層のＳｉ濃度が低い場合、或いは熱処理温度が低い場合には、非晶質のシリコン酸化層は球状に凝縮し、連続膜にならない場合もある。
【００６９】
上述した熱酸化処理を行うことにより、Ｓｉ基板１１上に、非晶質ＳｉＯ_x層１５（平均厚さ８ｎｍ）、酸素をわずかに含むＳｉ結晶層１２ａ（１６ｎｍ）、ＳｉＧｅ結晶層１３ａ（１００ｎｍ）、Ｓｉ結晶層１４ａ（１０ｎｍ）、ＳｉＯ₂層１６（２０ｎｍ）という積層構造が形成される（図７（ｃ））。
【００７０】
このように、熱処理を行うことによって、ＳｉＧｅ結晶層１３ａは格子緩和し、本来のＳｉＧｅの格子定数に近づく。一方、酸素をわずかに含むＳｉ結晶層１２ａ及び表面側のＳｉ結晶層１４ａには格子歪みが加わる。なお、加熱処理後のＳｉ結晶層にはＳｉＧｅ結晶層からＧｅが拡散してきており、１％〜数％程度のＧｅが含まれている。
【００７１】
以上のようにして熱酸化処理を行った基板に対して、酸素濃度の高い酸化性雰囲気で高温アニールを行う。具体的には、この第２回目の加熱工程は、温度１２８０℃、酸素ガス及びアルゴンガスの濃度比が１：１の条件で、１５分間行う。なお、雰囲気中の酸素ガスの比率（分圧比）は１０％以上であることが好ましい。この加熱処理により、厚さ１２０ｎｍのシリコン酸化層１６ａが形成される。具体的には、Ｓｉ基板１１上に、ＳｉＯ₂層（シリコン酸化層１５ａ、厚さ１５ｎｍ）、ＳｉＧｅ結晶層１３ｂ（Ｇｅ組成比２２％、厚さ８０ｎｍ）、ＳｉＯ₂層（シリコン酸化層１６ａ、厚さ１２０ｎｍ）という積層構造が形成される（図７（ｄ））。
【００７２】
ここで注目すべき点は、表面側のシリコン酸化層１６ａのみならず、シリコン酸化層１５ａの厚さが増大していることである。これは、表面側より酸素がＳｉＧｅ結晶層１３ａを通過してシリコン酸化層１５ａに供給され、シリコン酸化層１５ａの成長を促したためと解釈できる。また、シリコン酸化層１５ａ及び１６ａの厚さが増加し、ＳｉＧｅ結晶層１３ｂの厚さが減少している。また、シリコン酸化層１５ａ及び１６ａ中にはＧｅ原子はほとんど残存していない。その結果、ＳｉＧｅ結晶層１３ｂ中のＧｅ濃度が上昇している。
【００７３】
また、２回目の高温加熱工程により、１回目の加熱処理工程後には平坦性が悪かったシリコン酸化層１５が平坦になることも確認されている。すなわち、球状の酸化物状態や不連続膜状態であったシリコン酸化層１５が、２回目の高温加熱工程により、きわめて平坦なシリコン酸化層１５ａとなる。
【００７４】
２回目の高温加熱処理をより長時間施すことにより、シリコン酸化層１５ａ及び１６ａの膜厚をさらに増加させ、ＳｉＧｅ結晶層をより薄くするとともにＳｉＧｅ結晶層中のＧｅ濃度をより高くすることも可能である。ただし、Ｇｅ濃度が高濃度になると、高温加熱処理時にＳｉＧｅ層が劣化することもあり得る。場合によっては、Ｇｅが分離して溶け出したり、蒸気圧の上昇によって突沸を起こす場合もあり得る。このような問題を回避するためには、加熱温度を下げることが有効である。Ｇｅ組成比が２５％を超える場合は１２５０℃以下、３０％を越える場合は１２３０℃以下が望ましい。また、加熱処理の途中の過程でＳｉＧｅ層の膜厚が薄くなるとともにＧｅ濃度が高くなるため、加熱温度を徐々に下げることも有効である。
【００７５】
２回目の加熱処理の後、酸素ガスの比率を低下させて、さらに３回目の高温加熱処理を行うことにより、ＳｉＧｅ結晶層の結晶品質を高めることができる。２回目の加熱処理が終了した時点で、ＳｉＧｅ結晶層はほぼ１００％格子緩和しているが、２回目の加熱処理時間が短い場合には、結晶品質が十分でないことがある。３回目の加熱処理工程では、アルゴンガス中に１％以下、好ましくは０．２％〜０．８％程度、より好ましくは０．５％の酸素ガスを含む雰囲気で、４時間程度の加熱処理を行う。これにより、ＳｉＧｅ層の結晶品質を改善することが可能である。
【００７６】
以上の３段階の加熱処理工程の中で最も重要な工程は、２回目の加熱工程である。１回目の加熱処理工程は省略することが可能である。また、２回目の加熱処理工程において、酸素ガスの比率を下げて酸化速度を低下させるとともに、加熱処理時間を長くすれば、３回目の加熱処理工程の時間を短縮あるいは省略することも可能である。
【００７７】
なお、本実施形態で示した３段階の加熱処理工程は、酸素含有Ｓｉ結晶層を下地に有する積層構造以外にも適用が可能である。例えば、一般的な方法で作成されたＳＯＩ基板上にＳｉＧｅ結晶層及びＳｉ結晶層をエピタキシャル成長させ、その後で上記加熱処理工程を行うことにより、Ｇｅ濃度の高い格子緩和したＳｉＧｅ結晶層を直接シリコン酸化層上に形成することが可能である。
【００７８】
以下、図８を参照して具体的な例を説明する。
【００７９】
シリコン基板４１上にシリコン酸化層４２を介してＳｉ結晶層４３（厚さ１０ｎｍ）が形成されたＳＯＩ基板を用意する。このＳＯＩ基板上にＧｅ組成比１０％のＳｉＧｅ結晶層４４（厚さ１００ｎｍ）を形成し、さらにＳｉ結晶層４５（厚さ１５ｎｍ）を形成する。この段階では、ＳｉＧｅ結晶層４４はＳｉ結晶層４３に格子整合し、歪みを有している（図８（ａ））。
【００８０】
次に、上述した第１から第３の加熱処理を行う。第１の加熱処理により表面側にはシリコン酸化層が形成される。その後、酸化性雰囲気で第２の高温加熱処理工程を行うことにより、表面側のシリコン酸化層４６及び内部のシリコン酸化層４２ａ（埋め込み酸化膜）の厚さが増大する。このとき、シリコン酸化層４６及び４２ａに挟まれた結晶領域中をＧｅ原子が拡散する。Ｓｉ結晶層４３及び４５中にもＧｅ原子が拡散するため、実質的に組成が均一なＳｉＧｅ結晶層４４ａが形成される。また、第２の高温加熱処理により、ＳｉＧｅ結晶層４４ａは格子緩和する。第２の高温加熱処理において、加熱温度が１０５０℃以上で加熱時間が１時間以上であれば、Ｇｅ原子はＳｉ結晶層へ十分に拡散する。その後、第３の加熱処理を行うことにより結晶は高品質化される（図８（ｂ））。
【００８１】
また、本実施形態で示した３段階の加熱処理工程は、ＳＩＭＯＸプロセスへの応用も可能である。以下、図９を参照して具体的な例を説明する。
【００８２】
シリコン基板５１上に厚さ１μｍ以上のＳｉＧｅ結晶層５２（Ｇｅ組成比１５％）を形成し、このＳｉＧｅ結晶層５２上にＳｉ結晶層５３（Ｓｉキャップ層、厚さ２０ｎｍ）を形成する（図９（ａ））。
【００８３】
次に、ＳｉＧｅ結晶層５２中に酸素イオンを注入し、その後、上述した第１から第３の加熱処理を行う（第２及び第３の加熱処理だけでもよい）。このような加熱処理により、ＳｉＧｅ結晶層５２ａ及び５２ｂ間にシリコン酸化層５４が、ＳｉＧｅ結晶層５２ｂ上にシリコン酸化層５５が形成される。シリコン酸化層５４上では、格子緩和したＳｉＧｅ結晶層５２ｂが得られる（図９（ｂ））。
【００８４】
具体的な工程は以下の通りである。まず、Ｓｉ基板５１上に形成されたＳｉＧｅ結晶層に、加速電圧１６０ｋｅＶで酸素イオンを４×１０¹⁷ａｔｏｍｓ／ｃｍ²注入する。第１の加熱処理を行った後、酸素を多量に含む酸化性雰囲気で第２の加熱処理を行い、シリコン酸化層５４（埋め込み酸化膜）を形成するとともに、表面側のシリコン酸化層５５の膜厚を増大させる。同時に、シリコン酸化層５４及び５５に挟まれた領域のＳｉＧｅ結晶層５２ｂ中のＧｅ濃度を高め、かつＳｉＧｅ結晶層５２ｂの厚さを薄くする。
【００８５】
なお、ＳＩＭＯＸ工程の場合、酸素イオンが注入された領域は、完全にガラス化したシリコン酸化層にはならない。そのため、酸素イオンが注入された領域は、Ｇｅ原子の拡散を防止する障壁にはなり得ない。したがって、ＳｉＧｅ層の厚さが酸素イオンの飛程よりわずかに厚い程度では、高温加熱処理の初期段階においてＧｅが拡散してしまい、ＳｉＧｅ層中のＧｅ濃度が低下してしまう。これを防止するためには、ＳｉＧｅ層の厚さを、酸素イオン注入における酸素イオンの飛程よりも十分に厚くする必要がある。
【００８６】
本実施形態では、シリコン酸化層（あるいは酸素を多量に含むＳｉ層）に挟まれたＳｉＧｅ層に対して、酸素ガスを多量に含む酸化性雰囲気で高温加熱することが重要である。この酸化性雰囲気での高温加熱処理により、表面領域が酸化されるばかりでなく、酸素原子が結晶層内部に輸送されるため、埋め込み酸化膜が成長する。その結果、平坦で良質な非晶質の埋め込み酸化膜が得られる。さらに、両シリコン酸化層中にはＧｅ原子が取り込まれず、ガラス化したシリコン酸化層はＧｅ原子の拡散を抑制する障壁として機能する。その結果、両シリコン酸化層に挟まれたＳｉＧｅ層では、厚さが薄くなると同時にＧｅ濃度が高くなる。
【００８７】
従来より、ＳｉＧｅ層に直接酸素イオン注入を行い、ＳＩＭＯＸ工程により埋め込み酸化膜上に格子緩和したＳｉＧｅ層を形成する手法は報告されている。しかしながら、Ｇｅ濃度が高いＳｉＧｅ層では、加熱条件の設定が難しく、良質なＳｉＧｅ−ＯＩ（ＳｉＧｅＯｎＩｎｓｕｌａｔｏｒ）層の形成は容易ではなかった。本実施形態の手法では、ＳｉＧｅ層のＧｅ濃度が低い条件でも第２の高温加熱処理によってＧｅ濃度が増加するため、Ｇｅ濃度が高いＳｉＧｅ層が容易に得られるという効果が期待できる。
【００８８】
なお、第２の高温加熱工程における酸化性雰囲気としては、酸素ガス雰囲気以外にも、水蒸気（Ｈ₂Ｏ）を多量に含む雰囲気でもよい。
【００８９】
また、本実施形態では、シリコン酸化層上に厚さが１００ｎｍより薄く、Ｇｅ濃度が１５％より高いＳｉＧｅ層を形成する手法を中心に述べたが、以下のプロセスを行うようにしてもよい。第２の高温加熱工程で形成された表面酸化膜をフッ酸（ＨＦ）あるいは弗化アンモニウム溶液で除去し、ＳｉＧｅ層を露出させる。露出したＳｉＧｅ層上に、厚さ５０ｎｍ程度あるいはそれ以下のＳｉ層を成長させることにより、歪みＳｉ層／格子緩和したＳｉＧｅ層の積層構造を、絶縁物上に形成することが可能となる。
【００９０】
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。
【００９１】
【発明の効果】
本発明によれば、高価なＳＯＩ基板を用いることなく、シリコン・ゲルマニウム結晶層の膜厚を薄くしても、格子緩和されたシリコン・ゲルマニウム結晶層を得ることができ、歪みを内包する良質のシリコン結晶層を得ることが可能となる。
【００９２】
また、本発明によれば、シリコン・ゲルマニウム結晶層の膜厚がある程度薄くても、転位等の貫通を抑制することができ、歪みを内包する良質のシリコン結晶層を得ることができる。また、ＳＯＩ構造と同様に素子の容量を低減することも可能であり、さらに、不純物が添加されたシリコン結晶層を設けることによって下地のポテンシャルを固定することが可能であり、ショートチャネル効果を有効に防止することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の製造方法の一例を模式的に示した工程断面図。
【図２】本発明の第２の実施形態に係る半導体装置の構成の一例を模式的に示した断面図。
【図３】本発明の第２の実施形態に係る半導体装置の構成の他の例を模式的に示した断面図。
【図４】本発明の第２の実施形態に係る半導体装置の構成の他の例を模式的に示した断面図。
【図５】本発明の第３の実施形態に係る半導体装置の構成の一例を模式的に示した断面図。
【図６】酸素含有Ｓｉ層の酸素濃度と厚さとの関係を示した図。
【図７】本発明の第４の実施形態に係る半導体装置の製造方法の一例を模式的に示した工程断面図。
【図８】本発明の第４の実施形態に係る半導体装置の製造方法の他の例を模式的に示した工程断面図。
【図９】本発明の第４の実施形態に係る半導体装置の製造方法の他の例を模式的に示した工程断面図。
【符号の説明】
１１、２１、４１、５１…シリコン基板
１２、１２ａ、２２、２２ａ、２２ｂ、２７…酸素含有シリコン結晶層
１３、１３ａ、１３ｂ、２３、４４、４４ａ、５２、５２ａ、５２ｂ…ＳｉＧｅ結晶層
１４、４３、４５、５３…Ｓｉ結晶層
１４ａ、２４…歪みシリコン結晶層
１５、１５ａ、１６、１６ａ、４２、４２ａ、４６、５４、５５…シリコン酸化層
２５…不純物含有Ｓｉ結晶層
２６…酸素が添加されていないシリコン結晶層
３１…ゲート絶縁膜
３２…ゲート電極
３３…ソース・ドレイン領域[0001]
BACKGROUND OF THE INVENTION
The present invention Manufacturing method of semiconductor device About.
[0002]
[Prior art]
Increasing the traveling speed (mobility) of electrons is one effective means for improving the performance of semiconductor elements. In normal silicon single crystals, the upper limit of electron mobility is determined by physical properties, but recently, it has been reported that electron mobility is higher in strained silicon crystals than in original silicon crystals.
[0003]
For example, US Pat. No. 5,461,243 describes a technique for forming a lattice-relaxed SiGe layer and a strained Si layer on an SOI substrate.
[0004]
[Problems to be solved by the invention]
However, the above technique has a problem that the manufacturing cost increases because an expensive SOI substrate is used.
[0005]
The object of the present invention is to use a normal silicon substrate, and to obtain a high-quality silicon crystal layer having strain, Manufacturing method of semiconductor device Is to provide.
[0006]
[Means for Solving the Problems]
According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device comprising: forming a first silicon crystal layer to which oxygen is added on a silicon single crystal substrate; and a silicon-germanium crystal layer on the first silicon crystal layer. And a step of forming (preferably a single crystal).
[0007]
The manufacturing method further includes a step of forming a second silicon crystal layer (preferably a single crystal) on the silicon-germanium crystal layer, and a step of straining the second silicon crystal layer by heat treatment. It is preferable.
[0008]
Before the heat treatment, the first silicon crystal layer, the silicon-germanium crystal layer, and the second silicon crystal layer almost inherit the lattice information of the underlying silicon single-crystal substrate, and the silicon-germanium crystal layer is distorted. Contains. By performing heat treatment on such a structure, oxygen contained in the first silicon crystal layer is aggregated to form a silicon oxide layer between the silicon substrate and the silicon-germanium crystal layer. As a result, the silicon-germanium crystal layer is in a crystal state in which strain is relaxed (lattice relaxed state), and the second silicon crystal layer is in a crystal state in which strain is included.
[0009]
By such an action, even if the film thickness of the silicon-germanium crystal layer is thin, a sufficiently lattice-relaxed silicon-germanium single crystal layer can be obtained, and a high-quality silicon single crystal layer containing strain can be obtained. Can do.
[0010]
Note that the concentration (atomic composition ratio) of oxygen contained in the first silicon crystal layer is preferably 1% or more, and the upper limit of the concentration is preferably set so as not to lose the properties as a semiconductor. When the oxygen concentration is higher than 20%, the crystallinity is maintained, but the unevenness on the surface of the first silicon crystal layer becomes remarkable and the flatness is impaired. Therefore, the oxygen concentration of the first silicon crystal layer Is preferably 20% or less. In order to improve the flatness, the oxygen concentration is preferably 15% or less, more preferably 12% or less.
[0011]
A semiconductor device according to a second aspect of the present invention includes a first silicon crystal layer formed on a silicon single crystal substrate to which oxygen is added, and a silicon-germanium crystal layer formed on the first silicon crystal layer ( And a second silicon crystal layer (preferably a single crystal) having a strain formed on the silicon-germanium crystal layer.
[0012]
A semiconductor device according to a third aspect of the invention is a first silicon crystal layer formed on a silicon single crystal substrate, and a silicon-germanium crystal layer (preferably a single crystal) formed on the first silicon crystal layer. And a strained second silicon crystal layer (preferably a single crystal) formed on the silicon-germanium crystal layer, wherein the first silicon crystal layer is a silicon crystal layer to which oxygen is added. A silicon crystal layer to which an N-type or P-type impurity is added is formed.
[0013]
In the second and third inventions, since the silicon-germanium crystal layer is formed on the first silicon crystal layer to which oxygen is added, dislocations and the like for relaxing the strain of the silicon-germanium crystal layer are provided. It can be absorbed by one silicon crystal layer. Therefore, even if the film thickness of the silicon-germanium crystal layer is thin to some extent, it is possible to suppress the penetration of dislocations and the like, and it is possible to obtain a silicon-germanium crystal layer that is sufficiently lattice-relaxed. The silicon crystal layer can be obtained.
[0014]
In addition, since the first silicon crystal layer to which oxygen is added has a wide band gap, the capacitance of the element can be reduced as in the SOI structure.
[0015]
Furthermore, in the third invention, the underlying potential can be fixed by the silicon crystal layer doped with impurities, and the short channel effect can be effectively prevented.
[0016]
Note that the concentration (atomic composition ratio) of oxygen contained in the first silicon crystal layer is the same as in the first invention.
[0017]
A semiconductor device according to a fourth aspect of the present invention includes a first silicon crystal layer formed on a silicon single crystal substrate to which oxygen is added, and silicon formed on the first silicon crystal layer and to which oxygen is added. A laminated silicon layer in which crystal layers and silicon crystal layers to which oxygen is not added are alternately laminated, a silicon-germanium crystal layer (preferably a single crystal) formed on the laminated silicon layer, and the silicon-germanium And a second silicon crystal layer (preferably a single crystal) having a strain formed on the crystal layer.
[0018]
An N-type or P-type impurity may be added to at least a part of the silicon crystal layer to which oxygen is not added constituting the laminated silicon layer.
[0019]
Germanium may be added to at least a part of the silicon crystal layer to which oxygen is not added constituting the laminated silicon layer.
[0020]
In the fourth invention, since the silicon-germanium crystal layer is formed on the laminated silicon layer, dislocations and the like for relaxing the strain of the silicon-germanium crystal layer can be absorbed by the laminated silicon layer having a superlattice structure. it can. Therefore, as in the previous invention, even if the silicon-germanium crystal layer is thin to some extent, it is possible to suppress the penetration of dislocations and the like, and to obtain a silicon-germanium crystal layer that is sufficiently lattice-relaxed. Thus, a high-quality silicon crystal layer containing strain can be obtained.
[0021]
Further, by adding an impurity to at least a part of the silicon crystal layer to which oxygen is not added constituting the laminated silicon layer, the potential of the base is fixed by the layer to which the impurity is added as in the previous invention. And the short channel effect can be effectively prevented.
[0022]
Note that the concentration (atomic composition ratio) of oxygen contained in the first silicon crystal layer is the same as in the first invention.
[0023]
Further, the present application further provides the following semiconductor device manufacturing method A and manufacturing method B.
[0024]
In the manufacturing method A, a silicon-germanium crystal layer is formed between the silicon single-crystal substrate and the silicon-germanium crystal layer by forming a silicon-germanium crystal layer above the silicon single-crystal substrate and performing heat treatment in an oxidizing atmosphere. Forming a first silicon oxide layer, forming a second silicon oxide layer on the silicon-germanium crystal layer, reducing the thickness of the silicon-germanium crystal layer, and And increasing the germanium concentration.
[0025]
In the manufacturing method A, when the heat treatment is performed in the oxidizing atmosphere, a silicon oxide layer or a silicon layer to which oxygen is added is formed between the silicon single crystal substrate and the silicon-germanium crystal layer. Is preferred.
[0026]
By performing the heat treatment in an oxidizing atmosphere, the first and second silicon oxide layers are formed (if the silicon oxide layer already exists before the heat treatment is performed, the first and second film thicknesses are increased. A silicon oxide layer is formed). A silicon oxide layer is formed not only on the silicon / germanium crystal layer but also between the silicon single crystal substrate and the silicon / germanium crystal layer. This is because oxygen is transported.
[0027]
Since the first and second silicon oxide layers are formed, the thickness of the silicon-germanium crystal layer is reduced. Further, almost no germanium is present in the first and second silicon oxide layers, and the first and second silicon oxide layers function as a barrier for suppressing the diffusion of germanium. For these reasons, the germanium concentration in the silicon-germanium crystal layer sandwiched between the first and second silicon oxide layers increases. Therefore, a high-quality silicon-germanium crystal layer having a thin film thickness and a high germanium concentration can be formed on the silicon oxide layer.
[0028]
The manufacturing method B includes a step of forming a silicon-germanium crystal layer on a silicon single crystal substrate and a heat treatment in an oxidizing atmosphere to form a first silicon oxide layer in the silicon-germanium crystal layer. Forming a second silicon oxide layer on the silicon-germanium crystal layer and increasing a germanium concentration in the silicon-germanium crystal layer between the first silicon oxide layer and the second silicon oxide layer; And a step of making it.
[0029]
In the manufacturing method B, when the heat treatment is performed in the oxidizing atmosphere, a silicon oxide layer or a silicon layer to which oxygen is added is preferably formed in the silicon-germanium crystal layer.
[0030]
Also in this manufacturing method B, a high-quality silicon-germanium crystal layer having a small film thickness and a high germanium concentration can be formed on the silicon oxide layer, similarly to the manufacturing method A.
[0031]
In the manufacturing methods A and B, the step of removing the second silicon oxide layer to expose the surface of the silicon-germanium crystal layer, and forming a strained silicon crystal layer on the exposed silicon-germanium crystal layer You may make it have further the process to do.
[0032]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0033]
[Embodiment 1]
A first embodiment of the present invention will be described with reference to FIG.
[0034]
First, a Si crystal layer 12 containing 2% oxygen is deposited on a silicon single crystal substrate 11 having a (100) orientation in the crystal plane (FIG. 1A).
[0035]
The formation of the oxygen-containing silicon crystal layer 12 has a ultimate vacuum of 10 ^-8 This is performed by an ultra-high vacuum CVD apparatus composed of a Pa ultra-high vacuum container. The configuration of this apparatus is described in detail in Japanese Patent Application No. 7-245236, and an outline thereof will be described below. A graphite substrate heater for heating the substrate is installed on the back side of the substrate held in vacuum, and the silicon substrate can be heated to 1000 ° C. Further, an auxiliary heater for thermally decomposing the gas molecule raw material is provided on the substrate surface side. The action of this external heater allows the decomposed raw material to be supplied to the substrate even under conditions where the substrate temperature is low and the raw material decomposition does not occur on the substrate surface, and it is possible to promote film growth at low temperatures. is there.
[0036]
Specific film formation conditions using this apparatus are as follows: the substrate temperature is 600 ° C., and disilane (Si ₂ H ₆ ) Gas, and the partial pressure of the source gas was 20 mPa. In order to mix oxygen atoms into the silicon thin film, helium gas containing 1% oxygen gas was introduced into the film forming atmosphere. It is estimated that the partial pressure of helium at this time was 10 mPa and the partial pressure of oxygen was 0.1 mPa. The external heater on the substrate surface side was heated to 1800 ° C. By performing film formation for 50 minutes in this state, an oxygen-containing silicon crystal layer 12 having a thickness of 40 nm and containing 2% oxygen atoms in the silicon crystal could be obtained. This oxygen-containing silicon crystal layer 12 is a single crystal layer having a quality sufficient to inherit the lattice information of the underlying silicon single crystal substrate 11.
[0037]
After the formation of the oxygen-containing silicon crystal layer 12 is finished, the supply of the oxygen / helium mixed gas is stopped. Furthermore, the temperature of the external heater is lowered and a new germane (GeH _Four ) By introducing gas, thin film growth of the SiGe crystal layer is performed. The film formation conditions at this time were a substrate temperature of 600 ° C., a disilane partial pressure of 20 mPa, and a germane partial pressure of 45 mPa. By forming the film for 7 minutes, a SiGe crystal layer 13 having a Ge composition ratio of 20% and a thickness of 100 nm was obtained. The obtained SiGe crystal layer 13 is held in a strained state. After the formation of the SiGe crystal layer 13, the supply of germane gas is stopped, and the silicon crystal layer is grown under the film formation conditions of a substrate temperature of 600 ° C. and a disilane gas partial pressure of 8 mPa to form a silicon crystal layer 14 having a thickness of 20 nm. (FIG. 1B).
[0038]
In this embodiment, a method of partially decomposing disilane gas using an external heater and supplying it to the substrate surface is adopted, but the oxygen-containing silicon layer is decomposed by raw material decomposition on the substrate surface without using an external heater. When an attempt is made to form a film, the film formation rate of the oxygen-containing silicon layer decreases to 0.1 nm / min. It is presumed that this is because the substrate surface is covered with oxygen atoms and becomes inactive, and the decomposition of disilane molecules is inhibited. At this time, it is possible to increase the deposition rate by increasing the partial pressure of disilane gas. However, if a large amount of disilane gas is supplied at a low substrate temperature, the deposition layer tends to be amorphous or polycrystalline. . In the present invention, it is important that the SiGe 13 layer and the Si layer 14 formed on the oxygen-containing silicon layer 12 inherit the lattice information of the underlying single crystal substrate to become a single crystal layer.
[0039]
A plasma CVD method is also effective as a method for promoting the growth by decomposing the source gas outside the substrate surface. In this case as well, as described above, it is important to prevent the deposited layer from becoming polycrystalline.
[0040]
By the method described above, the oxygen-containing Si crystal layer 12, the SiGe crystal layer 13, and the Si crystal layer 14 (Si cap layer) are continuously formed on the silicon single crystal substrate 11 without breaking the vacuum. At this stage, the SiGe crystal layer 13 is aligned with the lattice of the underlying Si crystal layer 12 and has an internal strain.
[0041]
The laminated substrate thus formed is subjected to thermal oxidation treatment in an oxidation furnace. This thermal oxidation process may be a thermal oxidation process used in normal semiconductor manufacturing. In this embodiment, thermal oxidation was performed at 950 ° C. for 30 minutes in an oxidizing atmosphere into which water vapor was introduced. By this step, oxygen atoms in the oxygen-containing Si crystal layer 12 are condensed, and SiO 2 ₂ Then, an amorphous silicon oxide layer made of SiO and SiO is formed. As a result, on the Si substrate 11, amorphous SiO _x Layer 15 (thickness 3 nm), Si crystal layer 12a (16 nm) slightly containing oxygen, SiGe crystal layer 13a (100 nm), Si crystal layer 14a (10 nm), SiO ₂ A stacked structure of the layer 16 (20 nm) is formed (FIG. 1C).
[0042]
Thus, by performing the heat treatment, the SiGe crystal layer 13a is lattice-relaxed and approaches the original lattice constant of SiGe. On the other hand, lattice strain is applied to the Si crystal layer 12a slightly containing oxygen and the Si crystal layer 14a on the surface side. The Si crystal layer after the heat treatment has diffused Ge from the SiGe crystal layer, and contains about 1% to several percent Ge.
[0043]
When the rate of lattice relaxation of the SiGe layer 13a (ratio of the lattice constant in the vertical direction and the horizontal direction of the SiGe layer relaxed by the thermal process) is not sufficient as compared with that before the thermal process, it is desirable to perform further heat treatment. . At this time, it is effective to perform the heat treatment in an inert gas atmosphere slightly containing an oxidizing gas. Specifically, a sufficiently lattice-relaxed SiGe layer can be obtained by raising the heating temperature to about 1200 ° C. in a nitrogen gas or argon gas atmosphere containing about 0.2% to 0.8% oxygen gas. Is possible. It is also possible to lattice-relax a part of the SiGe layer by performing a heat treatment at 1000 ° C. or higher in an inert gas atmosphere slightly containing oxygen without performing any thermal oxidation process.
[0044]
The upper limit of the heating temperature in the heat treatment described above needs to be lower than the melting point of Si (about 1450 ° C.), but in the case of SiGe, the upper limit of the heating temperature is further reduced (the specific temperature range will be described later). (Described in Form 4).
[0045]
The reason why the heat treatment is performed in an inert gas atmosphere containing a slight amount of oxidizing gas is to maintain the flatness of the surface by slightly leaving an oxide film on the surface of the Si crystal layer.
[0046]
The rate of lattice relaxation of the SiGe layer 13a varies depending on the ratio of the thickness of the Si layer 14a and the thickness of the SiGe layer 13a. When the SiGe layer is sandwiched between thin Si layers, It is difficult to get. However, when the temperature of the heat treatment is higher than 1050 ° C. and the heating time is longer than 1 hour, Ge in the SiGe layer diffuses into the Si layer. Therefore, when the thickness of the Si layer is thin, the Si layer disappears and a uniform SiGe layer is obtained.
[0047]
In this embodiment, a layer having a thickness of 40 nm and an oxygen concentration of 2% is formed as the oxygen-containing Si layer. However, the thickness and the concentration can be changed by changing the film forming conditions such as the substrate temperature and the partial pressure of the source gas. Can be set freely. When the oxygen concentration is increased, deterioration of the crystallinity of the Si layer grown on the oxygen-containing Si layer becomes a problem, but the problem can be avoided by reducing the thickness of the oxygen-containing Si layer.
[0048]
In addition, when the oxygen concentration is high, even after the oxygen-containing Si layer is thin, SiO _x A layer that functions sufficiently as a layer is obtained. FIG. 6 shows the relationship between the oxygen concentration and thickness of the oxygen-containing Si layer that can be specifically used. As shown in FIG. 6, the higher the oxygen concentration, the thinner the oxygen-containing Si layer. However, when the oxygen concentration is higher than 20%, the crystallinity is maintained, but the unevenness on the surface of the first silicon crystal layer becomes remarkable and the flatness is impaired. Even when a SiGe layer or Si layer not containing oxygen is grown on the oxygen-containing Si layer, the flatness of the surface is not improved.
[0049]
Therefore, the oxygen concentration of the first silicon crystal layer is preferably 20% or less. In order to improve the flatness, the oxygen concentration is preferably 15% or less, more preferably 12% or less. The lower limit is 1% or more.
[0050]
Furthermore, the thickness of the oxygen-containing Si layer is extremely thin, and is substantially 1.5 × 10 5 between the Si crystal layers. ¹⁵ cm ^-2 If a layer containing a certain amount of oxygen atoms can be formed, the SiGe crystal layer can be lattice-relaxed and strain can be applied to the uppermost Si crystal layer.
[0051]
[Embodiment 2]
A second embodiment of the present invention will be described with reference to FIGS.
[0052]
In the example shown in FIG. 2, a silicon crystal layer 22 (thickness 1 μm) containing 1% oxygen is formed on a silicon single crystal substrate 21, and then a SiGe crystal layer 23 (Ge composition ratio 20%) ( A silicon crystal layer 24 (thickness 20 nm) having a strain is further formed thereon. These stacked structures can be formed by, for example, the same process as the process before the heat treatment in the first embodiment, but the film thickness of the SiGe layer 23 is thicker than that in the first embodiment. The silicon layer 24 can be strained.
[0053]
In the stacked structure shown in FIG. 2, energy accompanying lattice relaxation of the SiGe crystal layer 23 can be absorbed by the oxygen-containing silicon layer 22, so that a high-quality strained silicon layer 24 can be obtained. In this example, unlike the first embodiment, the oxygen-containing silicon layer 22 does not cause oxygen aggregation or formation of a silicon oxide layer due to the high-temperature heat treatment process. Since the forbidden band width of the oxygen-containing silicon layer 22 is wider than the forbidden band width of a normal silicon crystal, the element capacity can be reduced as in the case where the element is formed in the semiconductor layer on the insulator layer. is there.
[0054]
In the example shown in FIG. 3, a layer doped with arsenic (As) is further provided in the example shown in FIG. That is, a silicon crystal layer 22a (thickness 2 μm) containing 1% oxygen and 5 × 10 5 arsenic on a silicon single crystal substrate 21. ²⁰ cm ^-3 Silicon crystal layer 25 doped at a concentration of 100 nm (thickness 100 nm, oxygen is not added), silicon crystal layer 22 b (thickness 100 nm) containing 1% oxygen, and SiGe crystal layer 23 having a Ge composition ratio of 20% The silicon crystal layer 24 (thickness 20 nm) having a thickness (thickness 500 nm) is sequentially laminated.
[0055]
By using such a structure, the electrode can be connected to the layer doped with arsenic, and the potential on the substrate side can be fixed via the electrode. Therefore, there is an effect that the potential of the layer in which the channel of the field effect transistor is formed can be stabilized.
[0056]
The example shown in FIG. 4 further has a superlattice structure composed of a silicon layer doped with arsenic (a silicon crystal layer to which oxygen is not added) and a silicon layer to which oxygen is added in addition to the example shown in FIG. Provided. That is, a silicon crystal layer 22 (thickness 2 μm) containing 1% oxygen is formed on the silicon single crystal substrate 21. Subsequently, arsenic (As) was added 5 × 10 ²⁰ cm ^-3 A plurality of silicon crystal layers 26 (thickness 20 nm) doped with a concentration of 1 and silicon crystal layers 27 (thickness 20 nm) containing 1% oxygen are formed to form a superlattice structure. Further, a SiGe crystal layer 23 (thickness 500 nm) having a Ge composition ratio of 20% and a strained silicon crystal layer 24 (thickness 20 nm) are sequentially formed on the superlattice structure.
[0057]
Even if such a structure is used, the potential on the substrate side can be fixed via the electrode by connecting the electrode to the layer doped with arsenic, and the channel of the field effect transistor is formed. The potential of the layer can be stabilized.
[0058]
In the example shown in FIG. 4, arsenic is all doped in the layer 26 to which oxygen is not added, which forms the superlattice structure, but only the uppermost layer is doped with arsenic, and the other lower layers May not be doped with arsenic.
[0059]
Further, in the example shown in FIG. 4, a SiGe crystal layer may be formed instead of the layer 26 to which oxygen is not added to form a superlattice structure. In this case, dislocations can be generated by a superlattice structure composed of a SiGe crystal layer and an oxygen-containing silicon crystal layer, and this dislocation is not penetrated to the SiGe layer 23 formed on the superlattice structure, and the dislocations are generated in the superlattice structure. Therefore, a high-quality strained silicon layer can be formed. In this case, by increasing the number of stacked SiGe crystal layers and oxygen-containing silicon crystal layers constituting the superlattice structure, and gradually increasing the Ge composition ratio in the SiGe layer from the lower layer side toward the upper layer side, Dislocation propagation to the SiGe layer can be suppressed, and a higher-quality strained silicon layer can be obtained. In this case, only the uppermost SiGe layer in the superlattice structure may be doped with arsenic.
[0060]
[Embodiment 3]
A third embodiment of the present invention will be described with reference to FIG. The present embodiment is an example in which a field effect transistor is formed on the structure as shown in the first or second embodiment described above.
[0061]
The example shown in FIG. 5 is an example in which a field effect transistor is formed on a laminated substrate created by the method shown in the first embodiment. A conventionally used technique may be applied to manufacture the field effect transistor. That is, a polycrystalline silicon layer 32 is deposited on the silicon oxide layer to be the gate insulating film 31, processed into the shape of the gate electrode, and the source / drain regions 33 are formed, whereby a field effect transistor is formed. Is done.
[0062]
In the structure shown in FIG. 5, since the strained Si layer 14a can be used as a channel forming layer, carrier mobility (particularly electron mobility) can be increased. In addition, since the silicon substrate 11 and the element region are separated from each other by the oxygen-containing silicon layer 15 that substantially acts as a dielectric, it is possible to reduce the capacitance of the source / drain region, thereby realizing a high-speed FET. It becomes possible.
[0063]
[Embodiment 4]
A fourth embodiment of the present invention will be described with reference to FIG.
[0064]
First, a Si crystal layer 12 containing 7% oxygen is deposited on a silicon single crystal substrate 11 having a (100) orientation on the crystal plane. The film formation of the oxygen-containing silicon crystal layer 12 is performed by an ultra-high vacuum CVD apparatus as described in the first embodiment (FIG. 7A).
[0065]
Specific film formation conditions using this apparatus are as follows: the substrate temperature is 600 ° C., and disilane (Si ₂ H ₆ ) Gas, and the partial pressure of the source gas was 20 mPa. In order to mix oxygen atoms into the silicon thin film, helium gas containing 2% oxygen gas was introduced into the film forming atmosphere. It is estimated that the partial pressure of helium at this time was 10 mPa and the partial pressure of oxygen was 0.2 mPa. The external heater on the substrate surface side was heated to 1800 ° C. By performing film formation for 40 minutes in this state, an oxygen-containing silicon crystal layer 12 having a film thickness of 15 nm containing 7% oxygen atoms in the silicon crystal could be obtained. This oxygen-containing silicon crystal layer 12 is a single crystal layer having a quality sufficient to inherit the lattice information of the underlying silicon single crystal substrate 11.
[0066]
After the formation of the oxygen-containing silicon crystal layer 12 is finished, the supply of the oxygen / helium mixed gas is stopped. Furthermore, a new germane (GeH _Four ) By introducing gas, thin film growth of the SiGe crystal layer is performed. The film formation conditions at this time were a substrate temperature of 600 ° C., a disilane partial pressure of 20 mPa, and a germane partial pressure of 45 mPa. By forming the film for 7 minutes, a SiGe crystal layer 13 having a Ge composition ratio of 20% and a thickness of 100 nm was obtained. The obtained SiGe crystal layer 13 is held in a strained state. After the formation of the SiGe crystal layer 13, the supply of germane gas is stopped, and the silicon crystal layer is grown under the film formation conditions of a substrate temperature of 600 ° C. and a disilane gas partial pressure of 8 mPa to form a silicon crystal layer 14 having a thickness of 20 nm. (FIG. 7B).
[0067]
By the method described above, the oxygen-containing Si crystal layer 12, the SiGe crystal layer 13, and the Si crystal layer 14 (Si cap layer) are continuously formed on the silicon crystal substrate 11 without breaking the vacuum. At this stage, the SiGe crystal layer 13 is aligned with the lattice of the underlying Si crystal layer 12 and has an internal strain.
[0068]
The laminated substrate thus formed is subjected to thermal oxidation treatment in an oxidation furnace. This thermal oxidation process may be a thermal oxidation process used in normal semiconductor manufacturing. In this embodiment, thermal oxidation was performed at 950 ° C. for 30 minutes. By this step, oxygen atoms in the oxygen-containing Si layer 12 are condensed, and SiO 2 ₂ Then, an amorphous silicon oxide layer made of SiO and SiO is formed. However, the amorphous silicon oxide layer is not necessarily flat under the above thermal oxidation conditions. Although depending on the oxygen concentration and thickness of the oxygen-containing Si crystal layer before the thermal oxidation treatment, the flatness of the amorphous silicon oxide layer is obtained under the conditions that the oxygen concentration is 10% or less and the heat treatment temperature is 1100 ° C. or less. It is difficult to improve the properties. Further, when the Si concentration of the oxygen-containing Si crystal layer is low, or when the heat treatment temperature is low, the amorphous silicon oxide layer may be condensed into a spherical shape and may not become a continuous film.
[0069]
By performing the thermal oxidation process described above, an amorphous SiO 2 film is formed on the Si substrate 11. _x Layer 15 (average thickness 8 nm), Si crystal layer 12a (16 nm) slightly containing oxygen, SiGe crystal layer 13a (100 nm), Si crystal layer 14a (10 nm), SiO ₂ A laminated structure of the layer 16 (20 nm) is formed (FIG. 7C).
[0070]
Thus, by performing the heat treatment, the SiGe crystal layer 13a is lattice-relaxed and approaches the original lattice constant of SiGe. On the other hand, lattice strain is applied to the Si crystal layer 12a slightly containing oxygen and the Si crystal layer 14a on the surface side. The Si crystal layer after the heat treatment has diffused Ge from the SiGe crystal layer, and contains about 1% to several percent Ge.
[0071]
The substrate subjected to the thermal oxidation treatment as described above is subjected to high temperature annealing in an oxidizing atmosphere having a high oxygen concentration. Specifically, the second heating step is performed for 15 minutes under the conditions of a temperature of 1280 ° C. and a concentration ratio of oxygen gas and argon gas of 1: 1. The oxygen gas ratio (partial pressure ratio) in the atmosphere is preferably 10% or more. By this heat treatment, a silicon oxide layer 16a having a thickness of 120 nm is formed. Specifically, on the Si substrate 11, SiO ₂ Layer (silicon oxide layer 15a, thickness 15 nm), SiGe crystal layer 13b (Ge composition ratio 22%, thickness 80 nm), SiO ₂ A stacked structure of layers (silicon oxide layer 16a, thickness 120 nm) is formed (FIG. 7D).
[0072]
What should be noted here is that not only the silicon oxide layer 16a on the surface side but also the thickness of the silicon oxide layer 15a is increased. This can be interpreted as oxygen from the surface side passing through the SiGe crystal layer 13a and being supplied to the silicon oxide layer 15a to promote the growth of the silicon oxide layer 15a. Further, the thicknesses of the silicon oxide layers 15a and 16a are increased, and the thickness of the SiGe crystal layer 13b is decreased. Further, almost no Ge atoms remain in the silicon oxide layers 15a and 16a. As a result, the Ge concentration in the SiGe crystal layer 13b is increased.
[0073]
Further, it has also been confirmed that the silicon oxide layer 15 having poor flatness after the first heat treatment step is flattened by the second high-temperature heating step. That is, the silicon oxide layer 15 in a spherical oxide state or a discontinuous film state becomes a very flat silicon oxide layer 15a by the second high-temperature heating process.
[0074]
By performing the second high-temperature heat treatment for a longer time, it is possible to further increase the thickness of the silicon oxide layers 15a and 16a, to make the SiGe crystal layer thinner and to increase the Ge concentration in the SiGe crystal layer. It is. However, when the Ge concentration becomes high, the SiGe layer may be deteriorated during the high-temperature heat treatment. Depending on the case, Ge may separate and dissolve, or bumping may occur due to an increase in vapor pressure. In order to avoid such a problem, it is effective to lower the heating temperature. When the Ge composition ratio exceeds 25%, 1250 ° C. or less is desirable, and when it exceeds 30%, 1230 ° C. or less is desirable. Further, since the thickness of the SiGe layer is reduced and the Ge concentration is increased in the course of the heat treatment, it is also effective to gradually lower the heating temperature.
[0075]
After the second heat treatment, the crystal quality of the SiGe crystal layer can be improved by reducing the oxygen gas ratio and performing the third high-temperature heat treatment. When the second heat treatment is completed, the SiGe crystal layer is almost 100% lattice relaxed. However, if the second heat treatment time is short, the crystal quality may not be sufficient. In the third heat treatment step, the heat treatment is performed for about 4 hours in an atmosphere containing 1% or less, preferably about 0.2% to 0.8%, more preferably 0.5% oxygen gas in argon gas. I do. Thereby, the crystal quality of the SiGe layer can be improved.
[0076]
The most important process among the above three stages of the heat treatment process is the second heating process. The first heat treatment step can be omitted. In the second heat treatment step, the oxygen gas ratio is decreased to lower the oxidation rate, and if the heat treatment time is lengthened, the time of the third heat treatment step can be shortened or omitted. .
[0077]
Note that the three-stage heat treatment process shown in this embodiment can be applied to a layered structure other than an oxygen-containing Si crystal layer as a base. For example, a SiGe crystal layer and a Si crystal layer are epitaxially grown on an SOI substrate formed by a general method, and then the above heat treatment process is performed, so that a lattice-relaxed SiGe crystal layer having a high Ge concentration is directly oxidized by silicon. It can be formed on a layer.
[0078]
Hereinafter, a specific example will be described with reference to FIG.
[0079]
An SOI substrate in which a Si crystal layer 43 (thickness 10 nm) is formed on a silicon substrate 41 with a silicon oxide layer 42 interposed therebetween is prepared. A SiGe crystal layer 44 (thickness 100 nm) having a Ge composition ratio of 10% is formed on the SOI substrate, and a Si crystal layer 45 (thickness 15 nm) is further formed. At this stage, the SiGe crystal layer 44 is lattice-matched to the Si crystal layer 43 and has a strain (FIG. 8A).
[0080]
Next, the first to third heat treatments described above are performed. A silicon oxide layer is formed on the surface side by the first heat treatment. Thereafter, by performing the second high-temperature heat treatment step in an oxidizing atmosphere, the thickness of the silicon oxide layer 46 on the surface side and the silicon oxide layer 42a (buried oxide film) inside increases. At this time, Ge atoms diffuse in the crystal region sandwiched between the silicon oxide layers 46 and 42a. Since Ge atoms diffuse in the Si crystal layers 43 and 45, a SiGe crystal layer 44a having a substantially uniform composition is formed. In addition, the lattice relaxation of the SiGe crystal layer 44a is caused by the second high-temperature heat treatment. In the second high-temperature heat treatment, if the heating temperature is 1050 ° C. or higher and the heating time is 1 hour or longer, Ge atoms are sufficiently diffused into the Si crystal layer. Thereafter, the quality of the crystal is improved by performing the third heat treatment (FIG. 8B).
[0081]
The three-stage heat treatment process shown in this embodiment can also be applied to the SIMOX process. Hereinafter, a specific example will be described with reference to FIG.
[0082]
A SiGe crystal layer 52 (Ge composition ratio 15%) having a thickness of 1 μm or more is formed on the silicon substrate 51, and a Si crystal layer 53 (Si cap layer, thickness 20 nm) is formed on the SiGe crystal layer 52 (FIG. 9 (a)).
[0083]
Next, oxygen ions are implanted into the SiGe crystal layer 52, and then the first to third heat treatments described above are performed (only the second and third heat treatments may be performed). By such heat treatment, a silicon oxide layer 54 is formed between the SiGe crystal layers 52a and 52b, and a silicon oxide layer 55 is formed on the SiGe crystal layer 52b. On the silicon oxide layer 54, a lattice-relaxed SiGe crystal layer 52b is obtained (FIG. 9B).
[0084]
The specific process is as follows. First, 4 × 10 oxygen ions are applied to the SiGe crystal layer formed on the Si substrate 51 at an acceleration voltage of 160 keV. ¹⁷ atoms / cm ² inject. After performing the first heat treatment, a second heat treatment is performed in an oxidizing atmosphere containing a large amount of oxygen to form a silicon oxide layer 54 (embedded oxide film) and a film of the silicon oxide layer 55 on the surface side. Increase thickness. At the same time, the Ge concentration in the SiGe crystal layer 52b in the region sandwiched between the silicon oxide layers 54 and 55 is increased, and the thickness of the SiGe crystal layer 52b is reduced.
[0085]
In the SIMOX process, the region into which oxygen ions are implanted does not become a completely vitrified silicon oxide layer. Therefore, the region into which oxygen ions are implanted cannot be a barrier that prevents the diffusion of Ge atoms. Therefore, when the thickness of the SiGe layer is slightly thicker than the range of oxygen ions, Ge diffuses in the initial stage of the high-temperature heat treatment, and the Ge concentration in the SiGe layer decreases. In order to prevent this, it is necessary to make the thickness of the SiGe layer sufficiently thicker than the range of oxygen ions in oxygen ion implantation.
[0086]
In this embodiment, it is important to heat the SiGe layer sandwiched between the silicon oxide layers (or the Si layer containing a large amount of oxygen) at a high temperature in an oxidizing atmosphere containing a large amount of oxygen gas. By this high-temperature heat treatment in an oxidizing atmosphere, not only the surface region is oxidized, but also oxygen atoms are transported into the crystal layer, so that a buried oxide film grows. As a result, a flat and high quality amorphous buried oxide film is obtained. Further, Ge atoms are not taken into both silicon oxide layers, and the vitrified silicon oxide layer functions as a barrier for suppressing the diffusion of Ge atoms. As a result, the SiGe layer sandwiched between the two silicon oxide layers has a reduced thickness and a higher Ge concentration.
[0087]
Conventionally, a technique has been reported in which oxygen ions are directly implanted into a SiGe layer, and a lattice-relaxed SiGe layer is formed on a buried oxide film by a SIMOX process. However, in the SiGe layer having a high Ge concentration, it is difficult to set the heating conditions, and it is not easy to form a high-quality SiGe-OI (SiGe On Insulator) layer. In the method of the present embodiment, since the Ge concentration is increased by the second high-temperature heat treatment even under a condition where the Ge concentration of the SiGe layer is low, an effect that a SiGe layer having a high Ge concentration can be easily obtained can be expected.
[0088]
Note that as the oxidizing atmosphere in the second high-temperature heating step, water vapor (H ₂ An atmosphere containing a large amount of O) may be used.
[0089]
In the present embodiment, the method of forming a SiGe layer having a thickness of less than 100 nm and a Ge concentration of more than 15% on the silicon oxide layer has been mainly described. However, the following process may be performed. The surface oxide film formed in the second high-temperature heating step is removed with hydrofluoric acid (HF) or an ammonium fluoride solution to expose the SiGe layer. By growing a Si layer having a thickness of about 50 nm or less on the exposed SiGe layer, a stacked structure of a strained Si layer / a lattice-relaxed SiGe layer can be formed on the insulator.
[0090]
Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention.
[0091]
【The invention's effect】
According to the present invention, it is possible to obtain a lattice-relaxed silicon-germanium crystal layer without using an expensive SOI substrate, even if the silicon-germanium crystal layer is thin, and to have a high quality including strain. A silicon crystal layer can be obtained.
[0092]
Further, according to the present invention, even if the silicon-germanium crystal layer is thin to some extent, it is possible to suppress the penetration of dislocations and the like, and to obtain a high-quality silicon crystal layer that includes strain. In addition, the capacitance of the element can be reduced as in the SOI structure, and the potential of the base can be fixed by providing a silicon crystal layer to which an impurity is added. Can be prevented.
[Brief description of the drawings]
FIG. 1 is a process cross-sectional view schematically showing an example of a method for manufacturing a semiconductor device according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view schematically showing an example of the configuration of a semiconductor device according to a second embodiment of the present invention.
FIG. 3 is a cross-sectional view schematically showing another example of the configuration of the semiconductor device according to the second embodiment of the present invention.
FIG. 4 is a cross-sectional view schematically showing another example of the configuration of the semiconductor device according to the second embodiment of the present invention.
FIG. 5 is a cross-sectional view schematically showing an example of the configuration of a semiconductor device according to a third embodiment of the present invention.
FIG. 6 is a diagram showing a relationship between oxygen concentration and thickness of an oxygen-containing Si layer.
FIG. 7 is a process cross-sectional view schematically showing an example of a method for manufacturing a semiconductor device according to a fourth embodiment of the present invention.
FIG. 8 is a process cross-sectional view schematically showing another example of a method for manufacturing a semiconductor device according to a fourth embodiment of the present invention.
FIG. 9 is a process cross-sectional view schematically showing another example of a method for manufacturing a semiconductor device according to a fourth embodiment of the present invention.
[Explanation of symbols]
11, 21, 41, 51 ... silicon substrate
12, 12a, 22, 22a, 22b, 27 ... oxygen-containing silicon crystal layer
13, 13a, 13b, 23, 44, 44a, 52, 52a, 52b ... SiGe crystal layer
14, 43, 45, 53 ... Si crystal layer
14a, 24 ... strained silicon crystal layer
15, 15a, 16, 16a, 42, 42a, 46, 54, 55 ... silicon oxide layer
25 ... Impurity-containing Si crystal layer
26 ... silicon crystal layer to which oxygen is not added
31 ... Gate insulating film
32 ... Gate electrode
33 ... Source / drain region

Claims

Forming a first silicon single crystal layer doped with oxygen on a silicon single crystal substrate by epitaxial growth ; and forming a silicon-germanium crystal layer on the first silicon single crystal layer. A method for manufacturing a semiconductor device, wherein an oxygen concentration in the first silicon single crystal layer is not less than 1% and not more than 20%.

2. The method according to claim 1, further comprising: forming a second silicon crystal layer on the silicon-germanium crystal layer; and straining the second silicon crystal layer by heat treatment. A method for manufacturing a semiconductor device.

3. The method of manufacturing a semiconductor device according to claim 1, wherein an oxygen concentration in the first silicon single crystal layer is not less than 1% and not more than 15%.