JP4757519B2 - Manufacturing method of strained Si-SOI substrate and strained Si-SOI substrate manufactured by the method - Google Patents
Manufacturing method of strained Si-SOI substrate and strained Si-SOI substrate manufactured by the method Download PDFInfo
- Publication number
- JP4757519B2 JP4757519B2 JP2005090083A JP2005090083A JP4757519B2 JP 4757519 B2 JP4757519 B2 JP 4757519B2 JP 2005090083 A JP2005090083 A JP 2005090083A JP 2005090083 A JP2005090083 A JP 2005090083A JP 4757519 B2 JP4757519 B2 JP 4757519B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- heat treatment
- sige
- strained
- soi substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、性能半導体装置用の歪Si−SOI(Silicon−On−Insulator)基板の製造方法及びこの方法により製造された歪Si−SOI基板であり、酸化膜上に緩和SiGe層と歪Si層を有するSOIウエーハの高品質化即ち、粗さが小さく欠陥が少ない歪Si−SOI基板に用いて好適な技術に関する。 The present invention relates to a method of manufacturing a strained Si-SOI (Silicon-On-Insulator) substrate for a performance semiconductor device, and a strained Si-SOI substrate manufactured by the method. A relaxed SiGe layer and a strained Si layer are formed on an oxide film. In particular, the present invention relates to a technique suitable for use in a strained Si-SOI substrate having a high roughness and a small number of defects.
シリコンMOSデバイスは、スケーリング則に従った微細化や動作電圧の低減を行うことにより、高速化と低消費電力化を両立してきた。
しかし、ゲート長が100nm以下の領域となると、上記の両立が困難となりつつある。
この為に、SOI基板及び歪シリコンの導入が検討され、特にSOI基板上に歪シリコンを導入した基板が究極の基板と考えられ、研究が進められている。
Silicon MOS devices have achieved both high speed and low power consumption by miniaturization according to scaling rules and reduction of operating voltage.
However, when the gate length is in the region of 100 nm or less, it is becoming difficult to achieve both of the above.
For this reason, introduction of an SOI substrate and strained silicon has been studied. In particular, a substrate in which strained silicon is introduced on an SOI substrate is considered as the ultimate substrate, and research is being conducted.
第1の方法としてSOI基板とSiGeエピ技術との組み合わせが提供されている。
例えば、特許文献1には、SOI基板上にSiGeエピタキシャル層を形成してSiGe層の歪緩和を起こし、その上にSiエピタキシャル層を形成して歪Siとする方法である。
第2の方法として酸素イオン注入分離法(SIMOX)により埋め込み酸化膜上に歪緩和SiGe層を形成する方法が特許文献2に提供されている。
第3の方法としてSOI基板上にSiGe膜を形成し、その後に酸化雰囲気の熱処理によりGeを下方拡散させつつ薄膜濃縮化させて歪緩和を行う方法が、特許文献3にて提供されている。
第4の方法としてSOI基板上にSiGe膜を形成し、熱処理にてSiGe層を溶融し、その後にGeを拡散させつつSiGe層を固化させることにより歪緩和を行う方法が、特許文献4にて提供されている。
第5の方法として、Si−SOI基板の形成方法が特許文献5にて提供されている。
第6の方法として、 非特許文献1に貼りあわせ法による埋め込み酸化膜上に歪Siのみ存在する歪Si−SOI基板形成法が発表されている。
For example, Patent Document 1 discloses a method in which a SiGe epitaxial layer is formed on an SOI substrate to cause strain relaxation of the SiGe layer, and a Si epitaxial layer is formed thereon to obtain strained Si.
As a second method,
As a third method,
As a fourth method,
As a fifth method,
As a sixth method, Non-Patent Document 1 discloses a method for forming a strained Si-SOI substrate in which only strained Si exists on a buried oxide film by a bonding method.
しかしながら、上記第1〜5の方法は、Si基板上に形成された絶縁層上に緩和したSiGe層を形成してその上に更に歪Siを形成する方法である。Ge組成比を一定の緩い傾斜で増加させたバッファ層を用いる場合等では、発生した転位のため、転位線の分布を反映したクロスハッチと呼ばれる格子状の段差を有する凹凸が発生してしまい、この凹凸はデバイス製造工程のフォトリソグラフィ工程で問題となるため、従来は、通常のSi同様の研磨工程を用いて研磨が行われていたが、成膜されたSiGe層は、貫通転位密度や表面ラフネスがデバイス及び製造プロセスとして要望されるレベルには及ばない状態であった。特に、上記クロスハッチは全面に均等な凹凸を生じるのではなく、およそ数μm周期で数十nmの大きな凹凸を呈するものであり、このような凹凸は、通常のSi同様の研磨では除去することができなかった。
一方、第6の方法は、Si基板上に形成された絶縁層上に歪Siのみが形成されるけれども、貼り合わせ法により歪Si−SOI基板を作製するため、厚膜の歪Si/SiGe層をエピタキシャル成長する必要があると同時に、貼り合わせ工程、剥離工程、薄膜化工程等が必要になり、製造コストを押上げる欠点を有する。
However, the first to fifth methods are methods in which a relaxed SiGe layer is formed on an insulating layer formed on a Si substrate, and strained Si is further formed thereon. In the case of using a buffer layer in which the Ge composition ratio is increased at a constant gentle slope, etc., due to the generated dislocations, irregularities having lattice-shaped steps called cross hatches reflecting the distribution of dislocation lines are generated, Since this unevenness becomes a problem in the photolithography process of the device manufacturing process, conventionally, polishing was performed using a polishing process similar to that of normal Si. However, the formed SiGe layer has a threading dislocation density and a surface. Roughness did not reach the level required for devices and manufacturing processes. In particular, the cross hatch does not cause uniform unevenness on the entire surface, but presents large unevenness of several tens of nanometers with a period of several μm. Such unevenness should be removed by polishing similar to normal Si. I could not.
On the other hand, in the sixth method, although only strained Si is formed on the insulating layer formed on the Si substrate, a thick strained Si / SiGe layer is formed to produce a strained Si-SOI substrate by the bonding method. At the same time, it is necessary to perform epitaxial growth, and at the same time, a bonding process, a peeling process, a thinning process, and the like are required, which has a drawback of increasing the manufacturing cost.
この問題を解決する方策として、本出願人は、Si基板上にSiGe層をエピタキシャル成長させた半導体基板の製造方法であって、前記Si基板上にSiGe層をエピタキシャル成長する成膜工程と、該成膜工程後に前記SiGe層上面を酸化させて酸化膜を形成する酸化膜形成工程と、該酸化膜形成工程後に前記酸化膜をエッチングにより除去する酸化膜除去工程とを有することを特徴とする半導体基板の製造方法を開示している(例えば、特許文献6 参照。)。特許文献6に示される方法では、SOI基板上に設定した濃度のGeを含むアモロファスSiGe層とアモロファスシリコン薄膜とを順次形成した後に、SOI基板のBox酸化膜とSi層との界面に水素をイオン注入し、酸化雰囲気下で所定の温度と時間で熱処理を1回以上行ない、その後アモルファスSiGe層とアモルファスシリコン層を溶融させる熱処理をし、酸化膜を除去した後に歪シリコンを成膜するものである。 As a measure for solving this problem, the present applicant is a method of manufacturing a semiconductor substrate in which a SiGe layer is epitaxially grown on a Si substrate, the film forming step for epitaxially growing a SiGe layer on the Si substrate, and the film formation An oxide film forming step for forming an oxide film by oxidizing the upper surface of the SiGe layer after the step, and an oxide film removing step for removing the oxide film by etching after the oxide film forming step. A manufacturing method is disclosed (for example, see Patent Document 6). In the method disclosed in Patent Document 6, an amorphous SiGe layer containing a set concentration of Ge and an amorphous silicon thin film are sequentially formed on an SOI substrate, and then hydrogen is applied to the interface between the box oxide film and the Si layer of the SOI substrate. Ion implantation, heat treatment is performed at least once under a predetermined temperature and time in an oxidizing atmosphere, and then heat treatment is performed to melt the amorphous SiGe layer and the amorphous silicon layer, and after removing the oxide film, strained silicon is formed. is there.
しかし、上記の技術においては、いまだ、さらなる基板表面の粗さを改善することが求められており、また表面欠陥をより一層少なくすることが求められていた。 However, in the above technique, there is still a demand for further improving the surface roughness of the substrate and further reducing the surface defects.
本発明は、上記のこと情に鑑みてなされたもので、表面が平坦で欠陥が少ない歪Si−SOI基板を提供することを目的とするものである。本発明の別の目的は、この方法により製造された歪Si−SOI基板を提供することにある。 The present invention has been made in view of the above circumstances, and an object thereof is to provide a strained Si-SOI substrate having a flat surface and few defects. Another object of the present invention is to provide a strained Si-SOI substrate manufactured by this method.
本願発明者は、先に発表されているSOI基板上に形成したSiGe層の歪緩和過程を種々調べた結果、次に示す手法によりSOI基板のシリコン酸化膜上に低欠陥で平坦な表面を有する歪緩和したSiGe層と歪Si層を得られる手法を見出した。 As a result of various investigations on the strain relaxation process of the SiGe layer formed on the previously announced SOI substrate, the inventor of the present application has a flat surface with low defects on the silicon oxide film of the SOI substrate by the following method. The present inventors have found a method for obtaining a strain-relieved SiGe layer and a strained Si layer.
本発明の歪Si−SOI基板の製造方法は、5nm以上の厚さを有するSi層と埋め込み酸化膜とを有するSOI基板に、SiGe混晶層を臨界膜厚以下でエピタキシャル成長する工程と、
前記SiGe混晶層の表面に保護膜を形成する工程と、
前記Si層と前記埋め込み酸化膜との界面から基板厚み方向0〜30nmの範囲にイオン濃度のピークが位置するように水素を3×1014〜5×1016atoms/cm2の注入量でイオン注入するか、ヘリウム、フッ素、ネオンから選択した原子を3×1014〜5×1016atoms/cm2の注入量に、水素の原子量と打ち込む原子の原子量の比の逆数をかけたイオン注入量でイオン注入する工程と、
不活性雰囲気下で、400〜650℃の温度領域で熱処理した後650〜1000℃での熱処理を行う第1熱処理工程と、
1050℃以上でかつSiGe混晶層が溶融しないような固相線よりも下側の温度で、Ge原子がSi中に拡散する速度が酸化雰囲気下におけるSiの酸化速度より大きくなる酸素分圧の酸化雰囲気で、Si層にSiGe層からGeが拡散しSi層〜SiGe層全体がSiGe層となるような熱処理時間での熱処理を行う第2熱処理工程と、
1050℃以上でかつSiGe混晶層が溶融しないような固相線よりも下側の温度で、SiGe層緩和をおこなうに充分な保持時間で不活性雰囲気の熱処理をおこなう第3熱処理工程と、
表面のSi酸化膜を除去する工程と、
歪Si層をエピタキシャル成長させて形成する工程と、
を有することにより上記課題を解決した。
本発明の前記保護膜が、気相成長Si層であるか、または気相成長Si層の全部または一部を酸化したSiO2 膜である手段か、気相成長SiO2 膜であるか、または気相成長Si層の全部または一部を酸化したSiO2 膜である手段か、または、エピタキシャル成長で形成したSi層と気相成長SiO2 膜の多層膜とされる手段を採用することもできる。
本発明の歪Si−SOI基板は、上記の製造方法により製造されたことにより上記課題を解決した。
The method for producing a strained Si-SOI substrate of the present invention includes a step of epitaxially growing a SiGe mixed crystal layer to a critical thickness or less on an SOI substrate having a Si layer having a thickness of 5 nm or more and a buried oxide film,
Forming a protective film on the surface of the SiGe mixed crystal layer;
Hydrogen ions are implanted at a dose of 3 × 10 14 to 5 × 10 16 atoms / cm 2 so that the peak of the ion concentration is located in the range of 0 to 30 nm in the substrate thickness direction from the interface between the Si layer and the buried oxide film. An ion implantation amount obtained by implanting an atom selected from helium, fluorine, and neon by multiplying the implantation amount of 3 × 10 14 to 5 × 10 16 atoms / cm 2 by the reciprocal of the ratio of the atomic amount of hydrogen to the atomic amount of the implanted atom. Ion implantation step,
A first heat treatment step of performing a heat treatment at 650 to 1000 ° C. after heat treatment in a temperature range of 400 to 650 ° C. in an inert atmosphere;
The oxygen partial pressure is such that the rate at which Ge atoms diffuse into Si is greater than the oxidation rate of Si in an oxidizing atmosphere at a temperature below 1050 ° C. and below the solidus where the SiGe mixed crystal layer does not melt. A second heat treatment step in which heat treatment is performed in a heat treatment time such that Ge is diffused from the SiGe layer into the Si layer and the entire Si layer to the SiGe layer become a SiGe layer in an oxidizing atmosphere;
A third heat treatment step of performing a heat treatment in an inert atmosphere at a temperature lower than the solidus where the SiGe mixed crystal layer is not melted at 1050 ° C. or higher and a sufficient holding time for relaxing the SiGe layer;
Removing the Si oxide film on the surface;
Forming a strained Si layer by epitaxial growth; and
By solving this problem, the above-mentioned problems were solved.
The protective film of the present invention is a vapor-grown Si layer, a means that is an SiO 2 film obtained by oxidizing all or part of the vapor-grown Si layer, a vapor-grown SiO 2 film, or or is a SiO 2 film formed by oxidizing all or part of the vapor phase growth Si layer means, or, it is also possible to employ a hand stage that will be the Si layer and vapor growth SiO 2 film of the multilayer film formed by epitaxial growth .
The strained Si-SOI substrate of the present invention has solved the above problems by being manufactured by the above manufacturing method.
本発明の本発明の歪Si−SOI基板の製造方法は、5nm以上の厚さを有するSi層と埋め込み酸化膜とを有するSOI基板に、SiGe混晶層を成長する工程と、
前記SiGe混晶層の表面に保護膜を形成する工程と、
前記Si層と前記埋め込み酸化膜界面近傍に軽元素をイオン注入する工程と、
400〜1000℃での熱処理を行う第1熱処理工程と、
1050℃以上で酸化雰囲気の熱処理を行う第2熱処理工程と、
1050℃以上で不活性雰囲気の熱処理をおこなう第3熱処理工程と、
表面のSi酸化膜を除去する工程と、
歪Si層を形成する工程と、
を有することにより、SiGe混晶層を形成して、第1熱処理中にイオン注入した軽元素が、単結晶Si層と埋め込み絶縁層との結合力を弱め、第2熱処理によりこのSiGe混晶層からSi層にGeが拡散してSiGe層となるとともに、SiGe層のSiを酸化させて表面にSi酸化層を形成しつつ、SiGe層中のGe濃度を高めるとともに、SiGe層の膜厚を減少させ、第3熱処理により、イオン注入した軽元素が、SiGe層と埋め込み絶縁層との結合力を弱め、そして、表面のSi酸化膜を除去した後、表面に歪Si層を形成する。これにより、熱処理中に単結晶Si層と埋め込み絶縁層との結合力を弱め、SiGe混晶層が歪緩和するのを容易にするので、低欠陥で平坦な表面を有する歪緩和したSiGe層と歪Si層を得ることができる。
The method for producing a strained Si-SOI substrate of the present invention includes a step of growing a SiGe mixed crystal layer on an SOI substrate having a Si layer having a thickness of 5 nm or more and a buried oxide film,
Forming a protective film on the surface of the SiGe mixed crystal layer;
A step of ion-implanting a light element in the vicinity of the Si layer and the buried oxide film interface;
A first heat treatment step for performing a heat treatment at 400 to 1000 ° C .;
A second heat treatment step of performing a heat treatment in an oxidizing atmosphere at 1050 ° C. or higher;
A third heat treatment step of performing heat treatment in an inert atmosphere at 1050 ° C. or higher;
Removing the Si oxide film on the surface;
Forming a strained Si layer;
The light element ion-implanted during the first heat treatment weakens the bonding force between the single crystal Si layer and the buried insulating layer, and the SiGe mixed crystal layer is formed by the second heat treatment. Ge diffuses from the Si layer to the SiGe layer, and the SiGe layer is oxidized to form a Si oxide layer on the surface, while increasing the Ge concentration in the SiGe layer and reducing the thickness of the SiGe layer In the third heat treatment, the light element ion-implanted weakens the bonding force between the SiGe layer and the buried insulating layer, and after removing the Si oxide film on the surface, a strained Si layer is formed on the surface. This weakens the bonding force between the single-crystal Si layer and the buried insulating layer during the heat treatment and facilitates the strain relaxation of the SiGe mixed crystal layer, so that the strain-relieved SiGe layer having a flat surface with low defects A strained Si layer can be obtained.
本発明本発明において、前記SiGe混晶層がエピタキシャル層であることにより、SiGe混晶層と歪Si層13との界面を平坦にし、欠陥を減らすことができる。
In the present invention, since the SiGe mixed crystal layer is an epitaxial layer, the interface between the SiGe mixed crystal layer and the
本発明本発明の前記保護膜が、Si層である手段か、気相成長SiO2 膜である手段か、または、Si層と気相成長SiO2 膜の多層膜である手段を採用すること、つまり、保護膜をSi層またはSi層とSiO2 膜の複合膜とすることにより、熱処理時にSiGe混晶層表面からGeが飛散して失われるのを防止するとともにSiGe混晶層の面荒れを防ぐ効果を奏することができる。 The present invention employs a means in which the protective film of the present invention is a Si layer, a means that is a vapor-grown SiO 2 film, or a means that is a multilayer film of a Si layer and a vapor-grown SiO 2 film, In other words, by forming the protective film as a Si layer or a composite film of a Si layer and a SiO 2 film, Ge is prevented from being scattered and lost from the surface of the SiGe mixed crystal layer during heat treatment, and the surface roughness of the SiGe mixed crystal layer is prevented. The effect which prevents can be show | played.
また、また、本発明において、前記軽元素が水素、ヘリウム、フッ素、ネオンから選択されることにより、これらのイオン注入した軽元素が後工程の熱処理中に単結晶Si層と埋め込み絶縁層との結合力を弱め、SiGe混晶層が歪緩和するのを容易にするので、低欠陥で平坦な表面を有する歪緩和したSiGe層と歪Si層を得ることができる。
フッ素、ネオン、ヘリウム原子を打ち込む場合に、これらのイオンの注入量は、水素の原子量と打ち込む原子の比の逆数とすることができる。例えばヘリウムでは注入量は水素の4分の一でよい。
Also, in the present invention, the light element is selected from hydrogen, helium, fluorine, and neon, so that the light element implanted with these ions is formed between the single crystal Si layer and the buried insulating layer during the heat treatment in the post-process. Since the bonding force is weakened and the SiGe mixed crystal layer is easily strain-relieved, a strain-relieved SiGe layer and a strained Si layer having a flat surface with low defects can be obtained.
When fluorine, neon, or helium atoms are implanted, the amount of these ions implanted can be the reciprocal of the ratio of the atomic amount of hydrogen to the implanted atoms. For example, for helium, the injection amount may be one-fourth that of hydrogen.
また、また、前記第1熱処理工程が不活性雰囲気としておこなわれることで、単結晶Si層と埋め込み酸化膜との界面に軽元素が集まり、単結晶Si層と埋め込み酸化膜との結合力を弱めることができる。 In addition, since the first heat treatment step is performed as an inert atmosphere, light elements gather at the interface between the single crystal Si layer and the buried oxide film, and weaken the bonding force between the single crystal Si layer and the buried oxide film. be able to.
本発明本発明においては、前記第1熱処理工程が、400〜650℃の温度領域でおこなう低温熱処理工程と、650〜1000℃でおこなう高温熱処理工程とを有することにより、SOI基板の単結晶Si層と埋め込み酸化膜界面付近に注入した水素、ヘリウム、フッ素、ネオンが、第1熱処理中に単結晶Si層と埋め込み酸化膜との界面に集まりこれらの結合力を弱めることができ、このような2段階の熱処理をおこなうことにより、単結晶Si層と埋め込み酸化膜との結合力を弱めて、後工程の第3熱処理でSiGe層が歪緩和をし、SiGe層と歪Si層の表面が低欠陥で平坦となることを容易にすることができる。 In the present invention, the first heat treatment step includes a low temperature heat treatment step performed in a temperature range of 400 to 650 ° C. and a high temperature heat treatment step performed at 650 to 1000 ° C., whereby a single crystal Si layer of an SOI substrate Hydrogen, helium, fluorine, and neon implanted in the vicinity of the buried oxide film interface can gather at the interface between the single crystal Si layer and the buried oxide film during the first heat treatment and weaken their bonding force. By performing the heat treatment in stages, the bonding force between the single crystal Si layer and the buried oxide film is weakened, and the SiGe layer is subjected to strain relaxation in the third heat treatment in the subsequent process, and the surface of the SiGe layer and the strained Si layer has low defects It can be easily flattened.
さらにさらに、前記歪Si層はエピタキシャル成長により形成されることより、SiGe層と歪Si層との界面を平坦にし、欠陥を減らすことができる。 Furthermore, since the strained Si layer is formed by epitaxial growth, the interface between the SiGe layer and the strained Si layer can be flattened and defects can be reduced.
また、また、本発明の歪Si−SOI基板は、上記の製造方法により製造されたことにより、歪Si−SOI基板は歪Si層表面が平坦で欠陥が少なくできる。 In addition, since the strained Si-SOI substrate of the present invention is manufactured by the above manufacturing method, the strained Si-SOI substrate has a flat strained Si layer surface and less defects.
本発明の歪Si−SOI基板の製造方法における代表的な形態は、SOI基板の単結晶Si層上に、SiGe(SiGe混晶層)層と、Si層またはSiO2 膜の少なくとも1つの層(保護層)を形成した後に、単結晶Si層と埋め込み酸化膜との界面近傍に水素、ヘリウム、フッ素、ネオンなどのイオン注入する工程と、400〜1000℃の熱処理を行い、注入した水素イオンを単結晶Si層と埋め込み酸化膜との界面近傍に集める工程(第1熱処理工程)と、1050℃以上の温度で酸化雰囲気で熱処理を行い当該単結晶Si層にGeを拡散して当該SiGe層を形成しつつ表面から酸化膜を形成して当該SiGe層を薄膜化すると同時に当該SiGe層を緩和させる工程(第2熱処理工程)と、その後に1050℃以上の温度の熱処理で当該SiGe層と埋め込み酸化膜との界面で界面すべりを促進する工程(第3熱処理工程)と、酸化膜を除去した表面にSi層をエピタキシャル成長させて歪Si層とすることを特長とするものである。
なお、熱処理温度は、いずれも、当該の固化したSiGe層のGe濃度に応じた固層線より低い温度に設定する。
A typical form of the method for producing a strained Si-SOI substrate of the present invention is that a SiGe (SiGe mixed crystal layer) layer and at least one layer of a Si layer or a SiO 2 film (on a single crystal Si layer of the SOI substrate ( After forming the protective layer, a step of implanting ions of hydrogen, helium, fluorine, neon, etc. in the vicinity of the interface between the single crystal Si layer and the buried oxide film, and a heat treatment at 400 to 1000 ° C. A step of collecting near the interface between the single crystal Si layer and the buried oxide film (first heat treatment step) and a heat treatment in an oxidizing atmosphere at a temperature of 1050 ° C. or higher to diffuse Ge into the single crystal Si layer to form the SiGe layer While forming, an oxide film is formed from the surface to make the SiGe layer thin, and at the same time, the SiGe layer is relaxed (second heat treatment step), and then a heat treatment at a temperature of 1050 ° C. or higher. The step of promoting interfacial slip at the interface between the SiGe layer and the buried oxide film (third heat treatment step) and the Si layer is epitaxially grown on the surface from which the oxide film has been removed to form a strained Si layer. Is.
Note that the heat treatment temperature is set to a temperature lower than the solid layer line corresponding to the Ge concentration of the solidified SiGe layer.
本発明の要点は下記の通りである。
1. 熱処理温度は、当該のSiGe層の固化温度より低くする。
2. SOI基板の単結晶Si層と埋め込み酸化膜界面付近に注入した水素、ヘリウム、フッ素、ネオンは、400〜1000℃の第1熱処理中に単結晶Si層と埋め込み酸化膜との界面に集まりこれらの結合力を弱め、次の1050℃以上の温度で酸化雰囲気下の第2熱処理でSiGe層が歪緩和をするのを容易にする。
3. その後に1050℃以上の温度での第3熱処理で当該SiGe層と埋め込み酸化膜との界面の界面すべりを促進することにより、当該SiGe層の格子緩和が促進される。さらに、表面にSi層をエピタキシャル成長させて歪Si層とすることを特長とする歪Si−SOI基板の製造方法である。
4. 表面に形成された酸化膜を除去し、Si層をエピタキシャル成長させて歪Si層とする方法である。
The main points of the present invention are as follows.
1. The heat treatment temperature is set lower than the solidification temperature of the SiGe layer.
2. Hydrogen, helium, fluorine, and neon implanted near the interface between the single crystal Si layer and the buried oxide film of the SOI substrate gather at the interface between the single crystal Si layer and the buried oxide film during the first heat treatment at 400 to 1000 ° C. The bonding strength is weakened, and the SiGe layer is easily relaxed by the second heat treatment in an oxidizing atmosphere at the next temperature of 1050 ° C. or higher.
3. Thereafter, the third heat treatment at a temperature of 1050 ° C. or more promotes interfacial slip at the interface between the SiGe layer and the buried oxide film, thereby promoting lattice relaxation of the SiGe layer. Furthermore, the present invention is a method for producing a strained Si-SOI substrate, characterized in that a Si layer is epitaxially grown on the surface to form a strained Si layer.
4). In this method, the oxide film formed on the surface is removed, and the Si layer is epitaxially grown to form a strained Si layer.
本発明によれば、歪Si−SOI基板の製造方法は、5nm以上100nm未満の厚さを有するSi層と埋め込み酸化膜とを有するSOI基板に、SiGe混晶層を成長する工程と、前記SiGe混晶層の表面に保護膜を形成する工程と、前記Si層と前記埋め込み酸化膜界面近傍に軽元素をイオン注入する工程と、400〜1000℃での熱処理を行う第1熱処理工程と、1050℃以上で酸化雰囲気の熱処理を行う第2熱処理工程と、1050℃以上で不活性雰囲気の熱処理をおこなう第3熱処理工程と、表面に歪Si層を形成する工程と、を有することにより、熱処理によりSiGe混晶層からSi層にGeが拡散してSiGe混晶層となる。同時にイオン注入した軽元素が後工程の熱処理中に単結晶Si層と埋め込み絶縁層との結合力を弱め、SiGe混晶層が歪緩和するのを容易にするので、低欠陥で平坦な表面を有する歪緩和したSiGe層と歪Si層を得ることができるという効果を奏する。 According to the present invention, a method of manufacturing a strained Si-SOI substrate includes a step of growing a SiGe mixed crystal layer on an SOI substrate having a Si layer having a thickness of 5 nm or more and less than 100 nm and a buried oxide film, and the SiGe A step of forming a protective film on the surface of the mixed crystal layer, a step of ion-implanting a light element in the vicinity of the interface between the Si layer and the buried oxide film, a first heat treatment step of performing a heat treatment at 400 to 1000 ° C., and 1050 A second heat treatment step in which heat treatment is performed in an oxidizing atmosphere at a temperature higher than 150 ° C., a third heat treatment step in which heat treatment is performed in an inert atmosphere at 1050 ° C. or higher, and a step of forming a strained Si layer on the surface. Ge diffuses from the SiGe mixed crystal layer to the Si layer to form a SiGe mixed crystal layer. At the same time, the light element ion-implanted weakens the bonding force between the single-crystal Si layer and the buried insulating layer during the subsequent heat treatment, making it easier for the SiGe mixed crystal layer to relax the strain. The strain-relaxed SiGe layer and strained Si layer can be obtained.
以下、本発明に係る歪Si−SOI基板の製造方法の一実施形態を、図面に基づいて説明する。
図1は、本実施形態における歪Si−SOI基板の製造方法における工程を示す断面図であり、図2は、本実施形態における歪Si−SOI基板の製造方法を示す工程図であり、図において、符号10はSOI基板である。
Hereinafter, an embodiment of a method for producing a strained Si-SOI substrate according to the present invention will be described with reference to the drawings.
FIG. 1 is a cross-sectional view showing a process in a method for manufacturing a strained Si-SOI substrate in the present embodiment, and FIG. 2 is a process diagram showing a method for manufacturing a strained Si-SOI substrate in the present embodiment.
次に本発明の実施の形態を図面に基づいて説明する。
本発明の歪Si−SOI基板は次の方法により製造される。
Next, embodiments of the present invention will be described with reference to the drawings.
The strained Si-SOI substrate of the present invention is manufactured by the following method.
まず、図1 ( a ) に示すように、Si基板11上に絶縁層(埋め込み酸化膜)12およびこの絶縁層12上に単結晶Si層(Si層)13を有するSOI基板10を用意する。このSOI基板10としては、薄膜化される活性ウェーハと支持ウェーハを貼合わせて作製される貼り合わせSOI基板や、ウェーハ表面より酸素イオンを注入してウェーハ表面から所定の深さの領域に埋込み酸化膜層(Buried OXide、BOX層)を形成するSIMOX(Separation by IMplanted OXygen)法によるSOI基板がある。ここで、貼り合わせSOI基板には、活性ウェーハ側を機械加工及び化学エッチング、気相エッチング等によりウェーハの薄膜化処理したものや、活性ウェーハの所定の深さの領域に水素イオンを注入し、この注入層を起点としてウェーハを面平行に分割するスマートカット法によるものや、或いは貼り合わせ後の分割面にあらかじめ多孔質のポリSi層を形成しておくELTRAN法によるものがある。
First, as shown in FIG. 1 (a), an
SOI基板10のSi層13の厚さは5nm以上である。SIMOX法によるSOI基板のSi層の厚さは5〜100nmの範囲に設定され、貼り合わせ法によるSOI基板のSi層の厚さは5〜500nm又はそれ以上である。絶縁層12としてはSiO2 膜が例示される。
The thickness of the
次いで、図2のステップS1として、図1(b)に示すように、SOI基板10のSi層12上にSiGe混晶層(SiGe層)14を形成する。このSiGe混晶層14は、SOI基板10を分子線エピタキシ(以下、MBEという。)装置内に設置した後、シリコンとゲルマニウムを供給することにより、Si層12上にエピタキシャル層として形成される。SiGe混晶層は、MBE法以外に、CVD法により形成してもよい。
Next, as step S1 in FIG. 2, as shown in FIG. 1B, a SiGe mixed crystal layer (SiGe layer) 14 is formed on the
次に、図2のステップS2として、図1(c)(d)に示すように、SiGe混晶層14上に保護膜を形成する。これは後の熱処理にて表面からG e成分が蒸発することを避けるためである。
この保護膜は、図1(c)に示すように、Si層15であるか、図1(d)に示すように、SiO2 膜16であるか、あるいは、図3に示すように、Si層15とこのSi層15上に形成されたSiO2 膜16とからなる複合膜であることができる。
保護膜が、図1(c)に示すように、Si層15である場合、後述する熱処理を酸化性雰囲気で行うときに、酸化膜(SiO2 膜)16を形成して、Geの飛散防止を図るとともにSiGe混晶層表面の面荒れを防ぐ。また熱処理後のSiGe混晶層のGe濃度を設定するために使用する。
Next, as step S2 of FIG. 2, as shown in FIGS. 1C and 1D, a protective film is formed on the SiGe mixed crystal layer. This is to avoid evaporation of the Ge component from the surface in the subsequent heat treatment.
The protective film is the
When the protective film is an
保護膜が、図1(d)に示すように、SiO2 膜16であるか、または、図3に示すように、Si層15とSiO2 膜16との複合膜である場合、後述する熱処理を不活性ガス雰囲気で行うときに、Geの飛散防止を図る。保護膜としてのSi層15またはSiO2 膜16あるいはこれらの複合膜は、気相成長法によりSiGe層14上に形成される。この気相成長法としては、MBE法、UHV−CVD法(超高真空化学気相堆積法)、CVD法等が例示される。MBE法で保護膜を形成する場合には、SiGe混晶層14を形成した後にゲルマンガスの供給を停止して、Si層15が形成される。このゲルマンガスの供給を停止してSi層15を形成した後、基板をMBE装置から取り出し、電気炉に入れて酸化性雰囲気中、900℃以下の温度でこのSi層15の全部または一部を酸化してSiO2 膜16または複合膜を形成することもできる。
When the protective film is the SiO 2 film 16 as shown in FIG. 1D or a composite film of the
次に、図2のステップS3として、絶縁層12とSi層13の界面A又は界面A近傍にイオン濃度のピークが位置するように水素、ヘリウムなどの軽元素のイオンを注入する。
ここで、基板厚み方向においてピーク位置を界面Aにする理由は、イオン注入は絶縁層12上と後述のSiGe混晶層17の緩和を促進するためにおこなわれるため、緩和が絶縁層12とSiGe層17との界面Aで生じる必要があるからである。またピーク位置はこの界面A近傍の絶縁層12中又はSi層13中でもよい。これは、後工程の第1熱処理により界面Aにイオンを集めることができるからである。
さらに、界面A又は界面A近傍とは、界面Aから基板厚み方向0〜30nmの範囲が例示される。
Next, as step S3 in FIG. 2, ions of light elements such as hydrogen and helium are implanted so that the peak of the ion concentration is located at or near the interface A between the insulating
Here, the reason why the peak position is the interface A in the thickness direction of the substrate is that ion implantation is performed on the insulating
Furthermore, the interface A or the vicinity of the interface A is exemplified by the range from the interface A to the substrate thickness direction of 0 to 30 nm.
水素イオン(H+ )の場合には、好ましくは1×1014〜5×1016atoms/cm2 、より好ましくは1×1015atoms/cm2 〜1×1016atoms/cm2 のドーズ量でイオン注入する。上記以下の注入量であるとラマンピークシフトは小さくSiGe層は十分緩和していないので、上記の注入量が必要であるが、一方注入量が多すぎると数μm程度のサイズの泡が1×104 /cm2 程度の密度で発生してしまい、SOI基板の10の結晶性を乱すために注入量は上記の範囲上限未満が望ましい。
水素イオンの注入に代えて、或いは水素イオンの注入とともに、ヘリウムイオン(He+ )を注入してもよい。この場合、ヘリウムイオンのドーズ量は好ましくは2.5×1013〜1.25×1016atoms/cm2 以上、より好ましくは2.5×1014atoms/cm2 〜5×1015atoms/cm2 である。さらに、フッ素、ネオンを注入することも可能である。
ここで、イオン濃度のピーク位置を含むイオン注入領域は、絶縁層12とSi層13の界面Aに平行に形成される。
In the case of hydrogen ions (H + ), the dose is preferably 1 × 10 14 to 5 × 10 16 atoms / cm 2 , more preferably 1 × 10 15 atoms / cm 2 to 1 × 10 16 atoms / cm 2 . Ion implantation. If the injection amount is less than the above, the Raman peak shift is small and the SiGe layer is not sufficiently relaxed. Therefore, the above injection amount is necessary. On the other hand, if the injection amount is too large, bubbles with a size of about several μm are generated by 1 ×. It is generated at a density of about 10 4 / cm 2, and the implantation amount is desirably less than the upper limit of the above range in order to disturb the crystallinity of 10 of the SOI substrate.
Helium ions (He + ) may be implanted instead of hydrogen ions or together with hydrogen ions. In this case, the dose of helium ions is preferably 2.5 × 10 13 to 1.25 × 10 16 atoms / cm 2 or more, more preferably 2.5 × 10 14 atoms /
Here, the ion implantation region including the peak position of the ion concentration is formed in parallel to the interface A between the insulating
イオン注入後、図2のステップS4,S5である第1熱処理工程として、不活性ガス雰囲気下、400〜650℃の温度領域でおこなう低温熱処理工程と、不活性ガス雰囲気下、650〜1000℃でおこなう高温熱処理工程とをおこなう。
これにより、SiGe層14が酸化することなく、SOI基板10の単結晶Si層13と埋め込み酸化膜12との界面A付近に注入した水素、ヘリウム、フッ素、ネオンが、第1熱処理中に単結晶Si層13と埋め込み酸化膜12との界面Aに集まりこれらの結合力を弱めることができ、このような2段階の熱処理をおこなうことにより、単結晶Si層と埋め込み酸化膜との結合力を効果的に弱めることができる。
本発明で熱処理時の不活性ガス雰囲気とは窒素ガス、Arガス、Heガス等の雰囲気である。
After the ion implantation, as a first heat treatment step which is steps S4 and S5 in FIG. 2, a low temperature heat treatment step performed in a temperature range of 400 to 650 ° C. in an inert gas atmosphere, and a temperature of 650 to 1000 ° C. in an inert gas atmosphere. A high-temperature heat treatment process is performed.
As a result, hydrogen, helium, fluorine, and neon implanted in the vicinity of the interface A between the single
In the present invention, the inert gas atmosphere at the time of heat treatment is an atmosphere of nitrogen gas, Ar gas, He gas or the like.
次に、図2のステップS6である第2熱処理として、図1(e)に示すように、イオン注入した基板を酸化性雰囲気下、1050℃以上で固相線未満(例えば1210℃)の温度で熱処理する。
本発明で熱処理時の酸化性雰囲気とは、酸素100%ガス雰囲気、または、酸素含有ガス雰囲気である。熱処理温度は、図4に示すように、SiGe系の状態図より、SiGe混晶層のGe濃度に応じて固相線より低い温度とする必要がある。図中の下横軸はSiGeのSi含有率XSi(%)、縦軸は温度(℃)を表す。図中に2本ある曲線のうち、上の曲線を液相線といい、これよりも高温側では完全に溶融し、液体状態である。下の曲線を固相線といい、これよりも低温側では固体状態である。二本の曲線に囲まれた領域では部分溶融状態になっている。したがって、本実施形態では、溶融しない条件とされる。
Next, as the second heat treatment in step S6 of FIG. 2, as shown in FIG. 1E, the ion-implanted substrate is at a temperature of 1050 ° C. or higher and lower than the solidus (for example, 1210 ° C.) in an oxidizing atmosphere. Heat treatment with
In the present invention, the oxidizing atmosphere during the heat treatment is an
さらに熱処理時間はSOI基板10の単結晶Si層13にSiGe層14からGeが拡散しSi層13〜SiGe層14全体がSiGe層となるような時間設定とする。即ち、好ましい熱処理条件は、例えばSiGe混晶層の厚さが100nmでGe濃度が30%であって、更に絶縁層上のSi層の厚さが100nmである場合には、温度は1210℃に設定し、熱処理時間は2時間とする。
この熱処理によりSiGe混晶層14からSi層13にGeが拡散してSiGe混晶層となるとともに、同時に、酸化雰囲気であることにより、このSiGe層のSiが酸化されて、いうなれば、SiO2 膜16の膜厚が増した状態のSi酸化膜18となってゆく。このSi酸化膜18の厚みが増すにつれ、SiGe層では、Ge濃度が高くなるとともに、膜厚が減じていき、SiGe層14よりもGe濃度の高いSiGe層17となる。つまり、SiGe層を酸化することにより、Ge濃度を高くするという、Ge濃縮をおこなうことができる。
Further, the heat treatment time is set so that Ge diffuses from the
With the
次に、図2のステップS7である第3熱処理として、不活性ガス雰囲気下、1050℃以上で固相線未満(例えば1200℃)の温度で熱処理する。これにより、イオン注入した水素等が熱処理中にGe濃度の高くなったSiGe混晶層17と絶縁層12との結合力を弱め、SiGe混晶層19が歪緩和するのを容易にする。例えば、温度は1200℃に設定し、熱処理時間は1時間とする。この熱処理も上述した固相線よりも下側の温度条件で溶融しないようにおこなうものである。
Next, as the third heat treatment that is Step S7 in FIG. 2, heat treatment is performed at a temperature of 1050 ° C. or higher and lower than the solidus (eg, 1200 ° C.) in an inert gas atmosphere. Thereby, the ion-implanted hydrogen or the like weakens the bonding force between the SiGe
ここでイオン注入工程において、注入量と、その後に熱処理をして、絶縁膜を除去した後のラマンピークシフト量との関係とを説明する。水素注入を行っていないものにおいては、ラマンシフト量は十分でなくSiGe層17が十分緩和していないが、おおよそ水素注入量1×1014以上でその後熱処理を110分以上行ったものに関してはGe濃度に対して十分なラマンシフト量が得られ、SiGe層も十分緩和する。
Here, in the ion implantation step, the relationship between the implantation amount and the Raman peak shift amount after the heat treatment and the removal of the insulating film will be described. In the case where hydrogen implantation is not performed, the amount of Raman shift is not sufficient, and the
次いで、図2のステップS8として、Si酸化膜18を除去した後に、その後、図2のステップS9として、図1(f)に示すように、歪Si層19を成膜する。これにより、Si基板11上に、絶縁層12、SiGe層17、歪Si層19を有する歪Si−SOI基板20を形成することができる。
Next, after removing the
本実施形態により作製されたの歪Si−SOI基板20は、上述したように、第1熱処理工程としての低温および高温の2段階の熱処理、および、第3熱処理としての熱処理という、不活性ガス中の熱処理をそれぞれ有するため、その表面粗さはRMSでおよそ0.45nm以下とすることができ、非常に平坦なものとすることができる。さらに貫通転位密度も5×104 /cm2 と少なくすることができ、図6(b)に示す本実施形態の基板表面のRMS:0.42nmのものでは、図6(a)に示す従来の製造方法におけるRMS:0.60nmの基板に比べてクロスハッチを大幅に減らした状態とでき、基板表面の表面状態を改善し、酸化膜上に緩和SiGe層と歪Si層を有するSOIウエーハの高品質化即ち、粗さが小さく欠陥が少ない歪Si−SOI基板を得ることが可能となる。
As described above, the strained Si-
以下、本発明に係る歪Si−SOI基板の製造方法の他の実施形態を、図面に基づいて説明する。図5は、本実施形態における歪Si−SOI基板の製造方法を示す工程図である。第1実施形態の構成要素と対応する構成要素には同一の符号を付けてその説明は、これを省略する。 Hereinafter, another embodiment of a method for producing a strained Si-SOI substrate according to the present invention will be described with reference to the drawings. FIG. 5 is a process diagram showing a method for manufacturing a strained Si-SOI substrate in the present embodiment. Constituent elements corresponding to the constituent elements of the first embodiment are denoted by the same reference numerals, and description thereof is omitted.
埋め込み酸化膜12上のSi層13が5nm以上のSOIウエーハ10を用意する。
SOI基板10の製法は、SIMOX法、貼り合わせ法(Smart−cut法やEltran法)等の既に発表されている技術を用いることができる。
An
The manufacturing method of the
次に、図5のステップS11として、SiGe層14を形成するSOI基板10を洗浄する。適用する洗浄方法は、SC−1+SC−2洗浄、HF/03混合洗浄、HF水とオゾン水の交互洗浄など既に報告されている洗浄方法を適宜適用してもよい。
Next, as step S11 in FIG. 5, the
洗浄後に、図5のステップS12として、SiGe層をエピタキシャル成長する前に、ウエーハ10表面の自然酸化膜などを除去し酸素や炭素の不純物が残留しないように清浄化するために、水素ベーク処理S12を行う。
温度は900℃〜1200℃の範囲で実施する。なお圧力は常圧又は減圧のどちらでもよいが、エピタキシャル成長装置に応じて適宜選択してもよい。
After the cleaning, as a step S12 in FIG. 5, before the SiGe layer is epitaxially grown, a hydrogen baking process S12 is performed in order to remove the natural oxide film on the surface of the
The temperature is in the range of 900 ° C to 1200 ° C. The pressure may be normal pressure or reduced pressure, but may be appropriately selected according to the epitaxial growth apparatus.
次に、図5のステップS13として、SOIウエーハ10表面にSiGe層14をエピタキシャル成長する。エピタキシャル成長装置はランプ加熱方式のCVD装置、UHV−CVD装置またはMBE装置などを用いてもよい。例えば、ランプ加熱方式のCVD装置でSiGe層14のエピタキシャル成長をおこなう場合には、温度は1000℃以下が好ましく、500〜800℃がより好ましい。エピタキシャル成長時の圧力は13330Pa(100torr)以下の減圧下で行うのが普通である。重要な点は、SiGe層の膜厚は、臨界膜厚以下であることが重要である。この臨界膜厚は、エピタキシャル成長温度、Ge濃度に依存している。
Next, as step S13 in FIG. 5, the
なお、SiGe層14のエピタキシャル成長前に、SOIウエーハ10表面にSiシード層を形成してもよい。Siシード層を設けることにより、SiGe層14を成膜する面の状態を整えてSiGe層14の成膜状態を良好にすることができる。具体的には、SiGe層14を成膜する際、その直前にエピタキシャル成長装置に供給する原料ガスとして、ゲルマンガスを供給しないでシラン等のシリコン原料ガスのみとすることでSiシード層を形成することができる。ここで、Siシード層の厚さは、適宜選択してよいが、100nm以下の薄膜SiGe層を得るためには、5nm程度と薄いほうがプロセス時間が短くて都合がよい。
Note that a Si seed layer may be formed on the surface of the
SiGe層のエピタキシャル成長後に、図5のステップS14として、さらに、Si層15をエピタキシャル成長で形成する。
さらに保護層として、Si層15の上にCVD法でSiO2 層16を形成する。厚さは下地であるSi層15の表面が荒れない厚さであればよく、例えば20nm程度でよい。また、保護膜として、上記のSi層15を酸化させて10〜20nmのSiO2 層16を形成してもよい。
After the epitaxial growth of the SiGe layer, a
Further, as a protective layer, an SiO 2 layer 16 is formed on the
図5のステップS15として、単結晶Si層13と埋め込み酸化膜12との界面A付近に水素をイオン注入する。注入量は5×1014〜1×1017atoms/cm2 の範囲で注入する。好ましくは3×1015〜2×1016atoms/cm2 である。
注入深さは、埋め込み酸化膜上の保護層厚さ/Si層厚さ/SiGe層厚さ/Si層厚さを考えて適宜選択することが好ましい。
As step S15 in FIG. 5, hydrogen is ion-implanted in the vicinity of the interface A between the single
The implantation depth is preferably selected as appropriate in consideration of the protective layer thickness / Si layer thickness / SiGe layer thickness / Si layer thickness on the buried oxide film.
イオン注入した後で、図5のステップS16,S17として、400〜1000℃の温度でアニールする。アニールは不活性雰囲気下で実施することが好ましい。アニールは400〜650℃でおこなう第1の熱処理工程(ステップS16)と650〜1000℃でおこなう第2の熱処理(ステップS17)とに分けて行うのが望ましい。
第1の熱処理工程(ステップS16)では注入した元素イオンを単結晶Si層13と埋め込み酸化膜12との界面近傍に集め、第2の熱処理(ステップS17)で単結晶Si13と埋め込み酸化膜12との結合力を弱めて、後の1050℃以上の熱処理でSiGe層17と埋め込み酸化膜12との界面すべりを促進して、SiGe層17の緩和を容易とするものである。
After the ion implantation, annealing is performed at a temperature of 400 to 1000 ° C. as steps S16 and S17 in FIG. The annealing is preferably performed in an inert atmosphere. The annealing is desirably performed separately in a first heat treatment step (step S16) performed at 400 to 650 ° C. and a second heat treatment step (step S17) performed at 650 to 1000 ° C.
In the first heat treatment step (step S16), the implanted element ions are collected near the interface between the single
次に、図5のステップS18として、1050℃以上の温度で、且つ酸化雰囲気下で熱処理を行う。この工程はSiGe層14からSi層13へGe原子を拡散させつつSi酸化膜18の形成によりSiGe層17を希望の厚さ及びGe濃度にすることと、同時に、SiGe層17と埋め込み酸化膜12との界面で界面すべりを生じさせる目的で実施される。この温度より高い温度領域では、Ge原子がSi層13中に拡散する速度が、SiGe層17表面側での、酸化雰囲気下におけるSiの酸化速度より大きくなるため好ましくない。したがって、Ge原子が局部的に高くなるような偏在をおこすことなく、SiGe層17において均一なGe分布を生じるさせるとともに、SiGe層17と埋め込み酸化膜12との界面で界面すべりが生じる結果、緩和が促進されたSiGe層17の深さ方向のGe濃度は一様となる。
従って、この場合の温度としては1100℃以上のできるだけ高い温度が好ましい。さらに、酸化雰囲気下での酸素分圧は、そのGe原子がSi中に拡散する速度が、酸化雰囲気下におけるSiの酸化速度より大きくなる用に設定してもよい。
この温度は最終的に形成されるSiGe層17が溶融しないような固相線よりも下側の温度に設定することが重要である。
Next, as step S18 in FIG. 5, heat treatment is performed at a temperature of 1050 ° C. or higher and in an oxidizing atmosphere. In this step, while Si atoms are diffused from the
Therefore, the temperature in this case is preferably as high as possible at 1100 ° C. or higher. Furthermore, the oxygen partial pressure in the oxidizing atmosphere may be set so that the rate at which the Ge atoms diffuse into Si is larger than the oxidation rate of Si in the oxidizing atmosphere.
It is important to set this temperature at a temperature lower than the solidus so that the finally formed
さらに、図5のステップS19として、1050℃以上の温度で熱処理を行う。この熱処理により、前述した酸化雰囲気下の熱処理で形成されたSiGe層の緩和を更に促進することができる。この熱処理は基本的に不活性ガスの雰囲気(窒素ガス、Arガス等)の雰囲気で実施するのが好ましい。
温度はSiGe層が溶融しないできるだけ高い温度に設定する。熱処理時間は、最高温度保持時間として5分以上が好ましい。保持時間はSiGe層緩和をおこなうに充分な時間を適宜選択する。
Further, as step S19 in FIG. 5, heat treatment is performed at a temperature of 1050 ° C. or higher. This heat treatment can further promote relaxation of the SiGe layer formed by the heat treatment in the above-described oxidizing atmosphere. This heat treatment is preferably carried out basically in an atmosphere of an inert gas (nitrogen gas, Ar gas, etc.).
The temperature is set as high as possible so that the SiGe layer does not melt. The heat treatment time is preferably 5 minutes or more as the maximum temperature holding time. As the holding time, a time sufficient for relaxing the SiGe layer is appropriately selected.
さらに、図5のステップS20として、埋め込み酸化膜12上にSi酸化膜18と緩和SiGe層17が形成されたSOI基板を、稀HF水で酸化膜を除去する。この処理としては、バッファードHF溶液や弗化アンモン溶液を用いることもでき、既存の方法が採用できる。
Further, as step S20 in FIG. 5, the oxide film is removed with dilute HF water from the SOI substrate in which the
図5のステップS21として、このSOIウエーハをエピタキシャル成長装置に入れて、水素ベーク処理等で表面の自然酸化膜を除去し、その後、歪Si層19をエピタキシャル成長させる。歪Si層19の厚さはSiGe層17のGe濃度と成長温度に依存する臨界膜厚より薄く設定する。
水素ベーク温度は例えば750〜900℃で実施する。水素ベーク時間は30秒から5分の間が望ましい。900℃以上の高温では、SiGe層17からGeが蒸発してSi層ができてしまい、その状態でSi層をエピタキシャル成長すると歪Si層19の膜厚が臨界膜厚を超えてしまいこの歪Si層19とSiGe層17との界面に欠陥が生じてしまう可能性があるため、好ましくない。また750℃では5分以上行っても効果は変わらない。圧力は減圧雰囲気が望ましい。Siのエピタキシャル成長としては、ジシラン、モノシラン、ジクロルシラン等のSiガスを用いて成長させる。
As step S21 in FIG. 5, this SOI wafer is put into an epitaxial growth apparatus, the natural oxide film on the surface is removed by hydrogen baking or the like, and then the
Hydrogen baking temperature is implemented at 750-900 degreeC, for example. The hydrogen baking time is preferably between 30 seconds and 5 minutes. At a high temperature of 900 ° C. or higher, Ge is evaporated from the
以上のように、歪Si−SOI基板20を形成する。
As described above, the strained Si-
1)実施例―1
SIMOX法で作成された200mmのp型SOI基板10を用意した。埋め込み酸化膜12上の単結晶Si層13の厚さは50nmで、埋め込み酸化膜12の厚さは140nmである。
次に、SOIウエーハ(SOI基板)10をSC−1+SC−2洗浄を行なった後、速やかにランプ加熱方式の枚葉型エピタキシャル成長装置にロードした。
SOIウエーハ10は、SiGe層14のエピタキシャル成長前に、1125℃、圧力2666Pa(20torr)、水素流量20SLM(標準状態で毎分のリットル流量)で45秒の水素ベーク処理をおこなった。
1) Example-1
A 200 mm p-
Next, after the SOI wafer (SOI substrate) 10 was subjected to SC-1 + SC-2 cleaning, it was quickly loaded into a lamp heating type single wafer epitaxial growth apparatus.
The
水素ベーク処理で表面正常化された基板10表面にSiGe層14をエピタキシャル成長した。膜厚は100nm、Ge濃度は10%である。
温度730℃、圧力2666Pa(20torr)、水素流量20SLMでシランガスとゲルマンガスとを供給してエピタキシャル成長を行った。次にゲルマンガスのみ供給を停止して、温度を700℃とし、その他は同じ条件で保護膜としてのSi層15を5nmエピタキシャル成長した。
次にウエーハを取り出し、プラズマCVD装置にて20nmのSi酸化膜16(SiO2 )を形成した。
続いて、上記の膜を形成したSOIウエーハ10をイオン注入装置にて、Si層13と埋め込み酸化膜12との界面にイオン注入量のピークが来る様な条件で、水素イオンを3×1014、5E14、1×1015、5×1015、1×1016、3×1016、5×1016、1×1017atoms/cm2 の注入量でそれぞれ打ち込んだ。
A
Epitaxial growth was performed by supplying silane gas and germane gas at a temperature of 730 ° C., a pressure of 2666 Pa (20 torr), and a hydrogen flow rate of 20 SLM. Next, the supply of only germane gas was stopped, the temperature was set to 700 ° C., and the other conditions were the same, and the
Next, the wafer was taken out, and a 20 nm Si oxide film 16 (SiO 2 ) was formed by a plasma CVD apparatus.
Subsequently, the
また水素イオンを注入しない上記のSiGe層14および保護膜を形成したSOIウエーハも用意した。
次にこれらのSOIウエーハをイオン注入装置から取り出し、表裏面を洗浄して熱処理を行った。
熱処理は500℃で30分行い、さらに温度を850℃に上げて2時間実施した。雰囲気は窒素ガス雰囲気下で実施した。
さらに温度を700℃に下げて、雰囲気を酸化雰囲気に変更し、温度を1200℃に上げて2時間保持した。その後、700℃まで温度を下げて、さらに、雰囲気を窒素ガス雰囲気に変えて、温度を1200℃に上げて1時間保持し、また、700度に温度を下げた後、SOIウエーハ10を取り出した。
In addition, an SOI wafer on which the
Next, these SOI wafers were taken out from the ion implantation apparatus, and the front and back surfaces were cleaned and heat-treated.
The heat treatment was performed at 500 ° C. for 30 minutes, and the temperature was further increased to 850 ° C. for 2 hours. The atmosphere was a nitrogen gas atmosphere.
Further, the temperature was lowered to 700 ° C., the atmosphere was changed to an oxidizing atmosphere, the temperature was raised to 1200 ° C. and held for 2 hours. Thereafter, the temperature was lowered to 700 ° C., the atmosphere was changed to a nitrogen gas atmosphere, the temperature was raised to 1200 ° C. and held for 1 hour, and after the temperature was lowered to 700 ° C., the
次にSOIウェーハ10表面に形成された酸化膜を希HF水で除去した。HF濃度は10%で、温度は常温で20分浸漬し、その後純水に15分浸漬して、スピン乾燥した。その後、即座にランプ加熱方式の枚葉型エピタキシャル成長装置にロードし、SiGe層17上にSi層を5nmエピタキシャル成長した。成長条件は700℃、2666Pa(20torr)、水素流量20SLMで、モノシランガスを供給してSi層を成長した。
Next, the oxide film formed on the surface of the
各水素注入量に対応した上記処理したSOIウエーハ各1枚に関して、Raman分光装置にてSiGe層の緩和率を測定し、さらにAFMにて表面roughnessを測定した。
Raman分光に使用したレーザー波長は443nmを用いた。またAFM測定では測定領域を20μmX20μmとした。
次にウエーハを1/4分割し、1分割片をSeccoエッチングして貫通転位密度を測定した。
エッチング量は表面から30nmとし、微分干渉顕微鏡にてエッチピットを計数した。
また残りの1/4分割片で、SIMSにてSiGe層の膜厚、Ge濃度を測定した。
その結果を表1にまとめた。
For each of the processed SOI wafers corresponding to each hydrogen injection amount, the relaxation rate of the SiGe layer was measured with a Raman spectrometer, and the surface roughness was further measured with an AFM.
The laser wavelength used for Raman spectroscopy was 443 nm. In the AFM measurement, the measurement area was 20 μm × 20 μm.
Next, the wafer was divided into quarters, and one piece was Secco etched to measure the threading dislocation density.
The etching amount was 30 nm from the surface, and the number of etch pits was counted with a differential interference microscope.
Moreover, the film thickness and Ge density | concentration of the SiGe layer were measured by SIMS with the remaining 1/4 division | segmentation piece.
The results are summarized in Table 1.
この結果から、水素注入量が5×1016atoms/cm2 を超えると、サイズが数μmの泡が1×104/cm2程度の密度で発生してしまい、表面品質が落ちてしまうこと、また水素注入量が3×1014atoms/cm2 未満では、イオン注入による歪緩和効果がなくなってしまうことがわかった。 From this result, when the hydrogen injection amount exceeds 5 × 10 16 atoms / cm 2 , bubbles with a size of several μm are generated with a density of about 1 × 10 4 / cm 2 , and the surface quality is deteriorated. It was also found that the strain relaxation effect by ion implantation is lost when the hydrogen implantation amount is less than 3 × 10 14 atoms / cm 2 .
2)比較例―1
実施例―1に於いて、酸化雰囲気の熱処理後に行う最後の1200℃1時間の熱処理(第3熱処理)を省略し、他の処理はまったく同じ処理を行った。
各水素注入量に対応した上記処理したウエーハ各1枚に関して、Raman分光装置にてSiGe層の緩和率を測定し、さらにAFMにて表面roughnessを測定した。
Raman分光に使用したレーザー波長は443nmを用いた。また AFM測定では測定領域を20μmX20μmとした。
次にウエーハを1/4分割し、1分割片をSeccoエッチングして貫通転位密度を測定した。
エッチング量は表面から30nmとし、微分干渉顕微鏡にてエッチピットを計数した。
また残りの1/4分割片で、SIMSにてSiGe層の膜厚、Ge濃度を測定した。
その結果を表2にまとめた。
2) Comparative example-1
In Example-1, the final heat treatment at 1200 ° C. for 1 hour (third heat treatment) performed after the heat treatment in the oxidizing atmosphere was omitted, and the other treatments were exactly the same.
With respect to each of the processed wafers corresponding to each hydrogen injection amount, the relaxation rate of the SiGe layer was measured with a Raman spectrometer, and the surface roughness was further measured with an AFM.
The laser wavelength used for Raman spectroscopy was 443 nm. In the AFM measurement, the measurement area was 20 μm × 20 μm.
Next, the wafer was divided into quarters, and one piece was Secco etched to measure the threading dislocation density.
The etching amount was 30 nm from the surface, and the number of etch pits was counted with a differential interference microscope.
Moreover, the film thickness and Ge density | concentration of the SiGe layer were measured by SIMS with the remaining 1/4 division | segmentation piece.
The results are summarized in Table 2.
3)実施例―2
SIMOX法で作成された200mmp型SOI基板10を用意した。埋め込み酸化膜12上の単結晶Si層13の厚さは50nmで、埋め込み酸化膜12の厚さは140nmである。
次に、SOIウエーハ10をSC−1+SC−2洗浄を行なった後、速やかにランプ加熱方式の枚葉型エピタキシャル成長装置にロードした。
SOIウエーハ10は、SiGe層14のエピタキシャル成長前に、1125℃、圧力2666Pa(20torr)、水素流量20SLMで45秒の水素ベーク処理を行った。水素ベーク処理で正常化された表面にSiGe層14をエピタキシャル成長した。膜厚は140nm、Ge濃度は10%である。
温度730℃、圧力2666Pa(20torr)、水素流量20SLMでシランガスとゲルマンガスとを供給してエピタキシャル成長を行った。次にゲルマンガスのみ供給を停止して、温度を700℃とし、その他は同じ条件でSi層15を5nmエピタキシャル成長した。
次にウエーハを取り出し、プラズマCVD装置にて20nmのSi酸化膜16(SiO2 )を形成した。
3) Example-2
A 200 mmp
Next, the
The
Epitaxial growth was performed by supplying silane gas and germane gas at a temperature of 730 ° C., a pressure of 2666 Pa (20 torr), and a hydrogen flow rate of 20 SLM. Next, supply of only germane gas was stopped, the temperature was set to 700 ° C., and the other conditions were the same, and the
Next, the wafer was taken out, and a 20 nm Si oxide film 16 (SiO 2 ) was formed by a plasma CVD apparatus.
続いて、上記の膜を形成したSOIウエーハ10をイオン注入装置にて、Si層13と埋め込み酸化膜12との界面Aにイオン注入量のピークが来る様な条件で、水素イオンを3×1014、5×1014、1×1015、5×1015、1×1016、3×1016、5×1016、1×1017atoms/cm2 の注入量で打ち込んだ。
また水素イオンを注入しない上記の膜を形成したSOIウエーハも用意した。
次にこれらのウエーハをイオン注入装置から取り出し、表裏面を洗浄して熱処理を行った。
熱処理は500℃で30分おこない、更に温度を850℃に上げて2時間実施した。雰囲気は窒素ガス雰囲気下で実施した。
更に温度を700℃に下げて、雰囲気を酸化雰囲気に変更し、温度を1200℃に上げて2時間保持し、700℃まで下げた。更に雰囲気を窒素ガス雰囲気に変えて、温度を1200℃に上げて3.5時間保持し、700度に温度を下げて、SOIウエーハ10を取り出した。
次に表面に形成された酸化膜を希HF水で除去した。HF濃度は10%で、温度は常温で20分浸漬し、その後純水に15分浸漬して、スピン乾燥した。その後即座にランプ加熱方式の枚葉型エピタキシャル成長装置にロードし、SiGe層17上にSi層19を55nmエピタキシャル成長した。成長条件は700℃、2666Pa(20torr)、水素流量20SLMで、モノシランガスを供給してSi層を成長した。
Subsequently, the
In addition, an SOI wafer on which the above-described film without hydrogen ions was formed was also prepared.
Next, these wafers were taken out from the ion implantation apparatus, and the front and back surfaces were cleaned and heat-treated.
The heat treatment was performed at 500 ° C. for 30 minutes, and the temperature was further increased to 850 ° C. for 2 hours. The atmosphere was a nitrogen gas atmosphere.
Further, the temperature was lowered to 700 ° C., the atmosphere was changed to an oxidizing atmosphere, the temperature was raised to 1200 ° C., held for 2 hours, and lowered to 700 ° C. Further, the atmosphere was changed to a nitrogen gas atmosphere, the temperature was raised to 1200 ° C. and held for 3.5 hours, the temperature was lowered to 700 ° C., and the
Next, the oxide film formed on the surface was removed with dilute HF water. The HF concentration was 10%, the temperature was immersed at room temperature for 20 minutes, and then immersed in pure water for 15 minutes, followed by spin drying. Immediately thereafter, it was loaded into a lamp heating type single wafer epitaxial growth apparatus, and a
各水素注入量に対応した上記処理したウエーハ各1枚に関して、Raman分光装置にてSiGe層の緩和率を測定し、更にAFMにて表面roughnessを測定した。
Raman分光に使用したレーザー波長は443nmを用いた。またAFM測定では測定領域を20μmX20μmとした。
次にウエーハを1/4分割し、1分割片をSeccoエッチングして貫通転位密度を測定した。
エッチング量は表面から30nmとし、微分干渉顕微鏡にてエッチピットを計数した。
また残りの1/4分割片で、SIMSにてSiGe層の膜厚、Ge濃度を測定した。
その結果を表3にまとめた。
With respect to each of the processed wafers corresponding to each hydrogen injection amount, the relaxation rate of the SiGe layer was measured with a Raman spectrometer, and the surface roughness was further measured with an AFM.
The laser wavelength used for Raman spectroscopy was 443 nm. In the AFM measurement, the measurement area was 20 μm × 20 μm.
Next, the wafer was divided into quarters, and one piece was Secco etched to measure the threading dislocation density.
The etching amount was 30 nm from the surface, and the number of etch pits was counted with a differential interference microscope.
Moreover, the film thickness and Ge density | concentration of the SiGe layer were measured by SIMS with the remaining 1/4 division | segmentation piece.
The results are summarized in Table 3.
この結果から、水素注入量が5×1016atoms/cm2 を超えると、サイズが数μmの泡が1×104/cm2 程度の密度で発生してしまい、表面品質が落ちてしまう、また水素注入量が3×1014atoms/cm2 未満では、効果がなくなってしまうことがわかる。 From this result, when the hydrogen injection amount exceeds 5 × 10 16 atoms / cm 2 , bubbles having a size of several μm are generated at a density of about 1 × 10 4 / cm 2 , and the surface quality is deteriorated. It can also be seen that the effect is lost when the hydrogen injection amount is less than 3 × 10 14 atoms / cm 2 .
4)比較例―2
実施例―2に於いて、酸化雰囲気の熱処理後に行う最後の1200℃1時間の熱処理(第3熱処理)を省略し、他の処理はまったく同じ処理を行った。
各水素注入量に対応した上記処理したウエーハ各1枚に関して、Raman分光装置にてSiGe層の緩和率を測定し、更にAFMにて表面roughnessを測定した。
Raman分光に使用したレーザー波長は443nmを用いた。また AFM測定では測定領域を20μmX20μmとした。
次にウエーハを1/4分割し、1分割片をSeccoエッチングして貫通転位密度を測定した。
エッチング量は表面から30nmとし、微分干渉顕微鏡にてエッチピットを計数した。
また残りの1/4分割片で、SIMSにてSiGe層の膜厚、Ge濃度を測定した。
その結果を表4にまとめた。
4) Comparative example-2
In Example-2, the final heat treatment (third heat treatment) at 1200 ° C. for 1 hour after the heat treatment in the oxidizing atmosphere was omitted, and the other treatments were exactly the same.
With respect to each of the processed wafers corresponding to each hydrogen injection amount, the relaxation rate of the SiGe layer was measured with a Raman spectrometer, and the surface roughness was further measured with an AFM.
The laser wavelength used for Raman spectroscopy was 443 nm. In the AFM measurement, the measurement area was 20 μm × 20 μm.
Next, the wafer was divided into quarters, and one piece was Secco etched to measure the threading dislocation density.
The etching amount was 30 nm from the surface, and the number of etch pits was counted with a differential interference microscope.
Moreover, the film thickness and Ge density | concentration of the SiGe layer were measured by SIMS with the remaining 1/4 division | segmentation piece.
The results are summarized in Table 4.
以上のように、実施例と比較例との対比から、1050℃以上でおこなわれる第3熱処理工程を導入することにより、SiGe層18の緩和率を向上することができると同時に、表面粗さの改善及び欠陥低減に効果があることがわかる。
この第3熱処理は、緩和SiGe層の膜厚が薄くなるほど緩和率の向上効果が大きいこともわかった。
なお、この第3熱処理は、3時間以上実施しても効果は同じである。従って最大実施時間は3時間以下でよい。また、この熱処理はイオン注入法との併用が、緩和率改善に不可欠である。
As described above, from the comparison between the example and the comparative example, by introducing the third heat treatment step performed at 1050 ° C. or higher, the relaxation rate of the
It has also been found that this third heat treatment has a greater effect of improving the relaxation rate as the thickness of the relaxed SiGe layer becomes thinner.
This third heat treatment has the same effect even if it is carried out for 3 hours or more. Therefore, the maximum implementation time may be 3 hours or less. Moreover, this heat treatment is indispensable for improving the relaxation rate in combination with the ion implantation method.
上記に記載してきた実施例・比較例では、第1熱処理、第2熱処理及び第3熱処理を1台の熱処理炉で雰囲気を変えながら連続して実施するように記載したが、これらの第1熱処理、第2熱処理、第3熱処理の各熱処理、あるいは、これらのうちの2つ以上の熱処理を、それぞれ別々の熱処理炉を割り当てておこなっても効果は変わらない。 In the examples and comparative examples described above, the first heat treatment, the second heat treatment, and the third heat treatment are described as being continuously performed while changing the atmosphere in one heat treatment furnace. Even if each heat treatment of the second heat treatment and the third heat treatment, or two or more of these heat treatments are assigned to different heat treatment furnaces, the effect is not changed.
本実施例・比較例では水素イオンを注入した場合を記載したが、フッ素、ネオン、ヘリウム原子を打ち込んでも同じような効果が得られる。これらのイオン注入量は、水素の原子量と打ち込む原子の比の逆数とする。例えば、ヘリウムでは注入量は水素の4分の一でよい。
ウエーハの裏面や面取り面には、Ge残留する可能性があるが、熱処理前に裏面や面取り面を研磨加工又は酸エッチング処理して残留Geを除去してもよい。
In this example and comparative example, the case where hydrogen ions were implanted was described, but the same effect can be obtained by implanting fluorine, neon, or helium atoms. These ion implantation amounts are the reciprocals of the ratio of the atomic weight of hydrogen to the implanted atoms. For example, for helium, the injection amount may be one-fourth that of hydrogen.
Although Ge may remain on the back surface or chamfered surface of the wafer, the residual Ge may be removed by polishing or acid etching the back surface or chamfered surface before the heat treatment.
また、実施例では、保護膜としてSi膜又はSiO2 膜としたが、Si層+気層成長Si02 層の多層膜としても、本発明の趣旨を逸脱せずに適用が可能であることは明白である。 Further, in the examples, the Si film or the SiO 2 film is used as the protective film, but the present invention can also be applied without departing from the spirit of the present invention as a multilayer film of Si layer + gas-layer-grown SiO 2 layer. It is obvious.
10:SOI基板
11:Siバルク層
12:絶縁層(埋め込み酸化膜)
13:Si層(単結晶Si層)
14:SiGe層(SiGe混晶層)
15:Si層
16:SiO2 層
17:SiGe層(SiGe混晶層)
18:Si酸化膜
19:歪Si層
10: SOI substrate 11: Si bulk layer 12: Insulating layer (buried oxide film)
13: Si layer (single crystal Si layer)
14: SiGe layer (SiGe mixed crystal layer)
15: Si layer 16: SiO 2 Layer 17: SiGe layer (SiGe mixed crystal layer)
18: Si oxide film 19: Strained Si layer
Claims (5)
前記SiGe混晶層の表面に保護膜を形成する工程と、
前記Si層と前記埋め込み酸化膜との界面から基板厚み方向0〜30nmの範囲にイオン濃度のピークが位置するように水素を3×1014〜5×1016atoms/cm2の注入量でイオン注入するか、ヘリウム、フッ素、ネオンから選択した原子を3×1014〜5×1016atoms/cm2の注入量に、水素の原子量と打ち込む原子の原子量の比の逆数をかけたイオン注入量でイオン注入する工程と、
不活性雰囲気下で、400〜650℃の温度領域で熱処理した後650〜1000℃での熱処理を行う第1熱処理工程と、
1050℃以上でかつSiGe混晶層が溶融しないような固相線よりも下側の温度で、Ge原子がSi中に拡散する速度が酸化雰囲気下におけるSiの酸化速度より大きくなる酸素分圧の酸化雰囲気で、Si層にSiGe層からGeが拡散しSi層〜SiGe層全体がSiGe層となるような熱処理時間での熱処理を行う第2熱処理工程と、
1050℃以上でかつSiGe混晶層が溶融しないような固相線よりも下側の温度で、SiGe層緩和をおこなうに充分な保持時間で不活性雰囲気の熱処理をおこなう第3熱処理工程と、
表面のSi酸化膜を除去する工程と、
歪Si層をエピタキシャル成長させて形成する工程と、
を有することを特徴とする歪Si−SOI基板の製造方法。 A step of epitaxially growing a SiGe mixed crystal layer to a critical film thickness or less on an SOI substrate having a Si layer having a thickness of 5 nm or more and a buried oxide film;
Forming a protective film on the surface of the SiGe mixed crystal layer;
Hydrogen ions are implanted at a dose of 3 × 10 14 to 5 × 10 16 atoms / cm 2 so that the peak of the ion concentration is located in the range of 0 to 30 nm in the substrate thickness direction from the interface between the Si layer and the buried oxide film. An ion implantation amount obtained by implanting an atom selected from helium, fluorine, and neon by multiplying the implantation amount of 3 × 10 14 to 5 × 10 16 atoms / cm 2 by the reciprocal of the ratio of the atomic amount of hydrogen to the atomic amount of the implanted atom. Ion implantation step,
A first heat treatment step of performing a heat treatment at 650 to 1000 ° C. after heat treatment in a temperature range of 400 to 650 ° C. in an inert atmosphere;
The oxygen partial pressure is such that the rate at which Ge atoms diffuse into Si is greater than the oxidation rate of Si in an oxidizing atmosphere at a temperature below 1050 ° C. and below the solidus where the SiGe mixed crystal layer does not melt. A second heat treatment step in which heat treatment is performed in a heat treatment time such that Ge is diffused from the SiGe layer into the Si layer and the entire Si layer to the SiGe layer become a SiGe layer in an oxidizing atmosphere;
A third heat treatment step of performing a heat treatment in an inert atmosphere at a temperature lower than the solidus where the SiGe mixed crystal layer is not melted at 1050 ° C. or higher and a sufficient holding time for relaxing the SiGe layer;
Removing the Si oxide film on the surface;
Forming a strained Si layer by epitaxial growth; and
A method for producing a strained Si-SOI substrate, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005090083A JP4757519B2 (en) | 2005-03-25 | 2005-03-25 | Manufacturing method of strained Si-SOI substrate and strained Si-SOI substrate manufactured by the method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005090083A JP4757519B2 (en) | 2005-03-25 | 2005-03-25 | Manufacturing method of strained Si-SOI substrate and strained Si-SOI substrate manufactured by the method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006269999A JP2006269999A (en) | 2006-10-05 |
JP4757519B2 true JP4757519B2 (en) | 2011-08-24 |
Family
ID=37205584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005090083A Active JP4757519B2 (en) | 2005-03-25 | 2005-03-25 | Manufacturing method of strained Si-SOI substrate and strained Si-SOI substrate manufactured by the method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4757519B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7977221B2 (en) * | 2007-10-05 | 2011-07-12 | Sumco Corporation | Method for producing strained Si-SOI substrate and strained Si-SOI substrate produced by the same |
US9299837B2 (en) | 2013-05-22 | 2016-03-29 | Globalfoundries Inc. | Integrated circuit having MOSFET with embedded stressor and method to fabricate same |
FR3051595B1 (en) * | 2016-05-17 | 2022-11-18 | Soitec Silicon On Insulator | METHOD FOR MANUFACTURING A STRESSED-ON-INSULATOR SEMICONDUCTOR-TYPE SUBSTRATE |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5461243A (en) * | 1993-10-29 | 1995-10-24 | International Business Machines Corporation | Substrate for tensilely strained semiconductor |
JP3376211B2 (en) * | 1996-05-29 | 2003-02-10 | 株式会社東芝 | Semiconductor device, method of manufacturing semiconductor substrate, and method of manufacturing semiconductor device |
JP3884203B2 (en) * | 1998-12-24 | 2007-02-21 | 株式会社東芝 | Manufacturing method of semiconductor device |
US6855436B2 (en) * | 2003-05-30 | 2005-02-15 | International Business Machines Corporation | Formation of silicon-germanium-on-insulator (SGOI) by an integral high temperature SIMOX-Ge interdiffusion anneal |
US6855649B2 (en) * | 2001-06-12 | 2005-02-15 | International Business Machines Corporation | Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing |
JP2003128494A (en) * | 2001-10-22 | 2003-05-08 | Sharp Corp | Method for producing semiconductor device and semiconductor device |
US6841457B2 (en) * | 2002-07-16 | 2005-01-11 | International Business Machines Corporation | Use of hydrogen implantation to improve material properties of silicon-germanium-on-insulator material made by thermal diffusion |
JP2004342819A (en) * | 2003-05-15 | 2004-12-02 | Toshiba Ceramics Co Ltd | Semiconductor substrate and its producing process |
JP2004363198A (en) * | 2003-06-02 | 2004-12-24 | Sumitomo Mitsubishi Silicon Corp | Method of producing strained silicon soi substrate |
JP2004363197A (en) * | 2003-06-02 | 2004-12-24 | Sumitomo Mitsubishi Silicon Corp | Method of producing strained silicon soi substrate |
US7030002B2 (en) * | 2004-02-17 | 2006-04-18 | Sharp Laboratories Of America, Inc. | Low temperature anneal to reduce defects in hydrogen-implanted, relaxed SiGe layer |
JP4654710B2 (en) * | 2005-02-24 | 2011-03-23 | 信越半導体株式会社 | Manufacturing method of semiconductor wafer |
-
2005
- 2005-03-25 JP JP2005090083A patent/JP4757519B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006269999A (en) | 2006-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006270000A (en) | PROCESS FOR PRODUCING STRAINED Si-SOI SUBSTRATE AND STRAINED Si-SOI SUBSTRATE PRODUCED BY THAT METHOD | |
JP4826475B2 (en) | Manufacturing method of semiconductor wafer | |
EP1482549A1 (en) | Microstructure and its method of fabrication | |
JP2006216826A (en) | Manufacturing method of soi wafer | |
US8043929B2 (en) | Semiconductor substrate and method for production thereof | |
US7977221B2 (en) | Method for producing strained Si-SOI substrate and strained Si-SOI substrate produced by the same | |
JP4419147B2 (en) | Manufacturing method of bonded wafer | |
JP2009176860A (en) | Manufacturing method of laminated wafer | |
US8003494B2 (en) | Method for producing a bonded wafer | |
JP5745753B2 (en) | A method of manufacturing a semiconductor-on-insulator substrate having reduced SECCO defect density. | |
JP2009272471A (en) | Bonded wafer manufacturing method | |
JP2001148473A (en) | Semiconductor device and manufacturing method therefor | |
JP4757519B2 (en) | Manufacturing method of strained Si-SOI substrate and strained Si-SOI substrate manufactured by the method | |
JP2005340348A (en) | Manufacturing method of simox substrate and simox substrate obtained thereby | |
JP2010040931A (en) | Manufacturing method of semiconductor substrate, and semiconductor substrate | |
JP2010062291A (en) | Semiconductor substrate and its manufacturing method | |
US20120299156A1 (en) | Wafer processing method | |
JP2005050984A (en) | Method for manufacturing strain si-soi substrate and strain si-soi substrate manufactured thereby | |
JP2010129839A (en) | Method of manufacturing laminated wafer | |
JP5374805B2 (en) | SIMOX wafer manufacturing method | |
JP2004363198A (en) | Method of producing strained silicon soi substrate | |
JP2010074146A (en) | Method for manufacturing strain si-soi substrate and strain si-soi substrate manufactured thereby | |
JPH08148659A (en) | Manufacture of soi substrate | |
JP2008205217A (en) | Method of manufacturing semiconductor substrate | |
JP2005286282A (en) | Method of manufacturing simox substrate and simox substrate resulting from same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071030 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110502 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110601 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4757519 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140610 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |