JP3872395B2 - Manufacturing method of semiconductor element storage package - Google Patents
Manufacturing method of semiconductor element storage package Download PDFInfo
- Publication number
- JP3872395B2 JP3872395B2 JP2002222746A JP2002222746A JP3872395B2 JP 3872395 B2 JP3872395 B2 JP 3872395B2 JP 2002222746 A JP2002222746 A JP 2002222746A JP 2002222746 A JP2002222746 A JP 2002222746A JP 3872395 B2 JP3872395 B2 JP 3872395B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- semiconductor element
- hole
- layer
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体集積回路素子等の半導体素子を収容するための半導体素子収納用パッケージおよびその製造方法に関する。
【0002】
【従来の技術】
従来、MPU等の半導体素子を収容するための半導体素子収納用パッケージは、例えば図15に断面図で示すように、中央部に半導体素子40を収容するための段状の貫通穴41aを有する配線基板41と、この配線基板41の下面に貫通穴41aを塞ぐように接合層43を介して接合され、上面中央部に半導体素子40が搭載される搭載部42aを有する銅等の金属材料から成る放熱板42とから主に構成されている。
【0003】
この従来の半導体素子収納用パッケージにおいては、配線基板41は、例えばガラスクロスにエポキシ樹脂等の熱硬化性樹脂を含浸させて成る二枚の絶縁板44・45を同じくガラスクロスにエポキシ樹脂等の熱硬化性樹脂を含浸させて成る接着層46を介して積層して成る。
【0004】
絶縁板44は、その中央部に貫通穴41aの一部を形成する貫通穴44aが形成されており、その上面には貫通穴44a周辺に電子部品40の各電極が電気的に接続される複数のボンディングパッド47およびこのボンディングパッド47から外周部にかけて複数の配線導体48が被着されている。さらにその下面の略全面には半導体素子40に接地および/または電源電位を供給するための複数の接地および/または電源導体49が被着されており、貫通穴44aの内壁にはボンディングパッド47の一部と接地および/または電源導体49とを接続する複数の接続導体50が被着されている。他方、絶縁板45には、その中央部に貫通穴44aよりも大きな貫通穴45aが形成されているとともに上面に外部接続パッド51が被着されている。そして、これらの絶縁板44と45との積層体の外周部には、複数の貫通孔52が設けられており、貫通孔52の内壁には配線導体48や接地および/または電源導体49と外部接続パッド51とを電気的に接続する貫通導体53が被着されている。さらに、接地および/または電源導体49の下面には配線基板41と放熱板42との接合を強固なものとするためにエポキシ樹脂から成る絶縁層54が被着されており、この絶縁層54に放熱板42がガラスクロスにエポキシ樹脂等の熱硬化性樹脂を含浸させて成る接合層43を介して接合されている。
【0005】
そして、この従来の半導体素子収納用パッケージによれば、放熱板42の搭載部42aに半導体素子40を搭載するとともにこの半導体素子40の各電極をボンディングパッド47にボンディングワイヤ55等の電気的接続手段を介して電気的に接続する。その後、外部接続パッド51に半田ボール等から成る外部接続部材56を接合するとともに貫通穴41a内へ図示しない封止用樹脂をポッティングして半導体素子40を気密に封止することにより製品としての半導体装置となる。
【0006】
なお、この従来の半導体素子収納用パッケージにおいては、接続導体50は、図16に斜視図で示すように、貫通穴44a内壁の金属層を部分的に除去して形成したスリットSにより互いに分断された幅広のパターンで形成されている。このようにスリットSで互いに分断された幅広のパターンとすることにより各接地および/または電源導体49とこれに対応するボンディングパッド47とを低いインダクタンスで接続している。このような接続導体50は、貫通穴44a内壁の全面に無電解めっきおよび電解めっきにより銅から成る金属層を被着させておくとともに、この金属層をフォトリソグラフィー技術を採用してスリットSの部分をエッチング除去することによって形成されている。
【0007】
しかしながら、この従来の半導体素子収納用パッケージによると、貫通穴44a内壁に設けた複数の接続導体50は、貫通穴44aの内壁全面に金属層を被着させるとともにこの金属層をフォトリソグラフィー技術を採用してスリットSに対応する部分をエッチング除去することによって形成されており、フォトリソグラフィーにおける露光を行なう際に、貫通穴44aの内壁が垂直であることからフォトリソグラフィーに用いる露光用マスクを良好に密着させて正確に露光することが困難であり、そのためスリットSの部分が良好にエッチング除去されずに各接続導体50同士のスリットSを介した電気的絶縁が不完全なものとなりやすく、その結果、そのような絶縁不良によって内部に収容する半導体素子40の正常な作動が妨げられてしまうという課題を有していた。
【0008】
このような課題を解決するために、本願出願人は特願2001-53177において、貫通穴内壁の全面に被着した金属層を切削工具にてスリットSの部分を除去することにより接続導体を形成する方法を提案した。この方法によれば、貫通穴内壁の複数の接続導体は、貫通穴内壁を接地および/または電源導体同士の境界に対応する部位で絶縁板の上面から下面にかけて切削した切り欠き部により互いに分離されていることから、この切削で形成された切り欠き部により互いに確実かつ良好に電気的に絶縁される。
【0009】
【発明が解決しようとする課題】
しかしながら、特願2001-53177で提案した方法では、貫通穴内壁の全面に被着した金属層を切削工具にてスリットSの部分を除去することにより接続導体を形成した後に、絶縁板の上面および下面の全面に被着した金属層にボンディングパッドや接地および/または電源導体を形成するための開口を有する耐めっき樹脂層を被着し、しかる後、この開口内にめっきを被着している。その結果、切削工具にてスリットSの部分を除去する際に発生した微細なバリが金属層上に残り、耐めっき樹脂層と金属層との密着性が低下し、ボンディングパッドや接地および/または電源導体をめっきにより形成する際に、耐めっき樹脂層の下にめっき液が潜り込んで後でエッチング等で除去する部分の厚みが部分的に厚いものとなり、その結果、ボンディングパッド間や接地および電源導体間のめっきを完全に除去できず、ボンディングパッド間や接地および電源導体間で短絡が発生してしまい易いという問題点を有していた。また、エッチングの時間が長くなってしまうという問題点を有していた。
【0010】
本発明は、かかる従来の問題点に鑑み完成されたものであり、その目的は、ボンディングパッド間や接地および電源導体間の電気的短絡を防止し、内部に収容する半導体素子を正常に作動させることが可能な半導体素子収納用パッケージを提供することにある。
【0011】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージの製造方法は、中央部に半導体素子を収容するための貫通穴を有し、上面および下面ならびに前記貫通穴内壁の全面に第1の金属層が被着された絶縁板を準備する工程と、前記貫通穴内壁を前記上面から下面にかけて切削して切り欠き部を設け、この切り欠き部により前記貫通穴内壁の前記第1の金属層を分断して複数の接続導体用の下地部分を形成する工程と、前記第1の金属層の表面をエッチングする工程と、前記上面および下面の前記第1の金属層上に所定パターンの開口を有する樹脂層を被着する工程と、前記下地部分および前記開口内に露出した前記第1の金属層上に第2の金属層を被着する工程と、前記樹脂層を剥離した後、露出した前記第1の金属層を除去して、前記上面に一部が前記接続導体に繋がった複数のボンディングパッドを設けるとともに前記下面に前記接続導体に繋がった複数の接地および/または電源導体を形成する工程とを順次行なうことを特徴とするものである。
【0012】
本発明の半導体素子収納用パッケージの製造方法によれば、貫通穴内壁に被着した第1の金属層を上面から下面にかけて切削して切り欠き部を設け、この切り欠き部により貫通穴内壁の第1の金属層を分断して複数の接続導体を形成し、しかる後、第1の金属層をエッチングすることから、切削の際に発生した微小なバリが第1の金属層の表面に残ることはなく、その結果、樹脂層と第1の金属層との密着性が良好となり、ボンディングパッドや接地および/または電源導体をめっきにより形成する場合、樹脂層の下にめっき液が潜り込んでエッチングで除去する部分の厚みが部分的に厚いものとなることはなく、ボンディングパッド間や接地および電源導体間のめっきを完全に除去することができ、接続信頼性に優れた半導体素子収納用パッケージとすることができる。また、エッチングの時間が長くなってしまうこともない。
【0013】
【発明の実施の形態】
次に、本発明の半導体素子収納用パッケージの製造方法を添付の図面に基づいて説明する。図1は、本発明の製造方法によって製作した半導体素子収納用パッケージの実施形態の一例を示す断面図、図2は、図1に示す半導体素子収納用パッケージの斜視図である。なお、本例では、半導体素子収納用パッケージが放熱板を有する例を示している。図中、1は配線基板、2は放熱板であり、主としてこれらで半導体素子3を収容するための半導体素子収納用パッケージが構成されている。
【0014】
配線基板1は、中央部に半導体素子3を収容するための貫通穴4aを有するとともに上面に複数のボンディングパッド5およびこのボンディングパッド5の一部から外周部に延在する複数の配線導体6を、下面の略全面に複数の接地および/または電源導体7を、貫通穴4a内壁にボンディングパッド5の一部と接地および/または電源導体7とを接続する複数の接続導体8を有する略四角枠状の絶縁板4と、中央部に貫通穴4aよりも大きな貫通穴9aを有するとともに上面に複数の外部接続パッド10が被着形成された略四角枠状の絶縁板9とを接着層11を介して接着して成る。また、その外周部に複数の貫通孔12が形成されており、この貫通孔12内には貫通導体13が被着されている。さらにその下面には絶縁層14が被着されている。
【0015】
配線基板1を構成する絶縁板4や9は、ガラス繊維やアラミド繊維のクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成り、ボンディングパッド5・配線導体6・接地および/または電源導体7・接続導体8や外部接続パッド10の支持体として機能するとともに貫通穴4a・9a内に半導体素子3を収容するための空所を形成する。
【0016】
また、これらの絶縁板4・9を接着する接着層11は、同じくガラス繊維やアラミド繊維のクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成り、絶縁板4と9とを接着する接着部材として機能する。
【0017】
絶縁板4の上面に被着されたボンディングパッド5は、半導体素子3の各電極(信号電極・接地電極・電源電極)が電気的に接続される領域であり、図2に斜視図で示すように、略四角形状のパターンである。そして、その上面に半導体素子3の各電極がボンディングワイヤ15を介して電気的に接続される。なお、図2においては、簡略のため1本のボンディングワイヤ15のみを図示している。
【0018】
ボンディングパッド5の一部から延びる配線導体6は、略帯状パターンであり、パッケージ内に収容される半導体素子3の各電極を外部電気回路に電気的に接続するための導電路の一部として機能し、貫通導体13に接続されている。
【0019】
また、絶縁板4の下面に被着された接地および/または電源導体7は、絶縁板4の下面の略全面に被着形成されている。この接地および/または電源導体7は、半導体素子3に接地および/または電源電位を供給するとともに配線導体6の特性インピーダンスを所定の値に調整する機能を有し、ボンディングパッド5の一部に接続導体8を介して接続されているとともに貫通導体13に接続されている。
【0020】
さらに、ボンディングパッド5の一部と接地および/または電源導体7とを接続する接続導体8は、ボンディングパッド5と接地および/または電源導体7とを低インダクタンスで接続することにより半導体素子3を安定して作動可能とするためのものであり、貫通穴4aの内壁の略全面に幅広のパターンで形成されている。
【0021】
また、絶縁板9の上面に被着された外部接続パッド10は、外部電気回路との接続用導体として機能し、貫通導体13に電気的に接続するようにして形成されている。そして、この外部接続パッド10には、半田ボール等からなる外部接続部材16が取着される。
【0022】
なお、ボンディングパッド5・配線導体6・接地および/または電源導体7・接続導体8・外部接続パッド10は、通常、銅箔や銅めっき等の金属から成り、厚みが5〜50μm程度である。また、これらのボンディングパッド5等における露出表面には、通常であれば1〜30μm程度の厚みのニッケルめっき層および0.1〜3μm程度の厚みの金めっき層が無電解めっき法や電解めっき法により順次被着されている。それにより、ボンディングパッド5等における酸化腐食を有効に防止することができるとともにボンディングパッド5とボンディングワイヤ15との電気的接続および外部接続パッド10と外部接続部材16との電気的接続を良好となすことができる。
【0023】
また、貫通孔12の内壁に被着された貫通導体13は配線導体6や接地および/または電源導体7と外部接続パッド10とを電気的に接続させる接続用導体として機能し、接続導体は、配線基板1の上面から下面にかけて穿孔された多数の貫通孔12の内壁に銅めっき層を無電解めっき法や電解めっき法を採用して被着することにより形成されている。
【0024】
さらに、絶縁板4の下面にはエポキシ樹脂等の熱硬化性樹脂から成る絶縁層14が被着形成されている。絶縁層14は、配線基板1に放熱板2を強固に接合させるための接合用下地部材として機能し、この絶縁層14の下面に放熱板2が接合層17を介して接合されることにより配線基板1と放熱板2とが接合されている。この絶縁層14にはシリカ等の無機絶縁物粉末から成るフィラーを5〜50重量%程度含有させてもよい。フィラーを含有させることにより絶縁層14の熱膨張係数を調整することができるとともに、絶縁層14の耐熱性等を向上させることができる。
【0025】
他方、配線基板1の下面に接合層17を介して接合された放熱板2は、銅等の熱伝導性に優れる金属から成り、貫通穴4aを塞ぐようにして接合されている。この放熱板2は、半導体素子3を支持するための支持体として機能するとともに半導体素子3が作動時に発生する熱を外部に良好に放熱するための放熱部材として機能し、その上面中央部に半導体素子3を搭載するための搭載部2aを有している。そして、この搭載部2aに半導体素子3がエポキシ樹脂等の接着剤を介して接着固定される。
【0026】
このような放熱板2は、例えば銅から成る板材を打ち抜き金型により所定の形状に打ち抜くことによって形成すればよい。なお、放熱板2の表面にニッケルや金等の耐食性の良好な金属をめっき法により1〜20μmの厚みに被着させておくと、放熱板2の酸化腐食を有効に防止することができる。さらに、放熱板2と接合層17との接合力向上のために、放熱板2表面に黒化処理やブラスト処理を施し、その表面に算術平均粗さRaが0.2〜3μm程度となるような凹凸を形成してもよい。
【0027】
また、配線基板1と放熱板2とを接合する接合層17は、例えばガラスクロスにエポキシ樹脂等の熱硬化性樹脂を含浸させて成る略四角枠状であり、このような構成により接合面にボイドが発生せず接合強度が大きく密着性に優れている。このような接合層17は、例えばガラスクロスに未硬化のエポキシ樹脂を含浸させたシートを打ち抜き金型等を用いて絶縁板4と略同一の形状に打ち抜き、これを配線基板1と放熱板2との間に挟んで上下から加圧しながら熱硬化させることにより配線基板1と放熱板2とを強固に接合する。
【0028】
さらに本発明においては、図2に示すように、接続導体8は、厚みが0.5〜3mの無電解銅めっき層上に厚みが10〜20μmの電解銅めっき層を被着して成り、絶縁板4に無電解銅めっき層を被着させた貫通穴4a内壁を上面から下面にかけて切削した複数の切り欠き部Aにより互いに分離されている。このように、接続導体8は、絶縁板1に無電解銅めっき層を被着させた貫通穴4a内壁を上面から下面にかけて切削した複数の切り欠き部Aにより互いに分離されていることから、この切削で形成された切り欠き部Aにより互いに確実かつ良好に電気的に絶縁されているので、各接続導体8を短絡のないものとすることができる。
【0029】
接続導体の無電解銅めっき層の厚みが0.5μm未満であると絶縁板4の全面に安定させて無電解銅めっきを被着できない傾向にあり、3μmを超えるとバリが発生し易くなり、各接続導体8同士が短絡し易くなる傾向にある。従って、接続導体の無電解銅めっき層の厚みは、0.5〜3μmでなければならない。また、電解銅めっき層の厚みが10μm未満であると上面のボンディングパッド5と下面の接地および/または電源導体との接続信頼性が低下する傾向にあり、20μmを超えるとエッチングが難しく、高密度配線できない傾向にある。従って、電解銅めっき層の厚みは、10〜20μmが好ましい。
【0030】
なお、切り欠き部Aは、図3に要部拡大上面図で示すように、貫通穴4aの内壁に向かって左側を上面側から見て右回転の切削工具31で切削するか、または、右側を左回転の切削工具31で切削することにより1回の切削で形成されている。
【0031】
また、切り欠き部Aは、その幅が0.1mm未満であると隣接する接続導体8同士を電気的に良好に絶縁することが困難となる傾向にあり、他方、2.0mmを超えると、接続導体8の幅がその分だけ狭いものとなり、ボンディングパッド5と接地および/または電源導体7とを低インダクタンスで接続することが困難となる傾向にある。従って、切り欠き部Aの幅は、0.1〜2.0mmの範囲が好ましい。
【0032】
さらに、切り欠き部Aは、その深さが0.1mm未満では、隣接する接続導体8同士を電気的に確実に分離することができなくなる危険性があり、他方、0.5mmを超えると、絶縁板4上にボンディングパッド5を形成する領域を十分に確保することが困難となる傾向にある。従って、切り欠き部Aの深さは、0.1〜0.5mmの範囲が好ましい。
【0033】
このような半導体素子収納用パッケージは、放熱板2の搭載部2aに半導体素子3を搭載するとともに、この半導体素子3の各電極とボンディングパッド5とをボンディングワイヤ15を介して電気的に接続し、しかる後、貫通穴4a・9a内へ封止用樹脂をポッティングして樹脂封止を行なうことにより半導体装置となる。
【0034】
なお、このような半導体素子収納用パッケージにおいては、必要に応じて配線基板1上に外部接続パッド10の外周部を覆うソルダーレジスト層18を設けてもよい。このようなソルダーレジスト層18は、例えばシリカ等の絶縁性フィラーを含有させたエポキシ樹脂等の熱硬化性樹脂から成り、外部接続パッド10上に半田ボール等の外部接続部材16を取着する際の外部接続部材16の不要な濡れ広がりを制御するダムの作用をする。
【0035】
次に、上述の半導体素子収納用パッケージの製造方法について説明する。
まず、図4に断面図で示すように、中央部に貫通穴4aを有するとともに上面および下面の全面に厚みが12〜60μm程度の銅箔21・22が貼着された絶縁板4と、中央部に貫通穴9aを有するとともに上面の全面に厚みが12〜60μm程度の銅箔23が貼着された絶縁板9とを準備する。このような絶縁板4・9は、例えばガラスクロスに未硬化のエポキシ樹脂等の熱硬化性樹脂を含浸させてなるシートに銅箔21・22や23を貼着するとともに、これを熱硬化させることによって形成され、貫通穴4a・9aは、硬化した絶縁板4・9に切削加工を施すことにより形成される。
【0036】
次に、図5に要部拡大断面図で示すように、絶縁板4の銅箔21・22および貫通穴4a内壁の全面に厚みが0.5〜3μmの第1の金属層24を、例えば無電解銅めっきにより被着させる。第1の金属層24となる無電解銅めっき層を被着させるには、銅箔21・22の表面および貫通穴4a内壁に例えば塩化アンモニウム系酢酸パラジウムを含有するパラジウム活性液を使用してパラジウム触媒を付着させるとともに、その上に硫酸銅系の無電解銅めっき液を用いて行なえばよい。
【0037】
次に、図6に要部拡大部分断面斜視図で示すように、絶縁板4の貫通穴4a内壁を上面から下面にかけてドリルやルーター等の切削工具を用いて略半円状に切削して切り欠き部Aを形成する。このように切り欠き部Aを形成することにより貫通穴4a内壁に被着させた第1の金属層24が分断される。貫通穴4a内壁に残った第1の金属層24が接続導体8用の下地部分となる。このとき、貫通穴4a内壁の第1の金属層24は、切削で形成された切り欠き部Aにより互いに確実かつ良好に分断される。
【0038】
次に、第1の金属層24の表面を、過酸化水素水/希硫酸系エッチング液や塩化第二鉄水溶液・塩化第二銅水溶液でエッチングする。そして、本発明においては、貫通穴4a内壁の第1の金属層24を切削して切り欠き部Aを形成した後に、第1の金属層24の表面をエッチングすることが重要である。
【0039】
本発明の半導体素子収納用パッケージの製造方法によれば、貫通穴4a内壁の第1の金属層24を切削して切り欠き部Aを形成した後に、第1の金属層24をエッチングすることから、切削の際に発生した微小なバリが第1の金属層24の表面に残ることはなく、その結果、後述するめっきレジスト層である樹脂層25と第1の金属層24との密着性が良好となり、ボンディングパッドや接地および/または電源導体をめっきにより形成する場合に、樹脂層25の下にめっき液が潜り込んで、後でエッチング等で除去する金属層の厚みが部分的に厚いものとなることはなく、ボンディングパッド間や接地および電源導体間のめっきを完全に除去することができ、接続信頼性に優れた半導体素子収納用パッケージとすることができる。
【0040】
このようなエッチングは、例えばエッチング液が過酸化水素水/希硫酸系エッチング液からなる場合は、濃度が10〜50%、温度が25〜50℃のエッチング液に半導体素子収納用パッケージを約1分間浸漬することにより行なわれ、この条件により第1の金属層24表面の算術平均粗さが0.5μm程度から0.1〜0.3μmになり、切削の際に発生した微小なバリを完全に除去することが可能となる。なお、第1の金属層24表面の算術平均粗さが0.1μm未満では、樹脂層25との密着性が弱くなり、第2の金属層26を形成する際にめっき液が第1の金属層24と樹脂層25との間に浸入しやすくなる傾向があり、0.3μmを超えると、切削の際に発生した微小なバリを完全に除去することが困難となる傾向がある。従って、エッチング後の第1の金属層24表面の算術平均粗さを0.1〜0.3μmの範囲にすることが好ましい。
【0041】
次に、図7に要部拡大部分断面斜視図で示すように、第1の金属層24上に感光性樹脂層を貼着するとともにこれを露光・現像してボンディングパッド5・配線導体6・接地および/または電源導体7・接続導体9に対応する部位に開口を有する樹脂層25を形成する。めっきレジスト用の感光性樹脂としては、例えばドライフィルムレジストを用いればよい。
【0042】
本発明の半導体素子収納用パッケージの製造方法によれば、貫通穴4a内壁を上面から下面にかけて切削して切り欠き部Aを設け、切り欠き部Aにより貫通穴4a内壁の第1の金属層24を分断して複数の接続導体8を形成した後、第1の金属層24をエッチングすることから、切削により発生した微小なバリもエッチングにより除去でき、その結果、高密度配線を行なっても、ボンディングパッド5間や配線導体6同士の短絡がない。
【0043】
次に、図8に要部拡大断面図で示すように、樹脂層25から露出した第1の金属層24の表面に厚みが10〜20μm程度の電解銅めっきからなる第2の金属層26および厚みが3〜10μm程度の半田めっき層27を順次被着させる。電解銅めっき液としては例えば硫酸銅系から成る銅めっき液を、半田めっき液としては例えば硫酸第1錫系から成る半田めっき液を用いればよい。
【0044】
次に、図9に要部拡大断面図で示すように、樹脂層25を剥離するとともに半田めっき層27をエッチングマスクとして用いることにより半田めっき層27から露出する部位の第1の金属層24および銅箔21・22をエッチング除去し、しかる後、半田めっき層27をエッチング除去することにより図10に要部拡大斜視図で示すようにボンディングパッド5・配線導体6・接地および/または電源導体7・接続導体8を形成する。第1の金属層24および銅箔21・22をエッチングするエッチング液としては、例えばアルカリ性のエッチング液を用いればよい。また、半田めっき層27をエッチングするエッチング液としては過酸化水素系のエッチング液を用いればよい。
【0045】
なお、本発明の半導体素子収納用パッケージの製造方法によれば、貫通穴4a内壁の全面に第1の金属層24を被着させた絶縁板4を切削して切り欠き部Aを形成した後に第2の金属層26を被着することから、第1の金属層24が略0.5〜3μmときわめて薄いため、大きなバリ等の発生により電気的短絡が発生せず、確実に互いに分断することができ、この切削で形成された切り欠き部により互いに確実かつ良好に電気的に絶縁される。
【0046】
他方、絶縁板9は、図11に断面図で示すように、銅箔23を所定のパターンにエッチングすることによりその上面に外部接続パッド10を形成する。
【0047】
次に、図12に断面図で示すように、絶縁板4と絶縁板9とを間に接着層11を挟んで接着して積層体となす。絶縁板4と絶縁板9とを接着層11を介して接着するには、ガラスクロスに未硬化のエポキシ樹脂等の熱硬化性樹脂を含浸させて成る接着層11を絶縁板4と絶縁板9との間に挟んで積層するとともに、これらを例えば積層プレス機を用いて、真空度が4kPa以下、温度が180〜200℃の範囲、圧力が2〜4MPaの範囲の条件で90〜120分間加圧加熱することにより接着層11を熱硬化させて絶縁板4と絶縁板9とを接着する方法が採用される。
【0048】
次に、図13に断面図で示すように、積層体の外周部に複数の貫通孔12をルーター加工やドリル加工等の切削加工により形成するとともに、貫通孔12の内壁に無電解めっき法や電解めっき法により銅から成る貫通導体13を被着形成して外部接続パッド10とこれに対応する配線導体6や接地および/または電源導体7とをそれぞれ電気的に接続する。
【0049】
次に、図14に断面図で示すように、絶縁板4の下面に絶縁層14用の未硬化の熱硬化性樹脂ペーストをスクリーン印刷法を採用して印刷塗布した後、これを熱硬化させて絶縁層14を形成することによって配線基板1を製作する。
【0050】
そして、最後にこの配線基板1の下面に放熱板2を接合層17を介して接合することにより図1に示したような本発明の半導体素子収納用パッケージが完成する。なお、配線基板1と放熱板2との接合は、ガラスクロスに未硬化のエポキシ樹脂等を含浸させた接合層17を間に挟んで配線基板1と放熱板2とを積層し、これらを上下から0.3〜0.5MPaの圧力を印加しながら150〜200℃の温度で60〜120分間程度の時間加熱して接合層17を熱硬化させることにより行なわれる。
【0051】
さらに、本発明の製造方法においては、必要に応じて配線基板1上に外部接続パッド10の外周部を覆うソルダーレジスト層18を形成してもよい。このようなソルダーレジスト層18を設けることにより外部接続パッド10上に半田ボール等の外部接続部材16を接合した際に半田ボール等の不要な濡れ広がりを防止することができる。このようなソルダーレジスト層18は、例えばシリカ等のフィラーを含有するエポキシ樹脂等の熱硬化性樹脂から形成すればよく、シリカ等のフィラーを含有する未硬化の感光性を有する熱硬化性樹脂ペーストを絶縁板9上の略全面にスクリーン印刷法等を採用して印刷塗布した後、これを公知のフォトリソグラフィー技術を採用して所定のパターンにエッチングし、最後にこれを130〜180℃で約1時間程度加熱して硬化させることによって形成すればよい。
【0052】
かくして、また、本発明の半導体素子収納用パッケージの製造方法によれば、貫通穴4a内壁を上面から下面にかけて切削して切り欠き部Aを設け、切り欠き部Aにより貫通穴4a内壁の第1の金属層24を分断して複数の接続導体8の下地部分を形成した後、第1の金属層24をエッチングすることから、切削に発生した微小なバリもエッチングにより除去でき、その結果、高密度配線を行なっても、ボンディングパッド5や配線導体6同士の短絡がない。また、後からエッチングを行なうため、切削は1回で十分であり、切削工程を短縮できる。
【0053】
なお、本発明は上述の実施形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述の実施の形態例では、2枚の絶縁板4・9を接着した配線基板1を例に示したが、1枚の絶縁板の上面にボンディングパッド5と配線導体6と外部接続パッド10とを一体的に形成するとともに下面に接地および/または電源導体を形成して成る配線基板や、3枚以上の絶縁板を積層して成る配線基板を用いたものであってもよい。また、上述の実施の形態例における貫通穴4a・9aは、打ち抜き金型を用いたパンチングにより、あるいはレーザ加工機により形成してもよい。さらに、貫通孔12の加工はレーザ加工機を用いて行なっても良い。
【0054】
【発明の効果】
本発明の半導体素子収納用パッケージの製造方法によれば、貫通穴内壁に被着した第1の金属層を上面から下面にかけて切削して切り欠き部を設け、この切り欠き部により貫通穴内壁の第1の金属層を分断して複数の接続導体を形成し、しかる後、第1の金属層をエッチングすることから、切削の際に発生した微小なバリが第1の金属層の表面に残ることはなく、その結果、樹脂層と第1の金属層との密着性が良好となり、ボンディングパッドや接地および/または電源導体をめっきにより形成する際に、樹脂層の下にめっき液が潜り込んでエッチングで除去する部分の厚みが部分的に厚いものとなることはなく、ボンディングパッド間や接地および電源導体間のめっきを完全に除去することができ、接続信頼性に優れた半導体素子収納用パッケージとすることができる。また、エッチングの時間が長くなってしまうこともない。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの実施の形態の一例を示す断面図である。
【図2】図1に示す半導体素子収納用パッケージの斜視図である。
【図3】(a)および(b)は、図1に示す半導体素子収納用パッケージの配線基板の製造方法を説明するための要部拡大上面図である。
【図4】図1に示す半導体素子収納用パッケージの配線基板の製造方法を説明するための断面図である。
【図5】図1に示す半導体素子収納用パッケージの配線基板の製造方法を説明するための要部拡大断面図である。
【図6】図1に示す半導体素子収納用パッケージの配線基板の製造方法を説明するための要部拡大部分断面斜視図である。
【図7】図1に示す半導体素子収納用パッケージの配線基板の製造方法を説明するための要部拡大部分断面斜視図である。
【図8】図1に示す半導体素子収納用パッケージの配線基板の製造方法を説明するための要部拡大断面図である。
【図9】図1に示す半導体素子収納用パッケージの配線基板の製造方法を説明するための要部拡大断面図である。
【図10】図1に示す半導体素子収納用パッケージの配線基板の製造方法を説明するための要部拡大斜視図である。
【図11】図1に示す半導体素子収納用パッケージの配線基板の製造方法を説明するための断面図である。
【図12】図1に示す半導体素子収納用パッケージの配線基板の製造方法を説明するための断面図である。
【図13】図1に示す半導体素子収納用パッケージの配線基板の製造方法を説明するための断面図である。
【図14】図1に示す半導体素子収納用パッケージの配線基板の製造方法を説明するための断面図である。
【図15】従来の半導体素子収納用パッケージを示す断面図である。
【図16】従来の半導体素子収納用パッケージの斜視図である。
【符号の説明】
1・・・・・・・配線基板
2・・・・・・・放熱板
3・・・・・・・半導体素子
4、9・・・・・絶縁板
4a、9a・・・・・半導体素子を収容するための貫通穴
5・・・・・・・ボンディングパッド
6・・・・・・・配線導体
7・・・・・・・接地および/または電源導体
8・・・・・・・接続導体
24・・・・・・・第1の金属層
26・・・・・・・第2の金属層
A・・・・・・・切り欠き部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a package for housing a semiconductor element for housing a semiconductor element such as a semiconductor integrated circuit element and a method for manufacturing the same.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, a package for housing a semiconductor element for housing a semiconductor element such as an MPU is a wiring having a stepped through
[0003]
In this conventional package for housing semiconductor elements, the
[0004]
The
[0005]
According to this conventional package for housing a semiconductor element, the
[0006]
In this conventional package for housing semiconductor elements, the
[0007]
However, according to this conventional package for housing semiconductor elements, the plurality of connecting
[0008]
In order to solve such a problem, the applicant of the present application forms a connection conductor in Japanese Patent Application No. 2001-53177 by removing a portion of the slit S with a cutting tool from a metal layer deposited on the entire inner wall of the through hole. Proposed method to do. According to this method, the plurality of connecting conductors on the inner wall of the through hole are separated from each other by notches formed by cutting the inner wall of the through hole from the upper surface to the lower surface of the insulating plate at a portion corresponding to the ground and / or the boundary between the power supply conductors. Therefore, the notches formed by this cutting are reliably and well electrically insulated from each other.
[0009]
[Problems to be solved by the invention]
However, in the method proposed in Japanese Patent Application No. 2001-53177, the metal layer deposited on the entire inner surface of the through hole is formed by removing the slit S portion with a cutting tool, and then the upper surface of the insulating plate and The metal layer deposited on the entire lower surface is coated with a plating-resistant resin layer having an opening for forming a bonding pad and grounding and / or a power supply conductor, and then plated in this opening. . As a result, fine burrs generated when the slit S portion is removed by the cutting tool remain on the metal layer, the adhesion between the plating-resistant resin layer and the metal layer is reduced, and bonding pads, grounding and / or When the power supply conductor is formed by plating, the plating solution sinks under the anti-plating resin layer, and the thickness of the part that is later removed by etching or the like becomes partially thick. Plating between conductors could not be removed completely, and there was a problem that a short circuit was likely to occur between bonding pads and between ground and power supply conductors. In addition, there is a problem that the etching time becomes long.
[0010]
The present invention has been completed in view of such conventional problems, and an object of the present invention is to prevent an electrical short circuit between bonding pads or between a ground and a power supply conductor and to normally operate a semiconductor element accommodated therein. An object of the present invention is to provide a package for housing a semiconductor element.
[0011]
[Means for Solving the Problems]
The method for manufacturing a package for housing a semiconductor device of the present invention has a through hole for housing a semiconductor device in the center, and the first metal layer is deposited on the upper and lower surfaces and the entire inner wall of the through hole. A step of preparing an insulating plate, and cutting the inner wall of the through hole from the upper surface to the lower surface to provide a notch, and dividing the first metal layer of the inner wall of the through hole by the notch to form a plurality of connections Forming a base portion for a conductor; etching a surface of the first metal layer; and depositing a resin layer having openings of a predetermined pattern on the first metal layer on the upper surface and the lower surface. A step of depositing a second metal layer on the base metal portion and the first metal layer exposed in the opening; and peeling the resin layer and then exposing the exposed first metal layer Removed and part of the contact is formed on the upper surface. Is characterized in that sequentially carried out and forming a plurality of ground and / or power conductors connected to the connection conductor to the lower surface provided with a plurality of bonding pads connected to conductor.
[0012]
According to the method for manufacturing a package for housing a semiconductor element of the present invention, the first metal layer deposited on the inner wall of the through hole is cut from the upper surface to the lower surface to provide a notch, and the notch is used to form the inner wall of the through hole. Since the first metal layer is divided to form a plurality of connection conductors, and then the first metal layer is etched, minute burrs generated during cutting remain on the surface of the first metal layer. As a result, the adhesion between the resin layer and the first metal layer is improved, and when a bonding pad, grounding and / or power supply conductor is formed by plating, the plating solution sinks under the resin layer and is etched. In this case, the thickness of the part to be removed is not partly thick, and the plating between bonding pads and between the ground and power supply conductors can be completely removed. It is possible to the cage. Further, the etching time does not become long.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Next, a method for manufacturing a semiconductor element storage package according to the present invention will be described with reference to the accompanying drawings. FIG. 1 is a cross-sectional view showing an example of an embodiment of a package for housing a semiconductor element manufactured by the manufacturing method of the present invention, and FIG. 2 is a perspective view of the package for housing a semiconductor element shown in FIG. In this example, an example in which the semiconductor element storage package has a heat sink is shown. In the figure, reference numeral 1 denotes a wiring board, and 2 denotes a heat radiating plate, which mainly constitute a semiconductor element housing package for housing the
[0014]
The wiring substrate 1 has a through
[0015]
The insulating
[0016]
The
[0017]
The
[0018]
The
[0019]
The grounding and / or
[0020]
Further, the
[0021]
Further, the
[0022]
The
[0023]
The through
[0024]
Further, an insulating
[0025]
On the other hand, the
[0026]
Such a
[0027]
Further, the
[0028]
Further, in the present invention, as shown in FIG. 2, the
[0029]
If the thickness of the electroless copper plating layer of the connecting conductor is less than 0.5 μm, the surface of the insulating
[0030]
As shown in the enlarged top view of the main part in FIG. 3, the notch A is cut with a
[0031]
Further, when the width of the cutout portion A is less than 0.1 mm, it tends to be difficult to electrically insulate
[0032]
Furthermore, when the depth of the cutout portion A is less than 0.1 mm, there is a risk that the
[0033]
In such a package for housing a semiconductor element, the
[0034]
In such a package for housing a semiconductor element, a solder resist
[0035]
Next, a method for manufacturing the above-described semiconductor element storage package will be described.
First, as shown in a sectional view in FIG. 4, an insulating
[0036]
Next, as shown in an enlarged cross-sectional view of the main part in FIG. 5, a
[0037]
Next, as shown in an enlarged partial sectional perspective view in FIG. 6, the inner wall of the through
[0038]
Next, the surface of the
[0039]
According to the method for manufacturing a package for housing a semiconductor element of the present invention, the
[0040]
In such etching, for example, when the etching solution is made of hydrogen peroxide / dilute sulfuric acid-based etching solution, the semiconductor element housing package is about 1 in an etching solution having a concentration of 10 to 50% and a temperature of 25 to 50 ° C. This is performed by immersing for a minute, and under this condition, the arithmetic average roughness of the surface of the
[0041]
Next, as shown in an enlarged partial sectional perspective view in FIG. 7, a photosensitive resin layer is adhered onto the
[0042]
According to the method for manufacturing a package for housing a semiconductor element of the present invention, the inner wall of the through
[0043]
Next, as shown in an enlarged cross-sectional view of the main part in FIG. 8, a
[0044]
Next, as shown in an enlarged cross-sectional view of the main part in FIG. 9, the
[0045]
According to the method for manufacturing a package for housing a semiconductor element of the present invention, after the insulating
[0046]
On the other hand, as shown in the sectional view of FIG. 11, the insulating
[0047]
Next, as shown in a cross-sectional view in FIG. 12, the insulating
[0048]
Next, as shown in a cross-sectional view in FIG. 13, a plurality of through
[0049]
Next, as shown in a cross-sectional view in FIG. 14, an uncured thermosetting resin paste for the insulating
[0050]
Finally, the
[0051]
Furthermore, in the manufacturing method of the present invention, a solder resist
[0052]
Thus, according to the method for manufacturing a package for housing a semiconductor element of the present invention, the inner wall of the through
[0053]
In addition, this invention is not limited to the above-mentioned embodiment example, A various change is possible if it is the range which does not deviate from the summary of this invention. For example, in the above-described embodiment, the wiring board 1 in which the two insulating
[0054]
【The invention's effect】
According to the method for manufacturing a package for housing a semiconductor element of the present invention, the first metal layer deposited on the inner wall of the through hole is cut from the upper surface to the lower surface to provide a notch, and the notch is used to form the inner wall of the through hole. Since the first metal layer is divided to form a plurality of connection conductors, and then the first metal layer is etched, minute burrs generated during cutting remain on the surface of the first metal layer. As a result, the adhesion between the resin layer and the first metal layer is improved, and when the bonding pad, the ground and / or the power supply conductor is formed by plating, the plating solution enters under the resin layer. The thickness of the part to be removed by etching does not become partly thick, and the plating between bonding pads and between grounding and power supply conductors can be completely removed. It can be a cage. Further, the etching time does not become long.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing an example of an embodiment of a package for housing a semiconductor element of the present invention.
2 is a perspective view of the package for housing a semiconductor element shown in FIG. 1. FIG.
FIGS. 3A and 3B are enlarged top views of main parts for explaining a method of manufacturing a wiring board of the package for housing a semiconductor element shown in FIG. 1;
4 is a cross-sectional view for explaining a method of manufacturing a wiring board of the semiconductor element storage package shown in FIG. 1; FIG.
5 is an essential part enlarged cross-sectional view for describing a method for manufacturing a wiring board of the package for housing a semiconductor element shown in FIG. 1; FIG.
6 is an enlarged fragmentary partial cross-sectional perspective view for explaining a method of manufacturing a wiring board of the package for housing a semiconductor element shown in FIG. 1; FIG.
7 is an enlarged partial cross-sectional perspective view of a main part for explaining a method of manufacturing a wiring board of the package for housing a semiconductor element shown in FIG. 1; FIG.
8 is an essential part enlarged cross-sectional view for describing a method for manufacturing a wiring board of the package for housing a semiconductor element shown in FIG. 1; FIG.
9 is an essential part enlarged cross-sectional view for describing a method for manufacturing a wiring board of the package for housing a semiconductor element shown in FIG. 1; FIG.
10 is an essential part enlarged perspective view for explaining a method for manufacturing a wiring board of the package for housing a semiconductor element shown in FIG. 1; FIG.
11 is a cross-sectional view for explaining the method of manufacturing the wiring board of the semiconductor element housing package shown in FIG. 1; FIG.
12 is a cross-sectional view for explaining a method of manufacturing the wiring board of the semiconductor element storage package shown in FIG. 1; FIG.
13 is a cross-sectional view for explaining a method for manufacturing the wiring board of the semiconductor element storage package shown in FIG. 1; FIG.
14 is a cross-sectional view for explaining a method for manufacturing the wiring board of the semiconductor element storage package shown in FIG. 1; FIG.
FIG. 15 is a cross-sectional view showing a conventional package for housing semiconductor elements.
FIG. 16 is a perspective view of a conventional semiconductor element housing package.
[Explanation of symbols]
1 .... Wiring board
2 ..... Heat sink
3 .... Semiconductor element
4, 9 ... Insulation plate
4a, 9a ... Through holes for accommodating semiconductor elements
5 .. Bonding pad
6. Wiring conductor
7 ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ Grounding and / or power supply conductor
8 .... Connection conductor
24 ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ First metal layer
26 ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ Second metal layer
A ......... Notch
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002222746A JP3872395B2 (en) | 2002-07-31 | 2002-07-31 | Manufacturing method of semiconductor element storage package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002222746A JP3872395B2 (en) | 2002-07-31 | 2002-07-31 | Manufacturing method of semiconductor element storage package |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004063962A JP2004063962A (en) | 2004-02-26 |
JP3872395B2 true JP3872395B2 (en) | 2007-01-24 |
Family
ID=31942691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002222746A Expired - Fee Related JP3872395B2 (en) | 2002-07-31 | 2002-07-31 | Manufacturing method of semiconductor element storage package |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3872395B2 (en) |
-
2002
- 2002-07-31 JP JP2002222746A patent/JP3872395B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004063962A (en) | 2004-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5100081B2 (en) | Electronic component-mounted multilayer wiring board and manufacturing method thereof | |
JP2002026187A (en) | Semiconductor package and manufacturing method therefor | |
KR20050033821A (en) | Semiconductor device and method of fabricating the same | |
JP3946659B2 (en) | High heat dissipation plastic package and manufacturing method thereof | |
JP4266717B2 (en) | Manufacturing method of semiconductor device | |
JP4574035B2 (en) | Manufacturing method of semiconductor element storage package | |
JP3872395B2 (en) | Manufacturing method of semiconductor element storage package | |
JP2005072085A (en) | Method of manufacturing wiring board and wiring board | |
JPH08130372A (en) | Manufacture of multilayer printed wiring board | |
JP2001077536A (en) | Printed wiring board with built-in electronic circuit board, and manufacture thereof | |
JP3854131B2 (en) | Wiring board with heat sink | |
JP2002217328A (en) | Package for containing semiconductor element | |
JP2003338579A (en) | Wiring board with radiator plate | |
JPH09199632A (en) | Electronic component mounting substrate and its fabrication method | |
JP2002217327A (en) | Package for containing semiconductor element and its manufacturing method | |
JP4080357B2 (en) | Manufacturing method of high heat dissipation plastic package | |
JP2002076170A (en) | Package for semiconductor element storage and its manufacturing method | |
JP2003282771A (en) | Wiring board with heat sink plate | |
JP2000200855A (en) | Pga-type wiring board, manufacture thereof and semiconductor device | |
JP4364231B2 (en) | High heat dissipation plastic package | |
JP2001291800A (en) | Package for electronic component | |
JP2005051012A (en) | High heat radiating plastic package and its manufacturing method | |
JP3667846B2 (en) | Method for manufacturing hybrid integrated circuit device | |
JP2001102480A (en) | Semiconductor package and manufacturing method thereof | |
JP2001244381A (en) | Substrate for mounting semiconductor chip, semiconductor device, and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060904 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061019 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |