JP3870532B2 - ドライバ回路とこれを具備した集積回路およびドライバ回路の動作方法 - Google Patents
ドライバ回路とこれを具備した集積回路およびドライバ回路の動作方法 Download PDFInfo
- Publication number
- JP3870532B2 JP3870532B2 JP03622198A JP3622198A JP3870532B2 JP 3870532 B2 JP3870532 B2 JP 3870532B2 JP 03622198 A JP03622198 A JP 03622198A JP 3622198 A JP3622198 A JP 3622198A JP 3870532 B2 JP3870532 B2 JP 3870532B2
- Authority
- JP
- Japan
- Prior art keywords
- driver circuit
- power supply
- ecl
- ttl
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は集積回路（ＩＣ）のインターフェース用回路に関する。
【０００２】
【従来の技術】
一般に論理用ＩＣとしてＴＴＬ／Ｃ−ＭＯＳファミリやＥＣＬファミリがよく知られている。これらのファミリはそれぞれ特有の論理レベルを有していて、異種レベル間の接続にはレベル変換用のＩＣを用いなければならなかった。これはファミリ間の論理レベルの仕様が大きく異なっているためであって、これまで複数の論理レベルの中の、選択された論理レベルに対応して出力形態を変化させるドライバ回路は実用化されていなかった。
【０００３】
図４は従来のＥＣＬ（Emitter Coupled Logic ）ドライバ回路の１例であって、内部入力端子Ｘin、Ｙinから入力された信号は、ＥＣＬドライバ回路の出力段を構成するトランジスタＱ91のエミッタから引き出された出力端子２０からインターフェース用信号としてレベル変換され、出力される。
【０００４】
また、図５は従来のＴＴＬ（Transistor-Transistor Logic ）ドライバ回路の１例であって、内部入力端子Ｘin、Ｙinから入力された信号は、ＴＴＬドライバ回路の出力段を構成するトランジスタＱ91のエミッタとトランジスタＱ92のコレクタの接続点から引き出された出力端子３０からインターフェース用信号としてレベル変換され、出力される。
【０００５】
さて、上述した状況下にあって、特定のＩＣでは接続される相手側の装置によって、ＴＴＬ仕様でインターフェースをしたり、ＥＣＬ仕様でインターフェースをするということが頻繁に生じるものであった。従ってそれぞれのインターフェース仕様に対応するためにはドライバ回路だけを変更したＩＣを生産する必要があり、これは、特に少量生産においては極めて効率の悪いことであった。一方、ユーザーにとっても使用するＩＣが、装置に合致するインターフェース仕様で出力されていなければ、合致させるための変換回路を設けなければならず、煩雑でコストアップになるものであった。
【０００６】
【発明が解決しようとする課題】
従って本発明は、複数のインターフェース仕様の中で、選択された仕様で同一の出力端子から出力することが可能なドライバ回路と、このドライバ回路を具備したＩＣおよびドライバ回路の動作方法を提供することを課題とする。
【０００７】
【課題を解決するための手段】
本発明は上記課題に鑑みなされたものであって、電気信号を入力してＥＣＬ仕様の電気信号を出力するＥＣＬドライバ回路と、電気信号を入力してＴＴＬ仕様の電気信号を出力するＴＴＬドライバ回路と、前記ＥＣＬドライバ回路および前記ＴＴＬドライバ回路に共通する出力端子と、前記ＥＣＬドライバ回路の出力段の回路および前記ＴＴＬドライバ回路の出力段の回路に第１の電源電圧を入力する第１の電源入力端子と、前記ＥＣＬドライバ回路の出力段の回路に前記第１の電源電圧よりも低い第２の電源電圧を入力する第２の電源入力端子と、前記ＴＴＬドライバ回路の出力段の回路に第３の電源電圧を入力する第３の電源入力端子と、を具備したことを特徴とするドライバ回路を構成する。
【０００８】
また、前記ＥＣＬドライバ回路の出力段のトランジスタを、前記ＴＴＬドライバ回路の出力段の一方のトランジスタに共用してドライバ回路を構成する。
【０００９】
また、上記ドライバ回路を具備した集積回路を形成して、上記課題を解決する。
また、本発明では、電気信号を入力してＥＣＬ仕様の電気信号を出力するＥＣＬドライバ回路と、電気信号を入力してＴＴＬ仕様の電気信号を出力するＴＴＬドライバ回路と、前記ＥＣＬドライバ回路および前記ＴＴＬドライバ回路に共通する出力端子と、前記ＥＣＬドライバ回路の出力段の回路および前記ＴＴＬドライバ回路の出力段の回路に第１の電源電圧を入力する第１の電源入力端子と、前記ＥＣＬドライバ回路の出力段の回路に前記第１の電源電圧よりも低い第２の電源電圧を入力する第２の電源入力端子と、前記ＴＴＬドライバ回路の出力段の回路に第３の電源電圧を入力する第３の電源入力端子と、を具備したドライバ回路の動作方法において、前記第３の電源電圧を前記第１の電源電圧と同一にすることにより、前記ＥＣＬドライバ回路よりＥＣＬ仕様の電気信号を出力させるドライバ回路の動作方法が提供される。
さらに、本発明では、電気信号を入力してＥＣＬ仕様の電気信号を出力するＥＣＬドライバ回路と、電気信号を入力してＴＴＬ仕様の電気信号を出力するＴＴＬドライバ回路と、前記ＥＣＬドライバ回路および前記ＴＴＬドライバ回路に共通する出力端子と、前記ＥＣＬドライバ回路の出力段の回路および前記ＴＴＬドライバ回路の出力段の回路に第１の電源電圧を入力する第１の電源入力端子と、前記ＥＣＬドライバ回路の出力段の回路に前記第１の電源電圧よりも低い第２の電源電圧を入力する第２の電源入力端子と、前記ＴＴＬドライバ回路の出力段の回路に第３の電源電圧を入力する第３の電源入力端子と、を具備したドライバ回路の動作方法において、前記第３の電源電圧を前記第２の電源電圧と同一にすることにより、前記ＴＴＬドライバ回路よりＴＴＬ仕様の電気信号を出力させるドライバ回路の動作方法が提供される。
【００１０】
ＴＴＬドライバ回路とＥＣＬドライバ回路とがＩＣに内蔵されていて、電源入力端子からの印加電圧に対応してドライバ回路が選択され、そのドライバ回路で作成されたインターフェース用信号が共通の出力端子から出力される。
【００１１】
【発明の実施の形態】
本発明の実施の形態について図１ないし図３を参照して説明する。ここで図１は本発明にかかわる、ＴＴＬ仕様とＥＣＬ仕様の両用のドライバ回路の構成を示す図であり、図２はその両用のドライバ回路のＥＣＬ動作を説明するための図であり、図３はその両用のドライバ回路のＴＴＬ動作を説明するための図である。
【００１２】
通常、バイポーラＩＣのＴＴＬドライバ回路においては、２つの出力用トランジスタを縦に接続して、出力「Ｌ」時には下段のトランジスタがＯＮ、上段のトランジスタがＯＦＦとなり、一方、出力「Ｈ」時には上段のトランジスタがＯＮ、下段のトランジスタがＯＦＦとなるように働いてインターフェース用信号が出力される。また、ＥＣＬドライバ回路においては１つの出力用トランジスタをエミッタフォロワとしインターフェース用信号を出力する。
【００１３】
さて、本発明の実施の形態は図１に示すように、ＴＴＬドライバ回路とＥＣＬドライバ回路とを併設し、且つ、ＴＴＬドライバ回路の上段のトランジスタＱ91をＥＣＬドライバ回路と共用させたものであって、ＴＴＬドライバ回路として用いるときは上下のトランジスタＱ91、Ｑ92を共に作動させ、一方、ＥＣＬドライバ回路としては下段のトランジスタＱ92の作動を停止さ、上段のトランジスタＱ91のみを作動させて用いるものである。
【００１４】
即ち、電源入力端子１１の電位をＴＴＬドライバ回路の接地電位ＶEEとすれば、上下のトランジスタＱ91、Ｑ92が作動可能となり、ＴＴＬドライバ回路として働く。また、電源入力端子１１の電位を、ＴＴＬドライバ回路の接地電位ＶEEより高くし、下段のトランジスタＱ92が作動停止する電位にすることでＥＣＬドライバ回路として働くことになる。
【００１５】
上述したように、本発明のドライバ回路は電源入力端子１１に印加する電位によってＴＴＬ仕様、あるいはＥＣＬ仕様のインターフェース用信号を共通の出力端子１０から出力することが可能となる。
尚、通常のＩＣにおいて、出力用のトランジスタＱ91、Ｑ92を形成するための面積は他のトランジスタの数十倍程度であるのが一般的である。
【００１６】
つぎに、本発明のドライバ回路の動作について説明する。
まず、ＥＣＬドライバ回路としての動作について図２を参照して説明する。
Ｖ1 は外部電源電圧ＶCCであり、通常３〜５Ｖ程度である。Ｖ2 は電源入力端子１１と外部電源間に接続された０〜１Ｖ程度のオフセット用外部電源であり、これによって図２の破線内のブロックには電流が流れず作動停止状態になる。従って、内部入力端子Ｘin、Ｙinに加えられた信号は、上段のＥＣＬドライバ回路のみが作動可能であるため、トランジスタＱ91でエミッタフォロワされて負荷抵抗ＲL に出力として現れる。
【００１７】
このときトランジスタＱ91のベース電位は、トランジスタＱ91を共用するためにベースに挿入される抵抗Ｒ55と電流ｉR55 とによる電圧Ｒ55×ｉR55 の値だけ降下する。しかしながら、通常、電源ＶCCと抵抗Ｒ55との間にある抵抗Ｒ54の抵抗値と抵抗Ｒ55の抵抗値は桁数において略同じものを用いるのに対して、抵抗Ｒ54を流れる電流ｉR54 は
ｉQ91b＜＜Ｉ54＜Ｉ54＋ｉR55 ＝ｉR54
の関係にあって、ＴＴＬドライバ回路は作動していないので
ｉR55 ＝ｉQ91b＜＜ｉR54
従って、
Ｒ54×ｉR54 ＞＞Ｒ55×ｉR55
であるので抵抗Ｒ55を挿入した影響は無視できる。
【００１８】
ＥＣＬ出力の「Ｈ」および「Ｌ」レベルは、トランジスタＱ91の電流増幅率をｈFEQ91 、出力端子電流をＩOUT と表せば、
出力「Ｈ」時の出力Ｖout は
Ｖout
＝ＶCC−（Ｒ54＋Ｒ55）×ｉQ91b−ＶBEQ91
≒ＶCC−（Ｒ54＋Ｒ55）×ＩOUT ／ｈFEQ91 −ＶBEQ91
また、出力「Ｌ」時の出力Ｖout は
Ｖout
＝ＶCC−（Ｒ54×ｉR54 ＋Ｒ55×ｉQ91b）−ＶBEQ91
≒ＶCC−（Ｒ54×Ｉ54＋Ｒ55×ＩOUT ／ｈFEQ91 ）−ＶBEQ91
で与えられる。ここで、ＶBEQ91 はトランジスタＱ91のベース・エミッタ間電圧である。
【００１９】
つぎに、ＴＴＬドライバとしての動作について図３を参照して説明する。
ＴＴＬ動作では電源入力端子１１はＶEEが与えられ、ＥＣＬドライバ回路とＴＴＬドライバ回路の両方が作動する。即ち、上述したＥＣＬドライバ回路で作動したトランジスタＱ91とトランジスタＱ92とが共に作動する状態になる。
【００２０】
内部入力端子Ｘin、Ｙinに加えられた信号がＸin＞Ｙinの場合、出力端子１０からの出力は「Ｈ」であるが、ＴＴＬドライバ回路のトランジスタＱ20およびトランジスタＱ92は共にＯＦＦであり、ＥＣＬドライバ回路のトランジスタＱ57もＯＦＦであるので、
出力「Ｈ」時の出力Ｖout は
Ｖout
＝ＶCC−（Ｒ54＋Ｒ55）×ｉQ91b−ＶBEQ91
≒ＶCC−（Ｒ54＋Ｒ55）×ＩOUT ／ｈFEQ91 −ＶBEQ91
となる。
【００２１】
一方、内部入力端子Ｘin、Ｙinに加えられた信号がＸin＜Ｙinの場合、出力端子１０からの出力は「Ｌ」であるが、ＴＴＬドライバ回路のトランジスタＱ20およびトランジスタＱ92、ＥＣＬドライバ回路のトランジスタＱ57はＯＮ状態である。このときＴＴＬ出力が「Ｌ」（通常０．４Ｖ以下）となるためにはトランジスタＱ91はＯＦＦしなければならない。このためにトランジスタＱ91のベース電位は約０．８Ｖ以下に下がっている必要がある。
これは
トランジスタＱ91のベース電位
＝ＶCC−Ｒ54×（Ｉ54＋ｉQ20c）−Ｒ55×ｉQ20c
≦０．８Ｖ
となるようなトランジスタＱ20のコレクタ電流ｉQ20cを流すことにより実現できるものである。
【００２２】
従って、上述したようにしてＴＴＬ仕様とＥＣＬ仕様を切り換えて使用できるドライバ回路を構成することができ、このドライバ回路をＩＣの出力段に用いることにより、接続される相手側回路のインターフェース仕様にかかわることなく接続が可能となる。
【００２３】
また、このドライバ回路をＥＣＬ仕様で用いる場合は、ＴＴＬドライバ回路の電源入力端子１１の電圧ＶEEを電源電圧ＶCC〜ＶCC−１Ｖ程度に設定するため、電圧ＶEEと接続されているＴＴＬドライバ回路は作動せず、この部分（図２の破線部）には電流は流れない。一方、ＴＴＬ仕様で用いる場合は、ＥＣＬドライバ回路にも電流が流れるが、通常、ＥＣＬドライバ回路のバイアス電流はＴＴＬドライバ回路のそれに較べて極めて少ないため、ＩＣ全体としての消費電力の増加が問題となる虞れはない。
【００２４】
また、ＴＴＬドライバ回路およびＥＣＬドライバ回路の２つの回路を有するが、ＩＣレイアウト上、最も面積に影響する出力用トランジスタの数は従来のＴＴＬドライバ回路の場合と同数の構成ででき、従ってチップ面積の増加は殆どない。
【００２５】
尚、本発明を実現するためには上述した回路構成例に限定されることはなく、本発明の技術的思想を実現するいかなる回路構成でもよいことは当然である。
【００２６】
【発明の効果】
以上の説明から明らかなように、本発明によれば、相手側の装置のインターフェース仕様が異なっていても外部に変換用の回路を付加することなく接続することが可能となる。
また、インターフェース仕様を繰り返し変更でき、仕様を変更するための専用回路が不要である。
【００２７】
また、１種類のＩＣで多様なインターフェース仕様に対応できるため、特に少量生産におけるＩＣの製造効率が向上し、また、ＩＣの管理も容易になる。
【図面の簡単な説明】
【図１】 本発明にかかわる、ＴＴＬ仕様とＥＣＬ仕様の両用のドライバ回路の構成を示す図である。
【図２】 図１に示す両用のドライバ回路のＥＣＬ動作を説明するための図である。
【図３】 図１に示す両用のドライバ回路のＴＴＬ動作を説明するための図である。
【図４】 従来のＥＣＬドライバ回路の動作を説明するための図である。
【図５】 従来のＴＴＬドライバ回路の動作を説明するための図である。
【符号の説明】
１０、２０、３０…出力端子、１１…電源入力端子、Ｘin、Ｙin…内部入力端子、Ｖ1 …外部電源、Ｖ2 …オフセット用外部電源
【発明の属する技術分野】
本発明は集積回路（ＩＣ）のインターフェース用回路に関する。
【０００２】
【従来の技術】
一般に論理用ＩＣとしてＴＴＬ／Ｃ−ＭＯＳファミリやＥＣＬファミリがよく知られている。これらのファミリはそれぞれ特有の論理レベルを有していて、異種レベル間の接続にはレベル変換用のＩＣを用いなければならなかった。これはファミリ間の論理レベルの仕様が大きく異なっているためであって、これまで複数の論理レベルの中の、選択された論理レベルに対応して出力形態を変化させるドライバ回路は実用化されていなかった。
【０００３】
図４は従来のＥＣＬ（Emitter Coupled Logic ）ドライバ回路の１例であって、内部入力端子Ｘin、Ｙinから入力された信号は、ＥＣＬドライバ回路の出力段を構成するトランジスタＱ91のエミッタから引き出された出力端子２０からインターフェース用信号としてレベル変換され、出力される。
【０００４】
また、図５は従来のＴＴＬ（Transistor-Transistor Logic ）ドライバ回路の１例であって、内部入力端子Ｘin、Ｙinから入力された信号は、ＴＴＬドライバ回路の出力段を構成するトランジスタＱ91のエミッタとトランジスタＱ92のコレクタの接続点から引き出された出力端子３０からインターフェース用信号としてレベル変換され、出力される。
【０００５】
さて、上述した状況下にあって、特定のＩＣでは接続される相手側の装置によって、ＴＴＬ仕様でインターフェースをしたり、ＥＣＬ仕様でインターフェースをするということが頻繁に生じるものであった。従ってそれぞれのインターフェース仕様に対応するためにはドライバ回路だけを変更したＩＣを生産する必要があり、これは、特に少量生産においては極めて効率の悪いことであった。一方、ユーザーにとっても使用するＩＣが、装置に合致するインターフェース仕様で出力されていなければ、合致させるための変換回路を設けなければならず、煩雑でコストアップになるものであった。
【０００６】
【発明が解決しようとする課題】
従って本発明は、複数のインターフェース仕様の中で、選択された仕様で同一の出力端子から出力することが可能なドライバ回路と、このドライバ回路を具備したＩＣおよびドライバ回路の動作方法を提供することを課題とする。
【０００７】
【課題を解決するための手段】
本発明は上記課題に鑑みなされたものであって、電気信号を入力してＥＣＬ仕様の電気信号を出力するＥＣＬドライバ回路と、電気信号を入力してＴＴＬ仕様の電気信号を出力するＴＴＬドライバ回路と、前記ＥＣＬドライバ回路および前記ＴＴＬドライバ回路に共通する出力端子と、前記ＥＣＬドライバ回路の出力段の回路および前記ＴＴＬドライバ回路の出力段の回路に第１の電源電圧を入力する第１の電源入力端子と、前記ＥＣＬドライバ回路の出力段の回路に前記第１の電源電圧よりも低い第２の電源電圧を入力する第２の電源入力端子と、前記ＴＴＬドライバ回路の出力段の回路に第３の電源電圧を入力する第３の電源入力端子と、を具備したことを特徴とするドライバ回路を構成する。
【０００８】
また、前記ＥＣＬドライバ回路の出力段のトランジスタを、前記ＴＴＬドライバ回路の出力段の一方のトランジスタに共用してドライバ回路を構成する。
【０００９】
また、上記ドライバ回路を具備した集積回路を形成して、上記課題を解決する。
また、本発明では、電気信号を入力してＥＣＬ仕様の電気信号を出力するＥＣＬドライバ回路と、電気信号を入力してＴＴＬ仕様の電気信号を出力するＴＴＬドライバ回路と、前記ＥＣＬドライバ回路および前記ＴＴＬドライバ回路に共通する出力端子と、前記ＥＣＬドライバ回路の出力段の回路および前記ＴＴＬドライバ回路の出力段の回路に第１の電源電圧を入力する第１の電源入力端子と、前記ＥＣＬドライバ回路の出力段の回路に前記第１の電源電圧よりも低い第２の電源電圧を入力する第２の電源入力端子と、前記ＴＴＬドライバ回路の出力段の回路に第３の電源電圧を入力する第３の電源入力端子と、を具備したドライバ回路の動作方法において、前記第３の電源電圧を前記第１の電源電圧と同一にすることにより、前記ＥＣＬドライバ回路よりＥＣＬ仕様の電気信号を出力させるドライバ回路の動作方法が提供される。
さらに、本発明では、電気信号を入力してＥＣＬ仕様の電気信号を出力するＥＣＬドライバ回路と、電気信号を入力してＴＴＬ仕様の電気信号を出力するＴＴＬドライバ回路と、前記ＥＣＬドライバ回路および前記ＴＴＬドライバ回路に共通する出力端子と、前記ＥＣＬドライバ回路の出力段の回路および前記ＴＴＬドライバ回路の出力段の回路に第１の電源電圧を入力する第１の電源入力端子と、前記ＥＣＬドライバ回路の出力段の回路に前記第１の電源電圧よりも低い第２の電源電圧を入力する第２の電源入力端子と、前記ＴＴＬドライバ回路の出力段の回路に第３の電源電圧を入力する第３の電源入力端子と、を具備したドライバ回路の動作方法において、前記第３の電源電圧を前記第２の電源電圧と同一にすることにより、前記ＴＴＬドライバ回路よりＴＴＬ仕様の電気信号を出力させるドライバ回路の動作方法が提供される。
【００１０】
ＴＴＬドライバ回路とＥＣＬドライバ回路とがＩＣに内蔵されていて、電源入力端子からの印加電圧に対応してドライバ回路が選択され、そのドライバ回路で作成されたインターフェース用信号が共通の出力端子から出力される。
【００１１】
【発明の実施の形態】
本発明の実施の形態について図１ないし図３を参照して説明する。ここで図１は本発明にかかわる、ＴＴＬ仕様とＥＣＬ仕様の両用のドライバ回路の構成を示す図であり、図２はその両用のドライバ回路のＥＣＬ動作を説明するための図であり、図３はその両用のドライバ回路のＴＴＬ動作を説明するための図である。
【００１２】
通常、バイポーラＩＣのＴＴＬドライバ回路においては、２つの出力用トランジスタを縦に接続して、出力「Ｌ」時には下段のトランジスタがＯＮ、上段のトランジスタがＯＦＦとなり、一方、出力「Ｈ」時には上段のトランジスタがＯＮ、下段のトランジスタがＯＦＦとなるように働いてインターフェース用信号が出力される。また、ＥＣＬドライバ回路においては１つの出力用トランジスタをエミッタフォロワとしインターフェース用信号を出力する。
【００１３】
さて、本発明の実施の形態は図１に示すように、ＴＴＬドライバ回路とＥＣＬドライバ回路とを併設し、且つ、ＴＴＬドライバ回路の上段のトランジスタＱ91をＥＣＬドライバ回路と共用させたものであって、ＴＴＬドライバ回路として用いるときは上下のトランジスタＱ91、Ｑ92を共に作動させ、一方、ＥＣＬドライバ回路としては下段のトランジスタＱ92の作動を停止さ、上段のトランジスタＱ91のみを作動させて用いるものである。
【００１４】
即ち、電源入力端子１１の電位をＴＴＬドライバ回路の接地電位ＶEEとすれば、上下のトランジスタＱ91、Ｑ92が作動可能となり、ＴＴＬドライバ回路として働く。また、電源入力端子１１の電位を、ＴＴＬドライバ回路の接地電位ＶEEより高くし、下段のトランジスタＱ92が作動停止する電位にすることでＥＣＬドライバ回路として働くことになる。
【００１５】
上述したように、本発明のドライバ回路は電源入力端子１１に印加する電位によってＴＴＬ仕様、あるいはＥＣＬ仕様のインターフェース用信号を共通の出力端子１０から出力することが可能となる。
尚、通常のＩＣにおいて、出力用のトランジスタＱ91、Ｑ92を形成するための面積は他のトランジスタの数十倍程度であるのが一般的である。
【００１６】
つぎに、本発明のドライバ回路の動作について説明する。
まず、ＥＣＬドライバ回路としての動作について図２を参照して説明する。
Ｖ1 は外部電源電圧ＶCCであり、通常３〜５Ｖ程度である。Ｖ2 は電源入力端子１１と外部電源間に接続された０〜１Ｖ程度のオフセット用外部電源であり、これによって図２の破線内のブロックには電流が流れず作動停止状態になる。従って、内部入力端子Ｘin、Ｙinに加えられた信号は、上段のＥＣＬドライバ回路のみが作動可能であるため、トランジスタＱ91でエミッタフォロワされて負荷抵抗ＲL に出力として現れる。
【００１７】
このときトランジスタＱ91のベース電位は、トランジスタＱ91を共用するためにベースに挿入される抵抗Ｒ55と電流ｉR55 とによる電圧Ｒ55×ｉR55 の値だけ降下する。しかしながら、通常、電源ＶCCと抵抗Ｒ55との間にある抵抗Ｒ54の抵抗値と抵抗Ｒ55の抵抗値は桁数において略同じものを用いるのに対して、抵抗Ｒ54を流れる電流ｉR54 は
ｉQ91b＜＜Ｉ54＜Ｉ54＋ｉR55 ＝ｉR54
の関係にあって、ＴＴＬドライバ回路は作動していないので
ｉR55 ＝ｉQ91b＜＜ｉR54
従って、
Ｒ54×ｉR54 ＞＞Ｒ55×ｉR55
であるので抵抗Ｒ55を挿入した影響は無視できる。
【００１８】
ＥＣＬ出力の「Ｈ」および「Ｌ」レベルは、トランジスタＱ91の電流増幅率をｈFEQ91 、出力端子電流をＩOUT と表せば、
出力「Ｈ」時の出力Ｖout は
Ｖout
＝ＶCC−（Ｒ54＋Ｒ55）×ｉQ91b−ＶBEQ91
≒ＶCC−（Ｒ54＋Ｒ55）×ＩOUT ／ｈFEQ91 −ＶBEQ91
また、出力「Ｌ」時の出力Ｖout は
Ｖout
＝ＶCC−（Ｒ54×ｉR54 ＋Ｒ55×ｉQ91b）−ＶBEQ91
≒ＶCC−（Ｒ54×Ｉ54＋Ｒ55×ＩOUT ／ｈFEQ91 ）−ＶBEQ91
で与えられる。ここで、ＶBEQ91 はトランジスタＱ91のベース・エミッタ間電圧である。
【００１９】
つぎに、ＴＴＬドライバとしての動作について図３を参照して説明する。
ＴＴＬ動作では電源入力端子１１はＶEEが与えられ、ＥＣＬドライバ回路とＴＴＬドライバ回路の両方が作動する。即ち、上述したＥＣＬドライバ回路で作動したトランジスタＱ91とトランジスタＱ92とが共に作動する状態になる。
【００２０】
内部入力端子Ｘin、Ｙinに加えられた信号がＸin＞Ｙinの場合、出力端子１０からの出力は「Ｈ」であるが、ＴＴＬドライバ回路のトランジスタＱ20およびトランジスタＱ92は共にＯＦＦであり、ＥＣＬドライバ回路のトランジスタＱ57もＯＦＦであるので、
出力「Ｈ」時の出力Ｖout は
Ｖout
＝ＶCC−（Ｒ54＋Ｒ55）×ｉQ91b−ＶBEQ91
≒ＶCC−（Ｒ54＋Ｒ55）×ＩOUT ／ｈFEQ91 −ＶBEQ91
となる。
【００２１】
一方、内部入力端子Ｘin、Ｙinに加えられた信号がＸin＜Ｙinの場合、出力端子１０からの出力は「Ｌ」であるが、ＴＴＬドライバ回路のトランジスタＱ20およびトランジスタＱ92、ＥＣＬドライバ回路のトランジスタＱ57はＯＮ状態である。このときＴＴＬ出力が「Ｌ」（通常０．４Ｖ以下）となるためにはトランジスタＱ91はＯＦＦしなければならない。このためにトランジスタＱ91のベース電位は約０．８Ｖ以下に下がっている必要がある。
これは
トランジスタＱ91のベース電位
＝ＶCC−Ｒ54×（Ｉ54＋ｉQ20c）−Ｒ55×ｉQ20c
≦０．８Ｖ
となるようなトランジスタＱ20のコレクタ電流ｉQ20cを流すことにより実現できるものである。
【００２２】
従って、上述したようにしてＴＴＬ仕様とＥＣＬ仕様を切り換えて使用できるドライバ回路を構成することができ、このドライバ回路をＩＣの出力段に用いることにより、接続される相手側回路のインターフェース仕様にかかわることなく接続が可能となる。
【００２３】
また、このドライバ回路をＥＣＬ仕様で用いる場合は、ＴＴＬドライバ回路の電源入力端子１１の電圧ＶEEを電源電圧ＶCC〜ＶCC−１Ｖ程度に設定するため、電圧ＶEEと接続されているＴＴＬドライバ回路は作動せず、この部分（図２の破線部）には電流は流れない。一方、ＴＴＬ仕様で用いる場合は、ＥＣＬドライバ回路にも電流が流れるが、通常、ＥＣＬドライバ回路のバイアス電流はＴＴＬドライバ回路のそれに較べて極めて少ないため、ＩＣ全体としての消費電力の増加が問題となる虞れはない。
【００２４】
また、ＴＴＬドライバ回路およびＥＣＬドライバ回路の２つの回路を有するが、ＩＣレイアウト上、最も面積に影響する出力用トランジスタの数は従来のＴＴＬドライバ回路の場合と同数の構成ででき、従ってチップ面積の増加は殆どない。
【００２５】
尚、本発明を実現するためには上述した回路構成例に限定されることはなく、本発明の技術的思想を実現するいかなる回路構成でもよいことは当然である。
【００２６】
【発明の効果】
以上の説明から明らかなように、本発明によれば、相手側の装置のインターフェース仕様が異なっていても外部に変換用の回路を付加することなく接続することが可能となる。
また、インターフェース仕様を繰り返し変更でき、仕様を変更するための専用回路が不要である。
【００２７】
また、１種類のＩＣで多様なインターフェース仕様に対応できるため、特に少量生産におけるＩＣの製造効率が向上し、また、ＩＣの管理も容易になる。
【図面の簡単な説明】
【図１】 本発明にかかわる、ＴＴＬ仕様とＥＣＬ仕様の両用のドライバ回路の構成を示す図である。
【図２】 図１に示す両用のドライバ回路のＥＣＬ動作を説明するための図である。
【図３】 図１に示す両用のドライバ回路のＴＴＬ動作を説明するための図である。
【図４】 従来のＥＣＬドライバ回路の動作を説明するための図である。
【図５】 従来のＴＴＬドライバ回路の動作を説明するための図である。
【符号の説明】
１０、２０、３０…出力端子、１１…電源入力端子、Ｘin、Ｙin…内部入力端子、Ｖ1 …外部電源、Ｖ2 …オフセット用外部電源
Claims (5)
- 電気信号を入力してＥＣＬ仕様の電気信号を出力するＥＣＬドライバ回路と、
電気信号を入力してＴＴＬ仕様の電気信号を出力するＴＴＬドライバ回路と、
前記ＥＣＬドライバ回路および前記ＴＴＬドライバ回路に共通する出力端子と、
前記ＥＣＬドライバ回路の出力段の回路および前記ＴＴＬドライバ回路の出力段の回路に第１の電源電圧を入力する第１の電源入力端子と、
前記ＥＣＬドライバ回路の出力段の回路に前記第１の電源電圧よりも低い第２の電源電圧を入力する第２の電源入力端子と、
前記ＴＴＬドライバ回路の出力段の回路に第３の電源電圧を入力する第３の電源入力端子と、
を具備したことを特徴とするドライバ回路。 - 前記ＥＣＬドライバ回路の出力段のトランジスタは、前記ＴＴＬドライバ回路の出力段の一方のトランジスタに共用された構成であることを特徴とする請求項１に記載のドライバ回路。
- 請求項１に記載のドライバ回路を具備していることを特徴とする集積回路。
- 電気信号を入力してＥＣＬ仕様の電気信号を出力するＥＣＬドライバ回路と、電気信号を入力してＴＴＬ仕様の電気信号を出力するＴＴＬドライバ回路と、前記ＥＣＬドライバ回路および前記ＴＴＬドライバ回路に共通する出力端子と、前記ＥＣＬドライバ回路の出力段の回路および前記ＴＴＬドライバ回路の出力段の回路に第１の電源電圧を入力する第１の電源入力端子と、前記ＥＣＬドライバ回路の出力段の回路に前記第１の電源電圧よりも低い第２の電源電圧を入力する第２の電源入力端子と、前記ＴＴＬドライバ回路の出力段の回路に第３の電源電圧を入力する第３の電源入力端子と、を具備したドライバ回路の動作方法において、
前記第３の電源電圧を前記第１の電源電圧と同一にすることにより、前記ＥＣＬドライバ回路よりＥＣＬ仕様の電気信号を出力させるドライバ回路の動作方法。 - 電気信号を入力してＥＣＬ仕様の電気信号を出力するＥＣＬドライバ回路と、電気信号を入力してＴＴＬ仕様の電気信号を出力するＴＴＬドライバ回路と、前記ＥＣＬドライバ回路および前記ＴＴＬドライバ回路に共通する出力端子と、前記ＥＣＬドライバ回路の出力段の回路および前記ＴＴＬドライバ回路の出力段の回路に第１の電源電圧を入力する第１の電源入力端子と、前記ＥＣＬドライバ回路の出力段の回路に前記第１の電源電圧よりも低い第２の電源電圧を入力する第２の電源入力端子と、前記ＴＴＬドライバ回路の出力段の回路に第３の電源電圧を入力する第３の電源入力端子と、を具備したドライバ回路の動作方法において、
前記第３の電源電圧を前記第２の電源電圧と同一にすることにより、前記ＴＴＬドライバ回路よりＴＴＬ仕様の電気信号を出力させるドライバ回路の動作方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03622198A JP3870532B2 (ja) | 1998-02-18 | 1998-02-18 | ドライバ回路とこれを具備した集積回路およびドライバ回路の動作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03622198A JP3870532B2 (ja) | 1998-02-18 | 1998-02-18 | ドライバ回路とこれを具備した集積回路およびドライバ回路の動作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11234111A JPH11234111A (ja) | 1999-08-27 |
| JP3870532B2 true JP3870532B2 (ja) | 2007-01-17 |
Family
ID=12463726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03622198A Expired - Fee Related JP3870532B2 (ja) | 1998-02-18 | 1998-02-18 | ドライバ回路とこれを具備した集積回路およびドライバ回路の動作方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3870532B2 (ja) |
-
1998
- 1998-02-18 JP JP03622198A patent/JP3870532B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11234111A (ja) | 1999-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6266716A (ja) | Ｃｍｏｓ論理レベルの差動入力の変換回路 | |
| US4538076A (en) | Level converter circuit | |
| WO1984002622A1 (en) | Comparator circuit having reduced input bias current | |
| EP0441317A1 (en) | Bi-CMOS logic gate circuits for low-voltage semiconductor integrated circuits | |
| EP0417786A2 (en) | A level shift circuit for achieving a high-speed processing and an improved output current capability | |
| US6344815B2 (en) | Digital-to-analog converter | |
| JP3870532B2 (ja) | ドライバ回路とこれを具備した集積回路およびドライバ回路の動作方法 | |
| US5561388A (en) | Semiconductor device having CMOS circuit and bipolar circuit mixed | |
| US4977339A (en) | Semiconductor integrated circuit having a MOS transistor with a threshold level to enable a level conversion | |
| EP0171280B1 (en) | High-fanout clock driver for low level gates | |
| US4791381A (en) | Integrated amplifier circuit | |
| JP2005167901A (ja) | レベル変換回路 | |
| JP2006515142A (ja) | フリップ・フロップ回路の構造 | |
| JP3775309B2 (ja) | ディジタル信号出力回路 | |
| EP0289818A2 (en) | A non-inverting repeater circuit for use in semiconductor circuit interconnections | |
| JP4037752B2 (ja) | 追尾回路 | |
| US5434517A (en) | ECL output buffer with a MOS transistor used for tristate enable | |
| EP1382123B1 (en) | Digital to analog converter. | |
| JP3862550B2 (ja) | エミッタフォロワ回路 | |
| JPH0136291B2 (ja) | ||
| JPS6016988Y2 (ja) | キ−インタ−フエ−ス回路 | |
| JP3123599B2 (ja) | 半導体集積回路 | |
| JP2001244758A (ja) | バッファ回路およびホールド回路 | |
| JPS6085615A (ja) | バツフア・アンプ | |
| KR920003882B1 (ko) | 바이씨모스 전류스위치형의 디지탈아날로그콘버터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041203 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041203 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060901 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060926 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061009 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |