JP3867408B2

JP3867408B2 - Circuit board and method for producing circuit board

Info

Publication number: JP3867408B2
Application number: JP23402298A
Authority: JP
Inventors: 勉家木; 豊佐々木
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1998-08-20
Filing date: 1998-08-20
Publication date: 2007-01-10
Anticipated expiration: 2018-08-20
Also published as: JP2000068652A

Description

【０００１】
【発明の属する技術分野】
本発明は回路基板および回路基板の作成方法、特に高周波回路用の回路基板および回路基板の作成方法に関する。
【０００２】
【従来の技術】
近年の通信システムの高周波化の進展の中で、高周波用の回路基板においても、回路の接地の安定性や隣接する回路間のアイソレーションのよりいっそうの改善が求められるようになってきている。
【０００３】
図１１（ａ）および（ｂ）に、そのような要求に対応する従来の回路基板の断面図を示す。図１１（ａ）および（ｂ）において、回路基板１は、誘電体の基板２の一方主面２ａにいくつかの回路パターンを形成し、基板２の他方主面２ｂに接地電極３を形成して構成されており、回路基板１内にいくつかのサブ回路を有している。
【０００４】
まず、図１１（ａ）において、サブ回路６は、基板２の一方主面２ａに形成した回路パターンである電極４と、基板２を貫通して電極４と接地電極３を電気的に接続するビアホール５で構成されている。このように構成することによって、サブ回路６の電極４は基板２の一方主面２ａにおける接地電極として利用できるようになる。
【０００５】
次に、同じく図１１（ａ）において、サブ回路９は、基板２の一方主面２ａにおいて、サブ回路６と同様に形成した電極４を挟んで、その両側に同じく回路パターンである電極７と電極８を形成されている。ここで、ビアホール５は図１１（ａ）の奥行き方向に適当な間隔で１つ以上設けられ、電極４はすべてのビアホール５と電気的に接続するように奥行き方向に長く形成されている。このように構成することによって、サブ回路９の電極７と電極８は、接地電極として動作する電極４を間に挟むことによって、電気的にある程度遮断される。このようにして、サブ回路９においては電極７と電極８との間、すなわち２つの回路パターン間のアイソレーションを取ることができる。
【０００６】
次に、図１１（ｂ）において、サブ回路１３は、基板２の一方主面２ａにおいて、回路パターンである電極１０と絶縁膜１１と電極１２を重ねて形成して構成されている。このように構成することによって、サブ回路１３の電極１０と電極１２との間には容量が形成され、サブ回路１３はコンデンサとして利用できるようになる。
【０００７】
そして、同じく図１１（ｂ）において、サブ回路１７は、基板２の一方主面２ａにおいて、回路パターンである電極１４と絶縁膜１５と電極１６を重ねて形成し、ビアホール５で電極１４と接地電極３を電気的に接続して構成されている。このように構成することによって、サブ回路１７の電極１４と電極１６との間には容量が形成され、しかも電極１４は接地電極として動作するため、サブ回路１７は接地との間のコンデンサとして利用できる。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記の回路基板１においては、まず、サブ回路６はビアホール５で電極４と接地電極３を電気的に接続しているため、接続導体、すなわち円筒状もしくは円柱状に形成されたビアホール５の有するインダクタンス成分によって電極４の接地条件が不安定になるという問題がある。また、通常は回路基板を設計する都度ビアホールの位置が変わるため、ビアホールを用いる場合には、その都度穴開けや穴内部のメタライズなどが必要で、回路基板の作成コストが高くなり、作成期間が長くなるという問題がある。
【０００９】
また、サブ回路９においては、サブ回路６の問題点に加えて、ビアホール５を間隔をあけて形成しているために、基板２の内部において電極７と電極８との間を必ずしも十分に電気的に遮断できず、電極７と電極８との間、すなわち２つの回路パターン間のアイソレーションを大きく取れないという問題がある。そして、アイソレーションを大きく取るためには２つの回路パターンの間隔を大きくする必要が生じ、それが回路基板の小型化の妨げになるという問題もある。
【００１０】
また、サブ回路１３においては、電極１０および電極１２と絶縁膜１５を重ねて形成する必要があるため、回路パターン形成のコストが高くなるという問題がある。しかも、電極１０と接地電極３を平行に形成しているため、両者の間の寄生容量が大きくなり、回路基板１の高周波特性を劣化させるという問題もある。
【００１１】
そして、サブ回路１７においては、サブ回路１３とサブ回路６の両方の問題点を有する。
【００１２】
本発明は上記の問題点を解決することを目的とするもので、回路パターンの接地条件を安定にすることができ、また、隣接する２つの回路パターン間のアイソレーションを大きく取ることのできる回路基板および回路基板の作成方法を提供する。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、本発明の回路基板は、一方主面と他方主面を有する誘電体の基板と、該基板の内部において、前記基板の一方主面から他方主面に渡って形成した面状導体と、前記基板の一方主面に形成した回路パターンと、前記基板の他方主面に形成した接地電極とを有することを特徴とする。
【００１４】
また、本発明の回路基板は、前記面状導体が前記基板の一方主面および他方主面と直交してなることを特徴とする。
【００１５】
また、本発明の回路基板は、前記面状導体が同一面上において間隔をあけて複数に分離してなることを特徴とする。
【００１６】
また、本発明の回路基板は、前記基板の誘電率を、前記面状導体を境界にして異ならせてなることを特徴とする。
【００１７】
また、本発明の回路基板は、２枚の前記面状導体が近接して平行に配置してなることを特徴とする。
【００１８】
また、本発明の回路基板は、前記基板の一方主面において前記面状導体の一端を前記回路パターンと電気的に接続し、
前記基板の他方主面において前記面状導体の他端を前記接地電極と電気的に接続してなることを特徴とする。
【００１９】
また、本発明の回路基板は、前記基板の一方主面において前記面状導体の一端を境界として２つの前記回路パターンを離隔して設け、
前記基板の他方主面において前記面状導体の他端を前記接地電極と電気的に接続してなることを特徴とする。
【００２０】
また、本発明の回路基板は、前記基板の一方主面において前記面状導体の一端と絶縁し、かつ交差して前記回路パターンを設け、
前記基板の他方主面において前記面状導体の他端を前記接地電極と電気的に接続してなることを特徴とする。
【００２１】
また、本発明の回路基板は、前記基板の一方主面において、２つの前記回路パターンを前記２枚の面状導体のそれぞれの一端と電気的に接続し、
前記基板の他方主面において、前記２枚の面状導体の他端を前記接地電極と絶縁してなることを特徴とする。
【００２２】
また、本発明の回路基板は、前記基板の一方主面において、前記２枚の面状導体の一方の一端を前記回路パターンと電気的に接続し、
前記基板の他方主面において、前記２枚の面状導体の一方の他端を前記接地電極と絶縁するとともに、前記２枚の面状導体の他方の他端を前記接地電極と電気的に接続してなることを特徴とする。
【００２３】
また、本発明の回路基板の作成方法は、誘電体層と導体層とを、その厚み方向に交互に積層して積層体を作成する第１の工程と、
前記積層体を前記誘電体層および前記導体層と垂直な方向に所定の厚さで切り出して基板を作成する第２の工程と、
前記基板の一方主面に回路パターンを形成するとともに、前記基板の他方主面に接地電極を形成して回路基板を作成する第３の工程とからなることを特徴とする。
【００２４】
また、本発明の回路基板の作成方法は、前記誘電体層がセラミック材料からなり、前記第１の工程において、交互に積層した前記誘電体層と前記導体層を焼成して前記積層体を作成することを特徴とする。
【００２５】
また、本発明の回路基板の作成方法は、前記誘電体層がセラミック材料からなり、前記第３の工程において、前記回路パターンおよび前記接地電極を前記基板と同時に焼成して前記回路基板を作成することを特徴とする。
【００２６】
このように構成することにより、本発明の回路基板においては、回路パターンの接地条件を安定にすることができ、また回路パターン間のアイソレーションを大きく取り、回路基板の小型化を図ることができる。
【００２７】
また、本発明の回路基板の作成方法においては、上記の回路基板を容易に作成することができ、また回路基板の作成コストの低減と作成期間の短縮を図ることができる。
【００２８】
【発明の実施の形態】
図１に、本発明の回路基板の一実施例の一部透視斜視図を示す。図１において、回路基板２０は、一様な誘電体からなる基板２１の内部において、基板２１の一方主面２１ａから他方主面２１ｂに渡って形成した複数の面状導体２２を有し、他方主面２１ｂに接地電極２３を形成して構成している。ここで、複数の面状導体２２は互いに平行に、しかも基板２１の一方主面２１ａおよび他方主面２１ｂと直交して形成しているとともに、その一方の端部（基板２１の他方主面２１ｂ側の端部）を接地電極２３と電気的に接続している。
【００２９】
図２に、本発明の回路基板の別の実施例の一部透視斜視図を示す。図２において、図１と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。図２において、回路基板２５は、誘電体の基板２１の内部において、基板２１の一方主面２１ａから他方主面２１ｂに渡って形成した複数の面状導体２６を有している。ここで、面状導体２６は基板２１の一方主面２１ａおよび他方主面２１ｂと直交し、しかも同一面上において間隔をあけて複数に分離して形成しているとともに、その一方の端部を接地電極２３と電気的に接続している。
【００３０】
図３に、本発明の回路基板のさらに別の実施例の一部透視斜視図を示す。図３において、図１と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。図３において、回路基板３０は、誘電体の基板２１の内部において、基板２１の一方主面２１ａから他方主面２１ｂに渡って形成した複数の面状導体３１および３２の対を有している。ここで、面状導体３１および３２の対は近接して平行に配置している。さらに、面状導体３１および３２の対は基板２１の一方主面２１ａおよび他方主面２１ｂと直交しているとともに、その一方の端部を基本的に接地電極２３と電気的に接続している。
【００３１】
図４に、本発明の回路基板のさらに別の実施例の一部透視斜視図を示す。図４において、図１と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。図４において、回路基板３５は、誘電体の基板２１の内部において、基板２１の一方主面２１ａから他方主面２１ｂに渡って形成した複数の面状導体３６および３７の対を有している。ここで、面状導体３６および３７の対は近接して平行に配置している。さらに、面状導体３６および３７の対は基板２１の一方主面２１ａおよび他方主面２１ｂと直交し、しかもそれぞれ同一面上において間隔をあけて複数に分離して形成しているとともに、その一方の端部を基本的に接地電極２３と電気的に接続している。
【００３２】
なお、図１ないし図４に示した各回路基板２０、２５、３０、３５において、基板２１の一方主面２１ａには本来なら回路パターンを形成するが、面状導体２２、２６、３１および３２、３６および３７の構成が分かりにくくなるため、回路パターンの詳細については以下に述べることにして、ここでは省略している。
【００３３】
次に、図１ないし図４に示した各回路基板２０、２５、３０、３５において、基板２１の一方主面２１ａに回路パターンを形成した状態について説明する。
【００３４】
まず、図５に、図１に示した回路基板２０において、基板２１の一方主面２１ａに回路パターンを形成している状態の断面図を示す。図５は、回路基板２０を面状導体２２と直交する方向に切断した断面図である。
【００３５】
図５において、サブ回路４０は、基板２１の一方主面２１ａにおいて、面状導体２２の一端（基板２１の一方主面２１ａ側の端部）の上に回路パターンである電極４１を形成し、電極４１を面状導体２２の一端と電気的に接続し、基板２１の他方主面２１ｂにおいて面状導体２２の他端（基板２１の一方主面２１ｂ側の端部）を接地電極２３と電気的に接続して構成されている。このように構成することによって、サブ回路４０の電極４１は基板２の一方主面２ａにおける接地電極として利用できるようになる。しかも、図１１（ａ）に示した従来のサブ回路６とは異なり、電極４１と接地電極２３との間を幅の広い面状導体２２で接続しているため、ビアホールで接続する場合に比べて接続導体、すなわち面状導体２２によるインダクタンス成分を大幅に小さくすることができ、電極４１を安定な接地電極として利用することができる。その結果、回路パターンの接地条件を安定にすることができる。
【００３６】
また、図５において、サブ回路４２は、基板２１の一方主面２１ａの面状導体２２の一端の上に回路パターンである絶縁膜４３を形成し、さらに絶縁膜４３の上に同じく回路パターンである電極４４を面状導体２２の一端と交差させて重ねて形成して構成されている。このように構成することによって、基板２１の一方主面２１ａ上において、面状導体２２の一端と絶縁したまま面状導体２２の一端と交差して回路パターンを形成することができる。
【００３７】
さらに、絶縁膜４３の上に、電極４４の代わりに、アンプのような入力と出力を持った回路を、入力側と出力側を面状導体２２の一端を境界にして分離したうえで、面状導体２２の一端の上を交差して形成することもできる。その場合には基板２１の内部において回路の入出力間を電気的に遮断し、回路の入出力間のアイソレーションを改善し、発振などの異常動作を防止することができる。
【００３８】
さらに、図５において、サブ回路４５は、基板２１の一方主面２１ａにおいて、回路パターンである２つの電極４６および４７を、面状導体２２の一端を境界として離隔して設けて構成されている。このように構成することによって、サブ回路４５の電極４６と電極４７は、基板２１の内部においては接地された面状導体２２によって電気的にほぼ完全に遮断される。その結果、図１１に示した従来の回路基板１のサブ回路９のような、基板の一方主面上に設けられた接地電極によるものに比べて、電極４６と電極４７の間、すなわち２つの回路パターン間のアイソレーションをさらに大きく取ることができるようになる。これによって、２つの回路パターン間の間隔を小さくすることができ、回路基板の小型化を図ることもできる。
【００３９】
なお、サブ回路４５において、電極４６と電極４７の間に、サブ回路４０の電極４１のような別の電極を設けて面状導体２２の一端と電気的に接続して接地電極としても構わないもので、電極４６と電極４７の間、すなわち２つの回路パターン間のアイソレーションをさらに大きく取ることができるようになる。
【００４０】
また、図５に示した回路基板２０のサブ回路４０、４２、４５と同等の構成を、図２に示した回路基板２５において形成しても構わないもので、同様の作用効果を奏するものである。
【００４１】
次に、図６（ａ）および（ｂ）に、図３に示した回路基板３０において、基板２１の一方主面２１ａに回路パターンを形成している状態の断面図を示す。図６（ａ）および（ｂ）は、回路基板３０を面状導体３１および３２と直交する方向に切断した断面図である。図６において、図５と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【００４２】
まず、図６（ａ）において、サブ回路５０、５１、５２は、図５におけるサブ回路４０、４２、４５とは、面状導体２２が、近接して平行に配置した面状導体３１および３２の対となった点のみが異なる。なお、面状導体３１および３２の他端は接地電極２３と電気的に接続している。このように構成することによって、サブ回路５０、５１、５２はサブ回路４０，４２、４５と同様の作用効果を奏するとともに、電極４１の接地条件、すなわち回路パターンの接地条件をさらに安定にすることができ、また、電極４６と電極４７との間、すなわち２つの回路パターン間のアイソレーションをさらに大きく取り、回路基板３０の小型化を図ることができるようになる。
【００４３】
次に、図６（ｂ）において、サブ回路５３は、基板２１の一方主面２１ａにおいて、回路パターンである２つの電極５４および５５を形成し、面状導体３１および３２の対のそれぞれの一端（基板２１の一方主面２１ａ側の端部）と電気的に接続して構成されている。なお、面状導体３１および３２の対のそれぞれの他端（基板２１の一方主面２１ｂ側の端部）は、基板２１の他方主面２１ｂに形成した絶縁膜５６によって接地電極２３とは絶縁されている。このように構成することによって、面状導体３１と３２の対の間には容量が形成され、サブ回路５３はコンデンサとして働くことになる。そして、この場合は、面状導体３１と３２の対を互いに対向して形成しているため、比較的大きな容量を、基板２１の一方主面２１ａにおける比較的小さな面積で容易に形成することができ、回路基板３０の小型化を図ることができる。また、コンデンサを形成する面状導体３１および３２の対を接地電極２３と直交して形成しているため、各面状導体３１および３２と接地電極２３との間の寄生容量が、図１１（ｂ）のサブ回路１３のようにコンデンサ用の電極を接地電極２３と平行に形成した場合と比較して小さくなり、回路基板３０の高周波特性の劣化を防止することができる。また、図１１（ｂ）に示した従来の回路基板１におけるサブ回路１３のように電極や絶縁層などの回路パターンを何層も重ねて形成する必要がないため、回路基板３０の作成コストを低減することができる。
【００４４】
次に、同じく図６（ｂ）において、サブ回路５７は、基板２１の他方主面２１ｂにおいて、面状導体３１および３２の対の他端の位置に、面状導体３１および３２の他端と接地電極２３を絶縁するための接地電極削除部５８が設けられている点のみがサブ回路５３と異なる。このように構成することによって、サブ回路５３と同様の作用効果を奏するだけでなく、基板２１の他方主面２１ｂに絶縁膜を形成する必要が無いために、回路基板３０の作成コストをさらに低減することができる。
【００４５】
そして、同じく図６（ｂ）において、サブ回路５９は、基板２１の一方主面２１ａにおいて、回路パターンである電極６０を形成し、面状導体３１および３２の対の一方である面状導体３１の一端と電気的に接続して構成されている。また、基板２１の他方主面２１ｂにおいて、面状導体３１および３２の対の一方である面状導体３１の他端を絶縁膜６１によって接地電極２３と絶縁するとともに、面状導体３１および３２の対の他方である面状導体３２の他端を接地電極２３と電気的に接続して構成している。このように構成することによって、面状導体３１と３２の対の間には容量が形成されるが、面状導体３２は接地となるため、サブ回路５９は接地との間のコンデンサとして働くことになる。そして、サブ回路５７と同様の作用効果を奏するものである。なお、サブ回路５９においては、絶縁膜６１によって面状導体３１の他端と接地電極２３を絶縁しているが、サブ回路５７と同様に接地電極削除部によって面状導体３１の他端と接地電極２３を絶縁しても構わないものである。
【００４６】
なお、図６に示した回路基板３０のサブ回路５０、５１、５２、５３、５７、５９と同等の構成を、図４に示した回路基板３５において形成しても構わないもので、同様の作用効果を奏するものである。特に、サブ回路５３、５７、５９のような近接して平行に配置した面状導体の対によってコンデンサを形成するサブ回路に関しては、面状導体を同一面上において間隔をあけて複数に分離して配置していることにより、小さい容量値の設定が容易になる。また、同一平面上で隣接する複数の面状導体の対をそれぞれ並列に接続することにより、コンデンサとしての容量値を容易に大きくしていくことができる。
【００４７】
なお、上記の各実施例においては、基板の内部に複数の面状導体を形成しているが、少なくとも１つの面状導体を形成しているものであれば構わないもので、同様の作用効果を奏するものである。また、１つの基板の内部に図１や図２のような単独で機能する面状導体と、図３や図４のような２つの面状導体の対で機能するものが同時に存在していても構わないものである。また、回路基板に形成するサブ回路も、１つの回路基板に図５や図６に示したサブ回路のどれをいくつ形成していても構わないものである。
【００４８】
また、上記の各実施例においては基板２１を一様な誘電体からなるとしたが、必ずしも一様な誘電体からなることに限られるものではなく、面状導体を境界として誘電率を異ならせて構成してもよく、あるいは２つの面状導体の間において異なる誘電率の誘電体が存在するように構成しても構わないもので、一様な誘電体からなる場合と同様の作用効果を奏するものである。そして、これによって、たとえば１枚の基板上に面状導体を境界として高誘電率の領域と低誘電率の領域を形成することができ、波長短縮による小型化を期待する分布定数回路を高誘電率の領域に形成し、接地電極との間の寄生容量を小さくしたい集中定数回路を低誘電率の領域に形成することによって、回路基板の小型化と高性能化を図ることができる。また、特に、図３および図４に示した回路基板３０および３５において、近接して平行に配置した２枚の面状導体の間の誘電体の誘電率を高くし、それ以外の部分において誘電体の誘電率を低くすることにより、通常の回路パターンにおいては寄生容量を小さくすることができるにも関わらず、２枚の近接して平行に配置した面状導体の間において大きな容量のコンデンサを形成することができる。
【００４９】
また、上記の各実施例においては、面状導体を基板の一方主面および他方主面と直交して設けていたが、面状導体を基板の一方主面および他方主面に対して一定の角度を持って設けたものであっても構わないもので、直交させた場合と同様の作用効果を奏するものである。
【００５０】
また、基板の材質については特別な材料に限定されるものではなく、誘電体であればセラミックスや樹脂など自由に用いることができるものである。
【００５１】
次に、図１に示した回路基板２０を例にして、本発明の回路基板の作成方法を以下に示す。
【００５２】
まず、第１の工程において、図７に示すように、誘電体層７１と導体層７２を、その厚み方向に交互に積層して積層体７０を作成する。ここで、誘電体層７１がセラミック材料の場合には、誘電体層７１と導体層７２を積層したあとで焼成して積層体７０を作成しても構わない。
【００５３】
次に、第２の工程において、図８に示すように、第１の工程で作成した積層体７０を、誘電体層７１および導体層７２と垂直な方向に所定の厚さ（求める基板の厚さ）で切り出して基板２１を作成する。このとき、積層体７０において誘電体層７１に挟み込んだ導体層７２が、基板２１の内部に形成した面状導体２２となる。なお、必要に応じて基板２１の切断面を研磨してもよい。
【００５４】
最後に、第３の工程において、図９に示すように、第２の工程で切り出した基板２１の２つの面を一方主面２１ａおよび他方主面２１ｂとし、一方主面２１ａに回路パターン７３を形成するとともに、他方主面２１ｂに接地電極２３を形成して回路基板２０を作成する。このとき、必要に応じて面状導体２２と回路パターン７３および接地電極２３を電気的に接続する。なお、誘電体層７１がセラミック材料であるにもかかわらず、積層体７０を形成した段階で焼成していない場合には、回路パターン７３と接地電極２３を設けた後で、誘電体層７１および面状導体２２を積層体７０と同時に焼成して回路基板２０を作成しても構わない。
【００５５】
このように、上記の３つの工程を用いることによって、本発明の回路基板を容易に作成することができる。特に、第２の工程で標準的な基板を作成しておくことにより、それを用いて、回路パターンの変更に伴って第３の工程のみを用いて回路パターンの異なる各種の回路基板を作成することができ、回路基板の作成コストの低減と作成期間の短縮を図ることができる。
【００５６】
なお、上記の回路基板の作成方法の実施例においては、図１に示した回路基板２０を例にして作成方法を示したが、図１０に示すように、互いに平行に並べた複数の短冊状の導体層７６を用いて積層体７５を形成し、誘電体層７１および導体層７６に垂直で、かつ短冊状の導体層７６の長手方向と直交する方向に基板を切り出して回路パターンと接地電極を形成することによって、図２に示した回路基板２５を作成することができる。なお、図１０において、図７と同一の部分には同じ記号を付している。
【００５７】
また、誘電体層の厚みは一様である必要はなく、自由に設定することができる。たとえば誘電体層の厚みを１層おきに薄くして積層体を構成することによって、図３に示した回路基板３０を作成することができる。また、誘電体層の厚みを１層おきに薄くするとともに、互いに平行に並べた複数の短冊状の導体層を用いて積層体を構成することによって、図４に示した回路基板３５を作成することができる。また、１つの誘電体層は２つ以上の薄いサブ誘電体層を重ねて厚くして形成したものであっても構わず、同様の作用効果を奏するとともに、たとえば１種類のサブ誘電体層と導体層の組み合わせだけで様々な積層体を構成することができ、回路基板の作成コストの低減を図ることができる。さらに、誘電体層の誘電率を層によって異なるものにすることによって、１枚の基板の内部に面状導体を境界として高誘電率の領域や低誘電率の領域を有する回路基板を形成することができる。
【００５８】
【発明の効果】
本発明の回路基板によれば、一方主面と他方主面を有する誘電体の基板の一方主面に回路パターンを形成し、他方主面に接地電極を形成し、基板の内部において、基板の一方主面から他方主面に渡って面状導体を形成することによって、回路基板の一方主面において回路パターンの接地条件を容易に安定にすることができる。また、面状導体の一端を境界として離隔して設けられた２つの回路パターン間のアイソレーションを大きく取ることができ、それによって回路基板の小型化を図ることができる。
【００５９】
また、２枚の面状導体を近接して平行に配置することによって、２枚の面状導体間で大きな容量のコンデンサを形成することができ、さらに、２枚のうちのいずれか一方の面状導体の一方の端部を接地電極と接続することによって、接地との間の安定なコンデンサを形成することができる。
【００６０】
また、本発明の回路基板の作成方法によれば、誘電体層と導体層を、その厚み方向に交互に積層して積層体を作成する第１の工程と、積層体を誘電体層および導体層と垂直な方向に所定の厚さで切り出して基板を作成する第２の工程と、基板の一方主面に回路パターンを形成するとともに、基板の他方主面に接地電極を形成して回路基板を作成する第３の工程からなることによって、上記の回路基板を容易に作成することができる。また、第２の工程で標準的な基板を作成しておくことによって、第３の工程のみで回路パターンの異なる複数の種類の回路基板を作成することができ、回路基板の作成コストの低減と作成期間の短縮を図ることができる。
【図面の簡単な説明】
【図１】本発明の回路基板の一実施例を示す一部透視斜視図である。
【図２】本発明の回路基板の別の実施例を示す一部透視斜視図である。
【図３】本発明の回路基板のさらに別の実施例を示す一部透視斜視図である。
【図４】本発明の回路基板のさらに別の実施例を示す一部透視斜視図である。
【図５】図１の回路基板の断面図である。
【図６】図３の回路基板の断面図である。
【図７】本発明の回路基板の作成方法の第１の工程で作成した積層体を示す一部透視斜視図である。
【図８】本発明の回路基板の作成方法の第２の工程を示す斜視図である。
【図９】本発明の回路基板の作成方法の第３の工程で作成した回路基板を示す斜視図である。
【図１０】本発明の回路基板の作成方法の第１の工程で作成した別の積層体を示す一部透視斜視図である。
【図１１】従来の回路基板を示す断面図である。
【符号の説明】
２０、２５、３０、３５…回路基板
２１…基板
２１ａ…一方主面
２１ｂ…他方主面
２２、２６、３１、３２、３６、３７…面状導体
２３…接地電極
４０、４２、４５、５０、５１、５２、５３、５７、５９、７３…サブ回路
４１、４４、４６、４７、５４、５５、６０…電極
４３、５６、６１…絶縁膜
５８…接地電極削除部
７０、７５…積層体
７１…誘電体層
７２、７６…導体層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a circuit board and a method for producing a circuit board, and more particularly to a circuit board for a high-frequency circuit and a method for producing a circuit board.
[0002]
[Prior art]
In recent years, with the progress of high frequency communication systems, further improvements in circuit grounding stability and isolation between adjacent circuits have been demanded even for high frequency circuit boards.
[0003]
11A and 11B are cross-sectional views of a conventional circuit board corresponding to such a requirement. 11 (a) and 11 (b), the circuit board 1 has several circuit patterns formed on one main surface 2a of a dielectric substrate 2, and a ground electrode 3 formed on the other main surface 2b of the substrate 2. The circuit board 1 has several sub-circuits.
[0004]
First, in FIG. 11A, the sub-circuit 6 electrically connects the electrode 4 that is a circuit pattern formed on the one main surface 2 a of the substrate 2 and the electrode 4 and the ground electrode 3 through the substrate 2. It is composed of via holes 5. With this configuration, the electrode 4 of the sub-circuit 6 can be used as a ground electrode on the one main surface 2a of the substrate 2.
[0005]
Next, in FIG. 11 (a), the sub circuit 9 has an electrode 7 having the same circuit pattern on both sides of the electrode 4 formed in the same manner as the sub circuit 6 on one main surface 2a of the substrate 2. An electrode 8 is formed. Here, one or more via holes 5 are provided at appropriate intervals in the depth direction of FIG. 11A, and the electrodes 4 are formed long in the depth direction so as to be electrically connected to all the via holes 5. With this configuration, the electrode 7 and the electrode 8 of the sub-circuit 9 are electrically cut off to some extent by sandwiching the electrode 4 operating as a ground electrode. In this way, in the sub-circuit 9, isolation between the electrode 7 and the electrode 8, that is, between two circuit patterns can be obtained.
[0006]
Next, in FIG. 11B, the sub-circuit 13 is configured by overlapping the electrode 10, the insulating film 11, and the electrode 12, which are circuit patterns, on one main surface 2 a of the substrate 2. With this configuration, a capacitance is formed between the electrode 10 and the electrode 12 of the sub circuit 13, and the sub circuit 13 can be used as a capacitor.
[0007]
11B, the sub-circuit 17 is formed by overlapping the electrode 14, the insulating film 15, and the electrode 16 that are circuit patterns on one main surface 2a of the substrate 2, and the electrode 14 is grounded by the via hole 5. The electrode 3 is electrically connected. With this configuration, a capacitance is formed between the electrode 14 and the electrode 16 of the sub-circuit 17, and the electrode 14 operates as a ground electrode. Therefore, the sub-circuit 17 is used as a capacitor between the ground. it can.
[0008]
[Problems to be solved by the invention]
However, in the circuit board 1 described above, first, since the sub-circuit 6 electrically connects the electrode 4 and the ground electrode 3 through the via hole 5, the via hole 5 formed in a connecting conductor, that is, in a cylindrical or columnar shape. There is a problem that the grounding condition of the electrode 4 becomes unstable due to the inductance component. Also, since the position of the via hole usually changes each time the circuit board is designed, when using the via hole, drilling or metallization of the inside of the hole is required each time. There is a problem of becoming longer.
[0009]
Further, in the sub-circuit 9, in addition to the problems of the sub-circuit 6, the via holes 5 are formed with a space therebetween, so that sufficient electrical connection between the electrode 7 and the electrode 8 is not necessarily performed inside the substrate 2. Therefore, there is a problem that the isolation between the electrode 7 and the electrode 8, that is, the isolation between the two circuit patterns cannot be made large. In order to increase the isolation, it is necessary to increase the interval between the two circuit patterns, which also hinders the miniaturization of the circuit board.
[0010]
Further, in the subcircuit 13, since it is necessary to form the electrode 10 and the electrode 12 and the insulating film 15 in an overlapping manner, there is a problem that the cost of forming the circuit pattern is increased. In addition, since the electrode 10 and the ground electrode 3 are formed in parallel, there is a problem that the parasitic capacitance between the two becomes large and the high-frequency characteristics of the circuit board 1 are deteriorated.
[0011]
The sub circuit 17 has the problems of both the sub circuit 13 and the sub circuit 6.
[0012]
An object of the present invention is to solve the above-described problems, and can stabilize a grounding condition of a circuit pattern and can provide a large isolation between two adjacent circuit patterns. A substrate and a method for producing a circuit board are provided.
[0013]
[Means for Solving the Problems]
In order to achieve the above object, a circuit board of the present invention is formed from a dielectric substrate having one main surface and the other main surface, and from one main surface to the other main surface of the substrate inside the substrate. A planar conductor, a circuit pattern formed on one main surface of the substrate, and a ground electrode formed on the other main surface of the substrate.
[0014]
The circuit board of the present invention is characterized in that the planar conductor is orthogonal to one main surface and the other main surface of the substrate.
[0015]
The circuit board according to the present invention is characterized in that the planar conductor is separated into a plurality at intervals on the same plane.
[0016]
The circuit board according to the present invention is characterized in that the dielectric constant of the board is made different at the planar conductor as a boundary.
[0017]
The circuit board according to the present invention is characterized in that the two planar conductors are arranged close to each other in parallel.
[0018]
Further, the circuit board of the present invention electrically connects one end of the planar conductor to the circuit pattern on one main surface of the board,
The other main surface of the substrate is formed by electrically connecting the other end of the planar conductor to the ground electrode.
[0019]
Further, the circuit board of the present invention is provided by separating the two circuit patterns with one end of the planar conductor as a boundary on one main surface of the board,
The other main surface of the substrate is formed by electrically connecting the other end of the planar conductor to the ground electrode.
[0020]
Further, the circuit board of the present invention is insulated from one end of the planar conductor on one main surface of the board, and is provided with the circuit pattern intersecting,
The other main surface of the substrate is formed by electrically connecting the other end of the planar conductor to the ground electrode.
[0021]
Further, the circuit board of the present invention electrically connects the two circuit patterns to one end of each of the two planar conductors on one main surface of the board,
In the other main surface of the substrate, the other ends of the two planar conductors are insulated from the ground electrode.
[0022]
Further, the circuit board of the present invention electrically connects one end of the two sheet conductors to the circuit pattern on one main surface of the board,
On the other main surface of the substrate, one end of the two planar conductors is insulated from the ground electrode, and the other other end of the two planar conductors is electrically connected to the ground electrode. It is characterized by becoming.
[0023]
The circuit board production method of the present invention includes a first step of producing a laminate by alternately laminating dielectric layers and conductor layers in the thickness direction thereof;
A second step of cutting the laminate to a predetermined thickness in a direction perpendicular to the dielectric layer and the conductor layer to create a substrate;
The method includes a third step of forming a circuit board by forming a circuit pattern on one main surface of the substrate and forming a ground electrode on the other main surface of the substrate.
[0024]
In the method for producing a circuit board according to the present invention, the dielectric layer is made of a ceramic material, and in the first step, the dielectric layer and the conductor layer that are alternately laminated are fired to produce the laminate. It is characterized by doing.
[0025]
In the method for producing a circuit board according to the present invention, the dielectric layer is made of a ceramic material, and in the third step, the circuit pattern and the ground electrode are fired simultaneously with the board to produce the circuit board. It is characterized by that.
[0026]
With such a configuration, in the circuit board of the present invention, the grounding condition of the circuit pattern can be stabilized, and the circuit board can be made large in isolation, and the circuit board can be miniaturized. .
[0027]
Moreover, in the method for producing a circuit board according to the present invention, the circuit board can be easily produced, and the production cost of the circuit board can be reduced and the production period can be shortened.
[0028]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 shows a partially transparent perspective view of an embodiment of a circuit board of the present invention. In FIG. 1, a circuit board 20 has a plurality of planar conductors 22 formed from one main surface 21a to the other main surface 21b of the substrate 21 inside a substrate 21 made of a uniform dielectric. A ground electrode 23 is formed on the main surface 21b. Here, the plurality of planar conductors 22 are formed in parallel to each other and perpendicular to the one main surface 21a and the other main surface 21b of the substrate 21, and one end thereof (the other main surface 21b of the substrate 21). Side end) is electrically connected to the ground electrode 23.
[0029]
FIG. 2 shows a partially transparent perspective view of another embodiment of the circuit board of the present invention. In FIG. 2, the same or equivalent parts as in FIG. In FIG. 2, the circuit board 25 has a plurality of planar conductors 26 formed from one main surface 21 a to the other main surface 21 b of the substrate 21 inside the dielectric substrate 21. Here, the planar conductor 26 is orthogonal to the one main surface 21a and the other main surface 21b of the substrate 21, and is formed separately on the same surface with a plurality of intervals, and one end portion thereof is formed. It is electrically connected to the ground electrode 23.
[0030]
FIG. 3 shows a partially transparent perspective view of still another embodiment of the circuit board of the present invention. 3, parts that are the same as or equivalent to those in FIG. 1 are given the same reference numerals, and descriptions thereof are omitted. In FIG. 3, the circuit board 30 has a pair of a plurality of planar conductors 31 and 32 formed from one main surface 21a to the other main surface 21b of the substrate 21 inside the dielectric substrate 21. . Here, the pair of planar conductors 31 and 32 are arranged close to each other in parallel. Further, the pair of planar conductors 31 and 32 are orthogonal to the one main surface 21a and the other main surface 21b of the substrate 21, and one end thereof is basically electrically connected to the ground electrode 23. .
[0031]
FIG. 4 shows a partially transparent perspective view of still another embodiment of the circuit board of the present invention. 4, parts that are the same as or equivalent to those in FIG. 1 are given the same reference numerals, and descriptions thereof are omitted. In FIG. 4, the circuit board 35 has a pair of planar conductors 36 and 37 formed from one main surface 21 a to the other main surface 21 b of the substrate 21 inside the dielectric substrate 21. . Here, the pair of planar conductors 36 and 37 are arranged close to each other in parallel. Further, the pair of planar conductors 36 and 37 are orthogonal to the one main surface 21a and the other main surface 21b of the substrate 21, and are formed separately on the same surface with a plurality of intervals, and one of them. Is basically electrically connected to the ground electrode 23.
[0032]
In each circuit board 20, 25, 30, 35 shown in FIGS. 1 to 4, a circuit pattern is originally formed on one main surface 21 a of the substrate 21, but the planar conductors 22, 26, 31, and 32 are formed. , 36 and 37 are difficult to understand, and the details of the circuit pattern will be described below and are omitted here.
[0033]
Next, the state in which the circuit pattern is formed on the one main surface 21a of the substrate 21 in each of the circuit substrates 20, 25, 30, 35 shown in FIGS.
[0034]
First, FIG. 5 shows a cross-sectional view of a state in which a circuit pattern is formed on one main surface 21a of the substrate 21 in the circuit substrate 20 shown in FIG. FIG. 5 is a cross-sectional view of the circuit board 20 cut in a direction perpendicular to the planar conductor 22.
[0035]
In FIG. 5, the sub-circuit 40 forms an electrode 41 as a circuit pattern on one end of the planar conductor 22 on one main surface 21 a of the substrate 21 (an end on the one main surface 21 a side of the substrate 21). The electrode 41 is electrically connected to one end of the planar conductor 22, and the other end of the planar conductor 22 on the other main surface 21 b of the substrate 21 (the end on the one main surface 21 b side of the substrate 21) is electrically connected to the ground electrode 23. Connected to each other. With this configuration, the electrode 41 of the sub-circuit 40 can be used as a ground electrode on the one main surface 2a of the substrate 2. Moreover, unlike the conventional sub-circuit 6 shown in FIG. 11A, the electrode 41 and the ground electrode 23 are connected by the wide planar conductor 22, so that compared to the case of connecting via holes. Thus, the inductance component due to the connection conductor, that is, the planar conductor 22, can be greatly reduced, and the electrode 41 can be used as a stable ground electrode. As a result, the grounding condition of the circuit pattern can be stabilized.
[0036]
Further, in FIG. 5, the sub-circuit 42 forms an insulating film 43 as a circuit pattern on one end of the planar conductor 22 on the one main surface 21 a of the substrate 21, and further on the insulating film 43 with the same circuit pattern. A certain electrode 44 is formed so as to intersect with one end of the planar conductor 22 and overlap. With this configuration, a circuit pattern can be formed on one main surface 21a of the substrate 21 while intersecting with one end of the planar conductor 22 while being insulated from one end of the planar conductor 22.
[0037]
Further, on the insulating film 43, instead of the electrode 44, a circuit having an input and an output such as an amplifier is separated from the input side and the output side with one end of the planar conductor 22 as a boundary. It can also be formed by crossing one end of the conductor 22. In that case, the input / output of the circuit can be electrically cut off in the substrate 21 to improve the isolation between the input and output of the circuit, and abnormal operation such as oscillation can be prevented.
[0038]
Further, in FIG. 5, the sub-circuit 45 is configured by providing two electrodes 46 and 47, which are circuit patterns, on the one main surface 21 a of the substrate 21, with one end of the planar conductor 22 being a boundary. . With this configuration, the electrode 46 and the electrode 47 of the sub-circuit 45 are electrically almost completely cut off by the planar conductor 22 grounded inside the substrate 21. As a result, as compared with the case of the sub-circuit 9 of the conventional circuit board 1 shown in FIG. Further isolation between circuit patterns can be obtained. As a result, the distance between the two circuit patterns can be reduced, and the circuit board can be reduced in size.
[0039]
In the sub-circuit 45, another electrode such as the electrode 41 of the sub-circuit 40 may be provided between the electrode 46 and the electrode 47 and electrically connected to one end of the planar conductor 22 to serve as a ground electrode. Therefore, the isolation between the electrode 46 and the electrode 47, that is, between the two circuit patterns can be further increased.
[0040]
Further, a configuration equivalent to the sub-circuits 40, 42 and 45 of the circuit board 20 shown in FIG. 5 may be formed in the circuit board 25 shown in FIG. is there.
[0041]
Next, FIGS. 6A and 6B are sectional views showing a state in which a circuit pattern is formed on one main surface 21a of the substrate 21 in the circuit board 30 shown in FIG. 6A and 6B are cross-sectional views of the circuit board 30 cut in a direction perpendicular to the planar conductors 31 and 32. FIG. In FIG. 6, the same or equivalent parts as in FIG.
[0042]
First, in FIG. 6A, the subcircuits 50, 51, and 52 are different from the subcircuits 40, 42, and 45 in FIG. The only difference is that it is a pair. The other ends of the planar conductors 31 and 32 are electrically connected to the ground electrode 23. With this configuration, the sub-circuits 50, 51, and 52 have the same effects as the sub-circuits 40, 42, and 45, and further stabilize the grounding condition of the electrode 41, that is, the grounding condition of the circuit pattern. In addition, the circuit board 30 can be reduced in size by further increasing the isolation between the electrode 46 and the electrode 47, that is, between the two circuit patterns.
[0043]
Next, in FIG. 6B, the sub-circuit 53 forms two electrodes 54 and 55 that are circuit patterns on one main surface 21 a of the substrate 21, and each one end of the pair of planar conductors 31 and 32. It is configured to be electrically connected to (the end portion on the one main surface 21a side of the substrate 21). The other end of each pair of planar conductors 31 and 32 (the end portion on the one main surface 21b side of the substrate 21) is insulated from the ground electrode 23 by the insulating film 56 formed on the other main surface 21b of the substrate 21. Has been. With this configuration, a capacitance is formed between the pair of planar conductors 31 and 32, and the sub-circuit 53 functions as a capacitor. In this case, since the pair of planar conductors 31 and 32 are formed to face each other, a relatively large capacity can be easily formed with a relatively small area on the one main surface 21a of the substrate 21. Thus, the circuit board 30 can be reduced in size. Further, since the pair of planar conductors 31 and 32 forming a capacitor is formed orthogonal to the ground electrode 23, the parasitic capacitance between the planar conductors 31 and 32 and the ground electrode 23 is shown in FIG. As compared with the case where the capacitor electrode is formed in parallel with the ground electrode 23 as in the sub-circuit 13 of b), the high-frequency characteristics of the circuit board 30 can be prevented from deteriorating. Further, unlike the subcircuit 13 in the conventional circuit board 1 shown in FIG. 11 (b), it is not necessary to form multiple layers of circuit patterns such as electrodes and insulating layers. Can be reduced.
[0044]
Next, in FIG. 6B as well, the sub-circuit 57 is connected to the other main surface 21b of the substrate 21 at the other end of the pair of planar conductors 31 and 32 and the other end of the planar conductors 31 and 32. The only difference from the sub-circuit 53 is that a ground electrode deleting unit 58 for insulating the ground electrode 23 is provided. By configuring in this way, not only the same effect as the sub circuit 53 is obtained, but also it is not necessary to form an insulating film on the other main surface 21b of the substrate 21, so that the production cost of the circuit substrate 30 is further reduced. can do.
[0045]
Similarly, in FIG. 6B, the sub-circuit 59 forms an electrode 60 that is a circuit pattern on one main surface 21 a of the substrate 21, and the planar conductor 31 that is one of a pair of planar conductors 31 and 32. Is electrically connected to one end. Further, on the other main surface 21 b of the substrate 21, the other end of the planar conductor 31 that is one of the pair of planar conductors 31 and 32 is insulated from the ground electrode 23 by the insulating film 61, and the planar conductors 31 and 32 The other end of the planar conductor 32 which is the other of the pair is configured to be electrically connected to the ground electrode 23. With this configuration, a capacitance is formed between the pair of planar conductors 31 and 32. However, since the planar conductor 32 is grounded, the sub circuit 59 functions as a capacitor between the grounded conductors. become. The same effect as that of the sub circuit 57 is achieved. In the sub circuit 59, the other end of the planar conductor 31 is insulated from the ground electrode 23 by the insulating film 61. However, similarly to the sub circuit 57, the other end of the planar conductor 31 is grounded by the ground electrode removal unit. The electrode 23 may be insulated.
[0046]
6 may be formed on the circuit board 35 shown in FIG. 4, and the same structure as that of the sub-circuits 50, 51, 52, 53, 57, 59 of the circuit board 30 shown in FIG. There is an effect. In particular, with respect to sub-circuits such as sub-circuits 53, 57, and 59 that form capacitors by pairs of closely-spaced planar conductors, the planar conductors are separated into a plurality at intervals on the same plane. Therefore, it is easy to set a small capacitance value. Further, by connecting a plurality of pairs of adjacent planar conductors on the same plane in parallel, the capacitance value as a capacitor can be easily increased.
[0047]
In each of the above-described embodiments, a plurality of planar conductors are formed inside the substrate. However, as long as at least one planar conductor is formed, it does not matter, and the same effect is obtained. It plays. In addition, a single sheet-like planar conductor as shown in FIGS. 1 and 2 and a pair of two planar conductors as shown in FIGS. 3 and 4 simultaneously exist in one substrate. It does not matter. Further, any number of sub-circuits shown in FIGS. 5 and 6 may be formed on one circuit board as the sub-circuit formed on the circuit board.
[0048]
In each of the above embodiments, the substrate 21 is made of a uniform dielectric. However, the substrate 21 is not necessarily made of a uniform dielectric, and the dielectric constant is varied with the planar conductor as a boundary. It may be configured, or it may be configured such that a dielectric having a different dielectric constant exists between two planar conductors, and has the same effect as that of a uniform dielectric. Is. Thus, for example, a high dielectric constant region and a low dielectric constant region can be formed on a single substrate with a planar conductor as a boundary. By forming a lumped constant circuit in the low dielectric constant region, which is formed in the region having a low dielectric constant and in which the parasitic capacitance between the ground electrode and the ground electrode is desired to be reduced, the circuit board can be reduced in size and performance. In particular, in the circuit boards 30 and 35 shown in FIG. 3 and FIG. 4, the dielectric constant of the dielectric between the two planar conductors arranged close to each other is increased, and the dielectric is formed in the other portions. By reducing the dielectric constant of the body, in a normal circuit pattern, the parasitic capacitance can be reduced, but a capacitor with a large capacitance is placed between two planar conductors arranged in parallel. Can be formed.
[0049]
In each of the above embodiments, the planar conductor is provided orthogonal to the one main surface and the other main surface of the substrate. However, the planar conductor is fixed to the one main surface and the other main surface of the substrate. It may be provided with an angle, and has the same effect as when orthogonally crossed.
[0050]
The material of the substrate is not limited to a special material, and ceramics and resins can be used freely as long as they are dielectrics.
[0051]
Next, the circuit board 20 shown in FIG. 1 is taken as an example, and a method for producing a circuit board of the present invention will be described below.
[0052]
First, in the first step, as shown in FIG. 7, a dielectric layer 71 and a conductor layer 72 are alternately laminated in the thickness direction to form a laminate 70. Here, in the case where the dielectric layer 71 is a ceramic material, the dielectric layer 71 and the conductor layer 72 may be laminated and then fired to form the laminated body 70.
[0053]
Next, in the second step, as shown in FIG. 8, the laminated body 70 prepared in the first step has a predetermined thickness in the direction perpendicular to the dielectric layer 71 and the conductor layer 72 (the desired substrate thickness). Then, the substrate 21 is cut out. At this time, the conductor layer 72 sandwiched between the dielectric layers 71 in the multilayer body 70 becomes the planar conductor 22 formed inside the substrate 21. In addition, you may grind | polish the cut surface of the board | substrate 21 as needed.
[0054]
Finally, in the third step, as shown in FIG. 9, the two surfaces of the substrate 21 cut out in the second step are defined as one main surface 21a and the other main surface 21b, and the circuit pattern 73 is formed on the one main surface 21a. While forming, the ground electrode 23 is formed in the other main surface 21b, and the circuit board 20 is created. At this time, the planar conductor 22, the circuit pattern 73, and the ground electrode 23 are electrically connected as necessary. If the dielectric layer 71 is a ceramic material but is not fired at the stage of forming the multilayer body 70, the dielectric layer 71 and the ground layer 23 are provided after the circuit pattern 73 and the ground electrode 23 are provided. The circuit board 20 may be formed by firing the planar conductor 22 simultaneously with the multilayer body 70.
[0055]
Thus, the circuit board of the present invention can be easily produced by using the above three steps. In particular, by preparing a standard substrate in the second step, various circuit substrates having different circuit patterns are created using only the third step in accordance with the change of the circuit pattern. Therefore, it is possible to reduce the production cost of the circuit board and shorten the production period.
[0056]
In the embodiment of the circuit board production method, the circuit board 20 shown in FIG. 1 is taken as an example. However, as shown in FIG. 10, a plurality of strips arranged in parallel to each other are shown. The conductor layer 76 is used to form a laminated body 75, the substrate is cut out in a direction perpendicular to the dielectric layer 71 and the conductor layer 76 and perpendicular to the longitudinal direction of the strip-like conductor layer 76, and a circuit pattern and a ground electrode The circuit board 25 shown in FIG. 2 can be produced. In FIG. 10, the same parts as those in FIG.
[0057]
Further, the thickness of the dielectric layer need not be uniform and can be set freely. For example, the circuit board 30 shown in FIG. 3 can be formed by reducing the thickness of every other dielectric layer to form a laminate. In addition, the circuit board 35 shown in FIG. 4 is formed by reducing the thickness of the dielectric layers every other layer and forming a laminate using a plurality of strip-like conductor layers arranged in parallel to each other. be able to. In addition, one dielectric layer may be formed by stacking two or more thin sub-dielectric layers to increase the thickness. Various laminates can be formed only by the combination of the conductor layers, and the production cost of the circuit board can be reduced. Furthermore, by making the dielectric constant of the dielectric layer different depending on the layer, a circuit board having a high dielectric constant region or a low dielectric constant region with a planar conductor as a boundary inside a single substrate is formed. Can do.
[0058]
【The invention's effect】
According to the circuit board of the present invention, a circuit pattern is formed on one main surface of a dielectric substrate having one main surface and the other main surface, and a ground electrode is formed on the other main surface. By forming a planar conductor from one main surface to the other main surface, the grounding condition of the circuit pattern can be easily stabilized on the one main surface of the circuit board. In addition, it is possible to obtain a large isolation between two circuit patterns provided apart from each other with one end of the planar conductor as a boundary, thereby reducing the size of the circuit board.
[0059]
In addition, by arranging two planar conductors close to each other in parallel, a large-capacity capacitor can be formed between the two planar conductors, and either one of the two planes By connecting one end of the conductor to the ground electrode, a stable capacitor between the ground can be formed.
[0060]
In addition, according to the method for producing a circuit board of the present invention, the first step of creating a laminate by alternately laminating dielectric layers and conductor layers in the thickness direction, and the laminate as a dielectric layer and a conductor. A circuit board in which a circuit pattern is formed on one main surface of the substrate and a ground electrode is formed on the other main surface of the substrate; As a result of the third step of creating the circuit board, the circuit board can be easily created. In addition, by preparing a standard substrate in the second step, it is possible to create a plurality of types of circuit substrates having different circuit patterns only in the third step, which reduces the production cost of the circuit substrate. The creation period can be shortened.
[Brief description of the drawings]
FIG. 1 is a partially transparent perspective view showing an embodiment of a circuit board of the present invention.
FIG. 2 is a partially transparent perspective view showing another embodiment of the circuit board of the present invention.
FIG. 3 is a partially transparent perspective view showing still another embodiment of the circuit board of the present invention.
FIG. 4 is a partially transparent perspective view showing still another embodiment of the circuit board of the present invention.
5 is a cross-sectional view of the circuit board of FIG. 1. FIG.
6 is a cross-sectional view of the circuit board of FIG. 3;
FIG. 7 is a partially transparent perspective view showing the laminate produced in the first step of the circuit board production method of the present invention.
FIG. 8 is a perspective view showing a second step of the method for producing a circuit board according to the present invention.
FIG. 9 is a perspective view showing a circuit board produced in the third step of the circuit board production method of the present invention.
FIG. 10 is a partially transparent perspective view showing another laminate produced in the first step of the circuit board production method of the present invention.
FIG. 11 is a cross-sectional view showing a conventional circuit board.
[Explanation of symbols]
20, 25, 30, 35 ... circuit board
21 ... Board
21a ... one main surface
21b ... other main surface
22, 26, 31, 32, 36, 37 ... planar conductor
23 ... Ground electrode
40, 42, 45, 50, 51, 52, 53, 57, 59, 73 ... sub-circuit
41, 44, 46, 47, 54, 55, 60 ... electrodes
43, 56, 61 ... Insulating film
58 ... Ground electrode removal section
70, 75 ... Laminated body
71: Dielectric layer
72, 76 ... Conductor layer

Claims

A dielectric substrate having one main surface and the other main surface, a planar conductor formed from one main surface to the other main surface of the substrate inside the substrate, and formed on one main surface of the substrate a circuit pattern, have a ground electrode formed on the other main surface of the substrate, arranged in parallel two of the planar conductors near the one main surface of the substrate, two of said circuit pattern Is electrically connected to one end of each of the two planar conductors,
A circuit board, wherein the other main surface of the substrate is formed by insulating the other ends of the two planar conductors from the ground electrode .

A dielectric substrate having one main surface and the other main surface, a planar conductor formed from one main surface to the other main surface of the substrate inside the substrate, and formed on one main surface of the substrate a circuit pattern, have a ground electrode formed on the other main surface of the substrate, arranged in parallel two of the planar conductors near the one main surface of said substrate, said two plane Electrically connecting one end of the conductor to the circuit pattern;
On the other main surface of the substrate, one other end of the two planar conductors is insulated from the ground electrode, and the other other end of the two planar conductors is electrically connected to the ground electrode. circuit board, characterized in that to become to.