JP2002237429A - Laminated lead-through capacitor and array thereof - Google Patents

Laminated lead-through capacitor and array thereof

Info

Publication number
JP2002237429A
JP2002237429A JP2001276716A JP2001276716A JP2002237429A JP 2002237429 A JP2002237429 A JP 2002237429A JP 2001276716 A JP2001276716 A JP 2001276716A JP 2001276716 A JP2001276716 A JP 2001276716A JP 2002237429 A JP2002237429 A JP 2002237429A
Authority
JP
Japan
Prior art keywords
electrode pattern
capacitor
capacitors
multilayer
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001276716A
Other languages
Japanese (ja)
Inventor
Koichi Takashima
浩一 高嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2001276716A priority Critical patent/JP2002237429A/en
Publication of JP2002237429A publication Critical patent/JP2002237429A/en
Pending legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a laminated lead-through capacitor which is capable of expanding a noise elimination frequency band in width and reducing its mounting space in area and mounting cost, and to provide a laminated lead-through capacitor array. SOLUTION: One end of each through electrode pattern 1a and 1b is led out to an input terminal 21 formed on a ceramic laminate 14, the other end of each through electrode pattern 1a and 1b is led out to an output terminal 22 formed on the ceramic laminate 14. Ground electrode patterns 2a and 2b are led out to a ground terminal 23. An electrostatic capacitance C1 is formed between the through electrode pattern 1a and the ground electrode pattern 2a to constitute a lead-through capacitor 3a. An electrostatic capacitance C2(<C1) is formed between the through electrode pattern 1b and the ground electrode pattern 2b to constitute a lead-through capacitor 3b.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、積層型貫通コンデ
ンサ、特に、種々の電子回路に組み込まれてノイズフィ
ルタとして使用される積層型貫通コンデンサおよび積層
型貫通コンデンサアレイに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer feedthrough capacitor, and more particularly, to a multilayer feedthrough capacitor and a multilayer feedthrough capacitor array which are incorporated in various electronic circuits and used as a noise filter.

【0002】[0002]

【従来の技術】従来のこの種の積層型貫通コンデンサの
構成を図13に示す。該積層型貫通コンデンサ60は、
セラミック誘電体材料からなるセラミック積層体61内
に、該セラミック積層体61を貫通して形成されてなる
貫通電極パターン62と、該貫通電極パターン62に誘
電体層63を間にして対向するグランド電極パターン6
4とが形成されている。貫通電極パターン62の一端
は、セラミック積層体61の左側端部に形成された入力
端子71に電気的に接続され、貫通電極パターン62の
他端は、セラミック積層体61の右側端部に形成された
出力端子72に電気的に接続されている。グランド電極
パターン64はセラミック積層体61の中央部の外周を
一巡するように形成されたグランド端子73に電気的に
接続されている。
2. Description of the Related Art FIG. 13 shows the structure of a conventional multilayer feedthrough capacitor of this type. The multilayer feedthrough capacitor 60 includes:
A through electrode pattern 62 formed through a ceramic laminate 61 made of a ceramic dielectric material and penetrating through the ceramic laminate 61, and a ground electrode opposed to the through electrode pattern 62 with a dielectric layer 63 interposed therebetween. Pattern 6
4 are formed. One end of the through electrode pattern 62 is electrically connected to an input terminal 71 formed at the left end of the ceramic laminate 61, and the other end of the through electrode pattern 62 is formed at the right end of the ceramic laminate 61. Output terminal 72. The ground electrode pattern 64 is electrically connected to a ground terminal 73 formed so as to go around the outer periphery of the central portion of the ceramic laminate 61.

【0003】前記構成を有する積層型貫通コンデンサ6
0は、図14に等価回路を示すように、貫通電極パター
ン62が入出力端子71,72の間に接続されるととも
に、グランド電極パターン64はグランド端子73に接
続されている。そして、貫通電極パターン62とグラン
ド電極パターン64の間には静電容量Cが形成されてい
る。従って、貫通電極パターン62を通して入力端子7
1から出力端子72へ通過しようとするノイズは、静電
容量Cにより規定されるノイズ除去帯域内にある周波数
成分が静電容量Cを通してグランドにバイパスされる。
[0003] The multilayer feedthrough capacitor 6 having the above configuration
Numeral 0 indicates that the through electrode pattern 62 is connected between the input / output terminals 71 and 72 and the ground electrode pattern 64 is connected to the ground terminal 73 as shown in an equivalent circuit in FIG. A capacitance C is formed between the through electrode pattern 62 and the ground electrode pattern 64. Therefore, the input terminal 7 through the through electrode pattern 62
As for the noise that is going to pass from 1 to the output terminal 72, a frequency component within a noise removal band defined by the capacitance C is bypassed to the ground through the capacitance C.

【0004】[0004]

【発明が解決しようとする課題】ところで、従来の積層
型貫通コンデンサ60は、貫通電極パターン62とグラ
ンド電極パターン64の間に形成される一つの静電容量
Cにより、除去されるノイズの周波数成分が規定され
る。このため、除去するノイズの周波数帯域を拡大する
必要があるときには、例えば図15に集積回路74の電
源供給系について示すように、集積回路74と電源供給
端子75との間に二つの積層型貫通コンデンサ60を並
列に接続するようにしていた。
The conventional multilayer feedthrough capacitor 60 has a frequency component of noise removed by one capacitance C formed between the through electrode pattern 62 and the ground electrode pattern 64. Is defined. Therefore, when it is necessary to expand the frequency band of the noise to be removed, for example, as shown in the power supply system of the integrated circuit 74 in FIG. The capacitor 60 was connected in parallel.

【0005】しかしながら、このように二つの積層型貫
通コンデンサ60を並列に接続すると、大きな実装スペ
ースが必要となるうえ、実装工数が増加して製品のコス
トが高くなるという問題があった。
However, connecting the two multilayer feed-through capacitors 60 in parallel in this manner requires a large mounting space, increases the number of mounting steps, and increases the cost of the product.

【0006】そこで、本発明の目的は、ノイズ除去周波
数帯域の拡大と実装スペースおよび実装コストの削減を
図った積層型貫通コンデンサおよび積層型貫通コンデン
サアレイを提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a multilayer feedthrough capacitor and a multilayer feedthrough capacitor array in which the noise removal frequency band is expanded and the mounting space and mounting cost are reduced.

【0007】[0007]

【課題を解決するための手段及び作用】前記目的を達成
するため、本発明に係る積層型貫通コンデンサは、誘電
体層を積層してなる積層体内に、静電容量が相互に異な
る少なくとも二つのコンデンサを備え、該コンデンサの
少なくとも一つが、前記誘電体層を間に挟んで対向して
いる貫通電極パターンとグランド電極パターンとで構成
した貫通コンデンサであることを特徴とする。
In order to achieve the above object, a multilayer feed-through capacitor according to the present invention comprises at least two dielectric layers having different capacitances. A capacitor is provided, wherein at least one of the capacitors is a feedthrough capacitor including a through electrode pattern and a ground electrode pattern facing each other with the dielectric layer interposed therebetween.

【0008】ここに、積層体内に備えられているコンデ
ンサは、例えば、入力端子と出力端子の間で電気的に並
列に接続されている。また、コンデンサは、いずれもが
貫通コンデンサであってもよい。あるいは、積層体内に
備えられているコンデンサの少なくとも一つは、誘電体
層を間に挟んで対向している内部電極パターンとグラン
ド電極パターンとで構成した2端子コンデンサであって
もよい。また、積層体内に備えられているコンデンサ相
互の静電容量を異ならせる場合には、例えば、コンデン
サ毎に異なる誘電率を有している誘電体層を用いたり、
あるいは、コンデンサ毎に電極パターンの対向面積を異
ならせたりする。
Here, the capacitors provided in the laminate are electrically connected in parallel between, for example, an input terminal and an output terminal. Further, each of the capacitors may be a feedthrough capacitor. Alternatively, at least one of the capacitors provided in the multilayer body may be a two-terminal capacitor including an internal electrode pattern and a ground electrode pattern that face each other with a dielectric layer interposed therebetween. Further, when different capacitances are provided between the capacitors provided in the laminate, for example, a dielectric layer having a different dielectric constant for each capacitor may be used,
Alternatively, the facing area of the electrode pattern is made different for each capacitor.

【0009】以上の構成により、一つの積層体内には、
静電容量が異なる少なくとも二つのコンデンサが形成さ
れる。これらコンデンサの各々は固有のノイズ除去周波
数帯域特性をもっており、一つの部品でノイズ除去周波
数帯域の拡大を図ることができる。
[0009] With the above structure, in one laminate,
At least two capacitors having different capacitances are formed. Each of these capacitors has a unique noise removal frequency band characteristic, and the noise removal frequency band can be expanded with one component.

【0010】また、本発明に係る積層型貫通コンデンサ
は、積層体内に備えられた少なくとも二つのコンデンサ
を誘電体層の厚み方向に積み重ね、隣り合うコンデンサ
間に絶縁体からなる中間層を設けたことを特徴とする。
以上の構成により、コンデンサ毎に異なる誘電率を有し
ている誘電体材料を用いた場合、前記中間層にて、その
両側のコンデンサをそれぞれ構成する誘電体層の材料の
相互の拡散や、誘電体層の収縮率の違いが吸収される。
これにより、積層体の層間の剥がれや反りが抑えられ
る。
Further, in the multilayer feedthrough capacitor according to the present invention, at least two capacitors provided in the multilayer body are stacked in the thickness direction of the dielectric layer, and an intermediate layer made of an insulator is provided between adjacent capacitors. It is characterized by.
According to the above configuration, when a dielectric material having a different dielectric constant is used for each capacitor, mutual diffusion of the materials of the dielectric layers constituting the capacitors on both sides of the intermediate layer in the intermediate layer, The difference in the contraction rate of the body layer is absorbed.
Thereby, peeling and warpage between layers of the laminate are suppressed.

【0011】また、本発明に係る積層型貫通コンデンサ
アレイは、静電容量が相互に異なる少なくとも二つのコ
ンデンサを入力端子と出力端子の間で電気的に並列に接
続して構成した複数のコンデンサ素子を、誘電体層を積
層してなる積層体内にアレイ状に配置し、それぞれの前
記コンデンサ素子が、前記誘電体層を間に挟んで対向し
ている貫通電極パターンとグランド電極パターンとで構
成した貫通コンデンサを少なくとも一つ有していること
を特徴とする。以上の構成により、ノイズ除去周波数帯
域の大きいコンデンサ素子を複数内蔵した貫通コンデン
サアレイが得られる。
Further, the multilayer feedthrough capacitor array according to the present invention comprises a plurality of capacitor elements formed by electrically connecting at least two capacitors having mutually different capacitances in parallel between an input terminal and an output terminal. Were arranged in an array in a laminate formed by laminating dielectric layers, and each of the capacitor elements was constituted by a through electrode pattern and a ground electrode pattern facing each other with the dielectric layer interposed therebetween. It is characterized by having at least one feedthrough capacitor. With the above configuration, a through capacitor array having a plurality of built-in capacitor elements having a large noise removal frequency band can be obtained.

【0012】[0012]

【発明の実施の形態】以下、本発明に係る積層型貫通コ
ンデンサおよび積層型貫通コンデンサアレイの実施の形
態について添付の図面を参照して説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of a multilayer feedthrough capacitor and a multilayer feedthrough capacitor array according to the present invention will be described below with reference to the accompanying drawings.

【0013】[第1実施形態、図1〜図5]図1に示す
ように、積層型貫通コンデンサ10は、貫通電極パター
ン1a,1bを表面にそれぞれ形成した誘電体シート1
1a,11bと、グランド電極パターン2a,2bを表
面にそれぞれ形成した誘電体シート12a,12bと、
誘電体シート11aと11bの間に配設した中間シート
16と、外装用の誘電体シート13等を積層して、一体
的に焼成したセラミック積層体14(図2参照)から構
成されている。貫通電極パターン1a,1bがそれぞれ
形成された誘電体シート11a,11bは、中間シート
16を挟んで積層され、その上側には、グランド電極パ
ターン2aが形成された誘電体シート12aおよび外装
用の誘電体シート13が積層されている。また、誘電体
シート11bの下側には、グランド電極パターン2bが
形成された誘電体シート12bおよび外装用の誘電体シ
ート13が積層されている。
[First Embodiment, FIGS. 1 to 5] As shown in FIG. 1, a multilayer feedthrough capacitor 10 includes a dielectric sheet 1 having through-electrode patterns 1a and 1b formed on the surface thereof, respectively.
1a and 11b, and dielectric sheets 12a and 12b each having ground electrode patterns 2a and 2b formed on the surface thereof,
An intermediate sheet 16 disposed between the dielectric sheets 11a and 11b, a dielectric sheet 13 for exterior, and the like are laminated and integrally formed of a ceramic laminate 14 (see FIG. 2). The dielectric sheets 11a and 11b on which the through electrode patterns 1a and 1b are respectively formed are stacked with the intermediate sheet 16 interposed therebetween. Above the dielectric sheet 11a and 11b, the dielectric sheet 12a on which the ground electrode pattern 2a is formed and the dielectric for exterior are provided. The body sheet 13 is laminated. Under the dielectric sheet 11b, a dielectric sheet 12b on which the ground electrode pattern 2b is formed and a dielectric sheet 13 for exterior are laminated.

【0014】誘電体シート11a,11b,12a,1
2b,13の各々は何れもセラミック誘電体材料からな
っている。ただし、誘電体シート11a,12aのセラ
ミック誘電体材料は、誘電体シート11b,12bのセ
ラミック誘電体材料とは異なる材料を使用し、両者の誘
電率を異ならせている。すなわち、本第1実施形態で
は、誘電体シート11a,12aのセラミック誘電体材
料は、低周波数帯域のノイズを除去するため、誘電体シ
ート11b,12bのセラミック誘電体材料よりも大き
な誘電率を有するセラミック材料が使用されている。
The dielectric sheets 11a, 11b, 12a, 1
Each of 2b and 13 is made of a ceramic dielectric material. However, the ceramic dielectric material of the dielectric sheets 11a and 12a is different from the ceramic dielectric material of the dielectric sheets 11b and 12b, and has a different dielectric constant. That is, in the first embodiment, the ceramic dielectric material of the dielectric sheets 11a and 12a has a larger dielectric constant than the ceramic dielectric material of the dielectric sheets 11b and 12b in order to remove noise in a low frequency band. Ceramic materials are used.

【0015】図2に示すように、貫通電極パターン1
a,1bの各々の一端は、セラミック積層体14の右側
端部に形成された出力端子22に電気的に接続され、ま
た、貫通電極パターン1a,1bの各々の他端はセラミ
ック積層体14の左側端部に形成された入力端子21に
電気的に接続されている。グランド電極パターン2aお
よび2bの各々は、手前側および奥側に引き出された引
出し部2acおよび2bcを通して、セラミック積層体
14の中央部の外周を一巡するように形成されたグラン
ド端子23に電気的に接続されている。
[0015] As shown in FIG.
a, 1b is electrically connected to an output terminal 22 formed at the right end of the ceramic laminate 14, and the other end of each of the through electrode patterns 1a, 1b is connected to the other end of the ceramic laminate 14. It is electrically connected to an input terminal 21 formed at the left end. Each of the ground electrode patterns 2a and 2b is electrically connected to a ground terminal 23 formed so as to go around the outer periphery of the central portion of the ceramic laminate 14 through the lead portions 2ac and 2bc drawn toward the near side and the far side. It is connected.

【0016】以上の構成からなる積層型貫通コンデンサ
10は、図3に等価回路を示すように、二つの貫通電極
パターン1a,1bが入出力端子21,22の間に接続
されるとともに、二つのグランド電極パターン2a,2
bはグランド端子23に接続されている。そして、貫通
電極パターン1aとグランド電極パターン2aの間には
静電容量C1が形成されており、一つの貫通コンデンサ
3aを構成している。同様に、貫通電極パターン1bと
グランド電極パターン2bの間にも静電容量C2が形成
されており、いま一つの貫通コンデンサ3bを構成して
いる。従って、貫通コンデンサ3aと3bは並列回路を
構成している。
In the multilayer feedthrough capacitor 10 having the above structure, as shown in an equivalent circuit of FIG. 3, two through electrode patterns 1a and 1b are connected between the input / output terminals 21 and 22, and two Ground electrode patterns 2a, 2
b is connected to the ground terminal 23. The capacitance C1 is formed between the through electrode pattern 1a and the ground electrode pattern 2a, and constitutes one through capacitor 3a. Similarly, the capacitance C2 is also formed between the through electrode pattern 1b and the ground electrode pattern 2b, and constitutes another through capacitor 3b. Accordingly, the feedthrough capacitors 3a and 3b constitute a parallel circuit.

【0017】従って、貫通電極パターン1a,1bを通
して入力端子21から出力端子22へ通過しようとする
ノイズは、静電容量C1および静電容量C2によりそれ
ぞれ規定されるノイズ除去帯域内にある周波数成分がこ
れらコンデンサ3a,3bを通してグランドにバイパス
される。そして、貫通コンデンサ3aを構成する誘電体
シート11a,12aは、前述したように、貫通コンデ
ンサ3bを構成する誘電体シート11b,12bの誘電
率よりも大きな誘電率を有するセラミック材料から構成
されているので、C1>C2となっている。
Therefore, the noise that is going to pass from the input terminal 21 to the output terminal 22 through the through electrode patterns 1a and 1b has a frequency component within a noise removal band defined by the capacitances C1 and C2. These capacitors 3a and 3b are bypassed to ground. As described above, the dielectric sheets 11a and 12a forming the feedthrough capacitor 3a are made of a ceramic material having a higher dielectric constant than the dielectric sheets 11b and 12b forming the feedthrough capacitor 3b. Therefore, C1> C2.

【0018】つまり、積層型貫通コンデンサ10は、一
つのセラミック積層体14内に、異なる静電容量C1お
よびC2をそれぞれ有するコンデンサ3a,3bが形成
されている。これらコンデンサ3a,3bの各々は図4
にそれぞれh1,h2で示すように、その静電容量C
1,C2に対応して異なるノイズ除去特性を有してい
る。そして、積層型貫通コンデンサ10の総合ノイズ除
去特性は、これらノイズ除去特性が重畳された図5にm
で示すように、ノイズ除去周波数帯域が拡大されたもの
となる。従って、本第1実施形態によれば、小型で広い
ノイズ除去周波数帯域を有する積層型貫通コンデンサ1
0を得ることができる。
That is, in the multilayer feedthrough capacitor 10, capacitors 3a and 3b having different capacitances C1 and C2 are formed in one ceramic laminate 14. Each of these capacitors 3a and 3b is shown in FIG.
Respectively, as shown by h1 and h2, the capacitance C
1 and C2 have different noise removal characteristics. The total noise elimination characteristics of the multilayer feedthrough capacitor 10 are shown in FIG. 5 where these noise elimination characteristics are superimposed.
As shown by, the noise removal frequency band is expanded. Therefore, according to the first embodiment, the multilayer feedthrough capacitor 1 having a small size and a wide noise removal frequency band is provided.
0 can be obtained.

【0019】また、本第1実施形態では、貫通コンデン
サ3a,3bは、シート11a〜13の厚み方向に積み
重ねられた構造になっている。そして、隣り合う貫通コ
ンデンサ3aと3bの間には中間シート16が配置され
ている。つまり、貫通電極パターン1aを形成した誘電
体シート11aと貫通電極パターン1bを形成した誘電
体シート11bとの間に、絶縁体材料(例えばガラスセ
ラミック材料)からなる中間シート16を配置してい
る。この中間シート16は、他の誘電体シート11a,
11b,12a,12b等よりも薄く形成されている。
そして、該中間シート16により、その上側の誘電体シ
ート11a,12aの材料とその下側の誘電体シート1
1b,12bの材料の相互の拡散や収縮率の違いを吸収
するようにしている。このため、異なる材料同士の誘電
体シート11aと11bの接合部分での剥がれや反りが
吸収され、信頼性の高い品質の良好な積層型貫通コンデ
ンサを得ることができる。
In the first embodiment, the feedthrough capacitors 3a and 3b have a structure in which the sheets 11a to 13b are stacked in the thickness direction. An intermediate sheet 16 is arranged between the adjacent feedthrough capacitors 3a and 3b. That is, the intermediate sheet 16 made of an insulating material (for example, a glass ceramic material) is disposed between the dielectric sheet 11a on which the through electrode pattern 1a is formed and the dielectric sheet 11b on which the through electrode pattern 1b is formed. This intermediate sheet 16 is made of another dielectric sheet 11a,
It is formed thinner than 11b, 12a, 12b and the like.
Then, the material of the upper dielectric sheets 11a and 12a and the lower dielectric sheet 1 are formed by the intermediate sheet 16.
The materials 1b and 12b are made to absorb the difference between the diffusion and the shrinkage. For this reason, the peeling and warping at the joining portions of the dielectric sheets 11a and 11b of different materials are absorbed, and a highly reliable and high quality multilayer feedthrough capacitor can be obtained.

【0020】[第2実施形態、図6]図6に示すよう
に、積層型貫通コンデンサ10aは、図1〜図5を参照
して説明した第1実施形態の積層型貫通コンデンサ10
において、誘電体シート11a,11b,12a,12
b,13の各々には何れも同じセラミック誘電体材料か
らなる等しい誘電率を有するものを使用し、グランド電
極パターン2aおよび貫通電極パターン1aは、低周波
数帯域のノイズを除去するため、その対向面積を、グラ
ンド電極パターン2bと貫通電極パターン1bとの対向
面積よりも大きくしたものである。
[Second Embodiment, FIG. 6] As shown in FIG. 6, the multilayer feedthrough capacitor 10a is a multilayer feedthrough capacitor 10a according to the first embodiment described with reference to FIGS.
, The dielectric sheets 11a, 11b, 12a, 12
Each of b and 13 is made of the same ceramic dielectric material and has the same dielectric constant. The ground electrode pattern 2a and the penetrating electrode pattern 1a have opposing areas for removing noise in a low frequency band. Is larger than the facing area of the ground electrode pattern 2b and the through electrode pattern 1b.

【0021】これにより、セラミック積層体14を同じ
セラミック材料により構成することができ、中間シート
16を用いなくても、セラミック積層体14の層間の剥
がれや反りの発生を抑えることができる。なお、図6に
おいて、図1に対応する部分には同じ符号を付して示
し、重複した説明は省略する。
As a result, the ceramic laminate 14 can be made of the same ceramic material, and the occurrence of peeling and warpage between the layers of the ceramic laminate 14 can be suppressed without using the intermediate sheet 16. In FIG. 6, portions corresponding to those in FIG. 1 are denoted by the same reference numerals, and duplicate description will be omitted.

【0022】[第3実施形態、図7〜図9]図7および
図8に示すように、積層型貫通コンデンサ10bは、図
1〜図5を参照して説明した第1実施形態の積層型貫通
コンデンサ10において、貫通電極パターン1bに代え
て内部電極パターン1cを形成するようにしたものであ
る。
[Third Embodiment, FIGS. 7 to 9] As shown in FIGS. 7 and 8, the multilayer feedthrough capacitor 10b is a multilayer feedthrough capacitor of the first embodiment described with reference to FIGS. In the feedthrough capacitor 10, an internal electrode pattern 1c is formed instead of the feedthrough electrode pattern 1b.

【0023】積層型貫通コンデンサ10bは、内部電極
パターン1cとそれに対向するグランド電極パターン2
bおよびその間に位置する誘電体シート11bにより2
端子コンデンサ3cが形成され、図9に示すような等価
回路を有している。この2端子コンデンサ3cは入力端
子21側に電気的に接続されており、静電容量C3(>
C1)を有している。そして、この2端子コンデンサ3
cに低周波帯域のノイズ除去機能を受け持たせ、貫通コ
ンデンサ3aに高周波帯域のノイズ除去機能を受け持た
せることにより、ノイズ除去周波数の帯域をより拡大さ
せている。
The multilayer feedthrough capacitor 10b includes an internal electrode pattern 1c and a ground electrode pattern 2 opposed thereto.
b and the dielectric sheet 11b located between
A terminal capacitor 3c is formed, and has an equivalent circuit as shown in FIG. The two-terminal capacitor 3c is electrically connected to the input terminal 21 and has a capacitance C3 (>
C1). And this two-terminal capacitor 3
c is provided with a noise removal function in a low frequency band, and the feedthrough capacitor 3a is provided with a noise removal function in a high frequency band, thereby further expanding the band of the noise removal frequency.

【0024】2端子コンデンサ3cに低周波帯域のノイ
ズ除去機能を受け持たせるのは、低周波帯域では残留イ
ンダクタンスの影響が小さく、残留インダクタンスが比
較的大きい2端子コンデンサ3cでも、貫通コンデンサ
3aとノイズ除去性に大きな違いが現れないからであ
る。
The reason why the two-terminal capacitor 3c has the function of removing noise in the low-frequency band is that the effect of the residual inductance is small in the low-frequency band, and the two-terminal capacitor 3c has a relatively large residual inductance. This is because no significant difference appears in the removability.

【0025】また、本第3実施形態では、2端子コンデ
ンサ3cをセラミック積層体14の下側部に配置してグ
ランド側に近づけ、残留インダクタンスが発生しにくい
ように工夫している。なお、図7および図8にあって
も、図1および図2に対応する部分には対応する符号を
付して示し、重複した説明は省略する。
In the third embodiment, the two-terminal capacitor 3c is arranged below the ceramic laminate 14 so as to be close to the ground, so that residual inductance is hardly generated. 7 and FIG. 8, parts corresponding to those in FIG. 1 and FIG. 2 are denoted by corresponding reference numerals, and redundant description will be omitted.

【0026】[第4実施形態、図10〜図12]第4実
施形態は、積層型貫通コンデンサアレイについて説明す
る。図10に示すように、積層型貫通コンデンサアレイ
30は、貫通電極パターン35a〜37a、35b〜3
7bを表面にそれぞれ形成した誘電体シート31a,3
1bと、グランド電極パターン38a,38bを表面に
それぞれ形成した誘電体シート32a,32bと、誘電
体シート31aと31bの間に配設した中間シート33
と、外装用の誘電体シート(図示せず)等を積層して、
一体的に焼成したセラミック積層体50(図11参照)
から構成されている。貫通電極パターン35a〜37
a、35b〜37bがそれぞれ形成された誘電体シート
31a,31bは、中間シート33を挟んで積層され、
その上側には、グランド電極パターン38aが形成され
た誘電体シート32aおよび外装用の誘電体シートが積
層されている。また、誘電体シート31bの下側には、
グランド電極パターン38bが形成された誘電体シート
32bおよび外装用の誘電体シートが積層されている。
[Fourth Embodiment, FIGS. 10 to 12] In a fourth embodiment, a multilayer feedthrough capacitor array will be described. As shown in FIG. 10, the multilayer feedthrough capacitor array 30 has through electrode patterns 35 a to 37 a and 35 b to 3.
Dielectric sheets 31a, 3 each having a surface 7b formed thereon
1b, dielectric sheets 32a and 32b having ground electrode patterns 38a and 38b formed on the surface thereof, and an intermediate sheet 33 disposed between the dielectric sheets 31a and 31b.
And a dielectric sheet (not shown) for exterior and the like are laminated,
Ceramic laminate 50 integrally fired (see FIG. 11)
It is composed of Through electrode patterns 35a to 37
a, and the dielectric sheets 31a and 31b on which 35b to 37b are respectively formed are stacked with the intermediate sheet 33 interposed therebetween.
On the upper side, a dielectric sheet 32a on which a ground electrode pattern 38a is formed and a dielectric sheet for exterior are laminated. On the lower side of the dielectric sheet 31b,
The dielectric sheet 32b on which the ground electrode pattern 38b is formed and the dielectric sheet for exterior are laminated.

【0027】誘電体シート31a,31b,32a,3
2bの各々は何れもセラミック誘電体材料からなってい
る。ただし、誘電体シート31a,32aのセラミック
誘電体材料は、誘電体シート31b,32bのセラミッ
ク誘電体材料とは異なる材料を使用し、両者の誘電率を
異ならせている。すなわち、本第4実施形態では、誘電
体シート31a,32aのセラミック誘電体材料は、低
周波数帯域のノイズを除去するため、誘電体シート31
b,32bのセラミック誘電体材料よりも大きな誘電率
を有するセラミック材料が使用されている。
The dielectric sheets 31a, 31b, 32a, 3
Each of 2b is made of a ceramic dielectric material. However, the ceramic dielectric material of the dielectric sheets 31a and 32a is different from the ceramic dielectric material of the dielectric sheets 31b and 32b, and their dielectric constants are different. That is, in the fourth embodiment, the ceramic dielectric material of the dielectric sheets 31a and 32a is used to remove noise in a low frequency band.
Ceramic materials having a higher dielectric constant than the ceramic dielectric materials b and 32b are used.

【0028】図11に示すように、貫通電極パターン3
5a,35bの各々の一端は、セラミック積層体50の
右側端部に形成された出力端子51bに電気的に接続さ
れ、また、貫通電極パターン35a,35bの各々の他
端はセラミック積層体50の左側端部に形成された入力
端子51aに電気的に接続されている。同様に、貫通電
極パターン36a,36bの各々の一端は、出力端子5
2bに電気的に接続され、他端は入力端子52aに電気
的に接続されている。また、貫通電極パターン37a,
37bの各々の一端は、出力端子53bに電気的に接続
され、他端は入力端子53aに電気的に接続されてい
る。
As shown in FIG. 11, the through electrode pattern 3
One end of each of 5a and 35b is electrically connected to an output terminal 51b formed on the right end of ceramic laminate 50. The other end of each of through electrode patterns 35a and 35b is It is electrically connected to an input terminal 51a formed at the left end. Similarly, one end of each of the through electrode patterns 36a and 36b is connected to the output terminal 5
2b, and the other end is electrically connected to the input terminal 52a. Also, the through electrode patterns 37a,
One end of each of the terminals 37b is electrically connected to the output terminal 53b, and the other end is electrically connected to the input terminal 53a.

【0029】グランド電極パターン38aおよび38b
の各々は、手前側および奥側に引き出された引出し部を
通して、セラミック積層体50の中央部の外周を一巡す
るように形成されたグランド端子55に電気的に接続さ
れている。
Ground electrode patterns 38a and 38b
Are electrically connected to a ground terminal 55 formed so as to go around the outer periphery of the central portion of the ceramic laminate 50 through a lead portion drawn toward the front side and the back side.

【0030】以上の構成からなる積層型貫通コンデンサ
アレイ30は、図12に等価回路を示すように、入出力
端子51a,51bの間に二つの貫通電極パターン35
a,35bが接続されるとともに、二つのグランド電極
パターン38a,38bはグランド端子55に接続され
ている。そして、貫通電極パターン35aとグランド電
極パターン38aの間には静電容量C1が形成されてお
り、一つの貫通コンデンサ41aを構成している。同様
に、貫通電極パターン35bとグランド電極パターン3
8bの間にも静電容量C2(<C1)が形成されてお
り、いま一つの貫通コンデンサ41bを構成している。
貫通コンデンサ41aと41bは並列接続され、コンデ
ンサ素子46を構成している。
As shown in the equivalent circuit of FIG. 12, the multilayer feed-through capacitor array 30 having the above-described structure has two through-electrode patterns 35 between the input / output terminals 51a and 51b.
a and 35b are connected, and the two ground electrode patterns 38a and 38b are connected to the ground terminal 55. The capacitance C1 is formed between the through electrode pattern 35a and the ground electrode pattern 38a, and constitutes one through capacitor 41a. Similarly, the through electrode pattern 35b and the ground electrode pattern 3
A capacitance C2 (<C1) is also formed between the capacitors 8b, and constitutes another feedthrough capacitor 41b.
The feedthrough capacitors 41a and 41b are connected in parallel to form a capacitor element 46.

【0031】また、入出力端子52a,52bの間に二
つの貫通電極パターン36a,36bが接続されてい
る。そして、貫通電極パターン36aとグランド電極パ
ターン38aの間には静電容量C1が形成されており、
一つの貫通コンデンサ42aを構成している。同様に、
貫通電極パターン36bとグランド電極パターン38b
の間にも静電容量C2(<C1)が形成されており、い
ま一つの貫通コンデンサ42bを構成している。貫通コ
ンデンサ42aと42bは並列接続され、コンデンサ素
子47を構成している。
Two through electrode patterns 36a and 36b are connected between the input / output terminals 52a and 52b. A capacitance C1 is formed between the through electrode pattern 36a and the ground electrode pattern 38a.
This constitutes one feedthrough capacitor 42a. Similarly,
Through electrode pattern 36b and ground electrode pattern 38b
The capacitance C2 (<C1) is also formed between them, and constitutes another feedthrough capacitor 42b. The feedthrough capacitors 42a and 42b are connected in parallel to form a capacitor element 47.

【0032】さらに、入出力端子53a,53bの間に
二つの貫通電極パターン37a,37bが接続されてい
る。そして、貫通電極パターン37aとグランド電極パ
ターン38aの間には静電容量C1が形成されており、
一つの貫通コンデンサ43aを構成している。同様に、
貫通電極パターン37bとグランド電極パターン38b
の間にも静電容量C2(<C1)が形成されており、い
ま一つの貫通コンデンサ43bを構成している。貫通コ
ンデンサ43aと43bは並列接続され、コンデンサ素
子48を構成している。
Further, two through electrode patterns 37a and 37b are connected between the input / output terminals 53a and 53b. A capacitance C1 is formed between the through electrode pattern 37a and the ground electrode pattern 38a.
One feedthrough capacitor 43a is configured. Similarly,
Through electrode pattern 37b and ground electrode pattern 38b
The capacitance C2 (<C1) is also formed between them, and constitutes another feedthrough capacitor 43b. The feedthrough capacitors 43a and 43b are connected in parallel to form a capacitor element 48.

【0033】つまり、積層型貫通コンデンサアレイ30
は、一つのセラミック積層体50内に、異なる静電容量
C1およびC2をそれぞれ有するコンデンサ41a〜4
3a,41b〜43bにて構成されたコンデンサ素子4
6〜48が形成されている。そして、これらコンデンサ
素子46〜48の各々はノイズ除去周波数帯域が拡大さ
れたものとなる。従って、本第4実施形態によれば、小
型で広いノイズ除去周波数帯域を有する積層型貫通コン
デンサアレイ30を得ることができる。
That is, the multilayer feedthrough capacitor array 30
Are capacitors 41a to 41a having different capacitances C1 and C2 in one ceramic laminate 50, respectively.
3a, capacitor element 4 composed of 41b to 43b
6 to 48 are formed. Each of these capacitor elements 46 to 48 has an expanded noise removal frequency band. Therefore, according to the fourth embodiment, the multilayer feedthrough capacitor array 30 having a small size and a wide noise removal frequency band can be obtained.

【0034】なお、第4実施形態では、セラミック誘電
体材料の誘電率を異ならせることによって、静電容量C
1とC2を異ならせているが、必ずしもこれに限るもの
ではなく、対向する電極パターンの対向面積を異ならせ
たり、誘電体シートの厚みを異ならせたりすることによ
って、静電容量C1とC2を異ならせてもよい。
In the fourth embodiment, the capacitance C is varied by changing the dielectric constant of the ceramic dielectric material.
1 and C2 are different from each other, but the present invention is not limited to this. The capacitances C1 and C2 can be changed by changing the facing areas of the facing electrode patterns or the thickness of the dielectric sheet. It may be different.

【0035】また、3素子を内蔵した貫通コンデンサア
レイ30のチップ寸法は、1素子を内蔵した貫通コンデ
ンサのチップ寸法とほぼ同じとしているが、素子の配列
方向に対して、1素子を内蔵した貫通コンデンサの1.
5〜2倍の寸法であってもよい。さらに、貫通コンデン
サアレイ30の貫通電極パターン35a〜37bとグラ
ンド電極パターン38a,38bの形状はいずれも直線
状であるが、貫通電極パターンは蛇行状、渦巻状、螺旋
状でもよく、グランド電極パターンは幅広の十字状でも
よい。また、貫通電極パターンとグランド電極パターン
がほぼ同一形状で対向するようなものでもよい。例え
ば、蛇行状の貫通電極パターンと蛇行状のグランド電極
パターンが対向する場合である。
The chip size of the feedthrough capacitor array 30 containing three elements is almost the same as the chip size of the feedthrough capacitor containing one element. 1. Capacitor
The dimension may be five to two times as large. Further, although the shapes of the through electrode patterns 35a to 37b and the ground electrode patterns 38a and 38b of the through capacitor array 30 are all linear, the through electrode pattern may be meandering, spiral, or spiral. A wide cross may be used. Further, the through electrode pattern and the ground electrode pattern may be opposed to each other in substantially the same shape. For example, this is a case where a meandering through electrode pattern and a meandering ground electrode pattern face each other.

【0036】[他の実施形態]本発明は前記実施形態に
限定するものではなく、その要旨の範囲内で種々に変更
することができる。
[Other Embodiments] The present invention is not limited to the above embodiment, but can be variously modified within the scope of the gist.

【0037】例えば、一つのセラミック積層体の内部に
三つ以上のコンデンサが形成されていてもよい。コンデ
ンサが三つ以上の場合、誘電体層の誘電率はコンデンサ
毎に異なっていなくてもよく、例えば、いずれか二つの
コンデンサの誘電体層の誘電率が同じであってもよい。
For example, three or more capacitors may be formed inside one ceramic laminate. When there are three or more capacitors, the dielectric constant of the dielectric layer does not need to be different for each capacitor. For example, the dielectric constant of any two capacitors may be the same.

【0038】また、前記第1実施形態は、貫通電極パタ
ーン1a,1b又は内部電極パターン1cが直線状であ
り、グランド電極パターン2a,2bが十字状となって
いるが、所望の静電容量を満足すれば、この形状に限ら
ない。
In the first embodiment, the through electrode patterns 1a and 1b or the internal electrode patterns 1c are linear and the ground electrode patterns 2a and 2b are cross-shaped. If you are satisfied, you are not limited to this shape.

【0039】さらに、前記実施形態は、それぞれ電極パ
ターンが形成された誘電体シートを積層した後、一体的
に焼成するものであるが、必ずしもこれに限定されな
い。誘電体シートは予め焼成されたものを用いてもよ
い。また、以下に説明する製法によって、積層型貫通コ
ンデンサを製造してもよい。印刷等の方法によりペース
ト状の誘電体材料にて誘電体層を形成した後、その誘電
体層の表面にペースト状の導電性材料を塗布して電極パ
ターンを形成する。次に、ペースト状の誘電体材料を上
から塗布して誘電体層とする。同様にして、順に重ね塗
りすることにより、積層構造を有する貫通コンデンサが
得られる。
Further, in the above embodiment, the dielectric sheets on which the electrode patterns are formed are laminated and then integrally fired, but the invention is not necessarily limited to this. A dielectric sheet that has been fired in advance may be used. Further, a multilayer feedthrough capacitor may be manufactured by a manufacturing method described below. After forming a dielectric layer with a paste-like dielectric material by a method such as printing, a paste-like conductive material is applied to the surface of the dielectric layer to form an electrode pattern. Next, a paste-like dielectric material is applied from above to form a dielectric layer. Similarly, a feedthrough capacitor having a laminated structure can be obtained by successively coating.

【0040】[0040]

【発明の効果】以上の説明からも明らかなように、本発
明によれば、一つの積層体内に静電容量が異なる複数の
コンデンサが形成され、これらコンデンサの各々は、そ
の静電容量に対応して異なるノイズ除去特性を有してい
るので、総合ノイズ除去特性は、これらノイズ除去特性
が重畳されたものとなり、小型で広いノイズ除去周波数
帯域を有する積層型貫通コンデンサや積層型貫通コンデ
ンサアレイを得ることができる。
As is apparent from the above description, according to the present invention, a plurality of capacitors having different capacitances are formed in one laminated body, and each of these capacitors corresponds to the capacitance. Therefore, the total noise elimination characteristics are superimposed on these noise elimination characteristics, so that a multilayer feedthrough capacitor or a multilayer feedthrough capacitor array having a small and wide noise elimination frequency band can be used. Obtainable.

【0041】また、積層体内に備えられた少なくとも二
つのコンデンサを誘電体層の厚み方向に積み重ね、隣り
合うコンデンサ間に絶縁体からなる中間層を設けること
により、コンデンサ毎に異なる誘電率を有している誘電
体材料を用いた場合、前記中間層にて、その両側のコン
デンサをそれぞれ構成する誘電体層の材料の相互の拡散
や、誘電体層の収縮率の違いを吸収することができ、積
層体の層間の剥がれや反りが吸収され、信頼性の高い品
質の良好な積層型貫通コンデンサや積層型貫通コンデン
サアレイを得ることができる。
Further, by stacking at least two capacitors provided in the laminate in the thickness direction of the dielectric layer and providing an intermediate layer made of an insulator between adjacent capacitors, each capacitor has a different dielectric constant. When the dielectric material is used, the intermediate layer can absorb the mutual diffusion of the materials of the dielectric layers constituting the capacitors on both sides thereof, and the difference in the contraction rate of the dielectric layer, Peeling and warpage between the layers of the multilayer body are absorbed, so that a multilayer feedthrough capacitor or a multilayer feedthrough capacitor array having high quality and high reliability can be obtained.

【0042】さらに、コンデンサ毎に電極パターンの対
向面積を異ならせることにより、積層体全体を同じ誘電
体材料により構成することができ、積層体の層間の剥が
れや反りの発生がなく、信頼性の高い品質の良好な積層
型貫通コンデンサや積層型貫通コンデンサアレイを得る
ことができる。
Further, by making the facing areas of the electrode patterns different for each capacitor, the entire laminate can be made of the same dielectric material, and there is no occurrence of peeling or warpage between layers of the laminate and reliability. A multilayer feed-through capacitor or a multilayer feed-through capacitor array having high quality and good quality can be obtained.

【0043】さらに、2端子コンデンサを形成すること
により、この2端子コンデンサに低周波帯域のノイズ除
去機能を受け持たせて、ノイズの除去周波数帯域を拡大
させることができる。
Further, by forming a two-terminal capacitor, the two-terminal capacitor can be provided with a noise removing function in a low frequency band, and the noise removing frequency band can be expanded.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る積層型貫通コンデンサの第1実施
形態の構成を示す分解斜視図。
FIG. 1 is an exploded perspective view showing the configuration of a first embodiment of a multilayer feedthrough capacitor according to the present invention.

【図2】図1に示した積層型貫通コンデンサの一部切欠
き斜視図。
FIG. 2 is a partially cutaway perspective view of the multilayer feedthrough capacitor shown in FIG. 1;

【図3】図2に示した積層型貫通コンデンサの電気等価
回路図。
FIG. 3 is an electrical equivalent circuit diagram of the multilayer feedthrough capacitor shown in FIG. 2;

【図4】図2に示した積層型貫通コンデンサに内蔵され
ているコンデンサの各々の周波数−インピーダンス特性
を示すグラフ。
FIG. 4 is a graph showing frequency-impedance characteristics of each of the capacitors incorporated in the multilayer feedthrough capacitor shown in FIG. 2;

【図5】図2に示した積層型貫通コンデンサの総合周波
数−インピーダンス特性を示すグラフ。
FIG. 5 is a graph showing the overall frequency-impedance characteristics of the multilayer feedthrough capacitor shown in FIG. 2;

【図6】本発明に係る積層型貫通コンデンサの第2実施
形態の構成を示す分解斜視図。
FIG. 6 is an exploded perspective view showing a configuration of a multilayer feedthrough capacitor according to a second embodiment of the present invention.

【図7】本発明に係る積層型貫通コンデンサの第3実施
形態の構成を示す分解斜視図。
FIG. 7 is an exploded perspective view showing a configuration of a multilayer feedthrough capacitor according to a third embodiment of the present invention.

【図8】図7に示した積層型貫通コンデンサの縦断面
図。
FIG. 8 is a longitudinal sectional view of the multilayer feedthrough capacitor shown in FIG. 7;

【図9】図8に示した積層型貫通コンデンサの電気等価
回路図。
FIG. 9 is an electric equivalent circuit diagram of the multilayer feedthrough capacitor shown in FIG. 8;

【図10】本発明に係る積層型貫通コンデンサアレイの
構成を示す分解斜視図。
FIG. 10 is an exploded perspective view showing a configuration of a multilayer feedthrough capacitor array according to the present invention.

【図11】図10に示した積層型貫通コンデンサアレイ
の外観斜視図。
FIG. 11 is an external perspective view of the multilayer feedthrough capacitor array shown in FIG. 10;

【図12】図11に示した積層型貫通コンデンサアレイ
の電気等価回路図。
FIG. 12 is an electric equivalent circuit diagram of the multilayer feedthrough capacitor array shown in FIG. 11;

【図13】従来の積層型貫通コンデンサの構成を示す縦
断面図。
FIG. 13 is a longitudinal sectional view showing a configuration of a conventional multilayer feedthrough capacitor.

【図14】図13に示した積層型貫通コンデンサの電気
等価回路図。
14 is an electrical equivalent circuit diagram of the multilayer feedthrough capacitor shown in FIG.

【図15】従来の積層型貫通コンデンサの説明図。FIG. 15 is an explanatory diagram of a conventional multilayer feedthrough capacitor.

【符号の説明】[Explanation of symbols]

1a,1b…貫通電極パターン 1c…内部電極パターン 2a,2b…グランド電極パターン 3a,3b…貫通コンデンサ 3c…2端子コンデンサ 10,10a,10b…積層型貫通コンデンサ 11a,11b,12a,12b,13…誘電体シート 14…セラミック積層体 16…中間シート 21,22…入出力端子 23…グランド端子 30…積層型貫通コンデンサアレイ 31a,31b,32a,32b…誘電体シート 33…中間シート 35a〜37a,35b〜37b…貫通電極パターン 38a,38b…グランド電極パターン 41a〜43a,41b〜43b…貫通コンデンサ 46〜48…コンデンサ素子 50…セラミック積層体 51a〜53a,51b〜53b…入出力端子 55…グランド端子 C1〜C3…静電容量 1a, 1b: Through electrode pattern 1c: Internal electrode pattern 2a, 2b: Ground electrode pattern 3a, 3b: Through capacitor 3c: Two-terminal capacitor 10, 10a, 10b: Multilayer type through capacitor 11a, 11b, 12a, 12b, 13 ... Dielectric sheet 14 Ceramic laminate 16 Intermediate sheet 21, 22 Input / output terminal 23 Ground terminal 30 Multilayer feedthrough capacitor array 31a, 31b, 32a, 32b Dielectric sheet 33 Intermediate sheet 35a to 37a, 35b ... 37b ... through-electrode pattern 38a, 38b ... ground electrode pattern 41a-43a, 41b-43b ... through capacitor 46-48 ... capacitor element 50 ... ceramic laminate 51a-53a, 51b-53b ... input / output terminal 55 ... ground terminal C1 ~ C3 ... Capacitance

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 誘電体層を積層してなる積層体内に、静
電容量が相互に異なる少なくとも二つのコンデンサを備
え、該コンデンサの少なくとも一つが、前記誘電体層を
間に挟んで対向している貫通電極パターンとグランド電
極パターンとで構成した貫通コンデンサであることを特
徴とする積層型貫通コンデンサ。
1. A laminated body formed by laminating dielectric layers, wherein at least two capacitors having different capacitances are provided, and at least one of the capacitors faces each other with the dielectric layer interposed therebetween. Characterized in that it is a feedthrough capacitor comprising a through electrode pattern and a ground electrode pattern.
【請求項2】 前記積層体内に備えられている少なくと
も二つのコンデンサが、入力端子と出力端子の間で電気
的に並列に接続されていることを特徴とする請求項1に
記載の積層型貫通コンデンサ。
2. The multilayer feed-through according to claim 1, wherein at least two capacitors provided in the multilayer body are electrically connected in parallel between an input terminal and an output terminal. Capacitors.
【請求項3】 前記積層体内に備えられている少なくと
も二つのコンデンサがいずれも貫通コンデンサであるこ
とを特徴とする請求項1又は請求項2に記載の積層型貫
通コンデンサ。
3. The multilayer feedthrough capacitor according to claim 1, wherein at least two capacitors provided in the multilayer body are feedthrough capacitors.
【請求項4】 前記積層体内に備えられているコンデン
サの少なくとも一つが、前記誘電体層を間に挟んで対向
している内部電極パターンとグランド電極パターンとで
構成した2端子コンデンサであることを特徴とする請求
項1又は請求項2に記載の積層型貫通コンデンサ。
4. A capacitor according to claim 1, wherein at least one of the capacitors provided in the multilayer body is a two-terminal capacitor including an internal electrode pattern and a ground electrode pattern facing each other with the dielectric layer interposed therebetween. The multilayer feedthrough capacitor according to claim 1 or 2, wherein
【請求項5】 前記コンデンサ相互は、誘電体層の誘電
率が異なっていることを特徴とする請求項1〜請求項4
のいずれかに記載の積層型貫通コンデンサ。
5. The capacitor according to claim 1, wherein the dielectric layers have different dielectric constants.
8. The multilayer feedthrough capacitor according to any one of the above.
【請求項6】 前記積層体内に備えられた少なくとも二
つのコンデンサが前記誘電体層の厚み方向に積み重ねら
れた構造を有し、隣り合うコンデンサ間に絶縁体からな
る中間層を設けていることを特徴とする請求項5に記載
の積層型貫通コンデンサ。
6. A method according to claim 1, wherein at least two capacitors provided in the laminate have a structure in which the capacitors are stacked in a thickness direction of the dielectric layer, and an intermediate layer made of an insulator is provided between adjacent capacitors. The multilayer feedthrough capacitor according to claim 5, wherein:
【請求項7】 前記コンデンサ相互は、対向する電極パ
ターンの対向面積が異なっていることを特徴とする請求
項1〜請求項4のいずれかに記載の積層型貫通コンデン
サ。
7. The multilayer feed-through capacitor according to claim 1, wherein the capacitors have different facing areas of electrode patterns facing each other.
【請求項8】 静電容量が相互に異なる少なくとも二つ
のコンデンサを入力端子と出力端子の間で電気的に並列
に接続して構成した複数のコンデンサ素子を、誘電体層
を積層してなる積層体内にアレイ状に配置し、それぞれ
の前記コンデンサ素子が、前記誘電体層を間に挟んで対
向している貫通電極パターンとグランド電極パターンと
で構成した貫通コンデンサを少なくとも一つ有している
ことを特徴とする積層型貫通コンデンサアレイ。
8. A laminate comprising a plurality of capacitor elements formed by electrically connecting at least two capacitors having mutually different capacitances in parallel between an input terminal and an output terminal by stacking dielectric layers. Arranged in an array in the body, each of the capacitor elements has at least one feedthrough capacitor formed of a through electrode pattern and a ground electrode pattern facing each other with the dielectric layer interposed therebetween. A multilayer feedthrough capacitor array characterized by the following.
JP2001276716A 2000-12-08 2001-09-12 Laminated lead-through capacitor and array thereof Pending JP2002237429A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001276716A JP2002237429A (en) 2000-12-08 2001-09-12 Laminated lead-through capacitor and array thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-374907 2000-12-08
JP2000374907 2000-12-08
JP2001276716A JP2002237429A (en) 2000-12-08 2001-09-12 Laminated lead-through capacitor and array thereof

Publications (1)

Publication Number Publication Date
JP2002237429A true JP2002237429A (en) 2002-08-23

Family

ID=26605527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001276716A Pending JP2002237429A (en) 2000-12-08 2001-09-12 Laminated lead-through capacitor and array thereof

Country Status (1)

Country Link
JP (1) JP2002237429A (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081008A (en) * 2005-09-13 2007-03-29 Matsushita Electric Ind Co Ltd Laminated capacitor and molded capacitor
WO2008047566A1 (en) * 2006-10-06 2008-04-24 Sanyo Electric Co., Ltd. Electric element
JP2012104736A (en) * 2010-11-12 2012-05-31 Tdk Corp Feedthrough capacitor, and mounting structure for the same
US20120250218A1 (en) * 2011-04-04 2012-10-04 Tdk Corporation Feedthrough multilayer capacitor
JP2012248571A (en) * 2011-05-25 2012-12-13 Tdk Corp Feed-through multilayer capacitor
JP2014112647A (en) * 2012-11-05 2014-06-19 Murata Mfg Co Ltd Multilayer ceramic electronic component and method of manufacturing the same, taping electronic part series and method of manufacturing the same, and direction identification method for multilayer ceramic electronic component
CN105895371A (en) * 2015-02-12 2016-08-24 Tdk株式会社 Multilayer Feedthrough Capacitor
JPWO2015098990A1 (en) * 2013-12-24 2017-03-23 京セラ株式会社 Multilayer electronic component and its mounting structure
KR20170142782A (en) * 2016-06-20 2017-12-28 삼성전기주식회사 Capacitor Component
JP2018182334A (en) * 2013-10-25 2018-11-15 サムソン エレクトロ−メカニックス カンパニーリミテッド. Array-type multilayer ceramic electronic component and board mounting the same
WO2019066221A1 (en) * 2017-09-29 2019-04-04 주식회사 모다이노칩 Stacked element and electronic device having same
US10297390B2 (en) 2016-09-16 2019-05-21 Tdk Corporation Electronic component
US10475587B2 (en) 2017-03-29 2019-11-12 Tdk Corporation Feedthrough capacitor
US10790091B2 (en) 2016-09-16 2020-09-29 Tdk Corporation Electronic component having depression on surface

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4654854B2 (en) * 2005-09-13 2011-03-23 パナソニック株式会社 Multilayer capacitors and molded capacitors
JP2007081008A (en) * 2005-09-13 2007-03-29 Matsushita Electric Ind Co Ltd Laminated capacitor and molded capacitor
JP5156637B2 (en) * 2006-10-06 2013-03-06 三洋電機株式会社 Electrical element
WO2008047566A1 (en) * 2006-10-06 2008-04-24 Sanyo Electric Co., Ltd. Electric element
JP2012104736A (en) * 2010-11-12 2012-05-31 Tdk Corp Feedthrough capacitor, and mounting structure for the same
US8587922B2 (en) 2010-11-12 2013-11-19 Tdk Corporation Feed-through capacitor and feed-through capacitor mounting structure
US20120250218A1 (en) * 2011-04-04 2012-10-04 Tdk Corporation Feedthrough multilayer capacitor
US8526162B2 (en) * 2011-04-04 2013-09-03 Tdk Corporation Feedthrough multilayer capacitor
JP2012248571A (en) * 2011-05-25 2012-12-13 Tdk Corp Feed-through multilayer capacitor
JP2014112647A (en) * 2012-11-05 2014-06-19 Murata Mfg Co Ltd Multilayer ceramic electronic component and method of manufacturing the same, taping electronic part series and method of manufacturing the same, and direction identification method for multilayer ceramic electronic component
JP2018182334A (en) * 2013-10-25 2018-11-15 サムソン エレクトロ−メカニックス カンパニーリミテッド. Array-type multilayer ceramic electronic component and board mounting the same
JP7081734B2 (en) 2013-10-25 2022-06-07 サムソン エレクトロ-メカニックス カンパニーリミテッド. Array type laminated ceramic electronic components and their mounting boards
JPWO2015098990A1 (en) * 2013-12-24 2017-03-23 京セラ株式会社 Multilayer electronic component and its mounting structure
CN105895371A (en) * 2015-02-12 2016-08-24 Tdk株式会社 Multilayer Feedthrough Capacitor
CN105895371B (en) * 2015-02-12 2018-05-22 Tdk株式会社 It is stacked feedthrough capacitor
KR20170142782A (en) * 2016-06-20 2017-12-28 삼성전기주식회사 Capacitor Component
JP2017228759A (en) * 2016-06-20 2017-12-28 サムソン エレクトロ−メカニックス カンパニーリミテッド. Capacitor component
KR102538899B1 (en) * 2016-06-20 2023-06-01 삼성전기주식회사 Capacitor Component
US10297390B2 (en) 2016-09-16 2019-05-21 Tdk Corporation Electronic component
US10790091B2 (en) 2016-09-16 2020-09-29 Tdk Corporation Electronic component having depression on surface
US10475587B2 (en) 2017-03-29 2019-11-12 Tdk Corporation Feedthrough capacitor
WO2019066221A1 (en) * 2017-09-29 2019-04-04 주식회사 모다이노칩 Stacked element and electronic device having same
KR20190037997A (en) * 2017-09-29 2019-04-08 주식회사 모다이노칩 Laminated component and electronic device having the same
KR102053355B1 (en) * 2017-09-29 2019-12-06 주식회사 모다이노칩 Laminated component and electronic device having the same
CN111149181A (en) * 2017-09-29 2020-05-12 摩达伊诺琴股份有限公司 Stacking element and electronic device with same

Similar Documents

Publication Publication Date Title
JP4225507B2 (en) Multilayer capacitor
JP6269574B2 (en) Composite electronic components
JPH06325977A (en) Pi lc filter and pi lc filter array
JP2008147581A (en) Feedthrough capacitor array
JP2002237429A (en) Laminated lead-through capacitor and array thereof
JP4618348B2 (en) Multilayer capacitor
JPH1012490A (en) Through-type layer-built capacitor array
JPH08162368A (en) Composite-type multilayer capacitor
JPH0653048A (en) Chip type lc filter
JP3204085B2 (en) Stacked noise filter
JP6232836B2 (en) Capacitor element
JPH1012491A (en) 4-terminal multilayer capacitor
JP2006147792A (en) Multilayer capacitor
JPH0837126A (en) Multilayer capacitor
JP2000151324A (en) Laminated type noise filter
JP2982558B2 (en) Multilayer feedthrough capacitors
CN107078709B (en) LC filter
JP2006128523A (en) Composite capacitor
JP3197249B2 (en) Multilayer LC high-pass filter
JPH0729737A (en) Chip inductor
JPH0766077A (en) Laminated electronic component
JP2001326550A (en) Stacked lc composite part
JP2002198770A (en) Piezoelectric resonator
JP2000059168A (en) Laminated type lc noise filter
JP2585865Y2 (en) Dielectric stripline resonator