JP7081734B2 - Array type laminated ceramic electronic components and their mounting boards - Google Patents
Array type laminated ceramic electronic components and their mounting boards Download PDFInfo
- Publication number
- JP7081734B2 JP7081734B2 JP2018134058A JP2018134058A JP7081734B2 JP 7081734 B2 JP7081734 B2 JP 7081734B2 JP 2018134058 A JP2018134058 A JP 2018134058A JP 2018134058 A JP2018134058 A JP 2018134058A JP 7081734 B2 JP7081734 B2 JP 7081734B2
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- electrode
- dielectric layer
- capacitor portion
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000919 ceramic Substances 0.000 title claims description 119
- 239000003990 capacitor Substances 0.000 claims description 173
- 239000002131 composite material Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 5
- 229910000679 solder Inorganic materials 0.000 claims description 2
- 230000000087 stabilizing effect Effects 0.000 description 23
- 239000003985 ceramic capacitor Substances 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 239000000843 powder Substances 0.000 description 8
- 239000010949 copper Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
- H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Description
本発明は、アレイ型積層セラミック電子部品及びその実装基板に関する。 The present invention relates to an array type laminated ceramic electronic component and a mounting substrate thereof.
セラミック材料を用いる電子部品としてキャパシタやインダクタ、圧電素子、バリスタ、サーミスタなどがある。 Electronic components that use ceramic materials include capacitors, inductors, piezoelectric elements, varistor, and thermistors.
上記セラミック電子部品のうち積層セラミックキャパシタ(MLCC、Multi-Layered Ceramic Capacitor)は、小型でありながら、高容量が保障され、実装が容易であるという長所を有する。 Among the above-mentioned ceramic electronic components, multilayer ceramic capacitors (MLCCs, Multi-Layered Ceramic Capacitors) have the advantages of being compact, guaranteeing high capacity, and being easy to mount.
上記積層セラミックキャパシタは、液晶表示装置(LCD、Liquid Crystal Display)やプラズマ表示装置パネル(PDP、Plasma Display Panel)などの映像機器、コンピュータ、個人携帯用端末機(PDA、Personal Digital Assistants)、携帯電話などの多様な電子製品の回路基板に装着されて電気を充填または放電させる役割をするチップ形態のコンデンサである。 The laminated ceramic capacitors include video equipment such as liquid crystal displays (LCD, Liquid Crystal Display) and plasma display panel (PDP, Plasma Display Panel), computers, personal portable terminals (PDA, Personal Digital Assistants), and mobile phones. It is a chip-type capacitor that is mounted on the circuit board of various electronic products such as, and plays a role of charging or discharging electricity.
このような積層セラミックキャパシタは、複数の誘電体層と内部電極とを交互に積層して積層体を形成した後、上記積層体を焼成し、外部電極を設置して製造される。一般に、上記内部電極の積層数によって製品の容量が決定される。 Such a laminated ceramic capacitor is manufactured by alternately laminating a plurality of dielectric layers and internal electrodes to form a laminated body, then firing the laminated body, and installing an external electrode. Generally, the capacity of the product is determined by the number of laminated internal electrodes.
一方、上記積層セラミックキャパシタを印刷回路基板に実装するためには、一定の面積が求められる。 On the other hand, in order to mount the multilayer ceramic capacitor on a printed circuit board, a certain area is required.
このとき、多様な電気的特性を有する複数の積層セラミックキャパシタを一つの印刷回路基板に実装する場合、それぞれの積層セラミックキャパシタが正常的に動作するためには、一定の空間が確保されなければならない。 At this time, when a plurality of multilayer ceramic capacitors having various electrical characteristics are mounted on one printed circuit board, a certain space must be secured in order for each multilayer ceramic capacitor to operate normally. ..
最近は、電子製品の小型化の傾向に伴い、このような電子製品に用いられる積層セラミックキャパシタにも超小型化及び超高容量化が求められている。 Recently, with the trend of miniaturization of electronic products, ultra-miniaturization and ultra-high capacity are required for multilayer ceramic capacitors used in such electronic products.
しかし、電子製品がスリム(slim)化及び小型化される場合、積層セラミックキャパシタを実装することができる空間が限定されて製品設計が困難になる。 However, when electronic products are slimmed down and miniaturized, the space in which multilayer ceramic capacitors can be mounted is limited, which makes product design difficult.
つまり、多様な電気的特性を有する複数の積層セラミックキャパシタを一つの印刷回路基板にともに実装するにあたり、電子製品のサイズを小型化するのに限界があった。 That is, when mounting a plurality of multilayer ceramic capacitors having various electrical characteristics together on one printed circuit board, there is a limit to reducing the size of electronic products.
本発明の目的は、アレイ型積層セラミック電子部品及びその実装基板を提供することにある。 An object of the present invention is to provide an array type laminated ceramic electronic component and a mounting substrate thereof.
本発明の一実施形態は、複数の第1誘電体層及び複数の第2誘電体層が厚さ方向に積層されて形成され、厚さ方向に相対する第1及び第2主面、幅方向に相対する第1及び第2側面、及び長さ方向に相対する第1及び第2端面を有するセラミック本体と、上記複数の第1誘電体層上に形成され、一つの第1誘電体層を介して対向するように配置される第1及び第2内部電極と、上記複数の第2誘電体層上に形成され、一つの第2誘電体層を介して対向するように配置される第3及び第4内部電極と、上記セラミック本体の第1端面に形成され、上記第1内部電極と連結される第1外部電極と、上記セラミック本体の第1側面に形成され、上記第2内部電極と連結される第2外部電極と、上記セラミック本体の第2端面に形成され、上記第3内部電極と連結される第3外部電極と、上記セラミック本体の第2側面に形成され、上記第4内部電極と連結される第4外部電極と、を含むアレイ型積層セラミック電子部品を提供することができる。 In one embodiment of the present invention, a plurality of first dielectric layers and a plurality of second dielectric layers are laminated in the thickness direction, and the first and second main surfaces facing the thickness direction and the width direction are formed. A ceramic body having first and second side surfaces facing each other and first and second end faces facing each other in the length direction, and one first dielectric layer formed on the plurality of first dielectric layers. A third internal electrode formed on the plurality of second dielectric layers and arranged so as to face each other via one second dielectric layer and the first and second internal electrodes arranged so as to face each other. And the fourth internal electrode, the first external electrode formed on the first end surface of the ceramic body and connected to the first internal electrode, and the second internal electrode formed on the first side surface of the ceramic body. The second external electrode to be connected, the third external electrode formed on the second end surface of the ceramic body and connected to the third internal electrode, and the fourth inner surface formed on the second side surface of the ceramic body. It is possible to provide an array type laminated ceramic electronic component including a fourth external electrode connected to the electrode.
上記第1誘電体層、第1及び第2内部電極は第1キャパシタ部を形成し、上記第2誘電体層、第3及び第4内部電極は第2キャパシタ部を形成することができる。 The first dielectric layer, the first and second internal electrodes can form a first capacitor portion, and the second dielectric layer, the third and fourth internal electrodes can form a second capacitor portion.
上記第2誘電体層は、上記第1誘電体層の厚さ方向の下部に配置されることができる。 The second dielectric layer can be arranged below the first dielectric layer in the thickness direction.
上記第1内部電極は上記第1端面に引出される第1リード部を含み、上記第2内部電極は上記第1側面に引出される第2リード部を含み、上記第3内部電極は上記第2端面に引出される第3リード部を含み、上記第4内部電極は上記第2側面に引出される第4リード部を含むことができる。 The first internal electrode includes a first lead portion drawn out to the first end surface, the second internal electrode includes a second lead portion drawn out to the first side surface, and the third internal electrode includes the first lead portion. The second end surface may include a third lead portion drawn out, and the fourth internal electrode may include a fourth lead portion drawn out on the second side surface.
上記第1誘電体層の積層数及び上記第2誘電体層の積層数は異なることができる。 The number of layers of the first dielectric layer and the number of layers of the second dielectric layer can be different.
上記第1誘電体層及び上記第2誘電体層は異なる材料を含むことができる。 The first dielectric layer and the second dielectric layer can contain different materials.
上記第1誘電体層及び上記第2誘電体層の厚さは異なることができる。 The thicknesses of the first dielectric layer and the second dielectric layer can be different.
本発明の他の一実施形態は、複数の第1誘電体層、第1及び第2内部電極を含む第1キャパシタ部と上記第1キャパシタ部の厚さ方向の下部に配置され、複数の第2誘電体層、第3及び第4内部電極を含む第2キャパシタ部とが結合された六面体状の複合体と、上記複合体の第1端面に形成され、上記第1内部電極と連結される第1信号電極と、上記複合体の第1側面に形成され、上記第2内部電極と連結される第1接地電極と、上記複合体の第2端面に形成され、上記第3内部電極と連結される第2信号電極と、上記複合体の第2側面に形成され、上記第4内部電極と連結される第2接地電極と、を含むアレイ型積層セラミック電子部品を提供することができる。 Another embodiment of the present invention is arranged at the lower portion in the thickness direction of the first capacitor portion including the plurality of first dielectric layers, the first and second internal electrodes, and the first capacitor portion, and the plurality of first embodiments are present. A hexahedron-shaped composite in which a two dielectric layer and a second capacitor portion including the third and fourth internal electrodes are coupled, and a hexahedral composite formed on the first end surface of the composite and connected to the first internal electrode. The first signal electrode, the first ground electrode formed on the first side surface of the complex and connected to the second internal electrode, and the second end surface of the complex formed and connected to the third internal electrode. It is possible to provide an array type laminated ceramic electronic component including a second signal electrode to be formed and a second ground electrode formed on the second side surface of the composite and connected to the fourth internal electrode.
上記第1キャパシタ部の最下端の内部電極は第2内部電極であり、上記第2キャパシタ部の最上端の内部電極は第4内部電極であることができる。 The lowermost internal electrode of the first capacitor portion may be the second internal electrode, and the uppermost internal electrode of the second capacitor portion may be the fourth internal electrode.
上記第1キャパシタ部の最下端の内部電極は第2内部電極、上記第2キャパシタ部の最上端の内部電極は第4内部電極であり、上記第1キャパシタ部の最下端の内部電極と上記第2キャパシタ部の最上端の内部電極は一誘電体層を介して対向することができる。 The innermost electrode at the lowermost end of the first capacitor portion is the second internal electrode, the innermost electrode at the uppermost end of the second capacitor portion is the fourth internal electrode, and the innermost electrode at the lowermost end of the first capacitor portion and the first 2 The internal electrodes at the uppermost end of the capacitor portion can face each other via the monodielectric layer.
上記第1キャパシタ部及び上記第2キャパシタ部は相互独立的に動作することができる。 The first capacitor section and the second capacitor section can operate independently of each other.
上記第1キャパシタ部及び上記第2キャパシタ部は異なる容量を有することができる。 The first capacitor section and the second capacitor section can have different capacities.
上記第1キャパシタ部の電流方向及び上記第2キャパシタ部の電流方向は反対であることができる。 The current direction of the first capacitor section and the current direction of the second capacitor section can be opposite to each other.
上記第1及び第2内部電極は一つの第1誘電体層を介して対向するように複数の第1誘電体層上に形成され、上記第3及び第4内部電極は一つの第2誘電体層を介して対向するように複数の第2誘電体層上に形成されることができる。 The first and second internal electrodes are formed on a plurality of first dielectric layers so as to face each other via one first dielectric layer, and the third and fourth internal electrodes are one second dielectric. It can be formed on a plurality of second dielectric layers so as to face each other via the layer.
上記第1内部電極は上記第1端面に引出される第1リード部を含み、上記第2内部電極は上記第1側面に引出される第2リード部を含み、上記第3内部電極は上記第2端面に引出される第3リード部を含み、上記第4内部電極は上記第2側面に引出される第4リード部を含むことができる。 The first internal electrode includes a first lead portion drawn out to the first end surface, the second internal electrode includes a second lead portion drawn out to the first side surface, and the third internal electrode includes the first lead portion. The second end surface may include a third lead portion drawn out, and the fourth internal electrode may include a fourth lead portion drawn out on the second side surface.
本発明の他の一実施形態は、バッテリーからの供給を受ける第1電源を安定化させて電力管理部に供給する第1キャパシタ部と上記第1キャパシタ部の下部に配置され、上記電力管理部で変換された第2電源の供給を受けて安定化させ、駆動電源を供給する第2キャパシタ部とが結合された六面体状の複合体と、上記複合体の第1端面に形成され、上記バッテリーと連結されて上記第1電源を上記第1キャパシタ部に伝達する第1信号電極と、上記複合体の第2端面に形成され、上記電力管理部と連結されて上記第2電源を上記第2キャパシタ部に伝達する第2信号電極と、上記複合体の第1側面に形成され、第1キャパシタ部を接地するための第1接地電極と、上記複合体の第2側面に形成され、第2キャパシタ部を接地するための第2接地電極と、を含むアレイ型積層セラミック電子部品を提供することができる。 In another embodiment of the present invention, the first capacitor unit that stabilizes the first power source supplied from the battery and supplies it to the power management unit is arranged below the first capacitor unit and the power management unit. A hexahedral composite in which a second capacitor unit that receives and stabilizes the second power supply converted in the above and supplies a drive power supply is coupled, and a battery formed on the first end surface of the composite. The first signal electrode connected to the first power source and transmitted to the first capacitor unit, and the second power source formed on the second end surface of the composite and connected to the power management unit to transfer the second power source to the second power supply unit. A second signal electrode transmitted to the capacitor portion, a first grounding electrode formed on the first side surface of the composite and for grounding the first capacitor portion, and a second ground electrode formed on the second side surface of the composite. It is possible to provide an array type laminated ceramic electronic component including a second grounding electrode for grounding a capacitor portion.
上記第1キャパシタ部は複数の第1誘電体層、第1及び第2内部電極を含み、上記第2キャパシタ部は複数の第2誘電体層、第3及び第4内部電極を含むことができる。 The first capacitor section may include a plurality of first dielectric layers, first and second internal electrodes, and the second capacitor section may include a plurality of second dielectric layers, third and fourth internal electrodes. ..
上記第1内部電極は上記第1信号電極と連結され、上記第2内部電極は上記第1接地電極と連結され、上記第3内部電極は上記第2信号電極と連結され、上記第4内部電極は上記第2接地電極と連結されることができる。 The first internal electrode is connected to the first signal electrode, the second internal electrode is connected to the first ground electrode, the third internal electrode is connected to the second signal electrode, and the fourth internal electrode is connected. Can be connected to the second ground electrode.
上記第1キャパシタ部の最下端の内部電極は第2内部電極であり、上記第2キャパシタ部の最上端の内部電極は第4内部電極であることができる。 The lowermost internal electrode of the first capacitor portion may be the second internal electrode, and the uppermost internal electrode of the second capacitor portion may be the fourth internal electrode.
本発明の他の一実施形態は、バッテリーからの供給を受ける電圧を変換する電力管理部で変換された第1電源の供給を受けて安定化させ、駆動電源を供給する第1キャパシタ部と上記電力管理部で変換された第2電源の供給を受けて安定化させ、駆動電源を供給する第2キャパシタ部とが結合された六面体状の複合体と、上記複合体の第1端面に形成され、上記電力管理部と連結されて上記第1電源を上記第1キャパシタ部に伝達する第1信号電極と、上記複合体の第2端面に形成され、上記電力管理部と連結されて上記第2電源を上記第2キャパシタ部に伝達する第2信号電極と、上記複合体の第1側面に形成され、第1キャパシタ部を接地するための第1接地極と、上記複合体の第2側面に形成され、第2キャパシタ部を接地するための第2接地極と、を含むアレイ型積層セラミック電子部品を提供することができる。 Another embodiment of the present invention includes a first capacitor unit that receives and stabilizes a first power source converted by a power management unit that converts a voltage supplied from a battery, and supplies a drive power source. A hexahedron-shaped composite in which a second capacitor unit that receives and stabilizes a second power supply converted by the power management unit and supplies a drive power supply is coupled, and a first end surface of the composite are formed. , The first signal electrode connected to the power management unit and transmitting the first power supply to the first capacitor unit, and the second end surface of the composite formed and connected to the power management unit. A second signal electrode that transmits power to the second capacitor section, a first grounding electrode formed on the first side surface of the composite, and a grounding electrode for grounding the first capacitor section, and a second side surface of the complex. It is possible to provide an array type laminated ceramic electronic component including a second grounding electrode formed and for grounding the second capacitor portion.
本発明のさらに他の一実施形態は、上部に3つ以上の電極パッドを有する印刷回路基板と、上記印刷回路基板上に設置されたアレイ型積層セラミックキャパシタと、上記電極パッドと上記アレイ型積層セラミック電子部品を連結するはんだと、を含むアレイ型積層セラミック電子部品の実装基板を提供することができる。 Yet another embodiment of the present invention is a printed circuit board having three or more electrode pads on the upper part, an array type laminated ceramic capacitor installed on the printed circuit board, and the electrode pads and the array type laminated. It is possible to provide a mounting board of an array type laminated ceramic electronic component including a solder for connecting ceramic electronic components.
本発明の一実施形態によると、一つのセラミック本体に異なる容量を有する複数のキャパシタ部を結合して構成することで、素子の基板実装面積を減少させることができる。 According to one embodiment of the present invention, the substrate mounting area of an element can be reduced by coupling a plurality of capacitor portions having different capacities to one ceramic body.
また、本発明の一実施形態によると、複数のキャパシタ部間のバッファ層の省略により、セラミック本体の厚さを減少させることができ、寄生キャパシタンスを容易に制御することができる。 Further, according to one embodiment of the present invention, the thickness of the ceramic body can be reduced and the parasitic capacitance can be easily controlled by omitting the buffer layer between the plurality of capacitors.
本発明の一実施形態によると、第1及び第2キャパシタ部の電流方向が反対になるようにすることで、等価直列インダクタンスを低減させることができる。 According to one embodiment of the present invention, the equivalent series inductance can be reduced by making the current directions of the first and second capacitors opposite to each other.
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。 Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, embodiments of the invention can be transformed into various other embodiments, and the scope of the invention is not limited to the embodiments described below. Also, embodiments of the invention are provided to more fully explain the invention to those with average knowledge in the art. Therefore, the shape and size of the elements in the drawings may be exaggerated for a clearer explanation.
以下では、本発明の一実施形態によるアレイ型積層セラミック電子部品、特にアレイ型積層セラミックキャパシタを例に挙げて説明するが、本発明はこれに限定されない。 Hereinafter, an array-type laminated ceramic electronic component according to an embodiment of the present invention, particularly an array-type laminated ceramic capacitor, will be described as an example, but the present invention is not limited thereto.
アレイ型積層セラミック電子部品100
Array type laminated ceramic
図1は本発明の一実施形態によるアレイ型積層セラミック電子部品100を概略的に示した斜視図であり、図2は図1のA-A'線に沿った断面図であり、図3は本発明の一実施形態によるアレイ型積層セラミック電子部品のセラミック本体を示した斜視図であり、図4は本発明の一実施形態によるアレイ型積層セラミック電子部品のセラミック本体の分解斜視図である。
1 is a perspective view schematically showing an array-type laminated ceramic
本発明の一実施形態によるアレイ型積層セラミック電子部品において、「長さ方向」は図1の「L」方向、「幅方向」は「W」方向、「厚さ方向」は「T」方向と定義する。ここで、「厚さ方向」は、電子製品の誘電体層を積み上げる方向、即ち、「積層方向」と同一の概念で用いられることができる。 In the array type laminated ceramic electronic component according to the embodiment of the present invention, the "length direction" is the "L" direction, the "width direction" is the "W" direction, and the "thickness direction" is the "T" direction. Define. Here, the "thickness direction" can be used in the same concept as the direction in which the dielectric layers of electronic products are stacked, that is, the "stacking direction".
図1から図4を参照すると、本発明の一実施形態によるアレイ型積層セラミック電子部品100は、複数の第1誘電体層111a及び複数の第2誘電体層111bが厚さ方向に積層されて形成され、厚さ方向に相対する第1及び第2主面1、2、幅方向に相対する第1及び第2側面3、4、長さ方向に相対する第1及び第2端面5、6を有するセラミック本体110と、上記複数の第1誘電体層111a上に形成され、一つの第1誘電体層を介して対向するように配置される第1及び第2内部電極121、122と、上記複数の第2誘電体層111b上に形成され、一つの第2誘電体層を介して対向するように配置される第3及び第4内部電極123、124と、上記セラミック本体の第1端面5に形成され、上記第1内部電極121と連結される第1外部電極131と、上記セラミック本体の第1側面3に形成され、上記第2内部電極122と連結される第2外部電極132と、上記セラミック本体の第2端面6に形成され、上記第3内部電極123と連結される第3外部電極133と、上記セラミック本体の第2側面4に形成され、上記第4内部電極124と連結される第4外部電極134と、を含むことができる。
Referring to FIGS. 1 to 4, in the array-type laminated ceramic
本発明の一実施形態において、セラミック本体110の形状は、特に制限されないが、図面に示されているように、例えば、六面体状を有することができる。
In one embodiment of the present invention, the shape of the
本発明の一実施形態において、セラミック本体110は、厚さ(T)方向に相対する第1、第2主面1、2、幅(W)方向に相対する第1、第2側面3、4及び長さ(L)方向に相対する第1、第2端面5、6を有することができ、上記第1及び第2主面は、上記セラミック本体110の上面及び下面に示されることもできる。
In one embodiment of the present invention, the
また、これに限定されないが、上記セラミック本体の厚さをTb、上記セラミック本体の幅をWbとするとき、Tb>Wbであることができる。上記セラミック本体がTb>Wbを満たす場合、誘電体層及び内部電極の積層数を増加させることで、高容量のアレイ型積層セラミック電子部品を提供することができる。 Further, without being limited to this, when the thickness of the ceramic body is Tb and the width of the ceramic body is Wb, Tb> Wb can be obtained. When the ceramic body satisfies Tb> Wb, a high-capacity array-type laminated ceramic electronic component can be provided by increasing the number of laminated dielectric layers and internal electrodes.
本発明の一実施形態によると、上記第1及び第2誘電体層111a、111bを形成する原料は、十分な静電容量が得られるものであれば、特に制限されない。例えば、チタン酸バリウム(BaTiO3)粉末であってもよい。
According to one embodiment of the present invention, the raw materials for forming the first and second
上記第1及び第2誘電体層111a、111bを形成する材料は、チタン酸バリウム(BaTiO3)などのパウダーに、本発明の目的に応じて遷移金属酸化物または炭化物、希土類元素、マグネシウム(Mg)、アルミニウム(Al)などのような多様な種類の添加剤、有機溶剤、可塑剤、結合剤、分散剤などが添加されることができる。
The materials forming the first and second
図2及び図4に示されているように、上記複数の第2誘電体層111bは、上記複数の第1誘電体層111aの下部に形成されることができる。即ち、複数の第2誘電体層が厚さ方向に積層された後、積層された上記第2誘電体層の厚さ方向の上部に複数の第1誘電体層が再び厚さ方向に積層されることができる。
As shown in FIGS. 2 and 4, the plurality of second
図4を参照すると、上記第1誘電体層111aの厚さ方向の上部及び上記第2誘電体層111bの厚さ方向の下部には、内部電極が形成されていない誘電体層が積層されることができ、それぞれセラミック本体の上部カバー層及び下部カバー層112、113を構成することができる。
Referring to FIG. 4, a dielectric layer on which no internal electrode is formed is laminated on the upper portion of the
上記第1から第4内部電極121、122、123、124を形成する材料は、特に制限されないが、例えば、パラジウム(Pd)、パラジウム-銀(Pd-Ag)合金などの貴金属材料及びニッケル(Ni)、銅(Cu)のうち一つ以上の物質からなる導電性ペーストを用いて形成されることができる。
The material forming the first to fourth
上記第1内部電極121及び第2内部電極122は上記第1誘電体層111aを介して対向するように積層されることができ、上記第3内部電極123及び第4内部電極124は上記第2誘電体層111bを介して対向するように積層されることができる。
The first
上記第1外部電極131は、上記第1内部電極121と連結され、上記セラミック本体110の第1端面5に形成されることができ、上記第2外部電極132は、上記第1外部電極と異なる極性で上記第2内部電極122と連結され、上記セラミック本体110の第1側面3に形成されることができる。
The first
上記第3外部電極133は、上記第1外部電極と同一極性を有することができ、上記第3内部電極123と連結され、上記セラミック本体110の第2端面6に形成されることができる。上記第4外部電極134は、上記第3外部電極と異なる極性で上記第4内部電極124と連結され、上記セラミック本体110の第2側面4に形成されることができる。
The third
上記第1から第4外部電極131、132、133、134は、基板実装の容易性のために、実装面である第2主面の少なくとも一部まで延長されることができる。
The first to fourth
上記第1外部電極131は、第1端面5から第1端面と接する角を覆いながら上記第1、第2主面1、2及び第1、第2側面3、4に延長されることができる。また、上記第3外部電極133は、第2端面6から第2端面と接する角を覆いながら上記第1、第2主面1、2及び第1、第2側面3、4に延長されることができる。
The first
上記第2外部電極132及び上記第4外部電極134は、上記第1及び第3外部電極131、133と異なる極性を有し、上記第1外部電極及び第3外部電極131、133から所定間隔離隔されて上記第1外部電極と第3外部電極との間に配置されることができる。
The second
上記第2外部電極132は、上記第1側面3に形成されることができ、上記第1側面3から上記第1及び第2主面1、2に延長されることができる。また、上記第4外部電極134は、上記第2側面4に形成されることができ、上記第2側面4から上記第1及び第2主面1、2に延長されることができる。
The second
上記第1から第4外部電極131、132、133、134は、上記第1から第4内部電極121、122、123、124と同一材質の導電性物質で形成されることができるが、これに制限されず、例えば、銅(Cu)、銀(Ag)、ニッケル(Ni)及びこれらの合金からなる群より選択された一つ以上の導電性金属で形成されることができる。
The first to fourth
上記第1から第4外部電極131、132、133、134は、上記導電性金属粉末にガラスフリットを添加して用意された導電性ペーストを塗布してから焼成することで形成されることができる。
The first to fourth
図5a及び図5bは図2のB-B'、C-C'、D-D'、E-E'線に沿った断面図で、本発明の実施形態による第1から第4内部電極121、122、123、124の形状を示した平面図である。また、図6は図1のA-A'線に沿った断面図で、第1キャパシタ部及び第2キャパシタ部を示した図面である。
5a and 5b are cross-sectional views taken along the lines BB', CC', DD', and EE' of FIG. 2, and are the first to fourth
図5a及び図5bを参照すると、セラミック本体110内において、上記第1及び第2内部電極121、122は上記第1誘電体層111a上に交互に形成されることができ、上記第3及び第4内部電極123、124は上記第2誘電体層111b上に交互に形成されることができる。また、それぞれの内部電極121、122、123、124は、メイン部(main portion)とリード部(lead portion)に分けられる(図5a及び図5bには、理解の便宜のために、メイン部とリード部との境界部分が点線で示されている)。内部電極の「メイン部」は、積層方向からみたとき、対向する第1及び第2内部電極または第3及び第4内部電極が重畳する部分で、キャパシタンス(capacitance)に寄与する主要部分であり、内部電極の「リード部」は、メイン部から延長されて外部電極への接続を提供する部分である。
Referring to FIGS. 5a and 5b, the first and second
本発明の一実施形態によると、図5aに示されているように、上記第1内部電極121は、上記セラミック本体110の第1端面5に引出され、第1外部電極131と連結される第1リード部121aを含むことができる。
According to one embodiment of the present invention, as shown in FIG. 5a, the first
また、上記第2内部電極122は、上記第1側面3に引出され、第2外部電極132と連結される第2リード部122aを含むことができる。
Further, the second
図5bを参照すると、上記第3内部電極123は、上記第2端面6に引出され、第3外部電極133と連結される第3リード部123aを含むことができる。
Referring to FIG. 5b, the third
上記第4内部電極124は、上記第2側面4に引出され、第4外部電極134と連結される第4リード部124aを含むことができる。
The fourth
図6に示されているように、第1誘電体層111a、第1及び第2内部電極121、122は第1キャパシタ部C1を形成し、上記第2誘電体層111b、第3及び第4内部電極123、124は第2キャパシタ部C2を形成することができ、上記第2キャパシタ部C2は上記第1キャパシタ部C1の厚さ方向の下部に配置されることができる。
As shown in FIG. 6, the
上記第1キャパシタ部の上部には上部カバー層が配置されることができ、上記第2キャパシタ部の下部には下部カバー層が配置されることができる。 An upper cover layer can be arranged on the upper part of the first capacitor portion, and a lower cover layer can be arranged on the lower part of the second capacitor portion.
また、上記セラミック本体110は、上記第1キャパシタ部C1と上記第2キャパシタ部C2とが結合された複合体とみなすことができる。
Further, the
一方、上記第1キャパシタ部C1及び上記第2キャパシタ部C2は相互独立的に動作することができる。 On the other hand, the first capacitor section C1 and the second capacitor section C2 can operate independently of each other.
上記第1キャパシタ部C1及び上記第2キャパシタ部C2は同一容量を有することができる。 The first capacitor portion C1 and the second capacitor portion C2 can have the same capacity.
本発明の一実施形態によると、上記第1キャパシタ部C1及び上記第2キャパシタ部C2は、誘電体層及び内部電極の積層数が異なるように構成されることができ、異なる容量を有することができる。換言すると、上記第1キャパシタ部に含まれた第1誘電体層111aと上記第2キャパシタ部に含まれた第2誘電体層111bの積層数が異なることができる。これにより、第1及び第2内部電極121、122の積層数と第3及び第4内部電極123、124の積層数が異なるため、第1キャパシタ部C1及び第2キャパシタ部C2の容量は異なることができる。
According to one embodiment of the present invention, the first capacitor portion C1 and the second capacitor portion C2 can be configured so that the number of laminated dielectric layers and internal electrodes is different, and may have different capacities. can. In other words, the number of layers of the
また、上記第1キャパシタ部及び第2キャパシタ部は、上記第1誘電体層及び第2誘電体層の厚さを異ならせるか、または上記第1誘電体層及び上記第2誘電体層が異なる材料を含むようにすることで、異なる容量を有することができる。 Further, the first capacitor portion and the second capacitor portion have different thicknesses of the first dielectric layer and the second dielectric layer, or the first dielectric layer and the second dielectric layer are different from each other. By including the material, it can have different capacities.
このとき、上記それぞれの第1及び第2キャパシタ部は、必要に応じて、高誘電率のBT母材を用いた誘電体層を含むことができ、これとは反対に、低誘電率のCT母材を主原料とする誘電体層を含んで構成されることができる。 At this time, each of the first and second capacitor portions may include a dielectric layer using a BT base material having a high dielectric constant, if necessary, and on the contrary, a CT having a low dielectric constant. It can be configured to include a dielectric layer whose main raw material is a base material.
また、上記第1及び第2キャパシタ部は、全て同一材料、厚さ及び誘電率を有する誘電体層からなるか、その一部または全部を異なる材料及び誘電率を有する誘電体層を含むように構成することができる。 Further, the first and second capacitor portions are all made of a dielectric layer having the same material, thickness and dielectric constant, or a part or all of the same material and a dielectric layer having a dielectric constant are included. Can be configured.
他の例として、上記それぞれのキャパシタ部は、容量を考慮して、高容量のキャパシタ部には高誘電率のBT母材を用いた誘電体層が含まれるようにし、低容量のキャパシタ部には低誘電率のCT母材を用いた誘電体層が含まれるように構成することができる。 As another example, in consideration of the capacitance, each of the above-mentioned capacitor portions has a high-capacity capacitor portion including a dielectric layer using a BT base material having a high dielectric constant, and has a low-capacity capacitor portion. Can be configured to include a dielectric layer using a CT base material having a low dielectric constant.
しかし、本発明のキャパシタ部では、高容量のキャパシタ部であっても、ESR値を高めるために、低誘電率の誘電体層を使用し、誘電体層の積層数を高めて構成するなど多様な形態及び構造によって変更されることができる。 However, in the capacitor section of the present invention, even if the capacitor section has a high capacity, in order to increase the ESR value, a dielectric layer having a low dielectric constant is used, and the number of laminated dielectric layers is increased. Can be modified by different forms and structures.
したがって、本発明の一実施形態によると、それぞれのキャパシタ部別に誘電体層及び内部電極の積層数を調節することで、一つのチップに異種容量を有する複数のキャパシタ部を具現することができる。 Therefore, according to one embodiment of the present invention, by adjusting the number of layers of the dielectric layer and the internal electrode for each capacitor portion, it is possible to realize a plurality of capacitor portions having different capacities on one chip.
図7は本発明の一実施形態によるアレイ型積層セラミック電子部品の電流経路を示すための平面図である。 FIG. 7 is a plan view for showing a current path of an array type laminated ceramic electronic component according to an embodiment of the present invention.
図7に示されているように、第1キャパシタ部C1は、第1外部電極131と第2外部電極132を連結する電流経路を有することができ、第2キャパシタ部C2は、第3外部電極133と第4外部電極134を連結する電流経路を有することができる。
As shown in FIG. 7, the first capacitor section C1 can have a current path connecting the first
本発明の一実施形態によると、各キャパシタ部に形成された一対の外部電極が対向する面に形成されず、隣接した面に配置されることで、電流経路が短縮されて各キャパシタ部の等価直列抵抗(ESR)値を減少させることができる。 According to one embodiment of the present invention, the pair of external electrodes formed on each capacitor portion is not formed on the facing surfaces but is arranged on the adjacent surfaces, so that the current path is shortened and the equivalent of each capacitor portion is achieved. The series resistance (ESR) value can be reduced.
本発明の一実施形態によると、上記第1及び第3外部電極131、133は、外部からの電流供給を受ける信号電極であることができ、上記第2及び第4外部電極132、134は接地のための接地電極であることができる。
According to one embodiment of the present invention, the first and third
上記第1及び第3外部電極131、133が信号電極、上記第2及び第4外部電極132、134が接地電極である場合、上記第1キャパシタ部では第1外部電極から上記第2外部電極に電流が流れてキャパシタンスが形成され、上記第2キャパシタ部では第3外部電極から上記第4外部電極に電流が流れてキャパシタンスが形成されることができる。上記の場合、図7に示されているように、第1キャパシタ部及び第2キャパシタ部の電流方向は反対であることができる。上記第1キャパシタ部及び第2キャパシタ部の電流方向を反対に形成することで、各電流による磁界が相殺されることができる。これにより、アレイ型積層セラミック電子部品の等価直列インダクタンス(ESL)を低減させることができる。
When the first and third
一方、図6に示されているように、上記第1キャパシタ部C1に含まれた第1及び第2内部電極121、122のうち最下端に配置された内部電極は第2内部電極であり、上記第2キャパシタ部C2に含まれた第3及び第4内部電極123、124のうち最上端に配置された内部電極は第4内部電極であることができる。
On the other hand, as shown in FIG. 6, the internal electrode arranged at the lowermost end of the first and second
また、本発明の一実施形態によると、上記第1キャパシタ部の最下端に配置された第2内部電極及び上記第2キャパシタ部の最上端に配置された第4内部電極は、一誘電体層を介して対向するように配置されることができる。 Further, according to one embodiment of the present invention, the second internal electrode arranged at the lowermost end of the first capacitor portion and the fourth internal electrode arranged at the uppermost end of the second capacitor portion are formed of a monodielectric layer. Can be arranged so as to face each other via.
一般に、第1キャパシタ部と第2キャパシタ部を厚さ方向に積層する場合、第1キャパシタ部と第2キャパシタ部との間に寄生キャパシタンスが形成されることを防止するためには、第1キャパシタ部と第2キャパシタ部との間に内部電極が形成されていないバッファ層を配置する必要がある。 Generally, when the first capacitor portion and the second capacitor portion are laminated in the thickness direction, in order to prevent the parasitic capacitance from being formed between the first capacitor portion and the second capacitor portion, the first capacitor is used. It is necessary to arrange a buffer layer in which no internal electrode is formed between the portion and the second capacitor portion.
しかし、本発明の一実施形態によると、第1キャパシタ部と第2キャパシタ部が接する領域で接地電極132、134と連結される第2内部電極122と第4内部電極124を隣接するように配置することで、第1キャパシタ部C1と第2キャパシタ部C2との間に配置されるバッファ層を省略することができる。
However, according to one embodiment of the present invention, the second
一般に、異なる極性の内部電極が誘電体層を介して対向するように配置される場合、キャパシタンスが形成され、本発明の一実施形態と異なって、第1キャパシタ部の最下端の内部電極及び第2キャパシタ部の最上端の内部電極が異なる極性を有すると、寄生キャパシタンスが形成されるようになる。しかし、このような寄生キャパシタンスの形成を防止すべく、第1キャパシタ部と第2キャパシタ部との間に厚いバッファ層を形成すると、セラミック本体(複合体)の厚さが増加するという問題が生じる。 In general, when internal electrodes of different polarities are arranged so as to face each other through a dielectric layer, a capacitance is formed, and unlike one embodiment of the present invention, the innermost electrode and the lowermost internal electrode of the first capacitor portion and the first capacitor portion are formed. When the internal electrodes at the uppermost end of the two-capacitor portion have different polarities, a parasitic capacitance is formed. However, if a thick buffer layer is formed between the first capacitor portion and the second capacitor portion in order to prevent the formation of such a parasitic capacitance, there arises a problem that the thickness of the ceramic body (composite) increases. ..
一方、本発明の一実施形態によると、第1キャパシタ部の最下端に配置された第2内部電極、第2キャパシタ部の最上端に配置された第4内部電極及びその間に存在する一誘電体層(第1または第2誘電体層と同一厚さで形成されてもよい)による寄生キャパシタンスが発生せず、これらが上記バッファ層の役割を行うことができるため、バッファ層が省略できるようになる。 On the other hand, according to one embodiment of the present invention, the second internal electrode arranged at the lowermost end of the first capacitor portion, the fourth internal electrode arranged at the uppermost end of the second capacitor portion, and the monodielectric existing between them. Since the parasitic capacitance due to the layer (which may be formed to have the same thickness as the first or second dielectric layer) does not occur and these can serve as the buffer layer, the buffer layer can be omitted. Become.
図8は本発明の一実施形態によるアレイ型積層セラミック電子部品の回路配線との連結構造を説明するための図面である。 FIG. 8 is a drawing for explaining a connection structure of an array type laminated ceramic electronic component with a circuit wiring according to an embodiment of the present invention.
本発明の一実施形態によると、図8に示されているように、本発明のアレイ型積層セラミック電子部品が2つの平行な信号用配線と連結されても、配線パターンが曲がることなく回路との連結が可能になる。 According to one embodiment of the present invention, as shown in FIG. 8, even if the array type laminated ceramic electronic component of the present invention is connected to two parallel signal wirings, the wiring pattern does not bend and the circuit and the circuit. Can be connected.
以下では、本発明の一実施形態によるアレイ型積層セラミック電子部品の製造方法について説明する。 Hereinafter, a method for manufacturing an array-type laminated ceramic electronic component according to an embodiment of the present invention will be described.
まず、複数の第1及び第2セラミックシートを設ける。 First, a plurality of first and second ceramic sheets are provided.
上記第1及び第2セラミックシートは、セラミック本体の第1及び第2誘電体層を形成するためのもので、セラミック粉末やバインダー、溶剤などを混合してスラリーを製造し、上記スラリーをドクターブレードなどの工法によって数μmの厚さを有するシート(sheet)状に製作することができる。 The first and second ceramic sheets are for forming the first and second dielectric layers of the ceramic body, and the ceramic powder, the binder, the solvent and the like are mixed to produce a slurry, and the slurry is used as a doctor blade. It can be manufactured into a sheet having a thickness of several μm by a method such as.
次に、上記それぞれの第1セラミックシートの一面に所定の厚さで導電性ペーストを印刷することで第1及び第2内部電極を形成し、それぞれの第2セラミックシートの一面に所定の厚さで導電性ペーストを印刷することで第3及び第4内部電極を形成する。 Next, the first and second internal electrodes are formed by printing a conductive paste with a predetermined thickness on one surface of each of the above first ceramic sheets, and a predetermined thickness is formed on one surface of each second ceramic sheet. The third and fourth internal electrodes are formed by printing the conductive paste in.
上記導電性ペーストの印刷方法は、スクリーン印刷法やグラビア印刷法などを用いることができ、上記導電性ペーストは、金属粉末やセラミック粉末、シリカ(SiO2)粉末などを含むことができる。 As the printing method of the conductive paste, a screen printing method, a gravure printing method, or the like can be used, and the conductive paste can include metal powder, ceramic powder, silica (SiO 2 ) powder, and the like.
また、上記金属粉末は、銀(Ag)、鉛(Pb)、白金などの貴金属材料及びニッケル(Ni)、マンガン(Mn)、クロム(Cr)、コバルト(Co)、アルミニウム(Al)及び銅(Cu)のうち少なくとも一つまたはこれらの合金を用いることができる。 The metal powder includes precious metal materials such as silver (Ag), lead (Pb) and platinum, and nickel (Ni), manganese (Mn), chromium (Cr), cobalt (Co), aluminum (Al) and copper ( At least one of Cu) or an alloy thereof can be used.
その後、第1及び第2内部電極が形成された複数の第1セラミックシートを、上記第1セラミックシートを介して上記第1及び第2内部電極が対向配置されるように積層する。同様に、第3及び第4内部電極が形成された複数の第2セラミックシートを、上記第2セラミックシートを介して上記第3及び第4内部電極が対向配置されるように積層して第1及び第2キャパシタ部を形成する。 After that, a plurality of first ceramic sheets on which the first and second internal electrodes are formed are laminated so that the first and second internal electrodes are arranged so as to face each other via the first ceramic sheet. Similarly, a plurality of second ceramic sheets on which the third and fourth internal electrodes are formed are laminated via the second ceramic sheet so that the third and fourth internal electrodes are arranged so as to face each other. And the second capacitor part is formed.
このとき、上記第1及び第2キャパシタ部は、異なる容量を有するように形成されることができる。 At this time, the first and second capacitor portions can be formed so as to have different capacities.
また、上記第1及び第2キャパシタ部は、誘電率が異なるセラミックシートにそれぞれ形成されることもできる。これにより、上記それぞれのキャパシタ部は、このようなセラミックシートの誘電率差により、異なる容量を具現するとき、一つのアレイ型積層セラミック電子部品においてより多様な容量の組合せが可能になる。 Further, the first and second capacitor portions may be formed on ceramic sheets having different dielectric constants, respectively. As a result, when each of the above-mentioned capacitor portions realizes different capacities due to the difference in dielectric constant of the ceramic sheet, more various combinations of capacities are possible in one array type laminated ceramic electronic component.
次いで、上記第1及び第2キャパシタ部を厚さ方向に積層して加圧し、厚さ方向に沿って配置された複数のキャパシタ部を含む積層体を設ける。 Next, the first and second capacitor portions are laminated in the thickness direction and pressurized to provide a laminated body including a plurality of capacitor portions arranged along the thickness direction.
その後、上記積層体を一つのチップに対応する領域に切断及び焼成して、対向する厚さ方向の第1及び第2主面、長さ方向の第1及び第2端面を有し、上記第1から第4内部電極がそれぞれ第1端面、第1側面、第2端面、第2側面に露出するセラミック本体を設ける。 Then, the laminate is cut and fired in a region corresponding to one chip to have first and second main surfaces in the opposite thickness direction and first and second end faces in the length direction. A ceramic body is provided in which the first to fourth internal electrodes are exposed on the first end surface, the first side surface, the second end surface, and the second side surface, respectively.
次いで、上記セラミック本体の第1及び第2端面に、上記第1及び第3内部電極と連結されるように第1及び第3外部電極を形成し、上記セラミック本体の第1及び第2側面に、上記第2及び第4内部電極と連結されるように第2及び第4外部電極を形成する。 Next, first and third external electrodes are formed on the first and second end faces of the ceramic body so as to be connected to the first and third internal electrodes, and the first and second side surfaces of the ceramic body are formed. , The second and fourth external electrodes are formed so as to be connected to the second and fourth internal electrodes.
このとき、上記第1から第4外部電極は、下面実装のために、上記セラミック本体の第1及び第2主面の一部に延長して形成することができる。 At this time, the first to fourth external electrodes can be formed by extending to a part of the first and second main surfaces of the ceramic body for mounting on the lower surface.
また、上記第1から第4外部電極は、実装時に実装面の方向を考慮しなくてもよいように、電子部品の方向性を除去して上記セラミック本体の第1及び第2主面の一部まで延長して形成することができる。 Further, the first to fourth external electrodes are one of the first and second main surfaces of the ceramic body by removing the directionality of the electronic component so that the direction of the mounting surface does not have to be considered at the time of mounting. It can be formed by extending to a portion.
一方、上記第1から第4外部電極の実装面に、必要に応じて、めっき層をさらに形成することができる。上記めっき層は、完成されたアレイ型積層セラミック電子部品を印刷回路基板にはんだで実装するとき、相互間の接着強度を高めるためのものである。 On the other hand, a plating layer can be further formed on the mounting surface of the first to fourth external electrodes, if necessary. The plating layer is for increasing the adhesive strength between the completed array-type laminated ceramic electronic components when they are soldered onto a printed circuit board.
アレイ型積層セラミック電子部品の実装基板200
Mounting
図9は本発明の一実施形態によるアレイ型積層セラミック電子部品が印刷回路基板に実装された形状を概略的に示した斜視図であり、図10は図9の平面図である。 9 is a perspective view schematically showing a shape in which an array-type laminated ceramic electronic component according to an embodiment of the present invention is mounted on a printed circuit board, and FIG. 10 is a plan view of FIG. 9.
図9及び図10を参照すると、本実施形態によるアレイ型積層セラミック電子部品100の実装基板200は、アレイ型積層セラミック電子部品100が実装される印刷回路基板210と、印刷回路基板210の上面に形成された3つ以上の電極パッドと、を含む。
Referring to FIGS. 9 and 10, the mounting
上記電極パッドは、上記アレイ型積層セラミック電子部品の第1から第4外部電極131、132、133、134とそれぞれ連結される第1から第4電極パッド221、222、223、224からなることができる。
The electrode pad may consist of first to
即ち、上記第1及び第3電極パッド221、223は、それぞれ第1及び第2信号電極と連結されることができ、上記第2及び第4電極パッド222、224は、それぞれ第1及び第2接地電極と連結されることができる。
That is, the first and
このとき、アレイ型積層セラミック電子部品の第1から第4外部電極をそれぞれ第1から第4電極パッド上に接触されるように位置した状態で、はんだ付けによって印刷回路基板210と電気的に連結されることができる。
At this time, the first to fourth external electrodes of the array-type laminated ceramic electronic component are electrically connected to the printed
特に、本発明の一実施形態によると、上記第1及び第2接地電極と連結される第2及び第4電極パッドは連続して一つの電極パッドとして形成されることもできる。 In particular, according to one embodiment of the present invention, the second and fourth electrode pads connected to the first and second ground electrodes can be continuously formed as one electrode pad.
他の実施形態(1) Other Embodiment (1)
図11は駆動電源が必要な所定の端子に、バッテリー及び電力管理部を通じて駆動電源を供給する駆動電源供給システムを示した回路図である。 FIG. 11 is a circuit diagram showing a drive power supply system that supplies drive power to predetermined terminals that require drive power through a battery and a power management unit.
図11を参照すると、上記駆動電源供給システムは、バッテリー300、第1電源安定化部400、電力管理部500及び第2電源安定化部600を含むことができる。
Referring to FIG. 11, the drive power supply system can include a
バッテリー300は、電力管理部500に電源を供給することができる。ここで、バッテリー300が電力管理部500に供給する電源を第1電源と定義する。
The
第1電源安定化部400は、上記第1電源V1を安定化させ、安定化された第1電源を電力管理部500に供給することができる。具体的には、第1電源安定化部400は、バッテリー300及び電力管理部500の連結端子と接地との間に形成されたキャパシタC1を含むことができる。上記キャパシタC1は、第1電源に含まれたノイズを減少させることができる。
The first power
また、上記キャパシタC1は、電荷を充電することができる。また、電力管理部500が瞬間的に大きい電流を消費する場合、上記キャパシタC1は、充電された電荷を放電させることで、電力管理部500の電圧変動を抑制することができる。
Further, the capacitor C1 can be charged with an electric charge. Further, when the
上記キャパシタC1は、高容量キャパシタであることができる。 The capacitor C1 can be a high-capacity capacitor.
電力管理部500は、電子機器に入力される電力をその電子機器に適するように変換させ、電力を分配、充電、制御する役割をする。したがって、電力管理部500は、一般的にDC/DCコンバータを備えることができる。
The electric
また、電力管理部500は、電力管理回路(Power Management Integrated Circuit、PMIC)で具現されることができる。
Further, the
なお、電力管理部500は、低電圧降下レギュレータ(Low Dropout Regulator、LDO)で具現されることもできる。
The
電力管理部500は、上記第1電源V1を第2電源V2に変換することができる。上記第2電源V2は、電力管理部500の出力端と連結されて駆動電源の供給を受ける所定の素子が求める電源となることができる。
The
第2電源安定化部600は、上記第2電源V2を安定化させ、安定化された第2電源を出力端Vddに伝達することができる。上記出力端Vddには、電力管理部500から駆動電源の供給を受ける所定の素子が連結されることができる。
The second power
第2電源安定化部600は、電力管理部500及び出力端Vddの連結端子と接地との間に形成されたキャパシタC2を含むことができる。
The second power
第2電源安定化部600は、上記第2電源V2に含まれたノイズを減少させることができる。また、第2電源安定化部600は、出力端Vddに安定的に電源を供給することができる。なお、上記キャパシタC2は、高容量キャパシタであることができる。
The second power
本発明の一実施形態によるアレイ型積層セラミック電子部品100は、上記第1キャパシタ部C1と第2キャパシタ部C2を一つのチップとして構成することができる。これにより、素子の集積度を向上させ、配線を短くかつ厚く設計することができる。また、本発明のアレイ型積層セラミック電子部品を2つの平行な配線と連結する場合、配線が曲がることなく連結することができる。
In the array type laminated ceramic
他の実施形態(2) Other embodiment (2)
図12は本発明のさらに他の一実施形態による駆動電源供給システムを示した回路図である。 FIG. 12 is a circuit diagram showing a drive power supply system according to still another embodiment of the present invention.
図12を参照すると、上記駆動電源供給システムは、バッテリー300、第1電源安定化部400、電力管理部500、第2電源安定化部600及び第3電源安定化部700を含むことができる。
Referring to FIG. 12, the drive power supply system can include a
バッテリー300は、電力管理部500に電源を供給することができる。
The
第1電源安定化部400は、バッテリーから電力管理部に供給される電源Vを安定化させ、安定化された電源を電力管理部500に供給することができる。具体的には、第1電源安定化部400は、バッテリー300及び電力管理部500の連結端子と接地との間に形成されたキャパシタ部Cを含むことができる。上記キャパシタ部Cは、バッテリーから電力管理部に供給される電源Vに含まれたノイズを減少させることができる。
The first power
また、上記キャパシタ部Cは、電荷を充電することができる。なお、電力管理部500が瞬間的に大きい電流を消費する場合、上記キャパシタ部Cは、充電された電荷を放電させることで、電力管理部500の電圧変動を抑制することができる。
Further, the capacitor portion C can be charged with an electric charge. When the
上記キャパシタCは、高容量キャパシタであることが好ましい。 The capacitor C is preferably a high-capacity capacitor.
電力管理部500は、電子機器に入力される電力をその電子機器に適するように変換させ、電力を分配、充電、制御する役割をする。したがって、電力管理部500は、一般的にDC/DCコンバータを備えることができる。
The electric
また、電力管理部500は、電力管理回路(Power Management Integrated Circuit、PMIC)で具現されることができる。
Further, the
なお、電力管理部500は、低電圧降下レギュレータ(Low Dropout Regulator、LDO)で具現されることもできる。
The
電力管理部500は、バッテリーから電力管理部に供給された電源Vを第1電源V3及び第2電源V4に変換することができる。上記第1電源V3及び第2電源V4は、それぞれ駆動電源の供給を受ける所定の素子が求める電源となることができる。
The
第2電源安定化部600は、上記第1電源V3を安定化させ、安定化された第1電源を第1集積回路800に伝達することができる。第2電源安定化部600は、電力管理部500と第1集積回路800との間に形成されたキャパシタ部C1を含むことができ、本実施形態では上記第2電源安定化部に含まれたキャパシタ部を第1キャパシタ部C1と定義することができる。
The second power
第2電源安定化部600は、上記第1電源V3に含まれたノイズを減少させることができる。また、第2電源安定化部600は、第1集積回路800に安定的に電源を供給することができる。
The second power
第3電源安定化部700は、上記第2電源V4を安定化させ、安定化された第2電源を第2集積回路900に伝達することができる。第3電源安定化部700は、電力管理部500と第2集積回路900との間に形成されたさらに他のキャパシタ部C2を含むことができ、本実施形態では上記第3電源安定化部に含まれたキャパシタ部を第2キャパシタ部C2と定義することができる。
The third power
第3電源安定化部700は、上記第2電源V4に含まれたノイズを減少させることができる。また、第3電源安定化部700は、第2集積回路900に安定的に電源を供給することができる。
The third power
上記第1及び第2キャパシタ部C1、C2は、高容量キャパシタであることができる。 The first and second capacitor portions C1 and C2 can be high-capacity capacitors.
本発明の一実施形態によるアレイ型積層セラミック電子部品100は、上記第1キャパシタ部C1と第2キャパシタ部C2を一つのチップとして構成することができる。これにより、素子の集積度を向上させ、配線を短くかつ厚く設計することができる。また、本発明のアレイ型積層セラミック電子部品を2つの平行な配線と連結する場合、配線が曲がることなく連結することができる。
In the array type laminated ceramic
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。 Although the embodiments of the present invention have been described in detail above, the scope of rights of the present invention is not limited to this, and various modifications and modifications are made within the scope of the technical idea of the present invention described in the claims. It is clear to those with ordinary knowledge in the art that the transformation is possible.
100 アレイ型積層セラミック電子部品
110 セラミック本体
111a、111b 第1及び第2誘電体層
112、113 カバー層
121、122、123、124 第1から第4内部電極
131、132、133、134 第1から第4外部電極
210 印刷回路基板
221、222、223、224 第1から第4電極パッド
100 Array type laminated ceramic
Claims (20)
前記複数の第1誘電体層上に交互に形成され、一つの第1誘電体層を介して対向するように配置される第1及び第2内部電極と、
前記複数の第2誘電体層上に交互に形成され、一つの第2誘電体層を介して対向するように配置される第3及び第4内部電極と、
前記セラミック本体の第1端面に形成され、前記第1内部電極と連結される第1外部電極と、
前記セラミック本体の第1側面に形成され、前記第2内部電極と連結される第2外部電極と、
前記セラミック本体の第2端面に形成され、前記第3内部電極と連結される第3外部電極と、
前記セラミック本体の第2側面に形成され、前記第4内部電極と連結される第4外部電極と、を含み、
前記第1誘電体層、第1及び第2内部電極は第1キャパシタ部を形成し、前記第2誘電体層、第3及び第4内部電極は第2キャパシタ部を形成し、
前記第1キャパシタ部が前記第2キャパシタ部の上部に配置されるとき、前記第1キャパシタ部の最下端には第2内部電極が配置され、前記第2キャパシタ部の最上端には前記第2内部電極と同一極性を有する第4内部電極が配置され、
前記第1キャパシタ部の前記最下端に配置された前記第2内部電極と前記第2キャパシタ部の前記最上端に配置された前記第4内部電極との間の距離が前記第1誘電体層の一層および前記第2誘電体層の一層の厚さと実質的に同一である、
アレイ型積層セラミック電子部品。 A plurality of first dielectric layers and a plurality of second dielectric layers are laminated and formed in the thickness direction, and the first and second main surfaces facing the thickness direction and the first and second surfaces facing each other in the width direction are formed. A ceramic body having first and second end faces facing the sides and lengthwise, and
The first and second internal electrodes which are alternately formed on the plurality of first dielectric layers and are arranged so as to face each other via one first dielectric layer.
With the third and fourth internal electrodes formed alternately on the plurality of second dielectric layers and arranged so as to face each other via one second dielectric layer,
A first external electrode formed on the first end surface of the ceramic body and connected to the first internal electrode, and a first external electrode.
A second external electrode formed on the first side surface of the ceramic body and connected to the second internal electrode,
A third external electrode formed on the second end surface of the ceramic body and connected to the third internal electrode, and a third external electrode.
A fourth external electrode formed on the second side surface of the ceramic body and connected to the fourth internal electrode is included.
The first dielectric layer, the first and second internal electrodes form a first capacitor portion, and the second dielectric layer, the third and fourth internal electrodes form a second capacitor portion.
When the first capacitor portion is arranged on the upper portion of the second capacitor portion, the second internal electrode is arranged at the lowermost end of the first capacitor portion, and the second internal electrode is arranged at the uppermost end of the second capacitor portion. A fourth internal electrode having the same polarity as the internal electrode is arranged,
The distance between the second internal electrode arranged at the lowermost end of the first capacitor portion and the fourth internal electrode arranged at the uppermost end of the second capacitor portion is the distance of the first dielectric layer. It is substantially the same as the thickness of the layer and the layer of the second dielectric layer.
Array type laminated ceramic electronic components.
前記複合体の第1端面に形成され、前記第1内部電極と連結されており、第1信号が入力される第1信号電極と、
前記複合体の第1側面に形成され、前記第2内部電極と連結される第1接地電極と、
前記複合体の第2端面に形成され、前記第3内部電極と連結されており、第1信号とは異なる第2信号が入力される第2信号電極と、
前記複合体の第2側面に形成され、前記第4内部電極と連結される第2接地電極と、を含み、
前記第1キャパシタ部の最下端の内部電極は第2内部電極であり、前記第2キャパシタ部の最上端の内部電極は第4内部電極であり、
前記第1キャパシタ部の前記最下端に配置された前記第2内部電極と前記第2キャパシタ部の前記最上端に配置された前記第4内部電極との間の距離が前記第1誘電体層の一層および前記第2誘電体層の一層の厚さと実質的に同一である、
アレイ型積層セラミック電子部品。 A plurality of first dielectric layers and first and second internal electrodes which are alternately formed on the plurality of first dielectric layers and are arranged so as to face each other via one first dielectric layer. The first capacitor portion including the first capacitor portion and the lower portion of the first capacitor portion in the thickness direction are arranged, and are alternately formed on the plurality of second dielectric layers and the plurality of second dielectric layers, and one second. A hexahedron-shaped composite in which a second capacitor portion including a third and fourth internal electrodes arranged so as to face each other via a dielectric layer is coupled is bonded.
A first signal electrode formed on the first end surface of the complex, connected to the first internal electrode, and input with the first signal,
A first ground electrode formed on the first side surface of the complex and connected to the second internal electrode,
A second signal electrode formed on the second end surface of the complex, connected to the third internal electrode, and input with a second signal different from the first signal,
A second ground electrode formed on the second side surface of the complex and connected to the fourth internal electrode, and comprises.
The innermost electrode at the lowermost end of the first capacitor portion is the second internal electrode, and the innermost electrode at the uppermost end of the second capacitor portion is the fourth internal electrode.
The distance between the second internal electrode arranged at the lowermost end of the first capacitor portion and the fourth internal electrode arranged at the uppermost end of the second capacitor portion is the distance of the first dielectric layer. It is substantially the same as the thickness of the layer and the layer of the second dielectric layer.
Array type laminated ceramic electronic components.
前記複合体の第1端面に形成され、前記バッテリーと連結されて前記第1電源を前記第1キャパシタ部に伝達する第1信号電極と、
前記複合体の第2端面に形成され、前記電力管理部と連結されて前記第2電源を前記第2キャパシタ部に伝達する第2信号電極と、
前記複合体の第1側面に形成され、第1キャパシタ部を接地するための第1接地電極と、
前記複合体の第2側面に形成され、第2キャパシタ部を接地するための第2接地電極と、を含み、
前記第1キャパシタ部は複数の第1誘電体層と、前記複数の第1誘電体層上に交互に形成され、一つの第1誘電体層を介して対向するように配置される第1及び第2内部電極とを含み、前記第2キャパシタ部は複数の第2誘電体層と、前記複数の第2誘電体層上に交互に形成され、一つの第2誘電体層を介して対向するように配置される第3及び第4内部電極とを含み、
前記第1内部電極は前記第1信号電極と連結され、前記第2内部電極は前記第1接地電極と連結され、前記第3内部電極は前記第2信号電極と連結され、前記第4内部電極は前記第2接地電極と連結され、
前記第1キャパシタ部の最下端の内部電極は第2内部電極であり、前記第2キャパシタ部の最上端の内部電極は第4内部電極であり、
前記第1キャパシタ部の前記最下端に配置された前記第2内部電極と前記第2キャパシタ部の前記最上端に配置された前記第4内部電極との間の距離が前記第1誘電体層の一層および前記第2誘電体層の一層の厚さと実質的に同一である、
アレイ型積層セラミック電子部品。 The first capacitor unit that stabilizes the first power supply supplied from the battery and supplies it to the power management unit and the second power supply that is arranged under the first capacitor unit and converted by the power management unit are supplied. A hexahedral complex in which a second capacitor that receives, stabilizes, and supplies drive power is coupled, and
A first signal electrode formed on the first end surface of the complex, connected to the battery, and transmitting the first power source to the first capacitor portion.
A second signal electrode formed on the second end surface of the complex, connected to the power management unit, and transmitted the second power source to the second capacitor unit.
A first grounding electrode formed on the first side surface of the complex and for grounding the first capacitor portion,
A second grounding electrode formed on the second side surface of the complex and for grounding the second capacitor portion is included.
The first capacitor portion is formed alternately on the plurality of first dielectric layers and the plurality of first dielectric layers, and is arranged so as to face each other via one first dielectric layer. The second capacitor portion includes a second internal electrode, is formed alternately on the plurality of second dielectric layers and the plurality of second dielectric layers, and faces each other via one second dielectric layer. Includes 3rd and 4th internal electrodes arranged so as to
The first internal electrode is connected to the first signal electrode, the second internal electrode is connected to the first ground electrode, the third internal electrode is connected to the second signal electrode, and the fourth internal electrode is connected. Is connected to the second ground electrode and
The innermost electrode at the lowermost end of the first capacitor portion is the second internal electrode, and the innermost electrode at the uppermost end of the second capacitor portion is the fourth internal electrode.
The distance between the second internal electrode arranged at the lowermost end of the first capacitor portion and the fourth internal electrode arranged at the uppermost end of the second capacitor portion is the distance of the first dielectric layer. It is substantially the same as the thickness of the layer and the layer of the second dielectric layer.
Array type laminated ceramic electronic components.
前記印刷回路基板上に設置される請求項1から19のいずれか一項に記載のアレイ型積層セラミック電子部品と、
前記電極パッドと前記アレイ型積層セラミック電子部品を連結するはんだと、を含む、アレイ型積層セラミック電子部品の実装基板。 A printed circuit board with three or more electrode pads on the top,
The array-type laminated ceramic electronic component according to any one of claims 1 to 19 installed on the printed circuit board.
A mounting substrate for an array-type laminated ceramic electronic component, which comprises a solder for connecting the electrode pad and the array-type laminated ceramic electronic component.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20130127778 | 2013-10-25 | ||
KR10-2013-0127778 | 2013-10-25 | ||
KR10-2013-0156986 | 2013-12-17 | ||
KR1020130156986A KR101994725B1 (en) | 2013-10-25 | 2013-12-17 | Array-type multi-layered ceramic electronic component and board for mounting the same |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014082963A Division JP2015084399A (en) | 2013-10-25 | 2014-04-14 | Array-type multilayer ceramic electronic component and board having the same mounted thereon |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018182334A JP2018182334A (en) | 2018-11-15 |
JP7081734B2 true JP7081734B2 (en) | 2022-06-07 |
Family
ID=53386745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018134058A Active JP7081734B2 (en) | 2013-10-25 | 2018-07-17 | Array type laminated ceramic electronic components and their mounting boards |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7081734B2 (en) |
KR (1) | KR101994725B1 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102150550B1 (en) * | 2018-10-10 | 2020-09-01 | 삼성전기주식회사 | Multilayer ceramic electronic component array |
KR102527709B1 (en) * | 2018-11-09 | 2023-05-02 | 삼성전기주식회사 | Multi-layered ceramic electronic component |
JP2020136657A (en) * | 2019-02-20 | 2020-08-31 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Lamination type capacitor and method for manufacturing the same |
CN115516580A (en) * | 2020-05-21 | 2022-12-23 | 松下知识产权经营株式会社 | Laminated varistor |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002237429A (en) | 2000-12-08 | 2002-08-23 | Murata Mfg Co Ltd | Laminated lead-through capacitor and array thereof |
JP2004103883A (en) | 2002-09-10 | 2004-04-02 | Tdk Corp | Laminated capacitor |
JP2005243912A (en) | 2004-02-26 | 2005-09-08 | Tdk Corp | Multilayer capacitor |
US20090244807A1 (en) | 2008-04-01 | 2009-10-01 | Samsung Electro-Mechanics Co., Ltd. | Multilayer chip capacitor, motherboard apparatus having the same, and power distribution network |
WO2011013658A1 (en) | 2009-07-28 | 2011-02-03 | ソニー株式会社 | Capacitance element and resonant circuit |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5968915A (en) * | 1982-10-13 | 1984-04-19 | 松下電器産業株式会社 | Laminated condenser |
JPS63146422A (en) * | 1986-07-17 | 1988-06-18 | 日本電気株式会社 | Chip laminated capacitor |
JP2001015384A (en) * | 1999-06-30 | 2001-01-19 | Tokin Corp | Multilayer ceramic capacitor |
KR100513322B1 (en) | 2003-11-07 | 2005-09-07 | 삼성전기주식회사 | manufacture for an outer terminal of array type chip package |
JP5870674B2 (en) * | 2011-12-20 | 2016-03-01 | Tdk株式会社 | Multilayer capacitor array |
-
2013
- 2013-12-17 KR KR1020130156986A patent/KR101994725B1/en active IP Right Grant
-
2018
- 2018-07-17 JP JP2018134058A patent/JP7081734B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002237429A (en) | 2000-12-08 | 2002-08-23 | Murata Mfg Co Ltd | Laminated lead-through capacitor and array thereof |
JP2004103883A (en) | 2002-09-10 | 2004-04-02 | Tdk Corp | Laminated capacitor |
JP2005243912A (en) | 2004-02-26 | 2005-09-08 | Tdk Corp | Multilayer capacitor |
US20090244807A1 (en) | 2008-04-01 | 2009-10-01 | Samsung Electro-Mechanics Co., Ltd. | Multilayer chip capacitor, motherboard apparatus having the same, and power distribution network |
WO2011013658A1 (en) | 2009-07-28 | 2011-02-03 | ソニー株式会社 | Capacitance element and resonant circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2018182334A (en) | 2018-11-15 |
KR20150048011A (en) | 2015-05-06 |
KR101994725B1 (en) | 2019-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9520238B2 (en) | Array-type multilayer ceramic electronic component and board having the same mounted thereon | |
JP7081734B2 (en) | Array type laminated ceramic electronic components and their mounting boards | |
JP7166808B2 (en) | multilayer capacitor | |
KR102004770B1 (en) | Composite electronic component and board for mounting the same | |
US9633785B2 (en) | Multilayer ceramic electronic component and board having the same | |
KR101548814B1 (en) | Multi-layered ceramic capacitor and board for mounting the same | |
KR20150010181A (en) | Composite electronic component and board for mounting the same | |
KR20150049796A (en) | Composite electronic component and board for mounting the same | |
US20150016016A1 (en) | Array-type multilayer ceramic electronic component and mounting board therefor | |
KR101499719B1 (en) | Composite electronic component and board for mounting the same | |
JP2018129499A (en) | Capacitor component | |
KR20150018143A (en) | Composite electronic component and board for mounting the same | |
KR101499724B1 (en) | Multi-layered ceramic capacitor and board for mounting the same | |
JP2019140372A (en) | Capacitor component and method of manufacturing the same | |
JP6223736B2 (en) | Multilayer ceramic capacitor and its mounting board | |
KR20190023594A (en) | Multi layered capacitor and board for mounting the same | |
JP7091582B2 (en) | Multilayer ceramic capacitors and their mounting boards | |
KR101630038B1 (en) | Multi-layered chip component and board for mounting the same | |
US9024200B2 (en) | Array-type multilayer ceramic electronic component, board for mounting the same, and method of manufacturing the same | |
KR101462785B1 (en) | Multi-layered ceramic electronic component and method of manufacturing the same | |
US20140138137A1 (en) | Array type multilayer ceramic electronic component, mounting structure of circuit board having array type multilayer ceramic electronic component mounted thereon, and method of manufacturing the same | |
KR102109639B1 (en) | Multi-layered ceramic electroic components and mounting circuit thereof | |
KR101912274B1 (en) | Array-type multi-layered ceramic electronic component and board for mounting the same | |
KR20170060936A (en) | Multi-layered ceramic capacitor and board for mounting the same | |
KR20150031758A (en) | Composite electronic component and board for mounting the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180717 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180717 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190604 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190903 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200521 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20200521 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20200601 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20200602 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20200703 |
|
C211 | Notice of termination of reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C211 Effective date: 20200707 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20201027 |
|
C13 | Notice of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: C13 Effective date: 20210209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210507 |
|
C13 | Notice of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: C13 Effective date: 20210907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211111 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20211124 |
|
C23 | Notice of termination of proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C23 Effective date: 20220322 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20220412 |
|
C03 | Trial/appeal decision taken |
Free format text: JAPANESE INTERMEDIATE CODE: C03 Effective date: 20220426 |
|
C30A | Notification sent |
Free format text: JAPANESE INTERMEDIATE CODE: C3012 Effective date: 20220426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220510 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7081734 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |